KR20190065805A - 메모리의 신뢰성을 향상시킬 수 있는 메모리 시스템 및 그 메모리 관리 방법 - Google Patents

메모리의 신뢰성을 향상시킬 수 있는 메모리 시스템 및 그 메모리 관리 방법 Download PDF

Info

Publication number
KR20190065805A
KR20190065805A KR1020170165333A KR20170165333A KR20190065805A KR 20190065805 A KR20190065805 A KR 20190065805A KR 1020170165333 A KR1020170165333 A KR 1020170165333A KR 20170165333 A KR20170165333 A KR 20170165333A KR 20190065805 A KR20190065805 A KR 20190065805A
Authority
KR
South Korea
Prior art keywords
memory
test
data
normal
redundant
Prior art date
Application number
KR1020170165333A
Other languages
English (en)
Other versions
KR102401882B1 (ko
Inventor
윤태식
정춘석
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020170165333A priority Critical patent/KR102401882B1/ko
Priority to US16/051,796 priority patent/US11037648B2/en
Priority to CN201811108029.6A priority patent/CN109872763B/zh
Publication of KR20190065805A publication Critical patent/KR20190065805A/ko
Application granted granted Critical
Publication of KR102401882B1 publication Critical patent/KR102401882B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G11C29/4401—Indication or identification of errors, e.g. for repair for self repair
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/263—Generation of test inputs, e.g. test vectors, patterns or sequences ; with adaptation of the tested hardware for testability with external testers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/27—Built-in tests
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/36—Data generation devices, e.g. data inverters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
    • G11C29/808—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout using a flexible replacement scheme

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

본 기술은 듀얼 메모리(노말 메모리와 리던던트 메모리)를 갖는 메모리 시스템 및 그 메모리 관리 방법을 개시한다. 본 기술의 실시 예에 따른 메모리 시스템은 데이터를 저장하는 노말 메모리 및 리던던트 메모리; 테스트개시신호에 따라 상기 노말 메모리 또는 상기 리던던트 메모리에 대한 테스트 동작을 수행하고, 테스트 결과 결함이 발생한 메모리에 대해 리페어 동작을 수행하는 테스트 및 리페어부; 및 기 설정된 테스트 조건이 만족되면, 상기 테스트개시신호를 생성하여 상기 테스트 및 리페어부에 출력하는 메모리 컨트롤러를 포함할 수 있다.

Description

메모리의 신뢰성을 향상시킬 수 있는 메모리 시스템 및 그 메모리 관리 방법{MEMORY SYSTEM AND MEMORY MAINTENANCE METHOD FOR IMPROVING MEMORY RELIABILITY}
본 발명은 메모리 시스템에 관한 것으로, 보다 상세하게는 메모리 소자의 신뢰성을 향상시킬 수 있으며, 데이터 대역폭(data band width)을 조절할 수 있는 메모리 시스템 및 그 신뢰성 향상 방법에 관한 것이다.
특정 기능을 수행하기 위한 시스템에는 메모리 소자가 필수적으로 필요하다. 따라서, 시스템 운영자들에게는 시스템의 원활한 사용을 위해 메모리 소자의 신뢰성이 매우 중요한 요소들 중 하나이다.
메모리 소자의 신뢰성을 향상시키기 위한 방법들 중 하나로서, 시스템 운영 중에 메모리 소자의 불량 여부를 검출하고 이를 신속하게 복구하는 것이 필요하다.
특히, 메모리 소자만을 하나의 칩으로 독립적으로 패키징하지 않고 메모리 소자들과 로직 회로(예컨대, 메모리 컨트롤러)를 함께 하나의 칩으로 패키징하는 SIP(System In Package) 구조에서는, 메모리 소자에 불량이 발생하는 경우 SIP 칩 전체를 교체해야 하므로 메모리 소자의 신뢰성을 향상시키는 것이 더욱 중요한 문제가 되고 있다.
본 발명은 메모리 소자가 사용되는 시스템에서 메모리 소자의 신뢰성을 향상시킬 수 있는 새로운 방안을 제공하고자 한다.
본 발명의 일 실시 예에 따른 메모리 시스템은 데이터를 저장하는 노말 메모리 및 리던던트 메모리; 테스트개시신호에 따라 상기 노말 메모리 또는 상기 리던던트 메모리에 대한 테스트 동작을 수행하고, 테스트 결과 결함이 발생한 메모리에 대해 리페어 동작을 수행하는 테스트 및 리페어부; 및 기 설정된 테스트 조건이 만족되면, 상기 테스트개시신호를 생성하여 상기 테스트 및 리페어부에 출력하는 메모리 컨트롤러를 포함할 수 있다.
본 발명의 일 실시 예에 따른 메모리 시스템의 메모리 관리 방법은 노말 메모리 및 리던던트 메모리에 데이터를 라이트 또는 리드하는 단계; 상기 데이터 라이트 또는 리드 수행 중 기 설정된 테스트 조건이 만족되는지 확인하는 단계; 및 상기 테스트 조건이 만족시, 상기 노말 메모리와 상기 리던던트 메모리에 대한 테스트 동작을 수행하는 단계를 포함할 수 있다.
본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재들로부터 당업자에게 명확하게 이해될 수 있을 것이다.
본 발명은 메모리 소자가 사용되는 시스템에서 메모리 소자의 신뢰성을 향상시킬 수 있다.
도 1은 본 발명의 일 실시 예에 따른 메모리 시스템의 구조를 보여주는 도면.
도 2는 도 1의 메모리 컨트롤러의 구성을 보여주는 도면.
도 3은 본 발명의 일 실시 예에 따른 메모리 관리 방법을 설명하기 위한 순서도.
도 4는 본 발명의 다른 실시 예에 따른 메모리 시스템의 구조를 보여주는 도면.
이하, 본 발명의 일부 실시 예들을 예시적인 도면을 통해 상세하게 설명한다. 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가지도록 하고 있음에 유의해야 한다. 또한, 본 발명의 실시 예를 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 실시 예에 대한 이해를 방해한다고 판단되는 경우에는 그 상세한 설명은 생략한다.
도 1은 본 발명의 일 실시 예에 따른 메모리 시스템의 구조를 보여주는 도면이다.
도 1의 메모리 시스템은 노말 메모리(10), 리던던트(redundant) 메모리(20), 테스트 및 리페어부(BIST/BISR; Built-in Self Test/Built-in Self Repair)(30) 및 메모리 컨트롤러(40)를 포함할 수 있다.
노말 메모리(10)는 메모리 시스템의 메인 메모리로서, 메모리 시스템의 동작에 필요한 데이터를 저장한다. 노말 메모리(10)는 제어신호(CONT 또는 B_CONT)와 어드레스신호(ADD 또는 B_ADD)에 따라 테스트 및 리페어부(30)로부터 인가되는 데이터(DI 또는 B_DI)를 메모리 셀들에 저장하거나 메모리 셀들에 저장된 데이터(DO 또는 B_DO)를 독출하여 셀프 테스트 및 리페어부(30)에 출력한다. 예컨대, 노말 메모리(10)는 노말 모드에서는 제어신호(CONT)와 어드레스신호(ADD)에 따라 데이터(DI/DO)를 저장하거나 출력하며, 테스트 모드(BIST 동작 수행)시에는 제어신호(B_CONT)와 어드레스신호(B_ADD)에 따라 테스트용 데이터(B_DI/B_DO)를 저장하거나 출력한다. 이러한 노말 메모리(10)는 휘발성 메모리(DRAM, SRAM 등) 및 비휘발성 메모리(FeRAM, PRAM, ReRAM, MRAM 등)를 포함할 수 있다. 도 1에서는, 설명의 편의상, 노말 메모리(10)가 하나만 도시되었으나, 복수개의 노말 메모리들이 구비될 수 있다.
리던던트 메모리(20)는 노말 메모리(10)에 불량이 발생한 경우 또는 노말 메모리(10)에 대한 BIST 동작이나 BISR 동작이 수행중인 동안에 노말 메모리(10)를 대체하기 위한 메모리이다. 리던던트 메모리(20)도, 노말 메모리(10)와 같이, 제어신호(CONT 또는 B_CONT)와 어드레스신호(ADD 또는 B_ADD)에 따라 테스트 및 리페어부(30)로부터 인가되는 데이터(DI 또는 B_DI)를 메모리 셀들에 저장하거나 메모리 셀들에 저장된 데이터(DO 또는 B_DO)를 독출하여 셀프 테스트 및 리페어부(30)에 출력한다. 리던던트 메모리(20)는 노말 메모리와 동일한 구조 및 기능을 가질 수 있다. 도 1에서는 리던던트 메모리(20)가 하나만 도시되었으나, 복수개의 리던던트 메모리들이 구비될 수 있다.
테스트 및 리페어부(30)는 메모리들(10, 20)과 메모리 컨트롤러(40) 사이에서 데이터 입출력을 위한 신호들(CONT, ADD)과 데이터(DI, DO)를 전달하거나 노말 메모리(10) 및 리던던트 메모리(20)에 대한 BIST 동작과 BISR 동작을 수행한다. 예컨대, 테스트 및 리페어부(30)는, 메모리 시스템이 노말 모드로 동작하는 동안에는, 메모리 컨트롤러(40)로부터 수신되는 데이터 입출력을 위한 신호들(CONT, ADD)을 메모리들(10, 20)에 전달하면서, 입력 데이터(DI)를 메모리들(10, 20)에 전달하여 데이터 라이트가 수행되도록 하거나 메모리들(10, 20)에서 리드된 출력 데이터(DO)를 메모리 컨트롤러(40)에 전달한다. 즉, 테스트 및 리페어부(30)는 메모리 시스템이 노말 모드로 동작하는 경우에는 메모리 컨트롤러(40)로부터의 신호들(CONT, ADD) 및 데이터(DI)를 메모리(10, 20)에 바이패스시키고, 메모리(10, 20)로부터의 데이터(DO)를 메모리 컨트롤러(40)에 바이패스시킨다. 이때, 테스트 및 리페어부(30)는 메모리들(10, 20)을 동일하게 취급하거나 서로 다르게 취급할 수 있다. 예컨대, 테스트 및 리페어부(30)는 데이터 라이트 또는 리드시, 동일한 데이터를 노말 메모리(10)와 리던던트 메모리(20)에 동시에 라이트하거나 리드할 수 있다. 또는 테스트 및 리페어부(30)는 데이터 라이트시에는 동일한 데이터를 노말 메모리(10)와 리던던트 메모리(20)에 동시에 라이트하고, 데이터 리드시에는 노말 메모리(10)와 리던던트 메모리(20) 중 어느 하나에서만 데이터를 리드할 수 있다. 또한, 테스트 및 리페어부(30)는 라이트 할 데이터의 대역폭이 노말 메모리(10)의 대역폭 보다 큰 경우에는, 해당 데이터를 노말 메모리(10)와 리던던트 메모리(20)에 나누어 라이트하는 멀티 채널(multi channel) 기능을 수행할 수 있다.
또한, 테스트 및 리페어부(30)는 메모리 컨트롤러(40)로부터 테스트 개시신호(N_BIST_EN/R_BIS_EN)가 입력되면, 노말 메모리(10) 또는 리던던트 메모리(20)에 대한 데이터(DI/DO)의 입출력 동작을 중단하고, 테스트에 필요한 제어신호(B_CONT), 어드레스신호(B_ADD) 및 데이터(B_DI)를 생성하여 해당 메모리(10 또는 20)에 전송함으로써 BIST 동작을 수행한다. BIST 수행이 완료되면, 테스트 및 리페어부(30)는 테스트완료를 알리는 신호(BIST_DONE)와 함께 그 결과를 알리는 신호(PASS/FAIL)를 메모리 컨트롤러(40)에 전달하고, 불량이 검출된 메모리(10 및/또는 20)에 대해 BISR 동작을 수행한다. 이때, 어느 한 메모리(10 또는 20)에 대해 BIST 또는 BISR 동작이 수행되는 동안, 테스트 및 리페어부(30)는 다른 메모리(20 또는 10)에 데이터를 라이트 또는 리드한다. 즉, 노말 메모리(10)와 리던던트 메모리(20)는 동시에 테스트 또는 리페어 되지 않고 번갈아가며 테스트 또는 리페어 된다. 메모리들(10, 20)에 대한 BIST 동작 및 BISR 동작 자체는 종래의 BIST 및 BISR 방법들 중 어느 한 방법이 사용될 수 있다. 테스트 및 리페어부(30)는 BISR 동작이 완료되면, 리페어완료를 알리는 신호(BISR_DONE)를 메모리 컨트롤러(40)에 전송할 수 있다.
메모리 컨트롤러(40)는 메모리들(10, 20)에 대한 데이터 입출력 및 BIST/BISR 동작 수행을 제어한다. 메모리 컨트롤러(40)는, 메모리 시스템이 노말하게 동작하는 동안에는, 호스트(미도시)의 지시에 따라 데이터 입출력을 위한 신호들(CONT, ADD)을 생성하여 테스트 및 리페어부(30)에 전송하고 입출력될 데이터(DI/DO)를 테스트 및 리페어부(30)와 주고받는다. 또한, 메모리 컨트롤러(40)는 기 설정된 조건들이 충족되는 경우, 노말 메모리(10)에 대한 테스트 개시신호(N_BIST_EN) 또는 리던던트 메모리(20)에 대한 테스트 개시신호(R_BIST_EN)를 생성하여 테스트 및 리페어부(30)에 출력한다. 예컨대, 메모리 컨트롤러(40)는 노말 메모리(10) 또는 리던던트 메모리(20)에 대한 에러 체크 및 정정(ECC; Error Check and Correction) 횟수가 기준치를 초과하거나, 시스템의 온도 변화가 기준치를 초과하거나, 또는 일정 주기 마다 테스트 개시신호(N_BIST_EN 또는 R_BIST_EN)를 생성할 수 있다. 메모리 컨트롤러(40)는 어느 한 메모리(10 또는 20)에 대한 BIST 또는 BISR이 완료되면, 정상동작 하였던 메모리의 데이터를 BIST 또는 BISR 동작이 수행된 메모리에 복사(dead copy)하여 메모리들(10, 20)의 데이터를 일치시킨다.
도 2는 도 1의 메모리 컨트롤러의 구성을 보여주는 도면으로, 노말 메모리와 리던던트 메모리에 대한 테스트를 제어하기 위한 구성들을 보여준다.
도 2의 메모리 컨트롤러(40)는 제 1 ECC(Error Check and Correction)(41N), 제 2 ECC(41R), 제 1 ECC 카운터(42N), 제 2 ECC 카운터(42R), 오실레이터(43), 카운터(44), 온도센서(45), 온도변화 감지부(46) 및 테스트 제어부(47)를 포함할 수 있다.
제 1 ECC(41N) 패리티(parity) 비트를 이용하여 노말 메모리(10)에서 라이트 및 리드되는 데이터의 결함을 검출 및 정정하고, 해당 사실을 알리는 신호(제 1 에러정정신호)를 제 1 ECC 카운터(42A)에 출력한다.
제 2 ECC(41R)는 패리티(parity) 비트를 이용하여 리던던트 메모리(20)에서 라이트 및 리드되는 데이터의 결함을 검출 및 정정하고, 해당 사실을 알리는 신호(제 2 에러정정신호)를 제 2 ECC 카운터(44)에 출력한다.
제 1 ECC 카운터(42N)는 제 1 ECC(41N)로부터 수신되는 제 1 에러정정신호의 수를 카운트하여 그 횟수가 기 설정된 기준치에 도달하면, 해당 사실을 알리는 신호(제 1 ECC오버신호)를 테스트 제어부(47)에 출력한다. 제 1 ECC 카운터(42N)는 제 1 ECC오버신호를 출력한 후 이전의 카운트 정보를 초기화하고 제 1 에러정정신호의 발생 횟수를 다시 카운트한다.
제 2 ECC 카운터(42R)는 제 2 ECC(41R)로부터 수신되는 제 2 에러정정신호의 수를 카운트하여 그 횟수가 기 설정된 기준치에 도달하면, 해당 사실을 알리는 신호(제 2 ECC오버신호)를 테스트 제어부(47)에 출력한다. 제 2 ECC 카운터(42R)는 제 2 ECC오버신호를 출력한 후 이전의 카운트 정보를 초기화하고 제 2 에러정정신호의 발생 횟수를 다시 카운트한다.
오실레이터(43)는 기 설정된 일정 주기로 오실레이션신호(예컨대, 펄스신호)를 발생시켜 출력한다.
카운터(44)는 오실레이터(43)에서 출력되는 오실레이션신호를 카운트하여 그 횟수가 기 설정된 기준치에 도달하면, 해당 사실을 알리는 타임신호를 테스트 제어부(47)에 출력한다. 즉, 카운터(44)는 오실레이터(43)의 신호를 이용하여 일정 주기 마다 타임신호를 출력한다.
온도센서(45)는 메모리 시스템의 온도를 감지하고 감지된 온도를 알려주는 온도신호를 온도변화 감지부(46)에 출력한다.
온도변화 감지부(46)는 온도센서(45)로부터의 온도신호를 이용하여 메모리 시스템의 온도 변화가 기 설정된 기준치를 초과하였는지 여부를 감지한다. 온도변호가 기준치를 초과한 경우, 온도변화 감지부(46)는 온도오버신호를 테스트 제어부(47)에 출력한다.
테스트 제어부(47)는 제 1 ECC오버신호, 제 2 ECC오버신호, 타임신호 및 온도오버신호에 따라 노말 메모리(10) 또는 리던던트 메모리(20)에 대한 테스트개시신호(N_BIST_EN, R_BIST_EN)를 선택적으로 생성하여 출력한다.
예컨대, 테스트 제어부(47)는 제 1 ECC오버신호가 수신되면, 노말 메모리(10)에 대한 테스트개시신호(N_BIST_EN)를 출력하고, 제 2 ECC오버신호가 수신되면 리던던트 메모리(20)에 대한 테스트개시신호(R_BIST_EN)를 출력한다.
또한, 테스트 제어부(47)는 온도오버신호가 수신되면, 노말 메모리(10)와 리던던트 메모리(20)를 연속적으로 테스트한다. 예컨대, 테스트 제어부(47)는 우선 테스트개시신호(N_BIST_EN)를 출력하여 노말 메모리(10)에 대한 테스트를 수행하고, 노말 메모리(10)에 대한 테스트가 완료되면, 테스트개시신호(R_BIST_EN)를 출력하여 리던던트 메모리(20)에 대한 테스트를 수행할 수 있다.
또한, 테스트 제어부(47)는 타임신호가 수신되면, 타임신호의 발생 순서에 따라 노말 메모리(10)와 리던던트 메모리(20)가 교번되게 테스트되도록 테스트개시신호들을 선택적으로 출력한다. 예컨대, 테스트 제어부(47)는 첫 번째 타임신호가 수신되면 노말 메모리(10)에 대한 테스트개시신호(N_BIST_EN)를 출력하고, 두 번째 타임신호가 수신되면 리던던트 메모리(20)에 대한 테스트개시신호(R_BIST_EN)를 출력할 수 있다.
만약, ECC오버신호, 타임신호 및 온도오버신호들이 연속적으로 수신되는 경우, 먼저 수신된 신호에 의한 테스트가 아직 완료되지 않은 상태(PASS/FAIL 신호가 아직 수신되지 않은 상태)이거나 먼저 수신된 신호에 의한 테스트가 종료(BIST_DONE 신호가 수신)된 후 기 설정된 기준시간이 지나지 않은 상태이면, 뒤에 수신되는 신호는 무시할 수 있다.
또한, 테스트 제어부(47)는 상술한 테스트 조건들이 만족되더라도 바로 테스트개시신호를 발생시키지 않고, 메모리 시스템의 파워오프신호 또는 파워온(재부팅)신호가 수신되는 경우에만 테스트개시신호를 발생시켜 BIST 동작과 BISR 동작이 수행되도록 할 수 있다. 예컨대, 메모리 시스템이 노말 메모리(10)와 리던던트 메모리(20) 중 어느 하나만을 사용하여 동작하는 경우, 메모리 시스템이 동작하는 중에는 BIST 동작을 수행할 수 없다. 따라서, 그러한 경우에는, 테스트 제어부(47)는 테스트 조건이 만족되더라도 바로 BIST 동작이 수행되도록 하지 않고, 파워오프신호 또는 파워온(재부팅)신호가 수신될 때까지 기다렸다가 BIST 동작이 수행되도록 제어한다.
본 실시예에서는, 메모리 컨트롤러(40)가 ECC오버신호, 타임신호 및 온도오버신호에 따라 테스트 동작을 수행하는 내용만이 기재되어 있으나, 이는 실시예에 불과할 뿐 테스트 수행을 위한 조건들은 시스템 설계자에 의해 선택적으로 취해질 수 있다. 예컨대, ECC, 타임 및 온도 중 어느 하나 또는 두 개의 조건만이 이용될 수도 있으며, 이외에 다른 조건이 추가될 수도 있다.
도 3은 본 발명의 일 실시 예에 따른 메모리 관리 방법을 설명하기 위한 순서도로서, BIST 동작이 수행되는 과정을 중점으로 설명한다.
메모리 컨트롤러(40)는 노말 메모리(10) 및 리던던트 메모리(20)에 대한 데이터 라이트 또는 리드 동작을 수행하는 도중에, 기 설정된 테스트 조건이 만족되는지 여부를 지속적으로 확인한다(단계 312).
테스트 조건이 만족되면, 메모리 컨트롤러(40)는 현재 노말 메모리(10)와 리던던트 메모리(20)가 모두 정상적으로 사용되고 있는 상황인지, 이들 중 어느 하나의 메모리만 사용되고 있는 상황인지 판단한다(단계 314).
예컨대, 노말 메모리(10) 또는 리던던트 메모리(20)에 이미 결함이 발생되어, 이들 중 어느 하나의 메모리만을 사용하고 있는지 여부를 확인한다.
노말 메모리(10)와 리던던트 메모리(20)가 모두 정상적으로 사용되고 있는 상태이면, 메모리 컨트롤러(40)는 테스트 조건에 따른 BIST 동작을 수행한다.
이때, 테스트 조건이 ECC오버신호가 발생한 경우에 해당하면, 메모리 컨트롤러(40)는 해당 ECC오버신호에 대응되는 메모리(10 또는 20)에 대해 BIST 동작이 수행되도록 제어한다(단계 316, 318).
예컨대, 제 1 ECC 카운터(42N)로부터 제 1 ECC오버신호가 발생한 경우이면, 테스트 제어부(47)가 노말 메모리(10)에 대한 테스트개시신호(N_BIST_EN)를 출력한다. 그리고, 제 2 ECC 카운터(42R)로부터 제 2 ECC오버신호가 발생한 경우이면, 테스트 제어부(47)가 리던던트 메모리(20)에 대한 테스트개시신호(R_BIST_EN)를 출력한다. 이에 따라, 테스트 및 리페어부(30)는 정해진 알고리즘에 따라 노말 메모리(10) 또는 리던던트 메모리(20)에 대한 BIST 동작을 수행하고 그 결과(PASS/FAIL)을 메모리 컨트롤러(40)에 회신한다.
테스트 조건이 타임신호가 발생한 경우에 해당하면, 메모리 컨트롤러(40)는 타임신호의 발생 순서에 따라 노말 메모리(10)와 리던던트 메모리(20)가 교번되게 테스트되도록 제어한다(단계 320, 322).
예컨대, 카운터(44)에서 출력된 타임신호가 첫 번째(홀수 번째) 신호인 경우, 테스트 제어부(47)가 노말 메모리(10)에 대한 테스트개시신호(N_BIST_EN)를 출력한다. 만약에, 카운터(44)에서 출력된 타임신호가 두 번째(짝수 번째) 신호인 경우, 테스트 제어부(47)가 리던던트 메모리(20)에 대한 테스트개시신호(R_BIST_EN)를 출력한다.
테스트 조건이 온도오버신호가 발생한 경우에 해당하면, 메모리 컨트롤러(40)는 노말 메모리(10)와 리던던트 메모리(20) 모두가 순차적으로 테스트되도록 제어한다(단계 324, 326).
예컨대, 온도변화 감지부(46)에서 온도오버신호가 출력된 경우, 테스트 제어부(47)는 먼저 테스트개시신호(N_BIST_EN)를 출력하여 노말 메모리(10)에 대한 BIST 동작이 수행되도록 하고, 노말 메모리(10)에 대한 BIST 동작이 완료되면, 이어서 테스트개시신호(R_BIST_EN)를 출력하여 리던던트 메모리(10)에 대한 BIST 동작이 수행되도록 한다.
단계 314에서의 판단 결과, 현재 하나의 메모리 예컨대 노말 메모리(10)만 사용되고 있는 상황이면, 메모리 컨트롤러(40)는 메모리 시스템에 대한 파워오프신호가 입력될 때까지 기다린다(단계 328).
즉, BIST 동작은 대상 메모리에 대한 정상적인 데이터 라이트/리드를 중단하고 테스트용 데이터를 라이트/리드해야 하므로, 메모리 시스템이 노말 메모리(10)만을 사용하여 본래의 기능을 정상적으로 수행하고 있는 동안에는 노말 메모리(10)에 대해 테스트를 수행할 수 없다. 따라서, 메모리 컨트롤러(40)는 테스트 조건이 만족되었더라도, 메모리 시스템이 본래의 기능을 수행하지 않아도 되는 때(파워오프신호가 입력되는 때)까지 테스트를 수행하지 않는다.
이 후, 파워오프신호가 수신되면, 메모리 컨트롤러(40)는 노말 메모리(10)에 대한 BIST 동작을 수행한다(단계 330).
상술한 단계 318, 322, 326 또는 330에서의 BIST 동작이 수행된 결과 해당 메모리에서 결함이 발생한 경우(단계 332), 테스트 및 리페어부(30)는 BISR 동작을 수행한다(단계 334).
도 4는 본 발명의 다른 실시 예에 따른 메모리 시스템의 구조를 보여주는 도면이다.
상술한 도 1의 구조에서는, BIST 및 BISR 동작이 아닌 통상의 데이터 라이트 및 리드 동작들도 테스트 및 리페어부(30)를 통해서 이루어졌다. 즉, 테스트 및 리페어부(30)는 노말한 동작시에는 메모리 컨트롤러(40)로부터의 신호(CONT, ADD)와 데이터(DI)를 그냥 패스시켜 노말 메모리(10)와 리던던트 메모리(20)에 전달하고, 메모리(10, 20)에서 리드된 데이터(DO)를 그냥 패시시켜 메모리 컨트롤러(40)에 전달하는 기능을 수행하였다.
그러나 도 4의 실시 예에서는, 통상의 데이터 라이트 및 리드 동작은 메모리 컨트롤러(60)가 직접 노말 메모리(10) 및 리던던트 메모리(20)와 인터페이스하여 수행하고, BIST 동작과 BISR 동작은 테스트 및 리페어부(50)가 메모리 컨트롤러(60)로부터 테스트개시신호(N_BIST_EN, R_BIST_EN)를 수신하는 경우에 해당 메모리에 대해 수행할 수 있다.
노말 메모리(10)와 리던던트 메모리(20)를 이용하여 데이터(DI, DO)를 라이트 또는 리드하는 방법 및 노말 메모리(10)와 리던던트 메모리(20)에 대해 BIST/BISR 동작을 수행하는 방법은 상술한 실시 예에서의 방법과 동일하게 이루어질 수 있다.
예컨대, 메모리 컨트롤러(60)는 통상의 데이터를 라이트 또는 리드할 때, 동일한 데이터를 노말 메모리(10)와 리던던트 메모리(20)에 동시에 라이트하거나 노말 메모리(10)와 리던던트 메모리(20)로부터 동시에 리드할 수 있다. 또는 메모리 컨트롤러(60)는 데이터 라이트시에는 동일한 데이터를 노말 메모리(10)와 리던던트 메모리(20)에 동시에 라이트하고, 데이터 리드시에는 노말 메모리(10)와 리던던트 메모리(20) 중 어느 하나에서만 데이터를 리드할 수 있다. 또한, 메모리 컨트롤러(60)는 라이트 할 데이터의 대역폭이 노말 메모리(10)의 대역폭 보다 큰 경우에는, 해당 데이터를 노말 메모리(10)와 리던던트 메모리(20)에 나누어 라이트하는 멀티 채널(multi channel) 기능을 수행할 수 있다. 또한, 메모리 컨트롤러(60)는 테스트 조건이 만족되는 경우, 해당 조건에 따라 테스트개시신호(N_BIST_EN 또는 R_BIST_EN)를 선택적으로 생성하여 테스트 및 리페어부(50)에 출력할 수 있다.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다.
따라서, 본 발명에 개시된 실시 예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시 예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
10 : 노말 메모리
20 : 리던던트 메모리
30 : 테스트 및 리페어부
40 : 메모리 컨트롤러
41N, 42R : ECC
42N, 42R : ECC 카운터
43 : 오실레이터
44 : 카운터
45 : 온도 센서
46 : 온도변화 감지부
47 : 테스트 제어부

Claims (23)

  1. 데이터를 저장하는 노말 메모리 및 리던던트 메모리;
    테스트개시신호에 따라 상기 노말 메모리 또는 상기 리던던트 메모리에 대한 테스트 동작을 수행하고, 테스트 결과 결함이 발생한 메모리에 대해 리페어 동작을 수행하는 테스트 및 리페어부; 및
    기 설정된 테스트 조건이 만족되면, 상기 테스트개시신호를 생성하여 상기 테스트 및 리페어부에 출력하는 메모리 컨트롤러를 포함하는 메모리 시스템.
  2. 제 1항에 있어서, 상기 테스트 및 리페어부는
    상기 메모리 컨트롤러로부터 전달받은 데이터를 상기 노말 메모리와 상기 리던던트 메모리에 동시에 라이트하고, 상기 노말 메모리와 상기 리던던트 메모리로부터 데이터를 리드하여 상기 메모리 컨트롤러에 전달하는 것을 특징으로 하는 메모리 시스템.
  3. 제 2항에 있어서, 상기 테스트 및 리페어부는
    전달받은 데이터를 나누어 상기 노말 메모리와 상기 리던던트 메모리에 동시에 라이트하는 것을 특징으로 하는 메모리 시스템.
  4. 제 1항에 있어서, 상기 테스트 및 리페어부는
    상기 메모리 컨트롤러로부터 전달받은 데이터를 상기 노말 메모리와 상기 리던던트 메모리에 동시에 라이트하고, 상기 노말 메모리와 상기 리던던트 메모리 중 어느 하나로부터 데이터를 리드하여 상기 메모리 컨트롤러에 전달하는 것을 특징으로 하는 메모리 시스템.
  5. 제 1항에 있어서, 상기 메모리 컨트롤러는
    상기 노말 메모리에 대한 에러검출 및 정정 횟수가 기 설정된 기준치에 도달하면, 상기 노말 메모리에 대한 BIST(Built-in Self Test) 동작을 지시하는 제 1 테스트개시신호를 출력하는 것을 특징으로 하는 메모리 시스템.
  6. 제 5항에 있어서, 상기 메모리 컨트롤러는
    상기 리던던트 메모리에 대한 에러검출 및 정정 횟수가 기 설정된 기준치에 도달하면, 상기 리던던트 메모리에 대한 BIST(Built-in Self Test) 동작을 지시하는 제 2 테스트개시신호를 출력하는 것을 특징으로 하는 메모리 시스템.
  7. 제 1항에 있어서, 상기 메모리 컨트롤러는
    기 설정된 일정 주기 간격으로 상기 테스트개시신호를 출력하는 것을 특징으로 하는 메모리 시스템.
  8. 제 7항에 있어서, 상기 메모리 컨트롤러는
    상기 일정 주기가 경과하면, 상기 노말 메모리에 대한 BIST(Built-in Self Test) 동작 수행을 지시하는 제 1 테스트개시신호를 출력하고,
    상기 제 1 테스트개시신호를 출력한 후 다시 상기 일정 주기가 경과하면, 상기 리던던트 메모리에 대한 BIST 동작 수행을 지시하는 제 2 테스트개시신호를 출력하는 것을 특징으로 하는 메모리 시스템.
  9. 제 1항에 있어서, 상기 메모리 컨트롤러는
    온도변화가 기 설정된 기준치를 초과하면, 상기 테스트개시신호를 출력하는 것을 특징으로 하는 메모리 시스템.
  10. 제 9항에 있어서, 상기 메모리 컨트롤러는
    온도변화가 기 설정된 기준치를 초과하면, 상기 노말 메모리에 대한 BIST(Built-in Self Test) 동작을 지시하는 제 1 테스트개시신호를 출력하고,
    상기 노말 메모리에 대한 BIST 동작 수행이 완료되면, 상기 리던던트 메모리에 대한 BIST(Built-in Self Test) 동작을 지시하는 제 2 테스트개시신호를 출력하는 것을 특징으로 하는 메모리 시스템.
  11. 제 1항에 있어서, 상기 메모리 컨트롤러는
    상기 테스트 조건이 만족되고 파워오프신호 또는 파워온신호가 수신되는 경우에만, 상기 테스트개시신호를 생성하여 상기 테스트 및 리페어부에 출력하는 것을 특징으로 하는 메모리 시스템.
  12. 제 11항에 있어서, 상기 메모리 컨트롤러는
    상기 노말 메모리와 상기 리던던트 메모리 중 어느 하나만이 정상적으로 동작하는 경우에, 상기 테스트 조건이 만족되더라도 상기 파워오프신호가 수신되는 경우에만 상기 테스트개시신호를 생성하는 것을 특징으로 하는 메모리 시스템.
  13. 제 1항에 있어서, 상기 메모리 컨트롤러는
    입력 데이터 또는 출력 데이터를 상기 노말 메모리와 상기 리던던트 메모리에 동시에 라이트하거나 리드하는 것을 특징으로 하는 메모리 시스템.
  14. 노말 메모리 및 리던던트 메모리에 데이터를 라이트 또는 리드하는 단계;
    상기 데이터 라이트 또는 리드 수행 중 기 설정된 테스트 조건이 만족되는지 확인하는 단계; 및
    상기 테스트 조건이 만족시, 상기 노말 메모리와 상기 리던던트 메모리에 대한 테스트 동작을 수행하는 단계를 포함하는 메모리 시스템의 메모리 관리 방법.
  15. 제 14항에 있어서, 상기 데이터를 라이트 또는 리드하는 단계는
    상기 노말 메모리와 상기 리던던트 메모리에 동시에 데이터를 라이트하고, 상기 노말 메모리와 상기 리던던트 메모리로부터 동시에 데이터를 리드하는 것을 특징으로 하는 메모리 시스템의 메모리 관리 방법.
  16. 제 15항에 있어서, 상기 데이터를 라이트 또는 리드하는 단계는
    라이트할 데이터를 나누어 상기 노말 메모리와 상기 리던던트 메모리에 동시에 라이트하는 것을 특징으로 하는 메모리 관리 방법.
  17. 제 14항에 있어서, 상기 데이터를 라이트 또는 리드하는 단계는
    상기 노말 메모리와 상기 리던던트 메모리에 동시에 데이터를 라이트하고, 상기 노말 메모리와 상기 리던던트 메모리 중 어느 하나로부터 데이터를 리드하는 것을 특징으로 하는 메모리 시스템의 메모리 관리 방법.
  18. 제 14항에 있어서, 상기 테스트 조건이 만족되는지 확인하는 단계는
    상기 노말 메모리와 상기 리던던트 메모리 각각에 대해, 에러검출 및 정정 횟수가 기 설정된 기준치에 도달했는지 여부를 확인하는 것을 특징으로 하는 메모리 시스템의 메모리 관리 방법.
  19. 제 14항에 있어서, 상기 테스트 조건이 만족되는지 확인하는 단계는
    기 설정된 일정 주기에 도달했는지 여부를 확인하는 것을 특징으로 하는 메모리 시스템의 메모리 관리 방법.
  20. 제 19항에 있어서, 상기 테스트 동작을 수행하는 단계는
    상기 일정 주기가 경과하면, 상기 노말 메모리에 대해 BIST(Built-in Self Test) 동작을 수행하고, 이어서 다시 상기 일정 주기가 경과하면, 상기 리던던트 메모리에 대한 BIST 동작을 수행하는 것을 특징으로 하는 메모리 시스템의 메모리 관리 방법.
  21. 제 14항에 있어서, 상기 테스트 조건이 만족되는지 확인하는 단계는
    온도변화가 기 설정된 기준치를 초과하는지 여부를 확인하는 것을 특징으로 하는 메모리 시스템의 메모리 관리 방법.
  22. 제 21항에 있어서, 상기 테스트 동작을 수행하는 단계는
    온도변화가 기 설정된 기준치를 초과하면, 상기 노말 메모리와 상기 리던던트 메모리에 대한 BIST 동작 수행을 연속적으로 수행하는 것을 특징으로 하는 메모리 시스템의 메모리 관리 방법.
  23. 제 15항에 있어서, 상기 테스트 동작을 수행하는 단계는
    파워오프신호가 수신되는 경우에만 해당 메모리에 대한 BIST 동작을 수행하는 것을 특징으로 하는 메모리 시스템의 메모리 관리 방법.
KR1020170165333A 2017-12-04 2017-12-04 메모리의 신뢰성을 향상시킬 수 있는 메모리 시스템 및 그 메모리 관리 방법 KR102401882B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020170165333A KR102401882B1 (ko) 2017-12-04 2017-12-04 메모리의 신뢰성을 향상시킬 수 있는 메모리 시스템 및 그 메모리 관리 방법
US16/051,796 US11037648B2 (en) 2017-12-04 2018-08-01 Memory system for improving memory reliability and memory management method for the same
CN201811108029.6A CN109872763B (zh) 2017-12-04 2018-09-21 用于提高存储器可靠性的存储系统及其存储器管理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170165333A KR102401882B1 (ko) 2017-12-04 2017-12-04 메모리의 신뢰성을 향상시킬 수 있는 메모리 시스템 및 그 메모리 관리 방법

Publications (2)

Publication Number Publication Date
KR20190065805A true KR20190065805A (ko) 2019-06-12
KR102401882B1 KR102401882B1 (ko) 2022-05-26

Family

ID=66659463

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170165333A KR102401882B1 (ko) 2017-12-04 2017-12-04 메모리의 신뢰성을 향상시킬 수 있는 메모리 시스템 및 그 메모리 관리 방법

Country Status (3)

Country Link
US (1) US11037648B2 (ko)
KR (1) KR102401882B1 (ko)
CN (1) CN109872763B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11307793B2 (en) 2019-12-23 2022-04-19 Silicon Works Co., Ltd. Memory controller, and method thereof
US11392313B2 (en) 2019-12-23 2022-07-19 Silicon Works Co., Ltd. Memory controller and method thereof with built-in self-tester (BIST)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112309490B (zh) * 2019-07-26 2024-07-19 第一检测有限公司 内存测试方法
CN113299336B (zh) 2020-02-24 2024-06-28 长鑫存储技术(上海)有限公司 修复电路、存储器和修复方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6297995B1 (en) * 1998-11-13 2001-10-02 Siemens Aktiengesellschaft Circuit configuration with a temperature-dependent semiconductor component test and repair logic circuit
KR20150063616A (ko) * 2013-11-29 2015-06-10 삼성전자주식회사 반도체 메모리 장치의 테스트 방법 및 반도체 메모리 시스템
KR20170130384A (ko) * 2015-03-27 2017-11-28 인텔 코포레이션 에러 타입에 기초하는 ecc의 동적 적용

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6237116B1 (en) * 1998-11-16 2001-05-22 Lockheed Martin Corporation Testing error correcting code feature in computers that do not have direct hardware features for causing single bit and multi-bit errors
US6469945B2 (en) * 2000-05-25 2002-10-22 Tachyon Semiconductor Corp. Dynamically configurated storage array with improved data access
US6838331B2 (en) * 2002-04-09 2005-01-04 Micron Technology, Inc. Method and system for dynamically operating memory in a power-saving error correction mode
US7184916B2 (en) * 2003-05-20 2007-02-27 Cray Inc. Apparatus and method for testing memory cards
JP4237109B2 (ja) 2004-06-18 2009-03-11 エルピーダメモリ株式会社 半導体記憶装置及びリフレッシュ周期制御方法
KR20080048799A (ko) 2006-11-29 2008-06-03 프롬써어티 주식회사 메모리 테스트 시스템의 자가 진단 장치
US7707466B2 (en) * 2007-02-23 2010-04-27 Freescale Semiconductor, Inc. Shared latch for memory test/repair and functional operations
US8010847B2 (en) * 2008-09-30 2011-08-30 Infineon Technologies Ag Memory repair
US8775865B2 (en) * 2009-06-24 2014-07-08 Headway Technologies, Inc. Method and apparatus for scrubbing accumulated disturb data errors in an array of SMT MRAM memory cells including rewriting reference bits
US9087614B2 (en) * 2012-11-27 2015-07-21 Samsung Electronics Co., Ltd. Memory modules and memory systems
US9223665B2 (en) * 2013-03-15 2015-12-29 Micron Technology, Inc. Apparatuses and methods for memory testing and repair
US10153055B2 (en) * 2015-03-26 2018-12-11 International Business Machines Corporation Arbitration for memory diagnostics
TWI677876B (zh) * 2018-10-12 2019-11-21 慧榮科技股份有限公司 應用於快閃記憶體控制器的編碼器自我測試電路及相關的方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6297995B1 (en) * 1998-11-13 2001-10-02 Siemens Aktiengesellschaft Circuit configuration with a temperature-dependent semiconductor component test and repair logic circuit
KR20150063616A (ko) * 2013-11-29 2015-06-10 삼성전자주식회사 반도체 메모리 장치의 테스트 방법 및 반도체 메모리 시스템
KR20170130384A (ko) * 2015-03-27 2017-11-28 인텔 코포레이션 에러 타입에 기초하는 ecc의 동적 적용

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
G. Mayuga 외, "Reliability-Enhanced ECC-Based Memory Architecture Using In-Field Self-Repair," IEICE Transactions on Information and Systems, vol. e99-d, no. 2016. 10.* *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11307793B2 (en) 2019-12-23 2022-04-19 Silicon Works Co., Ltd. Memory controller, and method thereof
US11392313B2 (en) 2019-12-23 2022-07-19 Silicon Works Co., Ltd. Memory controller and method thereof with built-in self-tester (BIST)

Also Published As

Publication number Publication date
CN109872763A (zh) 2019-06-11
CN109872763B (zh) 2023-06-23
KR102401882B1 (ko) 2022-05-26
US20190172547A1 (en) 2019-06-06
US11037648B2 (en) 2021-06-15

Similar Documents

Publication Publication Date Title
US8996956B2 (en) Semiconductor device including ECC circuit
KR20190065805A (ko) 메모리의 신뢰성을 향상시킬 수 있는 메모리 시스템 및 그 메모리 관리 방법
US9087615B2 (en) Memory margin management
US9111642B2 (en) Non-volatile memory device and electronic apparatus
KR20170004322A (ko) 반도체 장치 및 그 동작 방법
JP2007004955A (ja) 不揮発性半導体記憶装置
US7372750B2 (en) Integrated memory circuit and method for repairing a single bit error
JP2009181425A (ja) メモリモジュール
CN108735268B (zh) 非易失性存储器修复电路
US9984770B2 (en) Method for managing a fail bit line of a memory plane of a non volatile memory and corresponding memory device
KR100825068B1 (ko) 램 테스트 및 고장처리 시스템
US20160005496A1 (en) Semiconductor memory device and operating method thereof
CN106067326B (zh) 错误校正电路及包括其的半导体存储器件
CN111831486B (zh) 半导体装置和包括该半导体装置的半导体系统
US10379926B2 (en) Method and device for monitoring data error status in a memory
US9064605B2 (en) Semiconductor system and method for reparing the same
JP3106947B2 (ja) 不揮発性半導体記憶装置
JP6184121B2 (ja) 記憶装置検査システム、記憶装置検査方法および不揮発性半導体記憶装置
US20230386598A1 (en) Methods for real-time repairing of memory failures caused during operations, memory systems performing repairing methods, and data processing systems including repairing memory systems
KR20220144129A (ko) 메모리 장치 및 그것을 포함하는 반도체 시스템
JP6700082B2 (ja) 半導体装置、電池監視システム、及びデータ読み出し方法
JP4985462B2 (ja) 集積回路、集積回路の動作試験方法および動作試験プログラム
CN115732012A (zh) 具有可调整暂停时间的存储器内置式自测试
JPH11167497A (ja) メモリ再書き込み動作誤り検出装置及び方法
JP2006227674A (ja) 信号検出装置

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right