KR20190061661A - 복합 전도성 기판 및 그의 제조 방법 - Google Patents

복합 전도성 기판 및 그의 제조 방법 Download PDF

Info

Publication number
KR20190061661A
KR20190061661A KR1020170160273A KR20170160273A KR20190061661A KR 20190061661 A KR20190061661 A KR 20190061661A KR 1020170160273 A KR1020170160273 A KR 1020170160273A KR 20170160273 A KR20170160273 A KR 20170160273A KR 20190061661 A KR20190061661 A KR 20190061661A
Authority
KR
South Korea
Prior art keywords
thin film
metal
nanowire structure
silver
insulating film
Prior art date
Application number
KR1020170160273A
Other languages
English (en)
Other versions
KR102035603B1 (ko
Inventor
한철종
오민석
박홍선
고은지
Original Assignee
전자부품연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전자부품연구원 filed Critical 전자부품연구원
Priority to KR1020170160273A priority Critical patent/KR102035603B1/ko
Publication of KR20190061661A publication Critical patent/KR20190061661A/ko
Application granted granted Critical
Publication of KR102035603B1 publication Critical patent/KR102035603B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02587Structure
    • H01L21/0259Microstructure
    • H01L21/02603Nanowires
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02425Conductive materials, e.g. metallic silicides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669Nanowires or nanotubes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01047Silver [Ag]

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Laminated Bodies (AREA)

Abstract

본 발명은 복합 전도성 기판 및 그의 제조 방법에 관한 것으로, 양호한 내굴곡성과 전기전도성을 함께 확보하기 위한 것이다. 본 발명에 따른 복합 전도성 기판은 절연막, 절연막의 일면에 임베딩된 금속 나노와이어 구조체, 및 금속 나노와이어 구조체에 결합된 금속박막을 포함한다. 복합 전도성 기판은 절연막, 금속 나노와이어 구조체 및 금속박막 순으로 제조하거나 역순으로 제조할 수 있다.

Description

복합 전도성 기판 및 그의 제조 방법{Composite conductive substrate and manufacturing method thereof}
본 발명은 전도성 기판 및 그의 제조 방법에 관한 것으로, 더욱 상세하게는 내굴곡성과 전기전도성이 양호한 복합 전도성 기판 및 그의 제조 방법에 관한 것이다.
금속 전도층과 고분자 절연층을 갖는 소재는 인쇄회로기판과 같은 전도성 기판의 기본 소재로써 많이 사용되어져 왔다. 이러한 적층 소재들 중 유연성은 주요한 성능이며, 이를 향상시키기 위한 기술이 지속적으로 개발되어져 왔다.
특히 금속 소재와 고분자 절연소재 간 접착력은 매우 중요한 요소이다. 이를 향상시키기 위해서는 표면의 화학적 개질과 동시에 물리적 돌기를 형성하기 위한 기술 또한 동시에 연구되어져 왔다.
최근 들어 유연성을 극대화 하기 위해 금속 소재를 고분자 절연소재 사이에 파묻는(embedding; 임베딩) 기술 또한 개발되어져 왔다. 임베딩 기술은 특히나 금속 나노와이어 소재에 효과적이다. 즉 일반적인 금속 박막의 경우 고분자 절연소재 속에 파묻힌다 하더라도 금속과 고분자 절연소재 간 계면 면적이 한정적인 반면, 금속 나노와이어는 고분자 절연소재와 계면 면적이 높은 비율로 증가되어 접착력을 향상시킬 수 있기 때문이다.
하지만 금속 나노와이어가 임베딩된 전도성 기판은 내굴곡성을 극대화 한다고 하더라도, 전기전도도에 있어 문제점을 가지고 있다. 즉 금속 나노와이어가 갖는 얇은 도체 직경 때문에, 흘릴 수 있는 전류에 한계가 발생하게 되고 저항 또한 금속 박막 처럼 낮지 않기 때문에. 내굴곡성과 전기전도도를 동시에 확보할 수 있는 새로운 기술 개발이 요구되고 있다.
한국등록특허 제10-1693486호(2017.01.02. 등록)
따라서 본 발명의 목적은 양호한 내굴곡성과 전기전도성을 함께 확보할 수 있는 복합 전도성 기판 및 그의 제조 방법을 제공하는 데 있다.
상기 목적을 달성하기 위하여, 본 발명은 절연막; 상기 절연막의 일면에 임베딩된 금속 나노와이어 구조체; 및 상기 금속 나노와이어 구조체에 결합된 금속박막;을 포함하는 복합 전도성 기판을 제공한다.
상기 절연막의 소재는 폴리이미드(polyimide), 폴리우레탄, 폴리디메틸실록산(polydimethylsiloxane: PDMS), 폴리에테르술폰(polyethersulphone; PES), 폴리아크릴레이트(polyacrylate: PAR), 폴리에테르이미드(polyetherimide; PEI), 폴리에틸렌 나프탈레이트(polyethyelenen napthalate; PEN), 폴리에틸렌 테레프탈레이드(polyethyeleneterepthalate; PET), 폴리페닐렌 설파이드(polyphenylene sulfide: PPS), 폴리아릴레이트(polyallylate), 폴리카보네이트(PC), 셀룰로오스 트리아세테이트(cellulose triacetate; CTA) 또는 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propinonate; CAP)를 포함한다.
상기 금속 나노와이어 구조체는 은 나노와이어를 포함한다.
상기 은 나노와이어는 종횡비가 1:2 내지 1:1,000,000,000 이다.
상기 금속박막은 은 박막이다.
본 발명은 또한, 금속박막 위에 금속 나노와이어 구조체를 형성하는 단계; 및 상기 금속박막 위의 금속 나노와이어 구조체가 임베딩되게 절연막을 형성하는 단계;를 포함하는 복합 전도성 기판의 제조 방법을 제공한다.
본 발명에 따른 복합 전도성 기판의 제조 방법은, 상기 금속 나노와이어 구조체를 형성하는 단계 이전에 수행되는, 베이스 기판 위에 금속박막을 형성하는 단계;를 더 포함할 수 있다.
본 발명에 따른 복합 전도성 기판의 제조 방법은, 상기 절연막을 형성하는 단계 이후에 수행되는, 상기 베이스 기판 위에 형성된 상기 금속박막, 상기 금속 나노와이어 구조체 및 상기 절연막을 포함하는 복합 전도성 기판을 상기 베이스 기판에서 분리하는 단계;를 더 포함할 수 있다.
상기 금속 나노와이어 구조체는 은 나노와이어를 포함하고, 상기 금속박막은 은 박막일 수 있다.
본 발명은 또한, 절연막을 형성하는 단계; 상기 절연막의 일면에 임베딩되게 금속 나노와이어 구조체를 형성하는 단계; 및 상기 절연막의 일면에 형성된 상기 금속 나노와이어 구조체에 결합되게 금속박막을 형성하는 단계;를 포함하는 복합 전도성 기판의 제조 방법을 제공한다.
본 발명에 따른 복합 전도성 기판은 절연막에 금속 나노와이어 복합체가 임베딩되고, 임베딩된 금속 나노와이어 구조체 위에 금속박막이 형성된 구조를 갖기 때문에, 임베딩된 금속 나노와이어 구조체에 의한 양호한 내굴곡성과 금속박막에 의한 양호한 전기전도성을 함께 확보할 수 있다.
즉 본 발명에 따른 복합 전도성 기판은 금속박막의 양호한 전기전도성을 활용하지만, 금속박막이 갖는 낮은 접착력은 금속박막에 금속 나노와이어 구조체를 적용하여 해소할 수 있다.
그리고 본 발명에 따른 복합 전도성 기판은 금속 나노와이어 구조체의 양호한 내굴곡성을 활용하지만, 금속 나노와이어 구조체가 갖는 낮은 전기전도성은 금속 나노와이어 복합체에 금속박막을 적용하여 해소할 수 있다.
도 1은 본 발명에 따른 복합 전도성 기판을 보여주는 단면도이다.
도 2는 본 발명에 따른 복합 전도성 기판의 제조 방법의 제1 예를 보여주는 흐름도이다.
도 3 내지 도 7은 도 2의 제조 방법의 제1 예에 따른 각 단계를 보여주는 도면들이다.
도 8은 본 발명에 따른 복합 전도성 기판의 제조 방법의 제2 예를 보여주는 흐름도이다.
도 9 내지 도 11은 도 8의 제조 방법의 제1 예에 따른 각 단계를 보여주는 도면들이다.
하기의 설명에서는 본 발명의 실시예를 이해하는데 필요한 부분만이 설명되며, 그 이외 부분의 설명은 본 발명의 요지를 흩트리지 않는 범위에서 생략될 것이라는 것을 유의하여야 한다.
이하에서 설명되는 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니 되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념으로 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다. 따라서 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 바람직한 실시예에 불과할 뿐이고, 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있음을 이해하여야 한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 보다 상세하게 설명하고자 한다.
도 1은 본 발명에 따른 복합 전도성 기판을 보여주는 단면도이다.
도 1을 참조하면, 본 발명에 따른 복합 전도성 기판(100)은 절연막(10), 금속 나노와이어 구조체(20) 및 금속박막(30)을 포함한다. 금속 나노와이어 구조체(20)는 절연막(10)의 일면에 임베딩된다. 그리고 금속박막(30)은 금속 나노와이어 구조체(20)에 결합된다.
절연막(10)은 절연성을 갖는 고분자 플라스틱 소재로 형성될 수 있다. 예컨대 절연막(10)의 소재로는 폴리이미드(polyimide), 폴리우레탄, 폴리디메틸실록산(polydimethylsiloxane: PDMS), 폴리에테르술폰(polyethersulphone; PES), 폴리아크릴레이트(polyacrylate: PAR), 폴리에테르이미드(polyetherimide; PEI), 폴리에틸렌 나프탈레이트(polyethyelenen napthalate; PEN), 폴리에틸렌 테레프탈레이드(polyethyeleneterepthalate; PET), 폴리페닐렌 설파이드(polyphenylene sulfide: PPS), 폴리아릴레이트(polyallylate), 폴리카보네이트(PC), 셀룰로오스 트리아세테이트(cellulose triacetate; CTA) 또는 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propinonate; CAP)가 사용될 수 있다.
금속 나노와이어 구조체(20)는 절연막(10)의 일면에 임베딩되게 형성된다. 금속 나노와이어 구조체(20)는 금속 나노와이어를 포함하며, 금속 나노와이어로는 은 나노와이어, 구리 나노와이어, 금 나노와이어 등이 사용될 수 있다. 금속 나노와이어로 은 나노와이어가 사용되는 경우, 은 나노와이어가 네트워크 구조체를 형성할 수 있도록, 종횡비가 1:2 내지 1:1,000,000,000인 은 나노와이어가 사용된다.
금속 나노와이어 구조체(20)는 금속 나노와이어 분산액을 이용한 코팅 방법으로 형성된다. 코팅 방법으로는 바 코팅, 슬릿 다이 코팅, 마이크로 그라비아 코팅 등이 사용될 수 있다. 금속 나노와이어 분산액은 금속 나노와이어와 분산제를 포함한다. 분산제로는 HPMC(hydroxy propyl methyl cellulose), CMC(carboxymethyl cellulose), HC(2-hydroxy ethyl cellulose) 등이 사용될 수 있다. 금속 나노와이어 분산액에서 금속 나노와이어와 분산제 이외에 부식방지제, 젖음성 개선제 등 첨가제를 포함될 수 있고, 그 이외에 용매가 포함된다. 용매로는 에탄올, 이소프로필알콜, 물 등과 같은 유기용매가 사용될 수 있으며, 이것에 한정되는 아니다.
그리고 금속박막(30)은 금속 나노와이어 구조체(20) 위에 형성되며, 금속 나노와이어 구조체(20)에 결합된다. 예컨대 금속박막(30)은 진공 스퍼터링 방법으로 형성될 수 있다. 금속박막(30)은 50nm 내지 150nm 두께로 형성될 수 있다. 예컨대 금속 나노와이어 구조체(20) 및 금속박막(30)이 은 소재인 경우, 금속박막(30)은 은거울 반응을 통해 형성할 수도 있다.
금속박막(30)의 소재로는 금속 나노와이어 구조체(20)와 양호한 접합성을 위해서, 금속 나노와이어와 동일한 소재가 사용될 수 있다. 예컨대 금속 나노와이어로 은 나노와이어가 사용되는 경우, 금속박막(30)으로는 은 박막을 사용하는 것이 바람직하다.
이와 같이 본 발명에 따른 복합 전도성 기판(100)은 전도성 기판(100)은 절연막(10)에 금속 나노와이어 복합체가 임베딩되고, 임베딩된 금속 나노와이어 구조체(20) 위에 금속박막(30)이 형성된 구조를 갖기 때문에, 임베딩된 금속 나노와이어 구조체(20)에 의한 양호한 내굴곡성과 금속박막(30)에 의한 양호한 전기전도성을 함께 확보할 수 있다.
즉 본 발명에 따른 복합 전도성 기판(100)은 금속박막(30)의 양호한 전기전도성을 활용하지만, 금속박막(30)이 갖는 낮은 접착력은 금속박막(30)에 금속 나노와이어 구조체(20)를 적용하여 해소할 수 있다.
그리고 본 발명에 따른 복합 전도성 기판(100)은 금속 나노와이어 구조체(20)의 양호한 내굴곡성을 활용하지만, 금속 나노와이어 구조체(20)가 갖는 낮은 전기전도성은 금속 나노와이어 복합체에 금속박막(30)을 적용하여 해소할 수 있다.
이와 같은 본 발명에 따른 복합 전도성 기판(100)은, 도 2 내지 도 11에 도시된 바와 같이, 두 가지 방법으로 제조될 수 있다.
도 2는 본 발명에 따른 복합 전도성 기판(100)의 제조 방법의 제1 예를 보여주는 흐름도이다. 도 3 내지 도 7은 도 2의 제조 방법의 제1 예에 따른 각 단계를 보여주는 도면들이다.
제1 예에 따른 복합 전도성 기판(100)의 제조 방법에 대해서, 도 2 내지 도 7을 참조하여 설명하면 다음과 같다.
먼저 도 3에 도시된 바와 같이, S10단계에서 복합 전도성 기판(100)을 형성할 수 있는 베이스 기판(40)을 준비한다. 이때 베이스 기판(40)으로는 유리, 석영(quartz), 글라스 웨이퍼, 실리콘 웨이퍼, 세라믹 기판이 사용될 수 있다.
다음으로 도 4에 도시된 바와 같이, S20단계에서 베이스 기판(40) 위에 금속박막(30)을 형성한다. 예컨대 베이스 기판(40) 위에 진공 스퍼터링 방법으로 금속박막(30)을 형성할 수 있다.
다음으로 도 5에 도시된 바와 같이, S30단계에서 금속박막(30) 위에 금속 나노와이어 구조체(20)를 형성한다. 예컨대 금속 나노와이어 분산액을 금속박막(30) 위에 코팅한 후 열풍 건조하여 금속박막(30) 위에 금속 나노와이어를 부착한다. 그리고 금속박막(30) 위에 부착된 금속 나노와이어에 열 또는 광조사를 통하여 금속박막(30) 위에 금속 나노와이어를 융착시켜 금속 나노와이어 구조체(20)를 형성한다.
이어서 도 6에 도시된 바와 같이, S40단계에서 금속 나노와이어 구조체(20)가 임베딩되게 절연막(10)을 형성한다. 예컨대 금속 나노와이어 구조체(20)가 형성된 금속박막(30) 위에 액상의 절연막(10) 소재를 코팅한 후 경화함으로써, 금속 나노와이어 구조체(20)가 임베딩되게 절연막(10)을 형성할 수 있다.
이와 같은 공정을 통해서 베이스 기판(40) 위에 금속박막(30), 금속 나노와이어 구조체(20) 및 절연막(10)을 포함하는 복합 전도성 기판(100)을 형성한다.
그리고 도 7에 도시된 바와 같이, S50단계에서 베이스 기판(40)에서 복합 전도성 기판(100)을 분리함으로써, 본 발명에 따른 복합 전도성 기판(100)을 획득한다.
한편 제1 예에 따른 제조 방법에서는 금속박막(30), 금속 나노와이어 구조체(20) 및 절연막(10) 순으로 형성하는 예를 개시하였지만 이것에 한정되는 아니다. 예컨대 제2 예에 따른 제조 방법에서는 제1 예에 따른 제조 방법의 역순으로 복합 전도성 기판(100)을 제조할 수 있다.
도 8은 본 발명에 따른 복합 전도성 기판(100)의 제조 방법의 제2 예를 보여주는 흐름도이다. 그리고 도 9 내지 도 11은 도 8의 제조 방법의 제1 예에 따른 각 단계를 보여주는 도면들이다.
먼저 도 9에 도시된 바와 같이, S110단계에서 절연막(10)을 형성한다. 즉 액상의 절연막(10) 소재를 코팅한 후 경화하여 절연막(10)을 형성한다. 또는 필름 형태로 절연막(10)이 제공될 수 있다.
이어서 도 10에 도시된 바와 같이, S120단계에서 절연막(10)의 일면에 임베딩되게 금속 나노와이어 구조체(20)를 형성한다. 금속 나노와이어 분산액을 절연막(10)의 일면에 코팅한 후 열풍 건조하여 절연막(10)의 일면에 금속 나노와이어를 부착한다. 그리고 절연막(10)의 일면에 부착된 금속 나노와이어에 열 또는 광조사를 통하여 절연막(10)의 일면에 임베딩시켜 금속 나노와이어 구조체(20)를 형성한다.
그리고 도 11에 도시된 바와 같이, S130단계에서 금속 나노와이어 구조체(20)에 결합되게 금속박막(30)을 형성한다. 예컨대 금속 나노와이어 구조체(20) 및 금속박막(30)이 은 소재인 경우, 금속박막(30)은 진공 스퍼터링 또는 은거울 반응을 통해 형성할 수 있다.
이와 같은 본 발명에 따른 복합 전도성 기판(100)의 내굴곡성과 전기전도성을 확인하기 위해서 아래와 같은 실시예 및 비교예에 따른 전도성 기판을 제조하여 실험하였다.
[실시예 1]
진공 스퍼터링으로 100nm의 두께를 갖는 은 박막이 코팅된 유리기판을 준비한다. 은 박막의 표면에 IPA(Iso propy alcohol)에 분산된 은 나노와이어(1.0wt%, 나노픽시스) 분산액을 바 코팅을 통해 코팅한 후 80℃에서 열풍 건조한다. 이후 은 박막 표면에 IPL(Intense pulse light, xenon 사, 2.0kw)를 20회 조사하여 은 나노와이어와 은 박막 간에 융착(welding)이 일어나도록 광조사를 실시하여, 은 박막 위에 은 나노와이어 구조체를 형성한다. 은 나노와이어 구조체 위에 폴리이미드 바니시를 코팅한 후 300℃에서 경화 및 건조함으로써, 유리기판 위에 실시예 1에 따른 복합 전도성 기판을 제조한다. 그리고 유리기판에서 실시예 1에 따른 복합 전도성 기판을 분리함으로써, 실시예 1에 따른 복합 전도성 기판을 얻었다.
[비교예 1]
진공 스퍼터링으로 100nm의 두께를 갖는 은 박막이 코팅된 유리기판을 준비한다. 은 박막 위에 폴리이미드 바니시를 코팅한 후 300℃에서 경화 및 건조함으로써, 유리기판 위에 비교예 1에 따른 전도성 기판을 제조한다. 그리고 유리기판에서 비교예 1에 따른 전도성 기판을 분리함으로써, 비교예 1에 따른 전도성 기판을 얻었다.
[비교예 2]
유리기판의 표면에 IPA에 분산된 은 나노와이어(1.0wt%, 나노픽시스) 분산액을 바 코팅을 통해 코팅한 후 80℃에서 열풍 건조한다. 이후 유리기판 표면에 IPL(Intense pulse light, xenon 사, 2.0kw)를 20회 조사하여 은 나노와이어 간에 융착(welding)이 일어나도록 광조사를 실시하여, 유리기판 위에 은 나노와이어 구조체를 형성한다. 은 나노와이어 구조체 위에 폴리이미드 바니시를 코팅한 후 300℃에서 경화 및 건조함으로써, 유리기판 위에 비교예 2에 따른 전도성 기판을 제조한다. 그리고 유리기판에서 비교예 2에 따른 전도성 기판을 분리함으로써, 비교예 2에 따른 전도성 기판을 얻었다.
[실시예 2]
열가소성 폴리우레탄 수지로 필름 형태의 절연막을 형성한다. 이때 절연막은 두께 75um, 면적 5cm×5cm의 형태를 갖는다. 절연막 위에 IPA에 분산된 은 나노와이어(1.0wt%, 나노픽시스) 분산액을 바 코팅을 통해 코팅한 후 80℃에서 열풍 건조한다. 이후 절연막 표면에 IPL(Intense pulse light, xenon 사, 2.0kw)를 20회 조사하여 은 나노와이어 간에 융착이 일어나도록 광조사를 실시하여, 절연막에 은 나노와이어 구조체를 임베딩한다. 다음으로 은 나노와이어 구조체가 임베딩된 절연막은 메탄올 용액으로 표면을 씻어주어 임베딩되지 않고 절연막의 표면에 잔류하는 은 나노와이어를 제거한다. 은 나노와이어 구조체 위에 은을 진공 스퍼터링하여 은 박막을 형성함으로써, 실시예 2에 따른 복합 전도성 기판을 얻었다.
[실시예 3]
열가소성 폴리우레탄 수지로 필름 형태의 절연막을 형성한다. 이때 절연막은 두께 75um, 면적 5cm×5cm의 형태를 갖는다. 절연막 위에 IPA에 분산된 은 나노와이어(1.0wt%, 나노픽시스) 분산액을 바 코팅을 통해 코팅한 후 80℃에서 열풍 건조한다. 이후 절연막 표면에 IPL(Intense pulse light, xenon 사, 2.0kw)를 20회 조사하여 은 나노와이어 간에 융착이 일어나도록 광조사를 실시하여, 절연막에 은 나노와이어 구조체를 임베딩한다. 다음으로 은 나노와이어 구조체가 임베딩된 절연막은 메탄올 용액으로 표면을 씻어주어 임베딩되지 않고 절연막의 표면에 잔류하는 은 나노와이어를 제거한다. 은 나노와이어 구조체 위에 은 거울 반응을 이용하여 은 박막을 형성함으로써, 실시예 3에 따른 복합 전도성 기판을 얻었다.
여기서 은 거울 반응은 용액 공정으로서, 질산은과 포도당 용액을 이용하여 은 나노와이어 구조체 위에 은 박막을 형성하는 공정이다.
[비교예 3]
열가소성 폴리우레탄 수지로 필름 형태의 절연막을 형성한다. 이때 절연막은 두께 75um, 면적 5cm×5cm의 형태를 갖는다. 절연막 위에 IPA에 분산된 은 나노와이어(1.0wt%, 나노픽시스) 분산액을 바 코팅을 통해 코팅한 후 80℃에서 열풍 건조한다. 이후 절연막 표면에 IPL(Intense pulse light, xenon 사, 2.0kw)를 20회 조사하여 은 나노와이어 간에 융착이 일어나도록 광조사를 실시하여, 절연막에 은 나노와이어 구조체를 임베딩한다. 그리고 은 나노와이어 구조체가 임베딩된 절연막은 메탄올 용액으로 표면을 씻어주어 임베딩되지 않고 절연막의 표면에 잔류하는 은 나노와이어를 제거함으로써, 비교예 3에 따른 전도성 기판을 얻었다.
[비교예 4]
열가소성 폴리우레탄 수지로 필름 형태의 절연막을 형성한다. 이때 절연막은 두께 75um, 면적 5cm×5cm의 형태를 갖는다. 절연막 위에 은 거울 반응을 이용하여 은 박막을 형성함으로써, 비교예 4에 따른 전도성 기판을 얻었다.
전술된 바와 같이 제조된 실시예 및 비교예에 따른 전도성 기판은 저항을 측정하면서 내굴곡 테스트를 일본 MIT사 내굴곡 테스트 기기를 사용하여 진행하였다(곡률반경 0.5mm). 실험 결과는 아래의 표 1과 같다.
구조 저항
(Ohm/sq)
내굴곡성
(10%이상 저항 상승 지점)
비고
실시예 1 폴리이미드-은 나노와이어 구조체??은 박막 1.2 105,000 증착형 은 박막
비교예 1 폴리이미드-은 박막 3.1 8,400 증착형 은 박막
비교예 2 폴리이미드-은 나노와이어 구조체 83.0 83,200
실시예 2 폴리우레탄-은 나노와이어 구조체??은 박막 5.4 45,200 증착형 은 박막
실시예 3 폴리우레탄-은 나노와이어 구조체??은 박막 3.5 53,400 용액형 은 박막
비교예 3 폴리우레탄-은 나노와이어 구조체 104.1 40,100
비교예 4 폴리우레탄-은 박막 6.1 5,900 용액형 은 박막
표 1에 따르면, 실시예 1 내지 3에 따른 복합 전도성 기판이 은 나노 와이어 구조체 및 은 박막 중에 하나만 형성된 전도성 기판과 비교하여, 양호한 내굴곡성과 전기전도성을 나타내는 것을 확인할 수 있다.
한편, 본 명세서와 도면에 개시된 실시예들은 이해를 돕기 위해 특정 예를 제시한 것에 지나지 않으며, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시예들 이외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형예들이 실시 가능하다는 것은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게는 자명한 것이다.
10 : 절연막
20 : 금속 나노와이어 구조체
30 : 금속박막
40 : 베이스 기판
100 : 복합 전도성 기판

Claims (12)

  1. 절연막;
    상기 절연막의 일면에 임베딩된 금속 나노와이어 구조체; 및
    상기 금속 나노와이어 구조체에 결합된 금속박막;
    을 포함하는 복합 전도성 기판.
  2. 제1항에 있어서,
    상기 절연막의 소재는 폴리이미드(polyimide), 폴리우레탄, 폴리디메틸실록산(polydimethylsiloxane: PDMS), 폴리에테르술폰(polyethersulphone; PES), 폴리아크릴레이트(polyacrylate: PAR), 폴리에테르이미드(polyetherimide; PEI), 폴리에틸렌 나프탈레이트(polyethyelenen napthalate; PEN), 폴리에틸렌 테레프탈레이드(polyethyeleneterepthalate; PET), 폴리페닐렌 설파이드(polyphenylene sulfide: PPS), 폴리아릴레이트(polyallylate), 폴리카보네이트(PC), 셀룰로오스 트리아세테이트(cellulose triacetate; CTA) 또는 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propinonate; CAP)를 포함하는 것을 특징으로 하는 복합 전도성 기판.
  3. 제1항에 있어서,
    상기 금속 나노와이어 구조체는 은 나노와이어를 포함하는 것을 특징으로 하는 복합 전도성 기판.
  4. 제3항에 있어서,
    상기 은 나노와이어는 종횡비가 1:2 내지 1:1,000,000,000 인 것을 특징으로 하는 복합 전도성 기판.
  5. 제3항에 있어서,
    상기 금속박막은 은 박막인 것을 특징으로 하는 복합 전도성 기판.
  6. 금속박막 위에 금속 나노와이어 구조체를 형성하는 단계; 및
    상기 금속박막 위의 금속 나노와이어 구조체가 임베딩되게 절연막을 형성하는 단계;
    를 포함하는 복합 전도성 기판의 제조 방법.
  7. 제6항에 있어서, 상기 금속 나노와이어 구조체를 형성하는 단계 이전에 수행되는,
    베이스 기판 위에 금속박막을 형성하는 단계;
    를 더 포함하는 것을 특징으로 하는 복합 전도성 기판의 제조 방법.
  8. 제7항에 있어서, 상기 절연막을 형성하는 단계 이후에 수행되는,
    상기 베이스 기판 위에 형성된 상기 금속박막, 상기 금속 나노와이어 구조체 및 상기 절연막을 포함하는 복합 전도성 기판을 상기 베이스 기판에서 분리하는 단계;
    를 더 포함하는 것을 특징으로 하는 복합 전도성 기판의 제조 방법.
  9. 제6항에 있어서,
    상기 금속 나노와이어 구조체는 은 나노와이어를 포함하고, 상기 금속박막은 은 박막인 것을 특징으로 하는 복합 전도성 기판의 제조 방법.
  10. 절연막을 형성하는 단계;
    상기 절연막의 일면에 임베딩되게 금속 나노와이어 구조체를 형성하는 단계; 및
    상기 절연막의 일면에 형성된 상기 금속 나노와이어 구조체에 결합되게 금속박막을 형성하는 단계;
    를 포함하는 복합 전도성 기판의 제조 방법.
  11. 제10항에 있어서,
    상기 금속 나노와이어 구조체는 은 나노와이어를 포함하고, 상기 금속박막은 은 박막인 것을 특징으로 하는 복합 전도성 기판의 제조 방법.
  12. 제11항에 있어서,
    상기 은 나노와이어는 종횡비가 1:2 내지 1:1,000,000,000 인 것을 특징으로 하는 복합 전도성 기판의 제조 방법.
KR1020170160273A 2017-11-28 2017-11-28 복합 전도성 기판 및 그의 제조 방법 KR102035603B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170160273A KR102035603B1 (ko) 2017-11-28 2017-11-28 복합 전도성 기판 및 그의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170160273A KR102035603B1 (ko) 2017-11-28 2017-11-28 복합 전도성 기판 및 그의 제조 방법

Publications (2)

Publication Number Publication Date
KR20190061661A true KR20190061661A (ko) 2019-06-05
KR102035603B1 KR102035603B1 (ko) 2019-10-23

Family

ID=66845281

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170160273A KR102035603B1 (ko) 2017-11-28 2017-11-28 복합 전도성 기판 및 그의 제조 방법

Country Status (1)

Country Link
KR (1) KR102035603B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220048814A (ko) * 2020-10-13 2022-04-20 고려대학교 산학협력단 전면적 커버리지의 고성능 신축성 전극 및 이의 제조방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101470752B1 (ko) * 2013-08-09 2014-12-08 경희대학교 산학협력단 은 나노와이어가 매립된 고품위 유연 투명 전극 제조방법 및 이를 이용하여 제조된 고품위 유연 투명 전극
KR20160022148A (ko) * 2014-08-19 2016-02-29 서울과학기술대학교 산학협력단 투명 전극 및 그 제조 방법
KR20160102783A (ko) * 2015-02-23 2016-08-31 한국교통대학교산학협력단 유연성 투명 전도성 필름 제조방법 및 이에 의해 제조된 유연성 투명 전도성 필름
KR20160133610A (ko) * 2015-05-12 2016-11-23 성균관대학교산학협력단 하이브리드 투명전극 및 이를 포함하는 디스플레이 소자
KR101693486B1 (ko) 2014-03-11 2017-01-09 전자부품연구원 은나노와이어를 포함한 코팅액 조성물, 그를 이용한 전도성 박막 및 그의 제조 방법
KR20170031835A (ko) * 2015-09-11 2017-03-22 한국생산기술연구원 카본구조체를 이용한 기판-금속 간 고접합 계면구조를 갖는 전극재

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101470752B1 (ko) * 2013-08-09 2014-12-08 경희대학교 산학협력단 은 나노와이어가 매립된 고품위 유연 투명 전극 제조방법 및 이를 이용하여 제조된 고품위 유연 투명 전극
KR101693486B1 (ko) 2014-03-11 2017-01-09 전자부품연구원 은나노와이어를 포함한 코팅액 조성물, 그를 이용한 전도성 박막 및 그의 제조 방법
KR20160022148A (ko) * 2014-08-19 2016-02-29 서울과학기술대학교 산학협력단 투명 전극 및 그 제조 방법
KR20160102783A (ko) * 2015-02-23 2016-08-31 한국교통대학교산학협력단 유연성 투명 전도성 필름 제조방법 및 이에 의해 제조된 유연성 투명 전도성 필름
KR20160133610A (ko) * 2015-05-12 2016-11-23 성균관대학교산학협력단 하이브리드 투명전극 및 이를 포함하는 디스플레이 소자
KR20170031835A (ko) * 2015-09-11 2017-03-22 한국생산기술연구원 카본구조체를 이용한 기판-금속 간 고접합 계면구조를 갖는 전극재

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220048814A (ko) * 2020-10-13 2022-04-20 고려대학교 산학협력단 전면적 커버리지의 고성능 신축성 전극 및 이의 제조방법
US11749800B2 (en) 2020-10-13 2023-09-05 Korea University Research And Business Foundation High performance stretchable electrode with full area coverage and method for manufacturing the same

Also Published As

Publication number Publication date
KR102035603B1 (ko) 2019-10-23

Similar Documents

Publication Publication Date Title
US10237975B2 (en) Method of making transparent conductive electrodes comprising merged metal nanowires
CN103871548B (zh) 一种柔性透明薄膜电极及其制作方法
CN106205863B (zh) 一种用于制备高性能纳米银线透明导电薄膜的卷对卷制程方法
Xian et al. A practical ITO replacement strategy: Sputtering‐free processing of a metallic nanonetwork
WO2007097249A1 (ja) 多孔性フィルム及び多孔性フィルムを用いた積層体
US20110201190A1 (en) Composition for printing a seed layer and process for producing conductor tracks
CN101384425A (zh) 多孔性薄膜及使用了多孔性薄膜的层叠体
CN107993747B (zh) 一种透明导电膜、导电结构及其制备方法
CN105405492A (zh) 具备高热稳定性的柔性透明导电薄膜的制备方法及其产品
CN111627613A (zh) 基于酚氧树脂的银纳米线柔性透明导电薄膜的制备方法
US11089678B2 (en) Composite conductive substrate and manufacturing method thereof
KR102035603B1 (ko) 복합 전도성 기판 및 그의 제조 방법
CN107615898A (zh) 印刷线路板用基板、印刷线路板以及印刷线路板用基板的制造方法
CN109741881B (zh) 一种石墨烯柔性电极及其制备方法
CN108184310B (zh) 透明柔性多层pcb的制作方法
WO2016194389A1 (ja) 金属薄膜の製造方法及び導電構造
EP3689978A1 (en) Composite conductive substrate and manufacturing method thereof
CN113764137B (zh) 纳米银线导电膜的制备方法、纳米银线导电膜及其应用
CN211509708U (zh) 电磁波屏蔽膜及带电磁波屏蔽膜的印刷线路板
CN112126373B (zh) 一种增强型粘性功能基材及其制备方法
WO2020250610A1 (ja) 複合部材およびその製造方法
CN108021970B (zh) 一种透明隐形rfid标签材料及制备方法
CN118283858B (zh) 一种银纳米线加热装置及其制备方法和摄像设备
KR101824247B1 (ko) 카본구조체를 이용한 기판-금속 간 고접합 계면구조를 갖는 전극재
KR102120359B1 (ko) 오버코팅 조성물, 그를 이용한 오버코팅층 및 은나노와이어 투명전극 필름

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant