KR20190044008A - 기판 처리 장치, 기판 처리 방법 및 프로그램 - Google Patents

기판 처리 장치, 기판 처리 방법 및 프로그램 Download PDF

Info

Publication number
KR20190044008A
KR20190044008A KR1020180123978A KR20180123978A KR20190044008A KR 20190044008 A KR20190044008 A KR 20190044008A KR 1020180123978 A KR1020180123978 A KR 1020180123978A KR 20180123978 A KR20180123978 A KR 20180123978A KR 20190044008 A KR20190044008 A KR 20190044008A
Authority
KR
South Korea
Prior art keywords
concentration
phosphoric acid
substrate
silicon
etching
Prior art date
Application number
KR1020180123978A
Other languages
English (en)
Other versions
KR102565757B1 (ko
Inventor
히로키 오노
타카오 이나다
히사시 카와노
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20190044008A publication Critical patent/KR20190044008A/ko
Application granted granted Critical
Publication of KR102565757B1 publication Critical patent/KR102565757B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67075—Apparatus for fluid treatment for etching for wet etching
    • H01L21/67086—Apparatus for fluid treatment for etching for wet etching with the semiconductor substrates being dipped in baths or vessels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67075—Apparatus for fluid treatment for etching for wet etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67028—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • H01L21/6704—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing
    • H01L21/67057—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing with the semiconductor substrates being dipped in baths or vessels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67173—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers in-line arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Weting (AREA)

Abstract

실리콘 산화물의 석출을 억제하는 기판 처리 장치, 기판 처리 방법 및 프로그램을 제공한다. 실시 형태에 따른 기판 처리 장치는 처리부와 제어부를 구비한다. 처리부는 인산과 실리콘 함유 화합물을 포함하는 처리액에 기판을 침지시켜 에칭 처리를 행한다. 제어부는 에칭 처리의 제 1 처리 시간에 있어서, 제 1 인산 농도, 및 제 1 실리콘 농도인 처리액으로 기판을 처리하고, 제 1 처리 시간보다 후의 제 2 처리 시간에 있어서, 제 1 인산 농도보다 낮은 제 2 정해진 인산 농도, 및 제 1 실리콘 농도보다 낮은 제 2 정해진 실리콘 농도인 처리액, 또는 제 2 정해진 인산 농도, 및 제 1 실리콘 농도인 처리액으로 기판을 처리하도록 처리액을 제어한다.

Description

기판 처리 장치, 기판 처리 방법 및 프로그램 {SUBSTRATE PROCESSING APPARATUS, SUBSTRATE PROCESSING METHOD AND PROGRAM}
개시된 실시 형태는 기판 처리 장치, 기판 처리 방법 및 프로그램에 관한 것이다.
종래, 기판 처리 장치에 있어서, 인산 처리액에 기판을 침지함으로써, 기판 상에 형성된 실리콘 질화막(SiN)과 실리콘 산화막(SiO2) 중, 실리콘 질화막을 선택적으로 에칭하는 에칭 처리를 행하는 것이 알려져 있다(특허 문헌 1 참조).
실리콘 질화막을 선택적으로 에칭하기 위해서는, 에칭 처리의 후반에 있어서, 실리콘 산화막에 대한 실리콘 질화막의 에칭 레이트의 비인 선택비를 향상시키는 것이 바람직하다.
일본특허공개공보 2013-232593호
그러나 상기 기판 처리 장치에서는, 에칭 처리가 진행됨에 따라, 기판으로부터 실리콘 성분이 용출되기 때문에, 실리콘 산화막 상에 실리콘 산화물(SiO2)이 석출될 우려가 있다.
실시 형태의 일태양은, 실리콘 산화물의 석출을 억제하면서, 선택비를 향상시켜 정밀도가 좋은 에칭 처리를 행하는 기판 처리 장치, 기판 처리 방법 및 프로그램을 제공하는 것을 목적으로 한다.
실시 형태의 일태양에 따른 기판 처리 장치는, 처리부와 제어부를 구비한다. 처리부는 인산과 실리콘 함유 화합물을 포함하는 처리액에 기판을 침지시켜 에칭 처리를 행한다. 제어부는 에칭 처리의 제 1 처리 시간에 있어서, 제 1 인산 농도, 및 제 1 실리콘 농도인 처리액으로 기판을 처리하고, 제 1 처리 시간보다 이후의 제 2 처리 시간에 있어서, 제 1 인산 농도보다 낮은 제 2 정해진 인산 농도, 및 제 1 실리콘 농도보다 낮은 제 2 정해진 실리콘 농도인 처리액, 또는 제 2 정해진 인산 농도, 및 제 1 실리콘 농도인 처리액으로 기판을 처리하도록 처리액을 제어한다.
실시 형태의 일태양에 따르면, 실리콘 산화물의 석출을 억제하면서, 선택비를 향상시켜 정밀도가 좋은 에칭 처리를 행할 수 있다.
도 1은 기판 처리 장치의 개략 평면도이다.
도 2는 실시 형태에 따른 에칭용의 처리조의 구성을 나타내는 개략 블록도이다.
도 3a는 에칭 처리를 행하기 전의 기판의 단면을 나타내는 개략도이다.
도 3b는 에칭 처리가 진행된 기판의 상태를 나타내는 개략도이다.
도 3c는 에칭 처리가 종료된 기판의 상태를 나타내는 개략도이다.
도 4는 에칭 처리의 인산 농도 제어를 설명하는 순서도이다.
도 5는 에칭 처리의 온도 제어를 설명하는 순서도이다.
도 6은 에칭 처리의 실리콘 농도 제어를 설명하는 순서도이다.
도 7은 에칭액의 온도와 실리콘 포화량과의 관계를 나타내는 맵이다.
도 8은 처리 시간에 대한 에칭액의 온도, 인산 농도 및 실리콘 농도를 나타내는 타임 차트이다.
도 9는 변형예에 따른 에칭용의 처리조의 구성을 나타내는 개략 블록도이다.
이하, 첨부 도면을 참조하여, 본원이 개시하는 기판 처리 장치, 기판 처리 방법 및 프로그램의 실시 형태를 상세하게 설명한다. 또한, 이하에 나타내는 실시 형태에 의해 이 발명이 한정되는 것은 아니다.
도 1에 나타내는 바와 같이, 실시 형태에 따른 기판 처리 장치(1)는 캐리어 반입반출부(2)와, 로트 형성부(3)와, 로트 배치부(4)와, 로트 반송부(5)와, 로트 처리부(6)와, 제어부(100)를 가진다. 도 1은 기판 처리 장치(1)의 개략 평면도이다. 여기서는, 수평 방향에 직교하는 방향을 상하 방향으로서 설명한다.
캐리어 반입반출부(2)는 복수 매(예를 들면, 25 매)의 기판(실리콘 웨이퍼)(8)을 수평 자세로 상하로 배열하여 수용한 캐리어(9)의 반입 및 반출을 행한다.
캐리어 반입반출부(2)에는 복수 개의 캐리어(9)를 배치하는 캐리어 스테이지(10)와, 캐리어(9)의 반송을 행하는 캐리어 반송 기구(11)와, 캐리어(9)를 일시적으로 보관하는 캐리어 스톡(12, 13)과, 캐리어(9)를 배치하는 캐리어 배치대(14)가 마련되어 있다.
캐리어 반입반출부(2)는 외부로부터 캐리어 스테이지(10)로 반입된 캐리어(9)를, 캐리어 반송 기구(11)를 이용하여 캐리어 스톡(12) 또는 캐리어 배치대(14)로 반송한다. 즉, 캐리어 반입반출부(2)는 로트 처리부(6)에서 처리하기 전의 복수 매의 기판(8)을 수용하는 캐리어(9)를 캐리어 스톡(12) 또는 캐리어 배치대(14)로 반송한다.
캐리어 스톡(12)은 로트 처리부(6)에서 처리하기 전의 복수 매의 기판(8)을 수용하는 캐리어(9)를 일시적으로 보관한다.
캐리어 배치대(14)로 반송되고, 로트 처리부(6)에서 처리하기 전의 복수 매의 기판(8)을 수용하는 캐리어(9)로부터는, 후술하는 기판 반송 기구(15)에 의해 복수 매의 기판(8)이 반출된다.
또한, 캐리어 배치대(14)에 배치되고, 기판(8)을 수용하고 있지 않은 캐리어(9)로는, 기판 반송 기구(15)로부터 로트 처리부(6)에서 처리한 후의 복수 매의 기판(8)이 반입된다.
캐리어 반입반출부(2)는 캐리어 배치대(14)에 배치되고, 로트 처리부(6)에서 처리한 후의 복수 매의 기판(8)을 수용하는 캐리어(9)를, 캐리어 반송 기구(11)를 이용하여 캐리어 스톡(13) 또는 캐리어 스테이지(10)로 반송한다.
캐리어 스톡(13)은 로트 처리부(6)에서 처리한 후의 복수 매의 기판(8)을 일시적으로 보관한다. 캐리어 스테이지(10)로 반송된 캐리어(9)는 외부로 반출된다.
로트 형성부(3)에는 복수 매(예를 들면, 25 매)의 기판(8)을 반송하는 기판 반송 기구(15)가 마련되어 있다. 로트 형성부(3)는 기판 반송 기구(15)에 의한 복수 매(예를 들면, 25 매)의 기판(8)의 반송을 2 회 행하고, 복수 매(예를 들면, 50 매)의 기판(8)으로 이루어지는 로트를 형성한다.
로트 형성부(3)는 기판 반송 기구(15)를 이용하여, 캐리어 배치대(14)에 배치된 캐리어(9)로부터 로트 배치부(4)로 복수 매의 기판(8)을 반송하고, 복수 매의 기판(8)을 로트 배치부(4)에 배치함으로써 로트를 형성한다.
로트를 형성하는 복수 매의 기판(8)은 로트 처리부(6)에 의해 동시에 처리된다. 로트를 형성할 때는, 복수 매의 기판(8)의 표면에 패턴이 형성되어 있는 면을 서로 대향하도록 로트를 형성해도 되고, 또한 복수 매의 기판(8)의 표면에 패턴이 형성되어 있는 면이 모두 일방을 향하도록 로트를 형성해도 된다.
또한, 로트 형성부(3)는 로트 처리부(6)에서 처리가 행해지고, 로트 배치부(4)에 배치된 로트로부터, 기판 반송 기구(15)를 이용하여 복수 매의 기판(8)을 캐리어(9)로 반송한다.
기판 반송 기구(15)는 복수 매의 기판(8)을 지지하기 위한 기판 지지부로서, 처리 전의 복수 매의 기판(8)을 지지하는 처리 전 기판 지지부(미도시)와, 처리 후의 복수 매의 기판(8)을 지지하는 처리 후 기판 지지부(미도시)의 2 종류를 가지고 있다. 이에 의해, 처리 전의 복수 매의 기판(8) 등에 부착된 파티클 등이 처리 후의 복수 매의 기판(8) 등에 전착(轉着)하는 것을 방지할 수 있다.
기판 반송 기구(15)는 복수 매의 기판(8)의 반송 도중에, 복수 매의 기판(8)의 자세를 수평 자세에서 수직 자세 및 수직 자세에서 수평 자세로 변경한다.
로트 배치부(4)는 로트 반송부(5)에 의해 로트 형성부(3)와 로트 처리부(6)와의 사이에서 반송되는 로트를 로트 배치대(16)에서 일시적으로 배치(대기)한다.
로트 배치부(4)에는 반입측 로트 배치대(17)와, 반출측 로트 배치대(18)가 마련되어 있다.
반입측 로트 배치대(17)에는 처리 전의 로트가 배치된다. 반출측 로트 배치대(18)에는 처리 후의 로트가 배치된다.
반입측 로트 배치대(17) 및 반출측 로트 배치대(18)에는 1 로트분의 복수 매의 기판(8)이 수직 자세로 전후로 배열되어 배치된다.
로트 반송부(5)는 로트 배치부(4)와 로트 처리부(6)와의 사이, 또는 로트 처리부(6)의 내부 사이에서 로트의 반송을 행한다.
로트 반송부(5)에는 로트의 반송을 행하는 로트 반송 기구(19)가 마련되어 있다. 로트 반송 기구(19)는 로트 배치부(4)와 로트 처리부(6)에 따라 배치한 레일(20)과, 로트를 유지하면서 레일(20)을 따라 이동하는 이동체(21)를 가진다.
이동체(21)에는, 수직 자세로 전후로 배열된 복수 매의 기판(8)으로 형성되는 로트를 유지하는 기판 유지체(22)가 마련되어 있다.
로트 반송부(5)는 반입측 로트 배치대(17)에 배치된 로트를 로트 반송 기구(19)의 기판 유지체(22)로 수취하고, 수취한 로트를 로트 처리부(6)로 전달한다.
또한, 로트 반송부(5)는 로트 처리부(6)에서 처리된 로트를 로트 반송 기구(19)의 기판 유지체(22)로 수취하고, 수취한 로트를 반출측 로트 배치대(18)로 전달한다.
또한, 로트 반송부(5)는 로트 반송 기구(19)를 이용하여 로트 처리부(6)의 내부에서 로트의 반송을 행한다.
로트 처리부(6)는 수직 자세로 전후로 배열된 복수 매의 기판(8)으로 형성된 로트에 에칭 또는 세정 또는 건조 등의 처리를 행한다.
로트 처리부(6)에는 로트에 에칭 처리를 행하는 2 대의 에칭 처리 장치(23)와, 로트의 세정 처리를 행하는 세정 처리 장치(24)와, 기판 유지체(22)의 세정 처리를 행하는 기판 유지체 세정 처리 장치(25)와, 로트의 건조 처리를 행하는 건조 처리 장치(26)가 배열되어 마련되어 있다. 또한, 에칭 처리 장치(23)의 대수는 2 대에 한정되지 않고, 1 대여도 되며, 3 대 이상이어도 된다.
에칭 처리 장치(23)는 에칭용의 처리조(27)와, 린스용의 처리조(28)와, 기판 승강 기구(29, 30)를 가진다.
에칭용의 처리조(27)에는 에칭용의 처리액(이하, '에칭액'이라고 함)이 저류된다. 린스용의 처리조(28)에는 린스용의 처리액(순수 등)이 저류된다. 또한, 에칭용의 처리조(27)의 상세에 대해서는 후술한다.
기판 승강 기구(29, 30)에는 로트를 형성하는 복수 매의 기판(8)이 수직 자세로 전후로 배열되어 유지된다.
에칭 처리 장치(23)는 로트 반송 기구(19)의 기판 유지체(22)로부터 로트를 기판 승강 기구(29)로 수취하고, 수취한 로트를 기판 승강 기구(29)로 강하시킴으로써, 로트를 처리조(27)의 에칭액에 침지시켜 에칭 처리를 행한다. 에칭 처리는, 예를 들면 60 분간 행해진다. 또한, 에칭 처리가 행해지는 시간은 60 분에 한정되지 않고, 예를 들면 90 분 또는 120 분 등이어도 된다. 에칭 처리 장치(23)는 처리부를 구성한다.
이 후, 에칭 처리 장치(23)는 기판 승강 기구(29)를 상승시킴으로써 로트를 처리조(27)로부터 취출하고, 기판 승강 기구(29)로부터 로트 반송 기구(19)의 기판 유지체(22)로 로트를 전달한다.
그리고, 로트 반송 기구(19)의 기판 유지체(22)로부터 로트를 기판 승강 기구(30)로 수취하고, 수취한 로트를 기판 승강 기구(30)로 강하시킴으로써 로트를 처리조(28)의 린스용의 처리액에 침지시켜 린스 처리를 행한다.
이 후, 에칭 처리 장치(23)는 기판 승강 기구(30)를 상승시킴으로써 로트를 처리조(28)로부터 취출하고, 기판 승강 기구(30)로부터 로트 반송 기구(19)의 기판 유지체(22)로 로트를 전달한다.
세정 처리 장치(24)는 세정용의 처리조(31)와, 린스용의 처리조(32)와, 기판 승강 기구(33, 34)를 가진다.
세정용의 처리조(31)에는 세정용의 처리액(SC-1 등)이 저류된다. 린스용의 처리조(32)에는 린스용의 처리액(순수 등)이 저류된다. 기판 승강 기구(33, 34)에는 1 로트분의 복수 매의 기판(8)이 수직 자세로 전후로 배열되어 유지된다.
건조 처리 장치(26)는 처리조(35)와, 처리조(35)에 대하여 승강하는 기판 승강 기구(36)를 가진다.
처리조(35)에는 건조용의 처리 가스(IPA(이소프로필 알코올) 등)가 공급된다. 기판 승강 기구(36)에는 1 로트분의 복수 매의 기판(8)이 수직 자세로 전후로 배열되어 유지된다.
건조 처리 장치(26)는 로트 반송 기구(19)의 기판 유지체(22)로부터 로트를 기판 승강 기구(36)로 수취하고, 수취한 로트를 기판 승강 기구(36)로 강하시켜 처리조(35)로 반입하고, 처리조(35)로 공급한 건조용의 처리 가스로 로트의 건조 처리를 행한다. 그리고, 건조 처리 장치(26)는 기판 승강 기구(36)로 로트를 상승시켜, 기판 승강 기구(36)로부터 로트 반송 기구(19)의 기판 유지체(22)로 건조 처리를 행한 로트를 전달한다.
기판 유지체 세정 처리 장치(25)는 처리조(37)를 가지고, 처리조(37)에 세정용의 처리액, 및 건조 가스를 공급할 수 있도록 되어 있으며, 로트 반송 기구(19)의 기판 유지체(22)에 세정용의 처리액을 공급한 후, 건조 가스를 공급함으로써 기판 유지체(22)의 세정 처리를 행한다.
이어서, 에칭용의 처리조(27)에 대하여, 도 2를 참조하여 설명한다. 도 2는 실시 형태에 따른 에칭용의 처리조(27)의 구성을 나타내는 개략 블록도이다.
에칭용의 처리조(27)에서는, 에칭액을 이용하여, 기판(8) 상에 형성된 실리콘 질화막(SiN)(8A)(도 3a 참조)과, 실리콘 산화막(SiO2)(8B)(도 3a 참조) 중, 실리콘 질화막(8A)을 선택적으로 에칭한다.
질화막의 에칭 처리에서는, 인산(H3PO4) 수용액에 실리콘(Si) 함유 화합물을 첨가하여 실리콘 농도를 조정한 용액이, 에칭액으로서 일반적으로 이용된다. 실리콘 농도의 조정 방법으로서는, 기존의 인산 수용액에 더미 기판을 침지시켜 실리콘을 용해시키는 방법(시즈닝), 또는 콜로이드 실리카 등의 실리콘 함유 화합물을 인산 수용액에 용해시키는 방법이 있다. 또한, 인산 수용액에 실리콘 함유 화합물 수용액을 첨가하여 실리콘 농도를 조정하는 방법도 있다.
에칭용의 처리조(27)는 인산 수용액 공급부(40)와, 인산 수용액 배출부(41)와, 순수 공급부(42)와, 실리콘 공급부(43)와, 내조(44)와, 외조(45)와, 온조(溫調) 탱크(46)를 가진다.
인산 수용액 공급부(40)는 인산 수용액 공급원(40A)과, 인산 수용액 공급 라인(40B)과, 제 1 유량 조정기(40C)를 가진다.
인산 수용액 공급원(40A)은 인산 수용액을 저류하는 탱크이다. 인산 수용액 공급 라인(40B)은 인산 수용액 공급원(40A)과 온조 탱크(46)를 접속하고, 인산 수용액 공급원(40A)으로부터 온조 탱크(46)로 인산 수용액을 공급한다.
제 1 유량 조정기(40C)는 인산 수용액 공급 라인(40B)에 마련되어, 온조 탱크(46)로 공급되는 인산 수용액의 유량을 조정한다. 제 1 유량 조정기(40C)는 개폐 밸브 및 유량 제어 밸브 및 유량계 등으로 구성된다.
순수 공급부(42)는 순수 공급원(42A)과, 순수 공급 라인(42B)과, 제 2 유량 조정기(42C)를 가진다. 순수 공급부(42)는 에칭액을 가열함으로써 증발한 수분을 보급하기 위하여 외조(45)로 순수(DIW)를 공급한다. 또한, 순수 공급부(42)는 에칭액의 일부를 교체할 경우에, 외조(45)로 순수를 공급한다.
순수 공급 라인(42B)은 순수 공급원(42A)과 외조(45)를 접속하여, 순수 공급원(42A)으로부터 외조(45)로 정해진 온도의 순수를 공급한다.
제 2 유량 조정기(42C)는 순수 공급 라인(42B)에 마련되어, 외조(45)로 공급되는 순수의 유량을 조정한다. 제 2 유량 조정기(42C)는 개폐 밸브, 유량 제어 밸브, 유량계 등으로 구성된다.
실리콘 공급부(43)는 실리콘 공급원(43A)과 실리콘 공급 라인(43B)과 제 3 유량 조정기(43C)를 가진다.
실리콘 공급원(43A)은 실리콘 함유 화합물 수용액을 저류하는 탱크이다. 실리콘 공급 라인(43B)은 실리콘 공급원(43A)과 온조 탱크(46)를 접속하여, 실리콘 공급원(43A)으로부터 온조 탱크(46)로 실리콘 함유 화합물 수용액을 공급한다.
제 3 유량 조정기(43C)는 실리콘 공급 라인(43B)에 마련되어, 온조 탱크(46)로 공급되는 실리콘 함유 화합물 수용액의 유량을 조정한다. 제 3 유량 조정기(43C)는 개폐 밸브 및 유량 제어 밸브 및 유량계 등으로 구성된다.
실리콘 함유 화합물 수용액은 에칭 처리가 종료되어, 에칭액을 모두 교체할 시 공급되는 예비액을 생성하는 경우에 공급된다. 또한, 실리콘 공급부(43)는 실리콘 함유 화합물 수용액을 외조(45)로 공급 가능하게 해도 된다. 이 경우, 실리콘 공급부(43)는 에칭 처리 중에, 에칭액 중의 실리콘 농도가 저하된 경우에, 실리콘 함유 화합물 수용액을 외조(45)로 공급할 수 있다.
내조(44)는 상부가 개방되어, 에칭액이 상부 부근까지 공급된다. 내조(44)에서는 기판 승강 기구(29)에 의해 로트(복수 매의 기판(8))가 에칭액에 침지되어, 기판(8)에 에칭 처리가 행해진다.
외조(45)는 내조(44)의 상부 주위에 마련되고, 또한 상부가 개방된다. 외조(45)로는 내조(44)로부터 오버플로우한 에칭액이 유입된다. 또한, 외조(45)로는 예비액이 온조 탱크(46)로부터 공급된다. 또한, 외조(45)로는 순수 공급부(42)로부터 순수가 공급된다.
외조(45)와 내조(44)는 제 1 순환 라인(50)에 의해 접속된다. 제 1 순환 라인(50)의 일단은 외조(45)에 접속되고, 제 1 순환 라인(50)의 타단은 내조(44) 내에 설치된 처리액 공급 노즐(49)에 접속된다.
제 1 순환 라인(50)에는 외조(45)측으로부터 차례로, 제 1 펌프(51), 제 1 히터(52) 및 필터(53)가 마련된다. 외조(45) 내의 에칭액은 제 1 히터(52)에 의해 가온되어 처리액 공급 노즐(49)로부터 내조(44) 내로 유입된다. 제 1 히터(52)는 내조(44)로 공급되는 에칭액의 온도를 조정한다.
제 1 펌프(51)를 구동시킴으로써, 에칭액은 외조(45)로부터 제 1 순환 라인(50)을 거쳐 내조(44) 내로 보내진다. 또한, 에칭액은 내조(44)로부터 오버플로우함으로써, 다시 외조(45)로 유출된다. 이와 같이 하여, 에칭액의 순환로(55)가 형성된다. 즉, 순환로(55)는 외조(45), 제 1 순환 라인(50), 내조(44)에 의해 형성된다. 순환로(55)에서는, 내조(44)를 기준으로서 외조(45)가 제 1 히터(52)보다 상류측에 마련된다.
온조 탱크(46)에서는, 인산 수용액 공급부(40)로부터 공급된 인산 수용액이 예비액으로서 저류된다. 또한 온조 탱크(46)에서는, 인산 수용액 공급부(40)로부터 공급된 인산 수용액과, 실리콘 공급부(43)로부터 공급된 실리콘 함유 화합물 수용액이 혼합된 예비액이 생성되어 저류된다.
예를 들면 온조 탱크(46)에서는, 내조(44) 및 외조(45)의 에칭액을 모두 교체하는 경우에는, 인산 수용액과 실리콘 함유 화합물 수용액이 혼합된 예비액이 생성되어, 저류된다. 또한 온조 탱크(46)에서는, 에칭 처리 중에 에칭액의 일부를 교체하는 경우에는, 인산 수용액이 예비액으로서 저류된다.
온조 탱크(46)에는 온조 탱크(46) 내의 예비액을 순환시키는 제 2 순환 라인(60)이 접속된다. 또한, 온조 탱크(46)에는 공급 라인(70)의 일단이 접속된다. 공급 라인(70)의 타단은 외조(45)에 접속된다.
제 2 순환 라인(60)에는 제 2 펌프(61) 및 제 2 히터(62)가 마련되어 있다. 제 2 히터(62)를 ON으로 한 상태에서 제 2 펌프(61)를 구동시킴으로써, 온조 탱크(46) 내의 예비액이 가온되어 순환한다. 제 2 히터(62)는 예비액의 온도를 조정한다.
공급 라인(70)에는 제 3 펌프(71)와, 제 4 유량 조정기(72)가 마련된다. 제 4 유량 조정기(72)는 외조(45)로 공급되는 예비액의 유량을 조정한다. 제 4 유량 조정기(72)는 개폐 밸브 및 유량 제어 밸브 및 유량계 등으로 구성된다.
온조 탱크(46)에 저류된 예비액은 에칭액의 전부 또는 일부를 교체할 시, 공급 라인(70)을 거쳐 외조(45)로 공급된다.
인산 수용액 배출부(41)는 에칭 처리에서 사용된 에칭액의 전부 또는 일부를 교체할 시 에칭액을 배출한다. 인산 수용액 배출부(41)는 배출 라인(41A)과, 제 5 유량 조정기(41B)와, 냉각 탱크(41C)를 가진다.
배출 라인(41A)은 제 1 순환 라인(50)에 접속된다. 제 5 유량 조정기(41B)는 배출 라인(41A)에 마련되어, 배출되는 에칭액의 배출량을 조정한다. 제 5 유량 조정기(41B)는 개폐 밸브 및 유량 제어 밸브 및 유량계 등으로 구성된다. 냉각 탱크(41C)는 배출 라인(41A)을 흘러 온 에칭액을 일시적으로 저류하고 또한 냉각한다.
또한, 제 1 유량 조정기(40C) ~ 제 5 유량 조정기(41B)를 구성하는 개폐 밸브의 개폐 및 유량 제어 밸브의 개방도는, 제어부(100)로부터의 신호에 기초하여 액츄에이터(미도시)가 동작함으로써 변경된다. 즉, 제 1 유량 조정기(40C) ~ 제 5 유량 조정기(41B)를 구성하는 개폐 밸브 및 유량 제어 밸브는 제어부(100)에 의해 제어된다.
도 1로 돌아와, 제어부(100)는 기판 처리 장치(1)의 각 부(캐리어 반입반출부(2), 로트 형성부(3), 로트 배치부(4), 로트 반송부(5), 로트 처리부(6))의 동작을 제어한다. 제어부(100)는 스위치 등으로부터의 신호에 기초하여, 기판 처리 장치(1)의 각 부의 동작을 제어한다.
제어부(100)는 예를 들면 컴퓨터로 이루어지며, 컴퓨터로 판독 가능한 기억 매체(38)를 가진다. 기억 매체(38)에는 기판 처리 장치(1)에서 실행되는 각종의 처리를 제어하는 프로그램이 저장된다.
제어부(100)는 기억 매체(38)에 기억된 프로그램을 읽어내 실행함으로써 기판 처리 장치(1)의 동작을 제어한다. 또한 프로그램은, 컴퓨터에 의해 판독 가능한 기억 매체(38)에 기억되어 있던 것으로, 다른 기억 매체로부터 제어부(100)의 기억 매체(38)에 인스톨된 것이어도 된다.
컴퓨터에 의해 판독 가능한 기억 매체(38)로서는, 예를 들면 하드 디스크(HD), 플렉시블 디스크(FD), 콤팩트 디스크(CD), 마그넷 옵티컬 디스크(MO), 메모리 카드 등이 있다.
여기서, 에칭 처리에 대하여 도 3a ~ 도 3c를 참조하여 설명한다. 도 3a는 에칭 처리를 행하기 전의 기판(8)의 단면을 나타내는 개략도이다. 도 3b는 에칭 처리가 진행된 기판(8)의 상태를 나타내는 개략도이다. 도 3c는 에칭 처리가 종료된 기판(8)의 상태를 나타내는 개략도이다.
도 3a에 나타내는 바와 같이, 에칭 처리를 행하기 전의 기판(8)에는, 실리콘 질화막(8A)과 실리콘 산화막(8B)이 교호로 복수 적층되어 있다. 또한, 기판(8)에는 에칭액이 침입하고, 적층된 실리콘 질화막(8A)을 에칭하기 위한 홈(8C)이 복수 형성되어 있다.
기판(8)을 내조(44)에 침지하여, 에칭 처리를 개시하면, 도 3b에 나타내는 바와 같이, 우선 홈(8C) 부근의 실리콘 질화막(8A)이 에칭된다. 즉, 에칭 처리에서는 홈(8C)에 가까운 실리콘 질화막(8A)부터 차례로 에칭된다.
에칭에 의해 에칭액에 용출된 실리콘 질화막(8A)의 성분은 실리콘 질화막(8A)이 에칭됨으로써 형성되는 간극(8D)으로부터 홈(8C)으로 배출되고, 홈(8C)으로부터 기판(8)의 밖으로 배출된다. 홈(8C) 또는 간극(8D)의 에칭액이 새로운 에칭액으로 치환됨으로써, 에칭이 진행된다.
또한, 실리콘 산화막(8B)의 홈(8C)측의 단부(8E)는 모퉁이가 에칭에 의해 깎임으로써, 둥근 형상이 된다.
그리고, 에칭 처리가 더 진행되면, 도 3c에 나타내는 바와 같이, 양측의 간극(8D)이 연통된다.
본 실시 형태에 따른 기판 처리 장치(1)에서는, 이하에서 설명하는 방법에 의해 에칭 처리를 행하고 있다.
또한 에칭 처리를 개시할 시에는, 에칭액의 인산 농도는 초기 인산 농도로 설정되고, 에칭액의 온도는 초기 온도로 설정되고, 에칭액의 실리콘 농도는 초기 실리콘 농도로 설정되어 있다.
초기 인산 농도는 미리 설정된 농도이며, 예를 들면 86%이다. 초기 온도는 미리 설정되며, 에칭액이 정해진 비등 상태가 되는 온도이다. 초기 실리콘 농도는 미리 설정된 농도이며, 예를 들면 120 ppm이다.
먼저, 에칭 처리의 인산 농도 제어에 대하여 도 4를 참조하여 설명한다. 도 4는 에칭 처리의 인산 농도 제어를 설명하는 순서도이다.
제어부(100)는 인산 농도 저하 타이밍인지 여부를 판정한다(S10). 제어부(100)는 미리 설정된 정보에 기초하여 인산 농도 저하 타이밍인지 여부를 판정한다. 구체적으로, 제어부(100)는 에칭 처리의 처리 시간이 미리 설정된 인산 농도 저하 시간이 되었는지 여부를 판정한다.
인산 농도 저하 시간은 에칭 처리를 행하는 시간을 분할하여 복수 설정된다. 예를 들면, 인산 농도 저하 시간은 제 1 인산 농도 저하 시간 ~ 제 6 인산 농도 저하 시간의 6 개 설정된다. 제 1 인산 농도 저하 시간 ~ 제 6 인산 농도 저하 시간은 예를 들면 각 인산 농도 저하 시간의 간격이 균등하게 되도록 설정된다.
제어부(100)는 에칭 처리를 개시하고 나서의 처리 시간이 제 1 인산 농도 저하 시간이 되면, 인산 농도 저하 타이밍이라고 판정한다. 또한, 제어부(100)는 처리 시간이 제 1 인산 농도 저하 시간보다 긴 제 2 인산 농도 저하 시간이 되면, 인산 농도 저하 타이밍이라고 판정한다. 이와 같이, 제어부(100)는 처리 시간이 각 인산 농도 저하 시간을 경과할 때마다, 인산 농도 저하 타이밍이라고 판정한다.
제어부(100)는 인산 농도 저하 타이밍이 아닌 경우에는(S10 ; No), 금회의 처리를 종료한다.
제어부(100)는 인산 농도 저하 타이밍인 경우에는(S10 ; Yes), 인산 농도 저하 타이밍에 따라 에칭액의 인산 농도를 정해진 인산 농도로 설정한다(S11).
정해진 인산 농도는, 제 1 정해진 인산 농도 ~ 제 6 정해진 인산 농도의 6 단계 설정된다. 정해진 인산 농도는 제 1 정해진 인산 농도에서 제 6 정해진 인산 농도가 됨에 따라 낮아지도록 설정된다. 제 6 정해진 인산 농도는 최종 인산 농도이며, 예를 들면 82%이다.
예를 들면, 제어부(100)는 처리 시간이 제 1 인산 농도 저하 시간이 되면, 에칭액의 인산 농도를 초기 인산 농도보다 낮은 제 1 정해진 인산 농도로 설정한다. 또한, 제어부(100)는 처리 시간이 제 2 인산 농도 저하 시간이 되면, 에칭액의 인산 농도를 제 1 정해진 인산 농도보다 낮은 제 2 정해진 인산 농도로 설정한다.
이와 같이, 제어부(100)는 처리 시간이 각 인산 농도 저하 시간을 경과할 때마다 인산 농도가 낮아지도록 정해진 인산 농도를 단계적으로 설정한다.
제어부(100)는 에칭액의 인산 농도가 설정한 정해진 인산 농도가 되도록 인산 농도 제어 신호를 출력한다(S12). 예를 들면, 제어부(100)는 에칭액의 일부를 배출하는 신호를 출력한다. 또한, 제어부(100)는 새로운 액으로서, 예를 들면 DIW를 공급하는 신호를 출력한다. 또한, 제어부(100)는 인산 농도를 조정하기 위하여, 온조 탱크(46)로부터 예비액을 공급하는 신호를 출력해도 된다.
이와 같이, 에칭 처리가 진행됨에 따라, 에칭액의 인산 농도를 낮게 함으로써, 에칭 처리의 후반에 있어서도 실리콘 질화막(8A)을 선택적으로 에칭하는 선택비를 향상시킬 수 있다.
또한, 제어부(100)는 에칭 처리를 개시하고 나서 정해진 시간 동안은 인산 농도가 정해진 농도 이상이 되도록 인산 농도를 제어한다. 정해진 농도는, 도 3b에 나타내는 바와 같이, 실리콘 산화막(8B)의 홈(8C)측의 단부(8E)가 둥근 형상이 되도록, 실리콘 산화막(8B)의 단부(8E)를 에칭하는 농도이다. 이에 의해, 에칭 처리 후에, 실리콘 산화막(8B)의 사이에 형성되는 간극(8D)에 용액을 침입시키는 처리를 행하는 경우에 용액을 용이하게 침입시킬 수 있다.
예를 들면, 정해진 시간은 제 1 인산 농도 저하 시간이며, 정해진 농도는 제 1 정해진 인산 농도이다. 또한, 정해진 시간은 제 2 인산 농도 저하 시간 등이어도 되며, 정해진 농도는 제 2 정해진 인산 농도 등이어도 된다.
이어서, 에칭 처리의 온도 제어에 대하여 도 5를 참조하여 설명한다. 도 5는 에칭 처리의 온도 제어를 설명하는 순서도이다.
제어부(100)는 온도 저하 타이밍인지 여부를 판정한다(S20). 제어부(100)는 미리 설정된 정보에 기초하여 온도 저하 타이밍인지 여부를 판정한다. 구체적으로, 제어부(100)는 에칭 처리의 처리 시간이 미리 설정된 온도 저하 시간이 되었는지 여부를 판정한다.
온도 저하 시간은 에칭 처리를 행하는 시간을 분할하여 복수 설정된다. 예를 들면, 온도 저하 시간은 제 1 온도 저하 시간 ~ 제 6 온도 저하 시간의 6 개 설정된다. 제 1 온도 저하 시간 ~ 제 6 온도 저하 시간은, 예를 들면 각 온도 저하 시간의 간격이 균등하게 되도록 설정된다.
제어부(100)는 에칭 처리를 개시하고 나서의 처리 시간이 제 1 온도 저하 시간이 되면, 온도 저하 타이밍이라고 판정한다. 또한, 제어부(100)는 처리 시간이 제 1 온도 저하 시간보다 긴 제 2 온도 저하 시간이 되면, 온도 저하 타이밍이라고 판정한다. 이와 같이, 제어부(100)는 처리 시간이 각 온도 저하 시간을 경과할 때마다, 온도 저하 타이밍이라고 판정한다.
제어부(100)는 온도 저하 타이밍이 아닌 경우에는(S20 ; No), 금회의 처리를 종료한다.
제어부(100)는 온도 저하 타이밍인 경우에는(S20 ; Yes), 온도 저하 타이밍에 따라 에칭액의 온도를 정해진 온도로 설정한다(S21).
정해진 온도는 제 1 정해진 온도 ~ 제 6 정해진 온도의 6 단계 설정되어 있다. 정해진 온도는 제 1 정해진 온도 ~ 제 6 정해진 온도가 됨에 따라 낮아지도록 설정되어 있다. 제 6 정해진 온도는 최종 에칭액 온도이다. 정해진 온도는, 상기한 인산 농도 제어에 의해 에칭액의 인산 농도가 저하된 경우라도, 에칭액이 정해진 비등 상태로 유지되도록 설정된다.
예를 들면, 제어부(100)는 처리 시간이 제 1 온도 저하 시간이 되면, 에칭액의 온도를 초기 온도보다 낮은 제 1 정해진 온도로 설정한다. 또한, 제어부(100)는 처리 시간이 제 2 온도 저하 시간이 되면, 에칭액의 온도를 제 1 정해진 온도보다 낮은 제 2 정해진 온도로 설정한다.
이와 같이, 제어부(100)는 처리 시간이 각 온도 저하 시간을 경과할 때마다, 에칭액의 온도가 낮아지도록 정해진 온도를 단계적으로 설정한다.
제어부(100)는 에칭액의 온도가 설정한 정해진 온도가 되도록 온도 제어 신호를 출력한다(S22). 예를 들면, 제어부(100)는 제 1 히터(52)에 의한 에칭액의 가열량을 저하시키는 신호를 출력한다. 또한, 제어부(100)는 인산 농도 제어와 마찬가지로, 에칭액의 일부를 배출하는 신호를 출력한다. 또한, 제어부(100)는 DIW를 공급하는 신호를 출력한다. 또한, 제어부(100)는 온조 탱크(46)로부터 예비액을 공급하는 신호를 출력해도 된다. 또한, 제어부(100)는 온조 탱크(46)로부터 예비액을 공급하는 경우에 대비하여, 제 2 히터(62)에 의해 예비액의 온도를 조정하는 신호를 출력해도 된다.
상기한 인산 농도 제어에 의해 에칭액의 인산 농도가 낮아지면, 에칭액은 비등하기 쉬워진다. 이 때문에, 제어부(100)는 처리 시간이 경과하여, 에칭액의 인산 농도가 낮아짐에 따라 에칭액의 온도를 낮게 함으로써, 에칭액을 정해진 비등 상태로 유지한다. 이에 의해, 기판(8)에 대하여 정해진 비등 상태로 에칭 처리를 행할 수 있어, 기판(8)의 처리에 불균일이 생기는 것을 억제할 수 있다.
이어서, 에칭 처리의 실리콘 농도 제어에 대하여 도 6을 참조하여 설명한다. 도 6은 에칭 처리의 실리콘 농도 제어를 설명하는 순서도이다.
제어부(100)는 실리콘 농도 저하 타이밍인지 여부를 판정한다(S30). 제어부(100)는 미리 설정된 정보에 기초하여 실리콘 농도 저하 타이밍인지 여부를 판정한다. 구체적으로, 제어부(100)는 에칭 처리의 처리 시간이 미리 설정된 실리콘 농도 저하 시간이 되었는지 여부를 판정한다.
실리콘 농도 저하 시간은 에칭 처리를 행하는 시간을 분할하여 복수 설정된다. 예를 들면, 실리콘 농도 저하 시간은 제 1 실리콘 농도 저하 시간 ~ 제 7 실리콘 농도 저하 시간의 7 개 설정된다. 제 1 실리콘 농도 저하 시간 ~ 제 7 실리콘 농도 저하 시간은 예를 들면 각 실리콘 저하 시간의 간격이 균등하게 되도록 설정된다.
제어부(100)는 에칭 처리를 개시하고 나서의 처리 시간이 제 1 실리콘 농도 저하 시간이 되면, 실리콘 농도 저하 타이밍이라고 판정한다. 또한, 제어부(100)는 처리 시간이 제 1 실리콘 농도 저하 시간보다 긴 제 2 실리콘 농도 저하 시간이 되면, 실리콘 농도 저하 타이밍이라고 판정한다. 이와 같이, 제어부(100)는 처리 시간이 각 실리콘 농도 저하 시간을 경과할 때마다, 실리콘 농도 저하 타이밍이라고 판정한다.
제어부(100)는 실리콘 농도 저하 타이밍이 아닌 경우에는(S30 ; No), 금회의 처리를 종료한다.
제어부(100)는 실리콘 농도 저하 타이밍인 경우에는(S30 ; Yes), 실리콘 농도 저하 타이밍에 따라 에칭액의 실리콘 농도를 정해진 실리콘 농도로 설정한다(S31).
정해진 실리콘 농도는 제 1 정해진 실리콘 농도 ~ 제 7 정해진 실리콘 농도의 7 단계 설정되어 있다. 정해진 실리콘 농도는 제 1 정해진 실리콘 농도에서 제 7 정해진 실리콘 농도가 됨에 따라 낮아지도록 설정된다. 제 7 정해진 실리콘 농도는 최종 실리콘 농도이며, 예를 들면 100 ppm이다.
예를 들면, 제어부(100)는 처리 시간이 제 1 실리콘 농도 저하 시간이 되면, 에칭액의 실리콘 농도를 초기 실리콘 농도보다 낮은 제 1 정해진 실리콘 농도로 설정한다. 또한, 제어부(100)는 처리 시간이 제 2 실리콘 농도 저하 시간이 되면, 에칭액의 실리콘 농도를 제 1 정해진 실리콘 농도보다 낮은 제 2 정해진 실리콘 농도로 설정한다.
이와 같이, 제어부(100)는 처리 시간이 각 실리콘 농도 저하 시간이 될 때마다, 실리콘 농도가 낮아지도록 정해진 실리콘 농도를 단계적으로 설정한다.
제어부(100)는 에칭액의 실리콘 농도가 설정한 정해진 실리콘 농도가 되도록 실리콘 농도 제어 신호를 출력한다(S32). 예를 들면, 제어부(100)는 인산 농도 제어와 마찬가지로, 에칭액의 일부를 배출하는 신호를 출력한다. 또한, 제어부(100)는 DIW를 공급하는 신호를 출력한다. 또한, 제어부(100)는 온조 탱크(46)로부터 예비액을 공급하는 신호를 출력해도 된다.
에칭 처리에서는, 에칭 처리가 진행됨에 따라, 실리콘 질화막(8A)(도 3b 참조)이 에칭되고, 실리콘 질화막(8A)이 에칭액에 용출됨으로써, 에칭액의 실리콘 농도는 전체적으로 높아진다. 따라서, 제어부(100)는 에칭액의 일부를 배출하고, 예를 들면 DIW를 공급한다.
또한, 에칭액에 있어서의 실리콘 포화량은, 도 7에 나타내는 바와 같이, 에칭액의 온도가 낮아짐에 따라 작아진다. 즉, 에칭액의 온도가 낮아지면, 실리콘 산화물이 석출되기 쉬워진다. 도 7은 에칭액의 온도와 실리콘 포화량과의 관계를 나타내는 맵이다.
이 때문에, 제어부(100)는 상기한 온도 제어에 의해 에칭액의 온도가 낮아짐에 따라, 즉, 에칭 처리가 진행됨에 따라, 정해진 실리콘 농도를 낮은 농도로 설정한다.
이와 같이, 에칭 처리가 진행됨에 따라, 에칭액의 실리콘 농도를 낮게 함으로써, 실리콘 산화물의 석출을 억제할 수 있다.
상기하는 바와 같이, 인산 농도 제어, 온도 제어 및 실리콘 농도 제어가 행해짐으로써, 처리 시간에 따라, 에칭액의 인산 농도, 온도 및 실리콘 농도는 도 8에 나타내는 바와 같이 낮아진다. 도 8은 처리 시간에 대한 에칭액의 인산 농도, 온도 및 실리콘 농도를 나타내는 타임 차트이다. 또한, 에칭액의 실제의 인산 농도, 온도, 실리콘 농도는 설정된 각 값에 추종하여 변화한다.
시간(t0)에 있어서, 에칭 처리를 개시할 시에는, 에칭액의 온도는 초기 온도로 되어 있고, 에칭액의 인산 농도는 초기 인산 농도로 되어 있고, 에칭액의 실리콘 농도는 초기 실리콘 농도로 되어 있다.
시간(t1)에 있어서, 처리 시간이 제 1 실리콘 농도 저하 시간이 되면, 실리콘 농도는 제 1 정해진 실리콘 농도(cs1)로 설정된다.
시간(t2)에 있어서, 처리 시간이 제 1 인산 농도 저하 시간, 제 1 온도 저하 시간 및 제 2 실리콘 농도 저하 시간이 되면, 인산 농도가 제 1 정해진 인산 농도(ca1)로 설정되고, 에칭액의 온도가 제 1 정해진 온도(T1)로 설정되고, 실리콘 농도가 제 2 정해진 실리콘 농도(cs2)로 설정된다.
또한 본 실시 형태에 있어서, 최초로 인산 농도를 저하시키는 타이밍은, 최초로 실리콘 농도를 저하시키는 타이밍보다 늦다. 이는, 상기한 바와 같이, 인산 농도를 정해진 농도보다 높은 상태로 유지하고, 실리콘 산화막(8B)의 단부(8E)(도 3b참조)를 에칭하여, 둥근 형상으로 하기 위함이다.
이 후, 처리 시간에 기초하여, 각 시간(t3 ~ t6)에 있어서, 인산 농도가 제 2 정해진 인산 농도(ca2) ~ 제 5 정해진 인산 농도(ca5)로, 에칭액의 온도가 제 2 정해진 온도(T2) ~ 제 5 정해진 온도(T5)로, 실리콘 농도가 제 3 정해진 실리콘 농도(cs3) ~ 제 6 정해진 실리콘 농도(cs6)로 각각 설정된다.
그리고, 시간(t7)에서 처리 시간이 제 6 인산 농도 저하 시간, 제 6 온도 저하 시간 및 제 7 실리콘 농도 저하 시간이 되면, 인산 농도가 제 6 정해진 인산 농도(ca6)로 설정되고, 에칭액의 온도가 제 6 정해진 온도(T6)로 설정되고, 실리콘 농도가 제 7 정해진 실리콘 농도(cs7)로 설정된다.
시간(t7)부터 시간(t8)에서는 오버 에칭이 행해진다. 이에 의해, 기판(8)에 실리콘 질화막(8A)의 에칭 누락이 생기는 것을 억제할 수 있다.
또한, 인산 농도 저하 타이밍, 온도 저하 타이밍 및 실리콘 농도 저하 타이밍은 상이한 타이밍이어도 된다. 예를 들면, 제 1 인산 농도 저하 시간, 제 1 온도 저하 시간 및 제 2 실리콘 농도 저하 시간은 상이한 시간이어도 된다.
또한, 인산 농도 저하 타이밍, 온도 저하 타이밍 및 실리콘 농도 저하 타이밍 중 하나의 타이밍이 상이한 타이밍이어도 된다. 예를 들면, 제 1 인산 농도 저하 시간과 제 1 온도 저하 시간이 동일한 시간이며, 제 2 실리콘 농도 저하 시간이 상이한 시간이어도 된다.
기판 처리 장치(1)는 에칭 처리의 제 1 처리 시간에 있어서, 제 1 인산 농도인 에칭액으로 에칭 처리를 행하고, 제 1 처리 시간보다 후의 제 2 처리 시간에 있어서, 제 1 인산 농도보다 낮은 제 2 인산 농도인 에칭액으로 에칭 처리를 행한다. 즉, 기판 처리 장치(1)는 에칭 처리가 진행됨에 따라 에칭액의 인산 농도를 낮게 한다. 이에 의해, 에칭 처리의 후반이어도, 실리콘 질화막(8A)을 선택적으로 에칭하는 선택비를 향상시킬 수 있다. 이 때문에, 정밀도가 좋은 에칭 처리를 행할 수 있다.
또한, 기판 처리 장치(1)는 제 1 처리 시간에 있어서, 제 1 실리콘 농도인 에칭액으로 에칭 처리를 행하고, 제 2 처리 시간에 있어서, 제 1 실리콘 농도보다 낮은 제 2 실리콘 농도인 에칭액으로 에칭 처리를 행한다. 즉, 기판 처리 장치(1)는 에칭 처리의 진행에 따라, 에칭액의 실리콘 농도를 낮게 한다. 이에 의해, 실리콘 산화물의 석출을 억제할 수 있다. 이 때문에, 정밀도가 좋은 에칭 처리를 행할 수 있다.
또한, 기판 처리 장치(1)는 제 1 처리 시간에 있어서, 제 1 온도인 에칭액으로 에칭 처리를 행하고, 제 2 처리 시간에 있어서, 제 1 온도보다 낮은 제 2 온도인 에칭액으로 에칭 처리를 행한다. 구체적으로, 기판 처리 장치(1)는 에칭액이 정해진 비등 상태를 유지하는 온도로 에칭 처리를 행한다.
이에 의해, 기판 처리 장치(1)는 인산 농도가 낮아진 경우라도, 에칭액을 정해진 비등 상태로 유지할 수 있다. 이 때문에, 정해진 비등 상태로 에칭 처리를 행할 수 있어, 기판(8)의 처리에 불균일이 생기는 것을 억제할 수 있다.
또한, 기판 처리 장치(1)는 미리 설정된 정보인 처리 시간에 기초하여 에칭액의 일부를 배출하고, DIW 등을 새롭게 공급한다. 이에 의해, 처리 시간에 기초하여 용이하게 에칭액의 인산 농도 등을 제어할 수 있다.
또한, 기판 처리 장치(1)는 에칭 처리를 개시하고 나서 정해진 기간 동안, 에칭액의 인산 농도를 정해진 농도 이상으로 유지한다. 이에 의해, 기판(8)의 실리콘 산화막(8B)의 단부(8E)를 에칭하여, 실리콘 산화막(8B)의 단부(8E)를 둥근 형상으로 할 수 있다. 이 때문에, 에칭 처리 후에, 실리콘 산화막(8B)의 사이에 형성되는 간극(8D)에 용액을 침입시키는 처리를 행하는 경우에, 용액을 용이하게 침입시킬 수 있다.
변형예에 따른 기판 처리 장치(1)는, 공급 라인(70)을 내조(44)에 접속하여, 온조 탱크(46)로부터 예비액을 내조(44)로 공급 가능하게 해도 된다.
또한, 변형예에 따른 기판 처리 장치(1)는 실리콘 산화물의 석출을 억제하기 위하여, SiO2 석출 방지제를 공급해도 된다. SiO2 석출 방지제로서는, 인산 수용액에 용해된 실리콘 이온을 용해된 상태로 안정화시켜, 실리콘 산화물의 석출을 억제하는 성분을 포함하는 것이면 되고, 예를 들면 불소 성분을 포함하는 헥사 플루오르 규산(H2SiF6) 수용액을 이용할 수 있다. 또한, 수용액 중의 헥사 플루오르 규산을 안정화 시키기 위하여, 암모니아 등의 첨가물을 포함해도 된다.
예를 들면, SiO2 석출 방지제는 헥사 플루오르 규산 암모늄((NH4)2SiF6) 또는 헥사 플루오르 규산 나트륨(Na2SiF6) 등이다.
변형예에 따른 기판 처리 장치(1)는, 도 9에 나타내는 바와 같이, 에칭액의 온도를 온도 센서(80)에 의해 검출하고, 에칭액의 인산 농도를 인산 농도 센서(81)에 의해 검출하고, 에칭액의 실리콘 농도를 실리콘 농도 센서(82)에 의해 검출해도 된다. 그리고, 변형예에 따른 기판 처리 장치(1)는 검출한 값에 기초하여, 에칭액의 온도 또는 인산 농도 또는 실리콘 농도를 조정하여 제어해도 된다. 도 9는 변형예에 따른 에칭용의 처리조(27)의 구성을 나타내는 개략 블록도이다. 이에 의해, 예를 들면 에칭액의 인산 농도를 정밀도 좋게 제어할 수 있어, 한층 더 정밀도가 좋은 에칭 처리를 행할 수 있다. 또한, 실리콘 농도 센서(82)는 제 1 순환 라인(50)에 마련되어도 된다.
또한, 변형예에 따른 기판 처리 장치(1)는 정해진 인산 농도, 정해진 온도 및 정해진 실리콘 농도를 연속적으로 저하시켜도 된다. 예를 들면, 정해진 인산 농도를 직선적으로 또는 곡선적으로 연속하여 저하시켜도 된다. 또한, 변형예에 따른 기판 처리 장치(1)는 에칭 처리 중의 어느 구간에서는 단계적으로, 다른 구간에서는 연속적으로 정해진 인산 농도, 정해진 온도 및 정해진 실리콘 농도를 저하시켜도 된다. 즉, 기판 처리 장치(1)는 정해진 인산 농도, 정해진 온도 및 정해진 실리콘 농도를 처리 시간이 경과함에 따라 낮게 하면 된다. 이에 의해서도, 정밀도가 좋은 에칭 처리를 행할 수 있다.
또한, 변형예에 따른 기판 처리 장치(1)는 에칭 처리 중에 실리콘 농도를 정해진 실리콘 농도로 유지해도 된다.
또한, 변형예에 따른 기판 처리 장치(1)는 오버 에칭 시에는 에칭액의 온도를 높게 하고, 인산 농도 및 실리콘 농도를 높게 해도 된다. 이는, 오버 에칭 시에는 실리콘 질화막(8A)의 용출이 거의 없어지기 때문이다. 이에 의해, 오버 에칭을 위하여 필요한 시간을 짧게 할 수 있어, 에칭 처리 시간을 짧게 할 수 있다. 또한 에칭액의 온도를 높게 하는 타이밍, 인산 농도를 높게 하는 타이밍, 실리콘 농도를 높게 하는 타이밍은 상이한 타이밍이어도 된다.
상기 기판 처리 장치(1)는 복수 매의 기판(8)을 동시에 처리하는 장치이지만, 기판(8)을 1 매씩 세정하는 매엽식의 장치여도 된다.
가일층의 효과 및 변형예는 당업자에 의해 용이하게 도출될 수 있다. 이 때문에, 본 발명의 보다 광범위한 태양은 이상과 같이 나타내고 또한 기술한 특정의 상세 및 대표적인 실시 형태에 한정되는 것은 아니다. 따라서, 첨부한 특허 청구의 범위 및 그 균등물에 의해 정의되는 총괄적인 발명의 개념의 정신 또는 범위로부터 일탈하지 않고 다양한 변경이 가능하다.
1 : 기판 처리 장치
6 :로트 처리부
8 : 기판
23 : 에칭 처리 장치(처리부)
27 : 에칭용의 처리조
80 : 온도 센서
81 : 인산 농도 센서
82 : 실리콘 농도 센서
100 : 제어부

Claims (8)

  1. 인산과 실리콘 함유 화합물을 포함하는 처리액에 기판을 침지시켜 에칭 처리를 행하는 처리부와,
    상기 에칭 처리의 제 1 처리 시간에 있어서, 제 1 인산 농도 및 제 1 실리콘 농도인 상기 처리액으로 상기 기판을 처리하고, 상기 제 1 처리 시간보다 후의 제 2 처리 시간에 있어서, 상기 제 1 인산 농도보다 낮은 제 2 정해진 인산 농도 및 상기 제 1 실리콘 농도보다 낮은 제 2 정해진 실리콘 농도인 상기 처리액, 또는 상기 제 2 정해진 인산 농도 및 상기 제 1 실리콘 농도인 상기 처리액으로 상기 기판을 처리하도록 상기 처리액을 제어하는 제어부
    를 구비하는 것을 특징으로 하는 기판 처리 장치.
  2. 제 1 항에 있어서,
    상기 제어부는,
    상기 제 1 처리 시간에 있어서, 제 1 온도인 상기 처리액으로 상기 기판을 처리하고, 상기 제 2 처리 시간에 있어서, 상기 제 1 온도보다 낮은 제 2 온도인 상기 처리액으로 상기 기판을 처리하도록 상기 처리액을 제어하는
    것을 특징으로 하는 기판 처리 장치.
  3. 제 2 항에 있어서,
    상기 제 1 온도 및 상기 제 2 온도는 상기 처리액이 정해진 비등 상태가 되는 온도인 것을 특징으로 하는 기판 처리 장치.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 제어부는,
    미리 설정된 정보에 기초하여 상기 처리액의 일부를 배출하고, 새롭게 액체를 공급하는
    것을 특징으로 하는 기판 처리 장치.
  5. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 제어부는,
    상기 처리액의 실리콘 농도에 기초하여 상기 처리액의 일부를 배출하고, 새롭게 액체를 공급하는
    것을 특징으로 하는 기판 처리 장치.
  6. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 제어부는,
    상기 에칭 처리를 개시하고 나서 정해진 기간의 사이, 인산 농도를 상기 기판의 실리콘 산화막을 에칭하는 정해진 농도 이상으로 유지하는
    것을 특징으로 하는 기판 처리 장치.
  7. 인산과 실리콘 함유 화합물을 포함하는 처리액에 기판을 침지시켜 에칭 처리를 행할 시, 상기 에칭 처리의 제 1 처리 시간에 있어서, 제 1 인산 농도 및 제 1 실리콘 농도인 상기 처리액으로 상기 기판을 처리하는 공정과,
    상기 제 1 처리 시간보다 후의 제 2 처리 시간에 있어서, 상기 제 1 인산 농도보다 낮은 제 2 정해진 인산 농도 및 상기 제 1 실리콘 농도보다 낮은 제 2 정해진 실리콘 농도인 상기 처리액, 또는 상기 제 2 정해진 인산 농도 및 상기 제 1 실리콘 농도인 상기 처리액으로 상기 기판을 처리하는 공정
    을 포함하는 것을 특징으로 하는 기판 처리 방법.
  8. 제 7 항에 기재된 기판 처리 방법을 컴퓨터에 실행시키는, 컴퓨터 판독 가능한 기억 매체에 기록된 프로그램.
KR1020180123978A 2017-10-19 2018-10-17 기판 처리 장치, 기판 처리 방법 및 프로그램 KR102565757B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2017-202496 2017-10-19
JP2017202496A JP6994898B2 (ja) 2017-10-19 2017-10-19 基板処理装置、基板処理方法およびプログラム

Publications (2)

Publication Number Publication Date
KR20190044008A true KR20190044008A (ko) 2019-04-29
KR102565757B1 KR102565757B1 (ko) 2023-08-10

Family

ID=66171178

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180123978A KR102565757B1 (ko) 2017-10-19 2018-10-17 기판 처리 장치, 기판 처리 방법 및 프로그램

Country Status (4)

Country Link
US (1) US10651061B2 (ko)
JP (2) JP6994898B2 (ko)
KR (1) KR102565757B1 (ko)
CN (1) CN109686681B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020213898A1 (ko) 2019-04-16 2020-10-22 주식회사 바이오앱 돼지 유행성 설사병 바이러스 백신 조성물 및 이의 제조 방법
KR102449897B1 (ko) * 2022-01-14 2022-09-30 삼성전자주식회사 습식 식각 방법 및 이를 이용한 반도체 소자 제조 방법.

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7130510B2 (ja) * 2018-09-21 2022-09-05 株式会社Ｓｃｒｅｅｎホールディングス 基板処理装置および基板処理方法
KR102759372B1 (ko) * 2019-01-08 2025-01-24 삼성전자주식회사 실리콘 질화물용 식각제 조성물 및 반도체 소자의 제조 방법
JP7624864B2 (ja) 2020-05-25 2025-01-31 東京エレクトロン株式会社 基板処理装置および基板処理方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004134780A (ja) * 2002-09-17 2004-04-30 M Fsi Kk エッチング液の再生方法、エッチング方法およびエッチング装置
JP2013232593A (ja) 2012-05-01 2013-11-14 Tokyo Electron Ltd エッチング方法、エッチング装置および記憶媒体

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6399517B2 (en) 1999-03-30 2002-06-04 Tokyo Electron Limited Etching method and etching apparatus
JP2004214243A (ja) * 2002-12-27 2004-07-29 Toshiba Corp 半導体ウェーハのエッチング方法及びエッチング装置
JP5332197B2 (ja) * 2007-01-12 2013-11-06 東ソー株式会社 エッチング用組成物及びエッチング方法
JP2014099480A (ja) * 2012-11-13 2014-05-29 Fujifilm Corp 半導体基板のエッチング方法及び半導体素子の製造方法
JP6994899B2 (ja) * 2017-10-20 2022-01-14 東京エレクトロン株式会社 基板処理装置、基板処理方法および記憶媒体

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004134780A (ja) * 2002-09-17 2004-04-30 M Fsi Kk エッチング液の再生方法、エッチング方法およびエッチング装置
JP2013232593A (ja) 2012-05-01 2013-11-14 Tokyo Electron Ltd エッチング方法、エッチング装置および記憶媒体

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020213898A1 (ko) 2019-04-16 2020-10-22 주식회사 바이오앱 돼지 유행성 설사병 바이러스 백신 조성물 및 이의 제조 방법
KR102449897B1 (ko) * 2022-01-14 2022-09-30 삼성전자주식회사 습식 식각 방법 및 이를 이용한 반도체 소자 제조 방법.

Also Published As

Publication number Publication date
US20190122905A1 (en) 2019-04-25
KR102565757B1 (ko) 2023-08-10
JP7113952B2 (ja) 2022-08-05
CN109686681A (zh) 2019-04-26
CN109686681B (zh) 2024-03-01
JP6994898B2 (ja) 2022-01-14
JP2019075518A (ja) 2019-05-16
US10651061B2 (en) 2020-05-12
JP2021184503A (ja) 2021-12-02

Similar Documents

Publication Publication Date Title
KR102565757B1 (ko) 기판 처리 장치, 기판 처리 방법 및 프로그램
KR102565578B1 (ko) 기판 처리 장치, 기판 처리 방법 및 기억 매체
JP7158249B2 (ja) 基板処理方法、基板処理装置および記憶媒体
KR102260913B1 (ko) 기판 처리 장치 및 기판 처리 방법
JP7209556B2 (ja) 基板処理方法および基板処理装置
JP7058701B2 (ja) 基板処理装置、および基板処理方法
KR102264002B1 (ko) 기판 처리 장치, 기판 처리 방법 및 기억 매체
KR102560934B1 (ko) 기판 처리 장치, 기판 처리 방법 및 기억 매체
US10998198B2 (en) Substrate processing method and substrate processing apparatus
JP2020170872A (ja) 基板処理装置、基板処理方法およびプログラム

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20181017

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20210720

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20181017

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20221222

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20230510

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20230807

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20230808

End annual number: 3

Start annual number: 1

PG1601 Publication of registration