CN109686681A - 基板处理装置、基板处理方法以及存储介质 - Google Patents

基板处理装置、基板处理方法以及存储介质 Download PDF

Info

Publication number
CN109686681A
CN109686681A CN201811222568.2A CN201811222568A CN109686681A CN 109686681 A CN109686681 A CN 109686681A CN 201811222568 A CN201811222568 A CN 201811222568A CN 109686681 A CN109686681 A CN 109686681A
Authority
CN
China
Prior art keywords
substrate
phosphoric acid
silicon
concentration
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811222568.2A
Other languages
English (en)
Other versions
CN109686681B (zh
Inventor
大野宏树
稻田尊士
河野央
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN109686681A publication Critical patent/CN109686681A/zh
Application granted granted Critical
Publication of CN109686681B publication Critical patent/CN109686681B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67075—Apparatus for fluid treatment for etching for wet etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67075—Apparatus for fluid treatment for etching for wet etching
    • H01L21/67086—Apparatus for fluid treatment for etching for wet etching with the semiconductor substrates being dipped in baths or vessels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67028—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • H01L21/6704—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing
    • H01L21/67057—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing with the semiconductor substrates being dipped in baths or vessels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67173—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers in-line arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement

Abstract

本发明提供一种基板处理装置、基板处理方法以及存储介质，能够抑制硅氧化物的析出。实施方式所涉及的基板处理装置具备处理部和控制部。处理部使基板浸在包含磷酸和含硅化合物的处理液中来进行蚀刻处理。控制部以如下方式控制处理液，该方式是：在蚀刻处理的第一处理时间，利用第一磷酸浓度及第一硅浓度的处理液对基板进行处理，在第一处理时间之后的第二处理时间，利用比第一磷酸浓度低的第二规定磷酸浓度及比第一硅浓度低的第二规定硅浓度的处理液或者第二规定磷酸浓度及第一硅浓度的处理液对基板进行处理。

Description

基板处理装置、基板处理方法以及存储介质
技术领域
公开的实施方式涉及一种基板处理装置、基板处理方法以及存储介质。
背景技术
以往，已知在基板处理装置中进行如下的蚀刻处理：将基板浸在磷酸处理液中，由此对形成在基板上的氮化硅膜(SiN)和氧化硅膜(SiO2)中的氮化硅膜选择性地进行蚀刻(参照专利文献1)。
为了选择性地蚀刻氮化硅膜，期望提高蚀刻处理的后半的氮化硅膜相对于氧化硅膜的蚀刻速率的比、即选择比。
专利文献1：日本特开2013-232593号公报
发明内容
发明要解决的问题
然而，在上述基板处理装置中，随着蚀刻处理的进行而从基板溶出硅成分，因此存在硅氧化物(SiO2)析出到硅氧化膜上的风险。
实施方式的一个方式的目的在于提供一种抑制硅氧化物的析出并且提高选择比来进行高精度的蚀刻处理的基板处理装置、基板处理方法以及存储介质。
用于解决问题的方案
实施方式的一个方式所涉及的基板处理装置具备处理部和控制部。处理部使基板浸在包含磷酸和含硅化合物的处理液中来进行蚀刻处理。控制部以如下方式控制处理液，该方式是：在蚀刻处理的第一处理时间，利用第一磷酸浓度及第一硅浓度的处理液对基板进行处理，在第一处理时间之后的第二处理时间，利用比第一磷酸浓度低的第二规定磷酸浓度及比第一硅浓度低的第二规定硅浓度的处理液或者第二规定磷酸浓度及第一硅浓度的处理液对基板进行处理。
发明的效果
根据实施方式的一个方式，能够抑制硅氧化物的析出，并且能够提高选择比来进行精度高的蚀刻处理。
附图说明
图1是基板处理装置的概要俯视图。
图2是表示实施方式所涉及的蚀刻用的处理槽的结构的概要框图。
图3A是表示进行蚀刻处理之前的基板的截面的概要图。
图3B是表示蚀刻处理进展后的基板的状态的概要图。
图3C是表示蚀刻处理结束后的基板的状态的概要图。
图4是说明蚀刻处理的磷酸浓度控制的流程图。
图5是说明蚀刻处理的温度控制的流程图。
图6是说明蚀刻处理的硅浓度控制的流程图。
图7是表示蚀刻液的温度与硅饱和量之间的关系的对应图。
图8是表示相对于处理时间的蚀刻液的温度、磷酸浓度以及硅浓度的时间图。
图9是表示变形例所涉及的蚀刻用的处理槽的结构的概要框图。
附图标记说明
1：基板处理装置；6：基板组处理部；8：基板；23：蚀刻处理装置(处理部)；27：蚀刻用的处理槽；80：温度传感器；81：磷酸浓度传感器；82：硅浓度传感器；100：控制部。
具体实施方式
下面，参照附图来详细地说明本申请所公开的基板处理装置、基板处理方法以及存储介质的实施方式。此外，并不通过以下所示的实施方式来限定本发明。
如图1所示，实施方式所涉及的基板处理装置具有承载件搬入搬出部2、基板组形成部3、基板组载置部4、基板组输送部5、基板组处理部6以及控制部100。图1是基板处理装置1的概要俯视图。在此，将与水平方向正交的方向设为上下方向来进行说明。
承载件搬入搬出部2进行用于将多张(例如25张)基板(硅晶圆)8以水平姿势沿上下方向排列地收容的承载件9的搬入和搬出。
在承载件搬入搬出部2设置有用于载置多个承载件9的承载件台10、进行承载件9的搬送的承载件搬送机构11、暂时保管承载件9的承载件存储部12和13以及用于载置承载件9的承载件载置台14。
承载件搬入搬出部2使用承载件输送机构11将从外部搬入到承载件台10的承载件9搬送到承载件存储部12、承载件载置台14。即，承载件搬入搬出部2将收容由基板组处理部6进行处理之前的多张基板8的承载件9搬送到承载件存储部12、承载件载置台14。
承载件存储部12暂时保管用于收容由基板组处理部6进行处理之前的多张基板8的承载件9。
利用后述的基板搬送机构15从被搬送到承载件载置台14且收容由基板组处理部6进行处理之前的多张基板8的承载件9搬出多张基板8。
另外，从基板搬送机构15向载置于承载件载置台14且未收容有基板8的承载件9搬入由基板组处理部6进行处理之后的多张基板8。
承载件搬入搬出部2使用承载件搬送机构11将被载置于承载件载置台14且收容由基板组处理部6进行处理之后的多张基板8的承载件9搬送到承载件存储部13、承载件台10。
承载件存储部13暂时保管由基板组处理部6进行处理之后的多张基板8。被搬送到承载件台10的承载件9被搬出到外部。
在基板组形成部3设置有用于搬送多张(例如25张)基板8的基板搬送机构15。基板组形成部3利用基板搬送机构15将多张(例如25张)基板8的搬送进行两次，形成包括多张(例如50张)基板8的基板组。
基板组形成部3使用基板搬送机构15从被载置于承载件载置台14的承载件9向基板组载置部4搬送多张基板8，将多张基板8载置于基板组载置部4，由此形成基板组。
利用基板组处理部6对形成基板组的多张基板8同时进行处理。在形成基板组时，既可以用使多张基板8的表面上形成有图案的面彼此相向的方式形成基板组，也可以用使多张基板8的表面上形成有图案的面均朝向一个方向的方式形成基板组。
另外，基板组形成部3使用基板搬送机构15将多张基板8从由基板组处理部6进行处理且被载置于基板组载置部4的基板组搬送到承载件9。
基板搬送机构15具有处理前基板支承部(未图示)和处理后基板支承部(未图示)这两种基板支承部来作为用于支承多张基板8的基板支承部，该处理前基板支承部用于支承处理前的多张基板8，该处理后基板支承部用于支承处理后的多张基板8。由此，能够防止附着于处理前的多张基板8等的微粒等转附于处理后的多张基板8等。
基板搬送机构15在多张基板8的搬送途中将多张基板8的姿势从水平姿势变更为垂直姿势，或者从垂直姿势变更为水平姿势。
基板组载置部4将利用基板组搬送部5在基板组形成部3与基板组处理部6之间搬送的基板组暂时载置(待机)于基板组载置台16。
在基板组载置部4设置有搬入侧基板组载置台17和搬出侧基板组载置台18。
在搬入侧基板组载置台17上载置处理前的基板组。在搬出侧基板组载置台18上载置处理后的基板组。
一个基板组的多张基板8以垂直姿势沿前后方向排列地载置于搬入侧基板组载置台17以及搬出侧基板组载置台18。
基板组搬送部5在基板组载置部4与基板组处理部6之间、基板组处理部6的内部进行基板组的搬送。
在基板组搬送部5设置有进行基板组的搬送的基板组搬送机构19。基板组搬送机构19具有沿基板组载置部4和基板组处理部6配置的轨道20以及一边保持基板组一边沿轨道20移动的移动体21。
在移动体21设置有基板保持体22，该基板保持体22保持由以垂直姿势沿前后方向排列的多张基板8形成的基板组。
基板组搬送部5利用基板组搬送机构19的基板保持体22接收被载置于搬入侧基板组载置台17的基板组，并且将接收到的基板组交接到基板组处理部6。
另外，基板组搬送部5利用基板组搬送机构19的基板保持体22接收由基板组处理部6进行处理后的基板组，并且将接收到的基板组交接到搬出侧基板组载置台18。
并且，基板组搬送部5使用基板组搬送机构19在基板组处理部6的内部进行基板组的搬送。
基板组处理部6对由以垂直姿势沿前后方向排列的多张基板8形成的基板组进行蚀刻、清洗、干燥等处理。
在基板组处理部6并排地设置有对基板组进行蚀刻处理的两台蚀刻处理装置23、进行基板组的清洗处理的清洗处理装置24、进行基板保持体22的清洗处理的基板保持体清洗处理装置25以及进行基板组的干燥处理的干燥处理装置26。此外，蚀刻处理装置23的台数不限于两台，可以为一台，也可以为三台以上。
蚀刻处理装置23具有蚀刻用的处理槽27、冲洗用的处理槽28以及基板升降机构29、30。
在蚀刻用的处理槽27中贮存蚀刻用的处理液(以下称作“蚀刻液”。)。在冲洗用的处理槽28中贮存冲洗用的处理液(纯水等)。此外，在后文中叙述蚀刻用的处理槽27的详情。
形成基板组的多张基板8以垂直姿势沿前后方向排列且被基板升降机构29、30保持。
蚀刻处理装置23利用基板升降机构29从基板组搬送机构19的基板保持体22接收基板组，并且利用基板升降机构29使接收到的基板组下降，由此使基板组浸在处理槽27的蚀刻液中来进行蚀刻处理。例如进行60分钟的蚀刻处理。此外，进行蚀刻处理的时间不限于60分钟，例如也可以为90分钟、120分钟。蚀刻处理装置23构成处理部。
之后，蚀刻处理装置23通过使基板升降机构29上升来将基板组从处理槽27取出，并且将基板组从基板升降机构29交接到基板组搬送机构19的基板保持体22。
然后，利用基板升降机构30从基板组搬送机构19的基板保持体22接收基板组，并且利用基板升降机构30使接收到的基板组下降，由此使基板组浸在处理槽28的冲洗用的处理液中来进行冲洗处理。
之后，蚀刻处理装置23通过使基板升降机构30上升来将基板组从处理槽28取出，并且将基板组从基板升降机构30交接到基板组搬送机构19的基板保持体22。
清洗处理装置24具有清洗用的处理槽31、冲洗用的处理槽32以及基板升降机构33、34。
在清洗用的处理槽31中贮存清洗用的处理液(SC-1等)。在冲洗用的处理槽32中贮存冲洗用的处理液(纯水等)。一个基板组的多张基板8以垂直姿势沿前后方向排列且被基板升降机构33、34保持。
干燥处理装置26具有处理槽35和相对于处理槽35升降的基板升降机构36。
向处理槽35供给干燥用的处理气体(IPA(异丙醇)等)。一个基板组的多张基板8以垂直姿势沿前后方向排列且被基板升降机构36保持。
干燥处理装置26利用基板升降机构36从基板组搬送机构19的基板保持体22接收基板组，并且利用基板升降机构36使接收到的基板组下降来将该基板组搬入到处理槽35中，利用被供给到处理槽35中的干燥用的处理气体对基板组进行干燥处理。然后，干燥处理装置26利用基板升降机构36使基板组上升，将进行了干燥处理的基板组从基板升降机构36交接到基板组搬送机构19的基板保持体22。
基板保持体清洗处理装置25具有处理槽37，能够向处理槽37供给清洗用的处理液和干燥气体，向基板组搬送机构19的基板保持体22供给清洗用的处理液，之后供给干燥气体，由此进行基板保持体22的清洗处理。
接着，参照图2来说明蚀刻用的处理槽27。图2是表示实施方式所涉及的蚀刻用的处理槽27的结构的概要框图。
在蚀刻用的处理槽27中，使用蚀刻液对形成在基板8上的氮化硅膜(SiN)8A(参照图3A)和氧化硅膜(SiO2)8B(参照图3A)中的氮化硅膜8A选择性地进行蚀刻。
在氮化膜的蚀刻处理中，一般使用在磷酸(H3PO4)水溶液中添加含硅(Si)化合物而调整了硅浓度后的溶液来作为蚀刻液。作为硅浓度的调整方法，具有使仿真基板浸在已有的磷酸水溶液中来使硅溶解的方法(陈化处理，日文：シーズニング)、使胶体二氧化硅等含硅化合物溶解于磷酸水溶液中的方法。另外，还存在将含硅化合物水溶液添加到磷酸水溶液中来调整硅浓度的方法。
蚀刻用的处理槽27具有磷酸水溶液供给部40、磷酸水溶液排出部41、纯水供给部42、硅供给部43、内槽44、外槽45以及温度调节罐46。
磷酸水溶液供给部40具有磷酸水溶液供给源40A、磷酸水溶液供给线路40B以及第一流量调整器40C。
磷酸水溶液供给源40A为贮存磷酸水溶液的罐。磷酸水溶液供给线路40B将磷酸水溶液供给源40A与温度调节罐46连接，用于从磷酸水溶液供给源40A向温度调节罐47供给磷酸水溶液。
第一流量调整器40C设置于磷酸水溶液供给线路40B，调整向温度调节罐46供给的磷酸水溶液的流量。第一流量调整器40C包括开闭阀、流量控制阀、流量计等。
纯水供给部42具有纯水供给源42A、纯水供给线路42B以及第二流量调整器42C。纯水供给部42向外槽45供给纯水(DIW)，以补给由于将蚀刻液加热而蒸发的水分。另外，在更换蚀刻液的一部分的情况下，纯水供给部42向外槽45供给纯水。
纯水供给线路42B将纯水供给源42A与外槽45连接，用于从纯水供给源42A向外槽45供给规定温度的纯水。
第二流量调整器42C设置于纯水供给线路42B，调整向外槽45供给的纯水的流量。第二流量调整器42C包括开闭阀、流量控制阀、流量计等。
硅供给部43具有硅供给源43A、硅供给线路43B以及第三流量调整器43C。
硅供给源43A为贮存含硅化合物水溶液的罐。硅供给线路43B将硅供给源43A与温度调节罐46连接，用于从硅供给源43A向温度调节罐46供给含硅化合物水溶液。
第三流量调整器43C设置于硅供给线路43B，调整向温度调节罐46供给的含硅化合物水溶液的流量。第三流量调整器43C包括开闭阀、流量控制阀、流量计等。
在生成在蚀刻处理结束并且更换全部的蚀刻液时供给的预备液的情况下，供给含硅化合物水溶液。此外，硅供给部43也可以设为能够向外槽45供给含硅化合物水溶液。在该情况下，在蚀刻处理期间蚀刻液中的硅浓度下降的情况下，硅供给部43能够向外槽45供给含硅化合物水溶液。
内槽44的上部开放，蚀刻液被供给到上部附近。在内槽44中，利用基板升降机构29将基板组(多张基板8)浸在蚀刻液中，来对基板8进行蚀刻处理。
外槽45设置于内槽44的上部周围并且外槽45的上部开放。从内槽44溢出的蚀刻液流入外槽45。另外，从温度调节罐46向外槽45供给预备液。另外，从纯水供给部42向外槽45供给纯水。
外槽45与内槽44通过第一循环线路50连接。第一循环线路50的一端与外槽45连接，第一循环线路50的另一端与设置在内槽44内的处理液供给喷嘴49连接。
在第一循环线路50中，从外槽45侧起依序设置第一泵51、第一加热器52以及过滤器53。外槽45内的蚀刻液被第一加热器52加温并且从处理液供给喷嘴49流入内槽44内。第一加热器52调整向内槽44供给的蚀刻液的温度。
通过驱动第一泵51，蚀刻液从外槽45经由第一循环线路50被输送到内槽44内。另外，蚀刻液从内槽44溢出，由此再次向外槽45流出。通过这样，形成蚀刻液的循环路径55。即，循环路径55由外槽45、第一循环线路50以及内槽44形成。在循环路径55中，以内槽44为基准，外槽45设置在比第一加热器52靠上游侧的位置。
在温度调节罐46中贮存从磷酸水溶液供给部40供给的磷酸水溶液来作为预备液。另外，在温度调节罐46中生成从磷酸水溶液供给部40供给的磷酸水溶液与从硅供给部43供给的含硅化合物水溶液混合而成的预备液，并贮存该预备液。
例如，在更换内槽44和外槽45中的全部的蚀刻液的情况下，在温度调节罐46中生成磷酸水溶液与含硅化合物水溶液混合而成的预备液并贮存该预备液。另外，在蚀刻处理中更换一部分蚀刻液的情况下，在温度调节罐46中贮存磷酸水溶液来作为预备液。
温度调节罐46与用于使温度调节罐46内的预备液循环的第二循环线路60连接。另外，温度调节罐46与供给线路70的一端连接。供给线路70的另一端与外槽45连接。
在第二循环线路60中设置有第二泵61和第二加热器62。在使第二加热器62为开启的状态下驱动第二泵61，由此温度调节罐46内的预备液被加温并且进行循环。第二加热器62调整预备液的温度。
在供给线路70中设置第三泵71和第四流量调整器72。第四流量调整器72调整向外槽45供给的预备液的流量。第四流量调整器72包括开闭阀、流量控制阀、流量计等。
在更换蚀刻液的全部或一部分时，经由供给线路70向外槽45供给温度调节罐46中贮存的预备液。
在更换蚀刻处理中使用的蚀刻液的全部或一部分时，磷酸水溶液排出部41排出蚀刻液。磷酸水溶液排出部41具有排出线路41A、第五流量调整器41B以及冷却罐41C。
排出线路41A与第一循环线路50连接。第五流量调整器41B设置于排出线路41A，调整排出的蚀刻液的排出量。第五流量调整器41B包括开闭阀、流量控制阀、流量计等。冷却罐41C暂时贮存从排出线路41A中流过来的蚀刻液并且将该蚀刻液冷却。
此外，通过致动器(未图示)基于来自控制部100的信号进行动作，来变更构成第一流量调整器40C～第五流量调整器41B的开闭阀的开闭、流量控制阀的开度。即，利用控制部100来控制构成第一流量调整器40C～第五流量调整器41B的开闭阀、流量控制阀。
返回图1，控制部100控制基板处理装置1的各部(承载件搬入搬出部2、基板组形成部3、基板组载置部4、基板组搬送部5、基板组处理部6)的动作。控制部100基于来自开关等的信号来控制基板处理装置1的各部的动作。
控制部100例如包括计算机，具有可由计算机读取的存储介质38。在存储介质38中保存用于控制在基板处理装置1中执行的各种处理的程序。
控制部100通过读取并执行存储介质38中存储的程序，来控制基板处理装置1的动作。此外，程序可以为从其它存储介质安装到控制部100的存储介质38中且存储于可由计算机读取的存储介质38中的程序。
作为可由计算机读取的存储介质38，例如有硬盘(HD)、软盘(FD)、光盘(CD)、磁光盘(MO)、存储卡等。
在此，参照图3A～图3C来说明蚀刻处理。图3A是表示进行蚀刻处理之前的基板8的截面的概要图。图3B是表示蚀刻处理进展后的基板8的状态的概要图。图3C是表示蚀刻处理结束后的基板8的状态的概要图。
如图3A所示，在进行蚀刻处理之前的基板8上交替地层叠有多层氮化硅膜8A和氧化硅膜8B。另外，在基板8形成有多个槽8C，该槽8C用于使蚀刻液浸入来对所层叠的氮化硅膜8A进行蚀刻。
当将基板8浸在内槽44中开始进行蚀刻处理时，如图3B所示，首先槽8C附近的氮化硅膜8A被蚀刻。即，在蚀刻处理中，从接近槽8C的氮化硅膜8A起依次被蚀刻。
通过蚀刻而溶出到蚀刻液中的氮化硅膜8A的成分从通过蚀刻氮化硅膜8A而形成的间隙8D排出到槽8C，并从槽8C排出到基板8之外。通过将槽8C、间隙8D的蚀刻液置换为新的蚀刻液来展开蚀刻。
此外，氧化硅膜8B的槽8C侧的端部8E通过蚀刻被削去角部，从而成为带有圆角的形状。
而且，当蚀刻处理进一步进展时，如图3C所示，两侧的间隙8D连通。
在本实施方式所涉及的基板处理装置1中，通过以下说明的方法来进行蚀刻处理。
此外，在开始蚀刻处理时，将蚀刻液的磷酸浓度设定为初始磷酸浓度，将蚀刻液的温度设定为初始温度，将蚀刻液的硅浓度设定为初始硅浓度。
初始磷酸浓度为预先设定的浓度，例如为86％。初始温度为预先设定的使蚀刻液成为规定的沸腾状态的温度。初始硅浓度为预先设定的浓度，例如为120ppm。
首先，参照图4来说明蚀刻处理的磷酸浓度控制。图4是说明蚀刻处理的磷酸浓度控制的流程图。
控制部100判定是否为磷酸浓度下降定时(S10)。控制部100基于预先设定的信息来判定是否为磷酸浓度下降定时。具体地说，控制部100判定蚀刻处理的处理时间是否为预先设定的磷酸浓度下降时间。
对进行蚀刻处理的时间进行分割来设定多个磷酸浓度下降时间。例如，设定第一磷酸浓度下降时间～第六磷酸浓度下降时间这六个磷酸浓度下降时间。第一磷酸浓度下降时间～第六磷酸浓度下降时间例如被设定为各磷酸浓度下降时间的间隔是均等的。
当从开始蚀刻处理起的处理时间成为第一磷酸浓度下降时间时，控制部100判定为磷酸浓度下降定时。另外，当处理时间成为比第一磷酸浓度下降时间长的第二磷酸浓度下降时间时，控制部100判定为磷酸浓度下降定时。像这样，每当处理时间经过各磷酸浓度下降时间，控制部100就判定为磷酸浓度下降定时。
在不是磷酸浓度下降定时的情况下(S10；“否”)，控制部100结束此次的处理。
在磷酸浓度下降定时的情况下(S10；“是”)，控制部100根据磷酸浓度下降定时将蚀刻液的磷酸浓度设定为规定磷酸浓度(S11)。
规定磷酸浓度被设定第一规定磷酸浓度～第六规定磷酸浓度这六个阶段。规定磷酸浓度被设定为随着从第一规定磷酸浓度变成第六规定磷酸浓度而下降。第六规定磷酸浓度为最终的磷酸浓度，例如为82％。
例如，当处理时间成为第一磷酸浓度下降时间时，控制部100将蚀刻液的磷酸浓度设定为比初始磷酸浓度低的第一规定磷酸浓度。另外，当处理时间成为第二磷酸浓度下降时间时，控制部100将蚀刻液的磷酸浓度设定为比第一规定磷酸浓度低的第二规定磷酸浓度。
像这样，控制部100以使每当处理时间经过各磷酸浓度下降时间就使磷酸浓度降低的方式阶段性地设定规定磷酸浓度。
控制部100输出磷酸浓度控制信号，以使蚀刻液的磷酸浓度成为所设定的规定磷酸浓度(S12)。例如，控制部100输出用于将蚀刻液的一部分排出的信号。另外，控制部100输出用于供给作为新的液体的例如DIW的信号。另外，为了调整磷酸浓度，控制部100也可以输出用于从温度调节罐46供给预备液的信号。
像这样，随着蚀刻处理进展而使蚀刻液的磷酸浓度降低，由此即使在蚀刻处理的后半也能够提高对氮化硅膜8A选择性地进行蚀刻的选择比。
此外，在从开始蚀刻处理起的规定时间的期间，控制部100控制磷酸浓度，以使磷酸浓度成为规定浓度以上。规定浓度为对氧化硅膜8B的端部8E蚀刻以使氧化硅膜8B的槽8C侧的端部8E如图3B所示那样成为带有圆角的形状的浓度。由此，在蚀刻处理之后进行使溶液浸入在氧化硅膜8B之间形成的间隙8D中的处理的情况下，能够使溶液容易地浸入。
例如，规定时间为第一磷酸浓度下降时间，规定浓度为第一规定磷酸浓度。此外，规定时间也可以为第二磷酸浓度下降时间等，规定浓度也可以为第二规定磷酸浓度等。
接着，参照图5来说明蚀刻处理的温度控制。图5是说明蚀刻处理的温度控制的流程图。
控制部100判定是否为温度下降定时(S20)。控制部100基于预先设定的信息来判定是否为温度下降定时。具体地说，控制部100判定蚀刻处理的处理时间是否成为预先设定的温度下降时间。
对进行蚀刻处理的时间进行分割来设定多个温度下降时间。例如，设定第一温度下降时间～第六温度下降时间这六个温度下降时间。第一温度下降时间～第六温度下降时间例如被设定为各温度下降时间的间隔是均等的。
当从开始蚀刻处理起的处理时间成为第一温度下降时间时，控制部100判定为温度下降定时。另外，当处理时间成为比第一温度下降时间长的第二温度下降时间时，控制部100判定为温度下降定时。像这样，每当处理时间经过各温度下降时间，控制部100就判定为温度下降定时。
在不是温度下降定时的情况下(S20；“否”)，控制部100结束此次的处理。
在温度下降定时的情况下(S20；“是”)，控制部100根据温度下降定时将蚀刻液的温度设定为规定温度(S21)。
规定温度被设定为第一规定温度～第六规定温度这六个阶段。规定温度被设定为随着从第一规定温度变成第六规定温度而降低。第六规定温度为最终的蚀刻液温度。规定温度被设定为：即使在通过上述的磷酸浓度控制使蚀刻液的磷酸浓度下降了的情况下，也能够将蚀刻液维持为规定的沸腾状态。
例如，当处理时间成为第一温度下降时间时，控制部100将蚀刻液的温度设定为比初始温度低的第一规定温度。另外，当处理时间成为第二温度下降时间时，控制部100将蚀刻液的温度设定为比第一规定温度低的第二规定温度。
像这样，控制部100以每当处理时间经过各温度下降时间就使蚀刻液的温度降低的方式阶段性地设定规定温度。
控制部100输出温度控制信号，以使蚀刻液的温度成为所设定的规定温度(S22)。例如，控制部100输出用于使基于第一加热器52的蚀刻液的加热量下降的信号。另外，控制部100与磷酸浓度控制同样地输出用于将蚀刻液的一部分排出的信号。另外，控制部100输出用于供给DIW的信号。另外，控制部100也可以输出用于从温度调节罐46供给预备液的信号。另外，控制部100也可以输出用于利用第二加热器62调整预备液的温度的信号，以备从温度调节罐46供给预备液的情况所用。
当通过上述的磷酸浓度控制使蚀刻液的磷酸浓度降低时，蚀刻液变得容易沸腾。因此，随着处理时间的经过而蚀刻液的磷酸浓度降低，伴随于此，控制部100使蚀刻液的温度降低，由此将蚀刻液维持为规定的沸腾状态。由此，能够对在规定的沸腾状态下基板8进行蚀刻处理，能够抑制在基板8的处理中产生不均。
接着，参照图6来说明蚀刻处理的硅浓度控制。图6是说明蚀刻处理的硅浓度控制的流程图。
控制部100判定是否为硅浓度下降定时(S30)。控制部100基于预先设定的信息来判定是否为硅浓度下降定时。具体地说，控制部100判定蚀刻处理的处理时间是否成为预先设定的硅浓度下降时间。
对进行蚀刻处理的时间进行分割来设定多个硅浓度下降时间。例如，设定第一硅浓度下降时间～第七硅浓度下降时间这七个硅浓度下降时间。第一硅浓度下降时间～第七硅浓度下降时间例如被设定为各硅浓度下降时间的间隔是均等的。
当从开始蚀刻处理起的处理时间成为第一硅浓度下降时间时，控制部100判定为硅浓度下降定时。另外，当处理时间成为比第一硅浓度下降时间长的第二硅浓度下降时间时，控制部100判定为硅浓度下降定时。像这样，每当处理时间经过各硅浓度下降时间，控制部100就判定为硅浓度下降定时。
在不是硅浓度下降定时的情况下(S30；“否”)，控制部100结束此次的处理。
在硅浓度下降定时的情况下(S30；“是”)，控制部100根据硅浓度下降定时将蚀刻液的硅浓度设定为规定硅浓度(S31)。
规定硅浓度被设定为第一规定硅浓度～第七规定硅浓度这七个阶段。规定硅浓度被设定为随着从第一规定硅浓度变成第七规定硅浓度而降低。第七规定硅浓度为最终的硅浓度，例如为100ppm。
例如，当处理时间成为第一硅浓度下降时间时，控制部100将蚀刻液的硅浓度设定为比初始硅浓度低的第一规定硅浓度。另外，当处理时间成为第二硅浓度下降时间时，控制部100将蚀刻液的硅浓度设定为比第一规定硅浓度低的第二规定硅浓度。
像这样，控制部100以每当处理时间成为各硅浓度下降时间就使硅浓度降低的方式阶段性地设定规定硅浓度。
控制部100输出硅浓度控制信号，以使蚀刻液的硅浓度成为所设定的规定硅浓度(S32)。例如，控制部100与磷酸浓度控制同样地输出用于将蚀刻液的一部分排出的信号。另外，控制部100输出用于供给DIW的信号。另外，控制部100也可以输出用于从温度调节罐46供给预备液的信号。
在蚀刻处理中，随着蚀刻处理进展，氮化硅膜8A(参照图3B)被蚀刻，氮化硅膜8A溶出到蚀刻液中，由此蚀刻液的硅浓度整体变高。因此，控制部100排出蚀刻液的一部分，并且例如供给DIW。
另外，如图7所示，随着蚀刻液的温度降低，蚀刻液中的硅饱和量减小。即，当蚀刻液的温度降低时，硅氧化物变得容易析出。图7是表示蚀刻液的温度与硅饱和量之间的关系的对应表。
因此，控制部100通过上述的温度控制使蚀刻液的温度降低、也就是使蚀刻处理进展，与之相随地将规定硅浓度设定为低的浓度。
像这样，随着蚀刻处理进展使蚀刻液的硅浓度降低，由此能够抑制硅氧化物的析出。
通过如上述那样进行磷酸浓度控制、温度控制以及硅浓度控制，如图8所示，蚀刻液的磷酸浓度、温度以及硅浓度根据处理时间而降低。图8是表示相对于处理时间的蚀刻液的磷酸浓度、温度以及硅浓度的时间图。此外，蚀刻液的实际的磷酸浓度、温度以及硅浓度响应于所设定的各值而发生变化。
在时间t0开始蚀刻处理时，蚀刻液的温度成为初始温度，蚀刻液的磷酸浓度成为初始磷酸浓度，蚀刻液的硅浓度成为初始硅浓度。
当在时间t1处理时间成为第一硅浓度下降时间时，将硅浓度设定为第一规定硅浓度(cs1)。
当在时间t2处理时间成为第一磷酸浓度下降时间、第一温度下降时间以及第二硅浓度下降时间时，将磷酸浓度设定为第一规定磷酸浓度(ca1)，将蚀刻液的温度设定为第一规定温度(T1)，将硅浓度设定为第二规定硅浓度(cs2)。
此外，在本实施方式中，最初使磷酸浓度下降的定时比最初使硅浓度下降的定时晚。这是为了如上述那样将磷酸浓度维持在比规定浓度高的状态，对氧化硅膜8B的端部8E(参照图3B)进行蚀刻来设为带有圆角的形状。
之后，基于处理时间，在各时间t3～t6，将磷酸浓度分别设定为第二规定磷酸浓度(ca2)～第五规定磷酸浓度(ca5)，将蚀刻液的温度分别设定为第二规定温度(T2)～第五规定温度(T5)，将硅浓度分别设定为第三规定硅浓度(cs3)～第六规定硅浓度(cs6)。
然后，当在时间t7处理时间成为第六磷酸浓度下降时间、第六温度下降时间以及第七硅浓度下降时间时，将磷酸浓度设定为第六规定磷酸浓度(ca6)，将蚀刻液的温度设定为第六规定温度(T6)，将硅浓度设定为第七规定硅浓度(cs7)。
在从时间t7到时间t8的期间，进行过蚀刻。由此，能够抑制在基板8产生氮化硅膜8A的漏蚀刻。
此外，磷酸浓度下降定时、温度下降定时以及硅浓度下降定时也可以为不同的定时。例如，第一磷酸浓度下降时间、第一温度下降时间以及第二硅浓度下降时间也可以为不同的时间。
另外，也可以是，磷酸浓度下降定时、温度下降定时以及硅浓度下降定时中的一个定时为不同的定时。例如，可以是第一磷酸浓度下降时间与第一温度下降时间为相同的时间，第二硅浓度下降时间为不同的时间。
在蚀刻处理的某个第一处理时间，基板处理装置1利用第一磷酸浓度的蚀刻液进行蚀刻处理，在第一处理时间之后的第二处理时间，利用比第一磷酸浓度低的第二磷酸浓度的蚀刻液进行蚀刻处理。即，基板处理装置1随着蚀刻处理进展而使蚀刻液的磷酸浓度降低。由此，即使在蚀刻处理的后半也能够提高对氮化硅膜8A选择性地进行蚀刻的选择比。因此，能够进行高精度的蚀刻处理。
另外，基板处理装置1在第一处理时间，基板处理装置1利用第一硅浓度的蚀刻液进行蚀刻处理，在第二处理时间，基板处理装置1利用比第一硅浓度低的第二硅浓度的蚀刻液进行蚀刻处理。即，基板处理装置1随着蚀刻处理进展降低蚀刻液的硅浓度。由此，能够抑制硅氧化物的析出。因此，能够进行高精度的蚀刻处理。
另外，在第一处理时间，基板处理装置1利用第一温度的蚀刻液进行蚀刻处理，在第二处理时间，基板处理装置1利用比第一温度低的第二温度的蚀刻液进行蚀刻处理。具体地说，基板处理装置1在使蚀刻液维持规定的沸腾状态的温度下进行蚀刻处理。
由此，即使在磷酸浓度降低了的情况下，基板处理装置1也能够将蚀刻液维持为规定的沸腾状态。因此，能够在规定的沸腾状态下进行蚀刻处理，能够抑制在基板8的处理中产生不均。
另外，基板处理装置1基于作为预先设定的信息的处理时间来排出蚀刻液的一部分，并且新供给DIW等。由此，能够基于处理时间容易地控制蚀刻液的磷酸浓度等。
另外，在从开始蚀刻处理起的规定期间，基板处理装置1将蚀刻液的磷酸浓度维持为规定浓度以上。由此，能够对基板8的氧化硅膜8B的端部8E进行蚀刻，并使氧化硅膜8B的端部8E成为带有圆角的形状。因此，在蚀刻处理之后进行使溶液浸入在氧化硅膜8B之间形成的间隙8D中的处理的情况下，能够使溶液容易地浸入。
变形例所涉及的基板处理装置1也可以是，将供给线路70与内槽44连接，能够从温度调节罐46向内槽44供给预备液。
另外，变形例所涉及的基板处理装置1也可以是，供给SiO2析出防止剂以抑制硅氧化物的析出。作为SiO2析出防止剂，只要含有使溶解于磷酸水溶液中的硅离子以溶解后的状态稳定化并且抑制硅氧化物的析出的成分即可，例如能够使用含有氟成分的六氟硅酸(H2SiF6)水溶液。另外，为了使水溶液中的六氟硅酸稳定化，也可以含有氨等添加物。
SiO2析出防止剂例如为六氟硅酸铵(NH4)2SiF6、六氟硅酸钠(Na2SiF6)等。
如图9所示，变形例所涉及的基板处理装置1也可以利用温度传感器80来检测蚀刻液的温度，利用磷酸浓度传感器81来检测蚀刻液的磷酸浓度，利用硅浓度传感器82来检测蚀刻液的硅浓度。而且，变形例所涉及的基板处理装置1也可以基于检测出的值对蚀刻液的温度、磷酸浓度、硅浓度进行调整和控制。图9是表示变形例所涉及的蚀刻用的处理槽27的结构的概要框图。由此，例如能够高精度地控制蚀刻液的磷酸浓度，并且能够进行精度更高的蚀刻处理。此外，硅浓度传感器82也可以设置于第一循环线路50。
另外，变形例所涉及的基板处理装置1也可以使规定磷酸浓度、规定温度以及规定硅浓度连续下降。例如，可以使规定磷酸浓度线性地或者曲线性地连续下降。另外，变形例所涉及的基板处理装置1也可以使规定磷酸浓度、规定温度以及规定硅浓度在蚀刻处理中的某个区间中阶段性地下降，在其它区间中连续下降。即，基板处理装置1只要使规定磷酸浓度、规定温度以及规定硅浓度随着处理时间的经过而降低即可。由此，也能够进行高精度的蚀刻处理。
另外，变形例所涉及的基板处理装置1也可以在蚀刻处理中将硅浓度维持为规定的硅浓度。
另外，变形例所涉及的基板处理装置1也可以在过蚀刻时提高蚀刻液的温度，提高磷酸浓度和硅浓度。这是因为在过蚀刻时氮化硅膜8A几乎不会溶出。由此，能够缩短过蚀刻所需的时间，从而能够缩短蚀刻处理时间。此外，也可以是，提高蚀刻液的温度的定时、提高磷酸浓度的定时、提高硅浓度的定时为不同的定时。
上述基板处理装置1为对多张基板8同时进行处理的装置，但也可以为对基板8逐张进行清洗的单片式的装置。
本领域人员能够容易地导出进一步的效果、变形例。因此，本发明的更广泛的方式不限定为如以上那样表示且记述的特定的详细情况和代表性的实施方式。因而，只要不脱离由所附的权利要求书及其等同物所定义的总的发明构思或范围，就能够进行各种变更。

Claims (8)

1.一种基板处理装置，其特征在于，具备：
处理部，其使基板浸在包含磷酸和含硅化合物的处理液中来进行蚀刻处理；以及
控制部，其以如下方式控制处理液，该方式是：在所述蚀刻处理的第一处理时间，利用第一磷酸浓度及第一硅浓度的所述处理液对所述基板进行处理，在所述第一处理时间之后的第二处理时间，利用比所述第一磷酸浓度低的第二规定磷酸浓度及比所述第一硅浓度低的第二规定硅浓度的处理液或者所述第二规定磷酸浓度及所述第一硅浓度的所述处理液对所述基板进行处理。
2.根据权利要求1所述的基板处理装置，其特征在于，
所述控制部以如下方式控制所述处理液，该方式是：在所述第一处理时间，利用第一温度的所述处理液对所述基板进行处理，在所述第二处理时间，利用比所述第一温度低的第二温度的所述处理液对所述基板进行处理。
3.根据权利要求2所述的基板处理装置，其特征在于，
所述第一温度和所述第二温度为使所述处理液成为规定的沸腾状态的温度。
4.根据权利要求1至3中的任一项所述的基板处理装置，其特征在于，
所述控制部基于预先设定的信息将所述处理液的一部分排出，并且新供给液体。
5.根据权利要求1至3中的任一项所述的基板处理装置，其特征在于，
所述控制部基于所述处理液的硅浓度将所述处理液的一部分排出，并且新供给液体。
6.根据权利要求1至3中的任一项所述的基板处理装置，其特征在于，
所述控制部在从开始所述蚀刻处理起的规定期间内，将磷酸浓度维持为用于蚀刻所述基板的氧化硅膜的规定浓度以上。
7.一种基板处理方法，其特征在于，包括以下工序：
在使基板浸在包含磷酸和含硅化合物的处理液中来进行蚀刻处理时，在所述蚀刻处理的第一处理时间，利用第一磷酸浓度及第一硅浓度的所述处理液对所述基板进行处理；以及
在所述第一处理时间之后的第二处理时间，利用比所述第一磷酸浓度低的第二规定磷酸浓度及比所述第一硅浓度低的第二规定硅浓度的所述处理液或者所述第二规定磷酸浓度及所述第一硅浓度的所述处理液对所述基板进行处理。
8.一种存储介质，存储有使计算机执行根据权利要求7所述的基板处理方法的程序。
CN201811222568.2A 2017-10-19 2018-10-19 基板处理装置、基板处理方法以及存储介质 Active CN109686681B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017202496A JP6994898B2 (ja) 2017-10-19 2017-10-19 基板処理装置、基板処理方法およびプログラム
JP2017-202496 2017-10-19

Publications (2)

Publication Number Publication Date
CN109686681A true CN109686681A (zh) 2019-04-26
CN109686681B CN109686681B (zh) 2024-03-01

Family

ID=66171178

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811222568.2A Active CN109686681B (zh) 2017-10-19 2018-10-19 基板处理装置、基板处理方法以及存储介质

Country Status (4)

Country Link
US (1) US10651061B2 (zh)
JP (2) JP6994898B2 (zh)
KR (1) KR102565757B1 (zh)
CN (1) CN109686681B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7130510B2 (ja) * 2018-09-21 2022-09-05 株式会社Ｓｃｒｅｅｎホールディングス 基板処理装置および基板処理方法
KR20200086141A (ko) * 2019-01-08 2020-07-16 삼성전자주식회사 실리콘 질화물용 식각제 조성물 및 반도체 소자의 제조 방법
KR102213745B1 (ko) 2019-04-16 2021-02-09 주식회사 바이오앱 돼지 유행성 설사병 바이러스 백신 조성물 및 이의 제조 방법
KR102449897B1 (ko) * 2022-01-14 2022-09-30 삼성전자주식회사 습식 식각 방법 및 이를 이용한 반도체 소자 제조 방법.

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004134780A (ja) * 2002-09-17 2004-04-30 M Fsi Kk エッチング液の再生方法、エッチング方法およびエッチング装置
US20040157452A1 (en) * 2002-12-27 2004-08-12 Yoshihiro Ogawa Etching method and apparatus for semiconductor wafers
JP2009021538A (ja) * 2007-01-12 2009-01-29 Tosoh Corp エッチング用組成物及びエッチング方法
WO2014077199A1 (ja) * 2012-11-13 2014-05-22 富士フイルム株式会社 半導体基板のエッチング方法及び半導体素子の製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6399517B2 (en) 1999-03-30 2002-06-04 Tokyo Electron Limited Etching method and etching apparatus
JP6087063B2 (ja) 2012-05-01 2017-03-01 東京エレクトロン株式会社 エッチング方法、エッチング装置および記憶媒体
JP6994899B2 (ja) * 2017-10-20 2022-01-14 東京エレクトロン株式会社 基板処理装置、基板処理方法および記憶媒体

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004134780A (ja) * 2002-09-17 2004-04-30 M Fsi Kk エッチング液の再生方法、エッチング方法およびエッチング装置
US20040157452A1 (en) * 2002-12-27 2004-08-12 Yoshihiro Ogawa Etching method and apparatus for semiconductor wafers
JP2009021538A (ja) * 2007-01-12 2009-01-29 Tosoh Corp エッチング用組成物及びエッチング方法
WO2014077199A1 (ja) * 2012-11-13 2014-05-22 富士フイルム株式会社 半導体基板のエッチング方法及び半導体素子の製造方法

Also Published As

Publication number Publication date
JP2019075518A (ja) 2019-05-16
CN109686681B (zh) 2024-03-01
US20190122905A1 (en) 2019-04-25
JP6994898B2 (ja) 2022-01-14
KR102565757B1 (ko) 2023-08-10
US10651061B2 (en) 2020-05-12
KR20190044008A (ko) 2019-04-29
JP2021184503A (ja) 2021-12-02
JP7113952B2 (ja) 2022-08-05

Similar Documents

Publication Publication Date Title
CN109686681A (zh) 基板处理装置、基板处理方法以及存储介质
CN109698143A (zh) 基片处理装置、基片处理方法和存储介质
CN208938930U (zh) 基板处理装置
KR20200054102A (ko) 기판 처리 방법, 기판 처리 장치 및 기억 매체
CN109698142B (zh) 基板处理装置、基板处理方法以及存储介质
CN106158703A (zh) 基板液处理装置以及基板液处理方法
CN107895702A (zh) 基板液处理装置、基板液处理方法和存储介质
CN109585337A (zh) 基板处理装置、基板处理方法以及存储介质
KR20200023210A (ko) 기판 액 처리 장치, 기판 액 처리 방법 및 기억 매체
KR102531510B1 (ko) 기판 처리 방법 및 기판 처리 장치
CN115692250A (zh) 基板处理装置和基板处理方法
JP2020170872A (ja) 基板処理装置、基板処理方法およびプログラム
JP2024033146A (ja) 基板処理装置および基板処理方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant