KR20190035727A - 실장 장치 - Google Patents
실장 장치 Download PDFInfo
- Publication number
- KR20190035727A KR20190035727A KR1020197003272A KR20197003272A KR20190035727A KR 20190035727 A KR20190035727 A KR 20190035727A KR 1020197003272 A KR1020197003272 A KR 1020197003272A KR 20197003272 A KR20197003272 A KR 20197003272A KR 20190035727 A KR20190035727 A KR 20190035727A
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor wafer
- wafer substrate
- holding portion
- semiconductor
- bonding
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 179
- 239000000758 substrate Substances 0.000 claims abstract description 102
- 238000001179 sorption measurement Methods 0.000 claims description 29
- 238000000034 method Methods 0.000 claims description 15
- 229920001187 thermosetting polymer Polymers 0.000 claims description 15
- 239000000853 adhesive Substances 0.000 claims description 12
- 230000001070 adhesive effect Effects 0.000 claims description 12
- 230000014759 maintenance of location Effects 0.000 abstract description 5
- 230000006835 compression Effects 0.000 description 16
- 238000007906 compression Methods 0.000 description 16
- 238000003825 pressing Methods 0.000 description 9
- 238000010438 heat treatment Methods 0.000 description 7
- 239000000463 material Substances 0.000 description 6
- 238000004806 packaging method and process Methods 0.000 description 6
- 230000002093 peripheral effect Effects 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 3
- 230000017525 heat dissipation Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 239000000919 ceramic Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 239000004568 cement Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000006837 decompression Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000000977 initiatory effect Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67121—Apparatus for making assemblies not otherwise provided for, e.g. package constructions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/52—Mounting semiconductor bodies in containers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67092—Apparatus for mechanical treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
- Supply And Installment Of Electrical Components (AREA)
Abstract
반도체 웨이퍼 기판 상에 임시 고정된 반도체 칩을 열압착하여 실장할 때, 열압착 위치의 위치 정렬 정밀도를 확보하면서, 반도체 웨이퍼 기판 면 내 위치에서의 실장 품질에 차이가 발생하기 어려운 실장 장치를 제공하는 것. 구체적으로는, 반도체 웨이퍼 기판을 부분적으로 파지하는 보유 지지부와, 상기 보유 지지부에 의해 파지된 상기 반도체 웨이퍼 기판에 반도체 칩을 열압착하는 본딩 헤드와, 상기 본딩 헤드가 열압착하는 영역에 있어서, 상기 반도체 웨이퍼 기판을 반대면으로부터 지지하는 백업 스테이지를 구비하고, 상기 보유 지지부는, 상기 반도체 웨이퍼 기판의 반대면을 흡착하는, 열전도율이 1W/mK 이하인 부재로 이루어지는 흡착 수단을 갖는 실장 장치를 제공한다.
Description
본 발명은, 실장 장치에 관한 것이다. 상세하게는, 기판 상에 열경화성 수지를 통해 임시 고정된 반도체 칩을 열압착하여 실장하는 실장 장치에 관한 것이다.
반도체 장치 제조 분야에 있어서, 고밀도 실장에의 요망으로부터, 3차원 실장의 일종인 칩 온 웨이퍼 공법(이하 「COW 공법이라고 기재함」)에 대한 주목이 모아지고 있다. COW 공법은, 분할하여 반도체 칩이 되는 회로 부품이 만들어 넣어진 반도체 웨이퍼 기판 상에, 반도체 칩을 접합하여 실장하는 공법이며, 도 8과 같이(반도체 웨이퍼 기판의 상면도가 도 8의 (a), 이 A-A 단면도가 도 8의 (b)), 1매의 반도체 웨이퍼 기판(W)에 다수의 반도체 칩(C)을 실장하는 것이다.
이와 같이, 다수의 반도체 칩(C)을 반도체 웨이퍼 기판(W) 상에 실장할 때, 도 9의 (a)와 같이 미경화의 열경화성 접착제(R)를 통해 반도체 칩(C)을 반도체 웨이퍼 기판(W) 상에 임시 고정하고 나서 가열 압착을 행하여, 반도체 칩(C)의 범프(B)를 용융하여 반도체 웨이퍼 기판(W)의 전극(E)에 접합함과 함께, 열경화성 접착제(R)를 경화(도 9의 (b))하여 기계적으로 고정하는 프로세스(이하 「임시 본 분할 프로세스」라고 기재함)가 사용된다. 이 임시 본 분할 프로세스에서는, 임시 고정 상태에 있는 복수의 반도체 칩(C)을 동시에 열압착할 수 있다. 이 때문에, 반도체 칩 1개씩 소정 개소에 배치하여 열압착하는 프로세스에 비해, 전체적인 택트 타임 단축이 가능해진다.
즉, 임시 본 분할 프로세스에서는, 반도체 웨이퍼 기판(W) 상에 실장해야 할 다수의 반도체 칩(C)을 (미경화의) 열경화성 접착제(R)로 임시 고정하고 나서, 복수의 반도체 칩(C)을 포함하는 범위를 동시에 압박하여 열압착을 행한다(도 10의 (a)). 구체적으로는, 도 10의 (b)와 같이 복수의 반도체 칩(C)을 동시에 압박하는 압박면(SA)을 갖는 본딩 헤드(7)로 열압착한다(도 10의 (c)). 도 10에서는, 한 번에 4개의 반도체 칩(C)을 열압착하는 경우를 나타내고 있고, 본딩 헤드(7)로 4개의 반도체 칩(C)을 가열하면서 반도체 웨이퍼 기판측으로 가압하여 열압착을 행한다.
임시 본 분할 프로세스에 있어서는, 전술한 바와 같이, 반도체 웨이퍼 기판(W) 상에 실장해야 할 다수의 반도체 칩(C)을 임시 고정하고 나서 본딩 헤드(7)를 사용하여 열압착한다. 이 때문에, 순차 열압착을 진행하는 과정에 있어서, 열압착 대상인 반도체 칩(C)의 주위에는, 임시 고정 상태의 반도체 칩(C)이 인접하고 있다. 그런데, 이들 임시 고정 상태의 반도체 칩(C)에서는 열압착이 실시되지 않기 때문에, 열경화성 접착제(R)의 경화가 개시되는 것은 바람직하지 않다. 즉, 열압착을 행하기 전에 열경화성 접착제가 경화되면, 가압해도 반도체 칩(C)의 범프(B)와 반도체 웨이퍼 기판(W)의 전극 사이의 거리가 줄어들지 않아 접합 불량으로 되는 경우가 있다.
이 때문에, 본딩 헤드(7)가 열압착하는 반도체 칩(C)에 인접하는 반도체 칩(C)을 임시 고정하고 있는 열경화성 접착제(R)의 경화 개시를 방지할 필요가 있다.
그래서, 반도체 웨이퍼 기판(W)을 반도체 칩(C)이 임시 고정된 면의 반대측으로부터 지지하는 수단으로서, 종래와 같은 전체면을 지지하는 스테이지(400)(도 11의 (a)) 대신에, 본딩 헤드(7)가 열압착하는 영역(SA)만을 지지하는 백업 스테이지(4)(도 11의 (b))가 사용되어 왔다(예를 들어, 특허문헌 1). 이러한 구성으로 함으로써, 반도체 웨이퍼 기판(W)을 지지하는 스테이지를 경유하여, 열압착되는 영역(SA)의 외측까지 가열하는 일은 없다. 또한, 본딩 헤드(7)와 백업 스테이지(4)에 의한 동시 가열에 의해, 열압착 시간을 단축할 수 있고, 열압착 영역의 주위로의 열영향을 저감하는 것도 가능해진다.
또한, 열압착 대상의 영역을 이동시킬 때, 종래의 스테이지(400)를 사용하는 경우는 스테이지(400) 전체로 이동시키지만, 백업 스테이지(4)는 본딩 헤드(7)와 대향시킨 위치에 고정하는 것이 바람직하기 때문에, 백업 스테이지(4)를 사용하는 경우는 반도체 웨이퍼 기판(W)을 이동시키기 위한 수단이 별도로 필요하다.
이 때문에, 도 12에 일례를 도시한 바와 같은, 반도체 웨이퍼 기판(W)의 주연부를 보유 지지부(8)를 사용하여 부분적으로 파지하는 방법이 채용되고 있다. 보유 지지부(8)는, 도 12의 (a)에 도시한 바와 같이, 보유 지지 영역(8C)에서 반도체 웨이퍼 기판을 보유 지지하는 기능을 갖고 있고, 보유 지지부(8)가 반도체 웨이퍼 기판(W)을 파지한 상태에서 이동함으로써, 반도체 웨이퍼 기판(W)을 이동시켜, 본딩 헤드(7)와 백업 스테이지(4)에 대해 위치 정렬을 행할 수 있다.
보유 지지부(8)에 의해 반도체 웨이퍼 기판(W)을 파지한 상태에서, 임시 고정된 반도체 칩(C)을 열압착하여 실장할 때, 반도체 웨이퍼 기판(W)의 면 내 위치에 의해 실장 품질에 차이가 발생하는 경우가 있다. 즉, 도 13에 있어서, 영역 SA1에서 양호한 실장 품질이 얻어졌어도 영역 SA2에서는 열경화성 수지(R)의 경화 불량이 발생하고, 영역 SA2에서 양호한 실장 품질이 얻어지는 경우에 있어서는 영역 SA1에서 실장 불량이 발생하는 경우가 있다. 이러한, 반도체 웨이퍼 기판(W)의 면 내 위치에 의한 실장 품질 차이는, 가열 온도의 프로세스 마진이 좁은 범프 재료나 열경화성 접착제(R)를 사용한 경우에 현저하다.
이 반도체 웨이퍼 기판(W)의 면 내 위치에 의한 실장 품질의 차이는, 보유 지지부(8)를 통한 열전도에 의한 방열에 기인하고 있다. 이 때문에, 보유 지지부(8)에 가까운 부분일수록 방열이 커져, 반도체 칩(C)을 가열하는 온도가 상승하기 어렵게 되어 있다.
그래서 보유 지지부(8)를 통한 열전도를 저감하기 위해, 도 14와 같이 보유 지지 영역(8C)을 좁게 하는 것을 생각할 수 있지만, 보유 지지 영역(8C)을 좁게 하면, 반도체 웨이퍼 기판(W)을 안정적으로 파지하는 것이 곤란해져, 반도체 웨이퍼 기판(W)의 위치 정렬 정밀도가 저하되어 버린다.
본 발명은 상기 과제에 비추어 이루어진 것이며, 반도체 웨이퍼 기판 상에 임시 고정된 반도체 칩을 열압착하여 실장할 때, 열압착 위치의 위치 정렬 정밀도를 확보하면서, 반도체 웨이퍼 기판 면 내 위치에서의 실장 품질에 차이가 발생하기 어려운 실장 장치를 제공하는 것이다.
상기 과제를 해결하기 위해, 청구항 1의 발명은,
반도체 웨이퍼 기판 상에 열경화성 접착제를 통해 임시 고정된 복수의 반도체 칩을 열압착하는 실장 장치이며,
상기 반도체 웨이퍼 기판을 부분적으로 파지하는 보유 지지부와, 상기 보유 지지부에 의해 파지된 상기 반도체 웨이퍼 기판에 상기 반도체 칩을 열압착하는 본딩 헤드와, 상기 본딩 헤드가 열압착하는 영역에 있어서, 상기 반도체 웨이퍼 기판을 반대면으로부터 지지하는 백업 스테이지를 구비하고,
상기 보유 지지부는, 상기 반도체 웨이퍼 기판의 반대면을 흡착하는, 열전도율이 1W/mK 이하인 부재로 이루어지는 흡착 수단을 갖는 실장 장치이다.
청구항 2에 기재된 발명은, 청구항 1에 기재된 실장 장치이며,
상기 반도체 웨이퍼 기판의 반대면과 상기 보유 지지부의 상면의 거리를 가변으로 할 수 있도록,
상기 보유 지지부 상면에 대해 상기 흡착 수단의 선단부가 변위 가능한 실장 장치이다.
청구항 3에 기재된 발명은, 청구항 2에 기재된 실장 장치이며,
상기 반도체 웨이퍼 기판을 이동시킬 때는, 상기 흡착 수단의 선단부를 상기 보유 지지부의 상면에 정렬시키고, 상기 열압착을 행할 때는, 상기 흡착 수단의 선단부를 상기 보유 지지부의 상면으로부터 돌출시키는 실장 장치이다.
청구항 4에 기재된 발명은, 청구항 3에 기재된 실장 장치이며,
상기 열압착을 행할 때의, 상기 흡착 수단의 선단부가 상기 상면으로부터 돌출되는 높이가 0.1㎜ 이상 2.0㎜ 이하인 실장 장치이다.
청구항 5에 기재된 발명은, 청구항 1 내지 청구항 4 중 어느 하나에 기재된 실장 장치이며,
상기 보유 지지부의 적어도 상기 반도체 웨이퍼 기판과 접촉하는 범위에 있어서, 열전도율이 1W/mK 이하인 부재를 사용하는 실장 장치이다.
본 발명에 의해, 반도체 웨이퍼 기판 상에 임시 고정된 반도체 칩을 열압착하여 실장할 때, 열압착 위치의 위치 정렬 정밀도를 확보하면서, 반도체 웨이퍼 기판 면 내 위치에서의 실장 품질에 차이가 발생하기 어려워진다.
도 1은 본 발명의 실시 형태에 관한 실장 장치의 구성을 도시하는 도면이다.
도 2의 (a)는 본 발명의 실시 형태에 관한 실장 장치의 보유 지지부의 상면도이고, (b)는 동 단면도이다.
도 3의 (a)는 본 발명의 실시 형태에 관한 실장 장치에서 반도체 웨이퍼 기판의 위치 정렬을 행할 때의 단면도이고, (b)는 위치 정렬 완료 후의 단면도이고, (c)는 열압착을 실시하는 상태의 단면도이다.
도 4의 (a)는 본 발명의 실시 형태에 관한 보유 지지부의 일례에 의해 반도체 웨이퍼 기판을 이동시킬 때의 단면도이고, (b)는 동 보유 지지부의 일례의 열압착 시의 상태를 도시하는 단면도이다.
도 5의 (a)는 본 발명의 실시 형태에 관한 보유 지지부의 다른 예에 의해 반도체 웨이퍼 기판을 이동시킬 때의 단면도이고, (b)는 동 보유 지지부의 다른 예의 열압착 시의 상태를 도시하는 단면도이다.
도 6의 (a)는 본 발명의 실시 형태에 관한 보유 지지부의 다른 예가 반도체 웨이퍼 기판을 흡착하고 있지 않은 상태의 단면도이고, (b)는 동 보유 지지부의 다른 예가 반도체 웨이퍼 기판의 흡착 보유 지지를 개시하는 상태의 단면도이다.
도 7의 (a)는 본 발명의 다른 실시 형태에 관한 실장 장치의 보유 지지부의 상면도이고, (b)는 동 단면도이다.
도 8의 (a)는 반도체 웨이퍼 기판 상에 다수의 반도체 칩이 실장되어 있는 상태의 상면도이고, (b)는 동 상태의 단면도이다.
도 9의 (a)는 반도체 웨이퍼 기판 상에 미경화의 열경화성 접착제로 반도체 칩을 임시 고정한 상태의 단면도이고, (b)는 동 반도체 칩을 열압착한 후의 단면도이다.
도 10의 (a)는 반도체 웨이퍼 기판 상에 임시 고정된 반도체 칩을 복수 개 단위로 열압착하는 예를 도시하는 상면도이고, (b)는 동 도면의 부분적 확대도이고, (c)는 동 확대도의 단면도를 본딩 헤드의 단면과 함께 도시하는 도면이다.
도 11의 (a)는 반도체 웨이퍼 기판 상에 임시 고정된 반도체 칩을 열압착할 때의 일반적인 본딩 스테이지의 단면도이고, (b)는 가열 압착 영역만을 지지하는 백업 스테이지의 단면도이다.
도 12의 (a)는 반도체 웨이퍼 기판의 주연부를 부분적으로 파지하는 보유 지지부의 일례를 도시하는 상면도이고, (b)는 동 단면도이다.
도 13은 반도체 웨이퍼 기판의 주연부를 보유 지지부에 의해 부분적으로 파지하였을 때의, 반도체 웨이퍼 기판의 면 내 위치와 실장 품질에 관하여 설명하기 위한 도면이다.
도 14의 (a)는 반도체 웨이퍼 기판의 주연부를 보유 지지할 때의 보유 지지 영역을 좁힌 예를 도시하는 상면도이고, (b)는 동 단면도이다.
도 2의 (a)는 본 발명의 실시 형태에 관한 실장 장치의 보유 지지부의 상면도이고, (b)는 동 단면도이다.
도 3의 (a)는 본 발명의 실시 형태에 관한 실장 장치에서 반도체 웨이퍼 기판의 위치 정렬을 행할 때의 단면도이고, (b)는 위치 정렬 완료 후의 단면도이고, (c)는 열압착을 실시하는 상태의 단면도이다.
도 4의 (a)는 본 발명의 실시 형태에 관한 보유 지지부의 일례에 의해 반도체 웨이퍼 기판을 이동시킬 때의 단면도이고, (b)는 동 보유 지지부의 일례의 열압착 시의 상태를 도시하는 단면도이다.
도 5의 (a)는 본 발명의 실시 형태에 관한 보유 지지부의 다른 예에 의해 반도체 웨이퍼 기판을 이동시킬 때의 단면도이고, (b)는 동 보유 지지부의 다른 예의 열압착 시의 상태를 도시하는 단면도이다.
도 6의 (a)는 본 발명의 실시 형태에 관한 보유 지지부의 다른 예가 반도체 웨이퍼 기판을 흡착하고 있지 않은 상태의 단면도이고, (b)는 동 보유 지지부의 다른 예가 반도체 웨이퍼 기판의 흡착 보유 지지를 개시하는 상태의 단면도이다.
도 7의 (a)는 본 발명의 다른 실시 형태에 관한 실장 장치의 보유 지지부의 상면도이고, (b)는 동 단면도이다.
도 8의 (a)는 반도체 웨이퍼 기판 상에 다수의 반도체 칩이 실장되어 있는 상태의 상면도이고, (b)는 동 상태의 단면도이다.
도 9의 (a)는 반도체 웨이퍼 기판 상에 미경화의 열경화성 접착제로 반도체 칩을 임시 고정한 상태의 단면도이고, (b)는 동 반도체 칩을 열압착한 후의 단면도이다.
도 10의 (a)는 반도체 웨이퍼 기판 상에 임시 고정된 반도체 칩을 복수 개 단위로 열압착하는 예를 도시하는 상면도이고, (b)는 동 도면의 부분적 확대도이고, (c)는 동 확대도의 단면도를 본딩 헤드의 단면과 함께 도시하는 도면이다.
도 11의 (a)는 반도체 웨이퍼 기판 상에 임시 고정된 반도체 칩을 열압착할 때의 일반적인 본딩 스테이지의 단면도이고, (b)는 가열 압착 영역만을 지지하는 백업 스테이지의 단면도이다.
도 12의 (a)는 반도체 웨이퍼 기판의 주연부를 부분적으로 파지하는 보유 지지부의 일례를 도시하는 상면도이고, (b)는 동 단면도이다.
도 13은 반도체 웨이퍼 기판의 주연부를 보유 지지부에 의해 부분적으로 파지하였을 때의, 반도체 웨이퍼 기판의 면 내 위치와 실장 품질에 관하여 설명하기 위한 도면이다.
도 14의 (a)는 반도체 웨이퍼 기판의 주연부를 보유 지지할 때의 보유 지지 영역을 좁힌 예를 도시하는 상면도이고, (b)는 동 단면도이다.
본 발명의 실시 형태에 대해, 도면을 사용하여 설명한다.
먼저, 도 1에 도시한 본 발명에 관한 일 실시 형태인 실장 장치(1)에 대해 설명한다. 도 1의 설명에 있어서, 도면의 좌우 방향을 X 방향, 이것에 직교하는 안쪽 방향을 Y 방향, 상하 방향을 Z 방향, Z 방향을 회전축으로 하여 회전하는 방향을 θ 방향으로 하여 설명한다.
실장 장치(1)는, 도 10에 도시한 상태에서 반도체 웨이퍼 기판(W)에 임시 고정된 반도체 칩(C)을 열압착하는 것이다. 본 실시 형태에 있어서, 반도체 웨이퍼 기판(W)의 재질로서 실리콘을 상정하고 있지만, 실리콘에 한정되는 것은 아니며 실리콘카바이드(SiC)나 질화갈륨(GaN) 등의 화합물 반도체여도 되고, 서포트 기판 등과 접합한 적층체여도 된다. 본 발명은 열전도율이 높은 재질로 이루어지는 반도체 웨이퍼 기판(W)에 대해 유효하게 작용한다.
실장 장치(1)는, 반도체 웨이퍼 기판(W)에 임시 고정된 반도체 칩(C)을 복수 개씩 동시에 열압착하는 것이 가능한 것이며, 베이스(2), 가동 테이블(3), 백업 스테이지(4), 프레임(5), 압착 유닛(6), 본딩 헤드(7), 보유 지지부(8) 및 보유 지지부 가동 수단(9)을 구비하고 있다.
베이스(2)는 실장 장치(1)를 구성하는 주된 구조체이며, 가동 테이블(3), 백업 스테이지(4) 및 프레임(5)을 지지하고 있다.
가동 테이블(3)은, 보유 지지부(8)에 의해 파지된 반도체 웨이퍼 기판(W)을 (반도체 웨이퍼 기판(W)의 면 방향의) 임의의 위치로 이동시키는 것이다. 도 1의 실장 장치(1)에 있어서는, 베이스(2)에 대해 Y 방향으로 이동 가능한 Y 방향 가동부(3a)를 설치하고, Y 방향 가동부(3a) 상에 X 방향 가동부(3b)를 설치하고, X 방향 가동부(3b) 상에 θ 방향 가동부(3c)를 설치한 구조로 되어 있지만, 이것에 한정되는 것은 아니며, X, Y 및 θ의 각 방향으로 이동시켜 위치 조정이 가능한 구성이면 된다. 단, 가동 테이블(3)의 가동 범위 내에 있어서, 가동 테이블(3)이 백업 스테이지(4)에 접촉하지 않는 구조일 필요가 있다.
백업 스테이지(4)는, 본딩 헤드(7)에 의해 반도체 웨이퍼 기판(W) 상의 반도체 칩(C)을 열압착할 때, 반도체 칩(C)이 임시 고정되어 있는 면(상면)의 반대면(하면)으로부터 반도체 웨이퍼 기판(W)을 지지하는 것이며, 도시하지 않은 흡착 기구에 의해 반도체 웨이퍼 기판(W)을 부분적으로 흡착 보유 지지하는 기능을 구비하고 있는 것이 바람직하다. 또한, 백업 스테이지(4)는 가열 수단인 히터를 내장하고 있어도 된다. 이 히터는, 본딩 헤드(7)에 의한 열압착 시에 반도체 웨이퍼 기판(W)측으로부터 가열을 행하는 것이다.
백업 스테이지(4)의 상면은, 본딩 헤드(7)에 의해 압박되는 영역을 지지하는 형상일 필요가 있지만, 지나치게 넓으면 다른 기계 요소와의 간섭이 일어나기 쉽기 때문에 바람직하지 않다. 적절한 형상으로 함으로써, 본딩 헤드(7)의 압박면과 백업 스테이지(4)의 상면은 한 쌍을 이루게 되므로, 반도체 웨이퍼 기판(W)의 위치와는 관계없이 동일한 평행도로 가압을 행할 수 있다.
프레임(5)은, 압착 유닛(6)을 지지하는 것이다. 도 1의 실장 장치(1)에 있어서, 지지 프레임(5)은 게이트 형상으로 되어 있다. 이것은, 압착 유닛에 의한 가압력이 큰 경우에도 적합하기 때문이다.
압착 유닛(6)은, 본딩 헤드(7)를 Z 방향으로 이동시키는 것이다. 압착 유닛(6)은, 도시하지 않은 서보 모터와 볼 나사로 구성된다. 압착 유닛(6)은, 서보 모터에 의해 볼 나사를 회전시킴으로써 볼 나사의 축 방향의 구동력을 발생하도록 구성되어 있다. 압착 유닛(6)은, 볼 나사의 축 방향이 백업 스테이지(4)의 상면에 대해 수직인 Z 방향이 되도록 지지 프레임(5)에 설치되어 있다. 즉, 압착 유닛(6)은, Z 방향의 구동력(가압력)을 발생할 수 있도록 구성되어 있다. 압착 유닛(6)은, 서보 모터의 출력을 제어함으로써 Z 방향의 가압력을 임의로 설정할 수 있도록 구성되어 있다. 또한, 본 실시 형태에 있어서, 압착 유닛(6)은, 서보 모터와 볼 나사의 구성으로 하였지만, 이것에 한정되는 것은 아니며, 공압 액추에이터, 유압 액추에이터나 보이스 코일 모터로 구성해도 된다.
본딩 헤드(7)는, 압착 유닛(6)의 구동력을 반도체 칩(C)에 전달함과 함께, 반도체 칩(C)을 가압하여 열압착을 행하는 것이다. 본딩 헤드(7)에는, 반도체 칩(C)을 가열하기 위한 히터가 내장되어 있다. 또한 본딩 헤드(7)의 선단부는, 복수의 반도체 칩(C)을 동시에 가압하는 형상을 갖고 있다.
본딩 헤드(7)는, 압착 유닛(6)을 구성하고 있는 도시하지 않은 볼 나사 너트에 설치되어 있다. 즉, 본딩 헤드(7)는, 백업 스테이지(4)와 평행하게 대향하도록 배치되어 있다. 즉, 본딩 헤드(7)는 압착 유닛(6)에 의해 Z 방향으로 이동됨으로써, 백업 스테이지(4)에 근접한다.
보유 지지부(8)는, 반도체 웨이퍼 기판(W)을 부분적으로 파지하는 것이다. 밸런스 좋게 파지한다고 하는 관점에서, 반도체 웨이퍼 기판(W)의 주연부를 보유 지지하는 것이 바람직하다.
그 예를 도 2에 도시한다. 도 2의 (a)는 X 방향에 대향한 보유 지지부(8)와 반도체 웨이퍼 기판(W)의 위치 관계를 나타낸 상면도이고, 도 2의 (a)의 A-A부의 단면도가 도 2의 (b)이다. 도 2의 (a), 도 2의 (b)에서는, 보유 지지부(8)와 반도체 웨이퍼 기판(W)의 위치 관계를 설명하기 위해 반도체 칩(C)의 도시를 생략하고 있지만, 실제로는 반도체 웨이퍼 기판 상면(WA)측에는 다수의 반도체 칩(C)이 임시 고정되어 있다.
도 2의 (b)에 있어서, 보유 지지부(8)에는 반도체 웨이퍼 기판(W)을 흡착 보유 지지하는 흡착 수단(81)이 설치되어 있고, 흡착 수단(81)은 흡착 패드(81P)를 갖고 있다. 흡착 패드(81P)는, 흡착 수단(81)의 선단부에 있고, 반도체 웨이퍼 기판 하면(WB)측(반도체 웨이퍼 기판(W)의 반대면측)을 부분적으로 흡착 보유 지지하는 것이다. 흡착 패드(81P)에 의한 흡착 보유 지지는, 배기관(81V)을 경유한 감압에 의해 행해진다. 여기서, 흡착 패드(81P)는 단열성을 갖고, 열전도율이 1W/mk 이하인 재질이 사용되는 것이 바람직하다.
또한, 흡착 수단(81)은 흡착 패드(81P)를, 보유 지지부 상면(8A)에 대해 수직 방향으로 변위시키는 기능을 갖고 있다. 여기서, 보유 지지부 상면(8A)은 평탄하고 반도체 웨이퍼 기판 하면(WB)(반도체 웨이퍼(W)의 반대면)과 평행하게 하는 것이 바람직하고, 그 경우, 흡착 패드(81P)에 의한 흡착면을 보유 지지부 상면(8A)과 정렬시킴으로써, 반도체 웨이퍼 기판 하면(WB)은 보유 지지부 상면(8A)에 밀착 보유 지지하는 것이 가능하다. 한편, 흡착 패드(81P)가 보유 지지부 상면(8A)으로부터 돌출된 상태로 하면, 흡착 패드(81P) 이외의 영역에서, 반도체 웨이퍼 기판 하면(WB)과 보유 지지부 상면(8A) 사이에 공간을 마련한 상태에서 보유 지지할 수 있다. 이 공간이 발생함으로써, 반도체 웨이퍼 기판(W)으로부터 보유 지지부(8)로의 전열은 저감된다. 이 흡착 패드(81p)의 돌출 높이는 0.1㎜ 이상이면 유효하고, 돌출 높이가 클수록 전열성은 저하되지만, 돌출 높이를 크게 할수록 동작 시간을 요하여 택트 타임에 영향을 미친다. 실측 검토로부터, 흡착 패드(81P)의 돌출 높이는 2.0㎜ 이하가 바람직하다.
도 2에 있어서, 보유 지지부(8)는 2개소에 배치되고, 양 보유 지지부(8)에 각 2개로 합계 4개의 흡착 수단(81)을 설치하였지만, 이것에 한정되는 것은 아니다. 단, 흡착 보유 지지의 안정성을 위해 보유 지지부(8)는 반도체 웨이퍼 기판(W)의 주연 상 2개소 이상에 배치되고, 흡착 수단(81)은 각 보유 지지부에 1개 이상 설치되어, 합계로는 3개 이상 있는 것이 바람직하다. 단, 보유 지지부(8)는 지나치게 많으면 평탄성이 발생하기 어려워지므로 배치 개소는 4 이하가 바람직하다. 또한, 흡착 수단(81)이 지나치게 많으면 흡착 수단(81)을 통한 전열을 무시할 수 없게 되므로 각 보유 지지부에 3개 이하인 것이 바람직하다.
보유 지지부 가동 수단(9)은, 가동 테이블(3)에 대한 보유 지지부(8)의 위치를 가변으로 하는 기능을 갖는 것이다. 보유 지지부 가동 수단(9)은 가동 테이블(3)의 이동에 맞추어, 반도체 웨이퍼 기판(W)과 평행한 면 내에서 보유 지지부(8)를 이동시키는 기능을 갖고 있다. 또한, 보유 지지부 가동 수단(9)은 보유 지지부(8)를 Z 방향(반도체 웨이퍼 기판(W)의 면에 수직인 방향)으로 이동시켜 위치 조정하는 기능도 갖고 있다.
이하에, 실장 장치(1)에 의해, 반도체 웨이퍼 기판(W)에 반도체 칩(C)을 열압착하기 전후의 상태에 대해, 도 3을 사용하여 보유 지지부(8)의 동작을 중심으로 설명한다.
도 3의 (a)는, 반도체 웨이퍼 기판(W)의 원하는 개소를 본딩 헤드(7)와 백업 스테이지(4)에 의해 열압착될 영역으로 위치 정렬하는 상태를 도시하는 단면도이다. 여기서, 본딩 헤드(7)는 상부에 대기하는 상태이고, 반도체 웨이퍼 기판(W)은 보유 지지부(8)에 파지되고, 반도체 웨이퍼 기판 하면(WB)(반도체 웨이퍼 기판(W)의 반대면)이 백업 스테이지(4)의 상면에 접촉하지 않는 상태가 유지되고 있다. 또한, 보유 지지부 상면(8A)이 반도체 웨이퍼 기판 하면(WB)에 밀착되도록, 흡착 수단(81)은 흡착 패드(81P)의 흡착면을 보유 지지부 상면(8A)과 정렬되는 높이로 되어 있다. 이 때문에, 반도체 웨이퍼 기판(W)은 보유 지지부(8)에 밀착 파지되어, 보유 지지부(8)의 이동에 맞춘 반도체 웨이퍼 기판(W)의 위치 조정을 안정적으로 행할 수 있다.
도 3의 (b)는, 반도체 웨이퍼 기판(W)의 위치 정렬이 종료되고, 열압착을 개시하기 전의 상태를 도시하는 단면도이다. 반도체 웨이퍼 기판(W)의 위치 정렬이 종료된 후에, 보유 지지부 가동 수단(9)에 의해 보유 지지부(8)를 내려, 반도체 웨이퍼 기판 하면(WB)은 백업 스테이지(4)의 상면에 접촉한 상태로 되어 있다. 이 상태에서는, 백업 스테이지(4)의 흡착 기능을 가동시킴으로써, 반도체 웨이퍼 기판(W)의 (열압착해야 할) 원하는 개소를 백업 스테이지(4)에 의해 흡착 보유 지지하는 것이 가능해진다. 이 후, 본딩 헤드(7)를 하강시킴으로써 열압착을 행할 수 있다. 또한, 택트 타임을 단축하기 위해, 반도체 웨이퍼 기판(W)이 백업 스테이지(4)에 흡착되는 타이밍에 맞추어 본딩 헤드(7)를 하강시킬 수도 있다.
도 3의 (c)는, 열압착을 행하고 있는 상태를 도시하는 단면도이다. 도 3의 (b)의 상태로부터 열압착을 개시할 때까지의 단계에서, 보유 지지부(8)의 흡착 수단(81)은 흡착 패드(81P)를 보유 지지부 상면(8A)으로부터 돌출시키고 있다. 이 때문에, 반도체 웨이퍼 기판(W)과 보유 지지부(8) 사이의 전열은 밀착되어 있는 상태에 비해 대폭 저감할 수 있다. 결과적으로, 반도체 웨이퍼 기판(W)의 면 내 위치에 의한 열압착 시의 승온 특성의 변동을 저감할 수 있고, 실장 품질의 변동도 저감된다.
그런데, 도 3의 (c)에 있어서는, 반도체 웨이퍼 기판(W)의 중심 부근의 열압착을 행할 때, 흡착 패드(81P)를 돌출시키는 상태를 나타내고 있지만, 반도체 웨이퍼 기판(W)의 중심 부근의 열압착에 관해서는, 흡착 패드(81P)의 돌출을 생략해도 된다. 즉, 열압착 시에 흡착 패드(81P)를 돌출시키는 것은, 보유 지지부(8)를 통한 방열이 문제가 되는, 보유 지지부(8)에 가까운 영역의 열압착으로 한정해도 된다.
도 3의 (b) 내지 도 3의 (c)에 도시한 바와 같이, 흡착 패드(81P)를 돌출시키도록 변위시키는 기구의 일례로서, 도 4에 도시한 바와 같은 구성이 있다. 도 4에 있어서, 흡착 수단(81)은 볼 스플라인 버퍼를 구비한 패드에 의해 구성되어 있고 외통(81T)에 대해 스트로크부(81S)를 미끄러지게 함으로써 기능하는 것이다.
또한, 흡착 패드(81P)의 위치를 변위시키는 기구의 다른 예로서, 도 5에 도시한 바와 같은 벨로우즈(81B)를 사용하는 것도 가능하다. 벨로우즈(81B)는 주름 상자 형상으로 신축 가능하기 때문에, 도 5의 (a)와 같이 보유 지지부 상면(8A)이 반도체 웨이퍼 기판 하면(WB)에 밀착된 상태로부터, 보유 지지부 가동 수단(9)이 보유 지지부(8)를 내림으로써, (반도체 웨이퍼 기판(W)이 백업 스테이지(4)에 보유 지지되어 있는 상태라면) 흡착 패드(81P)가 돌출되어, 보유 지지부 상면(8A)과 반도체 웨이퍼 기판 하면(WB) 사이에 간극이 발생한다.
또한, 여기서 사용하는 벨로우즈(81B)는, 도 6의 (a)와 같이, 흡착 상태가 아닐 때는 흡착 패드(81P)를 포함한 선단부가 보유 지지부 상면(8A)으로부터 돌출되어 있고, 흡착 패드(81P)가 반도체 웨이퍼 기판 하면(WB)에 밀착되어 흡착을 개시함으로써(도 6의 (b)), 내부가 감압되고 수축되어 도 5의 (a)와 같이 반도체 웨이퍼 기판 하면(WB)에 보유 지지부 상면(8A)을 밀착시킨다.
이상, 본 발명의 실시 형태로서, 보유 지지부(8)에 흡착 수단(81)을 설치함으로써, 열압착 시 반도체 웨이퍼 기판(W)과 보유 지지부(8)에 공극을 마련하여, 열전도를 저감하는 예에 대해 설명하였지만, 다른 수단에 의해 열전도를 저감하는 예에 대해서도 도 7을 사용하여 설명한다.
도 7의 (a)는 X 방향에 대향한 보유 지지부(8)와 반도체 웨이퍼 기판(W)의 위치 관계를 나타낸 상면도이고, 도 7의 (a)의 A-A부의 단면도가 도 7의 (b)이다. 도 7의 (a), 도 7의 (b)에서는, 보유 지지부(8)와 반도체 웨이퍼 기판(W)의 위치 관계를 설명하기 위해 반도체 칩(C)의 도시를 생략하고 있지만, 실제로는 반도체 웨이퍼 기판 상면(WA)측에는 다수의 반도체 칩(C)이 임시 고정되어 있다.
도 7의 (a), 도 7의 (b)에 있어서, 보유 지지부(8)의 적어도 반도체 웨이퍼 기판(W)과 접촉하는 범위에 있어서, 저열전도부(80)가 설치되어 있다. 저열전도부(80)는 열전도율이 1W/mk 이하인 재질이 사용되고 있다. 구체적인 재질로서는, 보유 지지부(8)가 스테인리스재 등의 금속에 의해 구성되어 있는 것에 비해, 저열전도부는, 시멘트, 유리 클로스, 세라믹 파이버 또는 세라믹스에 의해 구성되어 있다. 또한, 보유 지지부(8) 전체가 저열전도부(80)에 의해 구성되어 있어도 된다. 단, 저열전도부(80)에 반도체 웨이퍼 기판(W)을 파지하기 위한 흡착 수단을 설치할 필요가 있다.
보유 지지부(8)에 저열전도부(80)를 설치한 경우, 반도체 웨이퍼 기판(W)과 보유 지지부(8)에 공간을 마련한 경우에 비해 열전도를 저감하는 효과가 작기는 하지만, 간이한 구성으로 보유 지지부(8)를 통한 방열을 저감할 수 있다. 이 때문에, 가열 온도의 프로세스 마진에 따라서 유효하게 활용할 수 있다.
또한, 저열전도부(80)에 설치한 흡착 수단이 도 1의 흡착 수단(81)과 마찬가지로, 반도체 웨이퍼 기판(W)의 수직 방향으로 변위 가능하게 설치하여, 저열전도부(80) 상면으로부터 돌출 가능한 구성으로 해도 된다.
1 : 실장 장치
2 : 베이스
3 : 가동 테이블
3a : Y 방향 가동부
3b : X 방향 가동부
3c : θ 방향 가동부
4 : 백업 스테이지
5 : 프레임
6 : 압착 유닛
7 : 본딩 헤드
8 : 보유 지지부
8A : 보유 지지부 상면
9 : 보유 지지부 가동 수단
80 : 저열전도부
81 : 흡착 수단
81P : 흡착 패드
81S : 스트로크부
81T : 외통
81V : 배기관
B : 범프
C : 반도체 칩
E : 전극
R : 열경화성 접착제
W : 반도체 웨이퍼 기판
WA : 반도체 웨이퍼 기판 상면(반도체 웨이퍼 기판의 반도체 칩 탑재면)
WB : 반도체 웨이퍼 기판 하면(반도체 웨이퍼 기판의 반대면)
2 : 베이스
3 : 가동 테이블
3a : Y 방향 가동부
3b : X 방향 가동부
3c : θ 방향 가동부
4 : 백업 스테이지
5 : 프레임
6 : 압착 유닛
7 : 본딩 헤드
8 : 보유 지지부
8A : 보유 지지부 상면
9 : 보유 지지부 가동 수단
80 : 저열전도부
81 : 흡착 수단
81P : 흡착 패드
81S : 스트로크부
81T : 외통
81V : 배기관
B : 범프
C : 반도체 칩
E : 전극
R : 열경화성 접착제
W : 반도체 웨이퍼 기판
WA : 반도체 웨이퍼 기판 상면(반도체 웨이퍼 기판의 반도체 칩 탑재면)
WB : 반도체 웨이퍼 기판 하면(반도체 웨이퍼 기판의 반대면)
Claims (5)
- 반도체 웨이퍼 기판 상에 열경화성 접착제를 통해 임시 고정된 복수의 반도체 칩을 열압착하는 실장 장치이며,
상기 반도체 웨이퍼 기판을 부분적으로 파지하는 보유 지지부와,
상기 보유 지지부에 의해 파지된 상기 반도체 웨이퍼 기판에 상기 반도체 칩을 열압착하는 본딩 헤드와,
상기 본딩 헤드가 열압착하는 영역에 있어서, 상기 반도체 웨이퍼 기판을 반대면으로부터 지지하는 백업 스테이지를 구비하고,
상기 보유 지지부는, 상기 반도체 웨이퍼 기판의 반대면을 흡착하는, 열전도율이 1W/mK 이하인 부재로 이루어지는 흡착 수단을 갖는, 실장 장치. - 제1항에 있어서,
상기 반도체 웨이퍼 기판의 반대면과 상기 보유 지지부의 상면의 거리를 가변으로 할 수 있도록,
상기 보유 지지부 상면에 대해 상기 흡착 수단의 선단부가 변위 가능한, 실장 장치. - 제2항에 있어서,
상기 반도체 웨이퍼 기판을 이동시킬 때는, 상기 흡착 수단의 선단부를 상기 보유 지지부의 상면에 정렬시키고,
상기 열압착을 행할 때는, 상기 흡착 수단의 선단부를 상기 보유 지지부의 상면으로부터 돌출시키는, 실장 장치. - 제3항에 있어서,
상기 열압착을 행할 때의, 상기 흡착 수단의 선단부가 상기 상면으로부터 돌출되는 높이가 0.1㎜ 이상 2.0㎜ 이하인, 실장 장치. - 제1항 내지 제4항 중 어느 한 항에 있어서,
상기 보유 지지부의 적어도 상기 반도체 웨이퍼 기판과 접촉하는 범위에 있어서, 열전도율이 1W/mK 이하인 부재를 사용하는, 실장 장치.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JPJP-P-2016-155221 | 2016-08-08 | ||
| JP2016155221A JP6816992B2 (ja) | 2016-08-08 | 2016-08-08 | 実装装置 |
| PCT/JP2017/028157 WO2018030248A1 (ja) | 2016-08-08 | 2017-08-03 | 実装装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20190035727A true KR20190035727A (ko) | 2019-04-03 |
Family
ID=61162174
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020197003272A KR20190035727A (ko) | 2016-08-08 | 2017-08-03 | 실장 장치 |
Country Status (5)
| Country | Link |
|---|---|
| JP (1) | JP6816992B2 (ko) |
| KR (1) | KR20190035727A (ko) |
| CN (1) | CN109478522A (ko) |
| TW (1) | TWI727082B (ko) |
| WO (1) | WO2018030248A1 (ko) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7368962B2 (ja) * | 2019-07-09 | 2023-10-25 | 芝浦メカトロニクス株式会社 | 実装装置 |
| JP7560243B2 (ja) * | 2019-09-12 | 2024-10-02 | 株式会社ディスコ | リングフレームの保持機構 |
| CN113363219B (zh) * | 2021-05-11 | 2024-02-06 | 苏州通富超威半导体有限公司 | 一种bga产品、热压设备及热压工艺 |
| CN114743920A (zh) * | 2022-04-20 | 2022-07-12 | 深圳市华星光电半导体显示技术有限公司 | 基板转移台及基板处理装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009302232A (ja) | 2008-06-12 | 2009-12-24 | Adwelds:Kk | 実装装置 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3442615B2 (ja) * | 1997-05-29 | 2003-09-02 | 松下電器産業株式会社 | 基板加熱方法 |
| JP3092801B2 (ja) * | 1998-04-28 | 2000-09-25 | 信越半導体株式会社 | 薄膜成長装置 |
| JP2001176933A (ja) * | 1999-12-20 | 2001-06-29 | Pfu Ltd | ベアチップ部品の実装装置およびその実装方法 |
| JP3967310B2 (ja) * | 2003-10-09 | 2007-08-29 | 芝浦メカトロニクス株式会社 | 部品の実装装置及び実装方法 |
| JP4367669B2 (ja) * | 2008-04-01 | 2009-11-18 | 株式会社アドウェルズ | 保持装置 |
| JP2010067715A (ja) * | 2008-09-09 | 2010-03-25 | Shibaura Mechatronics Corp | 電子部品の実装装置及び実装方法 |
| JP5466670B2 (ja) * | 2010-10-28 | 2014-04-09 | 株式会社日立国際電気 | 基板処理装置および半導体装置の製造方法 |
| JP5796249B2 (ja) * | 2011-03-28 | 2015-10-21 | アピックヤマダ株式会社 | 接合装置および接合方法 |
| JP2014175638A (ja) * | 2013-03-13 | 2014-09-22 | Dainippon Screen Mfg Co Ltd | 熱処理装置および熱処理方法 |
-
2016
- 2016-08-08 JP JP2016155221A patent/JP6816992B2/ja active Active
-
2017
- 2017-08-03 WO PCT/JP2017/028157 patent/WO2018030248A1/ja active Application Filing
- 2017-08-03 CN CN201780045370.9A patent/CN109478522A/zh active Pending
- 2017-08-03 KR KR1020197003272A patent/KR20190035727A/ko not_active Application Discontinuation
- 2017-08-08 TW TW106126681A patent/TWI727082B/zh active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009302232A (ja) | 2008-06-12 | 2009-12-24 | Adwelds:Kk | 実装装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI727082B (zh) | 2021-05-11 |
| TW201818493A (zh) | 2018-05-16 |
| WO2018030248A1 (ja) | 2018-02-15 |
| JP6816992B2 (ja) | 2021-01-20 |
| JP2018026375A (ja) | 2018-02-15 |
| CN109478522A (zh) | 2019-03-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20190035727A (ko) | 실장 장치 | |
| JP4821091B2 (ja) | ウェハの接合装置 | |
| JP5892682B2 (ja) | 接合方法 | |
| KR100662820B1 (ko) | 플립칩 본더 | |
| TWI728086B (zh) | 安裝裝置及安裝方法 | |
| JP7542885B2 (ja) | 接合方法および接合装置 | |
| KR102514884B1 (ko) | 정렬된 기판 쌍을 핸들링하기 위한 시스템 및 관련 기술 | |
| JP5892685B2 (ja) | 圧着装置および圧着方法 | |
| KR102347123B1 (ko) | 본딩 헤드 및 이를 갖는 본딩 장치 | |
| TWI244419B (en) | Wire bonder with a downholder for pressing the fingers of a system carrier onto a heating plate | |
| JP6863767B2 (ja) | 実装装置および実装方法 | |
| TWI597791B (zh) | Joining tool Cooling device and bonding tool Cooling method | |
| JP5892686B2 (ja) | 圧着装置および温度制御方法 | |
| JP2005142460A (ja) | ボンディング装置及びボンディング方法 | |
| KR102340087B1 (ko) | 실장 장치 및 실장 방법 | |
| JP6789791B2 (ja) | 半導体装置の製造装置および製造方法 | |
| KR20150105587A (ko) | 반도체 패키지모듈의 휨 방지장치 | |
| KR102284943B1 (ko) | 본딩 장치 및 본딩 방법 | |
| JP4732894B2 (ja) | ボンディング方法及びボンディング装置 | |
| TW202027201A (zh) | 安裝裝置及安裝方法 | |
| JP6577764B2 (ja) | 加圧加熱冷却装置及びフリップチップ実装装置並びにフリップチップ実装方法及び半導体装置の製造方法 | |
| TW202430309A (zh) | 覆晶雷射接合裝置及其接合工具 | |
| KR20200084127A (ko) | 본딩 헤드 및 이를 포함하는 다이 본딩 장치 | |
| JP2016134405A (ja) | 両面冷却型半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |