KR20190027787A - 적층 기판 제조 방법, 적층 기판 제조 장치, 적층 기판 제조 시스템, 및 기판 처리 장치 - Google Patents

적층 기판 제조 방법, 적층 기판 제조 장치, 적층 기판 제조 시스템, 및 기판 처리 장치 Download PDF

Info

Publication number
KR20190027787A
KR20190027787A KR1020187036761A KR20187036761A KR20190027787A KR 20190027787 A KR20190027787 A KR 20190027787A KR 1020187036761 A KR1020187036761 A KR 1020187036761A KR 20187036761 A KR20187036761 A KR 20187036761A KR 20190027787 A KR20190027787 A KR 20190027787A
Authority
KR
South Korea
Prior art keywords
substrate
substrates
magnification
bonding
information
Prior art date
Application number
KR1020187036761A
Other languages
English (en)
Other versions
KR102429940B1 (ko
Inventor
이사오 스가야
하지메 미츠이시
Original Assignee
가부시키가이샤 니콘
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 니콘 filed Critical 가부시키가이샤 니콘
Priority to KR1020227012597A priority Critical patent/KR102537289B1/ko
Publication of KR20190027787A publication Critical patent/KR20190027787A/ko
Application granted granted Critical
Publication of KR102429940B1 publication Critical patent/KR102429940B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67259—Position monitoring, e.g. misposition detection or presence detection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67271—Sorting devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67288—Monitoring of warpage, curvature, damage, defects or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/681—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment using optical controlling means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/682—Mask-wafer alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/22—Connection or disconnection of sub-entities or redundant parts of a device in response to a measurement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)

Abstract

제1 기판과 제2 기판을 접합시켜 적층 기판을 제조하는 방법으로서, 제1 기판 및 제2 기판의 각각의 만곡에 관한 정보에 기초하여, 제1 기판 및 제2 기판이 소정의 조건을 만족하는지 여부를 판단하는 단계와, 소정의 조건을 만족하는 경우에, 제1 기판과 제2 기판을 접합시키는 단계를 포함한다. 상기 적층 기판 제조 방법에 있어서, 제1 기판을 제2 기판에 접합시킨 후의 위치 어긋남량을, 정보에 기초하여 추측하는 단계를 포함하고, 소정의 조건은, 위치 어긋남량이 임계치 이하인 것을 포함해도 된다.

Description

적층 기판 제조 방법, 적층 기판 제조 장치, 적층 기판 제조 시스템, 및 기판 처리 장치
본 발명은, 적층 기판 제조 방법, 적층 기판 제조 장치, 적층 기판 제조 시스템, 및 기판 처리 장치에 관한 것이다.
두 개의 기판을 적층함으로써, 적층 기판을 제조하는 방법이 있다(예를 들면, 특허 문헌 1 참조).
특허 문헌 1: 일본특허공개 제2013－098186호 공보
두 개의 기판의 위치 맞춤을 하고 나서 두 개의 기판을 중첩하여도, 기판 사이에 위치 어긋남이 생기는 경우가 있다.
본 발명의 제1 양태에서는, 제1 기판과 제2 기판을 접합시켜 적층 기판을 제조하는 방법으로서, 제1 기판 및 제2 기판의 각각의 만곡에 관한 정보에 기초하여, 제1 기판 및 제2 기판이 소정의 조건을 만족하는지 여부를 판단하는 단계와, 소정의 조건을 만족하는 경우에, 제1 기판과 제2 기판을 접합시키는 단계를 포함하는 적층 기판 제조 방법이 제공된다.
본 발명의 제2 양태에서는, 제1 기판과 제2 기판을 접합시켜 적층 기판을 제조하는 장치로서, 제1 기판 및 제2 기판의 각각의 만곡에 관한 정보에 기초하여 소정의 조건을 만족한다고 판단된 제1 기판과 제2 기판을 접합시키는 접합부를 포함하는 적층 기판 제조 장치가 제공된다.
본 발명의 제3 양태에서는, 제1 기판 및 제2 기판을 처리하는 기판 처리 장치와, 기판 처리 장치에서 처리된 제1 기판과 제2 기판을 접합시키는 접합 장치를 구비하는 시스템으로서, 기판 처리 장치는, 제1 기판 및 제2 기판의 각각의 만곡에 관한 정보를 취득하는 취득부, 정보에 기초하여, 제1 기판 및 제2 기판이 소정의 조건을 만족하는지 여부를 판단하는 판단부와, 소정의 조건을 만족하는 경우에, 제1 기판 및 제2 기판을 접합시키는 지시 신호를 접합 장치에 출력하는 제어부를 포함하는 적층 기판 제조 시스템이 제공된다.
상기 발명의 개요는, 본 발명의 특징의 모두를 열거한 것은 아니다. 이들 특징부의 서브 콤비네이션도 발명이 될 수 있다.
도 1은 적층 기판 제조 장치(100)의 모식도이다.
도 2는 기판(210)의 모식적 평면도이다.
도 3은 기판(210)을 중첩하는 절차를 나타내는 흐름도이다.
도 4는 기판(211)을 유지하는 기판 홀더(223)의 모식적 단면도이다.
도 5는 중첩부(300)의 모식적 단면도이다.
도 6은 중첩부(300)의 모식적 단면도이다.
도 7은 중첩부(300)의 모식적 단면도이다.
도 8은 중첩부(300)의 모식적 단면도이다.
도 9는 중첩부(300)의 모식적 단면도이다.
도 10은 기판(211, 213)의 중첩 과정을 나타내는 부분 확대도이다.
도 11은 기판(211, 213)의 중첩 과정을 나타내는 부분 확대도이다.
도 12는 기판(211, 213)의 중첩 과정을 나타내는 부분 확대도이다.
도 13은 기판(211)에 있어서의 각부의 어긋남량을 나타내는 모식도이다.
도 14는 기판(210)의 조합을 결정하는 절차를 나타내는 흐름도이다.
도 15는 기판(210)의 조합을 결정하는 절차를 나타내는 흐름도이다.
도 16은 기판(210)의 조합 결정 방법을 설명하는 모식도이다.
도 17은 기판(210)의 조합을 결정하는 절차를 나타내는 흐름도이다.
도 18은 기판(211)을 유지하는 기판 홀더(221)의 모식적 단면도이다.
도 19는 보정부(601)의 모식적 단면도이다.
도 20은 액추에이터(412)의 레이아웃을 나타내는 모식도이다.
도 21은 보정부(601)의 동작을 나타내는 모식도이다.
도 22는 기판(211, 213)의 중첩 과정을 나타내는 부분 확대도이다.
도 23은 보정부(602)의 동작을 설명하는 모식도이다.
도 24는 보정부(602)의 모식적 단면도이다.
도 25는 보정부(603)의 모식적 단면도이다.
도 26은 보정부(603)의 모식적 평면도이다.
도 27은 보정부(603)의 동작을 설명하는 모식도이다.
도 28은 기판(210)의 조합을 결정하는 절차를 나타내는 흐름도이다.
이하, 발명의 실시 형태를 설명한다. 하기의 실시 형태는 청구의 범위에 관한 발명을 한정하는 것은 아니다. 실시 형태 중에서 설명되어 있는 특징의 조합의 모두가 발명의 해결 수단에 필수라고는 할 수 없다.
도 1은, 적층 기판 제조 장치(100)의 모식적 평면도이다. 적층 기판 제조 장치(100)는, 케이스(110)와, 중첩할 기판(210)을 수용하는 기판 카세트(120)와, 기판(210)을 중첩하여 제작된 적층 기판(230)을 수용하는 기판 카세트(130)와, 제어부(150)와, 반송부(140), 중첩부(300), 기판(210)을 유지하는 기판 홀더(220)를 수용하는 홀더 스토커(holder stocker)(400), 및 프리얼라이너(prealigner)(500)를 구한다. 케이스(110)의 내부는 온도 관리되고 있어 예를 들면, 실온으로 유지된다.
반송부(140)는, 단독의 기판(210), 기판 홀더(220), 기판(210)을 유지하는 기판 홀더(220), 복수의 기판(210)을 적층하여 형성한 적층 기판(230) 등을 반송한다. 제어부(150)는, 적층 기판 제조 장치(100)의 각부를 서로 제휴시켜 통괄적으로 제어한다. 또, 제어부(150)는, 외부로부터의 사용자의 지시를 접수하여, 적층 기판(230)을 제조하는 경우의 제조 조건을 설정한다. 또한, 제어부(150)는, 적층 기판 제조 장치(100)의 동작 상태를 외부를 향해 표시하는 사용자 인터페이스도 가진다.
중첩부(300)는, 각각이 기판(210)을 유지하여 대향하는 한 쌍의 스테이지를 가지고, 스테이지에 유지된 기판(210)을 서로 위치 맞춤한 후, 서로 접촉시켜 중첩함으로써 적층 기판(230)을 형성한다.
프리얼라이너(500)는, 기판(210)과 기판 홀더(220)와의 위치 맞춤을 행하여, 기판(210)을 기판 홀더(220)에 유지시킨다. 기판 홀더(220)는, 알루미나 세라믹스 등의 경질 재료에 의해 형성되어 있고, 정전 척이나 진공 척 등에 의해 기판(210)을 흡착하여 유지한다.
상기와 같은 적층 기판 제조 장치(100)에 있어서는, 소자, 회로, 단자 등이 형성된 기판(210) 이외에, 미가공의 실리콘 웨이퍼, Ge를 첨가한 SiGe 기판, Ge 단결정 기판, III－V족 또는 II－VI족 등의 화합물 반도체 웨이퍼, 및 유리 기판 등을 접합할 수도 있다. 접합할 대상은, 회로 기판 및 미가공 기판이라도, 미가공 기판끼리라도 된다. 접합되는 기판(210)은, 그 자체가, 이미 적층된 복수의 기판을 가지는 적층 기판(230)이라도 된다.
도 2는, 적층 기판 제조 장치(100)에 있어서 중첩할 기판(210)의 모식적 평면도이다. 기판(210)은, 노치(214)와, 복수의 회로 영역(216)과, 복수의 얼라이먼트 마크(218)를 가진다.
회로 영역(216)은, 기판(210)의 표면에, 기판(210)의 면 방향으로 주기적으로 배치된다. 회로 영역(216)의 각각에는, 포토리소그래피(photolithography) 기술 등에 의해 형성된 배선, 보호막 등의 구조물이 마련된다. 회로 영역(216)에는, 기판(210)을 다른 기판(210), 리드 프레임 등에 전기적으로 접속하는 경우에 접속 단자가 되는 패드, 범프(bump) 등의 접속부도 배치된다. 접속부도, 기판(210)의 표면에 형성된 구조물의 일례이다.
얼라이먼트 마크(218)는, 기판(210)의 표면에 형성된 구조물의 일례이며, 회로 영역(216) 상호의 사이에 배치된 스크라이브 라인(scribe line)(212)에 배치된다. 얼라이먼트 마크(218)는, 기판(210)을 다른 기판(210)과 위치 맞춤할 때의 지표이다.
도 3은, 적층 기판 제조 장치(100)에 있어서 두 개의 기판(210)을 적층하여 적층 기판(230)을 제작하는 절차를 나타내는 흐름도이다. 우선, 복수의 기판(210) 중에서, 서로 중첩하여 접합할 기판(211, 213)의 조합을 결정한다(스텝 S101). 기판(211, 213)의 조합을 결정하는 방법은 복수 예시할 수 있으므로, 기판(210)의 중첩 절차에 대해서 설명한 후에, 도 14 이후를 참조하여 설명한다.
다음에, 프리얼라이너(500)에 있어서, 중첩할 기판(211, 213)을 각각 기판 홀더(221, 223)에 유지한다(스텝 S102). 그 후, 기판(211, 213)을 개별적으로 유지한 기판 홀더(221, 223)를, 도 5에 나타나듯이, 중첩부(300)에 차례로 반입한다(스텝 S103). 도 4에 나타낸 예에서는, 기판 홀더(223)는, 평탄하며 또한 평활한 유지면(225)을 가진다.
중첩부(300)는, 프레임(310), 상(上) 스테이지(322) 및 하(下) 스테이지(332)를 구비한다. 상 스테이지(322)는, 프레임(310)의 상판(316)에 아래로 향하여 고정된다. 상 스테이지(322)는, 진공 척, 정전 척 등의 유지 기능을 가진다.
또한, 도시된 상태에서는, 평탄한 유지면(225)을 가지는 기판 홀더(223)에 유지된 기판(213)이, 도면 중 상측에 위치하는 상 스테이지(322)에 유지되어 있고, 만곡하는 유지면(225)을 가지는 기판 홀더(221)가, 도면 중 하측에 위치하는 하 스테이지(332)에 유지되어 있다. 그렇지만, 상 스테이지(322) 및 하 스테이지(332)와, 기판 홀더(221, 223)와의 조합은 이것에 한정되지 않는다. 또, 상 스테이지(322) 및 하 스테이지(332) 모두에, 평탄한 기판 홀더(223) 또는 유지면이 만곡한 기판 홀더(221)를 반입해도 된다.
상판(316)에는, 현미경(324) 및 활성화 장치(326)가 상 스테이지(322)의 측방에 고정된다. 현미경(324)은, 하 스테이지(332)에 유지된 기판(211)의 상면을 관찰할 수 있다. 활성화 장치(326)는, 하 스테이지(332)에 유지된 기판(211)의 상면을 청정화(淸淨化)하는 플라스마를 발생한다.
하 스테이지(332)는, 프레임(310)의 저판(312)에 배치된 X방향 구동부(331)에 겹쳐진 Y방향 구동부(333)의 도면 중 상면에 탑재된다. X방향 구동부(331)는, 저판(312)과 평행하게, 도면 중에 화살표 X로 나타내는 방향으로 이동한다. Y방향 구동부(333)는, X방향 구동부(331) 상에서, 저판(312)과 평행하게, 도면 중에 화살표 Y로 나타내는 방향으로 이동한다. X방향 구동부(331) 및 Y방향 구동부(333)의 동작을 조합함으로써, 하 스테이지(332)는, 저판(312)과 평행하게 이차원적으로 이동한다.
또, 하 스테이지(332)는, 저판(312)에 대해서 수직으로, 화살표 Z로 나타내는 방향으로 승강하는 승강 구동부(338)에 의해 지지된다. 이것에 의해, 하 스테이지(332)는, Y방향 구동부(333)에 대해서 승강할 수 있다.
X방향 구동부(331), Y방향 구동부(333) 및 승강 구동부(338)에 의한 하 스테이지(332)의 이동량은, 간섭계 등을 이용하여 정밀하게 계측된다.
Y방향 구동부(333)에는, 현미경(334) 및 활성화 장치(336)가, 각각 하 스테이지(332)의 측방에 탑재된다. 현미경(334)은, 상 스테이지(322)에 유지된 아래로 향한 기판(213)의 하면을 관찰할 수 있다. 활성화 장치(336)는, 상 스테이지(322)에 유지된 기판(213)의 하면을 청정화하는 플라스마를 발생한다. 또한, 이 활성화 장치(326 및 336)를 중첩부(300)와는 다른 장치에 마련하여, 상면을 활성화한 기판 및 기판 홀더를 활성화 장치(326, 336)로부터 중첩부(300)에 로봇에 의해 반송하도록 해도 된다.
또한, 중첩부(300)는, 저판(312)에 대해서 수직인 회전축을 중심으로 하 스테이지(332)를 회전시키는 회전 구동부, 및 하 스테이지(332)를 요동시키는 요동 구동부를 더 구비해도 된다. 이것에 의해, 하 스테이지(332)를 상 스테이지(322)에 대해서 평행하게 함과 아울러, 하 스테이지(332)에 유지된 기판(211)을 회전시켜, 기판(211, 213)의 위치 맞춤 정밀도를 향상시킬 수 있다.
현미경(324, 334)은, 제어부(150)에 의해, 초점을 서로 맞추거나 공통의 지표를 관찰시키거나 함으로써 교정된다. 이것에 의해, 중첩부(300)에 있어서의 한 쌍의 현미경(324, 334)의 상대 위치가 측정된다.
도 5에 나타낸 상태에 이어서, 도 6에 나타나듯이, 제어부(150)는, X방향 구동부(331) 및 Y방향 구동부(333)를 동작시켜, 현미경(324, 334)에 의해 기판(211, 213)의 각각에 마련된 얼라이먼트 마크(218)를 검출시킨다(도 3의 스텝 S104).
이렇게 하여, 상대 위치가 기지(旣知)인 현미경(324, 334)으로 기판(211, 213)의 얼라이먼트 마크(218)의 위치를 검출함으로써, 기판(211, 213)의 상대 위치가 판명된다(스텝 S105). 이것에 의해, 기판(211, 213)을 위치 맞춤하는 경우에는, 기판(211, 213)에서 대응하는 얼라이먼트 마크(218) 사이의 위치 어긋남이 임계치 이하가 되도록, 또는, 기판(211, 213) 사이에 대응하는 회로 영역(216) 또는 접속부의 위치 어긋남이 임계치 이하가 되도록, 기판(211, 213)의 상대 이동량을 산출하면 된다. 위치 어긋남은, 적층된 기판(211, 213)의 사이에서, 대응하는 얼라이먼트 마크(218)끼리의 위치 어긋남 및 대응하는 접속부끼리의 위치 어긋남을 가리키고, 두 개의 기판(211, 213)의 각각에 생기는 변형의 양의 차이에 기인하는 위치 어긋남을 포함한다. 변형에 대해서는 후술한다.
도 6에 나타낸 상태에 이어서, 도 7에 나타나듯이, 제어부(150)는, 한 쌍의 기판(211, 213)의 상대 위치를 기록하고, 한 쌍의 기판(211, 213)의 각각의 접합면을 화학적으로 활성화한다(도 3의 스텝 S106). 제어부(150)는, 우선, 하 스테이지(332)의 위치를 초기 위치로 리셋한 후에 수평으로 이동시키고, 활성화 장치(326, 336)가 생성한 플라스마에 의해 기판(211, 213)의 표면을 주사시킨다. 이것에 의해, 기판(211, 213)의 각각의 표면이 청정화되어 화학적 활성이 높아진다.
플라스마에 폭로하는 방법 외에, 불활성 가스를 이용한 스패터 에칭(spatter etching), 이온 빔, 또는, 고속 원자 빔 등에 의해 기판(211, 213)의 표면을 활성화할 수도 있다. 이온 빔이나 고속 원자 빔을 이용하는 경우는, 중첩부(300)를 감압 하에서 생성하는 것이 가능하다. 또한, 나아가, 자외선 조사, 오존 애싱(ashing) 등에 의해 기판(211, 213)을 활성화할 수도 있다. 또한, 예를 들면, 액체 또는 기체의 에천트(etchant)를 이용하여, 기판(211, 213)의 표면을 화학적으로 청정화하는 것으로 활성화해도 된다. 기판(210)의 표면의 활성화 후, 기판(211, 213)의 표면을 친수화 장치에 의해 친수화해도 된다.
도 7에 나타낸 상태에 이어서, 도 8에 나타나듯이, 제어부(150)는, 기판(211, 213)을 서로 위치 맞춤한다(도 3의 스텝 S107). 제어부(150)는, 먼저, 처음에 검출한 현미경(324, 334)의 상대 위치와, 스텝 S104에 있어서 검출한 기판(211, 213)의 얼라이먼트 마크(218)의 위치에 기초하여, 기판(211, 213)의 서로 대응하는 회로 영역(216)의 위치가 일치하도록, 하 스테이지(332)를 이동시킨다.
도 8에 나타낸 상태에 이어서, 도 9에 나타나듯이, 제어부(150)는, 승강 구동부(338)를 동작시켜 하 스테이지(332)를 상승시켜, 기판(211, 213)을 서로 접촉시킨다. 이것에 의해, 기판(211, 213)의 일부가 접촉하여 접합한다(스텝 S108).
기판(211, 213)의 표면은 활성화되어 있으므로, 일부가 접촉하면, 기판(211, 213)끼리의 분자 사이 힘에 의해, 인접하는 영역이 자율적으로 서로 흡착되어 접합된다. 따라서, 예를 들면, 상 스테이지(322)에 유지된 기판 홀더(223)에의 기판(213)의 유지를 해제함으로써, 기판(211, 213)이 접합된 영역은, 접촉한 부분으로부터 인접하는 영역에 차례로 넓어진다. 이것에 의해, 접촉한 영역이 차례로 넓어져 가는 본딩 웨이브(wave)가 발생하여, 기판(211, 213)의 접합이 진행한다. 결국, 기판(211, 213)은, 전면(全面)에 걸쳐서 접촉하고, 또한, 접합된다(스텝 S108). 이것에 의해, 기판(211, 213)은, 적층 기판(230)을 형성한다.
또한, 상기와 같이 기판(211, 213)의 접촉 영역이 확대해 가는 과정에서, 제어부(150)는, 기판 홀더(223)에 의한 기판(213)의 유지를 해제해도 된다. 또, 상 스테이지(322)에 의한 기판 홀더(223)의 유지를 해제해도 된다.
또한, 상 스테이지(322)에 있어서 기판(213)을 해방하지 않고, 하 스테이지(332)에 있어서 기판(211)을 해방함으로써, 기판(211, 213)의 접합을 진행시켜도 되고, 두 개의 기판(211, 213) 모두를 해방해도 된다. 또한, 상 스테이지(322) 및 하 스테이지(332)의 쌍방에 있어서 기판(213, 211)을 유지한 채로, 상 스테이지(322) 및 하 스테이지(332)를 더욱 근접시킴으로써, 기판(211, 213)을 접합시켜도 된다.
이렇게 하여 형성된 적층 기판(230)은, 반송부(140)에 의해 중첩부(300)로부터 기판 홀더(221)와 함께 반출된다(스텝 S109). 그 후, 프리얼라이너(500)에 있어서 적층 기판(230)과 기판 홀더(221)가 분리되어, 적층 기판(230)은 기판 카세트(130)로 반송된다.
두 개의 기판(210)의 각각에 생기는 변형(distortion)의 양이 서로 다르면, 중첩부(300)에 있어서, 얼라이먼트 마크(218) 등에 기초하여 기판(210)의 면 방향에 대하여 위치 맞춤을 해도, 기판(211, 213)의 사이의 위치 어긋남의 양이 임계치 이하가 되는 상대 이동량 및 상대 회전량을 산출하지 못하고, 기판(211, 213)의 위치 어긋남을 해소할 수 없는 경우가 있다. 그래서, 도 3에 나타낸 스텝 S101에 있어서는, 기판(211, 213)을 서로 접합시킨 결과의 최종적인 배율의 상위(相違)에 의한 위치 어긋남이 임계치 이하가 되도록, 중첩할 기판(211, 213)의 조합을 결정한다.
여기서, 기판(211(213))에 생기는 변형이란, 기판(211(213))에 있어서의 구조물의 설계 좌표, 즉 설계 위치로부터의 변위이다. 기판(211(213))에 생기는 변형은, 평면 변형과 입체 변형을 포함한다.
평면 변형은, 기판(211, 213)의 접합면에 따른 방향으로 생긴 변형으로, 기판(211, 213)의 각각의 구조물의 설계 위치에 대해서 변위한 위치가 선형 변환에 의해 나타내지는 선형 변형과, 선형 변환에 의해 표현할 수 없는, 선형 변형 이외의 비선형 변형을 포함한다.
선형 변형은, 변위량이 중심으로부터 지름 방향을 따라서 일정한 증가율로 증가하는 배율을 포함한다. 배율은, 기판(211, 213)의 중심으로부터의 거리 X에 있어서의 설계값으로부터의 어긋남량을 X로 나눔으로써 얻을 수 있는 값이며, 단위는 ppm이다. 배율에는, 설계 위치로부터의 변위 벡터가 동일한 양의 X성분 및 Y성분을 가지는 등방 배율과, 설계 위치로부터의 변위 벡터가, 서로 다른 양의 성분을 가지는 비등방 배율이 포함된다.
본 실시예에서는, 접합될 두 개의 기판(211, 213)의 각각에 있어서의 구조물의 설계 위치는 공통이며, 두 개의 기판(211, 213)의 각각에 있어서의 설계 위치를 기준으로 한 배율의 차이가, 두 개의 기판(211, 213)의 위치 어긋남량이 된다.
또, 선형 변형은, 직교 변형을 포함한다. 직교 변형은, 기판의 중심을 원점으로 하여 서로 직교하는 X축 및 Y축을 설정한 경우에, 구조물이 원점으로부터 Y축방향으로 멀어질수록 큰 양으로, 설계 위치로부터 X축방향에 평행하게 변위하고 있는 변형이다. 당해 변위량은, X축에 평행하게 Y축을 횡단하는 복수의 영역의 각각에 있어서 동일하고, 변위량의 절대값은, X축으로부터 떨어짐에 따라서 커진다. 또한, 직교 변형은, Y축의 정측(正側)의 변위의 방향과 Y축의 부측(負側)의 변위의 방향이 서로 반대이다.
기판(211, 213)의 입체 변형은, 기판(211, 213)의 접합면을 따른 방향 이외의 방향, 즉 접합면에 교차하는 방향으로의 변위이다. 입체 변형에는, 기판(211, 213)이 전체적으로 또는 부분적으로 구부러짐으로써 기판(211, 213)의 전체 또는 일부에 생기는 만곡이 포함된다. 여기서, "기판이 구부러진다"는 것은, 기판(211, 213)이, 당해 기판(211, 213)상의 3점에 의해 특정된 평면상에 존재하지 않은 점을 기판(211, 213)의 표면이 포함하는 형상으로 변화하는 것을 의미한다.
또, 만곡이란, 기판의 표면이 곡면을 이루는 변형으로서, 예를 들면 기판(211, 213)의 워핑(warping) 및 벤딩(bending)이 포함된다. 본 실시예에 있어서는, 워핑은, 중력의 영향을 배제한 상태에서 기판(211, 213)에 남는 변형을 말한다. 워핑에 중력의 영향을 더한 기판(211, 213)의 변형을, 벤딩이라 한다. 또한, 기판(211, 213)의 워핑에는, 기판(211, 213) 전체가 대체로 균일한 곡율로 벤딩하는 글로벌 워핑과, 기판(211, 213)의 일부에서 국소적인 곡율의 변화가 생기는 로컬 워핑이 포함된다.
여기서, 배율은, 발생 원인에 의해서 초기 배율, 평탄화 배율, 및 접합 과정 배율로 분류된다.
초기 배율은, 얼라이먼트 마크(218), 회로 영역(216) 등을 기판(211, 213)에 형성하는 프로세스에서 생긴 응력, 기판(211, 213)의 결정 배향에 기인하는 이방성, 스크라이브 라인(212), 회로 영역(216) 등의 배치에 기인하는 주기적인 강성의 변화 등에 의해, 기판(211, 213)의 설계 사양에 대한 괴리(乖離)로서, 기판(211, 213)을 중첩하기 전(前) 단계부터 생기고 있다. 따라서, 기판(211, 213)의 초기 배율은, 기판(211, 213)의 적층을 개시하기 전(前)부터 알 수 있고, 예를 들면, 기판(211, 213)을 제조한 프로세스 기기로부터 초기 배율에 관한 정보를 제어부(150)가 취득해도 된다.
평탄화 배율은, 워핑 등의 변형이 생긴 기판(211, 213)이, 접합에 의해, 또는, 평탄한 유지 부재로의 흡착에 의해 평탄화된 경우에 생기는 배율의 변화에 대응한다. 즉, 워핑이 생긴 기판(210)을, 예를 들면 도 4에 나타낸 평탄한 기판 홀더(223)에 흡착하여 유지시키면, 기판(210)은, 유지면(225)의 형상을 따라 평탄하게 된다. 여기서, 기판(210)이, 워핑을 가지는 상태로부터 평탄한 상태로 변화하면, 유지하기 전과 비교해서 기판(210)의 변형량이 변화한다.
이것에 의해, 기판(210)의 표면에 있어서의 회로 영역(216)의 설계 사양에 대한 위치 어긋남량이 유지하기 전과 비교해서 변화한다. 기판(210)의 변형량의 변화는, 기판(210)에 형성된 회로 영역(216) 등의 구조물의 구조, 당해 구조물을 형성하기 위한 프로세스, 유지 전의 기판(210)의 워핑의 크기 등에 따라 다르다. 평탄화 배율의 크기는, 접합 과정 배율과 마찬가지로, 기판(211, 213)에 워핑 등의 변형이 생기고 있는 경우에, 그 변형과 배율과의 상관을 미리 조사해 둠으로써, 기판(211, 213)의 워핑량 및 워핑 형상 등을 포함하는 변형의 상태로부터 산출할 수 있다.
접합 과정 배율은, 접합의 과정에서 기판(211, 213)에 생기는 변형에 기인하여, 새롭게 생기는 배율의 변화이다. 도 10, 도 11, 도 12, 및 도 13은, 접합 과정 배율을 설명하는 도면이다. 도 10, 11, 12에는, 중첩부(300)에서 접합되는 과정에 있는 기판(211, 213)에 있어서의, 기판(211, 213)이 서로 접촉한 접촉 영역과, 기판(211, 213)이 서로 접촉하지 않고 떨어져 있어 이제부터 중첩될 비접촉 영역과의 경계 K의 부근의 영역 Q를 확대해 나타낸다.
도 10에 나타나듯이, 중첩된 두 개의 기판(211, 213)의 접촉 영역이 중앙으로부터 외주를 향하여 면적을 확대하는 과정에서, 경계 K는, 기판(211, 213)의 중앙측으로부터 외주 측을 향하여 이동한다. 경계 K 부근에 있어서, 기판 홀더(223)에 의한 유지로부터 해방된 기판(213)에는 신장이 생긴다. 구체적으로는, 경계 K에 있어서, 기판(213)의 두께 방향의 중앙의 면에 대해서, 기판(213)의 도면 중 하면 측에 있어서는 기판(213)이 신장하고, 도면 중 상면 측에 있어서는 기판(213)이 수축한다.
이것에 의해, 도면 중에 점선으로 나타나듯이, 기판(213)에 있어서, 기판(211)에 접합된 영역의 외단(外端)에 있어서는, 기판(213)의 표면에 있어서의 회로 영역(216)의 설계 사양에 대한 배율이 기판(211)에 대해서 확대한 듯이 변형한다. 이 때문에, 도면 중에 점선의 어긋남으로서 나타나는 것과 같이, 기판 홀더(222)에 유지된 하측의 기판(211)과, 기판 홀더(223)로부터 해방된 상측의 기판(213)과의 사이에, 기판(213)의 신장량, 즉 배율의 상위에 기인하는 위치 어긋남이 생긴다.
또한, 도 11에 나타나듯이, 상기 상태에서 기판(211, 213)이 접촉하여 접합되면, 기판(213)의 확대된 배율이 고정된다. 또한, 도 12에 나타나듯이, 접합에 의해 고정되는 기판(213)의 신장량은, 기판(211, 213)의 외주로 경계 K가 이동하는 만큼 누적된다.
상기와 같은 접합 과정 배율의 양은, 중첩되는 기판(211, 213)의 강성, 기판(211, 213)에 끼워지는 분위기의 점성 등의 물리량에 기초하여 산출할 수 있다. 또, 중첩되는 기판(211, 213)과 동일한 로트(lot)에서 제조된 기판을 중첩하여 생긴 어긋남량을 미리 측정하여 기록하고, 기록한 측정치를 당해 로트의 기판(211, 213)의 접합에 있어서 생기는 접합 과정 배율에 관한 정보로서 제어부(150)가 취득해도 된다.
도 13은, 적층 기판(230)을 구성하는 두 개의 기판(211, 213)의 배율차이에 의한 위치 어긋남의 분포를 나타내는 도면이다. 도시의 어긋남은, 적층 기판(230)의 중심점으로부터 면 방향으로 방사상으로 점증하는 어긋남량을 가진다. 또한, 도시의 배율은, 기판(211, 213)을 중첩하기 전에 생긴 초기 배율 및 평탄화 배율과, 기판(211, 213)을 중첩하는 과정에서 생긴 접합 과정 배율을 포함한다.
또한, 기판(211, 213)을 접합하는 경우는, 일방의 기판, 예를 들면 기판(211)을 유지한 상태에서 타방의 기판(213)을 해방한다. 이 때문에, 기판(211, 213)이 접합되는 시점에서는, 유지된 기판(211)이 형상이 고정되어 있는데 반하여, 해방된 기판(213)은 변형하면서 접합된다. 따라서, 고정된 채로 접합되는 기판(211)에 대해서는 접합 과정 배율을 고려할 필요는 없지만, 해방되는 기판(213)에 대해서는, 접합 과정 배율을 고려하는 것이 바람직하다.
고정된 기판(211)이, 기판 홀더(221)의 형상 등에 의해 변형한 상태로 유지되어 있는 경우, 해방된 기판(213)에 대해서는, 접합 과정 배율과 평탄화 배율과 모두를 고려하는 것이 바람직하고, 또한, 그 기판(213)에 워핑 등의 변형이 있는 경우는, 이 변형을 가미한 접합 과정 배율과 평탄화 배율이 고려되는 것이 바람직하다.
이와 같이, 중첩되는 기판(211, 213)에 있어서의 중첩 후의 최종적인 배율차이는, 기판(211, 213)이 당초에 가지고 있는 초기 배율의 차이에, 기판(211, 213)을 기판 홀더(221, 223) 등에 유지시킨 경우에 생기는 평탄화 배율의 차이와, 접합의 과정에서 유지가 해방되는 기판(213)의 접합 과정 배율이 겹쳐 형성된다.
상술한 바와 같이, 기판(211, 213)을 적층하여 형성되는 적층 기판(230)에 생기는 위치 어긋남은, 초기 배율차이, 평탄화 배율차이, 및 접합 과정 배율의 크기와 관련된다. 또, 기판(211, 213)에 생기는 배율은, 워핑 등의 기판의 변형과 관련된다.
또한, 이들 초기 배율차이, 평탄화 배율차이, 및 접합 과정 배율은, 상기와 같이, 접합 전의 측정, 계산 등에 의해 예측할 수 있다. 따라서, 기판(211, 213)에 있어서 예측된 배율에 기초하여, 접합할 기판(211, 213)의 조합을 접합 전에 판단하여 대응함으로써, 접합에 의해 제조된 적층 기판(230)에 있어서의 위치 어긋남이 과대하게 되는 것을 억제할 수 있다.
도 14는, 도 3에 나타낸 스텝 S101에서 중첩할 기판(211, 213)의 조합을 결정하는 절차의 내용을 나타낸다.
중첩할 기판(211, 213)의 조합을 결정하는 경우, 적층 기판 제조 장치(100)의 제어부(150)는, 우선, 하나의 기판 카세트(120), 또는, 동일한 로트에 속하는 복수의 기판(210) 등, 일 군(群)의 기판(211, 213)의 각각에 대해서, 기판(211, 213)의 만곡에 관한 정보를 수집한다(스텝 S201).
제어부(150)는, 중첩할 기판(211, 213)의 워핑을 포함하는 만곡에 관한 정보를 취득하는 취득부를 형성한다.
기판(211, 213)의 만곡에 관한 정보에는, 기판(211, 213)의 워핑의 크기, 방향 및 워핑되어 있는 부분, 내부 응력 등과 같이, 기판(210)을 측정함으로써 얻어지는 정보와, 기판(211, 213)에 워핑을 일으키게 하는 원인에 관한 정보, 및 그 원인으로부터 추정되는 기판(211, 213)의 워핑의 크기 및 방향 등의 정보가 포함된다.
기판(211, 213)의 워핑을 측정하는 경우, 기판(211, 213)을 면 방향의 중심을 지지하고 중심의 둘레로 회전시키면서, 예를 들면 중첩부(300)에 마련한 현미경 등의 비접촉 거리계에 의해 기판(211, 213)의 표면 또는 이면을 관찰하고, 현미경의 광학계가 가지는 자동 포커싱 기능으로부터 얻어진 거리 정보의 분포에 기초하여, 표면 또는 이면의 위치를 계측한다.
이것에 의해, 기판(211, 213)의 벤딩의 크기, 방향 등을 측정할 수 있다. 기판(211, 213)의 벤딩의 크기 및 방향은, 지지되는 중심을 기준으로 한 경우의 기판(211, 213)의 두께 방향의 표면 또는 이면의 복수의 위치의 변위로부터 구해진다. 본 실시예에서는, 기판(211, 213)의 각각의 복수의 위치에 있어서의 변위의 평균값이, 글로벌 워핑의 크기이다. 기판(211, 213)에 있어서의 벤딩과 워핑과의 차이는, 워핑이 생기지 않은 기판(211, 213)을 동일한 조건으로 측정한 결과에 기초하여 알 수 있다. 따라서, 워핑이 생겨져 있는 기판(211, 213)의 벤딩을 측정한 다음, 당해 차분을 빼는 것에 의해, 기판(211, 213)의 워핑량을 산출할 수 있다.
또한, 기판(211, 213)을 기판 홀더(221) 등에 의해 흡착하여 강제적으로 평탄하게 한 상태에서, 라만 산란(Raman scattering) 등에 의해 기판(211, 213)의 잔류 응력을 계측하고, 이 잔류 응력을 기판의 워핑에 관한 정보로 해도 된다. 또한, 기판(211, 213)의 워핑에 관한 정보는, 적층 기판 제조 장치(100)보다도 전에 행해지는 프로세스로 사용되는 노광 장치, 성막 장치 등의 전(前)처리 장치에서 측정해도 된다. 또, 기판(211, 213)의 워핑의 측정을, 기판(211, 213)을 중첩부(300)에 반입하기 전에 해도 된다. 예를 들면, 적층 기판 제조 장치(100)에 있어서, 프리얼라이너(500)에, 기판(211, 213)의 워핑을 측정하는 측정 장치를 마련해도 된다.
한편, 기판(211, 213)의 워핑을 측정하지 않고, 해석적으로 기판(211, 213)의 워핑에 관한 정보를 취득하는 경우, 기판(211, 213)에 형성한 회로 영역(216) 등의 구조물의 구조, 재료에 관한 정보에 기초하여, 기판(211, 213)에 생기는 워핑의 크기 및 방향 등을 추정해도 된다. 또, 상기 구조물을 형성하는 과정에서 생긴 기판(211, 213)에 대한 처리 프로세스, 즉, 성막 등에 수반하는 열이력(熱履歷), 에칭 등의 화학 처리에 관한 정보를 워핑의 원인이 되는 정보로 하여, 이들 정보에 기초하여 기판(211, 213)에 생기는 워핑을 추정해도 된다.
또, 기판(211, 213)에 생기는 워핑을 추정하는 경우에, 기판(211, 213)에 생긴 워핑의 원인이 될 수 있는 기판(211, 213)의 표면 구조, 기판(210)에 적층된 박막의 막 두께, 성막에 이용한 CVD 장치 등의 성막 장치의 경향, 어긋남, 성막의 절차, 조건 등의 주변 정보를 아울러 참조해도 된다. 이들 주변 정보는, 워핑을 추정하는 것을 목적으로 하여, 새로 측정해도 된다.
또한, 상기와 같은 기판(211, 213)의 워핑을 추정함에 있어서, 동등한 기판을 처리한 과거의 데이터 등을 참조해도 되고, 중첩할 기판(211, 213)과 동등한 기판에 대해서 상정(想定)되는 프로세스의 실험을 하여, 워핑량과 배율의 관계, 워핑량의 차이와 배율차이의 관계, 또는, 배율의 차이, 즉 위치 어긋남량이 임계치 이하가 되는 워핑량의 조합의 데이터를 미리 준비해도 된다. 또한, 중첩할 기판(211, 213)의 성막 구조, 성막 조건에 기초하여, 유한 요소 법 등에 의해 워핑량을 해석적으로 구하여 데이터를 준비해도 된다.
또한, 기판(211, 213)에 대한 변형량의 측정은, 적층 기판 제조 장치(100)의 외부에서 실행해도 되고, 적층 기판 제조 장치(100), 또는 적층 기판 제조 장치(100)를 포함하는 시스템의 내부에 기판(211, 213)의 변형을 측정하는 장치를 편입해도 된다. 또한, 내외의 측정 장치를 병용하여, 측정 항목을 늘려도 된다.
다음에, 제어부(150)는, 스텝 S201에 있어서 만곡에 관한 정보를 취득한 복수의 기판(210)으로부터 임의의 1매의 제1 기판(213)을 선택하고(스텝 S202), 선택한 제1 기판(213)과 잠정적으로 조합될 제2 기판(211)을 중첩한 경우에 각각에 최종적으로 남는 배율을 산출한다(스텝 S203). 이후의 기재에 있어서, 두 개의 기판(211, 213)에 최종적으로 남는 배율을 최종 배율이라고 한다. 또한, 제어부(150)는, 산출된 최종 배율의 차이를, 미리 정해진 임계치와 비교함으로써, 상기 제1 기판(213) 및 제2 기판(211)의 잠정적인 조합이, 적층 기판(230)에 대해서 미리 정해진 조건을 만족하는지 여부를 판단한다(스텝 S204).
또한, 본 실시예에 있어서, 미리 정해진 조건이란, 예를 들면, 기판(211, 213)을 서로 접합시킨 결과, 기판(211, 213) 사이에 전기적인 도통(導通)이 가능해지는 최대 어긋남량에 대응하는 임계치로서, 기판(211, 213)에 각각 접속부 등의 구조물이 마련되어 있는 경우는, 구조물끼리가 적어도 일부에서 접촉할 때의 기판(211, 213) 사이의 위치 어긋남량에 대응하는 값이다. 임계치는, 예를 들면 1.0μm 이하이며, 보다 바람직하게는, 0.5μm 이하이다. 위치 어긋남량이 임계치보다도 큰 경우는, 접속부끼리가 접촉하지 않거나 적절한 전기적 전도를 얻을 수 없거나, 또는 접합부 사이에 소정의 접합 강도가 얻어지지 않는다. 임계치는, 후술하는 변형 보정을 위한 기판 홀더나 보정 기구 등의 보정부에 의한 보정량에 따라 설정해도 된다.
제어부(150)는, 스텝 S204에 있어서, 기판(211, 213)의 잠정적인 조합이 미리 정한 조건을 만족하고 있다고 판단한 경우(스텝 S204：예), 이 기판(211, 213)의 조합에 대해서 스텝 S102(도 3) 이후의 접합의 프로세스를 실행시킨다. 한편, 스텝 S204에 있어서, 기판(211, 213)의 조합이 미리 정한 조건을 만족하지 않다고 판단한 경우(스텝 S204：아니오), 제어부(150)는, 잠정적으로 조합 기판(211, 213)의 접합을 실행하지 않고, 이들 기판(211, 213)이 조건을 만족할 수 있도록 대책을 실행시킨다(스텝 S205).
도 15는, 상기 스텝 S205에 있어서 실행하는 대책의 절차 중 하나를 설명하는 흐름도이다. 제어부(150)는, 우선, 대책을 실행하는 한 장의 제1 기판(213)을 결정한다(스텝 S301). 다음에, 제어부(150)는, 선택한 제1 기판(213)에 대해서, 스텝 S201(도 14)에서 측정된 만곡에 관한 정보를 취득한다(스텝 S302).
그 다음에, 제어부(150)는, 선택한 제1 기판(213)에 대해 취득한 정보와, 제1 기판(213)을 접합시켜 적층 기판(230)으로 한 경우에 미리 정해진 조건을 만족하는 최종 배율의 차이의 값으로부터, 제1 기판(213)에 조합할 수 있는 제2 기판(211)에 허용되는 배율의 범위, 즉, 제1 기판(213)과 접합시킨 결과, 최종적으로 제2 기판(211)에 생기는 배율의 범위를 산출한다. 이 때, 제어부(150)는, 예를 들면 중첩의 과정에서 제1 기판(213)에 생기는 접합 과정 배율을 상쇄할 수 있는 배율을 산출하여, 그 값을 중심으로 한 수치 범위를 허용 범위로 한다.
다음에, 당해 범위의 배율에 대응하는 워핑 등의 변형의 상태를 가지는 제2 기판(211)을, 스텝 S201(도 14)에 있어서 만곡에 관한 정보를 이미 취득한 복수의 기판 중에서 선택하여, 제1 기판(213)에 조합한다(스텝 S303). 이 때, 제어부(150)는, 워핑 등의 만곡에 관한 정보에 기초하여 제2 기판(211)의 최종 배율을 추정하고, 그 최종 배율이 상기한 범위 내에 들어가는 제2 기판을 결정한다(스텝 S303). 이렇게 하여, 접합시킨 경우에, 소정의 조건을 만족하는 적층 기판(230)을 형성할 수 있는 기판의 조합이 형성된다.
상기 스텝 S303에 있어서, 기판(211, 213)을 각각이 평탄한 상태에서 중첩하는 경우는, 기판 홀더(221, 223)에 유지시킨 상태의 배율의 차이, 즉, 기판(211, 213)의 각각의 초기 배율과 평탄화 배율과의 합의 차이가 작아지도록, 제1 기판(213) 및 제2 기판(211)을 조합하는 것이 바람직하다. 각 기판(211, 213)의, 기판 홀더(223, 221)에 유지된 상태의 배율은, 워핑에 관한 정보로부터 산출하거나, 또는, 워핑량과 배율과의 관계로부터 추측할 수도 있다.
또, 스텝 S303에 있어서, 볼록면의 유지면을 가지는 기판 홀더(223)에 유지된 제1 기판(213)과, 평탄한 유지면을 가지는 기판 홀더(221)에 유지된 제2 기판(211)을, 제1 기판(213)의 유지를 해제함으로써 중첩하는 경우는, 평탄한 유지면을 가지는 기판 홀더(221)에 유지된 상태에서의 배율, 즉 초기 배율과 평탄화 배율과의 합과, 제1 기판(213)에 있어서의 최종 배율이 되는 초기 배율과 접합 과정 배율과의 합에 대한 차이가 작은 배율과의 차이가 임계치 이하가 되는 제2 기판(211)을 조합한다. 이 경우, 기판(211, 213)에 있어서의 최종 배율과 기판의 워핑 상태와의 관계는, 미리 실험적으로 구해 두어도 된다.
또, 제2 기판(211)이 기판 홀더(221)에 유지된 상태의 배율, 및 제1 기판(213)의 최종 배율은, 각각 만곡에 관한 정보 또는 워핑량과 배율과의 관계로부터 산출할 수 있다.
이와 같이, 기판(211, 213)의 조합을 결정하는 단계에서, 기판(211, 213)의 워핑 등의 변형에 기초하여 기판(211, 213)을 중첩하는 단계에 있어서의 배율 또는 중첩한 후의 최종 배율을 추정함으로써, 배율의 상위에 기인하는 위치 어긋남을 방지 또는 억제할 수 있다. 또, 중첩하는 단계의 배율의 차이가 임계치 이하가 되는 기판(210)을 조합함으로써, 배율의 상위에 의한 접합 불량이 방지된다.
또, 중첩하는 단계의 배율의 차이가 작은 기판(210)을 조합함으로써, 적어도 위치 어긋남을 작게 할 수 있고, 또한, 후술하는 것과 같이, 기판(210)에 어떠한 보정을 하는 경우라도, 적은 보정으로 위치 어긋남을 해소할 수 있다. 또한, 중첩부(300)에 있어서 위치 맞춤을 하는 단계보다도 전 또는 얼라이먼트 마크의 검출을 행하기 전에 기판의 조합을 결정하는 것에 의해 배율의 상위를 억제함으로써, 중첩부(300)에 있어서의 위치 맞춤을 고속화하여, 적층 기판 제조 장치(100)의 스루풋(throughput)을 향상시킬 수 있다.
또한, 기판(210)의 만곡에 관한 정보에 기초한 조합의 결정은, 상기와 같이, 기판(211, 213)의 중첩의 단계(도 3에 나타낸 스텝 S103)보다도 전인 것이 바람직함과 동시에, 중첩할 기판(211, 213)의 표면의 활성화(도 3에 나타낸 스텝 S106)보다도 전인 것이 바람직하다. 이것에 의해, 기판(211, 213)을 활성화했음에도 불구하고, 중첩의 대상이 되는 조합이 결정될 수 없었던 경우에, 기판(211, 213)의 활성화가 소용없게 되는 것을 회피할 수 있다.
상기 실시예에 있어서, 하나의 로트 또는 카세트 내에서, 배율차이가 허용 범위에 들어가는 조합을 결정할 수 없었던 기판(210)에 대해서는, 조합의 범위를, 다른 로트 또는 다른 기판 카세트(120)로 확대해도 된다. 이 경우, 조합이 결정되지 않은 기판(210)을 수용하는 카세트를 마련하고, 조합해야 할 기판(210)이 발견될 때까지, 당해 카세트에서 대기해 두어도 된다.
상기 실시예에서는, 제1 기판(213) 및 제2 기판(211)의 만곡에 관한 정보로부터 추측한 위치 어긋남량 및 배율 등에 기초하여, 제1 기판(213) 및 제2 기판(211)의 조합을 결정했지만, 이것을 대신하여, 제1 기판(213)의 변형의 종류 및 변형량 등의 변형의 상태, 및 제2 기판(211)의 변형의 상태에 기초하여 조합을 결정해도 된다. 변형의 상태는, 만곡에 관한 정보 중 하나이며, 워핑 형상 및 워핑량 등의 워핑 상태가 포함된다. 이 경우, 조합을 위해서 만족해야 할 조건은, 제1 기판(213)의 변형의 상태와 제2 기판(211)의 변형의 상태와의 조합이, 미리 정한 변형의 상태의 조합에 해당하는 것을 포함한다. 이와 같이 제1 기판(213) 및 제2 기판(211)에 있어서의 변형의 상태와 같은, 형상에 기초하여 조합을 결정할 수 있다.
또, 상기한 실시예에 있어서, 기판(211, 213)의 로컬 워핑을 고려하여 기판(211, 213)의 조합을 결정해도 된다. 기판(211, 213)이 워핑된 영역의 워핑 상태를 상기한 글로벌 워핑과 마찬가지로 측정 및 추정할 수 있고, 또, 로컬 워핑에 관한 정보와 변형을 관계지어 둘 수 있다. 이 경우, 두 개의 기판(211, 213)이 대향한 상태에서의 워핑 상태가, 두 개의 기판(211, 213)의 표면에 따른 평면에 관해서 거울상(鏡像) 관계가 되는 기판을 조합한다. 그리고 이 조합된 두 개의 기판(211, 213)을 접합할 때에는, 양쪽의 기판(211, 213)을 기판 홀더(221, 213)로부터 해방하는 것이 바람직하다. 이것에 의해, 양 기판(211, 213)의 로컬 워핑이 생기고 있는 영역에 동등한 변형을 일으키게 할 수 있으므로, 로컬 워핑 영역에 있어서의 변형의 차이에 의한 위치 어긋남이 억제된다.
중첩에 제공하는 기판(210)은, 당초에는, 도 16의 도면 중 좌측으로 나타나듯이, 여러가지 워핑 상태를 랜덤으로 가진다. 그래서, 적층 기판 제조 장치(100)의 제어부(150)는, 스텝 S201에 있어서 기판(210)의 각각의 만곡에 관한 정보를 취득하면, 취득한 정보에 기초하여, 하나의 로트 또는 기판 카세트(120)에 포함되는 기판(210)의 만곡에 관한 정보를 취득한 다음, 기판(210)을 워핑의 크기에 따라서 배열한다.
여기서, 기판(210)의 배열은, 기판(210)을 이동시키지 않아도, 기판(210)을 식별하는 코드와 기판 카세트(120) 내에서의 수용 위치를 관련지어 제어부(150)가 처리함으로써, 예를 들면, 하나의 기판 카세트(120)에 수용된 복수의 기판(210)에 서열을 붙여도 된다. 이것에 의해, 서열을 붙여진 복수의 기판(210)을 차례로 조합하여 중첩함으로써, 배율차이가 카세트 또는 로트 내에서 균일하게 되어, 전체적으로 품질이 높은 적층 기판(230)이 제조된다.
한편, 소터(sorter) 등을 이용하여, 위치 어긋남이 임계치 이하가 되는 기판(210)의 쌍이 서로 이웃하도록 기판 카세트(120)에 수용함으로써, 적층 기판 제조 장치(100)의 제어부(150)는, 기판 카세트(120) 내의 기판(210)을, 단순하게 차례로 처리함으로써, 적절한 조합으로 접합을 실행할 수 있다. 이것에 의해, 제어부(150)의 부하를 줄여, 스루풋을 향상할 수 있다.
또, 이하에 서술하듯이, 적층 기판 제조 장치(100) 내에서 기판(210)의 조합을 결정하는 것을 대신하여, 적층 기판 제조 장치(100)와는 다른 장치에서 조합을 결정해도 된다.
이 경우, 적층 기판 제조 장치(100)와는 다른 장치에서 기판(210)의 워핑을 포함하는 형상을 계측한다. 다른 장치는, 접합되는 기판(210)을 접합의 전 단계에서 처리하는 기판 처리 장치, 예를 들면 노광 장치, 성막 장치 및 연마 장치 등을 포함한다.
이 변형된 기판(210)의 형상의 정보에 기초하여, 복수의 기판(210)을 예를 들면 워핑량마다 개별의 기판 카세트(120)로 구분한다. 또는, 하나의 기판 카세트(120) 내에서 각 기판(210)을 식별하는 식별 정보와, 각 기판(210)의 만곡에 관한 정보를 대응지어 기억해 둔다. 이 구분은, 소터를 이용해도 된다. 동일 로트 내에서 구분하는 경우는, 기판(210)이 원래 수용되어 있던 카세트로부터 전용의 기판 카세트에 다시 넣을 필요는 없지만, 로트 사이에서 구분하는 경우는, 전용의 기판 카세트에 다시 넣어도 되고, 복수의 기판 카세트를 적층 기판 제조 장치에 늘어놓아 세트해도 된다.
기판 처리 장치의 제어부는, 복수의 기판(210)과 만곡에 관한 정보를 대응지은 데이터를 격납한 데이터 서버로부터 데이터를 읽어들여 조합을 결정하거나, 또는, 조합을 결정하는 조합 처리부에 조합을 행하는 취지의 지시 신호를 출력하여 처리시킨다. 기판 처리 장치의 제어부는, 조합한 기판(210)의 세트를 접합하는 지시를 나타내는 신호를, 적층 기판 제조 장치(100)에 출력한다. 적층 기판 제조 장치(100)는, 기판 처리부의 제어부로부터 받은 신호에 기초하여, 세트된 기판 카세트 내의 기판을, 기판 처리 장치의 제어부의 지시에 따라서 접합한다.
도 17은, 스텝 S205(도 14)에 대해 실행하는 대책의 절차 중 하나를 설명하는 흐름도이다. 우선, 제어부(150)는, 기판의 만곡에 관한 정보를 수집한 일 군의 기판(210)으로부터 임의의 제1 기판(213) 및 제2 기판(211)의 조합을 선택한다(스텝 S401). 즉, 제어부(150)는, 복수의 기판(210) 중에서 소정의 조건을 만족하는 제1 기판(213) 및 제2 기판(211)의 조합을 선택하는 선택부로서 기능한다. 다만, 여기서 선택된 조합은, 스텝 S204(도 14)에 있어서, 조건을 만족하지 않는 것이 이미 판단된 조합이다.
다음에, 제어부(150)는, 선택한 1세트의 기판(211, 213)에 대해서, 스텝 S201(도 14)에서 측정된 만곡에 관한 정보를 취득한다(스텝 S402). 이것에 의해, 제어부(150)는, 이 제1 기판(213) 및 제2 기판(211)의 조합에 있어서의 최종 배율과 주어진 조건과의 괴리를 파악하여, 조건을 만족하기 위해서 실행해야 할 보정량을 산출할 수 있다. 즉, 제어부(150)는, 두 개의 기판(211, 213)을 접합한 경우의 위치 어긋남량을 추측하는 추측부로서 기능한다. 여기서, 보정량이란, 서로 접합되는 두 개의 기판(211, 213)의 위치 어긋남이 임계치 이하가 되도록, 두 개의 기판(210) 중 적어도 일방에 생기게 하는 변형량이다.
따라서, 기판 홀더(223) 및 후술하는 보정부(602) 등에 의해 기판(211, 213) 중 적어도 일방의 변형의 상태를 변화시킴으로써, 추정되는 배율을 변화시켜(스텝 S403), 선택한 제1 기판(213)의 최종 배율을, 설계 사양의 배율로 근접시키다.
또한, 기판(211, 213)을 중첩하지 않은 상태에서, 기판(211, 213) 중 적어도 일방의 형상을 변화시킴으로써, 기판(211, 213)의 변형량을 변화시켜도 된다. 또, 기판(211, 213)의 각각을 설계 사양에 따르도록 형상을 변화시켜도 되지만, 적층할 기판(211, 213) 중 어느 일방에 타방을 맞추도록, 기판(211, 213) 중 어느 일방의 형상을 변화시켜도 된다. 또, 상기한 기판(211, 213)에 관한 정보로서 기록된 기판의 비선형 변형 등도 맞추어 보정해도 된다.
또한, 제어부(150)는, 접합 과정 배율과 같이 중첩의 과정에서 생기는 배율에 알맞은 당초 배율을 산출하여, 산출한 당초 배율에 대한 차이가 임계치 이하가 되는 배율을 가지는 제2 기판(211)을 결정해도 된다.
또한, 나아가, 제어부(150)는, 결정한 제2 기판(211)의 배율을, 보정부(601, 602, 603) 등에 의해 보정하여, 중첩 후의 기판(211, 213)의 배율차이가 임계치 이하가 되도록 한다. 이렇게 하여, 적층 기판(230)에 있어서의 기판(211, 213)의 배율차이를 매우 작게 할 수 있다.
또한, 스텝 S403에서 어느 하나의 기판(211, 213)을 보정해도, 미리 정해진 조건을 만족하지 못하는 것이 판명되었을 경우는, 도 14에 나타낸 절차에 따라서 기판(211, 213)의 조합을 변경해도 된다. 또, 그런데도 조합이 발견되지 않았던 기판(211, 213)은, 일단 프로세스에서 제외하여, 조합할 수 있는 기판이 생길 때까지 대기시켜도 된다.
또한, 상기 예에서는, 접합시키는 기판(211, 213)이, 어디까지나 당초의 조건을 만족하는 것을 조건으로서 기판(211, 213)을 처리했다. 그렇지만, 예를 들면, 조건을 만족할 수 없는 기판(211, 213)의 조합이 발생하여 다른 기판(211)을 선택하는 단계에, 당초의 임계치에, 미리 정한 다른 값을 더함으로써, 조건을 만족할 수 있는 범위를 확장해도 된다. 이것에 의해, 정밀도의 저하를 미리 상정한 범위로 억제함과 아울러, 기판(211, 213)의 수율을 향상할 수 있다.
도 18은, 스텝 S403(도 16)에 있어서 기판(210)의 변형을 보정하는 방법의 하나로서, 기판(210)의 초기 배율을 보정하는 방법을 설명하는 도면이다. 도 18에는, 기판(211)을 기판 홀더(221)에 유지시킨 상태가 나타내진다.
여기서, 기판 홀더(221)는, 주연(周緣, 둘레 가장자리)부로부터 중앙부로 향해서 두께가 서서히 증가하는 단면 형상을 가진다. 이것에 의해, 만곡한 유지면(225)을 가진다. 기판 홀더(221)에 흡착하여 유지된 기판(211)은, 유지면(225)에 밀착하고, 유지면(225)의 형상을 따라 만곡한다. 따라서, 유지면의 표면이 곡면, 예를 들면, 원통면, 구면, 포물(抛物)면 등을 이루는 경우는, 흡착된 기판(213)도, 그러한 곡면을 이루도록 형상이 변화한다.
이러한 형상의 유지면(225)에 기판(211)이 흡착된 경우, 기판(211)이 만곡한 상태에서는, 도면 중에 일점 쇄선으로 나타내는 기판(213)의 두께 방향의 중심부 A와 비교하여, 기판(211)의 도면 중의 상면인 표면에서는, 기판(211)의 표면이 중심으로부터 주연부를 향해서 면 방향으로 확대하도록 형상이 변화한다. 또, 기판(211)의 도면 중의 하면인 이면에 있어서는, 기판(211)의 표면이 중심으로부터 주연부를 향해서 면 방향으로 축소하도록 형상이 변화한다.
이와 같이, 기판(211)을 기판 홀더(221)에 유지시킴으로써, 기판(211)의 도면 중 상측의 표면은, 기판(211)이 평탄한 상태와 비교하면 확대된다. 이러한 형상의 변화에 의해, 다른 기판(213)과의 배율차이에 의한 위치 어긋남을 보정할 수 있다. 또한, 만곡한 유지면(225)의 곡율이 다른 복수의 기판 홀더(221)를 준비하면, 배율에 대한 보정량을 조절할 수도 있다.
도 19는, 만곡부의 일례로서 중첩부(300)에 편입할 수 있는 보정부(601)의 모식적 단면도이다. 보정부(601)는, 도시의 예에서는, 중첩부(300)의 하 스테이지(332)에 마련되며, 상기한 스텝 S403(도 17 참조)에 있어서, 보정을 위해서 기판(211)의 형상을 변화시켜 만곡시키는 경우에 사용한다.
보정부(601)는, 베이스부(411), 복수의 액추에이터(412), 및 흡착부(413)를 포함한다. 베이스부(411)는, 액추에이터(412)를 매개로 흡착부(413)를 지지한다.
흡착부(413)는, 진공 척, 정전 척 등의 흡착 기구를 가지고, 하 스테이지(332)의 상면을 형성한다. 흡착부(413)는, 반입된 기판 홀더(221)를 흡착하여 유지한다.
액추에이터(412)는, 흡착부(413)의 하부에서 흡착부(413)의 하면을 따라서 복수 배치되어 있다. 또, 복수의 액추에이터(412)는, 제어부(150)의 제어하에서, 외부로부터 펌프(415) 및 밸브(416)를 통해서 작동 유체가 공급됨으로써 개별적으로 구동한다. 이것에 의해 복수의 액추에이터(412)는, 하 스테이지(332)의 두께 방향, 즉 기판(211, 213)의 중첩 방향으로, 개별적으로 다른 신축량으로 신축하여, 흡착부(413)의 결합된 영역을 상승 또는 하강시킨다.
또, 복수의 액추에이터(412)는, 각각 링크를 통해서 흡착부(413)에 결합된다. 흡착부(413)의 중앙부는, 지주(支柱)(414)에 의해 베이스부(411)에 결합된다. 보정부(601)에 있어서 액추에이터(412)가 동작한 경우, 액추에이터(412)가 결합된 영역마다 흡착부(413)의 표면이 두께 방향으로 변위한다.
도 20은, 보정부(601)의 모식적 평면도이며, 보정부(601)에 있어서의 액추에이터(412)의 레이아웃을 나타내는 도면이다. 보정부(601)에 있어서, 액추에이터(412)는, 지주(414)를 중심으로 방사 모양으로 배치된다. 또, 액추에이터(412)의 배열은, 지주(414)를 중심으로 한 동심원 모양으로도 파악할 수 있다. 액추에이터(412)의 배치는 도시의 것에 한정되지 않고, 예를 들면 격자 모양, 소용돌이 모양 등으로 배치해도 된다. 이것에 의해, 기판(211)을, 동심원 모양, 방사 모양, 소용돌이 모양 등으로 형상을 변화시켜 보정할 수도 있다.
도 21은, 보정부(601)의 동작을 설명하는 도면이다. 도시와 같이, 밸브(416)를 개별적으로 개폐함으로써 액추에이터(412)를 신축시켜, 흡착부(413)의 형상을 변화시킬 수 있다. 따라서, 흡착부(413)가 기판 홀더(221)를 흡착하고 있고, 한편, 기판 홀더(221)가 기판(211)을 유지하고 있는 상태이면, 흡착부(413)의 형상을 변화시킴으로써, 기판 홀더(221) 및 기판(211)의 형상을 변화하여 만곡시킬 수 있다.
도 20에 나타낸 대로, 액추에이터(412)는, 동심원 모양, 즉, 하 스테이지(332)의 원주 방향으로 배열되어 있다고 간주할 수 있다. 따라서, 도 21에 점선 M으로 나타나듯이, 둘레마다의 액추에이터(412)를 그룹으로 하여, 주연(周緣)에 가까워질수록 구동량을 크고 함으로써, 흡착부(413)의 표면에 있어서 중앙을 융기시켜, 구면, 포물면, 원통면 등의 형상으로 변화시킬 수 있다.
이것에 의해, 만곡한 기판 홀더(221)에 기판(211)을 유지시킨 경우와 마찬가지로, 기판(211)을, 구면, 포물면 등을 따라 형상을 변화시켜 만곡시킬 수 있다. 따라서, 보정부(601)에 있어서는, 도면 중에 일점 쇄선으로 나타내는 기판(213)의 두께 방향의 중심부 B와 비교하면, 기판(211)의 도면 중 상면에서는, 기판(211)의 표면이 면 방향으로 확대하도록 형상을 변화시킨다. 또, 기판(211)의 도면 중 하면에 있어서는, 기판(211)의 표면이 면 방향으로 축소하도록 형상을 변화시킨다. 또한, 복수의 액추에이터(412)의 신축량을 개별적으로 제어함으로써, 원통면 등의 다른 형상 외, 복수의 요철부를 포함하는 형상으로 기판(211)의 형상을 변화시켜 만곡시킴으로써, 비선형 변형을 보정할 수도 있다.
따라서, 제어부(150)를 통해서 보정부(601)의 액추에이터(412)를 개별적으로 동작시킴으로써, 기판(211)의 표면에 있어서의 회로 영역(216)의 설계 사양에 대한 어긋남을, 부분적 또는 전체적으로 조정할 수 있다. 또, 액추에이터(412)의 동작량에 의해 형상을 변화시키는 양을 조정할 수 있다.
상기 예에서는, 흡착부(413)가, 중앙에서 솟아오르는 형상을 가지고 있었다. 그렇지만, 흡착부(413)의 주연부에 있어서 액추에이터(412)의 동작량을 증가시키고, 흡착부(413)의 주연부에 대해서 중앙부를 함몰시킴으로써, 기판(211)의 표면에 있어서의 회로 영역(216)의 배율을 축소할 수도 있다.
또, 상기 예에서는, 중첩부(300)를 하 스테이지(332)에 보정부(601)를 편입했지만, 상 스테이지(322)에 보정부(601)를 편입하여, 상 스테이지(322)에 있어서 기판(213)을 보정해도 된다. 또한, 나아가, 상 스테이지(322) 및 하 스테이지(332) 모두에 보정부(601)를 편입해도 된다. 또한, 상 스테이지(322)와 하 스테이지(332)에서 보정을 분담해도 된다. 기판(211, 213)의 배율의 보정은, 상기 방법으로 한정되지 않고, 온도 조절에 의한 열팽창 또는 열수축 등, 다른 보정 방법을 더 도입해도 된다.
도 22는, 스텝 S403(도 16)에 있어서 기판(210)의 변형을 보정하는 방법의 하나로서, 기판(210)의 접합 과정 배율을 보정하는 방법을 설명하는 도면이다. 도면 중 하측의 기판(211)은, 중앙이 돌출한 기판 홀더(221)에 유지됨으로써, 배율이 확대되고 있다. 여기서 보정된 기판(211)의 배율은, 기판(213)의 접합 과정 배율을 전망한 것이다. 따라서, 기판(211, 213)의 배율의 상위에 기인하는 어긋남은 저감된다.
기판 홀더(221)의 유지면(225)이, 중앙에서 솟아오르는 형상을 가지고 있었다. 그렇지만, 유지면(225)의 주연부에 대해서 중앙부가 함몰한 기판 홀더(223)를 준비해 기판(211)을 유지시킴으로써, 기판(211) 표면에 있어서의 배율을 축소할 수 있고, 회로 영역(216)의 설계 사양에 대한 위치 어긋남을 조정할 수도 있다.
도 23은, 중첩부(300)에 편입하여 기판(211, 213)의 접합 과정 배율을 보정할 수 있는 다른 보정부(602)의 모식적 단면도이다. 보정부(602)는 중첩부(300)에서 사용되는 기판 홀더(221, 223)에 편입되어 있다. 이 보정부(602)는, 만곡한 유지면(225)을 가지는 기판 홀더(221), 상기한 보정부(601) 등으로 병용할 수도 있다. 또, 보정부(602)를, 기판 홀더(221)가 기판(211)을 흡착하는 경우에 이용하는 정전 척과 겸용할 수도 있다.
보정부(602)는, 스위치(434), 정전 척(436), 및 전압원(432)을 가진다. 정전 척(436)은, 기판 홀더(221, 223)에 매설된다. 정전 척(436)의 각각은, 개별의 스위치(434)를 통해서, 공통의 전압원(432)에 결합된다. 이것에 의해, 정전 척(436)의 각각은, 제어부(150)의 제어하에 개폐하는 스위치(434)가 닫힌 경우에, 기판 홀더(221, 223)의 표면에서 흡착력을 발생하여, 기판(211, 213)을 흡착한다.
보정부(602)에 있어서의 정전 척(436)은, 기판 홀더(221, 223)에 있어서 기판(213)을 유지하는 유지면 전체에 배치된다. 이것에 의해, 기판 홀더(221, 223)는 각각 복수의 흡착 영역을 가진다. 따라서, 스위치(434) 중 어느 하나가 닫힌 경우에, 대응하는 정전 척(436)이 흡착력을 발생하여, 기판 홀더(223)의 유지면에 있어서의 임의의 위치에서, 기판(211, 213)에 대해서 흡착력을 작용시킨다. 또한, 모든 스위치(434)를 닫은 경우는, 모든 정전 척(436)이 흡착력을 발생하여, 기판(211, 213)을 기판 홀더(221, 223)에 강고하게 유지시킨다.
도 24는, 보정부(602)의 보정 동작을 설명하는 도면이다. 도 24에 있어서는, 도 22와 마찬가지로, 중첩의 과정에 있는 기판(211, 213)의 일부가 나타내진다.
중첩 과정에 있어서, 기판(213)의 형상에 변화가 생기고 있는 경계 K 부근의 영역에, 보정부(602)에 의해, 도면 중 상방으로부터 기판(213)에 대해서 흡착력을 작용시키면, 보정을 하지 않은 경우의 형상의 변화에 대해서, 보다 큰 형상의 변화가 기판(213)에 생긴다. 이것에 의해, 정전 척(436)을 동작시킨 개소에 있어서, 기판(213)의 신장량을 보다 크게 하는 보정을 할 수 있다.
또, 중첩 과정에 있어서, 기판 홀더(221)에 의한 기판(211)의 유지를 부분적으로 해제하면, 당해 영역에 있어서는, 상측의 기판(213)으로부터의 인장력에 의해, 하측의 기판(211)이 기판 홀더(221)로부터 떠올라 만곡한다. 이것에 의해, 하측의 기판(211)의 표면이 신장하도록 형상이 변화하기 때문에, 이 신장량의 부분, 상측의 기판(213)의 표면의 신장량과의 차이가 작아진다. 따라서, 기판(211)의 워핑량, 즉 신장량을 조정함으로써, 기판(211, 213) 사이의 배율차이에 의한 위치 어긋남을 작게 할 수 있다.
또한, 하 스테이지(332)에 있어서 보정 목적으로 기판(211)의 유지를 해제하는 경우에는, 유지력을 완전히 소실시키는 것 대신에, 유지력을 약하게 하는데 그쳐도 된다. 이와 같이, 기판 홀더(221)에 의한 기판(211)의 유지력을 조정함으로써, 기판(211)의 배율을 조절할 수 있고, 기판(213)과의 배율차이에 의한 위치 어긋남을 보정할 수 있다.
이와 같이, 보정부(602)의 동작에 의해, 기판(211, 213) 상호의 배율의 상위를 억제할 수 있다. 또, 기판 홀더(221, 223) 전체에 배치된 정전 척(436)은, 개별적으로 흡착력을 발생 또는 차단할 수 있다. 따라서, 기판(211, 213)에 있어서의 신장량의 불균일이 복잡하게 분포하고 있는 경우라도, 보정부(602)에 의해 보정할 수 있다.
또한, 상기 예에서는, 하 스테이지(332)가 유지하는 기판(211)에 대해서, 상 스테이지(322)에 의한 기판(213)의 유지를 한 번에 해방함으로써, 기판(213)의 자율적인 접합에 의해 기판(211, 213)을 중첩하였다. 그렇지만, 정전 척(436)의 흡착력을, 상 스테이지(322)의 면 방향에 대해 기판의 중심부로부터 외측을 향해 차례로 소거함으로써, 기판(213)의 자율적인 접합을 억제하여, 기판(211, 213)의 접촉 영역의 확장, 즉 경계 K의 이동 속도, 이동 시간, 이동 방향 등을 제어해도 된다. 이것에 의해, 외주에 가까워질수록 배율의 변화가 누적되어, 외주에 가까워질수록 배율차이가 증가하는 것을 억제할 수 있다.
도 25는, 중첩부(300)에 편입하여 기판(211, 213)의 접합 과정 배율을 보정할 수 있는 다른 보정부(603)의 모식적 단면도이다. 보정부(603)는 중첩부(300) 상 스테이지(322)에서 사용되는 기판 홀더(223)에 편입되어 있다.
보정부(603)는, 기판 홀더(223)에 마련되고, 기판 홀더(223)에 유지된 기판(213)을 향해 개구한 복수의 개구부(426)를 포함한다. 개구부(426)의 각각의 일단은, 상 스테이지(322)를 통해서, 밸브(424)를 거쳐 압력원에 연통한다. 압력원(422)은, 예를 들면, 압축된 건조공기 등의 가압 유체이다. 밸브(424)는, 제어부(150)의 제어하에 개별적으로 개폐된다. 밸브(424)가 열린 경우는, 대응하는 개구부(426)로부터 가압 유체가 분사된다.
도 26은, 보정부(603)에 있어서의 개구부(426)의 레이아웃을 나타내는 도면이다. 개구부(426)는, 기판 홀더(223)에 있어서 기판(213)을 유지하는 유지면 전체에 배치된다. 따라서, 밸브(424) 중 어느 하나를 여는 것에 의해, 기판 홀더(223)의 유지면에 있어서의 임의의 위치에서, 가압 유체를 도면 중 하부를 향해 분사할 수 있다.
기판 홀더(223)는, 예를 들면 정전 척에 의해 기판(213)을 유지한다. 정전 척은, 전력 공급을 차단함으로써 흡착력을 해소할 수 있지만, 잔류 전하 등에 의해 유지하고 있던 기판(213)이 해방될 때까지 타임 래그(lag)가 생긴다. 여기서, 정전 척에의 급전을 차단한 직후에, 기판 홀더(223) 전체의 개구부(426)로부터 가압 유체를 분사하여, 기판(213)을 즉석에서 해방할 수 있다.
도 27은, 보정부(603)의 보정 동작을 나타내는 모식도이다. 도 27에 있어서는, 도 24와 마찬가지로, 중첩의 과정에 있는 기판(211, 213)의 일부가 나타내진다.
중첩의 과정에 있어서, 기판(213)의 형상이 변화하고 있는 경계 K 부근의 영역에, 보정부(603)에 의해, 도면 중 상방으로부터 가압 유체(427)를 분사하면, 기판(213)이 타방의 기판(211)을 향해 밀려서 형상의 변화량이 감소한다. 이것에 의해, 가압 유체를 불어내는 개소에 있어서, 기판(213)의 신장량을 보다 작게 하는 보정을 할 수 있다.
이와 같이, 보정부(603)가 동작함으로써, 기판(213)에 있어서의 신장을 억제할 수 있으므로, 기판(211, 213) 상호 사이의 배율차이에 의한 위치 어긋남을 보정할 수 있다. 또한, 보정부(603)에 있어서, 개구부(426)는, 개별적으로 가압 유체를 분사할 수 있다. 따라서, 보정해야 할 기판(213)의 신장량의 분포가 불균일인 경우도, 기판(213)의 영역마다 다른 보정량으로 보정할 수 있다.
또한, 상기 예에서는, 상 스테이지(322)에 보정부(603)를 마련하는 경우에 대해 설명했다. 그렇지만, 하 스테이지(332)에 유지된 기판(211)을 해방하여 기판(213)에 접합시키는 구조의 중첩부(300)에서는, 보정부(603)를 하 스테이지(332)에 마련하여, 도면 중 하측의 기판(211)의 신장량을 보정해도 된다. 또한, 하 스테이지(332) 및 상 스테이지(322) 모두에 보정부(603)를 마련하여, 양쪽의 기판(211, 213)에서 보정을 실행해도 된다.
또, 도 15를 이용하여 설명한 기판(211, 213)의 조합에 의한 배율차이의 억제에 더하여, 도 18에 나타낸 곡면 모양의 유지면(225)을 가지는 기판 홀더(221)를 이용한 배율 보정, 도 19 등에 나타낸 보정부(601), 도 23에 나타낸 보정부(602), 도 25 등에 나타낸 보정부(603) 등에 의한 배율 보정을 병용해도 된다.
이 경우, 소정의 조건에 적합한 두 개의 기판(211, 213)의 조합을 결정할 때, 두 개의 기판(211, 213)의 위치 어긋남량이, 상기한 보정 수단으로 보정 가능한 크기를 가지는 조합을 결정한다. 즉, 기판(211, 213)의 위치 어긋남량과 위치 어긋남량의 임계치와의 차이, 즉 필요한 보정량이, 상기한 보정 수단의 최대 보정량 보다도 작아지는 기판(211, 213)의 조합을 결정한다.
이것에 의해, 만곡에 관한 정보에 기초하여 제1 기판(213)에 맞추어 제2 기판(211)을 결정할 때에 해소할 수 없었던 변형차이에 의한 위치 어긋남을 감소시킬 수 있으므로, 위치 어긋남량이 임계치 이하가 되는 조합을 결정할 수 없는 경우에서도, 보정 수단을 이용함으로써 조합 수를 늘릴 수 있다.
또한, 액추에이터(412) 등을 구비한 보정 기구에서 곡면상의 유지면(225)을 가지는 기판 홀더(221)의 형상을 변화시킴으로써, 기판 홀더(221)의 볼록량을 연속적으로 변화시킬 수 있으므로, 기판 홀더(221)에 의한 보정량을 조정할 수 있다. 또, 기판(211, 213)의 온도차, 기판(211, 213)에 대한 흡착력 등을 이용한 보정 기구에 의해, 기판(211, 213)의 워핑, 변형 등에 대한 보정량을 조정할 수 있다. 이것에 의해, 보정 범위를 확장하여, 기판(210)의 이용 효율을 더욱 향상할 수 있다.
또, 상기한 예와 같이 기판의 만곡에 관한 정보에 기초하여, 보정 기구에 의해 기판 사이의 위치 어긋남을 보정하는 경우, 취득부가 취득하는 정보는, 변형을 보정하는 경우의 보정 방법, 보정량 등의 정보라도 된다. 또한, 취득부가 취득하는 정보는, 보정량을 산출하기 위한 보정량 이외의 정보라도 된다. 여기서, 보정량 이외의 정보란, 예를 들면, 기판(210)의 로트 번호, 기판(210)을 전 공정에서 처리하는 경우에 사용한 설비의 ID, 중첩하기까지 기판(210)에 대해서 한 처리의 이력, 기판(210)의 사양 등을 예시할 수 있다.
또, 도 17에 나타내는 절차에서 상기한 보정 수단을 이용하여 위치 어긋남을 보정하는 경우, 도 14의 S204에 있어서, 두 개의 기판(211, 213)의 만곡에 관한 정보로부터 산출 또는 추측한 두 개의 기판(211, 213)의 위치 어긋남량, 또는, 위치 어긋남량과 위치 어긋남량의 임계치와의 차이, 즉 필요한 보정량이, 상기한 보정 수단에서 보정 가능한 크기 이하인지 여부를, 소정의 조건이라고 해도 된다. 이 조건을 만족하는 경우는, 상기한 보정 수단에 의해 보정을 실시하고, 조건을 만족하지 않은 경우는, 도 15에 나타내는 스텝을 따라서, 당해 조건을 만족하는 기판의 조합을 결정한다.
이와 같이, 기판(211, 213)의 만곡에 관한 정보를 미리 취득하고, 중첩 후의 배율을 포함하는 변형 또는 위치 어긋남을 추측함으로써, 적층에 관해서 상성(相性)이 좋은 기판(211, 213)을 조합할 수 있다. 이것에 의해, 배율 등에 기인하는 위치 어긋남이 임계치 이하가 되는 적층 기판(230)을 효율적으로 제조할 수 있다. 또, 중첩할 기판(211, 213)에 배율 등의 상위가 있어도, 배율차이를 억제하는 보정을 효율적으로 실행할 수 있어, 위치 어긋남이 적은 적층 기판(230)의 생산성과 수율을 향상할 수 있다.
또, 상기 실시예에 있어서, 기판(211, 213)의 만곡에 관한 정보로부터 예측한 배율과, 기판(211, 213) 상의 얼라이먼트 마크(218)에 기초하는 글로벌 얼라이먼트 또는 향상된(enhanced) 글로벌 얼라이먼트에 의해 계측한 접합 전의 배율, 또는 접합 후의 배율과의 차분을 구하여, 당해 차분이 미리 정한 임계치보다도 큰 경우는, 다음번부터의 측정 및 판정의 임계치 등에 이 차분을 반영시켜도 된다. 이것에 의해, 기판(211, 213)의 위치 맞춤 정밀도를, 보다 향상시킬 수 있다.
이 경우, 제어부(150)는, 기판(211, 213)마다, 또는, 중첩하는 기판(211, 213)의 조합이 정해져 있는 경우는 당해 조합마다, 기판(211, 213)에 관한 정보로서, 얼라이먼트 마크(218)의 위치 정보로부터 기판(211, 213)의 변형의 상태를 산출하여 기록해도 된다.
또, 상기한 실시예에서는, 기판(211, 213)에 생긴 배율 변형의 상태에 기초하여 조합의 적부를 판단한 예를 나타냈지만, 이것을 대신하여, 또는, 이것에 더하여, 기판(211, 213)의 각각에 생긴 직교 변형의 상태에 기초하여 조합의 적부를 판단해도 된다. 두 개의 기판(211, 213)의 각각에 직교 변형이 생기고 있는 경우에는, 일방의 기판을 회전시킴으로써, 두 개의 기판(211, 213) 사이의 위치 어긋남량이 임계치 이하가 되는지 여부를 검출하여, 임계치 이하가 되는 경우에는, 적절한 조합이라고 판단해도 된다.
도 28은, 스텝 S205(도 14)에 있어서 실행하는 대책의 다른 절차를 설명하는 흐름도이다. 우선, 제어부(150)는, 만곡에 관한 정보를 수집한 일 군의 기판(210)으로부터 임의의 제1 기판(213)을 선택한다(스텝 S501). 다만, 여기서 선택된 조합은, 스텝 S204(도 14)에 있어서, 조건을 만족하지 않는다고 판단된 조합으로부터 추려진 기판(213)이다.
다음에, 제어부(150)는, 선택한 제1 기판(213)에 대해서, 스텝 S201(도 14)에서 측정된 만곡에 관한 정보를 취득한다(스텝 S502). 이것에 의해, 제어부(150)는, 이 제1 기판(213)에 조합함으로써 소정의 조건을 만족하는 제2 기판(211)의 배율을 산출할 수 있다. 여기서, 제어부(150)는, 기판(211, 213)의 제조 설비에 제2 기판(211)의 요구 사양을 나타내는 정보를 출력하고, 선택한 제1 기판(213)과 조합하여 적층 기판(230)으로 한 경우에 조건을 만족할 수 있는 제2 기판(211)을 제조시킨다(스텝 S503).
이렇게 하여, 제1 기판(213)에 조합하는 것을 전제로 해서 제2 기판(211)을 제조함으로써, 제1 기판(213)을 이용하여, 조건을 확실히 만족하는 적층 기판(230)을 제작할 수 있다. 또한, 스텝 S503에 있어서, 제1 기판(213)에 조합하는 제2 기판(211)을 제조하는 것 외에, 다른 로트 또는 다른 라인에서, 조합을 찾아내지 못하여 스톡(stock)되어 있던 기판(210)에, 제1 기판(213)에 적합한 것이 있으면, 그것을 이용해도 된다.
또한, 조합하는 기판(210)을 결정할 수 없었던 경우에, 당해 기판(210)에 조합하기에 적절한 배율을 가지는 기판(210)을 제작해도 된다.
예를 들면, 기존의 제1 기판(213)에 대해서, 최종 배율의 차이가 임계치 이하가 되는 제2 기판(211)을 나중에 제조해도 된다. 이 경우, 최종적인 배율차이가 임계치 이하가 되는 기판(211)의 워핑량을 역산하여, 웨이퍼의 제조로부터, 성막을 포함하는 기판(211)의 제조 과정에서, 제1 기판(213)의 워핑에 관한 정보를 성막 장치에 피드백하여, 기판(211)을 의도적으로 워핑시켜도 된다.
이렇게 하여, 배율차이가 생기지 않는 기판을 준비함으로써, 기판(211, 213)의 중첩의 스루풋을 향상시킬 수 있다. 이 경우, 두 개의 기판(211, 213)의 배율차이가 제로가 되는 워핑량을 목표치로서 제조하고, 목표치로부터의 오차분은 상기한 것 같이 기판(211, 213)의 조합이나 보정 기구를 이용하여 해소해도 된다.
또, 상기와 같이 제조하는 기판은, 제1 기판(213)에 대해서 조합하는 제2 기판(211)을 결정한 후에, 남은 기판에 대해서, 배율차이가 임계치 이하가 되는 기판을 제조해도 된다. 이것에 의해, 기판(211, 213)의 수율을 향상할 수 있다.
또, 본 실시예에서는, 제1 기판(213) 및 제2 기판(211)의 조합이, 적층 기판(230)에 대해서 미리 정해진 조건을 만족하는지 여부를 판단하는 예를 나타냈지만, 이것을 대신하여, 제1 기판(213) 및 제2 기판(211)의 각각이 소정의 조건을 만족하는지 여부를 개별적으로 판단해도 된다. 이 경우, 소정의 조건은, 제1 기판(213) 및 제2 기판(211)의 각각에 있어서, 적층 기판 제조 장치(100)에 반입되고 나서 접합이 완료할 때까지의 접합 과정 중에 생긴다고 예측한 변형량이, 제1 기판(213) 및 제2 기판(211)의 각각에 마련된 접속 단자의 폭 치수의 절반 이하가 되는 것이다. 또는, 이 조건을 만족할 때의 제1 기판(213) 및 제2 기판(211)의 각각의 만곡 상태를 미리 기억해 두고, 측정한 만곡 상태로부터 조건을 만족하는지 여부를 판단한다.
이상, 본 발명을 실시 형태를 이용해 설명했지만, 본 발명의 기술적 범위는 상기 실시 형태에 기재의 범위로는 한정되지 않는다. 상기 실시 형태에, 다양한 변경 또는 개량을 더할 수 있는 것이 통상의 기술자에게 분명하다. 그와 같은 변경 또는 개량을 더한 형태도 또, 본 발명의 기술적 범위에 포함될 수 있는 것이, 청구의 범위의 기재로부터 분명하다.
청구의 범위, 명세서, 및 도면 중에 있어서 나타낸 장치, 시스템, 프로그램, 및 방법에 있어서의 동작, 절차, 스텝, 및 단계 등의 각 처리의 실행 순서는, 특별히 "보다 전에", "앞서" 등으로 명시하고 있지 않고, 또, 앞의 처리의 출력을 다음의 처리에서 이용하는 것이 아닌 한, 임의의 순서로 실현될 수 있는 것에 유의해야 한다. 청구의 범위, 명세서, 및 도면 중의 동작 플로우에 관하여, 편의상 "우선,", "다음에," 등을 이용하여 설명했다고 해도, 이 순서로 실시하는 것이 필수인 것을 의미하는 것은 아니다.
100 적층 기판 제조 장치 110 케이스
120, 130 기판 카세트 140 반송부
150 제어부 210, 211, 213 기판
212 스크라이브 라인 214 노치
216 회로 영역 218 얼라이먼트 마크
220, 221, 222, 223 기판 홀더 225 유지면
426 개구부 230 적층 기판
300 중첩부 310 프레임
312 저판 316 상판
322 상 스테이지 324, 334 현미경
326, 336 활성화 장치 331　X방향 구동부
332 하 스테이지 333　Y방향 구동부
338 승강 구동부 400 홀더 스토커
411 베이스부 412 액추에이터
413 흡착부 414 지주
415 펌프 416, 424 밸브
422 압력원 427 가압 유체
432 전압원 434 스위치
436 정전 척 500 프리얼라이너
601, 603, 602 보정부

Claims (23)

  1. 제1 기판과 제2 기판을 접합시켜 적층 기판을 제조하는 방법으로서,
    상기 제1 기판 및 상기 제2 기판의 각각의 만곡에 관한 정보에 기초하여, 상기 제1 기판 및 상기 제2 기판이 소정의 조건을 만족하는지 여부를 판단하는 단계와,
    상기 소정의 조건을 만족하는 경우에, 상기 제1 기판과 상기 제2 기판을 접합시키는 단계를 포함하는 적층 기판 제조 방법.
  2. 청구항 1에 있어서,
    상기 제1 기판을 상기 제2 기판에 접합시킨 후의 위치 어긋남량을, 상기 정보에 기초하여 추측하는 단계를 포함하고,
    상기 소정의 조건은, 상기 위치 어긋남량이 임계치 이하인 것을 포함하는 적층 기판 제조 방법.
  3. 청구항 1 또는 청구항 2에 있어서,
    상기 정보는, 상기 제1 기판의 변형의 상태 및 상기 제2 기판의 변형의 상태를 포함하고,
    상기 소정의 조건은, 상기 제1 기판의 상기 변형의 상태와 상기 제2 기판의 상기 변형의 상태와의 조합이, 미리 정한 조합에 해당하는 것을 포함하는 적층 기판 제조 방법.
  4. 청구항 1 내지 청구항 3 중 어느 한 항에 있어서,
    상기 판단하는 단계에 있어서 상기 소정의 조건을 만족하지 않은 경우에,
    상기 제1 기판 및 상기 제2 기판을 서로 접합시켰을 때의 위치 어긋남량이 임계치 이하가 되도록, 상기 제1 기판 및 상기 제2 기판 중 적어도 일방의 형상을 변화시키는 단계를 더 구비하는 적층 기판 제조 방법.
  5. 청구항 1 내지 청구항 4 중 어느 한 항에 있어서,
    상기 판단하는 단계에 있어서 상기 소정의 조건을 만족하지 않은 경우에,
    상기 소정의 조건을 만족하지 않는다고 판단된 상기 제2 기판을 대신하여, 상기 제1 기판과 접합시켰을 때의 위치 어긋남량이 임계치 이하가 되는 제2 기판을, 다른 복수의 제2 기판으로부터 선택하는 단계를 더 구비하는 적층 기판 제조 방법.
  6. 청구항 1 내지 청구항 5 중 어느 한 항에 있어서,
    상기 판단하는 단계에 있어서 상기 소정의 조건을 만족하지 않은 경우에,
    상기 제1 기판에 접합시킨 경우에 상기 제1 기판을 상기 제2 기판에 접합시킨 후의 위치 어긋남량이 임계치 이하가 되는 기판을 제조하는 단계를 구비하는 적층 기판 제조 방법.
  7. 청구항 6에 있어서,
    상기 제1 기판과 접합시킨 상태에서의 배율이, 상기 제1 기판의 배율에 대해서 소정의 범위 내가 되도록, 상기 제2 기판을 제조하는 단계를 구비하는 적층 기판 제조 방법.
  8. 청구항 1 내지 청구항 3 또는 청구항 5 내지 청구항 7 중 어느 한 항에 있어서,
    상기 소정의 조건은, 상기 제1 기판 및 상기 제2 기판을 서로 접합시켰을 때의 위치 어긋남량, 또는, 상기 위치 어긋남량과 임계치와의 차이가, 상기 제1 기판 및 상기 제2 기판의 위치 어긋남을 보정하는 보정부에 의해 보정 가능한 크기인 것을 포함하는 적층 기판 제조 방법.
  9. 청구항 1 내지 청구항 8 중 어느 한 항에 있어서,
    상기 정보는, 상기 제1 기판에 있어서의 워핑(warping)의 크기, 워핑의 방향, 벤딩(bending)의 크기, 및 벤딩의 방향 중 적어도 하나를 나타내는 정보를 포함하는 적층 기판 제조 방법.
  10. 청구항 9에 있어서,
    상기 정보는, 상기 제1 기판의 중심을 기준으로 했을 때의 복수의 위치에 있어서의 변위로부터 구해지는 전체적인 만곡의 정보를 포함하는 적층 기판 제조 방법.
  11. 청구항 1 내지 청구항 10 중 어느 한 항에 있어서,
    상기 정보는, 상기 제1 기판의 제조 프로세스를 나타내는 정보를 포함하는 적층 기판 제조 방법.
  12. 청구항 1 내지 청구항 11 중 어느 한 항에 있어서,
    상기 정보는, 상기 제1 기판의 제조 프로세스로부터 추정한 형상을 나타내는 정보를 포함하는 적층 기판 제조 방법.
  13. 청구항 1 내지 청구항 12 중 어느 한 항에 있어서,
    상기 정보는, 상기 제1 기판에 있어서의 응력 분포를 나타내는 정보를 포함하는 적층 기판 제조 방법.
  14. 청구항 1 내지 청구항 13 중 어느 한 항에 있어서,
    상기 정보는, 상기 제1 기판에 형성된 구조물의 사양을 나타내는 정보를 포함하는 적층 기판 제조 방법.
  15. 서로 접합되는 제1 기판 및 제2 기판의 각각의 만곡에 관한 정보에 기초하여, 상기 제1 기판 및 상기 제2 기판을 접합시켰을 때의 위치 어긋남량을 추측하는 단계를 포함하는 적층 기판 제조 방법.
  16. 복수의 기판의 각각의 만곡에 관한 정보에 기초하여, 복수의 기판 중 서로 접합시키는 두 개의 기판을 선택하는 단계를 포함하는 적층 기판 제조 방법.
  17. 제1 기판과 제2 기판을 접합시켜 적층 기판을 제조하는 장치로서,
    상기 제1 기판 및 상기 제2 기판의 만곡에 관한 정보에 기초하여 소정의 조건을 만족한다고 판단된 상기 제1 기판과 상기 제2 기판을 접합시키는 접합부를 구비하는 적층 기판 제조 장치.
  18. 청구항 17에 있어서,
    상기 정보에 기초하여, 상기 제1 기판 및 상기 제2 기판이 상기 소정의 조건을 만족하는지 여부를 판단하는 판단부를 구비하며,
    상기 판단부는, 상기 소정의 조건을 만족하지 않은 경우에, 상기 소정의 조건을 만족하지 않는다고 판단된 상기 제2 기판을 대신하여, 상기 제1 기판과 접합시켰을 때의 위치 어긋남량이 미리 정한 값 이하가 되는 제2 기판을, 다른 복수의 제2 기판으로부터 선택하는 적층 기판 제조 장치.
  19. 청구항 17 또는 청구항 18에 있어서,
    상기 소정의 조건을 만족하지 않은 경우에, 상기 제1 기판 및 상기 제2 기판을 서로 접합시켰을 때의 위치 어긋남량이 미리 정한 값 이하가 되도록, 상기 제1 기판 및 상기 제2 기판 중 적어도 일방의 형상을 변화시켜 보정하는 보정부를 더 구비하는 적층 기판 제조 장치.
  20. 제1 기판 및 제2 기판을 처리하는 기판 처리 장치와,
    상기 기판 처리 장치에서 처리된 상기 제1 기판과 상기 제2 기판을 접합시키는 접합 장치를 구비하는 시스템으로서,
    상기 기판 처리 장치는,
    상기 제1 기판 및 상기 제2 기판의 각각의 만곡에 관한 정보에 기초하여, 상기 제1 기판 및 상기 제2 기판이 소정의 조건을 만족하는지 여부를 판단하는 판단부와,
    상기 소정의 조건을 만족하는 상기 제1 기판 및 상기 제2 기판을 접합시키는 지시 신호를 상기 접합 장치에 출력하는 제어부를 포함하는 적층 기판 제조 시스템.
  21. 청구항 20에 있어서,
    상기 판단부는, 상기 소정의 조건을 만족하지 않는다고 판단한 경우에, 상기 제1 기판과 접합시켰을 때의 위치 어긋남량이 임계치 이하가 되는 제2 기판을 복수의 제2 기판으로부터 선택하고,
    상기 제어부는, 상기 판단부에 의해 선택된 상기 제2 기판과 상기 제1 기판을 접합시키는 지시 신호를 상기 접합 장치에 출력하는 적층 기판 제조 시스템.
  22. 서로 접합되는 제1 기판 및 제2 기판의 각각의 만곡에 관한 정보에 기초하여, 상기 제1 기판 및 상기 제2 기판을 접합시켰을 때의 위치 어긋남량을 추측하는 추측부를 구비하는 기판 처리 장치.
  23. 복수의 기판의 각각의 만곡에 관한 정보에 기초하여, 복수의 기판 중 서로 접합시키는 두 개의 기판을 선택하는 선택부를 구비하는 기판 처리 장치.
KR1020187036761A 2016-07-12 2017-06-29 적층 기판 제조 방법, 적층 기판 제조 장치, 적층 기판 제조 시스템, 및 기판 처리 장치 KR102429940B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020227012597A KR102537289B1 (ko) 2016-07-12 2017-06-29 적층 기판 제조 방법, 적층 기판 제조 장치, 적층 기판 제조 시스템, 및 기판 처리 장치

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016138029 2016-07-12
JPJP-P-2016-138029 2016-07-12
PCT/JP2017/023942 WO2018012300A1 (ja) 2016-07-12 2017-06-29 積層基板製造方法、積層基板製造装置、積層基板製造システム、および基板処理装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020227012597A Division KR102537289B1 (ko) 2016-07-12 2017-06-29 적층 기판 제조 방법, 적층 기판 제조 장치, 적층 기판 제조 시스템, 및 기판 처리 장치

Publications (2)

Publication Number Publication Date
KR20190027787A true KR20190027787A (ko) 2019-03-15
KR102429940B1 KR102429940B1 (ko) 2022-08-08

Family

ID=60952014

Family Applications (3)

Application Number Title Priority Date Filing Date
KR1020237017417A KR102651753B1 (ko) 2016-07-12 2017-06-29 적층 기판 제조 방법, 적층 기판 제조 장치, 적층 기판 제조 시스템, 및 기판 처리 장치
KR1020187036761A KR102429940B1 (ko) 2016-07-12 2017-06-29 적층 기판 제조 방법, 적층 기판 제조 장치, 적층 기판 제조 시스템, 및 기판 처리 장치
KR1020227012597A KR102537289B1 (ko) 2016-07-12 2017-06-29 적층 기판 제조 방법, 적층 기판 제조 장치, 적층 기판 제조 시스템, 및 기판 처리 장치

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020237017417A KR102651753B1 (ko) 2016-07-12 2017-06-29 적층 기판 제조 방법, 적층 기판 제조 장치, 적층 기판 제조 시스템, 및 기판 처리 장치

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020227012597A KR102537289B1 (ko) 2016-07-12 2017-06-29 적층 기판 제조 방법, 적층 기판 제조 장치, 적층 기판 제조 시스템, 및 기판 처리 장치

Country Status (5)

Country Link
US (2) US11842905B2 (ko)
JP (3) JP7067474B2 (ko)
KR (3) KR102651753B1 (ko)
TW (2) TWI742109B (ko)
WO (1) WO2018012300A1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7234494B2 (ja) * 2018-01-19 2023-03-08 株式会社ニコン 接合装置および接合方法
JP7127286B2 (ja) * 2018-01-26 2022-08-30 株式会社ニコン 積層装置、活性化装置、制御装置、積層体の製造装置、および積層体の製造方法
TW201944458A (zh) * 2018-04-12 2019-11-16 日商尼康股份有限公司 位置對準方法及位置對準裝置
TWI828760B (zh) * 2018-10-25 2024-01-11 日商尼康股份有限公司 基板貼合裝置、參數計算裝置、基板貼合方法及參數計算方法
JP7204537B2 (ja) * 2019-03-05 2023-01-16 キオクシア株式会社 基板貼合装置および半導体装置の製造方法
JP7250641B2 (ja) 2019-08-06 2023-04-03 キオクシア株式会社 アライメント装置及び半導体装置の製造方法
JP7355687B2 (ja) * 2020-03-19 2023-10-03 キオクシア株式会社 貼合装置および貼合方法
US11829077B2 (en) * 2020-12-11 2023-11-28 Kla Corporation System and method for determining post bonding overlay
US11782411B2 (en) 2021-07-28 2023-10-10 Kla Corporation System and method for mitigating overlay distortion patterns caused by a wafer bonding tool
WO2023153317A1 (ja) * 2022-02-10 2023-08-17 株式会社ニコン 基板補正装置、基板積層装置、基板処理システム、基板補正方法、基板処理方法、および半導体装置の製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990023901A (ko) * 1997-08-27 1999-03-25 미따라이 하지메 기판처리장치, 기판지지장치, 기판처리방법 및 기판제조방법
KR20080067972A (ko) * 2007-01-17 2008-07-22 도쿄엘렉트론가부시키가이샤 기판 처리 장치, 기판 처리 방법 및 기억 매체
KR20140038968A (ko) * 2011-04-26 2014-03-31 가부시키가이샤 니콘 기판 접합 장치, 기판 유지 장치, 기판 접합 방법, 기반 유지 방법, 적층 반도체 장치 및 중첩 기판
KR20140139044A (ko) * 2012-03-28 2014-12-04 가부시키가이샤 니콘 기판 접합 장치 및 기판 접합 방법
WO2016093284A1 (ja) * 2014-12-10 2016-06-16 株式会社ニコン 基板重ね合わせ装置および基板重ね合わせ方法
KR20160078446A (ko) * 2013-10-29 2016-07-04 케이엘에이-텐코 코포레이션 프로세스 유도된 왜곡 예측 및 오버레이 에러의 피드포워드 및 피드백 보정

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3501276B2 (ja) * 1998-12-17 2004-03-02 シャープ株式会社 半導体ウエハの位置合わせ方法
JP4938231B2 (ja) * 2004-10-25 2012-05-23 ルネサスエレクトロニクス株式会社 平坦度測定器
FR2962594B1 (fr) 2010-07-07 2012-08-31 Soitec Silicon On Insulator Procede de collage par adhesion moleculaire avec compensation de desalignement radial
JP5617418B2 (ja) 2010-08-05 2014-11-05 株式会社ニコン 半導体基板の積層方法、半導体基板の積層装置およびデバイスの製造方法
JP2013098186A (ja) 2011-10-27 2013-05-20 Mitsubishi Heavy Ind Ltd 常温接合装置
JP6112016B2 (ja) * 2011-12-14 2017-04-12 株式会社ニコン 基板ホルダ及び基板貼り合わせ装置
WO2014064944A1 (ja) * 2012-10-26 2014-05-01 株式会社ニコン 基板貼り合わせ装置、位置合わせ装置、基板貼り合わせ方法、位置合わせ方法、及び、積層半導体装置の製造方法
KR102258288B1 (ko) * 2013-05-29 2021-05-31 에베 그룹 에. 탈너 게엠베하 기판을 결합하기 위한 방법 및 장치

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990023901A (ko) * 1997-08-27 1999-03-25 미따라이 하지메 기판처리장치, 기판지지장치, 기판처리방법 및 기판제조방법
KR20080067972A (ko) * 2007-01-17 2008-07-22 도쿄엘렉트론가부시키가이샤 기판 처리 장치, 기판 처리 방법 및 기억 매체
KR20140038968A (ko) * 2011-04-26 2014-03-31 가부시키가이샤 니콘 기판 접합 장치, 기판 유지 장치, 기판 접합 방법, 기반 유지 방법, 적층 반도체 장치 및 중첩 기판
KR20140139044A (ko) * 2012-03-28 2014-12-04 가부시키가이샤 니콘 기판 접합 장치 및 기판 접합 방법
KR20160078446A (ko) * 2013-10-29 2016-07-04 케이엘에이-텐코 코포레이션 프로세스 유도된 왜곡 예측 및 오버레이 에러의 피드포워드 및 피드백 보정
WO2016093284A1 (ja) * 2014-12-10 2016-06-16 株式会社ニコン 基板重ね合わせ装置および基板重ね合わせ方法

Also Published As

Publication number Publication date
KR102429940B1 (ko) 2022-08-08
TW202147391A (zh) 2021-12-16
TW201812839A (zh) 2018-04-01
KR102651753B1 (ko) 2024-03-28
US11842905B2 (en) 2023-12-12
KR20230078828A (ko) 2023-06-02
JP7416119B2 (ja) 2024-01-17
JP7067474B2 (ja) 2022-05-16
WO2018012300A1 (ja) 2018-01-18
JPWO2018012300A1 (ja) 2019-05-09
KR20220051033A (ko) 2022-04-25
KR102537289B1 (ko) 2023-05-30
JP2024038179A (ja) 2024-03-19
JP2022106830A (ja) 2022-07-20
US20190148184A1 (en) 2019-05-16
TWI742109B (zh) 2021-10-11
US20240021447A1 (en) 2024-01-18

Similar Documents

Publication Publication Date Title
KR20190027787A (ko) 적층 기판 제조 방법, 적층 기판 제조 장치, 적층 기판 제조 시스템, 및 기판 처리 장치
JP7494875B2 (ja) 基板重ね合わせ装置および基板処理方法
KR102478498B1 (ko) 적층 장치 및 적층 방법
KR20200014268A (ko) 기판 접합 방법, 적층 기판 제조 방법, 적층 기판 제조 장치 및 적층 기판 제조 시스템
KR102611919B1 (ko) 기판 접합 장치, 산출 장치, 기판 접합 방법 및 산출 방법
KR102523425B1 (ko) 적층 기판의 제조 방법, 제조 장치, 및 적층 반도체 장치
JP2024045175A (ja) 積層基板の製造方法および製造装置
KR102511929B1 (ko) 위치 맞춤 방법 및 위치 맞춤 장치
WO2023153317A1 (ja) 基板補正装置、基板積層装置、基板処理システム、基板補正方法、基板処理方法、および半導体装置の製造方法
CN118317531A (en) Apparatus and method for manufacturing laminated substrate
TW202414519A (zh) 基板貼合裝置、參數計算裝置、基板貼合方法及參數計算方法

Legal Events

Date Code Title Description
AMND Amendment
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant