KR20190024652A - 수지 시트 및 반도체 장치 - Google Patents

수지 시트 및 반도체 장치 Download PDF

Info

Publication number
KR20190024652A
KR20190024652A KR1020180079424A KR20180079424A KR20190024652A KR 20190024652 A KR20190024652 A KR 20190024652A KR 1020180079424 A KR1020180079424 A KR 1020180079424A KR 20180079424 A KR20180079424 A KR 20180079424A KR 20190024652 A KR20190024652 A KR 20190024652A
Authority
KR
South Korea
Prior art keywords
resin
sheet
resin composition
support sheet
layer
Prior art date
Application number
KR1020180079424A
Other languages
English (en)
Inventor
유스케 네즈
야스타카 와타나베
다카시 스기노
Original Assignee
린텍 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 린텍 가부시키가이샤 filed Critical 린텍 가부시키가이샤
Publication of KR20190024652A publication Critical patent/KR20190024652A/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B7/00—Layered products characterised by the relation between layers; Layered products characterised by the relative orientation of features between layers, or by the relative values of a measurable parameter between layers, i.e. products comprising layers having different physical, chemical or physicochemical properties; Layered products characterised by the interconnection of layers
    • B32B7/02—Physical, chemical or physicochemical properties
    • B32B7/025—Electric or magnetic properties
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B7/00—Layered products characterised by the relation between layers; Layered products characterised by the relative orientation of features between layers, or by the relative values of a measurable parameter between layers, i.e. products comprising layers having different physical, chemical or physicochemical properties; Layered products characterised by the interconnection of layers
    • B32B7/02—Physical, chemical or physicochemical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B32B27/06—Layered products comprising a layer of synthetic resin as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B7/00—Layered products characterised by the relation between layers; Layered products characterised by the relative orientation of features between layers, or by the relative values of a measurable parameter between layers, i.e. products comprising layers having different physical, chemical or physicochemical properties; Layered products characterised by the interconnection of layers
    • B32B7/04—Interconnection of layers
    • B32B7/06—Interconnection of layers permitting easy separation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00—Properties of the layers or laminate
    • B32B2307/20—Properties of the layers or laminate having particular electrical or magnetic properties, e.g. piezoelectric
    • B32B2307/206—Insulating
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00—Properties of the layers or laminate
    • B32B2307/20—Properties of the layers or laminate having particular electrical or magnetic properties, e.g. piezoelectric
    • B32B2307/21—Anti-static
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B32B2457/14—Semiconductor wafers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Laminated Bodies (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

본 발명은, 박리대전(剝離帶電)이 발생하기 어려운 수지 시트를 제공하는 것을 과제로 한다.
이러한 과제를 해결하기 위한 수단으로서, 패널 레벨 패키징에 의한 반도체 장치의 제조에 있어서, 전자 부품의 봉지(封止) 또는 절연막의 형성에 사용되는 수지 시트(1)로서, 수지 시트(1)가, 제1 지지 시트(11)와, 제1 지지 시트(11)에 있어서의 편면에 적층된 수지 조성물층(10)을 구비하고, 제1 지지 시트(11)가, 대전방지성을 갖고, 박리 속도 10m/분으로 수지 조성물층(10)으로부터 제1 지지 시트(11)를 박리했을 때의, 제1 지지 시트(11)의 박리대전압의 절대값이, 200V 미만인 수지 시트(1)를 제공한다.

Description

수지 시트 및 반도체 장치{RESIN SHEET AND SEMICONDUCTOR DEVICE}
본 발명은, 수지 시트 및 당해 수지 시트를 사용해서 제조된 반도체 장치에 관한 것이다.
최근, 반도체 패키지의 소형·박형화의 요구가 매우 높아지고 있다. 이와 같은 요구를 충족시키기 위해서, 팬아웃형의 반도체 패키지가 제안되어 있다. 팬아웃형의 반도체 패키지의 제조 방법으로서, 300∼700㎜ 정도의 각형(角型)의 기판 사이즈로 제조하는 패널 레벨의 팬아웃 패키징 기술(FOPLP)이 주목되고 있다.
FOPLP의 반도체 장치의 제조 방법에서는, 예를 들면, 지지체 상에 마련된 전자 부품에 대하여, 시트상으로 형성된 수지 조성물층이 적층된 후, 수지 조성물층의 가압에 의해, 전자 부품이 수지 조성물층에 매입된다. 그 후, 당해 수지 조성물층을 경화시킴으로써, 전자 부품이 봉지(封止)되고, 그 후, 재배선층이 형성된다.
상술과 같은 수지 조성물층을 구비하는 수지 시트로서는, 통상적으로, 그 가공 시나 운반 시에 있어서의 취급성을 향상하기 위하여, 수지 조성물층에 지지 시트가 적층된 구성을 갖는 수지 시트가 사용되는 경우가 있다.
일본 특개2015-126133호 공보
그런데, 상술한 수지 시트로부터 지지 시트를 박리할 때, 정전기가 발생하여, 수지 조성물층 및 지지 시트가 대전(이하 「박리대전(剝離帶電)」이라 하는 경우가 있다)하는 경우가 있다. 통상적으로, 반도체 장치의 제조 방법에서는, 사용되는 설비에 있어서의 대전 방지책이 실시되는 경우가 있지만, 그와 같은 대전 방지책만으로는, 상술한 박리대전을 충분히 억제할 수 없다.
이와 같은 박리대전의 발생은, 상술한 FOPLP와 같은, 대면적의 수지 시트를 사용하는 반도체 장치의 제조에 있어서 현저해지기 때문에, 수지 시트에 있어서의 박리대전에 기인해서, 얻어지는 반도체 장치에 이물이 혼입한 경우에는, 매우 큰 문제로 될 수 있다.
본 발명은, 이와 같은 실상에 감안하여 이루어진 것이고, 박리대전이 발생하기 어려운 수지 시트를 제공하는 것을 목적으로 한다. 또한, 본 발명은, 그와 같은 수지 시트를 사용한, 양호한 품질을 갖는 반도체 장치를 제공한다.
상기 목적을 달성하기 위하여, 첫째로 본 발명은, 패널 레벨 패키징에 의한 반도체 장치의 제조에 있어서, 전자 부품의 봉지 또는 절연막의 형성에 사용되는 수지 시트로서, 상기 수지 시트가, 제1 지지 시트와, 상기 제1 지지 시트에 있어서의 편면에 적층된 수지 조성물층을 구비하고, 상기 제1 지지 시트가, 대전방지성을 갖고, 박리 속도 10m/분으로 상기 수지 조성물층으로부터 상기 제1 지지 시트를 박리했을 때의, 상기 제1 지지 시트의 박리대전압의 절대값이, 200V 미만인 것을 특징으로 하는 수지 시트를 제공한다(발명 1).
상기 발명(발명 1)에 따른 수지 시트에서는, 제1 지지 시트가 대전방지성을 가짐과 함께, 제1 지지 시트의 박리대전압의 절대값이 상기 범위임에 의해, 수지 시트로부터 제1 지지 시트를 박리했을 때에 있어서의 수지 조성물층의 박리대전이 발생하기 어렵고, 그것에 의해 수지 조성물층에 대한 이물의 부착이 방지되어, 그 결과, 양호한 품질의 반도체 장치를 제조할 수 있다.
상기 발명(발명 1)에 있어서, 상기 수지 조성물층의 표면의 표면 저항률은, 1.0×1012Ω/sq 이상인 것이 바람직하다(발명 2).
상기 발명(발명 1, 2)에 있어서, 상기 제1 지지 시트는, 대전방지제를 함유하는 대전 방지층을 구비하는 것이 바람직하다(발명 3).
상기 발명(발명 1∼3)에 있어서, 상기 제1 지지 시트는, 대전방지제를 함유하는 지지 기재를 구비하는 것이 바람직하다(발명 4).
상기 발명(발명 1∼4)에 있어서, 상기 제1 지지 시트는, 대전방지제를 함유하는 박리제층을 구비하는 것이 바람직하다(발명 5).
상기 발명(발명 1∼4)에 있어서, 상기 제1 지지 시트는, 대전방지제를 함유하는 점착제층을 구비하는 것이 바람직하다(발명 6).
상기 발명(발명 1∼6)에 있어서, 상기 제1 지지 시트의 표면 저항률은, 1×1011Ω/sq 이하인 것이 바람직하다(발명 7).
상기 발명(발명 1∼7)에 있어서, 상기 수지 조성물층은, 열경화성 수지를 함유하는 수지 조성물로부터 형성된 것임이 바람직하다(발명 8).
상기 발명(발명 1∼8)에 있어서, 상기 수지 시트는, 상기 수지 조성물층에 있어서의 상기 제1 지지 시트와는 반대측의 면에 적층된 제2 지지 시트를 구비하는 것이 바람직하다(발명 9).
둘째로 본 발명은, 상기 수지 시트(발명 1∼9)에 있어서의 수지 조성물층을 경화해서 이루어지는 경화층을 구비하는 것을 특징으로 하는 반도체 장치를 제공한다(발명 10).
본 발명의 수지 시트는, 수지 시트로부터 제1 지지 시트를 박리했을 때에 있어서의 수지 조성물층의 박리대전이 발생하기 어렵고, 그것에 의해 수지 조성물층에 대한 이물의 부착이 방지된다. 또한, 본 발명의 그와 같은 수지 시트를 사용해서, 양호한 품질을 갖는 반도체 장치를 제조할 수 있다.
도 1은 본 발명의 일 실시형태에 따른 수지 시트의 단면도.
도 2는 본 실시형태에 따른 제1 지지 시트의 예를 나타내는 단면도.
도 3은 본 실시형태에 따른 제1 지지 시트의 예를 나타내는 단면도.
도 4는 본 실시형태에 따른 제1 지지 시트의 예를 나타내는 단면도.
도 5는 본 실시형태에 따른 제1 지지 시트의 예를 나타내는 단면도.
이하, 본 발명의 실시형태에 대하여 설명한다.
〔수지 시트〕
도 1에는, 본 실시형태에 따른 수지 시트(1)의 단면도가 나타난다. 도 1에 나타내는 바와 같이, 본 실시형태에 따른 수지 시트(1)는, 제1 지지 시트(11)와, 제1 지지 시트(11)에 있어서의 편면에 적층된 수지 조성물층(10)을 구비한다. 제1 지지 시트(11)는, 대전방지성을 갖는다. 또한, 박리 속도 10m/분으로 수지 조성물층(10)으로부터 제1 지지 시트(11)를 박리했을 때의, 제1 지지 시트(11)의 박리대전압의 절대값이, 200V 미만이다.
또한, 본 실시형태에 따른 수지 시트(1)는, 도 1에 나타내는 바와 같이, 수지 조성물층(10)에 있어서의 제1 지지 시트(11)와는 반대측의 면에 적층된 제2 지지 시트(12)를 구비하는 것이 바람직하다.
1. 수지 조성물층
본 실시형태에 있어서의 수지 조성물층(10)은, 경화성을 갖는 것이고, 수지 조성물층(10)을 경화함으로써 경화층을 형성할 수 있다. 수지 조성물층(10)은, 열경화성 수지를 함유하는 수지 조성물로부터 형성된 것임이 바람직하다.
(1) 열경화성 수지
상기 열경화성 수지로서는, 특히 한정되지 않으며, 예를 들면, 에폭시 수지, 페놀 수지, 나프톨계 수지, 활성 에스테르계 수지, 벤조옥사진계 수지, 시아네이트에스테르계 수지 등을 들 수 있고, 이들은 1종을 단독으로 또는 2종 이상을 조합해서 사용할 수 있다.
상기 에폭시 수지는, 공지의 각종 에폭시 수지를 사용할 수 있고, 구체적으로는, 비스페놀A, 비스페놀F, 레조르시놀, 페닐노볼락, 크레졸노볼락 등의 페놀류의 글리시딜에테르; 부탄디올, 폴리에틸렌글리콜, 폴리프로필렌글리콜 등의 알코올류의 글리시딜에테르; 프탈산, 이소프탈산, 테트라히드로프탈산 등의 카르복시산의 글리시딜에테르; 아닐린이소시아누레이트 등의 질소 원자에 결합한 활성 수소를 글리시딜기로 치환한 글리시딜형 혹은 알킬글리시딜형의 에폭시 수지; 비닐시클로헥산디에폭시드, 3,4-에폭시시클로헥실메틸-3,4-디시클로헥산카복실레이트, 2-(3,4-에폭시)시클로헥실-5,5-스피로(3,4-에폭시)시클로헥산-m-디옥산 등과 같이, 분자 내의 탄소-탄소 이중 결합을 예를 들면 산화함에 의해 에폭시가 도입된, 소위 지환형 에폭시드를 들 수 있다. 그 외에, 비페닐 골격, 트리페닐메탄 골격, 디시클로헥사디엔 골격, 나프탈렌 골격 등을 갖는 에폭시 수지를 사용할 수도 있다. 이들 에폭시 수지는, 1종을 단독으로, 또는 2종 이상을 조합해서 사용할 수 있다. 상술한 에폭시 수지 중에서도, 비스페놀A의 글리시딜에테르(비스페놀A형 에폭시 수지), 비페닐 골격을 갖는 에폭시 수지(비페닐형 에폭시 수지), 나프탈렌 골격을 갖는 에폭시 수지(나프탈렌형 에폭시 수지) 또는 이들의 조합을 사용하는 것이 바람직하다.
상기 페놀 수지로서는, 예를 들면, 비스페놀A, 테트라메틸비스페놀A, 디알릴비스페놀A, 비페놀, 비스페놀F, 디알릴비스페놀F, 트리페닐메탄형 페놀, 테트라키스페놀, 노볼락형 페놀, 크레졸노볼락 수지, 비페닐아랄킬 골격을 갖는 페놀(비페닐형 페놀) 등을 들 수 있고, 이들 중에서도, 비페닐형 페놀을 사용하는 것이 바람직하다. 이들 페놀 수지는, 1종을 단독으로 또는 2종 이상을 조합해서 사용할 수 있다. 또, 경화성 수지로서 에폭시 수지를 사용하는 경우에는, 에폭시 수지와의 반응성 등의 관점에서, 페놀 수지를 병용하는 것이 바람직하다.
수지 조성물 중에 있어서의 열경화성 수지의 함유량은, 10질량% 이상인 것이 바람직하고, 15질량% 이상인 것이 특히 바람직하고, 또한, 20질량% 이상인 것이 바람직하다. 또한, 당해 함유량은, 60질량% 이하인 것이 바람직하고, 50질량% 이하인 것이 특히 바람직하고, 40질량% 이하인 것이 더 바람직하다. 당해 함유량이 10질량% 이상임으로써, 수지 조성물층(10)의 경화가 보다 충분한 것으로 되고, 전자 부품을 보다 강고하게 봉지할 수 있다. 또한, 당해 함유량이 60질량% 이하임으로써, 수지 조성물층(10)의 의도하지 않는 단계에서의 경화를 보다 억제할 수 있고, 보존안정성이 보다 우수한 것으로 된다. 또, 열경화성 수지의 상기 함유량은, 고형분 환산값이다.
(2) 열가소성 수지
또한, 수지 조성물은, 열가소성 수지를 함유하고 있어도 된다. 상기 수지 조성물이 열가소성 수지를 함유함에 의해, 수지 조성물에 우수한 조막성(造膜性)이 부여되고, 수지 조성물층을 시트상으로 형성하는 것이 용이하게 되고, 핸들링성이 향상한다. 열가소성 수지의 예로서는, 페녹시계 수지, 올레핀계 수지, 폴리에스테르계 수지, 폴리우레탄계 수지, 폴리에스테르우레탄계 수지, 아크릴계 수지, 아미드계 수지, 스티렌-이소부틸렌-스티렌 공중합체(SIS) 등의 스티렌계 수지, 실란계 수지, 고무계 수지, 폴리비닐아세탈계 수지, 폴리비닐부티랄 수지, 폴리이미드계 수지, 폴리아미드이미드계 수지, 폴리에테르설폰계 수지, 폴리설폰계 수지, 불소계 수지 등을 들 수 있고, 이들은, 1종을 단독으로, 또는 2종 이상을 조합해서 사용할 수 있다. 또한, 이들 열가소성 수지는, 경화성의 관능기를 갖는 것이어도 된다. 상술한 열가소성 수지 중에서도 페녹시계 수지, 폴리비닐아세탈계 수지, 폴리비닐부티랄 수지로 이루어지는 군에서 선택되는 적어도 1종을 사용하는 것이 바람직하다.
페녹시계 수지로서는, 특히 한정되지 않지만, 예를 들면, 비스페놀A형, 비스페놀F형, 비스페놀A/비스페놀F 공중합형, 비스페놀S형, 비스페놀아세토페논형, 노볼락형, 플루오렌형, 디시클로펜타디엔형, 노르보르넨형, 나프탈렌형, 안트라센형, 아다만탄형, 테르펜형, 트리메틸시클로헥산형, 비페놀형, 비페닐형의 페녹시계 수지 등이 예시되고, 이들 중에서도 비스페놀A형 페녹시 수지를 사용하는 것이 바람직하다. 페녹시계 수지의 말단은, 페놀성 수산기, 에폭시기 등의 어느 관능기여도 된다. 페녹시계 수지는 1종을 단독으로 사용해도 되고, 또는 2종 이상을 병용해도 된다.
수지 조성물 중에 있어서의 열가소성 수지의 함유량은, 1질량% 이상인 것이 바람직하고, 3질량% 이상인 것이 특히 바람직하고, 또한, 5질량% 이상인 것이 바람직하다. 또한, 당해 함유량은, 30질량% 이하인 것이 바람직하고, 20질량% 이하인 것이 특히 바람직하고, 10질량% 이하인 것이 더 바람직하다. 당해 함유량이 상기 범위임으로써, 수지 조성물층을 시트상으로 형성하는 것이 보다 용이하게 된다. 또, 열가소성 수지의 상기 함유량은, 고형분 환산값이다.
(3) 미립자
또한, 수지 조성물은, 미립자를 함유하고 있어도 된다. 상기 수지 조성물이 미립자를 함유함에 의해, 수지 조성물층(10)이 경화해서 이루어지는 경화층이 우수한 기계적 강도를 갖는 것으로 되고, 또한, 열팽창률을 낮게 억제할 수 있기 때문에, 얻어지는 반도체 장치의 신뢰성이 향상한다.
상기 미립자로서는, 상술한 기계적 강도 및 열팽창률에 관한 효과를 양호하게 발휘할 수 있는 한 특히 한정되지 않으며, 무기 미립자여도 되고, 유기 미립자여도 된다. 그러나, 상술한 기계적 강도 및 열팽창률에 관한 효과를 보다 양호하게 발휘하는 관점에서, 무기 미립자인 것이 바람직하다.
무기 미립자로서는, 예를 들면, 실리카, 알루미나, 유리, 산화티타늄, 수산화알루미늄, 수산화마그네슘, 탄산칼슘, 탄산마그네슘, 규산칼슘, 규산마그네슘, 산화칼슘, 산화마그네슘, 산화알루미늄, 질화알루미늄, 붕산알루미늄 위스커, 질화붕소, 결정성 실리카, 비정성 실리카, 뮬라이트, 코디에라이트 등의 복합 산화물, 몬모릴로나이트, 스멕타이트, 베마이트, 탈크, 산화철, 탄화규소, 산화지르코늄 등을 재료로 하는 미립자를 예시할 수 있고, 이들은 1종을 단독으로 또는 2종 이상을 조합해서 사용할 수 있다. 이들 중에서도 실리카 미립자, 알루미나 미립자를 사용하는 것이 바람직하고, 실리카 미립자를 사용하는 것이 특히 바람직하다.
상기 미립자는, 표면 처리되어 있는 것이 바람직하다. 이것에 의해, 수지 조성물 중에 있어서의 미립자의 분산성이나 충전성이 우수한 것으로 된다. 상기 표면처리제로서는, 에폭시실란, 비닐실란, 실라잔 화합물, 알콕시실란, 실란커플링제 등을 들 수 있다. 이들은 단독으로 사용해도 되고, 조합해서 사용해도 된다.
상기 미립자의 평균 입경은, 0.01㎛ 이상인 것이 바람직하고, 0.1㎛ 이상인 것이 특히 바람직하고, 0.3㎛ 이상인 것이 더 바람직하다. 또한, 상기 미립자의 평균 입경은, 100㎛ 이하인 것이 바람직하고, 3.0㎛ 이하인 것이 특히 바람직하고, 1.0㎛ 이하인 것이 더 바람직하다. 미립자의 평균 입경이 상기 범위이면, 수지 조성물층(10)의 가요성 및 유연성이 우수한 것으로 되기 쉬워짐과 함께, 미립자의 함유량을, 상술의 범위와 같은 높은 충전율로 조정하기 쉬워진다. 또한, 미립자의 평균 입경이 1.0㎛ 이하이면, 상술한 바와 같이, 수지 조성물층(10)이 경화해서 이루어지는 경화층에 재배선층을 형성할 경우에, 전극의 형성성이 향상하기 쉬워진다.
또한, 상기 미립자의 최대 입경은, 0.05㎛ 이상인 것이 바람직하고, 0.5㎛ 이상인 것이 특히 바람직하다. 또한, 당해 최대 입경은, 5㎛ 이하인 것이 바람직하고, 3㎛ 이하인 것이 특히 바람직하다. 미립자의 최대 입경이 상기 범위임으로써, 수지 조성물 중에 미립자를 충전하기 숴워지고, 경화 시의 열팽창률을 낮게 억제할 수 있다. 또한, 상술한 바와 같이, 수지 조성물층(10)이 경화해서 이루어지는 경화층에 재배선층을 형성할 경우에, 미세한 배선을 형성하기 쉬워진다.
또, 본 명세서에 있어서의 미립자의 평균 입경 및 최대 입경은, 입도 분포 측정 장치(닛키소샤제, 제품명 「나노트랙 Wave-UT151」)를 사용해서, 동적 광산란법에 의해 측정한 값으로 한다.
수지 조성물 중에 있어서의, 미립자의 함유량은, 40질량% 이상인 것이 바람직하고, 50질량% 이상인 것이 특히 바람직하다. 또한, 당해 함유량은, 90질량% 이하인 것이 바람직하고, 85질량% 이하인 것이 특히 바람직하고, 80질량% 이하인 것이 더 바람직하다. 미립자의 함유량이 상기 범위임으로써, 수지 조성물층(10)이 경화되어 이루어지는 경화층의 열팽창 계수 및 흡수율이 비교적 작아진다. 또한, 수지 조성물층(10)이 우수한 유연성, 유동성 및 접착성을 발휘하기 쉬운 것으로 된다. 또, 미립자의 상기 함유량은, 고형분 환산값이다.
(4) 경화 촉매
본 실시형태에 있어서의 수지 조성물은, 경화 촉매를 더 함유하는 것이 바람직하다. 이것에 의해, 열경화성 수지의 경화 반응을 효과적으로 진행시키는 것이 가능하게 되고, 수지 조성물층(10)을 양호하게 경화하는 것이 가능하게 된다. 경화 촉매로서는, 예를 들면, 이미다졸계 경화 촉매, 아민계 경화 촉매, 인계 경화 촉매 등을 들 수 있다.
상술한 경화 촉매는, 1종을 단독으로 사용해도 되고, 2종 이상을 병용해도 된다.
수지 조성물 중에 있어서의 경화 촉매의 함유량은, 0.01질량% 이상인 것이 바람직하고, 0.05질량% 이상인 것이 특히 바람직하고, 또한, 0.1질량% 이상인 것이 바람직하다. 또한, 당해 함유량은, 2.0질량% 이하인 것이 바람직하고, 1.5질량% 이하인 것이 특히 바람직하고, 1.0질량% 이하인 것이 더 바람직하다. 당해 함유량이 상기 범위임으로써, 수지 조성물층(10)을 보다 양호하게 경화하는 것이 가능하게 된다. 또, 경화 촉매의 상기 함유량은, 고형분 환산값이다.
(5) 그 밖의 성분
본 실시형태에 있어서의 수지 조성물은, 또한, 가소제, 안정제, 점착부여제, 착색제, 커플링제, 대전방지제, 산화방지제 등을 함유해도 된다.
(6) 수지 조성물층의 물성 등
본 실시형태에 있어서의 수지 조성물층(10)의 표면의 표면 저항률은, 1.0×1012Ω/sq 이상인 것이 바람직하고, 1.0×1013Ω/sq 이상인 것이 특히 바람직하고, 1.0×1014Ω/sq 이상인 것이 더 바람직하다. 당해 표면 저항률이 상기 범위임으로써, 단락 등의 불량이 억제되어, 우수한 성능의 반도체 장치를 얻을 수 있다. 상기 표면 저항률의 측정 방법은, 후술하는 시험예에 기재된 바와 같다.
수지 조성물층(10)의 두께는, 용도 등을 고려해서 설정할 수 있다. 예를 들면, 본 실시형태에 따른 수지 시트(1)를, 반도체 장치의 제조에 있어서, 전자 부품의 봉지에 사용할 경우, 수지 조성물층(10)의 두께는, 20㎛ 이상인 것이 바람직하고, 50㎛ 이상인 것이 보다 바람직하고, 60㎛ 이상인 것이 특히 바람직하고, 100㎛ 이상인 것이 특히 더 바람직하다. 또한, 당해 두께는, 1000㎛ 이하인 것이 바람직하고, 500㎛ 이하인 것이 특히 바람직하고, 300㎛인 것이 더 바람직하다. 수지 조성물층(10)의 두께가 상기 범위이면, 전자 부품을 봉지해서 충분히 매입할 수 있다.
또한, 본 실시형태에 따른 수지 시트(1)를, 반도체 장치의 제조에 있어서, 절연막의 형성에 사용할 경우, 수지 조성물층(10)의 두께는, 특히 제한되지 않지만, 5㎛ 이상인 것이 바람직하고, 10㎛ 이상인 것이 특히 바람직하고, 15㎛ 이상인 것이 더 바람직하다. 또한, 당해 두께는, 80㎛ 이하인 것이 바람직하고, 60㎛ 이하인 것이 특히 바람직하고, 40㎛ 이하인 것이 더 바람직하다.
2. 제1 지지 시트
본 실시형태에 있어서의 제1 지지 시트(11)는, 대전방지성을 갖는다. 그 때문에, 수지 조성물층(10)에서는, 박리대전에 기인한, 티끌이나 먼지와 같은 이물의 부착이 발생하기 어렵고, 당해 수지 조성물층(10)을 사용해서 얻어지는 반도체 장치에는 이물이 혼입하기 어려운 것으로 된다.
본 실시형태에 있어서의 제1 지지 시트(11)의 표면 저항률은, 1×1011Ω/sq 이하인 것이 바람직하다. 표면 저항률의 상한값이 상기임에 의해, 패널 레벨 패키징에 의한 반도체 장치의 제조에 있어서, 정전기가 발생하는 것을 보다 효과적으로 억제할 수 있다. 또한, 표면 저항률의 하한값은 특히 한정되지 않지만, 통상은, 1×107Ω/sq 이상인 것이 바람직하다. 당해 표면 저항률의 측정 방법의 상세는, 후술하는 시험예에 나타내는 바와 같다.
제1 지지 시트(11)는, 지지 기재를 구비한다. 당해 지지 기재는, 적어도 한쪽의 면측에 박리제층 또는 점착제층이 적층되어 있어도 된다. 또한, 제1 지지 시트(11)는, 지지 기재의 적어도 한쪽의 면측에 대전방지제를 함유하는 대전 방지층을 구비하고 있어도 된다. 또, 제1 지지 시트(11)는, 지지 기재, 박리제층, 점착제층 및 대전 방지층을 임의의 조합으로, 임의의 순으로 적층한 것이어도 된다.
(1) 지지 기재
제1 지지 시트(11)를 구성하는 지지 기재는, 수지 조성물층(10)을 보호하는 것이 가능한 한, 특히 한정되지 않는다. 예를 들면, 지지 기재로서는, 수지 필름, 부직포, 지(紙) 등을 사용하는 것이 바람직하다. 당해 수지 필름의 예로서는, 폴리에틸렌테레프탈레이트 필름, 폴리부틸렌테레프탈레이트 필름, 폴리에틸렌나프탈레이트 필름 등의 폴리에스테르 필름; 폴리에틸렌 필름, 폴리프로필렌 필름 등의 폴리올레핀 필름; 폴리이미드 필름 등을 들 수 있다. 상기 부직포의 예로서는, 레이온, 아크릴, 폴리에스테르 등의 섬유를 사용한 부직포를 들 수 있다. 상기 지의 예로서는, 상질지, 글라신지, 함침지, 코트지 등을 들 수 있다.
제1 지지 시트(11)를 구성하는 지지 기재는, 소망에 따라 편면 또는 양면에, 프라이머 처리, 코로나 처리, 플라스마 처리, 산화 처리 등의 표면 처리가 실시되어 있어도 된다.
또한, 상기 지지 기재는, 대전방지제를 함유해도 된다. 이 경우의 제1 지지 시트(11)의 바람직한 구성으로서는, 도 2의 (a)에 나타나는 바와 같은 대전방지제를 함유하는 지지 기재(111')만으로 이루어지는 구성, 도 2의 (b)에 나타나는 바와 같은 지지 기재(111')의 편면측에 박리제층(112)를 구비하는 구성, 도 2의 (c)에 나타나는 바와 같은 당해 지지 기재의 편면측에 점착제층(113)을 구비하는 구성 등을 들 수 있다. 지지 기재(111')에 함유되는 대전방지제로서는, 수지 시트(1)에 의한 소정의 박리성을 확보하면서, 수지 시트(1)가 원하는 대전방지성을 발휘할 수 있는 한 특히 한정되지 않으며, 예를 들면, 후술하는 대전방지제를 사용할 수 있다.
상기 지지 기재의 두께는, 통상 10㎛ 이상, 250㎛ 이하이다.
(2) 박리제층
제1 지지 시트(11)는, 상기 지지 기재의 적어도 한쪽의 면측에, 박리제층을 구비하고 있어도 된다. 이 경우, 수지 시트(1)에서는, 제1 지지 시트(11)에 있어서의 당해 박리제층측의 면이 수지 조성물층(10)에 접하는 것으로 된다.
박리제층을 구성하는 박리제로서는, 특히 제한되지 않으며, 예를 들면, 실리콘계 박리제, 알키드계 박리제, 불소계 박리제, 장쇄 알킬계 박리제, 올레핀 수지계 박리제, 아크릴계 박리제 및 고무계 박리제에서 선택되는 적어도 1종을 사용할 수 있다.
또한, 박리제층은, 대전방지제를 함유하고 있어도 된다. 이 경우의 제1 지지 시트(11)의 바람직한 구성으로서는, 도 3에 나타나는 바와 같은 지지 기재(111)의 편면측에 대전방지제를 함유하는 박리제층(112')이 적층된 구성 등을 들 수 있다. 박리제층(112')에 함유되는 대전방지제로서는, 수지 시트(1)에 의한 소정의 박리성을 확보하면서, 수지 시트(1)가 원하는 대전방지성을 발휘할 수 있는 한 특히 한정되지 않으며, 예를 들면, 후술하는 대전방지제를 사용할 수 있다.
(3) 점착제층
제1 지지 시트(11)는, 상기 지지 기재의 적어도 한쪽의 면측에, 점착제층을 구비하고 있어도 된다. 이 경우, 수지 시트(1)에서는, 제1 지지 시트(11)에 있어서의 당해 점착제층측의 면이 수지 조성물층(10)에 접하는 것으로 된다.
상기 점착제층을 구성하는 점착제는, 제1 지지 시트(11)가 수지 조성물층(10)에 대해서 원하는 점착성을 나타내고, 수지 조성물층(10)으로부터 박리 가능한 것이면 특히 한정되지 않는다. 점착제층을 구성하는 점착제의 예로서는, 아크릴계 점착제, 고무계 점착제, 실리콘계 점착제, 우레탄계 점착제, 폴리에스테르계 점착제, 폴리비닐에테르계 점착제 등을 사용할 수 있다. 점착제는, 1종을 단독으로 사용해도 되고, 2종 이상을 조합해서 사용해도 된다.
상기 점착제층은, 대전방지제를 함유하고 있어도 된다. 이 경우의 제1 지지 시트(11)의 바람직한 구성으로서는, 도 4에 나타내는 바와 같이 지지 기재(111)의 편면측에 대전방지제를 함유하는 점착제층(113')이 적층된 구성 등을 들 수 있다. 점착제층(113')에 함유되는 대전방지제로서는, 수지 시트(1)에 의한 소정의 박리성을 확보하면서, 수지 시트(1)가 원하는 대전방지성을 발휘할 수 있는 한 특히 한정되지 않으며, 예를 들면, 후술하는 대전방지제를 사용할 수 있다.
점착제층의 두께는, 1㎛ 이상인 것이 바람직하고, 5㎛ 이상인 것이 특히 바람직하고, 10㎛ 이상인 것이 더 바람직하다. 또한, 당해 두께는, 500㎛ 이하인 것이 바람직하고, 100㎛ 이하인 것이 특히 바람직하고, 50㎛ 이하인 것이 더 바람직하다.
(4) 대전 방지층
제1 지지 시트(11)는, 대전 방지층을 구비하고 있어도 된다. 제1 지지 시트(11)가 대전 방지층을 구비할 경우, 당해 제1 지지 시트(11)의 바람직한 구성으로서는, 도 5의 (a)에 나타나는 바와 같은 지지 기재(111)와 대전 방지층(114)이 이 순서로 적층된 구성, 도 5의 (b)에 나타나는 바와 같은 지지 기재(111)와 대전 방지층(114)과 박리제층(112)이 이 순서로 적층된 구성, 도 5의 (c)에 나타나는 바와 같은 대전 방지층(114)과 지지 기재(111)와 박리제층(112)이 이 순서로 적층된 구성, 도 5의 (d)에 나타나는 바와 같은 지지 기재(111)와 대전 방지층(114)과 점착제층(113)이 이 순서로 적층된 구성, 도 5의 (e)에 나타나는 바와 같은 대전 방지층(114)과 지지 기재(111)와 점착제층(113)이 이 순서로 적층된 구성 등을 들 수 있다.
대전 방지층은, 바인더 수지와 대전방지제를 함유하는 대전 방지층용 조성물로 이루어지는 층인 것이 바람직하다.
상기 바인더 수지로서는, 폴리에스테르 수지, 우레탄 수지 및 아크릴 수지로 이루어지는 군에서 선택되는 적어도 1종을 주성분으로서 함유하는 것이 바람직하다. 이들 수지는, 열경화성 화합물이어도 되고, 자외경화성 화합물이어도 된다.
대전 방지층용 조성물은, 상기 성분 이외에도, 가교제, 레벨링제, 방오제 등을 함유해도 된다.
대전 방지층의 두께는, 통상적으로, 0.01㎛ 이상인 것이 바람직하고, 0.03㎛ 이상인 것이 특히 바람직하다. 또한, 당해 두께는, 10㎛ 이하인 것이 바람직하고, 5㎛ 이하인 것이 특히 바람직하고, 3㎛인 것이 더 바람직하다.
(5) 대전방지제
대전방지제로서는, 예를 들면, 도전성 고분자, 도전성 미립자, 이온성 화합물 및 4급 암모늄염 함유 화합물에서 선택되는 적어도 1종을 사용하는 것이 바람직하다.
상기 도전성 고분자로서는, 종래 공지의 것을 사용할 수 있지만, 그 중에서도 폴리티오펜계, 폴리아닐린계 또는 폴리피롤계의 도전성 고분자가 바람직하다. 도전성 고분자는, 1종을 단독으로 사용해도 되고, 2종 이상을 조합해서 사용해도 된다.
폴리티오펜계의 도전성 고분자로서는, 예를 들면, 폴리티오펜, 폴리(3-알킬티오펜), 폴리(3-티오펜-β-에탄설폰산), 폴리알킬렌디옥시티오펜과 폴리스티렌설포네이트(PSS)와의 혼합물(도프된 것을 포함한다) 등을 들 수 있다. 이들 중에서도, 폴리알킬렌디옥시티오펜과 폴리스티렌설포네이트와의 혼합물이 바람직하다. 상기 폴리알킬렌디옥시티오펜으로서는, 폴리(3,4-에틸렌디옥시티오펜)(PEDOT), 폴리프로필렌디옥시티오펜, 폴리(에틸렌/프로필렌)디옥시티오펜 등을 들 수 있고, 그 중에서도 폴리(3,4-에틸렌디옥시티오펜)이 바람직하다. 즉, 상기한 것 중에서도, 폴리(3,4-에틸렌디옥시티오펜)과 폴리스티렌설포네이트와의 혼합물(PSS를 도프한 PEDOT)이 특히 바람직하다.
폴리아닐린계의 도전성 고분자로서는, 예를 들면, 폴리아닐린, 폴리메틸아닐린, 폴리메톡시아닐린 등을 들 수 있다.
폴리피롤계의 도전성 고분자로서는, 예를 들면, 폴리피롤, 폴리3-메틸피롤, 폴리3-옥틸피롤 등을 들 수 있다.
상기 도전성 미립자의 예로서는, 산화주석, 안티몬도프산화주석(ATO), 산화인듐-산화주석(ITO), 산화아연, 오산화안티몬 등의 도전성의 무기 미립자, 또는, 실리콘 미립자 등의 유기 미립자의 표면이 도전성 화합물로 피복된 미립자, 또는 카본 미립자 등의 도전성의 미립자를 들 수 있다.
상기 이온성 화합물은, 실온에서 액체여도 되고, 고체여도 되지만, 내구 조건에 노출되어도 안정한 대전방지성을 발현하기 쉽다는 관점에서, 실온에서 고체인 것이 바람직하다. 여기에서, 본 명세서에 있어서의 이온성 화합물이란, 양이온과 음이온이 주로 정전기 인력에 의해서 연결해서 이루어지는 화합물을 말한다.
이온성 화합물의 예로서는, 함질소오늄염, 함황오늄염, 함인오늄염, 알칼리 금속염 또는 알칼리토류 금속염이 바람직하고, 얻어지는 지지 기재가 내구성이 우수한 관점에서, 함질소오늄염 또는 알칼리 금속염이 특히 바람직하고, 함질소오늄염이 더 바람직하다. 함질소오늄염은, 함질소복소환 양이온과 그 상대 음이온으로 구성되는 이온성 화합물인 것이 바람직하다.
함질소복소환 양이온의 함질소복소환 골격으로서는, 피리딘환, 피리미딘환, 이미다졸환, 트리아졸환, 인돌환 등이 바람직하고, 그 중에서도 피리딘환이 바람직하다. 또한, 알칼리 금속염의 양이온으로서는, 리튬이온, 칼륨이온 또는 나트륨이온이 바람직하고, 리튬이온 또는 칼륨이온이 특히 바람직하다.
한편, 상기 이온성 화합물을 구성하는 음이온으로서는, 할로겐화인산 음이온 또는 설포닐이미드계 음이온을 바람직하게 들 수 있다. 할로겐화인산 음이온으로서는, 헥사플루오로포스페이트 등을 바람직하게 들 수 있다. 또한, 설포닐이미드계 음이온으로서는, 비스(플루오로알킬설포닐)이미드 또는 비스(플루오로설포닐)이미드 등을 바람직하게 들 수 있다.
상기 이온성 화합물의 구체예로서는, N-부틸-4-메틸피리디늄헥사플루오로포스페이트, N-헥실-4-메틸피리디늄헥사플루오로포스페이트, N-옥틸피리디늄헥사플루오로포스페이트, N-옥틸-4-메틸피리디늄헥사플루오로포스페이트, N-도데실피리디늄헥사플루오로포스페이트, N-테트라데실피리디늄헥사플루오로포스페이트, N-헥사데실피리디늄헥사플루오로포스페이트, N-도데실-4-메틸피리디늄헥사플루오로포스페이트, N-테트라데실-4-메틸피리디늄헥사플루오로포스페이트, N-헥사데실-4-메틸피리디늄헥사플루오로포스페이트 등의 피리디늄헥사플루오로포스페이트계 화합물; N-데실피리디늄비스(플루오로설포닐)이미드, 1-에틸피리디늄비스(플루오로설포닐)이미드, 1-부틸피리디늄비스(플루오로설포닐)이미드, 1-헥실피리디늄비스(플루오로설포닐)이미드, 1-부틸-3-메틸피리디늄비스(플루오로설포닐)이미드, 1-부틸-4-메틸피리디늄비스(플루오로설포닐)이미드, 1-헥실-3-메틸피리디늄비스(플루오로설포닐)이미드, 1-부틸-3,4-디메틸피리디늄비스(플루오로설포닐)이미드, 칼륨비스(플루오로설포닐)이미드, 리튬비스(플루오로설포닐)이미드, 칼륨비스(플루오로메탄설포닐)이미드, 리튬비스(플루오로메탄설포닐)이미드 등의 플루오로설포닐이미드계 화합물 등을 들 수 있다. 이상의 이온성 화합물은, 1종을 단독으로 사용해도 되고, 2종 이상을 조합해서 사용해도 된다.
상기 4급 암모늄염 함유 화합물의 예로서는, 피롤리디늄환, 알킬아민의 4급화물, 추가로 이들을 아크릴산이나 메타크릴산과 공중합한 것, N-알킬아미노아크릴아미드의 4급화물, 비닐벤질트리메틸암모늄염, 2-히드록시3-메타크릴옥시프로필트리메틸암모늄염 등을 들 수 있다.
대전방지제의 함유량은, 목적의 대전방지성에 따라서 적의 결정할 수 있다. 구체적으로는, 대전방지제의 함유량은, 첨가하는 층의 수지 성분 전체에 대해서, 0.01질량% 이상인 것이 바람직하고, 0.1질량% 이상인 것이 특히 바람직하다. 또한, 당해 함유량은, 50질량% 이하인 것이 바람직하고, 30질량% 이하인 것이 특히 바람직하다. 상기 대전방지제의 함유량이 상기 범위임에 의해, 첨가하는 층의 기능을 손상시키지 않고, 수지 시트(1)의 대전방지성을 효과적으로 발휘할 수 있다.
3. 제2 지지 시트
제2 지지 시트(12)를 구성하는 지지 기재로서는, 제1 지지 시트(11)를 구성하는 지지 기재와 마찬가지의 수지 필름, 부직포, 지 등을 사용할 수 있다.
제2 지지 시트(12)에 있어서의 수지 조성물층(10)과의 접촉면은, 박리제에 의해서 박리 처리되어 있어도 되고, 박리 처리되어 있지 않아도 된다. 당해 박리제로서는, 실리콘계 박리제, 알키드계 박리제, 불소계 박리제, 장쇄 알킬계 박리제, 올레핀 수지계 박리제, 아크릴계 박리제 및 고무계 박리제에서 선택되는 적어도 1종이 사용되는 것이 바람직하다.
제2 지지 시트(12)의 두께는, 특히 제한은 없지만, 통상 20㎛ 이상, 250㎛ 이하이다.
4. 수지 시트의 물성
온도 23℃, 상대 습도 50%의 환경 하에 있어서, 본 실시형태에 따른 수지 시트(1)에 있어서의 수지 조성물층(10)으로부터 제1 지지 시트(11)를 10m/분의 박리 속도로 박리했을 때의, 박리 5초 후에 측정한 제1 지지 시트(11)에 있어서의 수지 조성물층(10)측의 면의 박리대전압의 절대값은, 200V 미만인 것이 바람직하다. 박리대전압의 절대값이 상기임에 의해, 수지 조성물층(10)으로부터 제1 지지 시트(11)를 박리했을 때에, 수지 조성물층(10)이 박리대전하기 어렵고, 박리대전에 기인해서 공기 중의 티끌이나 먼지 등의 이물이 수지 조성물층(10)에 부착하는 것을 효과적으로 억제할 수 있다. 또한, 박리대전압의 절대값이 상기임에 의해, 패널 레벨 패키징에 의한 반도체 장치의 제조에 있어서, 수지 시트(1)를 사용해서 양호한 품질의 반도체 장치를 제조하는 것이 가능하게 된다. 상기 박리대전압의 절대값의 하한값은 특히 한정되지 않지만, 0V인 것이 바람직하다. 또, 박리대전압의 절대값의 측정 방법의 상세는, 후술하는 시험예에 나타내는 바와 같다.
5. 수지 시트의 제조 방법
본 실시형태에 따른 수지 시트(1)는, 예를 들면, 제2 지지 시트(12) 상에 수지 조성물층(10)을 형성한 후, 당해 수지 조성물층(10)에 있어서의 제2 지지 시트(12)와는 반대측의 면에, 별도 준비한 제1 지지 시트(11)를 첩합함으로써 제조할 수 있다.
이 경우, 수지 조성물층(10)은, 예를 들면, 상술한 수지 조성물, 및 소망에 따라 용매 또는 분산매를 더 함유하는 도공액을 조제하고, 상술한 제2 지지 시트(12)의 편면(박리제에 의해 처리되어 있는 경우에는, 그 박리 처리면) 상에, 스핀 코트법, 스프레이 코트법, 바 코트법, 나이프 코트법, 롤 코트법, 롤나이프 코트법, 블레이드 코트법, 다이 코트법, 그라비어 코트법 등의 공지의 도포 방법에 의해 그 도공액을 도포해서 도막을 형성하고, 당해 도막을 건조시킴에 의해 수지 조성물층(10)을 형성한다. 다음으로, 얻어진, 수지 조성물층(10)측의 면과, 제1 지지 시트(11)를 첩함함에 의해, 수지 시트(1)를 제조할 수 있다.
〔반도체 장치〕
본 실시형태에 따른 반도체 장치는, 본 실시형태에 따른 수지 시트(1)에 있어서의 수지 조성물층(10)을 경화해서 이루어지는 경화층을 구비한다. 여기에서, 본 실시형태에 따른 반도체 장치는, 전자 부품을 봉지하는 층으로서 경화층을 구비하고 있어도 되고, 또는, 절연막으로서 경화층을 구비하고 있어도 된다. 본 실시형태에 따른 반도체 장치는, 패널 레벨 패키징에 의해 제조되는 반도체 장치인 것이 바람직하고, 그 구체예로서는, 패널 레벨의 팬아웃 패키징 기술(FOPLP)에 의해 제조된 반도체 패키지 등을 들 수 있다.
본 실시형태에 따른 수지 시트(1)는, 상술한 바와 같이, 제1 지지 시트(11)가 대전방지성을 가짐과 함께, 제1 지지 시트(11)의 박리대전압의 절대값이 상기 범위임에 의해, 수지 시트(1)로부터 제1 지지 시트(11)를 박리했을 때에 있어서의 수지 조성물층(10)의 박리대전이 발생하기 어렵다. 그 때문에, 수지 조성물층(10)에서는, 박리대전에 기인한, 티끌이나 먼지와 같은 이물의 부착이 발생하기 어렵고, 당해 수지 조성물층(10)을 경화해서 이루어지는 경화층을 구비하는 반도체 장치에는 이물이 혼입하기 어려운 것으로 된다. 그리고, 당해 수지 시트(1)를 사용해서 제조되는, 본 실시형태에 따른 반도체 장치는, 양호한 품질을 갖는 것으로 된다.
본 실시형태에 따른 수지 시트(1)에서는, 상술한 바와 같이, 박리대전에 기인한, 수지 조성물층(10)에 대한 이물의 부착이 발생하기 어렵다. 그 결과, 본 실시형태에 따른 수지 시트(1)를 사용함으로써, 우수한 품질을 갖는 반도체 장치를 제조할 수 있다. 특히, 본 실시형태에 따른 수지 시트(1)에 의하면, 예를 들면 패널 레벨의 팬아웃 패키지(FOPLP)에 의해 제조된 반도체 패키지 등을 제조할 수 있고, 이와 같이, 수지 시트(1)의 사이즈가 비교적 대면적으로 되는 경우여도, 박리대전에 기인한, 수지 조성물층(10)에 대한 티끌이나 먼지와 같은 이물의 부착이 효과적으로 억제되어, 그 결과, 고품질의 반도체 패키지를 제조하는 것이 가능하게 된다.
이상 설명한 실시형태는, 본 발명의 이해를 용이하게 하기 위하여 기재된 것이며, 본 발명을 한정하기 위하여 기재된 것은 아니다. 따라서, 상기 실시형태에 개시된 각 요소는, 본 발명의 기술적 범위에 속하는 모든 설계 변경이나 균등물도 포함하는 취지이다.
(실시예)
이하, 실시예 및 시험예 등을 나타냄에 의해 본 발명을 더 상세히 설명하지만, 본 발명은 하기의 시험예 등에 하등 한정되는 것은 아니다.
〔실시예 1〕
(1) 제1 지지 시트의 제작
대전방지제로서의 폴리(3,4-에틸렌디옥시티오펜)과 폴리스티렌설포네이트와의 혼합물(PSS를 도프한 PEDOT), 바인더 수지로서의 폴리에스테르 수지, 가교제, 및 레벨링제를 혼합하여, 대전 방지층 형성용의 도공액을 조제했다.
얻어진 도공액을, 지지 기재로서의 폴리에틸렌테레프탈레이트 필름(미쓰비시가가쿠폴리에스테르필름샤제, 제품명 「PET38T-100」, 두께 : 38㎛)의 편면에 도포하여, 얻어진 도막을 건조해서 두께 50㎚의 대전 방지층을 형성했다.
다음으로, 얻어진 지지 기재와 대전 방지층과의 적층체에 있어서의 대전 방지층측의 면 상에, 알키드계 박리제를 마이어 바에 의해 균일하게 도공한 후, 100℃에서 30초간 건조시켜서, 두께 0.1㎛의 박리제층을 형성했다. 이것에 의해, 박리제층/대전 방지층/지지 기재가 이 순서로 적층되어 이루어지는 제1 지지 시트를 얻었다.
(2) 수지 조성물층의 형성
열가소성 수지로서의 비스페놀A형 페녹시 수지(미쓰비시가가쿠샤제, 제품명 「jER1256」) 5.1질량부(고형분 환산, 본 단락에 있어서 이하 같다)와, 열경화성 수지로서의 비스페놀A형 에폭시 수지(미쓰비시가가쿠샤제, 제품명 「jER828」) 5.7질량부와, 열경화성 수지로서의 비페닐형 에폭시 수지(니혼가야쿠샤제, 제품명 「NC-3000-L」) 5.7질량부와, 열경화성 수지로서의 나프탈렌형 에폭시 수지(DIC샤제, 제품명 「HP-4700」) 4.1질량부와, 열경화성 수지로서의 비페닐형 페놀(메이와가세이샤제, 제품명 「MEHC-7851-SS」) 14.1질량부와, 이미다졸계 경화 촉매로서의 2-에틸-4-메틸이미다졸(시코쿠가세이샤제, 제품명 「2E4MZ」) 0.1질량부와, 미립자로서의 에폭시실란 처리 실리카 필러〔실리카 필러(아드마텍스샤제, 제품명 「SO-C2」, 평균 입경 : 0.5㎛, 최대 입경 : 2㎛, 형상 : 구상)를 3-글리시독시프로필트리메톡시실란(신에쓰가가쿠샤제, 제품명 「KBM-403」, 최소 피복 면적 : 330㎡/g)을 사용해서 표면 처리한 것〕 65질량부를, 메틸에틸케톤 중에서 혼합해서, 고형분 농도가 40질량%인 수지 조성물의 도공액을 얻었다.
상술한 바와 같이 얻어진 도공액을, 제2 지지 시트로서의, 폴리에틸렌테레프탈레이트 필름의 한쪽의 면을 알키드계 박리제에 의해 박리 처리한 박리 필름(린텍샤제, 제품명 「PET38AL-5」, 두께 : 38㎛)의 박리 처리면에 도포하고, 얻어진 도막을 오븐에서 100℃에서 1분간 건조함으로써, 두께 50㎛의 수지 조성물층과 제2 지지 시트와의 적층체를 얻었다.
(3) 수지 시트의 제작
상기 공정(1)에 있어서 제작한 제1 지지 시트에 있어서의 박리제층측의 면과, 상기 공정(2)에 있어서 제작한 적층체에 있어서의 수지 조성물층측의 면을 첩합함으로써, 제1 지지 시트와, 수지 조성물층과, 제2 지지 시트가 순서대로 적층되어 이루어지는 수지 시트를 얻었다.
〔실시예 2〕
(1) 제1 지지 시트의 제작
아크릴산에스테르 공중합체(아크릴산2-에틸헥실 92.8질량%와, 아크릴산2-히드록시에틸 7.0질량%와, 아크릴산 0.2질량%와의 공중합체) 40질량부(고형분 환산, 본 단락에 있어서 이하 같다)와, 점착조제(粘着助劑)로서의 양 말단 수산기 수소화폴리부타디엔(니혼소다샤제, 제품명 「GI-1000」) 5질량부와, 가교제로서의 헥사메틸렌디이소시아네이트를 갖는 지방족계 이소시아네이트(니혼폴리우레탄고교샤제, 제품명 「코로네이트HX」) 3.5질량부와, 대전방지제를, 메틸에틸케톤 중에서 혼합하여, 고형분 농도가 30질량%인 점착제 조성물의 도공액을 조제했다.
다음으로, 조제한 점착제 조성물의 도공액을, 롤 코터를 사용해서, 폴리에틸렌테레프탈레이트 필름의 한쪽의 면을 실리콘계 박리층에 의해 박리 처리한 박리 필름(린텍샤제, 제품명 「SP-PET382150」, 두께 : 38㎛)의 박리 처리면에 도포하여, 얻어진 도막을 90℃ 및 90초간 가열하고, 계속해서 115℃ 및 90초간 가열함으로써 건조시킴으로써, 두께 50㎛의 대전방지제 함유 점착제층을 형성했다. 이것에 의해, 대전방지제 함유 점착제층과 박리 필름과의 적층체를 얻었다.
계속해서, 얻어진 적층체에 있어서의 박리 필름측의 면을, 지지 기재로서의 투명 폴리에틸렌테레프탈레이트 필름(도요보샤제, 제품명 「PET50A-4300」, 두께 : 50㎛)의 편면에 첩합함으로써, 대전방지제 함유 점착제층과 지지 기재로 이루어지는 제1 지지 시트를, 당해 대전방지제 함유 점착제층에 있어서의 지지 기재와는 반대측의 면에 박리 필름이 적층된 상태로 얻었다.
(2) 수지 조성물층의 형성
상기 공정(1)에 있어서 제작한 제1 지지 시트로부터 박리 필름을 박리하고, 노출한 대전방지제 함유 점착제층의 노출면에, 실시예 1에 있어서의 공정(2)에 있어서 제작한 적층체에 있어서의 수지 조성물층측의 면을 첩합함으로써, 제1 지지 시트와, 수지 조성물층과, 제2 지지 시트가 순서대로 적층되어 이루어지는 수지 시트를 얻었다.
〔실시예 3〕
대전 방지층을 형성하지 않고, 지지 기재의 편면측에 대전방지제를 함유하는 박리제층을 형성함으로써 얻어진 제1 지지 시트를 사용한 것 이외는, 실시예 1과 마찬가지로 해서 수지 시트를 얻었다.
〔실시예 4〕
대전방지제를 함유하는 지지 기재를 제1 지지 시트로서 사용한 것 이외는, 실시예 1과 마찬가지로 해서 수지 시트를 얻었다.
〔비교예 1〕
제1 지지 시트로서, 폴리에틸렌테레프탈레이트 필름의 한쪽의 면을 알키드계 박리제에 의해 박리 처리한 박리 필름(린텍샤제, 제품명 「PET38AL-5」, 두께 : 38㎛)을 사용한 것 이외는, 실시예 1과 마찬가지로 해서 수지 시트를 얻었다.
〔시험예 1〕(표면 저항률의 측정)
실시예 및 비교예에서 제조한 수지 시트로부터 제1 지지 시트를 박리해서 노출한 수지 조성물층의 노출면, 및 당해 박리한 제1 지지 시트의 수지 조성물층측의 면에 대하여, 저저항률계(미쓰비시가가쿠애널리텍샤제, 제품명 「로레스타GP MCP-T610형」)를 사용해서, 표면 저항률(Ω/sq)을 3회 측정하여, 그 평균값(Ω/sq)을 산출했다. 결과를 표 1에 나타낸다.
〔시험예 2〕(이물부착성의 평가)
실시예 및 비교예에서 제조한 수지 시트를, 500㎜×400㎜의 사이즈로 재단했다. 실시예 1 및 2 그리고 비교예 1에 따른 수지 시트에 대해서는, 제2 지지 시트를 박리하고, 노출한 수지 조성물층의 노출면을 유리판에 적층했다. 실시예 3에 따른 수지 시트에 대해서는, 수지 조성물층에 있어서의 제1 지지 시트와는 반대측의 면을 유리판에 적층했다. 그 후, 수지 조성물층으로부터 제1 지지 시트를 박리했다. 그리고, 수지 조성물층의 표면에 있어서의, 티끌이나 먼지와 같은 이물의 존재를, 유리판측으로부터 확인하고, 이하의 기준에 의거해서, 수지 조성물층에 있어서의 이물부착성에 대하여 평가했다. 결과를 표 1에 나타낸다.
A : 이물이 존재하지 않음
B : 이물이 존재함
〔시험예 3〕(박리대전압의 절대값의 측정)
실시예 및 비교예에서 제조한 수지 시트를 폭 25㎜, 길이 100㎜로 재단하여, 이것을 샘플로 했다. 온도 23℃, 상대 습도 50%의 환경 하에 있어서, 샘플로부터 제1 지지 시트를 10m/min의 박리 속도로 박리하고, 박리 5초 후에, 정전기 측정기(시무코재팬샤제, 제품명 「FMX-003」)를 사용해서, 제1 지지 시트에 있어서의 수지 조성물층(10)측의 면의 박리대전압의 절대값(V)을 측정했다. 결과를 표 1에 나타낸다.
[표 1]
Figure pat00001
표 1에 나타내는 바와 같이, 박리대전압의 측정 결과로부터, 실시예에 따른 수지 시트는, 지지 시트를 수지 조성물층으로부터 박리했을 때의 박리대전방지성이 우수함과 함께, 지지 시트를 박리한 후에 있어서의 이물의 부착이 억제되어 있다.
본 발명에 따른 수지 시트는, 대면적의 수지 시트의 사용이 요구되는 반도체 장치의 제조에 호적하고, 구체적으로는, 패널 레벨 패키징에 의한 반도체 장치의 제조에 호적하게 이용할 수 있다.
1 : 수지 시트
10 : 수지 조성물층
11 : 제1 지지 시트
111 : 지지 기재
111' : 대전방지제를 함유하는 지지 기재
112 : 박리제층
112' : 대전방지제를 함유하는 박리제층
113 : 점착제층
113' : 대전방지제를 함유하는 점착제층
114 : 대전 방지층
12 : 제2 지지 시트

Claims (10)

  1. 패널 레벨 패키징에 의한 반도체 장치의 제조에 있어서, 전자 부품의 봉지(封止) 또는 절연막의 형성에 사용되는 수지 시트로서,
    상기 수지 시트가, 제1 지지 시트와, 상기 제1 지지 시트에 있어서의 편면에 적층된 수지 조성물층을 구비하고,
    상기 제1 지지 시트가, 대전방지성을 갖고,
    박리 속도 10m/분으로 상기 수지 조성물층으로부터 상기 제1 지지 시트를 박리했을 때의, 상기 제1 지지 시트의 박리대전압(剝離帶電壓)의 절대값이, 200V 미만인
    것을 특징으로 하는 수지 시트.
  2. 제1항에 있어서,
    상기 수지 조성물층의 표면의 표면 저항률은, 1.0×1012Ω/sq 이상인 것을 특징으로 하는 수지 시트.
  3. 제1항에 있어서,
    상기 제1 지지 시트는, 대전방지제를 함유하는 대전 방지층을 구비하는 것을 특징으로 하는 수지 시트.
  4. 제1항에 있어서,
    상기 제1 지지 시트는, 대전방지제를 함유하는 지지 기재를 구비하는 것을 특징으로 하는 수지 시트.
  5. 제1항에 있어서,
    상기 제1 지지 시트는, 대전방지제를 함유하는 박리제층을 구비하는 것을 특징으로 하는 수지 시트.
  6. 제1항에 있어서,
    상기 제1 지지 시트는, 대전방지제를 함유하는 점착제층을 구비하는 것을 특징으로 하는 수지 시트.
  7. 제1항에 있어서,
    상기 제1 지지 시트의 표면 저항률은, 1×1011Ω/sq 이하인 것을 특징으로 하는 수지 시트.
  8. 제1항에 있어서,
    상기 수지 조성물층은, 열경화성 수지를 함유하는 수지 조성물로부터 형성된 것임을 특징으로 하는 수지 시트.
  9. 제1항에 있어서,
    상기 수지 시트는, 상기 수지 조성물층에 있어서의 상기 제1 지지 시트와는 반대측의 면에 적층된 제2 지지 시트를 구비하는 것을 특징으로 하는 수지 시트.
  10. 제1항 내지 제9항 중 어느 한 항에 기재된 수지 시트에 있어서의 수지 조성물층을 경화해서 이루어지는 경화층을 구비하는 것을 특징으로 하는 반도체 장치.
KR1020180079424A 2017-08-31 2018-07-09 수지 시트 및 반도체 장치 KR20190024652A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2017-166584 2017-08-31
JP2017166584A JP2019046897A (ja) 2017-08-31 2017-08-31 樹脂シートおよび半導体装置

Publications (1)

Publication Number Publication Date
KR20190024652A true KR20190024652A (ko) 2019-03-08

Family

ID=65514673

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180079424A KR20190024652A (ko) 2017-08-31 2018-07-09 수지 시트 및 반도체 장치

Country Status (4)

Country Link
JP (1) JP2019046897A (ko)
KR (1) KR20190024652A (ko)
CN (1) CN109427751A (ko)
TW (1) TW201912414A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6676593B2 (ja) * 2017-09-08 2020-04-08 リンテック株式会社 樹脂シートおよび半導体装置
CN112867633A (zh) * 2018-05-24 2021-05-28 大仓工业株式会社 辐射热反射膜和汽车用内饰材料

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015126133A (ja) 2013-12-26 2015-07-06 日東電工株式会社 両面セパレータ付き封止用シート、及び、半導体装置の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015126133A (ja) 2013-12-26 2015-07-06 日東電工株式会社 両面セパレータ付き封止用シート、及び、半導体装置の製造方法

Also Published As

Publication number Publication date
CN109427751A (zh) 2019-03-05
JP2019046897A (ja) 2019-03-22
TW201912414A (zh) 2019-04-01

Similar Documents

Publication Publication Date Title
KR100815314B1 (ko) 접착제 조성물, 그의 제조 방법, 이것을 사용한 접착필름, 반도체 탑재용 기판 및 반도체 장치
KR102088794B1 (ko) 박리성이 우수한 이형 필름
TW201205660A (en) Film for flip chip type semiconductor back surface, and dicing tape-integrated film for semiconductor back surface
TWI674972B (zh) 零件封裝用薄膜之製造方法
KR20020075426A (ko) 접착제 조성물, 그 제조 방법, 이것을 이용한 접착 필름,반도체 탑재용 기판 및 반도체 장치
CN101205444A (zh) 胶粘剂膜组合物、相关的切割晶片粘结膜以及晶片封装件
CN107615454B (zh) 保护膜形成用复合片
TWI465542B (zh) 覆晶型半導體背面用膜
TWI765071B (zh) 散熱性黏晶膜及切晶-黏晶膜
JP2020019953A (ja) ディスプレイ用粘着シートおよびこれを含むディスプレイ
US20170032979A1 (en) Production method for semiconductor package
KR20190024652A (ko) 수지 시트 및 반도체 장치
JP5581605B2 (ja) 異方導電性接着フィルムの製造方法
KR20190024651A (ko) 수지 시트, 반도체 장치, 및 수지 시트의 사용 방법
TWI804633B (zh) 黏著薄片
KR102602545B1 (ko) 수지 시트 및 반도체 장치
KR20190122738A (ko) 수지 조성물, 수지 시트, 적층체, 및 반도체 소자
CN109206902B (zh) 树脂片、层叠体及树脂片的制造方法
JP2002146324A (ja) 接着剤組成物とそれを用いた接着部材と半導体搭載用基板と半導体装置
KR101189622B1 (ko) 안트라센계 에폭시 수지를 포함하는 이방 도전성 접착재료및 이를 이용하는 회로접속 구조체
JP6357289B1 (ja) 封止シート、および半導体装置の製造方法
WO2018159619A1 (ja) 封止シート、および半導体装置の製造方法
TW202244184A (zh) 樹脂組成物、黏接劑層及黏接片、以及黏接片之製造方法
CN111918931A (zh) 树脂片及其制造方法
KR20200033221A (ko) 반도체 장치의 제조 방법