KR20180125666A - 캐리어 글래스를 이용한 회로기판 및 그 제조 방법 - Google Patents

캐리어 글래스를 이용한 회로기판 및 그 제조 방법 Download PDF

Info

Publication number
KR20180125666A
KR20180125666A KR1020170059994A KR20170059994A KR20180125666A KR 20180125666 A KR20180125666 A KR 20180125666A KR 1020170059994 A KR1020170059994 A KR 1020170059994A KR 20170059994 A KR20170059994 A KR 20170059994A KR 20180125666 A KR20180125666 A KR 20180125666A
Authority
KR
South Korea
Prior art keywords
glass core
circuit pattern
glass
resin layer
vias
Prior art date
Application number
KR1020170059994A
Other languages
English (en)
Other versions
KR102023425B1 (ko
Inventor
이승재
김현욱
차상석
Original Assignee
주식회사 심텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 심텍 filed Critical 주식회사 심텍
Priority to KR1020170059994A priority Critical patent/KR102023425B1/ko
Publication of KR20180125666A publication Critical patent/KR20180125666A/ko
Application granted granted Critical
Publication of KR102023425B1 publication Critical patent/KR102023425B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/281—Applying non-metallic protective coatings by means of a preformed insulating foil
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0145—Polyester, e.g. polyethylene terephthalate [PET], polyethylene naphthalate [PEN]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0154—Polyimide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

글래스 코어의 크랙 방지 및 공정 취급성을 향상시킬 수 있는 캐리어 글래스를 이용한 회로기판 및 그 제조 방법에 대하여 개시한다.
본 발명에 따른 캐리어 글래스를 이용한 회로기판은 상면 및 하면을 가지며, 상기 상면 및 하면을 관통하는 제1 관통 비아를 갖는 글래스 코어; 상기 글래스 코어의 상면, 하면 및 제1 관통 비아 내에 배치된 제1 회로패턴; 상기 글래스 코어의 상면을 덮으며, 상기 제1 회로패턴과 대응되는 위치에 배치된 제2 관통 비아를 갖는 상부 수지층; 상기 글래스 코어의 하면을 덮으며, 상기 제1 회로패턴과 대응되는 위치에 배치된 제3 관통 비아를 갖는 하부 수지층; 상기 상부 수지층의 상면 및 제2 관통 비아 내에 배치되어, 상기 제1 회로패턴과 연결된 제2 회로패턴; 및 상기 하부 수지층의 하면 및 제3 관통 비아 내에 배치되어, 상기 제1 회로패턴과 연결된 제3 회로패턴;을 포함하는 것을 특징으로 한다.

Description

캐리어 글래스를 이용한 회로기판 및 그 제조 방법{MANUFACTRUING METHOD OF CIRCUIT BOARD USING CARRIER GLASS}
본 발명은 회로기판 및 그 제조 방법에 관한 것으로, 보다 상세하게는 글래스 코어의 크랙 방지 및 공정 취급성을 향상시킬 수 있는 캐리어 글래스를 이용한 회로기판 및 그 제조 방법에 관한 것이다.
스마트폰 및 태블릿 PC의 성장과 더불어 PCB의 다기능, 고속신호전송, 경박단소 등의 특성이 요구 시 되는데, 경박단소화에 따라 휨(Warpage)을 개선하기 위해 기존의 CCL 대신에 모듈러스(Modulus)가 높은 글래스 코어(Glass Core)를 적용한 GCB(Glass Circuit Board) 개발이 활발히 이루어지고 있다.
그러나, 종래에는 GCB 제작을 위한 공정 진행시 작은 물리적 충격에도 글래스 코어에 크랙이 생겨 핸들링시 크랙 발생 및 공정 진행 중 설비 내부에서 크랙이 발생하여 용액의 오염 원인이 되고 있다.
또한, 글래스 코어의 내충격성을 높이기 위해 프리프레그(PPG) 및 동박을 양면에 적층하여 그래스 코어를 제작하는 경우에는 핫 프레스(Hot Press) 공정 진행 시 글래스 코어가 낮은 압력에도 깨져 버리는 문제점이 있었다.
또한, 글래스 울을 글래스 코어로만 대체한 경우가 되어, 기존의 CCL을 높은 모듈러스를 갖는 글래스 코어로 대체하고자 하였던 초기의 목적이 사라지게 되는 문제점이 있다.
특히, 최근에는 기판의 사이즈가 커짐에 따라 초박형의 글래스 코어를 이용하여 공정 진행할 시, 핸들링 및 기판 라인 상에서의 물리적 충격에 의한 크랙 발생이 빈번히 발생하고 있다. 이로 인하여, 용액의 오염, 공정 취급의 어려움 및 수율 감소의 문제점을 야기하고 있다.
관련 선행문헌으로는 대한민국 공개특허 제10-2011-0055133호(2011.05.25. 공개)가 있으며, 상기 문헌에는 인쇄회로기판 제조용 캐리어와 그 제조방법 및 이를 이용한 인쇄회로기판의 제조방법이 기재되어 있다.
본 발명의 목적은 글래스 코어의 크랙 방지 및 공정 취급성을 향상시킬 수 있는 캐리어 글래스를 이용한 회로기판 및 그 제조 방법을 제공하는 것이다.
상기 목적을 달성하기 위한 본 발명의 실시예에 따른 캐리어 글래스를 이용한 회로기판은 상면 및 하면을 가지며, 상기 상면 및 하면을 관통하는 제1 관통 비아를 갖는 글래스 코어; 상기 글래스 코어의 상면, 하면 및 제1 관통 비아 내에 배치된 제1 회로패턴; 상기 글래스 코어의 상면을 덮으며, 상기 제1 회로패턴과 대응되는 위치에 배치된 제2 관통 비아를 갖는 상부 수지층; 상기 글래스 코어의 하면을 덮으며, 상기 제1 회로패턴과 대응되는 위치에 배치된 제3 관통 비아를 갖는 하부 수지층; 상기 상부 수지층의 상면 및 제2 관통 비아 내에 배치되어, 상기 제1 회로패턴과 연결된 제2 회로패턴; 및 상기 하부 수지층의 하면 및 제3 관통 비아 내에 배치되어, 상기 제1 회로패턴과 연결된 제3 회로패턴;을 포함하는 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 실시예에 따른 캐리어 글래스를 이용한 회로기판 제조 방법은 (a) 캐리어 글래스 상에 접착 부재를 매개로 글래스 코어를 부착한 후, 상기 글래스 코어의 일부를 제거하여 제1 관통 비아를 형성하는 단계; (b) 상기 글래스 코어의 상면 및 제1 관통 비아 내에 제1 금속 패턴을 형성하는 단계; (c) 상기 제1 금속 패턴이 형성된 글래스 코어의 상면을 덮는 상부 수지층을 형성한 후, 상기 상부 수지층의 일부를 제거하여 상기 제1 금속 패턴의 일부를 노출시키는 제2 관통 비아를 형성하는 단계; (d) 상기 상부 수지층의 상면 및 제2 관통 비아 내에 제2 금속층을 형성한 후, 상기 제2 금속층을 덮는 표면보호 필름을 부착하는 단계; (e) 상기 글래스 코어의 하면으로부터 상기 캐리어 글래스 및 접착 부재를 제거한 후, 상기 글래스 코어의 하면에 상기 제1 금속 패턴에 연결되는 하부 패드부를 형성하여 제1 회로패턴을 형성하는 단계; (f) 상기 제1 회로패턴 및 글래스 코어의 하면을 덮는 하부 수지층을 형성한 후, 상기 하부 수지층의 일부를 제거하여, 상기 제1 회로 패턴의 일부를 노출시키는 제3 관통 비아를 형성하는 단계; (g) 상기 하부 수지층의 하면 및 제3 관통 비아 내에 상기 제1 회로 패턴에 연결되는 제3 금속층을 형성하는 단계; 및 (h) 상기 표면보호 필름을 제거한 후, 상기 제2 금속층 및 제3 금속층을 각각 패터닝하여, 제2 회로패턴 및 제3 회로패턴을 각각 형성하는 단계;를 포함하는 것을 특징으로 한다.
본 발명에 따른 캐리어 글래스를 이용한 회로기판 및 그 제조 방법은 0.5mm 이상의 두꺼운 캐리어 글래스 상에 글래스 코어를 부착하여 공정을 진행하여 글래스 코어의 약점인 물리적 충격으로부터 글래스 코어를 보호할 수 있을 뿐만 아니라, 공정을 완료한 후에는 캐리어 글래스를 재사용하는 것이 가능한 장점이 있다.
이 결과, 본 발명에 따른 캐리어 글래스를 이용한 회로기판 및 그 제조 방법은 글래스 코어의 크랙 방지 및 공정 핸들링성을 향상시킬 수 있으며, 글래스 코어의 핸들링성 향상으로 공정 중 발생하는 크랙에 의한 용액 오염 및 위험성을 개선할 수 있고, 글래스 코어의 크랙 감소에 따른 수율 증가 효과를 도모할 수 있다.
도 1은 본 발명의 실시예에 따른 캐리어 글래스를 이용한 회로기판을 나타낸 단면도.
도 2 내지 도 17은 본 발명의 실시예에 따른 캐리어 글래스를 이용한 회로기판 제조 방법을 나타낸 공정 단면도.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나, 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성요소를 지칭한다.
이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 따른 캐리어 글래스를 이용한 회로기판 및 그 제조 방법에 관하여 상세히 설명하면 다음과 같다.
도 1은 본 발명의 실시예에 따른 캐리어 글래스를 이용한 회로기판을 나타낸 단면도이다.
도 1을 참조하면, 본 발명의 실시예에 따른 캐리어 글래스를 이용한 회로기판(100)은 글래스 코어(110), 제1 회로패턴(120), 상부 수지층(130), 하부 수지층(140), 제2 회로패턴(150) 및 제3 회로패턴(160)을 포함한다.
글래스 코어(110)는 상면(110a) 및 하면(110b)을 가지며, 상면(110a) 및 하면(110b)을 관통하는 제1 관통 비아(V1)를 갖는다. 제1 관통 비아(V1)는 레이저 드릴링, 기계적 드릴링, 펀치 가공 등에 의해 글래스 코어(110)의 일부를 제거하는 것에 의해 형성될 수 있다.
이때, 글래스 코어(110)는 150㎛ 이하의 두께, 보다 바람직하게는 10 ~ 100㎛의 두께를 갖는 것을 이용하는 것이 바람직한데, 이는 10㎛ 이상의 두께 범위를 가져야 글래스 코어(110)의 핸들링이 가능해질 수 있고, 초박형을 구현하는데 적합하기 때문이다.
이와 같이, 초박형의 글래스 코어(110)를 안정적으로 핸들링하기 위해, 캐리어 글래스(도 2의 10)를 이용하여 글래스 코어(110)의 내충격성을 높였으며, 이러한 캐리어 글래스를 사용하는 것에 의해 초박형의 회로기판 제작을 가능하게 하였다.
이때, 본 발명에서는 0.5mm 이상, 보다 바람직하게는 0.5 ~ 5mm의 두꺼운 캐리어 글래스 상에 글래스 코어(110)를 부착하여 공정을 진행하는 것에 의해 물리적 충격으로부터 글래스 코어(110)를 보호할 수 있고, 공정을 완료한 후에는 캐리어 글래스를 재사용하는 것이 가능한 장점이 있다.
제1 회로패턴(120)은 글래스 코어(110)의 상면(110a), 하면(110b) 및 제1 관통 비아(V1) 내에 배치된다. 이때, 제1 회로패턴(120)은 글래스 코어(110)의 상면(110a)에 배치된 상부 패드부(122)와, 글래스 코어(110)의 하면(110b)에 배치된 하부 패드부(124)와, 제1 관통 비아(V1) 내에 배치되어, 상부 및 하부 패드부(122, 124)를 연결하는 관통 비아부(126)를 갖는다. 이러한 제1 회로패턴(120)은 구리(Cu), 니켈(Ni), 티타늄(Ti), 알루미늄(Al), 금(Au), 은(Ag) 및 크롬(Cr) 중 1종 이상의 재질로 형성될 수 있으며, 이 중 구리(Cu)를 이용하는 것이 바람직하다.
상부 수지층(130)은 글래스 코어(110)의 상면(110a)을 덮으며, 제1 회로패턴(120)과 대응되는 위치에 배치된 제2 관통 비아(V2)를 갖는다. 이에 따라, 제2 관통 비아(V2)는 제1 회로패턴(120)의 상부 패드부(122)의 일부를 노출시킨다. 이러한 제2 관통 비아(V2)는 레이저 드릴링, 기계적 드릴링, 펀치 가공 등에 의해 상부 수지층(130)의 일부를 제거하는 것에 의해 형성될 수 있다.
하부 수지층(140)은 글래스 코어(110)의 하면(110b)을 덮으며, 제1 회로패턴(120)과 대응되는 위치에 배치된 제3 관통 비아(V3)를 갖는다. 이에 따라, 제3 관통 비아(V3)는 제1 회로패턴(120)의 하부 패드부(124)의 일부를 노출시킨다. 이러한 제3 관통 비아(V3)는 레이저 드릴링, 기계적 드릴링, 펀치 가공 등에 의해 하부 수지층(140)의 일부를 제거하는 것에 의해 형성될 수 있다.
여기서, 상부 및 하부 수지층(130, 140) 각각은 ABF(Ajinomoto Build-up Film), 프리프레그(PPG) 및 동박부착수지(RCC) 중 선택된 1종 이상의 재질을 포함할 수 있다.
제2 회로패턴(150)은 상부 수지층(130)의 상면 및 제2 관통 비아(V2) 내에 배치되어, 제1 회로패턴(120)과 전기적으로 연결된다. 보다 구체적으로, 제2 회로패턴(150)은 제1 회로패턴(120)의 상부 패드부(122)에 전기적으로 직접 접속된다. 이때, 제2 회로패턴(150)은 구리(Cu), 니켈(Ni), 티타늄(Ti), 알루미늄(Al), 금(Au), 은(Ag) 및 크롬(Cr) 중 1종 이상의 재질로 형성될 수 있으며, 이 중 구리(Cu)를 이용하는 것이 바람직하다.
제3 회로패턴(160)은 하부 수지층(140)의 하면 및 제3 관통 비아(V3) 내에 배치되어, 제1 회로패턴(120)과 전기적으로 연결된다. 보다 구체적으로, 제3 회로패턴(160)은 제1 회로패턴(120)의 하부 패드부(124)에 전기적으로 직접 접속된다. 이때, 제3 회로패턴(160)은 구리(Cu), 니켈(Ni), 티타늄(Ti), 알루미늄(Al), 금(Au), 은(Ag) 및 크롬(Cr) 중 1종 이상의 재질로 형성될 수 있으며, 이 중 구리(Cu)를 이용하는 것이 바람직하다.
또한, 본 발명의 실시예에 따른 캐리어 글래스를 이용한 회로기판(100)은 제1 솔더 마스크 패턴(170) 및 제2 솔더 마스크 패턴(180)을 더 포함한다.
제1 솔더 마스크 패턴(170)은 제2 회로패턴(150)은 노출시키고, 상부 수지층(130)의 상면을 덮는다.
제2 솔더 마스크 패턴(180)은 제3 회로패턴(160)은 노출시키고, 하부 수지층(140)의 하면을 덮는다. 이때, 제1 및 제2 솔더 마스크 패턴(170, 180)이 제2 및 제3 회로패턴(150, 160)의 전체를 노출시키거나, 또는 일부를 노출시킬 수 있다.
이러한 제1 및 제2 솔더 마스크 패턴(170, 180)은 PSR(photo solder resist), 감광성 액상 커버레이(liquid photosensitive coverlay), 포토 폴리이미드 필름(photo polyimide film), 에폭시(epoxy) 수지 등이 이용될 수 있다.
전술한 본 발명의 실시예에 따른 캐리어 글래스를 이용한 회로기판은 0.5mm 이상의 두꺼운 캐리어 글래스 상에 글래스 코어를 부착하여 공정을 진행하여 글래스 코어의 약점인 물리적 충격으로부터 글래스 코어를 보호할 수 있을 뿐만 아니라, 공정을 완료한 후에는 캐리어 글래스를 재사용하는 것이 가능한 장점이 있다.
이 결과, 본 발명의 실시예에 따른 캐리어 글래스를 이용한 회로기판은 글래스 코어의 크랙 방지 및 공정 핸들링성을 향상시킬 수 있으며, 글래스 코어의 핸들링성 향상으로 공정 중 발생하는 크랙에 의한 용액 오염 및 위험성을 개선할 수 있고, 글래스 코어의 크랙 감소에 따른 수율 증가 효과를 도모할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예에 따른 캐리어 글래스를 이용한 회로기판 제조 방법에 대하여 구체적으로 설명하도록 한다.
도 2 내지 도 17은 본 발명의 실시예에 따른 캐리어 글래스를 이용한 회로기판 제조 방법을 나타낸 공정 단면도이다.
도 2에 도시된 바와 같이, 캐리어 글래스(10) 상에 접착 부재(20)를 매개로 글래스 코어(110)를 부착한다.
캐리어 글래스(10)는 150㎛ 이하의 초박형의 글래스 코어(110)의 약점인 물리적 충격으로부터 글래스 코어(110)를 보호하는 역할을 한다. 이를 위해, 캐리어 글래스(10)는 0.5mm 이상, 보다 바람직하게는 0.5 ~ 5mm의 두꺼운 두께를 갖는 것이 바람직한데, 이는 0.5mm 미만의 두께를 가질 경우에는 글래스 코어(110)의 내충격성을 높이는데 어려움이 따를 수 있다.
이와 같이, 본 발명에서는 0.5mm 이상의 두꺼운 캐리어 글래스(10) 상에 글래스 코어(110)를 부착한 상태에서 후속 공정을 진행하기 때문에 물리적 충격으로부터 글래스 코어(110)를 안정적으로 보호할 수 있게 된다.
이러한 캐리어 글래스(10)는 소다라임 글래스, 베어 글래스(bare glass), TGV 글래스(through glass via glass) 등에서 선택된 어느 하나가 이용될 수 있으며, 이 중 소다라임 글래스를 이용하는 것이 보다 바람직하다.
접착 부재(20)는 글래스 코어(110)를 캐리어 글래스(10)에 부착시키기 위한 목적으로 사용된다. 이러한 접착 부재(20)로는 대략 70℃ 이상의 고온에서 분리가 가능한 재질이라면 특별한 제약 없이 사용될 수 있으며, 구체적인 예로는 폴리우레탄, 아크릴, EVA(ethylene co-vinyl acetate), PVAc(polyvinyl acetate) 등에서 선택된 접착제가 이용될 수 있다.
글래스 코어(110)는 상면(110a) 및 하면(110b)을 갖는다. 이때, 글래스 코어(110)의 하면(110b)을 접착 부재(20)를 매개로 캐리어 글래스(10)에 부착시키는 것이 바람직하다. 이러한 글래스 코어(110)는 150㎛ 이하의 두께, 보다 바람직하게는 10 ~ 100㎛의 두께를 갖는 것을 이용하는 것이 바람직한데, 이는 10㎛ 이상의 두께 범위를 가져야 글래스 코어(110)의 핸들링이 가능해질 수 있고, 초박형을 구현하는데 적합하기 때문이다.
여기서, 글래스 코어(110)는 제1 면적을 갖고, 캐리어 글래스(10)는 제1 면적보다 넓은 제2 면적을 갖는 것이 바람직한데, 이는 캐리어 글래스(10)를 글래스 코어(110)의 면적보다 넓게 설계함으로써 글래스 코어(110)의 내충격성을 보다 안정적으로 확보하기 위함이다.
도 3에 도시된 바와 같이, 글래스 코어(110)의 일부를 제거하여 제1 관통 비아(V1)를 형성한다. 이때, 제1 관통 비아(V1)는 레이저 드릴링, 기계적 드릴링, 펀치 가공 등에 의해 글래스 코어(110)의 일부를 제거하는 것에 의해 형성될 수 있다.
다음으로, 글래스 코어(110)의 상면(110a) 및 제1 관통 비아(V1) 내에 제1 씨드층(120a)을 형성한다. 이때, 제1 씨드층(120a)은 스퍼터링 방식으로 금속을 증착하는 것에 의해 형성될 수 있으나, 이에 제한되는 것은 아니다.
도 4에 도시된 바와 같이, 제1 씨드층(도 3의 120a)을 매개로 글래스 코어(110)의 상면(110a) 및 제1 관통 비아(V1) 내에 제1 금속층(미도시)을 형성한 후, 제1 금속층을 선택적으로 패터닝하여 제1 금속 패턴(125)을 형성한다. 이에 따라, 제1 금속 패턴(125)은 글래스 코어(110)의 상면(110) 및 제1 관통 비아(V1) 내에 배치된다.
도 5에 도시된 바와 같이, 제1 금속 패턴(125)이 형성된 글래스 코어(110)의 상면(110a)을 덮는 상부 수지층(130)을 형성한다. 이때, 상부 수지층(130)은 ABF(Ajinomoto Build-up Film), 프리프레그(PPG) 및 동박부착수지(RCC) 중 선택된 1종 이상의 재질이 이용될 수 있다. 이러한 상부 수지층(130)은 글래스 코어(110)의 상면(110a)에 적층시킨 상태에서 핫 프레스 방식으로 합착시키는 것에 의해 글래스 코어(110)에 부착될 수 있다.
다음으로, 도 6에 도시된 바와 같이, 상부 수지층(130)의 일부를 제거하여 제1 금속 패턴(125)의 일부를 노출시키는 제2 관통 비아(V2)를 형성한다. 이때, 제2 관통 비아(V2)는 레이저 드릴링, 기계적 드릴링, 펀치 가공 등에 의해 상부 수지층(130)의 일부를 제거하는 것에 의해 형성될 수 있다.
다음으로, 상부 수지층(130)의 상면 및 제2 관통 비아(V2) 내에 제2 씨드층(150a)을 형성한다. 이때, 제2 씨드층(150a)은 제1 금속 패턴(125)을 매개로 한 도금 방식에 의해 형성될 수 있으나, 이에 제한되는 것은 아니다.
도 7에 도시된 바와 같이, 제2 씨드층(도 6의 150a)을 매개로 상부 수지층(130)의 상면 및 제2 관통 비아(V2) 내에 제2 금속층(155)을 형성한다. 이러한 제2 금속층(155)은 제2 씨드층을 매개로 한 도금 공정을 실시하는 것에 의해 형성될 수 있으나, 이에 제한되는 것은 아니다.
다음으로, 도 8에 도시된 바와 같이, 제2 금속층(155)을 덮는 표면보호 필름(200)을 부착한다. 이때, 표면보호 필름(200)은 PI(polyimide), PET(polyethylene terephthalate), PE(polyethylene) 및 PC(polycarbonate) 중 어느 하나의 재질이 이용될 수 있다.
도 9에 도시된 바와 같이, 글래스 코어(110)의 하면(110b)으로부터 캐리어 글래스(도 8의 10) 및 접착 부재(도 8의 20)를 제거한다. 이에 따라, 글래스 코어(110)의 하면(110b) 및 제1 금속 패턴(125)의 일부가 외부로 노출된다. 여기서, 글래스 코어(110)의 하면(110b)에 접착 부재를 매개로 부착되어 있던 캐리어 글래스는 글래스 코어(110)로부터 제거되어 회수될 수 있으므로, 재사용하는 것이 가능해질 수 있다.
도 10에 도시된 바와 같이, 글래스 코어(110)의 하면(110b) 및 제1 금속 패턴(125)의 하부에 하부 씨드층(127)을 형성한다. 이러한 하부 씨드층(127)은 스퍼터링 방식으로 금속을 증착하는 것에 의해 형성될 수 있으나, 이에 제한되는 것은 아니다.
다음으로, 도 11에 도시된 바와 같이, 하부 씨드층(도 10의 127)을 선택적으로 패터닝하여 글래스 코어(110)의 하면(110b)에 제1 금속 패턴(도 10의 125)에 연결되는 하부 패드부(124)를 형성하여 제1 회로패턴(120)을 형성한다. 이에 따라, 제1 회로패턴(120)은 글래스 코어(110)의 상면(110a)에 배치된 상부 패드부(122)와, 글래스 코어(110)의 하면(110b)에 배치된 하부 패드부(124)와, 제1 관통 비아(V1) 내에 배치되어, 상부 및 하부 패드부(122, 124)를 연결하는 관통 비아부(126)를 갖는다.
도 12에 도시된 바와 같이, 제1 회로패턴(120) 및 글래스 코어(110)의 하면(110b)을 덮는 하부 수지층(140)을 형성한다. 이때, 하부 수지층(140)은 ABF(Ajinomoto Build-up Film), 프리프레그(PPG) 및 동박부착수지(RCC) 중 선택된 1종 이상의 재질이 이용될 수 있다. 이러한 하부 수지층(140)은 글래스 코어(110)의 하면(110b)에 적층시킨 상태에서 핫 프레스 방식으로 합착시키는 것에 의해 글래스 코어(110)에 부착될 수 있다.
도 13에 도시된 바와 같이, 하부 수지층(140)의 일부를 제거하여, 제1 회로 패턴(120)의 일부를 노출시키는 제3 관통 비아(V3)를 형성한다. 이에 따라, 제3 관통 비아(V3)는 제1 회로패턴(120)의 하부 패드부(124)의 일부를 노출시킨다. 이러한 제3 관통 비아(V3)는 레이저 드릴링, 기계적 드릴링, 펀치 가공 등에 의해 하부 수지층(140)의 일부를 제거하는 것에 의해 형성될 수 있다.
다음으로, 하부 수지층(140)의 하면 및 제3 관통 비아(V3) 내에 제3 씨드층(160a)을 형성한다. 이때, 제3 씨드층(160a)은 제1 회로패턴(120)을 매개로 한 도금 방식에 의해 형성될 수 있으나, 이에 제한되는 것은 아니다.
도 14에 도시된 바와 같이, 제3 씨드층(도 13의 160a)을 매개로 하부 수지층(140)의 하면 및 제3 관통 비아(V3) 내에 제1 회로패턴(120)에 연결되는 제3 금속층(165)을 형성한다. 이러한 제3 금속층(165)은 제3 씨드층을 매개로 한 도금 공정을 실시하는 것에 의해 형성될 수 있으나, 이에 제한되는 것은 아니다.
도 15에 도시된 바와 같이, 제2 금속층(155) 상부의 표면보호 필름(도 14의 200)을 제거한다. 이에 따라, 표면보호 필름 하부의 제2 금속층(155)이 외부로 노출된다.
다음으로, 도 16에 도시된 바와 같이, 외부로 노출된 제2 금속층(도 15의 155) 및 제3 금속층(도 15의 165)을 각각 패터닝하여, 제2 회로패턴(150) 및 제3 회로패턴(160)을 각각 형성한다.
이때, 제2 회로패턴(150)은 제1 회로패턴(120)의 상부 패드부(122)에 전기적으로 직접 접속되고, 제3 회로패턴(160)은 제1 회로패턴(120)의 하부 패드부(124)에 전기적으로 직접 접속된다.
도 17에 도시된 바와 같이, 제2 회로 패턴(150)을 노출시키며, 상부 수지층(130)의 상면을 덮는 제1 솔더 마스크 패턴(170)과, 제3 회로 패턴(160)을 노출시키며, 하부 수지층(140)의 하면을 덮는 제2 솔더 마스크 패턴(180)을 형성한다.
이때, 제1 및 제2 솔더 마스크 패턴(170, 180)으로는 PSR(photo solder resist), 감광성 액상 커버레이(liquid photosensitive coverlay), 포토 폴리이미드 필름(photo polyimide film), 에폭시(epoxy) 수지 등이 이용될 수 있다.
전술한 바와 같이, 본 발명의 실시예에 따른 캐리어 글래스를 이용한 회로기판 제조 방법은 0.5mm 이상의 두꺼운 캐리어 글래스 상에 글래스 코어를 부착하여 공정을 진행하여 글래스 코어의 약점인 물리적 충격으로부터 글래스 코어를 보호할 수 있을 뿐만 아니라, 공정을 완료한 후에는 캐리어 글래스를 재사용하는 것이 가능한 장점이 있다.
이 결과, 본 발명의 실시예에 따른 캐리어 글래스를 이용한 회로기판 제조 방법은 글래스 코어의 크랙 방지 및 공정 핸들링성을 향상시킬 수 있으며, 글래스 코어의 핸들링성 향상으로 공정 중 발생하는 크랙에 의한 용액 오염 및 위험성을 개선할 수 있고, 글래스 코어의 크랙 감소에 따른 수율 증가 효과를 도모할 수 있다.
이상에서는 본 발명의 실시예를 중심으로 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 기술자의 수준에서 다양한 변경이나 변형을 가할 수 있다. 이러한 변경과 변형은 본 발명이 제공하는 기술 사상의 범위를 벗어나지 않는 한 본 발명에 속한다고 할 수 있다. 따라서 본 발명의 권리범위는 이하에 기재되는 청구범위에 의해 판단되어야 할 것이다.
100 : 회로기판 120 : 제1 회로패턴
130 : 상부 수지층 140 : 하부 수지층
150 : 제2 회로패턴 160 : 제3 회로패턴
170 : 제1 솔더 마스크패턴 180 : 제2 솔더 마스크패턴
V1, V2, V3 : 제1 내지 제3 관통 비아 10 : 캐리어 글래스
20 : 접착 부재

Claims (13)

  1. 상면 및 하면을 가지며, 상기 상면 및 하면을 관통하는 제1 관통 비아를 갖는 글래스 코어;
    상기 글래스 코어의 상면, 하면 및 제1 관통 비아 내에 배치된 제1 회로패턴;
    상기 글래스 코어의 상면을 덮으며, 상기 제1 회로패턴과 대응되는 위치에 배치된 제2 관통 비아를 갖는 상부 수지층;
    상기 글래스 코어의 하면을 덮으며, 상기 제1 회로패턴과 대응되는 위치에 배치된 제3 관통 비아를 갖는 하부 수지층;
    상기 상부 수지층의 상면 및 제2 관통 비아 내에 배치되어, 상기 제1 회로패턴과 연결된 제2 회로패턴; 및
    상기 하부 수지층의 하면 및 제3 관통 비아 내에 배치되어, 상기 제1 회로패턴과 연결된 제3 회로패턴;
    을 포함하는 캐리어 글래스를 이용한 회로기판.
  2. 제1항에 있어서,
    상기 제1 회로패턴은
    상기 글래스 코어의 상면에 배치된 상부 패드부와,
    상기 글래스 코어의 하면에 배치된 하부 패드부와,
    상기 제1 관통 비아 내에 배치되어, 상기 상부 및 하부 패드부를 연결하는 관통 비아부를 갖는 것을 특징으로 하는 캐리어 글래스를 이용한 회로기판.
  3. 제1항에 있어서,
    상기 글래스 코어는
    150㎛ 이하의 두께를 갖는 것을 특징으로 하는 캐리어 글래스를 이용한 회로기판.
  4. 제1항에 있어서,
    상기 상부 및 하부 수지층 각각은
    ABF(Ajinomoto Build-up Film), 프리프레그(PPG) 및 동박부착수지(RCC) 중 선택된 1종 이상의 재질을 포함하는 것을 특징으로 하는 캐리어 글래스를 이용한 회로기판.
  5. 제1항에 있어서,
    상기 회로기판은
    상기 제2 회로패턴은 노출시키고, 상기 상부 수지층의 상면을 덮는 제1 솔더 마스크 패턴과,
    상기 제3 회로패턴은 노출시키고, 상기 하부 수지층의 하면을 덮는 제2 솔더 마스크 패턴을 더 포함하는 것을 특징으로 하는 캐리어 글래스를 이용한 회로기판.
  6. (a) 캐리어 글래스 상에 접착 부재를 매개로 글래스 코어를 부착한 후, 상기 글래스 코어의 일부를 제거하여 제1 관통 비아를 형성하는 단계;
    (b) 상기 글래스 코어의 상면 및 제1 관통 비아 내에 제1 금속 패턴을 형성하는 단계;
    (c) 상기 제1 금속 패턴이 형성된 글래스 코어의 상면을 덮는 상부 수지층을 형성한 후, 상기 상부 수지층의 일부를 제거하여 상기 제1 금속 패턴의 일부를 노출시키는 제2 관통 비아를 형성하는 단계;
    (d) 상기 상부 수지층의 상면 및 제2 관통 비아 내에 제2 금속층을 형성한 후, 상기 제2 금속층을 덮는 표면보호 필름을 부착하는 단계;
    (e) 상기 글래스 코어의 하면으로부터 상기 캐리어 글래스 및 접착 부재를 제거한 후, 상기 글래스 코어의 하면에 상기 제1 금속 패턴에 연결되는 하부 패드부를 형성하여 제1 회로패턴을 형성하는 단계;
    (f) 상기 제1 회로패턴 및 글래스 코어의 하면을 덮는 하부 수지층을 형성한 후, 상기 하부 수지층의 일부를 제거하여, 상기 제1 회로 패턴의 일부를 노출시키는 제3 관통 비아를 형성하는 단계;
    (g) 상기 하부 수지층의 하면 및 제3 관통 비아 내에 상기 제1 회로 패턴에 연결되는 제3 금속층을 형성하는 단계; 및
    (h) 상기 표면보호 필름을 제거한 후, 상기 제2 금속층 및 제3 금속층을 각각 패터닝하여, 제2 회로패턴 및 제3 회로패턴을 각각 형성하는 단계;
    를 포함하는 캐리어 글래스를 이용한 회로기판 제조 방법.
  7. 제6항에 있어서,
    상기 (a) 단계에서,
    상기 캐리어 글래스는
    0.5mm 이상의 두께를 갖는 것을 특징으로 하는 캐리어 글래스를 이용한 회로기판 제조 방법.
  8. 제6항에 있어서,
    상기 (a) 단계에서,
    상기 글래스 코어는
    150㎛ 이하의 두께를 갖는 것을 특징으로 하는 캐리어 글래스를 이용한 회로기판 제조 방법.
  9. 제6항에 있어서,
    상기 (a) 단계에서,
    상기 글래스 코어는 제1 면적을 갖고,
    상기 캐리어 글래스는 상기 제1 면적보다 넓은 제2 면적을 갖는 것을 특징으로 하는 캐리어 글래스를 이용한 회로기판 제조 방법.
  10. 제6항에 있어서,
    상기 상부 및 하부 수지층 각각은
    ABF(Ajinomoto Build-up Film), 프리프레그(PPG) 및 동박부착수지(RCC) 중 선택된 1종 이상의 재질을 포함하는 것을 특징으로 하는 캐리어 글래스를 이용한 회로기판 제조 방법.
  11. 제6항에 있어서,
    상기 (d) 단계에서,
    상기 표면보호 필름은
    PI(polyimide), PET(polyethylene terephthalate), PE(polyethylene) 및 PC(polycarbonate) 중 어느 하나의 재질을 포함하는 것을 특징으로 하는 캐리어 글래스를 이용한 회로기판 제조 방법.
  12. 제6항에 있어서,
    상기 (e) 단계에서,
    상기 제1 회로패턴은
    상기 글래스 코어의 상면에 배치된 상부 패드부와,
    상기 글래스 코어의 하면에 배치된 하부 패드부와,
    상기 제1 관통 비아 내에 배치되어, 상기 상부 패드부 및 하부 패드부를 연결하는 관통 비아부를 갖는 것을 특징으로 하는 캐리어 글래스를 이용한 회로기판 제조 방법.
  13. 제6항에 있어서,
    상기 (h) 단계 이후,
    (i) 상기 제2 회로 패턴을 노출시키며, 상기 상부 수지층의 상면을 덮는 제1 솔더 마스크 패턴과, 상기 제3 회로 패턴을 노출시키며, 상기 하부 수지층의 하면을 덮는 제2 솔더 마스크 패턴을 형성하는 단계를 더 포함하는 것을 특징으로 하는 캐리어 글래스를 이용한 회로기판 제조 방법.
KR1020170059994A 2017-05-15 2017-05-15 캐리어 글래스를 이용한 회로기판 제조 방법 KR102023425B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170059994A KR102023425B1 (ko) 2017-05-15 2017-05-15 캐리어 글래스를 이용한 회로기판 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170059994A KR102023425B1 (ko) 2017-05-15 2017-05-15 캐리어 글래스를 이용한 회로기판 제조 방법

Publications (2)

Publication Number Publication Date
KR20180125666A true KR20180125666A (ko) 2018-11-26
KR102023425B1 KR102023425B1 (ko) 2019-09-24

Family

ID=64602955

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170059994A KR102023425B1 (ko) 2017-05-15 2017-05-15 캐리어 글래스를 이용한 회로기판 제조 방법

Country Status (1)

Country Link
KR (1) KR102023425B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200107238A (ko) 2019-03-07 2020-09-16 주식회사 바이오로그디바이스 개선형 다중코일과 연성회로기판의 접합공법
KR20200107237A (ko) 2019-03-07 2020-09-16 주식회사 바이오로그디바이스 개선형 다중코일과 연성회로기판의 접합공법
KR20200107239A (ko) 2019-03-07 2020-09-16 주식회사 바이오로그디바이스 개선형 다중코일과 연성회로기판의 접합공법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150054171A (ko) * 2013-11-11 2015-05-20 삼성전기주식회사 인쇄회로기판 및 그 제조방법
KR20150127893A (ko) * 2014-05-07 2015-11-18 주식회사 심텍 캐리어 부재를 이용한 임베디드 타입 인쇄회로기판 및 그 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150054171A (ko) * 2013-11-11 2015-05-20 삼성전기주식회사 인쇄회로기판 및 그 제조방법
KR20150127893A (ko) * 2014-05-07 2015-11-18 주식회사 심텍 캐리어 부재를 이용한 임베디드 타입 인쇄회로기판 및 그 제조 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200107238A (ko) 2019-03-07 2020-09-16 주식회사 바이오로그디바이스 개선형 다중코일과 연성회로기판의 접합공법
KR20200107237A (ko) 2019-03-07 2020-09-16 주식회사 바이오로그디바이스 개선형 다중코일과 연성회로기판의 접합공법
KR20200107239A (ko) 2019-03-07 2020-09-16 주식회사 바이오로그디바이스 개선형 다중코일과 연성회로기판의 접합공법

Also Published As

Publication number Publication date
KR102023425B1 (ko) 2019-09-24

Similar Documents

Publication Publication Date Title
CN106165554B (zh) 印刷电路板、封装基板及其制造方法
KR102212827B1 (ko) 인쇄회로기판, 패키지 기판 및 이의 제조 방법
US9439282B2 (en) Method for manufacturing printed circuit board
KR101281410B1 (ko) 다층 배선기판
KR102023425B1 (ko) 캐리어 글래스를 이용한 회로기판 제조 방법
TWI442854B (zh) 印刷電路板及其製造方法
JP2012169591A (ja) 多層配線基板
JP2013149941A (ja) 多層配線基板及びその製造方法
KR20210024840A (ko) 인쇄회로기판 및 이의 제조 방법
JP2011118163A (ja) 光電気モジュール及びその製造方法並びに光電気モジュール基板
CN107635362A (zh) 一种提高pcb线路板多层间对位能力的方法
US8280204B2 (en) Optical wiring board and manufacturing method thereof
TWI782667B (zh) 電路板及其製造方法、鏡頭模組
US11037869B2 (en) Package structure and preparation method thereof
CN103545225A (zh) 电子元件封装结构及其封装方法
KR20020028597A (ko) 다층인쇄회로기판의 제조방법, 이에 의해 제조되는 기판및 ｆｃｉｐ
KR102172674B1 (ko) 인쇄회로기판 및 이의 제조 방법
KR101211712B1 (ko) 인쇄회로기판 및 그 제조방법
KR102163289B1 (ko) 인쇄회로기판 및 이의 제조 방법
KR101251749B1 (ko) 인쇄회로기판 및 그의 제조 방법
KR101231525B1 (ko) 인쇄회로기판 및 그의 제조 방법
KR20120031775A (ko) 코어리스 기판의 제조방법
KR101580285B1 (ko) 솔더 레지스트 필름, 이를 포함하는 패키지 기판 및 그 제조 방법
CN112420522B (zh) 封装结构及其制备方法
KR101154720B1 (ko) 인쇄회로기판 및 그의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant