KR20180121551A - 노즐 구동 피크전력을 저감하는 인자 타이밍 제어 방법 및 공업용 인자 장치 - Google Patents

Abstract

전체 노즐이 동시에 토출 구동되는 경우가 없는 인자 제어 방법, 나아가서는 인자 품질의 향상 및 전원 용량을 줄인 인자 장치를 제공한다. 인자 헤드에 배치된 복수의 노즐로부터 도료를 단속적으로 토출하여, 상기 노즐에 대해 상대적으로 움직이고 있는 대상재에 문자 또는 도안을 그리는 인자 장치에 있어서, 당해 복수의 노즐은 복수의 그룹으로 나누어지고, 하나의 그룹에 속하는 노즐의 토출 타이밍은 다른 그룹에 속하는 노즐의 토출 타이밍과 겹치는 경우가 없도록 그룹 간에서 토출 타이밍이 어긋나도록 제어되고, 또한 상기 타이밍의 어긋남에 대응하여 노즐의 인자 헤드 상의 배치가 조정되어 있다.

Description

노즐 구동 피크전력을 저감하는 인자 타이밍 제어 방법 및 공업용 인자 장치

본 발명은 공업용 온디맨드형 인자(印字) 장치에 관한 것으로, 특히 전자 밸브식 노즐을 동시에 토출 구동하는 것에 의한 구동 피크 전력을 억제하는 인자 타이밍 제어 방법 및 그러한 인자 장치에 관한 것이다.

공업용 온디맨드형 인자 장치는 도료 토출 노즐을 복수개 배치한 인자 헤드를 사용하여 대상재에 문자 또는 도안을 그린다. 이러한 인자 장치는 인자 헤드 및/또는 대상재를 움직이면서, 그리고자 하는 문자 또는 도안에 맞추어 적절한 타이밍으로 각 노즐로부터 단속적으로 도료를 토출하여 도 1에 나타내는 바와 같은 도트 패턴의 집합으로 도안을 그린다. 이하, 종래의 복수 노즐의 인자 헤드 상의 배치와 그 토출 제어에 대해 서술한다.

복수 노즐의 인자 헤드 상에 대한 배치는 도 1에 나타내는 세로 방향의 도트 간격(도트 피치)(y)으로 노즐을 배치할 수 있으면, 즉 노즐 직경이 도트 피치(y)보다 작으면, 도 2a에 나타내는 바와 같이 노즐을 세로 일렬(y축 방향)로 배치하는 것이 간단하다. 이 경우, 노즐의 토출 제어는 인자 헤드 혹은 대상재가 도트 피치(x)(도 1 참조)가 움직일 때마다 동기하여 인자할 패턴에 맞추어 행한다. 도 2a에서는 화살표 방향으로 예를 들면, 인자 대상재가 이동하는 경우를 나타내고 있다. 이 토출 제어 타이밍을 나타낸 것이 도 2b이고, 세로축에 노즐 번호, 가로축에 시간(도트 피치(x)가 움직이는 데 필요로 하는 시간을 단위로 함)을 나타내고, 검은색 동그라미(●)로 토출한 노즐과 이 때의 시간 위치를 나타내고 있다. 이는 도 1과 비교하면 알 수 있는 바와 같이 인자할 패턴 그 자체이다. 또한, 도 3은 이 때의 토출 타이밍을 나타내고 있다. 도면 중, 각 행의 ■가 좌단에 쓰여진 숫자의 노즐마다의 토출 타이밍을 나타내고 있다. 종래 기술에서는 이와 같이 각 순간(도면 중, 사각형으로 둘러싼 부분)에 있어서 모든 노즐이 동시에 구동할 가능성을 갖고 있다. 바꾸어 말하면, 헤드 상의 모든 노즐에 공통된 하나의 토출 타이밍을 사용하고 있다.

노즐 직경이 도트 피치(y)보다 큰 경우(노즐의 토출 전자 밸브용 솔레노이드코일의 직경이 큰 경우 등), 도 2a와 같은 노즐 배치는 노즐끼리가 충돌하여 불가능하다. 이러한 경우, 바꾸어 말하면 노즐 간의 거리가 도트 피치(y)보다 커지는 경우에는 도 4a에 나타내는 바와 같이 노즐을 가로(x) 방향으로 어긋나게 함으로써 노즐 간격을 띄우는 사각(斜角)이라고 불리는 배치 방법이 알려져 있다. 이 도면에서는 노즐이 점선의 원이고, 노즐 토출 구멍이 작은 원으로 표시되어 있으며, 가로 방향으로 3*x(x는 도트 피치)씩 어긋나 있는 것을 나타내고 있다. 이러한 노즐 배치에서도 토출 타이밍을 고안하면 도 2a에 나타낸 배치와 동일하게 인자 헤드의 가로 방향에 대한 상대적인 이동에 의해 도안을 인자할 수 있다. 도 4b는 이 경우의 토출 제어 타이밍을 나타내고, 노즐의 위치가 진행된 만큼 토출 제어를 늦출 필요가 있음을 알 수 있다. 그러나, 이 경우에도 노즐의 토출 타이밍은 헤드 상의 모든 노즐에서 공통으로 되어 있다.

일본 특허공개공보 2003-80133호

그런데, 노즐로부터 도료를 토출시키기 위해서는 노즐마다 어떠한 방법으로 전력을 공급할 필요가 있다. 예를 들면, 인자 헤드 내에 가압하고자 하는 도료를 넣어 두고, 전자 밸브를 사용하여 이 가압된 도료를 노즐로부터 토출시키는 방법을 취하는 경우, 노즐마다 전자 밸브를 구동하기 위한 전류를 공급할 필요가 있다(특허문헌 1 참조). 상기와 같이 복수의 노즐을 배치한 인자 헤드를 사용하는 경우, 그리고자 하는 문자나 도안에 따라서는 동시에 모든 노즐을 구동할 필요가 있는 경우가 존재한다. 예를 들면, 도 2a에 나타내는 바와 같이 세로 일렬로 8개의 노즐을 배치한 경우, 도 2b에 나타내는 바와 같이 세로의 직선을 그리는 경우, 8개의 노즐을 동시에 구동해야 한다. 또한, 도 4a와 같은 「사각」의 배치인 경우여도 예를 들면, 도 1의 사각형을 그리는 경우, 도 4b에 나타내는 바와 같이 토출 제어 타이밍의 24번째 등에서 6개의 노즐을 동시에 구동해야 한다. 또한, 도 1의 사각형이 옆으로 더욱 긴 경우를 고려하면, 도 4b의 각 노즐의 구동 상태도 우측으로 더욱 연장되기 때문에, 도 4a의 배치여도 모든 노즐이 동시에 구동되는 상황이 출현된다. 이와 같이 모든 노즐이 동시에 구동되는 경우에는 순간적으로 큰 전력을 필요로 하고, 그 때문에 전원 용량에 여유가 없는 경우에는 동시에 구동하는 노즐의 수에 따라 도트 직경이 변화되거나, 모든 노즐의 동시 구동시에 전자 밸브의 오작동 등에 의해 인자 품질의 열화가 생긴다는 문제가 발생한다. 그러나, 문자를 인자하는 장치에 있어서는 이와 같이 모든 노즐을 동시에 구동할 필요가 있는 경우는 드물고, 이러한 드문 상태이기 때문에 동시 구동에 필요한 전력 공급 용량의 전원을 설치하는 것은 경제성의 점에서도 문제를 안고 있었다.

따라서, 본 발명은 상기 문제점을 감안하여 어떠한 패턴의 인자시에도 적어도 전체 노즐이 동시에 토출 구동되는 경우가 없는 인자 제어 방법, 나아가서는 인자 품질의 향상 및 전원 용량을 줄인 인자 장치의 제공을 목적으로 한다.

상기 과제를 해결하기 위해, 본 발명은 인자 헤드에 배치된 복수의 노즐로부터 도료를 단속적으로 토출하여, 상기 노즐에 대해 상대적으로 움직이고 있는 대상재에 문자 또는 도안을 그리는 인자 장치에 있어서, 당해 복수의 노즐은 복수의 그룹으로 나누어지고, 하나의 그룹에 속하는 노즐의 토출 타이밍은 다른 그룹에 속하는 노즐의 토출 타이밍과 겹치는 경우가 없도록 그룹 간에서 토출 타이밍이 어긋나도록 제어되고, 또한 상기 타이밍의 어긋남에 대응하여 노즐의 인자 헤드 상의 배치가 조정되어 있는 것을 특징으로 하는 인자 타이밍 제어 방법을 사용한다.

이로써, 인자 헤드 상의 상이한 그룹에 속하는 노즐의 전자 밸브 코일이 동시에 구동되는 경우는 없어지고, 노즐 구동용 피크 전력이 억제되어 인자 품질의 향상, 나아가서는 노즐 구동용 전원의 소용량화, 경제화가 도모된다.

상기 인자 타이밍 제어 방법에 있어서, 상기 토출 타이밍의 어긋남은 노즐 토출 제어 신호의 토출 타이밍의 최소 시간 간격(t)을 상기 그룹의 수(g)로 나눈 시간만큼 상기 그룹 간의 토출 타이밍이 순차적으로 어긋난 것을 특징으로 한다.

여기서, 노즐 토출 제어 신호의 최소 시간 간격(t)은 도트 간격(x), 반송 속도(v) 사이에 t＝x/v의 관계가 있다. 도트 간격(x)은 통상, 인자 품질 등으로부터 인자 시스템에 의해 부여되는 소정값이고, 반송 속도(v)가 일정하면, 최소 시간 간격(t)도 일정해진다. 또한, 반송 속도(v)가 변화되는 경우에는 인자 품질을 일정하게 유지하는 관점에서, 도트 간격(x)을 일정하게 유지하도록 v의 변화에 따라 최소 시간 간격(t)도 변화시켜도 된다.

또한, 상기 인자 타이밍 제어 방법에 있어서, 상기 노즐의 인자 헤드 상의 배치의 간격은 인자 방향에 대해 c*x＋n*x/g(c는 정수, x는 인자 방향의 도트 간격, g는 그룹 수, n은 정수)인 것을 특징으로 한다.

상기 인자할 문자 등의 도안을 메모리 상에 전개한 비트 패턴으로 도트간에 g－1개의 공백에 대응하는 비트 정보를 삽입한 후, 대응하는 노즐마다 c*g＋n만큼 비트를 시프트하고, 또한 비트 패턴을 판독 입력하는 클럭 주기를 g배 하는 것을 특징으로 한다.

클럭 주기(t)를 그룹 수(g)로 나눈 값에 m(m은 0 내지 g－1의 정수)을 곱한 값만큼 위상이 상이한 g개의 클럭 신호를 갖고, c*x＋n*x/g만큼 배치가 어긋난 노즐에 대응하는 비트 패턴의 판독 출력에 g를 나눗수로 하여 n과 합동이 되는 m을 사용한 상기 위상차 클럭을 사용하는 것을 특징으로 한다.

인자 헤드에 배치된 복수의 노즐로부터 도료를 단속적으로 토출하여, 상기 노즐에 대해 상대적으로 움직이고 있는 대상재에 문자 등의 도안을 그리는 인자 장치로서, 당해 복수의 노즐은 복수의 그룹으로 나누어지고, 상이한 그룹 간에서 당해 도료의 토출 타이밍이 겹치는 경우가 없도록 토출 타이밍 시간을 어긋나게 할 수 있는 제어 기구를 갖고, 도료를 토출하는 노즐 간의 인자 헤드 상의 간격이 인자 방향에 대해 c*x＋n*x/g(c는 정수, x는 인자 방향의 도트 간격, g는 그룹 수, n은 정수)인 것을 특징으로 한다.

상기 제어 기구는 인자할 문자 등의 도안을 비트 패턴으로서 기억시키는 제1 메모리, 상기 제1 메모리에 기억된 상기 비트 패턴으로부터 상기 노즐 배치, 상기 클럭의 수 및 상기 그룹 분류의 정보에 기초하여 노즐의 토출 상태에 대응하는 비트 패턴을 작성하고, 대응 지어진 클럭과 당해 비트 패턴에 기초하여 노즐 토출 제어를 행하는 기구를 구비하고 있다.

(정의)

「토출 타이밍」이란, 여기서는 임의의 노즐이 도트를 토출할 가능성이 있는 토출 제어 신호의 특정 시점(예를 들면, 상승 시점)을 가리키는 것으로 한다.

「토출 제어 타이밍」이란, 임의의 토출 타이밍과 노즐 배치에 있어서 임의의 특정 패턴을 그리고자 하는 경우에, 노즐의 토출 제어를 행하는 타이밍을 나타내는 것으로 한다.

「노즐의 그룹」이란, 노즐 토출 제어 신호의 타이밍이 동일한지 여부로 분류된 노즐의 집합을 말한다. 따라서, 상이한 그룹에 속하는 노즐의 토출 타이밍은 어긋나 있고, 동일 그룹에 속하는 노즐의 토출 타이밍은 일치하고 있다.

「최소 시간 간격(t)」이란, 최소 도트 간격(x)과 반송 속도(v)로 결정되는 노즐 토출 제어 신호의 최단 반복 주기 또는 최단 시간 간격이다. 최소 도트 간격(x)으로 인자할 때의 노즐의 토출 시간 간격이기도 하다.

「클럭」이란, 메모리에 임의의 비트 패턴을 판독 출력하는 타이밍을 나타내는 것으로, 일정한 시간 간격으로 펄스를 발생시키는 타이머에 한정되지 않고, 일정한 거리 간격으로 펄스를 발생시키는 인코더 신호 등도 포함하는 것으로 한다.

도 1은 도트 패턴으로 인자된 도안의 일례를 나타내는 설명도이다.
도 2a는 복수 노즐을 인자 헤드 상에 배치하는 경우의 종래 기술에서의 일 배치예를 나타내는 도면이다.
도 2b는 도 2a의 노즐 배치로 도 1의 패턴을 인자하는 경우의 토출 제어 타이밍을 나타내는 도면이다. 각 노즐의 토출 상태(●로 나타냄)를 타이밍 시간축을 따라 나타내고 있다.
도 3은 종래 기술에서의 토출 타이밍을 나타내는 도면이다.
도 4a는 종래 기술에서의 복수 노즐의 인자 헤드 상의 다른 배치예(「사각」이라고 불림)를 나타내는 도면이다. 가로축의 단위는 도트 피치(x)이다.
도 4b는 도 4a의 노즐 배치로 도 1의 패턴을 인자하는 경우의 토출 제어 타이밍을 나타내는 도면이다. 각 노즐의 토출 상태(●로 나타냄)를 타이밍 시간축을 따라 나타내고 있다.
도 5(a)는 본 발명의 제1 실시형태에서의 노즐 배치의 일 실시예이다.
도 5(b)는 도 5(a)에 나타낸 노즐 배치에서의 토출 제어 상태를 나타내는 설명도이다.
도 5(c)는 그룹 수 3으로 한 경우의 토출 타이밍의 일례를 나타낸 도면이다.
도 6a는 도 1에 나타내는 인자할 도트 패턴의 메모리 상의 기억 상태를 나타내는 도면이다. 해칭 부분의 각 칸에는 「1」이, 해칭이 없는 부분의 각 칸에는 「0」이 기억되어 있다.
도 6b는 도 5(b)의 토출 제어 타이밍을 도 6a의 메모리 상태로부터 만들기 위한 실시예 1(1클럭법)의 「메모리 전개」 도중에서의 메모리 기억 상태를 나타내는 도면이다. 해칭 부분의 각 칸에는 「1」이, 해칭이 없는 부분의 각 칸에는 「0」이 기억되어 있다.
도 6c는 도 6b로부터의 최종적인 「메모리 전개」한 후의 메모리 기억 상태를 나타내는 도면이다. 해칭 부분의 각 칸에는 「1」이, 해칭이 없는 부분의 각 칸에는 「0」이 기억되어 있다.
도 7은 도 5(b)의 토출 제어 타이밍을 도 6a의 메모리 상태로부터 만들기 위한 실시예 2(g클럭법)의 최종적인 「메모리 전개」후의 메모리 기억 상태를 나타내는 도면이다. 해칭 부분의 각 칸에는 「1」이, 해칭이 없는 부분의 각 칸에는 「0」이 기억되어 있다.
도 8a는 본 발명의 제2 실시형태에서의 노즐 배치의 일 실시예이다.
도 8b는 도 8a에 나타낸 노즐 배치에서의 토출 제어 타이밍을 나타내는 설명도이다.
도 9a는 본 발명의 제3 실시형태에서의 노즐 배치의 일 실시예로, 그룹 수 6, 클럭수 3의 경우를 나타낸다.
도 9b는 도 9a의 노즐 배치에서의 토출 타이밍을 나타내는 도면이다.
도 9c는 도 9b에 나타내는 토출 타이밍을 도 6a의 메모리 상태에 적용하기 위한 실시예 3의 「메모리 전개」 도중에서의 메모리 기억 상태를 나타내는 도면이다. 해칭 부분의 각 칸에는 「1」이, 해칭이 없는 부분의 각 칸에는 「0」이 기억되어 있다.
도 9d는 도 9c로부터의 최종적인 「메모리 전개」한 후의 메모리 기억 상태를 나타내는 도면이다. 해칭 부분의 각 칸에는 「1」이, 해칭이 없는 부분의 각 칸에는 「0」이 기억되어 있다.
도 10a는 본 발명의 또 다른 실시형태에서의 노즐 배치의 일 실시예를 나타내는 도면이다.
도 10b 내지 도 10d는 도 10a에 나타내는 노즐 배치로 도 1의 패턴을 인자하는 경우의 각 노즐의 토출 상태를 타이밍 시간축을 따라 나타낸 설명도이다.

본 발명은 종래 기술과 같이 인자 헤드 상의 모든 노즐에 공통된 하나의 타이밍을 갖는 노즐 토출 제어 신호를 사용하는 것이 아니라, 노즐 또는 노즐의 그룹마다 토출 타이밍이 상이한(위상 또는 지연 시간이 상이한) 노즐 토출 제어 신호를 사용하는 점에 특징의 하나가 있다. 도 5(a)는 본 발명의 제1 실시형태의 노즐 배치로서, 8개의 노즐을 사용한 장치의 예를 나타내고 있다. 노즐 간의 거리가 도트 피치(y)를 초과하지 않는 경우(종래 기술의 도 2a의 경우에 대응)의 인자 헤드 상의 노즐 배치도이다. 도 5(b)는 도 5(a)에 나타내는 노즐 배치를 사용하여, 그룹 수 3의 경우, 즉 3개의 토출 타이밍(도 5(c))을 갖는 노즐 토출 제어 신호를 사용하여, 도 1에 나타내는 도트 패턴을 그릴 때의 각 노즐의 토출 제어 타이밍을 나타내고 있다. 우선, 도 5(b)의 토출 상태의 도면으로부터 설명한다. 세로축을 노즐, 가로축을 시간축으로 하여 각 노즐의 토출 제어 상태(●는 토출, ○는 비토출을 나타냄)를 나타내고 있다. 종래의 노즐의 최소 시간 간격(t)을 3분할한 단위로 1, 2, 3이라고 번호를 붙여 타이밍 ST1, ST2, ST3을 나타내고 있다. 예를 들면, 노즐 1에 주목하면 타이밍 ST1의 시점에서만 토출 상태를 나타내고 있고, 타이밍 ST2, ST3에서는 토출하고 있지 않다. 동일하게, 노즐 2에 주목하면 타이밍 ST2에서만 토출 상태를 나타내고 있다. 다음으로, 이 토출 상태를 시간마다, 즉 세로 방향으로 보면 타이밍 ST1에서는 노즐 1, 4, 7이 토출하고, ST2에서는 2, 5, 8이, ST3에서는 3, 6이 토출하고 있음을 알 수 있다. 여기서 동일한 타이밍 신호 ST1로 제어된 노즐 1, 4, 7을 제1 그룹, ST2로 제어된 노즐 2, 5, 8을 제2 그룹, ST3으로 제어된 노즐 3, 6을 제3 그룹이라고 부른다. 그러면 동일 그룹에 속하는 노즐은 동시에 토출할 수 있지만, 상이한 그룹에 속하는 노즐끼리는 상이한 타이밍 ST가 되기 때문에 동시에 토출하는 경우는 없다. 또한, 어느 노즐을 동일 그룹으로 할지는 임의이며, 예를 들면, 노즐 1, 2, 3을 동일 그룹, 노즐 4, 5, 6을 동일 그룹 등으로 해도 되지만, 당연히 노즐의 배치 및 토출 타이밍은 상이해진다. 단, 동일 그룹 내의 노즐수가 가능한 한 균일해지도록 하는 것이 피크 전력 억제 상에서는 효과적이기 때문에 동일 그룹에 속하는 노즐수를 [N/g]＋1을 초과하지 않도록 한다. 여기서, [ ]는 몫의 정수 부분을 나타내는 가우스 기호, N은 노즐수, g는 그룹 수(＝타이밍이 상이한 노즐 토출 제어 신호수)이다. 동일 그룹에 속하는 노즐은 동일 타이밍으로 구동 제어되므로 인자 패턴에 따라서는 동시에 토출될 가능성이 있지만, 상이한 그룹에 속하는 노즐은 구동 타이밍이 어긋나 있으므로 어떠한 인자 패턴이어도 동시에 구동되는 경우는 없다. 따라서, 본 실시형태에서는 동시 토출 가능한 노즐은 8개 내지 최다수의 경우여도 3개로 줄고, 도형에 따라서는 동시 토출 노즐은 그 이하가 되므로 최악이어도 노즐 구동 피크 전력은 3/8(37.5％)로 감소한다.

또한, 상기 노즐 구동 제어의 피크 전력 삭감의 기재는 노즐을 구동하는 펄스 파형이 직사각형이며, 인접 펄스의 영향을 받지 않는 이상적인 경우에 그대로 적용된다. 그러나, 가령 직사각형의 펄스 신호로 노즐 구동 전류의 온오프를 제어해도 노즐 구동 전류 자체는 인덕턴스를 갖는 코일을 구동하기 때문에, 서브 타이밍의 수를 늘리거나, 및/또는 도트 인자 속도 자체를 빠르게 하면, 실제로는 아랫 부분이 끌리는 「완만한」 파형이 되고, 인접 또는 근접하는 서브 타이밍 시점의 구동 펄스의 일부가 겹쳐, 피크 전력이 이상적인 값만큼은 삭감되지 않는 경우가 생길 수 있다. 또한, 상이한 타이밍을 갖는 노즐 토출 제어 신호끼리에서는 토출 상태(ON 상태)는 겹치지 않는 것으로서 설명하여 도시하고 있지만, 피크 전력 삭감 효과가 얻어지는 한 노즐 토출 제어 신호끼리의 부분적인 중첩은 허용될 수 있다.

도 5(a)로 돌아와서 인자 헤드 상의 노즐 배치에 대해 설명한다. 노즐은 세로 방향에 등간격, 가로 방향에 1도트 피치(x)의 1/3씩 좌측으로 어긋나게 배치되어 있는 것이 특징이다. 만약 노즐 배치가 종래 기술의 도 2a와 같이 세로 일렬인 채인 것으로 하면 예를 들면, 노즐 2에서는 타이밍 ST2로 구동되지만, 이는 ST1과는 1/3 최소 시간 간격 어긋나 있기(늦어 있기) 때문에, 노즐 1의 인자 도트 위치로부터 최소 도트 간격의 1/3만큼 어긋나 인자된다. 동일하게, 노즐 3에서는 2/3만큼 어긋난다. 그 때문에, 이 타이밍 지연을 보상하기 위해, 각각 도트 간격의 1/3씩 순차적으로 후방(좌측)으로 어긋난 위치에 배치하고 있는 것이다. 이러한 노즐의 공간적 위치의 어긋남과 토출 타이밍의 시간적 어긋남을 상쇄하도록 구성하여 제어함으로써, 종래와 동일하게 인자하면서 노즐의 동시 토출의 수를 줄여, 피크 전력을 삭감하고 있는 것이다. 이러한 노즐 배치는 일반적으로 식으로 나타내면 c*x＋n*x/g(c는 정수, 노즐수를 N으로 하여 n은 0 내지 N－1의 정수, x는 인자 방향의 도트 간격, g는 그룹 수)로 나타낼 수 있다.

다음으로, 도 5(b)에 나타내는 바와 같은 각 노즐의 토출 제어 타이밍을 얻기 위한 2개의 실시예를 나타낸다. 실시예 1은 1개의 클럭을 사용하여 3개의 상이한 타이밍(그룹 수 g＝3)을 갖는 노즐 토출 제어 신호를 만드는 방법이다. 우선, 도 1에 나타내는 바와 같은 인자할 도트에 대응한 비트 패턴이 메모리에 기억되어 있는 것으로 한다(도 6a). 이 비트 패턴에 노즐마다(비트 패턴의 각 행마다)의 비트간에 그룹 수 g－1＝2개의 공백 정보를 삽입한 비트 패턴을 메모리 상에 만든다(도 6b). 다음으로, 대응하는 노즐 배치에 맞추어 각 행마다 그 노즐 배치의 어긋남(이 경우, 최소 도트 간격(x)의 1/3을 단위로 하여 측정한 수를 n으로 함)에 대응하여 그 노즐에 대응하는 메모리의 행을 n만큼 시프트시킨다(도 6c). 이상의 조작을 우리는 「메모리 전개」라고 부르고 있다. 한편, 비트 패턴을 판독 출력하는 클럭의 주기는 종래 방식의 g배(g는 그룹 수)로 하여 이 클럭 주파수로 메모리를 판독 출력함으로써 이 메모리 정보로부터 각 노즐의 토출 제어 신호를 만들 수 있다.

다음으로, 실시예 2에 의한 노즐 토출 제어 타이밍의 작성을 설명한다. 본 실시예 2에서도 실시예 1과 동일하게, 도 6a에 나타내는 바와 같은 인자할 비트 패턴이 메모리에 기억되어 있는 것으로 한다. 노즐의 위치의 어긋남(최소 도트 간격(x)을 단위로 하여 측정하고, 소수점 이하는 잘라 버린 정수를 m으로 함)에 대응하여 그 노즐에 대응하는 메모리의 행을 m만큼 시프트시킨다. 도 7은 이와 같이 「메모리 전개」에 의해 만들어진 메모리 상의 비트 패턴을 나타내고 있다. 이 「메모리 전개」로부터도 이하와 같이 도 5(b)와 동일한 토출 제어 타이밍을 얻을 수 있다. 이를 위해서는, 비트 패턴을 판독 출력하는 주기가 종래 방식과 동일하며, 위상이 120°또는 지연 시간이 t/3씩 어긋난 3개의 클럭 신호 CL1, CL2, CL3을 준비해 둔다. 이들 3개의 클럭 신호로 도 7에 나타내는 바와 같은 노즐 대응으로 이 메모리로부터 판독 출력하면 도 5(b)에 나타낸 제어 신호가 얻어진다. 예를 들면, 노즐 1 내지 3을 보면 최초의 타이밍(좌단)에서 각각 CL1, CL2, CL3으로 판독 출력되므로, 타이밍은 최소 시간 간격(t)의 1/3씩 어긋나, 도 5(b)와 동일한 토출 제어 타이밍이 얻어진다.

다음으로, 도 8a에 나타내는 바와 같이 노즐이 배치된 제2 실시형태에 대해 설명한다. 즉, 노즐 4, 7은 노즐 1과 동일한 그룹에 속하므로, 도 5(a)와는 상이하게 이들의 가로 방향 위치가 노즐 1과 동일한 위치에 있도록 배치되어 있다. 노즐 5, 8에 대해서도 동일하게 노즐 2와 동일한 가로 방향 위치에 있도록 배치되어 있다. 이 배치는 일반적으로 식으로 나타내면 (n mod(g))*x/g(노즐수를 N으로 하여 n은 0 내지 N-1의 정수, x는 인자 방향의 도트 간격, g는 그룹 수)로 나타낼 수 있다. 이러한 노즐 배치로 했을 때의 토출 제어 타이밍은 도 8b에 나타내고 있다. 상세한 설명은 생략하지만 예를 들면, 노즐 4를 보면 도 5(a)에 비해 1도트 피치(x) 우측으로 시프트하고 있으므로, 토출 제어 타이밍의 시간은 도 5(b)에 비해 1최소 시간 간격만큼 빨라져 있다. 또한, 도시하지 않지만 동일 그룹에 속하는 노즐을 연속 번호 1∼3, 4∼6, 7∼8로 합쳐도 된다.

다음으로, 도 9a에 나타내는 바와 같은 제3 실시형태에 대해 설명한다. 여기서는 그룹 수를 6으로 한 경우의 일례이다. 이 예에서는 노즐 배치를 도 9a와 같이 도트 간격보다 좁게 취하는 것으로 한다. 이 노즐 배치에 대해 도 9b의 토출 타이밍을 사용하여 도 1의 도안을 토출하는 경우를 고려한다. 여기서 클럭수는 3으로 한 경우, 통상의 경우와 동일하게 클럭끼리에서 위상이 0, t/3, 2t/3씩 어긋나도록 한다. 또한, 도 6a의 비트 패턴으로 노즐마다의 비트간에 1개의 공백 정보를 삽입하고(도 9c), 또한, 이에 맞추어 클럭의 주기를 2배 한다. 마지막으로 비트마다 대응하는 노즐과 클럭 신호에 맞추어 도 9d와 같이 시프트함으로써 토출 타이밍도 9b와 노즐 배치도 9a를 도 1에 적용한 타이밍으로 도트를 토출할 수 있게 된다.

다음으로, 노즐 간의 간격이 도트 피치(y)보다 큰 경우에도 적용 가능한 다른 실시형태를 이하 설명한다. 도 10a는 본 발명의 다른 실시형태의 노즐의 배치도이다. 종래 기술의 사각의 방법에 본원 발명의 특징인 시간이 어긋난 타이밍 신호를 사용하는 점에서 생기는 인자 위치의 어긋남을 보상하는 배치를 행한 것이다. 사각 배치에 의한 어긋남 c*x를 고려하여 각 노즐 간에서 순차적으로 c*x＋x/g(c는 정수, x는 도트 간격, g는 그룹 수)씩 어긋나는 배치를 취한다.

도 10b 내지 10d는 상기 다른 실시형태의 토출 제어 상태를 나타낸 설명도이다. 예를 들면, 도 6a 내지 6c의 설명에서 노즐 배치의 어긋남과 메모리 전개(또는 토출 제어 신호)의 관계도 설명했기 때문에, 사각에 의한 노즐 배치를 위해 토출 제어 타이밍이 지연되는 것 이외에는 도 5(b)와 유사하므로 상세한 것은 생략한다.

또한, 도 10a의 배치도 일례이며, 각 노즐은 도시하지 않지만 노즐 상호가 충돌하지 않도록 적당한 때에 x방향으로 어긋나게 하여 배치할 수 있다. 단, 본원의 특징인 노즐 구동 피크 전력 삭감의 목적을 달성하기 위해서는 노즐의 그룹에 가능한 한 균등하게 속해 있을 필요가 있다. 그 때문에, 노즐 위치 어긋남을 우단의 노즐을 기준으로 도트 간격(x) 단위로 측정한 경우에 그 나머지가 0, x/g, 2x/g, ‥(g－1)x/g의 g종류로 가능한 한 균등하게 할당되도록 노즐 위치를 결정할 필요가 있다는 제약을 수반한다.

지금까지 실시형태는 설명의 편의를 위해 노즐의 수가 8, 타이밍 신호수(＝노즐의 그룹 수) g가 3인 경우를 주로 하여 설명하였다. 이들 숫자 및 노즐의 번호, 타이밍 신호와의 대응 지음 등도 어디까지나 설명의 편의를 위한 예시이며, 이들에 한정할 의도는 없다.

Claims (6)

1. 인자 헤드에 배치된 복수의 노즐로부터 도료를 단속적으로 토출하여, 상기 노즐에 대해 상대적으로 움직이고 있는 대상재에 문자 또는 도안을 그리는 인자 장치에 있어서,
   당해 복수의 노즐은 복수의 그룹으로 나누어지고, 하나의 그룹에 속하는 노즐의 토출 타이밍은 다른 그룹에 속하는 노즐의 토출 타이밍과 겹치는 경우가 없도록 각 노즐은 토출 타이밍이 어긋나고, 또한 상기 시간의 어긋남에 대응하여 노즐의 인자 헤드 상의 배치가 조정되어 있는, 인자 타이밍 제어 방법.
2. 제 1 항에 있어서,
   상기 토출 타이밍의 최소 시간 간격(t)을 상기 그룹의 수(g)로 나눈 시간만큼 상기 그룹 간의 토출 타이밍이 순차적으로 어긋나 있는, 인자 타이밍 제어 방법.
3. 제 1 항 또는 제 2 항에 있어서,
   상기 노즐의 인자 헤드 상의 배치의 위치는 임의의 하나의 노즐을 기준으로 하여 인자 방향에 대해 c*x＋n*x/g(c는 정수, x는 도트 간격, g는 그룹 수, n은 정수)인, 인자 타이밍 제어 방법.
4. 제 3 항에 있어서,
   상기 인자할 문자 등의 도안을 메모리 상에 전개한 비트 패턴으로 도트간에 g－1개의 공백에 대응하는 비트 정보를 삽입한 후, 대응하는 노즐마다 c*g＋n만큼 비트를 시프트하고, 또한 비트 패턴을 판독 입력하는 클럭 주기를 g배 하는, 인자 타이밍 제어 방법.
5. 제 3 항에 있어서,
   클럭 주기(t)를 그룹 수(g)로 나눈 값에 m(m은 0 내지 g－1의 정수)을 곱한 값만큼 위상이 상이한 g개의 클럭 신호를 갖고, c*x＋n*x/g만큼 배치가 어긋난 노즐에 대응하는 비트 패턴의 판독 출력에 g를 나눗수로 하여 n과 합동이 되는 m을 사용한 상기 위상차 클럭을 사용하는, 인자 타이밍 제어 방법.
6. 인자 헤드에 배치된 복수의 노즐로부터 도료를 단속적으로 토출하여, 상기 노즐에 대해 상대적으로 움직이고 있는 대상재에 문자 등의 도안을 그리는 인자 장치로서,
   당해 복수의 노즐은 복수의 그룹으로 나누어지고, 상이한 그룹 간에서 당해 도료의 토출 타이밍이 겹치는 경우가 없도록 토출 타이밍 시간을 어긋나게 할 수 있는 제어 기구를 갖고, 도료를 토출하는 노즐 간의 인자 헤드 상의 간격이 인자 방향에 대해 c*x＋n*x/g(c는 정수, x는 인자 방향의 도트 간격, g는 그룹 수, n은 정수)인, 인자 장치.

Images