KR20180119645A - 반도체 장치의 제조 방법 - Google Patents

반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR20180119645A
KR20180119645A KR1020187028275A KR20187028275A KR20180119645A KR 20180119645 A KR20180119645 A KR 20180119645A KR 1020187028275 A KR1020187028275 A KR 1020187028275A KR 20187028275 A KR20187028275 A KR 20187028275A KR 20180119645 A KR20180119645 A KR 20180119645A
Authority
KR
South Korea
Prior art keywords
resin layer
adhesive
semiconductor component
pressure
semiconductor
Prior art date
Application number
KR1020187028275A
Other languages
English (en)
Other versions
KR102074607B1 (ko
Inventor
에이지 하야시시타
Original Assignee
미쓰이 가가쿠 토세로 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰이 가가쿠 토세로 가부시키가이샤 filed Critical 미쓰이 가가쿠 토세로 가부시키가이샤
Publication of KR20180119645A publication Critical patent/KR20180119645A/ko
Application granted granted Critical
Publication of KR102074607B1 publication Critical patent/KR102074607B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/20—Adhesives in the form of films or foils characterised by their carriers
    • C09J7/29—Laminated material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4827—Materials
    • H01L23/4828—Conductive organic material or pastes, e.g. conductive adhesives, inks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2203/00—Applications of adhesives in processes or use of adhesives in the form of films or foils
    • C09J2203/326—Applications of adhesives in processes or use of adhesives in the form of films or foils for bonding electronic components such as wafers, chips or semiconductors
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2301/00—Additional features of adhesives in the form of films or foils
    • C09J2301/10—Additional features of adhesives in the form of films or foils characterized by the structural features of the adhesive tape or sheet
    • C09J2301/12—Additional features of adhesives in the form of films or foils characterized by the structural features of the adhesive tape or sheet by the arrangement of layers
    • C09J2301/122—Additional features of adhesives in the form of films or foils characterized by the structural features of the adhesive tape or sheet by the arrangement of layers the adhesive layer being present only on one side of the carrier, e.g. single-sided adhesive tape
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2301/00—Additional features of adhesives in the form of films or foils
    • C09J2301/10—Additional features of adhesives in the form of films or foils characterized by the structural features of the adhesive tape or sheet
    • C09J2301/16—Additional features of adhesives in the form of films or foils characterized by the structural features of the adhesive tape or sheet by the structure of the carrier layer
    • C09J2301/162—Additional features of adhesives in the form of films or foils characterized by the structural features of the adhesive tape or sheet by the structure of the carrier layer the carrier being a laminate constituted by plastic layers only
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2301/00—Additional features of adhesives in the form of films or foils
    • C09J2301/40—Additional features of adhesives in the form of films or foils characterized by the presence of essential components
    • C09J2301/416—Additional features of adhesives in the form of films or foils characterized by the presence of essential components use of irradiation
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2423/00—Presence of polyolefin
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2433/00—Presence of (meth)acrylic polymer
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2467/00—Presence of polyester
    • C09J2467/006—Presence of polyester in the substrate
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2475/00—Presence of polyurethane
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2477/00—Presence of polyamide
    • C09J2477/006—Presence of polyamide in the substrate
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2479/00—Presence of polyamine or polyimide
    • C09J2479/08—Presence of polyamine or polyimide polyimide
    • C09J2479/086—Presence of polyamine or polyimide polyimide in the substrate
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2483/00—Presence of polysiloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H01L2221/68322—Auxiliary support including means facilitating the selective separation of some of a plurality of devices from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68354—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support diced chips prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H01L2221/68386—Separation by peeling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Adhesive Tapes (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Wire Bonding (AREA)
  • Dicing (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

본 발명의 반도체 장치의 제조 방법은, 이하의 3개의 공정을 적어도 구비하고 있다. (A) 내열성 수지층(10), 유연성 수지층(20) 및 점착성 수지층(30)을 이 순서로 갖는 점착성 적층 필름(50)과, 점착성 수지층(30) 위에 부착되며, 또한, 제1 단자(65)를 갖는 제1 반도체 부품(60)을 구비하는 제1 구조체(100)를 준비하는 공정, (B) 점착성 수지층(30) 위에 부착된 상태에서, 제1 구조체(100)에 대하여, 땜납 리플로우 처리를 행하는 공정, (C) 공정 (B) 후에, 내열성 수지층(10)을 점착성 적층 필름(50)으로부터 박리하는 공정.

Description

반도체 장치의 제조 방법
본 발명은 반도체 장치의 제조 방법에 관한 것이다.
근년의 반도체 장치의 고집적화에 수반하여, 복수의 반도체 칩을 단일의 패키지 내에 적층하여 실장하는 칩 온 칩의 기술이나, 반도체 칩을 반도체 웨이퍼 위에 실장하는 칩 온 웨이퍼, 반도체 웨이퍼를 반도체 웨이퍼 위에 실장하는 웨이퍼 온 웨이퍼의 기술 등이 제안되고 있다.
이러한 반도체 장치의 제조 공정에서는, 반도체 칩이나 반도체 웨이퍼 등의 반도체 부품끼리를, 땜납 범프를 사용한 땜납 리플로우 처리에 의해 접합하는 공정을 행하는 경우가 있다.
땜납 범프를 사용한 땜납 리플로우 처리에 의한 접합에 관한 기술로서는, 예를 들어 특허문헌 1(일본 특허 공개 제2014-143305호 공보)에 기재된 것을 들 수 있다.
특허문헌 1에는, 실장 기판의 상면에 형성된 전극부와, 반도체 소자의 상면에 형성된 전극부를 전기적으로 접속한 상태에서, 상기 실장 기판 위에 상기 반도체 소자를 설치하는 반도체 장치의 실장 구조이며, 상기 반도체 소자 및 상기 실장 기판 중 한쪽의 전극부 위에 한쪽 끝이 접속된 고융점 금속으로 이루어지는 기둥 형상의 범프 포스트 및 이 범프 포스트의 타단부의 상면 및 측면을 피복한 제1 배리어층을 갖는 볼록형 범프와, 상기 반도체 소자 및 상기 실장 기판 중 다른 쪽의 전극부 위에 형성된 제2 배리어층 및 이 제2 배리어층과 상기 볼록형 범프의 상기 제1 배리어층에 의해 피복된 상면 및 측면을 접속하는 저융점 땜납으로 이루어지는 땜납 부재를 갖는 오목형 범프를 구비한 것을 특징으로 하는 반도체 장치의 실장 구조가 기재되어 있다.
일본 특허 공개 제2014-143305호 공보
본 발명자의 검토에 의하면, 종래의 반도체 장치의 제조 방법에 관하여, 이하와 같은 과제를 발견하였다.
먼저, 본 발명자는, 종래의 반도체 장치의 제조 방법에 있어서, 땜납 범프를 사용한 땜납 리플로우 처리에 의해 반도체 부품끼리를 접합할 때에 반도체 부품을 고정하는 점착성 필름이 변형되거나, 용융되거나 함을 지견했다. 이 경우, 점착성 필름 위의 반도체 부품의 위치 어긋남이 일어나, 그 후의 반도체 부품의 픽업을 잘할 수 없게 되어 버린다.
또한, 본 발명자의 검토에 의하면, 점착성 필름의 변형이나 용융을 억제하기 위하여, 점착성 필름의 내열성을 높이면, 점착성 필름의 변형이나 용융이 억제되어 반도체 부품의 위치 어긋남은 개선되는 한편, 이번에는 점착성 필름의 신축성이나 유연성이 악화되어, 반도체 부품의 픽업을 잘할 수 없게 되어 버림이 밝혀졌다.
즉, 종래의 반도체 장치의 제조 방법에서는, 땜납 범프를 사용한 땜납 리플로우 처리 후에 있어서의 반도체 부품의 픽업성에 있어서 개선의 여지가 있었다.
그 때문에, 종래의 반도체 장치의 제조 방법에서는, 땜납 범프를 사용한 땜납 리플로우 처리와 반도체 부품의 픽업을 잘 행하는 관점에서, 도 7에 도시하는 바와 같이 점착성 필름(50A) 위의 반도체 부품(70A)을 트레이(80A) 등에 한번 이동시키고 나서, 땜납 리플로우로(90A)에 배치하고, 땜납 범프(68A)를 사용한 땜납 리플로우 처리를 행하고, 얻어진 반도체 부품(70B)을 점착성 필름(50A) 등에 다시 이동시키고 나서 다이싱 공정이나 픽업 공정을 행해야 하여, 공정이 복잡해졌다.
즉, 본 발명자들은, 종래의 반도체 장치의 제조 방법에는, 땜납 리플로우 공정부터 반도체 부품의 픽업 공정까지 사이의 공정의 간략화와, 반도체 부품의 픽업성을 양립시킨다는 관점에 있어서, 개선의 여지가 있음을 발견하였다.
본 발명은 상기 사정을 감안하여 이루어진 것이며, 땜납 리플로우 공정부터 반도체 부품의 픽업 공정까지 사이의 공정을 간략화할 수 있음과 함께, 반도체 부품을 고정밀도로 픽업하는 것이 가능한 반도체 장치의 제조 방법을 제공하는 것이다.
본 발명자들은, 상기 과제를 달성하기 위하여 예의 검토를 거듭했다. 그 결과, 반도체 부품을 고정하는 필름으로서, 내열성 수지층, 유연성 수지층 및 점착성 수지층을 이 순서로 갖는 점착성 적층 필름을 사용하며, 또한, 반도체 부품의 픽업 공정 전에, 상기 내열성 수지층을 박리함으로써, 땜납 리플로우 공정부터 반도체 부품의 픽업 공정까지 사이의 공정의 간략화와, 반도체 부품의 픽업성을 양립시킬 수 있음을 발견하고, 본 발명을 완성시켰다.
본 발명에 따르면, 이하에 나타내는 반도체 장치의 제조 방법이 제공된다.
[1]
내열성 수지층, 유연성 수지층 및 점착성 수지층을 이 순서로 갖는 점착성 적층 필름과, 상기 점착성 수지층 위에 부착되며, 또한, 제1 단자를 갖는 제1 반도체 부품을 구비하는 제1 구조체를 준비하는 공정 (A)와,
상기 점착성 수지층 위에 부착된 상태에서, 상기 제1 구조체에 대하여, 땜납 리플로우 처리를 행하는 공정 (B)와,
상기 공정 (B) 후에, 상기 내열성 수지층을 상기 점착성 적층 필름으로부터 박리하는 공정 (C)
를 구비하는, 반도체 장치의 제조 방법.
[2]
상기 [1]에 기재된 반도체 장치의 제조 방법에 있어서,
상기 공정 (B)가, 상기 제1 반도체 부품의 상기 제1 단자에 땜납 범프를 접합시킴으로써 제2 구조체를 얻는 공정을 포함하는, 반도체 장치의 제조 방법.
[3]
상기 [2]에 기재된 반도체 장치의 제조 방법에 있어서,
상기 공정 (B)가, 상기 제1 반도체 부품의 상기 제1 단자에, 별도 준비된 제2 단자를 갖는 제2 반도체 부품의 상기 제2 단자를, 상기 땜납 범프를 개재하여 접합시킴으로써 상기 제2 구조체를 얻는 공정을 포함하는, 반도체 장치의 제조 방법.
[4]
상기 [2] 또는 [3]에 기재된 반도체 장치의 제조 방법에 있어서,
상기 공정 (B)에서는, 180℃ 이상 300℃ 이하의 온도 환경 하에서 상기 땜납 리플로우 처리를 행하는, 반도체 장치의 제조 방법.
[5]
상기 [2] 내지 [4] 중 어느 하나에 기재된 반도체 장치의 제조 방법에 있어서,
상기 제1 반도체 부품이 반도체 기판을 포함하고,
상기 공정 (B)와 상기 공정 (C) 사이에, 상기 제2 구조체를 다이싱하여, 복수의 제3 반도체 부품을 얻는 공정 (D)를 더 구비하는, 반도체 장치의 제조 방법.
[6]
상기 [5]에 기재된 반도체 장치의 제조 방법에 있어서,
상기 공정 (C) 후에, 상기 점착성 수지층으로부터 상기 제3 반도체 부품을 픽업하는 공정 (E)를 더 구비하는, 반도체 장치의 제조 방법.
[7]
상기 [2] 내지 [4] 중 어느 하나에 기재된 반도체 장치의 제조 방법에 있어서,
상기 제2 구조체가 복수의 제3 반도체 부품을 포함하고,
상기 공정 (C) 후에, 상기 점착성 수지층으로부터 상기 제3 반도체 부품을 픽업하는 공정 (E)를 더 구비하는, 반도체 장치의 제조 방법.
[8]
상기 [6] 또는 [7]에 기재된 반도체 장치의 제조 방법에 있어서,
상기 공정 (B)와 상기 공정 (E) 사이에, 상기 점착성 적층 필름에 대하여 방사선을 조사하여, 상기 점착성 수지층을 가교시킴으로써, 상기 제3 반도체 부품에 대한 상기 점착성 수지층의 점착력을 저하시키는 공정 (F)를 더 구비하는, 반도체 장치의 제조 방법.
[9]
상기 [6] 내지 [8] 중 어느 하나에 기재된 반도체 장치의 제조 방법에 있어서,
상기 공정 (E)에서는, 상기 점착성 수지층에 있어서의 상기 제3 반도체 부품이 부착된 영역을 필름의 면 내 방향으로 확장시켜, 인접하는 상기 제3 반도체 부품 사이의 간격을 확대시킨 상태에서, 상기 점착성 수지층으로부터 상기 제3 반도체 부품을 픽업하는, 반도체 장치의 제조 방법.
[10]
상기 [5] 내지 [9] 중 어느 하나에 기재된 반도체 장치의 제조 방법에 있어서,
상기 공정 (B)와 상기 공정 (C) 사이에, 상기 점착성 수지층 위에 부착된 상태에서, 상기 제3 반도체 부품의 동작을 확인하는 공정 (G)를 더 구비하는, 반도체 장치의 제조 방법.
[11]
상기 [1] 내지 [10] 중 어느 하나에 기재된 반도체 장치의 제조 방법에 있어서,
상기 내열성 수지층의 융점이 200℃ 이상이거나, 혹은 상기 내열성 수지층은 융점을 갖지 않는, 반도체 장치의 제조 방법.
[12]
상기 [1] 내지 [11] 중 어느 하나에 기재된 반도체 장치의 제조 방법에 있어서,
상기 유연성 수지층의 융점이 100℃ 이상 250℃ 이하인 반도체 장치의 제조 방법.
[13]
상기 [1] 내지 [12] 중 어느 하나에 기재된 반도체 장치의 제조 방법에 있어서,
상기 내열성 수지층을 구성하는 내열성 수지가 폴리이미드, 폴리아미드 및 폴리에스테르로 이루어지는 군으로부터 선택되는 1종 또는 2종 이상을 포함하는, 반도체 장치의 제조 방법.
[14]
상기 [1] 내지 [13] 중 어느 하나에 기재된 반도체 장치의 제조 방법에 있어서,
상기 유연성 수지층을 구성하는 유연성 수지가 폴리에스테르계 엘라스토머, 폴리아미드계 엘라스토머, 폴리이미드계 엘라스토머 및 폴리부틸렌테레프탈레이트로 이루어지는 군으로부터 선택되는 1종 또는 2종 이상을 포함하는, 반도체 장치의 제조 방법.
[15]
상기 [1] 내지 [14] 중 어느 하나에 기재된 반도체 장치의 제조 방법에 있어서,
상기 점착성 수지층을 구성하는 점착제가 (메트)아크릴계 점착제, 실리콘계 점착제, 우레탄계 점착제, 올레핀계 점착제 및 스티렌계 점착제로부터 선택되는 1종 또는 2종 이상을 포함하는, 반도체 장치의 제조 방법.
[16]
상기 [1] 내지 [15] 중 어느 하나에 기재된 반도체 장치의 제조 방법에 있어서,
상기 점착성 적층 필름의 전체 광선 투과율이 85％ 이상인 반도체 장치의 제조 방법.
본 발명에 따르면, 땜납 리플로우 공정부터 반도체 부품의 픽업 공정까지 사이의 공정을 간략화할 수 있음과 함께, 반도체 부품을 고정밀도로 픽업하는 것이 가능한 반도체 장치의 제조 방법을 제공할 수 있다.
상술한 목적 및 그 밖의 목적, 특징 및 이점은, 이하에 설명하는 적합한 실시 형태 및 그것에 부수되는 이하의 도면에 의하여 더욱 명백해진다.
도 1은 본 발명에 관한 반도체 장치의 제조 방법의 일례를 나타내는 흐름도이다.
도 2는 본 발명에 관한 반도체 장치의 제조 방법의 일례를 나타내는 흐름도이다.
도 3은 본 발명에 관한 반도체 장치의 제조 방법의 일례를 나타내는 흐름도이다.
도 4는 본 발명에 관한 반도체 장치의 제조 방법의 일례를 나타내는 흐름도이다.
도 5는 본 발명에 관한 실시 형태의 점착성 적층 필름의 구조의 일례를 모식적으로 도시한 단면도이다.
도 6은 본 발명에 관한 실시 형태의 반도체 장치의 제조 방법의 일례를 모식적으로 도시한 단면도이다.
도 7은 종래의 반도체 장치의 제조 방법의 일례를 모식적으로 도시한 단면도이다.
이하, 본 발명의 실시 형태에 대하여, 도면을 사용하여 설명한다. 또한, 모든 도면에 있어서, 동일한 구성 요소에는 공통된 부호를 붙이고, 적절히 설명을 생략한다. 또한, 도면은 개략도이며, 실제의 치수 비율과는 일치하지 않는다. 또한, 수치 범위의 「A 내지 B」는 특별히 언급이 없으면, A 이상 B 이하를 나타낸다. 또한, 본 실시 형태에 있어서, 「(메트)아크릴」이란, 아크릴, 메타크릴 또는 아크릴 및 메타크릴 양쪽을 의미한다.
도 1 내지 도 4는 본 발명에 관한 반도체 장치의 제조 방법의 일례를 나타내는 흐름도이다. 도 5는 본 발명에 관한 실시 형태의 점착성 적층 필름(50)의 구조의 일례를 모식적으로 도시한 단면도이다. 도 6은 본 발명에 관한 실시 형태의 반도체 장치의 제조 방법의 일례를 모식적으로 도시한 단면도이다.
본 실시 형태에 관한 반도체 장치의 제조 방법은, 이하의 3개의 공정을 적어도 구비하고 있다.
(A) 내열성 수지층(10), 유연성 수지층(20) 및 점착성 수지층(30)을 이 순서로 갖는 점착성 적층 필름(50)과, 점착성 수지층(30) 위에 부착되며, 또한, 제1 단자(65)를 갖는 제1 반도체 부품(60)을 구비하는 제1 구조체(100)를 준비하는 공정
(B) 점착성 수지층(30) 위에 부착된 상태에서, 제1 구조체(100)에 대하여, 땜납 리플로우 처리를 행하는 공정
(C) 공정 (B) 후에, 내열성 수지층(10)을 점착성 적층 필름(50)으로부터 박리하는 공정
본 발명자들의 검토에 의하면, 종래의 반도체 장치의 제조 방법에 관하여, 이하와 같은 과제를 발견하였다.
먼저, 본 발명자는, 종래의 반도체 장치의 제조 방법에 있어서, 땜납 범프를 사용한 땜납 리플로우 처리에 의해 반도체 부품끼리를 접합할 때에 반도체 부품을 고정하는 점착성 필름이 변형되거나, 용융되거나 함을 지견했다. 이 경우, 점착성 필름 위의 반도체 부품의 위치 어긋남이 일어나, 그 후의 반도체 부품의 픽업을 잘할 수 없게 되어 버린다.
또한, 본 발명자의 검토에 의하면, 점착성 필름의 변형이나 용융을 억제하기 위하여, 점착성 필름의 내열성을 높이면, 점착성 필름의 변형이나 용융이 억제되어 반도체 부품의 위치 어긋남은 개선되는 한편, 이번에는 점착성 필름의 신축성이나 유연성이 악화되어, 반도체 부품의 픽업을 잘할 수 없게 되어 버림이 밝혀졌다.
즉, 종래의 반도체 장치의 제조 방법에서는, 땜납 범프를 사용한 땜납 리플로우 처리 후에 있어서의 반도체 부품의 픽업성에 있어서 개선의 여지가 있었다.
그 때문에, 종래의 반도체 장치의 제조 방법에서는, 땜납 범프를 사용한 땜납 리플로우 처리와 반도체 부품의 픽업을 잘 행하는 관점에서, 도 7에 도시하는 바와 같이 점착성 필름(50A) 위의 반도체 부품(70A)을 트레이(80A) 등에 한번 이동시키고 나서, 땜납 리플로우로(90A)에 배치하고, 땜납 범프(68A)를 사용한 땜납 리플로우 처리를 행하고, 얻어진 반도체 부품(70B)을 점착성 필름(50A) 등에 다시 이동시키고 나서 다이싱 공정이나 픽업 공정을 행해야 하여, 공정이 복잡해졌다.
즉, 본 발명자들은, 종래의 반도체 장치의 제조 방법에는, 땜납 리플로우 공정부터 반도체 부품의 픽업 공정까지 사이의 공정의 간략화와, 반도체 부품의 픽업성을 양립시킨다는 관점에 있어서, 개선의 여지가 있음을 발견하였다.
본 발명자들은, 상기 과제를 달성하기 위하여 예의 검토를 거듭했다. 그 결과, 반도체 부품을 고정하는 필름으로서, 내열성 수지층(10), 유연성 수지층(20) 및 점착성 수지층(30)을 이 순서로 갖는 점착성 적층 필름(50)을 사용하며, 또한, 반도체 부품의 픽업 공정 전에, 내열성 수지층(10)을 박리함으로써, 땜납 리플로우 공정부터 반도체 부품의 픽업 공정까지 사이의 공정의 간략화와, 반도체 부품의 픽업성을 양립시킬 수 있음을 발견하였다.
즉, 내열성 수지층(10)을 갖는 점착성 적층 필름(50)을 사용하여 상기 공정 (B)를 행함으로써, 내열성 수지층(10)에 의해 점착성 수지층(30)의 변형이나 용융이 억제되어 반도체 부품의 위치 어긋남을 억제할 수 있어, 그 결과, 반도체 부품의 픽업을 보다 정확하게 행할 수 있다.
또한, 상기 공정 (B) 후에 상기 공정 (C)를 행함으로써 신축성이나 유연성이 떨어진 내열성 수지층(10)이 제거되기 때문에, 반도체 부품의 픽업 공정에 있어서, 점착성 수지층(30) 및 유연성 수지층(20)을 구비하는 필름의 신축성이나 유연성이 양호해져, 반도체 부품의 픽업을 보다 용이하게 행할 수 있다.
또한, 점착성 적층 필름(50) 위에 부착한 채, 반도체 부품의 땜납 리플로우 처리를 행할 수 있기 때문에, 반도체 부품의 땜납 리플로우 처리 전에 점착성 적층 필름(50)으로부터 반도체 부품을 트레이 등으로 이동시킬 필요가 없어, 땜납 리플로우 공정부터 반도체 부품의 픽업 공정까지 사이의 공정을 간략화할 수 있다.
이상과 같이, 본 실시 형태에 관한 반도체 장치의 제조 방법에 의하면, 상기 공정 (A) 내지 (C)를 구비함으로써, 땜납 리플로우 공정부터 반도체 부품의 픽업 공정까지 사이의 공정을 간략화할 수 있음과 함께, 반도체 부품을 고정밀도로 픽업하는 것이 가능해진다.
1. 점착성 적층 필름
먼저, 본 실시 형태에 관한 반도체 장치의 제조 방법으로 사용하는 점착성 적층 필름(50)에 대하여 설명한다.
여기서, 본 실시 형태에 있어서, 내열성이란 고온에 있어서의 필름이나 수지층의 치수 안정성을 의미한다. 즉, 내열성이 우수한 필름이나 수지층일수록, 고온에 있어서의 팽창이나 수축, 연화 등의 변형이나 용융 등이 일어나기 어려움을 의미한다.
<내열성 수지층>
내열성 수지층(10)은, 점착성 적층 필름(50)의 취급성이나 기계적 특성, 내열성 등의 특성을 보다 양호하게 하는 것을 목적으로 하여 형성되는 층이다. 내열성 수지층(10)은, 땜납 리플로우 처리를 행할 때에, 반도체 부품의 위치 어긋남이 일어날 정도의 변형이나 용융이 일어나지 않을 정도의 내열성이 있으면 특별히 한정되지 않지만, 예를 들어 내열성 수지 필름을 사용할 수 있다.
상기 내열성 수지 필름을 구성하는 수지로서는, 예를 들어 폴리에틸렌테레프탈레이트, 폴리부틸렌테레프탈레이트, 폴리에틸렌나프탈레이트 등의 폴리에스테르; 나일론-6, 나일론-66, 폴리메타크실렌아디파미드 등의 폴리아미드; 폴리이미드; 폴리에테르이미드; 폴리아미드이미드; 폴리카르보네이트; 변성 폴리페닐렌에테르; 폴리아세탈; 폴리아릴레이트; 폴리술폰; 폴리에테르술폰; 폴리페닐렌술피드; 폴리에테르에테르케톤; 불소계 수지; 액정 중합체; 염화 비닐리덴 수지; 폴리벤조이미다졸; 폴리벤조옥사졸; 폴리메틸펜텐 등으로부터 선택되는 1종 또는 2종 이상을 들 수 있다.
이들 중에서도, 내열성이나 기계적 강도, 투명성, 가격 등의 밸런스가 우수한 관점에서, 폴리이미드, 폴리아미드 및 폴리에스테르로부터 선택되는 1종 또는 2종 이상이 바람직하다.
내열성 수지층(10)의 융점은 200℃ 이상인 것이 바람직하고, 220℃ 이상인 것이 보다 바람직하다. 혹은, 내열성 수지층(10)은 융점을 나타내지 않는 것이 바람직하고, 분해 온도가 200℃ 이상인 것이 보다 바람직하고, 분해 온도가 220℃ 이상인 것이 더욱 바람직하다.
이러한 내열성 수지층(10)을 사용하면, 땜납 리플로우 처리를 행할 때의 점착성 적층 필름(50)의 변형을 보다 한층 억제할 수 있다.
내열성 수지층(10)은, 단층이어도, 2종 이상의 층이어도 된다. 또한, 내열성 수지층(10)을 형성하기 위하여 사용하는 수지 필름의 형태로서는, 연신 필름이어도 되고, 1축 방향 또는 2축 방향으로 연신된 필름이어도 되지만, 내열성 수지층(10)의 내열성 및 기계적 강도를 향상시키는 관점에서, 1축 방향 또는 2축 방향으로 연신된 필름인 것이 바람직하다.
내열성 수지층(10)의 두께는, 양호한 필름 특성을 얻는 관점에서, 바람직하게는 10㎛ 이상 1000㎛ 이하, 보다 바람직하게는 10㎛ 이상 500㎛ 이하, 더욱 바람직하게는 20㎛ 이상 300㎛ 이하이다.
내열성 수지층(10)은 다른 층의 접착성을 개량하기 위하여, 표면 처리를 행해도 된다. 구체적으로는, 코로나 처리, 플라스마 처리, 언더코팅 처리, 프라이머 코팅 처리 등을 행해도 된다.
내열성 수지층(10)은 유연성 수지층(20)에 대하여 박리 가능하도록 적층되어 있다.
박리 가능하게 적층하는 방법은 특별히 한정되지 않지만, 예를 들어 박리 가능한 접착층(도시 생략)을 개재하여 적층하는 방법이나, 내열성 수지층(10)의 유연성 수지층(20)과 접하는 측의 표면의 표면 조도를 조정하며, 또한, 그 표면을 이형 처리하는 방법 등을 들 수 있다. 박리 가능한 접착층이란, 박리 시에 방사선이나 열 등의 어떠한 자극을 가함으로써 용이하게 박리하는 것이 가능한 층을 의미한다.
이러한 박리 가능한 접착층으로서는, 예를 들어 (1) 방사선 조사에 의해 점착력의 앙진을 억제할 수 있는 방사선 가교형 점착제에 의해 구성된 접착층, (2) 가열에 의해 팽창하여 점착력의 앙진을 억제할 수 있는 가열 팽창형 점착제에 의해 구성된 접착층, (3) 가열에 의해 수축되어 점착력의 앙진을 억제할 수 있는, 수축성 필름을 기재로 한 양면 점착성 필름에 의해 구성된 접착층, (4) 고온 또는 저온에서의 처리 후도 점착력의 앙진을 억제할 수 있는 내열성 접착층 등을 들 수 있다.
((1) 방사선 조사에 의해 점착력의 앙진을 억제할 수 있는 방사선 가교형 점착제에 의해 구성된 접착층)
방사선 가교형 점착제는, 방사선 조사 전에는 내열성 수지층(10) 및 유연성 수지층(20)에 대하여 충분한 접착력을 갖고, 방사선 조사 후에는 점착력의 앙진을 억제할 수 있는 것이다. 즉, 방사선 조사 전에는 내열성 수지층(10) 및 유연성 수지층(20)을 접착할 수 있고, 방사선 조사 후에는 유연성 수지층(20)으로부터 내열성 수지층(10)을 용이하게 박리할 수 있다.
방사선 가교형 점착제로서는, 일반적으로 공지된 자외선 가교형 점착제 등의 방사선 가교형 점착제를 사용할 수 있다.
((2) 가열에 의해 팽창하여 점착력의 앙진을 억제할 수 있는 가열 팽창형 점착제에 의해 구성된 접착층)
가열 팽창형 점착제는 점착제 중에 열 팽창성 미립자나 발포제 등이 분산되어 있는 점착제를 의미한다. 점착제로서는, 일반적으로 공지된 점착제를 사용할 수 있는데, 예를 들어 (메트)아크릴계 점착제, 실리콘계 점착제, 고무계 점착제, 폴리우레탄계 점착제, 폴리비닐에테르계 점착제 등을 들 수 있다.
열 팽창성 미립자로서는, 예를 들어 이소부탄, 프로판, 펜탄 등의 가열에 의해 용이하게 가스화되어 팽창되는 물질을, 탄성을 갖는 외피 내에 내포시킨 미립자를 들 수 있다.
발포제로서는, 예를 들어 열 분해하여, 물, 탄산 가스, 질소를 발생시키는 능력을 갖는 화학 물질 등을 들 수 있다.
가열에 의해, 열 팽창성 미립자나 발포제가 팽창되면, 접착층의 표면 상태가 변화되어, 유연성 수지층(20)과 내열성 수지층(10)의 점착력의 앙진을 억제할 수 있어, 그 결과, 유연성 수지층(20)으로부터 내열성 수지층(10)을 용이하게 박리할 수 있다.
((3) 가열에 의해 수축되어 점착력의 앙진을 억제할 수 있는, 수축성 필름을 기재로 한 양면 점착성 필름에 의해 구성된 접착층)
수축성 필름을 기재로 한 양면 점착성 필름에 사용되는 수축 필름으로서는, 가열에 의해 수축되는 열 수축 필름을 들 수 있다. 예를 들어, 폴리에틸렌테레프탈레이트, 폴리에틸렌, 폴리스티렌, 폴리프로필렌, 폴리아미드, 폴리우레탄, 폴리염화비닐, 폴리염화비닐리덴 등의 1축 또는 2축 연신 필름 등을 들 수 있다.
수축성 필름의 양면에 설치되는 점착제로서는, 일반적으로 공지된 점착제를 사용할 수 있는데, 예를 들어 (메트)아크릴계 점착제, 실리콘계 점착제, 고무계 점착제, 폴리우레탄계 점착제, 폴리비닐에테르계 점착제 등을 들 수 있다.
가열에 의해, 기재의 수축성 필름이 수축되면, 접착층의 표면 상태가 변화되어, 유연성 수지층(20)과 내열성 수지층(10)의 점착력의 앙진을 억제할 수 있어, 그 결과, 유연성 수지층(20)으로부터 내열성 수지층(10)을 용이하게 박리할 수 있다.
((4) 고온 또는 저온에서의 처리 후도 점착력의 앙진을 억제할 수 있는 내열성 접착층)
고온 또는 저온에서의 처리 후도 점착력의 앙진을 억제할 수 있는 내열성 접착층을 구성하는 점착제는, (메트)아크릴계 점착제, 실리콘계 점착제, 우레탄계 점착제, 올레핀계 점착제, 스티렌계 점착제 등을 들 수 있다.
여기서, (메트)아크릴계 점착제는 (메트)아크릴계 점착성 수지를 필수 성분으로서 포함하고 있다. 실리콘계 점착제는 실리콘계 점착성 수지를 필수 성분으로서 포함하고 있다. 우레탄계 점착제는 우레탄계 점착성 수지를 필수 성분으로서 포함하고 있다.
이들 중에서도 내열성 수지층(10)과 유연성 수지층(20) 사이의 박리 강도의 조정을 보다 용이하게 하는 관점 등으로부터, (메트)아크릴계 점착제가 바람직하다.
(메트)아크릴계 점착제에 사용되는 (메트)아크릴계 점착성 수지로서는, 예를 들어 (메트)아크릴산알킬에스테르 단량체 단위 (A) 및 가교제와 반응할 수 있는 관능기를 갖는 단량체 단위 (B)를 포함하는 공중합체를 들 수 있다.
본 실시 형태에 있어서, (메트)아크릴산알킬에스테르란, 아크릴산알킬에스테르, 메타크릴산알킬에스테르 또는 이들의 혼합물을 의미한다.
본 실시 형태에 관한 (메트)아크릴계 점착성 수지는, 예를 들어 (메트)아크릴산알킬에스테르 단량체 (A) 및 가교제와 반응할 수 있는 관능기를 갖는 단량체 (B)를 포함하는 단량체 혼합물을 공중합함으로써 얻을 수 있다.
(메트)아크릴산알킬에스테르 단량체 단위 (A)를 형성하는 단량체 (A)로서는, 탄소수 1 내지 12 정도의 알킬기를 갖는 (메트)아크릴산알킬에스테르를 들 수 있다. 바람직하게는, 탄소수 1 내지 8의 알킬기를 갖는 (메트)아크릴산알킬에스테르이다. 구체적으로는, 아크릴산메틸, 메타크릴산메틸, 아크릴산에틸, 메타크릴산에틸, 아크릴산부틸, 메타크릴산부틸, 아크릴산-2-에틸헥실, 메타크릴산-2-에틸헥실 등을 들 수 있다. 이들은 단독으로 사용해도 되고, 2종 이상을 사용해도 된다.
본 실시 형태에 관한 (메트)아크릴계 점착성 수지에 있어서, (메트)아크릴산알킬에스테르 단량체 단위 (A)의 함유량은, (메트)아크릴계 점착성 수지 중의 전체 단량체 단위의 합계를 100질량％로 했을 때, 10질량％ 이상 98.9질량％ 이하인 것이 바람직하고, 85질량％ 이상 95질량％ 이하인 것이 보다 바람직하다.
가교제와 반응할 수 있는 관능기를 갖는 단량체 (B)를 형성하는 단량체 (B)로서는, 아크릴산, 메타크릴산, 이타콘산, 메사콘산, 시트라콘산, 푸마르산, 말레산, 이타콘산모노알킬에스테르, 메사콘산모노알킬에스테르, 시트라콘산모노알킬에스테르, 푸마르산모노알킬에스테르, 말레산모노알킬에스테르, 아크릴산글리시딜, 메타크릴산글리시딜, 아크릴산-2-히드록시에틸, 메타크릴산-2-히드록시에틸, 아크릴아미드, 메타크릴아미드, tert-부틸아미노에틸아크릴레이트, tert-부틸아미노에틸메타크릴레이트 등을 들 수 있다. 바람직하게는, 아크릴산, 메타크릴산, 아크릴산-2-히드록시에틸, 메타크릴산-2-히드록시에틸, 아크릴아미드, 메타크릴아미드 등이다. 이들은 단독으로 사용해도 되고, 2종 이상을 사용해도 된다.
본 실시 형태에 관한 (메트)아크릴계 점착성 수지에 있어서, 단량체 단위 (B)의 함유량은, (메트)아크릴계 점착성 수지 중의 전체 단량체 단위의 합계를 100질량％로 했을 때, 1질량％ 이상 40질량％ 이하인 것이 바람직하고, 1질량％ 이상 20질량％ 이하인 것이 보다 바람직하고, 1질량％ 이상 10질량％ 이하인 것이 더욱 바람직하다.
본 실시 형태에 관한 (메트)아크릴계 점착성 수지는, 단량체 단위 (A) 및 단량체 단위 (B) 이외에도, 2관능성 단량체 (C)나 계면 활성제로서의 성질을 갖는 특정한 공단량체(이하, 중합성 계면 활성제라고 칭한다) 단위를 더 포함해도 된다.
중합성 계면 활성제는, 단량체 (A), 단량체 (B) 및 단량체 (C)와 공중합하는 성질을 가짐과 함께, 유화 중합하는 경우에는 유화제로서의 작용을 갖는다.
2관능성 단량체 단위 (C)를 형성하는 단량체 (C)로서는, 메타크릴산알릴, 아크릴산알릴, 디비닐벤젠, 메타크릴산비닐, 아크릴산비닐, 트리메틸올프로판트리(메트)아크릴레이트, 펜타에리트리톨트리(메트)아크릴레이트, 디펜타에리트리톨헥사(메트)아크릴레이트, 테트라에틸렌글리콜디(메트)아크릴레이트나, 예를 들어 양쪽의 말단이 디아크릴레이트 또는 디메타크릴레이트이고 주쇄의 구조가 프로필렌글리콜형(예를 들어, 니혼 유시(주)제, 상품명; PDP-200, 동PDP-400, 동ADP-200, 동ADP-400), 테트라메틸렌글리콜형(예를 들어, 니혼 유시(주)제, 상품명; ADT-250, 동ADT-850) 및 이들의 혼합형(예를 들어, 니혼 유시(주)제, 상품명: ADET-1800, 동ADPT-4000)인 것 등을 들 수 있다.
본 실시 형태에 관한 (메트)아크릴계 점착성 수지에 있어서, 단량체 단위 (C)의 함유량은, (메트)아크릴계 점착성 수지 중의 전체 단량체 단위의 합계를 100질량％로 했을 때, 0.1질량％ 이상 30질량％ 이하인 것이 바람직하고, 0.1질량％ 이상 5질량％ 이하인 것이 보다 바람직하다.
중합성 계면 활성제의 예로서는, 예를 들어 폴리옥시에틸렌노닐페닐에테르의 벤젠환에 중합성의 1-프로페닐기를 도입한 것(다이이치 고교 세이야쿠(주)제; 상품명: 아쿠알론 RN-10, 동RN-20, 동RN-30, 동RN-50 등), 폴리옥시에틸렌노닐페닐에테르의 황산에스테르의 암모늄염벤젠환에 중합성의 1-프로페닐기를 도입한 것(다이이치 고교 세이야쿠(주)제; 상품명: 아쿠알론 HS-10, 동HS-20, 동HS-1025 등) 및 분자 내에 중합성 이중 결합을 갖는, 술포숙신산디에스테르계(가오(주)제; 상품명: 라테믈 S-120A, 동S-180A 등) 등을 들 수 있다.
본 실시 형태에 관한 (메트)아크릴계 점착성 수지는, 필요에 따라, 아세트산비닐, 아크릴로니트릴, 스티렌 등의 중합성 이중 결합을 갖는 단량체에 의해 형성된 단량체 단위를 더 함유해도 된다.
본 실시 형태에 관한 (메트)아크릴계 점착성 수지의 중합 반응 기구로서는, 라디칼 중합, 음이온 중합, 양이온 중합 등을 들 수 있다. (메트)아크릴계 점착성 수지의 제조 비용, 단량체의 관능기의 영향 등을 고려하면 라디칼 중합에 의해 중합하는 것이 바람직하다.
라디칼 중합 반응에 의해 중합할 때, 라디칼 중합 개시제로서, 벤조일퍼옥사이드, 디-t-부틸퍼옥사이드, 디쿠밀퍼옥사이드, 3,3,5-트리메틸헥사노일퍼옥사이드, 디-2-에틸헥실퍼옥시디카르보네이트, 메틸에틸케톤퍼옥사이드, t-부틸퍼옥시 프탈레이트, t-부틸퍼옥시벤조에이트, 디-t-부틸퍼옥시아세테이트, t-부틸퍼옥시이소부티레이트, t-부틸퍼옥시-2-헥사노에이트, t-부틸퍼옥시-2-에틸헥사노에이트, t-부틸퍼옥시-3,5,5-트리메틸헥사노에이트, 아세틸퍼옥사이드, 이소부티릴퍼옥사이드, 옥타노일퍼옥사이드, t-부틸퍼옥사이드, 디-t-아밀퍼옥사이드 등의 유기 과산화물; 과황산암모늄, 과황산칼륨, 과황산나트륨 등의 무기 과산화물; 2,2'-아조비스이소부티로니트릴, 2,2'-아조비스-2-메틸부티로니트릴, 4,4'-아조비스-4-시아노발레릭애시드 등의 아조 화합물을 들 수 있다.
유화 중합법에 의해 중합하는 경우에는, 이들 라디칼 중합 개시제 중에서, 수용성의 과황산암모늄, 과황산칼륨, 과황산나트륨 등의 무기 과산화물, 동일하게 수용성의 4,4'-아조비스-4-시아노발레릭애시드 등의 분자 내에 카르복실기를 갖는 아조 화합물이 바람직하고, 과황산암모늄, 4,4'-아조비스-4-시아노발레릭애시드 등의 분자 내에 카르복실기를 갖는 아조 화합물이 더욱 바람직하고, 4,4'-아조비스-4-시아노발레릭애시드 등의 분자 내에 카르복실기를 갖는 아조 화합물이 특히 바람직하다.
(메트)아크릴계 점착제는, (메트)아크릴계 점착성 수지 외에도, 가교성의 관능기를 1분자 중에 2개 이상 갖는 가교제를 더 포함하는 것이 바람직하다.
가교성의 관능기를 1분자 중에 2개 이상 갖는 가교제는, (메트)아크릴계 점착성 수지가 갖는 관능기와 반응시켜, 점착력 및 응집력을 조정하기 위하여 사용한다.
이러한 가교제로서는, 소르비톨폴리글리시딜에테르, 폴리글리세롤폴리글리시딜에테르, 펜타에리트리톨폴리글리시딜에테르, 디글리세롤폴리글리시딜에테르, 글리세롤폴리글리시딜에테르, 네오펜틸글리콜디글리시딜에테르, 레소르신디글리시딜에테르 등의 에폭시계 화합물; 테트라메틸렌디이소시아네이트, 헥사메틸렌디이소시아네이트, 트리메틸올프로판의 톨루엔디이소시아네이트 3부가물, 폴리이소시아네이트, 디페닐메탄디이소시아네이트, 톨릴렌디이소시아네이트 등의 이소시아네이트계 화합물; 트리메틸올프로판-트리-β-아지리디닐프로피오네이트, 테트라메틸올메탄-트리-β-아지리디닐프로피오네이트, N,N'-디페닐메탄-4,4'-비스(1-아지리딘카르복시아미드), N,N'-헥사메틸렌-1,6-비스(1-아지리딘카르복시아미드), N,N'-톨루엔-2,4-비스(1-아지리딘카르복시아미드), 트리메틸올프로판-트리-β-(2-메틸아지리딘)프로피오네이트 등의 아지리딘계 화합물; N,N,N',N'-테트라글리시딜-m-크실렌디아민, 1,3-비스(N,N'-디글리시딜아미노메틸)시클로헥산 등의 4관능성 에폭시계 화합물; 헥사메톡시메틸올멜라민 등의 멜라민계 화합물 등을 들 수 있다. 이들은 단독으로 사용해도 되고, 2종 이상을 병용해도 된다.
이들 중에서도, 에폭시계 화합물, 이소시아네이트계 화합물 및 아지리딘계 화합물로부터 선택되는 1종 또는 2종 이상을 포함하는 것이 바람직하다.
(메트)아크릴계 점착제 중의 가교제의 함유량은, 접착층의 내열성이나 밀착력의 밸런스를 향상시키는 관점에서, (메트)아크릴계 점착성 수지 100질량부에 대하여, 10질량부 이상 50질량부 이하인 것이 바람직하고, 12질량부 이상 30질량부 이하가 보다 바람직하다.
또한, (메트)아크릴계 점착제 중의 가교제의 함유량을 조정함으로써, 내열성 수지층(10)과 유연성 수지층(20) 사이의 박리 강도를 조정할 수 있다.
본 실시 형태에 관한 (메트)아크릴계 점착제는, 점착성 수지 외에도, 자외선 중합 개시제를 더 포함해도 된다. 이에 의해 자외선 조사에 의한 경화 시간 및 자외선 조사량을 적게 할 수 있다.
자외선 중합 개시제의 예에는, 메톡시아세토페논 등의 아세토페논계 광중합 개시제; 4-(2-히드록시에톡시)페닐(2-히드록시-2-프로필)케톤 등의 α-케톨 화합물; 벤질디메틸케탈 등의 케탈계 화합물; 벤조인, 벤조인메틸에테르, 벤조인에틸에테르, 벤조인이소프로필에테르 등의 벤조인계 광중합 개시제; 벤조페논, 벤조일벤조산 등의 벤조페논계 광중합 개시제 등을 들 수 있다.
점착제 중의 자외선 중합 개시제의 함유량은, 점착성 수지 100질량부에 대하여, 0.1질량부 이상 10질량부 이하인 것이 바람직하고, 2.5질량부 이상 5질량부 이하인 것이 보다 바람직하다.
박리 가능한 접착층의 두께는 특별히 제한되지 않지만, 예를 들어 1㎛ 이상 100㎛ 이하인 것이 바람직하고, 3㎛ 이상 50㎛ 이하인 것이 보다 바람직하다.
박리 가능한 접착층은, 예를 들어 내열성 수지층(10) 또는 유연성 수지층(20) 위에 점착제 도포액을 도포함으로써 형성할 수 있다.
점착제 도포액을 도포하는 방법으로서는, 종래 공지된 도포 방법, 예를 들어 롤 코터법, 리버스 롤 코터법, 그라비아 롤법, 바 코팅법, 콤마 코터법, 다이 코터법 등을 채용할 수 있다. 도포된 점착제의 건조 조건에는 특별히 제한은 없지만, 일반적으로는, 80 내지 200℃의 온도 범위에 있어서, 10초 내지 10분간 건조하는 것이 바람직하다. 더욱 바람직하게는, 80 내지 170℃에 있어서, 15초 내지 5분간 건조한다. 가교제와 점착제의 가교 반응을 충분히 촉진시키기 위하여, 점착제 도포액의 건조가 종료된 후, 40 내지 80℃에 있어서 5 내지 300시간 정도 가열해도 된다.
또한, 본 실시 형태에 관한 점착성 적층 필름(50)에 있어서, 내열성 수지층(10)의 유연성 수지층(20)과 접하는 측의 표면의 표면 조도를 조정하며, 또한, 그 표면을 이형 처리함으로써도, 내열성 수지층(10)과 유연성 수지층(20) 사이의 박리 강도를 조정하는 것이 가능하다.
여기서, JIS-B0601에 의해 규정되는, 내열성 수지층(10)의 유연성 수지층(20)과 접하는 측의 표면의 표면 조도(Ra)는 바람직하게는 0.10㎛ 이상 10㎛ 이하이다.
또한, 내열성 수지층(10)의 유연성 수지층(20)과 접하는 측의 표면이 실리콘이나 폴리테트라플루오로에틸렌 등의 이형제에 의해 이형 처리되어 있는 것이 바람직하다.
(유연성 수지층)
유연성 수지층(20)은, 점착성 적층 필름(50)의 유연성이나 신축성 등의 특성을 양호하게 하는 것을 목적으로 하여 형성되는 층이다.
유연성 수지층(20)을 형성함으로써, 내열성 수지층(10)을 박리한 후의 점착성 적층 필름(50)의 신축성이나 유연성이 향상되어, 제3 반도체 부품(80)을 픽업하는 공정 (E)에 있어서 점착성 적층 필름(50)을 면 내 방향으로 확장시킬 수 있다.
이와 같이 함으로써, 인접하는 제3 반도체 부품(80) 사이의 간격이 확대되기 때문에, 점착성 적층 필름(50)으로부터 제3 반도체 부품(80)을 픽업하기 쉬워진다. 또한, 점착성 적층 필름(50)의 면 내 방향의 확장에 의해 발생하는, 제3 반도체 부품(80)과 점착성 수지층(30)의 전단 응력에 의해, 제3 반도체 부품(80)과 점착성 수지층(30)의 점착력이 저하되기 때문에, 점착성 적층 필름(50)으로부터 제3 반도체 부품(80)을 픽업하기 쉬워진다.
유연성 수지층(20)은 면 내 방향으로 확장할 수 있는 것이면 특별히 한정되지 않지만, 유연성이나 신축성 등의 특성이 우수하며, 또한, 땜납 리플로우 처리를 행할 때에 내열성 수지층(10)과 점착성 수지층(30)의 접착성을 유지할 수 있는 정도의 내열성이 있는 것이 바람직하다.
상기 유연성 수지층(20)을 구성하는 유연성 수지로서는, 예를 들어 폴리에스테르계 엘라스토머, 폴리아미드계 엘라스토머, 폴리이미드계 엘라스토머 및 폴리부틸렌테레프탈레이트 등으로부터 선택되는 1종 또는 2종 이상을 들 수 있다.
JIS K7161에 준거하여, 샘플 폭 10㎜, 척간 거리 30㎜, 인장 속도 300㎜/분의 조건에서 측정되는, 유연성 수지층(20)의 160℃에서의 인장 탄성률(E')이 1㎫ 이상 300㎫ 이하인 것이 바람직하고, 5㎫ 이상 150㎫ 이하인 것이 보다 바람직하다. 이에 의해, 유연성 수지층(20)의 유연성이나 신축성 등의 특성을 양호하게 유지하면서, 땜납 리플로우 처리를 행할 때의 점착성 적층 필름(50)의 열 팽창을 보다 한층 억제할 수 있다.
유연성 수지층(20)의 융점은 100℃ 이상 250℃ 이하인 것이 바람직하다.
이러한 유연성 수지층(20)을 사용하면, 땜납 리플로우 처리를 행할 때의 점착성 적층 필름(50)의 변형을 보다 한층 억제할 수 있다.
유연성 수지층(20)의 두께는 특별히 제한되지 않지만, 예를 들어 10㎛ 이상 500㎛ 이하인 것이 바람직하고, 20㎛ 이상 300㎛ 이하인 것이 보다 바람직하고, 30㎛ 이상 250㎛ 이하인 것이 더욱 바람직하고, 50㎛ 이상 200㎛ 이하인 것이 특히 바람직하다.
<점착성 수지층>
점착성 수지층(30)은, 유연성 수지층(20)의 한쪽의 면측에 형성되는 층이며, 점착성 적층 필름(50)을 반도체 기판에 부착할 때에, 반도체 기판의 표면에 접촉하여 점착하는 층이다.
점착성 수지층(30)을 구성하는 점착제는, (메트)아크릴계 점착제, 실리콘계 점착제, 우레탄계 점착제, 올레핀계 점착제, 스티렌계 점착제 등을 들 수 있다. 이들 중에서도, 접착력의 조정을 용이하게 할 수 있는 점 등으로부터, (메트)아크릴계 중합체를 베이스 중합체로 하는 (메트)아크릴계 점착제가 바람직하다.
점착성 수지층(30)을 구성하는 점착제로서는, 방사선에 의해 점착력을 저하시키는 방사선 가교형 점착제를 사용할 수 있다. 방사선 가교형 점착제에 의해 구성된 점착성 수지층(30)은, 방사선의 조사에 의해 가교하여 점착력이 현저하게 감소하기 때문에 제3 반도체 부품(80)의 픽업 공정에 있어서, 점착성 수지층(30)으로부터 제3 반도체 부품(80)을 픽업하기 쉬워진다. 방사선으로서는, 자외선, 전자선, 적외선 등을 들 수 있다.
방사선 가교형 점착제로서는, 자외선 가교형 점착제가 바람직하다.
(메트)아크릴계 점착제에 포함되는 (메트)아크릴계 중합체로서는, 예를 들어 (메트)아크릴산에스테르 화합물의 단독 중합체, (메트)아크릴산에스테르 화합물과 공단량체의 공중합체 등을 들 수 있다. (메트)아크릴산에스테르 화합물로서는, 예를 들어 메틸(메트)아크릴레이트, 에틸(메트)아크릴레이트, 부틸(메트)아크릴레이트, 2-에틸헥실(메트)아크릴레이트, 히드록시에틸(메트)아크릴레이트, 히드록시프로필(메트)아크릴레이트, 디메틸아미노에틸(메트)아크릴레이트, 글리시딜(메트)아크릴레이트 등을 들 수 있다. 이들 (메트)아크릴산에스테르 화합물은 1종 단독으로 사용해도 되고, 2종 이상을 병용하여 사용해도 된다.
또한, (메트)아크릴계 공중합체를 구성하는 공단량체로서는, 예를 들어 아세트산비닐, (메트)아크릴니트릴, 스티렌, (메트)아크릴산, 이타콘산, (메트)아크릴아미드, 메틸올(메트)아크릴아미드, 무수 말레산 등을 들 수 있다. 이들 공단량체는 1종 단독으로 사용해도 되고, 2종 이상을 병용하여 사용해도 된다.
방사선 가교형 점착제는, 예를 들어 상기 (메트)아크릴계 점착제 등의 점착제와, 가교성 화합물(탄소-탄소 이중 결합을 갖는 성분)과, 광중합 개시제 또는 열 중합 개시제를 포함한다.
가교성 화합물로서는, 예를 들어 분자 중에 탄소-탄소 이중 결합을 갖고, 라디칼 중합에 의해 가교 가능한 단량체, 올리고머 또는 중합체 등을 들 수 있다. 이러한 가교성 화합물로서는, 예를 들어 트리메틸올프로판트리(메트)아크릴레이트, 펜타에리트리톨트리(메트)아크릴레이트, 테트라에틸렌글리콜디(메트)아크릴레이트, 1,6-헥산디올디(메트)아크릴레이트, 네오펜틸글리콜디(메트)아크릴레이트, 디펜타에리트리톨헥사(메트)아크릴레이트 등의 (메트)아크릴산과 다가 알코올의 에스테르; 에스테르(메트)아크릴레이트 올리고머; 2-프로페닐디-3-부테닐시아누레이트, 2-히드록시에틸비스(2-(메트)아크릴옥시에틸)이소시아누레이트, 트리스(2-메타크릴옥시에틸)이소시아누레이트 등의 이소시아누레이트 또는 이소시아누레이트 화합물 등을 들 수 있다.
또한, 점착제가, 중합체의 측쇄에 탄소-탄소 이중 결합을 갖는 방사선 가교형 중합체인 경우는, 가교성 화합물을 첨가하지 않아도 된다.
가교성 화합물의 함유량은, 점착제 100질량부에 대하여 5 내지 900질량부가 바람직하고, 5 내지 100질량부가 보다 바람직하고, 10 내지 50질량부가 더욱 바람직하다. 가교성 화합물의 함유량이 상기 범위임으로써, 상기 범위보다도 적은 경우에 비하여 점착력의 조정이 쉬워져, 상기 범위보다도 많은 경우에 비하여, 열이나 광에 대한 감도가 너무 높은 것에 의한 보존 안정성의 저하가 일어나기 어렵다.
광중합 개시제로서는, 방사선을 조사함으로써 개열하여 라디칼을 생성하는 화합물이면 되는데, 예를 들어 벤조인메틸에테르, 벤조인이소프로필에테르, 벤조인이소부틸에테르 등의 벤조인알킬에테르류; 벤질, 벤조인, 벤조페논, α-히드록시시클로헥실페닐케톤 등의 방향족 케톤류; 벤질디메틸케탈 등의 방향족 케탈류; 폴리비닐벤조페논; 클로로티오크산톤, 도데실티오크산톤, 디메틸티오크산톤, 디에틸티오크산톤 등의 티오크산톤류 등을 들 수 있다.
열 중합 개시제로서는, 예를 들어 유기 과산화물 유도체나 아조계 중합 개시제 등을 들 수 있다. 가열 시에 질소가 발생하지 않는 점에서, 바람직하게는 유기 과산화물 유도체이다. 열 중합 개시제로서는, 예를 들어 케톤퍼옥사이드, 퍼옥시 케탈, 하이드로퍼옥사이드, 디알킬퍼옥시드, 디아실퍼옥시드, 퍼옥시에스테르 및 퍼옥시디카르보네이트 등을 들 수 있다.
점착제에는 가교제를 첨가해도 된다. 가교제로서는, 예를 들어 소르비톨폴리글리시딜에테르, 폴리글리세롤폴리글리시딜에테르, 펜타에리스톨폴리글리시딜에테르, 디글리세롤폴리글리시딜에테르 등의 에폭시계 화합물; 테트라메틸올메탄-트리-β-아지리디닐프로피오네이트, 트리메틸올프로판-트리-β-아지리디닐프로피오네이트, N,N'-디페닐메탄-4,4'-비스(1-아지리딘카르복시아미드), N,N'-헥사메틸렌-1,6-비스(1-아지리딘카르복시아미드) 등의 아지리딘계 화합물; 테트라메틸렌디이소시아네이트, 헥사메틸렌디이소시아네이트, 폴리이소시아네이트 등의 이소시아네이트계 화합물 등을 들 수 있다.
가교제의 함유량은, 점착성 수지층(30)의 내열성이나 밀착력의 밸런스를 향상시키는 관점에서, (메트)아크릴계 중합체 100질량부에 대하여, 0.1질량부 이상 10질량부 이하인 것이 바람직하다.
점착성 수지층(30)의 두께는 특별히 제한되지 않지만, 예를 들어 1㎛ 이상 100㎛ 이하인 것이 바람직하고, 3㎛ 이상 50㎛ 이하인 것이 보다 바람직하다.
점착성 수지층(30)은, 예를 들어 유연성 수지층(20) 위에 점착제 도포액을 도포함으로써 형성할 수 있다.
점착제 도포액을 도포하는 방법으로서는, 종래 공지된 도포 방법, 예를 들어 롤 코터법, 리버스 롤 코터법, 그라비아 롤법, 바 코팅법, 콤마 코터법, 다이 코터법 등을 채용할 수 있다. 도포된 점착제의 건조 조건에는 특별히 제한은 없지만, 일반적으로는, 80 내지 200℃의 온도 범위에 있어서, 10초 내지 10분간 건조하는 것이 바람직하다. 더욱 바람직하게는, 80 내지 170℃에 있어서, 15초 내지 5분간 건조한다. 가교제와 점착제의 가교 반응을 충분히 촉진시키기 위하여, 점착제 도포액의 건조가 종료된 후, 40 내지 80℃에 있어서 5 내지 300시간 정도 가열해도 된다.
본 실시 형태에 관한 점착성 적층 필름(50)은, 점착성 수지층(30) 위에 이형 필름을 더 적층시켜도 된다. 이형 필름으로서는, 예를 들어 이형 처리가 실시된 폴리에스테르 필름 등을 들 수 있다.
본 실시 형태에 관한 점착성 적층 필름(50)의 전체 광선 투과율은, 바람직하게는 85％ 이상이며, 보다 바람직하게는 90％ 이상이다. 이렇게 함으로써, 점착성 적층 필름(50)에 투명성을 부여할 수 있다. 그리고, 점착성 적층 필름(50)의 전체 광선 투과율을 상기한 하한값 이상으로 함으로써, 본 실시 형태에 관한 점착성 적층 필름(50)에 있어서 내열성 수지층(10)측으로부터 방사선을 조사할 때에 점착성 수지층(30)에 더 효과적으로 방사선을 조사할 수 있어, 방사선 조사 효율을 향상시킬 수 있다. 또한, 점착성 적층 필름(50)의 전체 광선 투과율은, JIS K7105(1981)에 준하여 측정하는 것이 가능하다.
이어서, 본 실시 형태에 관한 점착성 적층 필름(50)의 제조 방법의 일례에 대하여 설명한다.
먼저, 내열성 수지층(10)의 한쪽의 면에 유연성 수지층(20)을 압출하여 라미네이트법에 의해 형성한다. 이어서, 유연성 수지층(20) 위에 점착제 도포액을 도포하고 건조시킴으로써 점착성 수지층(30)을 형성하여, 점착성 적층 필름(50)이 얻어진다.
또한, 내열성 수지층(10)과 유연성 수지층(20)은 공압출 성형에 의해 형성해도 되고, 필름상의 내열성 수지층(10)과 필름상의 유연성 수지층(20)을 라미네이트(적층)하여 형성해도 된다.
2. 반도체 장치의 제조 방법
이어서, 본 실시 형태에 관한 반도체 장치의 제조 방법의 각 공정에 대하여 설명한다.
(공정 (A))
먼저, 내열성 수지층(10), 유연성 수지층(20) 및 점착성 수지층(30)을 이 순서로 갖는 점착성 적층 필름(50)과, 점착성 수지층(30) 위에 부착되며, 또한, 제1 단자(65)를 갖는 제1 반도체 부품(60)을 구비하는 제1 구조체(100)를 준비한다.
제1 반도체 부품(60)으로서는, 1 또는 2 이상의 반도체 칩이나 반도체 기판(예를 들어, 반도체 웨이퍼) 등을 들 수 있다.
제1 반도체 부품(60)이 반도체 기판을 포함하는 경우, 제1 구조체(100)는, 예를 들어 점착성 적층 필름(50)의 점착성 수지층(30) 위에 반도체 기판을 부착함으로써 제작할 수 있다.
또한, 제1 반도체 부품(60)이 1 또는 2 이상의 반도체 칩을 포함하는 경우, 제1 구조체(100)는, 예를 들어 점착성 적층 필름(50)의 점착성 수지층(30) 위에 반도체 기판을 부착하고, 이어서, 점착성 적층 필름(50) 위의 반도체 기판을 반도체 칩으로 다이싱함으로써 제작할 수 있다.
이하, 제1 구조체(100)의 제조 방법에 대하여 설명한다.
먼저, 점착성 적층 필름(50)의 점착성 수지층(30) 위에 반도체 기판을 부착한다.
점착성 적층 필름(50)에 부착하는 반도체 기판으로서는, 예를 들어 실리콘, 게르마늄, 갈륨-비소, 갈륨-인, 갈륨-비소-알루미늄 등의 기판(예를 들어, 웨이퍼)을 들 수 있다.
또한, 반도체 기판으로서는, 표면에 회로가 형성된 반도체 기판을 사용하는 것이 바람직하다.
점착성 적층 필름(50)의 부착은, 사람의 손으로 행해도 되지만, 통상, 롤 위의 표면 보호 필름을 설치한 자동 부착기에 의해 행한다.
점착성 적층 필름(50) 및 반도체 기판의 부착 시의 온도에는 특별히 제한은 없지만, 25℃ 내지 80℃가 바람직하다.
또한, 점착성 적층 필름(50)과 반도체 기판의 부착 시의 압력에 대해서는 특별히 제한은 없지만, 0.3㎫ 내지 0.5㎫가 바람직하다.
이어서, 필요에 따라, 점착성 적층 필름(50) 위의 반도체 기판을 반도체 칩으로 다이싱한다.
여기에서 말하는 「다이싱」에는,
(a) 반도체 기판에 대하여 이 반도체 기판의 두께와 동일한 깊이의 절입을 형성함으로써 반도체 기판을 분단하고, 복수의 분단된 반도체 칩을 얻는 조작(이하, 「풀컷 다이싱」이라고도 한다) 및
(b) 레이저 광을 조사함으로써, 반도체 기판에 대하여, 반도체 기판의 절단까지는 이르지 않은 변질 영역을 형성하여, 복수의 반도체 칩을 얻는 조작(이하, 「스텔스 다이싱」이라고도 한다)이 포함된다.
상기 다이싱은, 다이싱 블레이드(다이싱 소), 레이저 광 등을 사용하여 행할 수 있다.
다이싱이 풀컷 다이싱인 경우에는, 다이싱에 의해 반도체 기판이 복수의 반도체 칩으로 분단된다.
한편, 다이싱이 스텔스 다이싱인 경우에는, 다이싱에만 의해서는 반도체 기판이 복수의 반도체 칩으로 분단될 때까지는 이르지 않고, 다이싱 후의 점착성 적층 필름(50)의 확장에 의해 반도체 기판이 분단되어 복수의 분단된 반도체 칩이 얻어진다. 또한, 스텔스 다이싱인 경우의 점착성 적층 필름(50)의 확장은, 공정 (B) 전에 행해도 되고, 공정 (B) 후에 행해도 된다.
또한, 공정 (A)에 있어서의 제1 반도체 부품(60)에는, 풀컷 다이싱에 의해 얻어지는 분단된 복수의 반도체 칩과, 스텔스 다이싱에 의해 얻어지는 분단되기 전의 복수의 반도체 칩의 양쪽을 포함한다.
(공정 (B))
이어서, 점착성 수지층(30) 위에 부착된 상태에서, 제1 구조체(100)에 대하여, 땜납 리플로우 처리를 행한다.
공정 (B)에서는, 제1 반도체 부품(60)의 제1 단자(65)에 땜납 범프(68)를 접합시킴으로써 제2 구조체(200)를 얻어도 되고, 제1 반도체 부품(60)의 제1 단자(65)에, 별도 준비된 제2 단자(75)를 갖는 제2 반도체 부품(70)의 제2 단자(75)를, 땜납 범프(68)를 개재하여 접합시킴으로써 제2 구조체(200)를 얻어도 된다.
여기서, 제2 단자(75)를 갖는 제2 반도체 부품(70)으로서는, 1 또는 2 이상의 반도체 칩이나 반도체 기판(예를 들어, 반도체 웨이퍼) 등을 들 수 있다.
공정 (B)에서는, 예를 들어 180℃ 이상 300℃ 이하의 온도 환경 하에서 땜납 리플로우 처리를 행할 수 있다.
땜납 리플로우 처리는 특별히 한정되지 않지만, 예를 들어 공지된 리플로우로(90)를 사용하여 행할 수 있다.
(공정 (C))
이어서, 공정 (B) 후에, 내열성 수지층(10)을 점착성 적층 필름(50)으로부터 박리한다.
점착성 적층 필름(50)의 박리는 손에 의해 행하여지는 경우도 있지만, 일반적으로는 자동 박리기라고 칭해지는 장치에 의해 행할 수 있다.
(공정 (D))
본 실시 형태에 관한 반도체 장치의 제조 방법에 있어서, 제1 반도체 부품(60)이 반도체 기판을 포함하는 경우, 도 2 및 6에 도시하는 바와 같이, 상기 공정 (B)와 상기 공정 (C) 사이에, 제2 구조체(200)를 다이싱하여, 복수의 제3 반도체 부품(80)을 얻는 공정 (D)를 더 구비하는 것이 바람직하다.
한편, 제1 반도체 부품(60)이 1 또는 2 이상의 반도체 칩을 포함하고, 복수의 제2 구조체(200)가 얻어지는 경우, 제2 구조체(200)를 다이싱하는 공정을 생략할 수 있다. 이 경우, 제2 구조체(200)가 제3 반도체 부품(80)이 된다.
(공정 (E))
이어서, 공정 (C) 후에, 점착성 수지층(30)으로부터 제3 반도체 부품(80)을 픽업한다.
이 픽업에 의해, 점착성 적층 필름(50)으로부터 제3 반도체 부품(80)을 박리할 수 있다.
제3 반도체 부품(80)의 픽업은, 공지의 방법으로 행할 수 있다.
공정 (E)에서는, 점착성 수지층(30)에 있어서의 제3 반도체 부품(80)이 부착된 영역을 필름의 면 내 방향으로 확장시켜, 인접하는 제3 반도체 부품(80) 사이의 간격을 확대시킨 상태에서, 점착성 수지층(30)으로부터 제3 반도체 부품(80)을 픽업하는 것이 바람직하다.
이와 같이 함으로써, 인접하는 제3 반도체 부품(80) 사이의 간격이 확대되기 때문에, 점착성 적층 필름(50)으로부터 제3 반도체 부품(80)을 픽업하기 쉬워진다. 또한, 점착성 적층 필름(50)의 면 내 방향의 확장에 의해 발생하는, 제3 반도체 부품(80)과 점착성 수지층(30)의 전단 응력에 의해, 제3 반도체 부품(80)과 점착성 수지층(30)의 점착력이 저하되기 때문에, 점착성 적층 필름(50)으로부터 제3 반도체 부품(80)을 픽업하기 쉬워진다.
(공정 (F))
본 실시 형태에 관한 반도체 장치의 제조 방법에 있어서, 도 3에 도시하는 바와 같이, 상기 공정 (B)와 상기 공정 (E) 사이에, 점착성 적층 필름(50)에 대하여 방사선을 조사하여, 점착성 수지층(30)을 가교시킴으로써, 제3 반도체 부품(80)에 대한 점착성 수지층(30)의 점착력을 저하시키는 공정 (F)를 더 구비하는 것이 바람직하다.
공정 (F)를 행함으로써, 점착성 수지층(30)으로부터 제3 반도체 부품(80)을 용이하게 픽업할 수 있다. 또한, 점착성 수지층(30)을 구성하는 점착 성분에 의해 제3 반도체 부품(80)의 표면이 오염되는 것을 억제할 수 있다.
방사선은, 예를 들어 점착성 적층 필름(50)의 내열성 수지층(10)측으로부터 조사된다.
방사선으로서 자외선을 사용하는 경우, 점착성 적층 필름(50)에 대하여 조사하는 자외선의 선량은, 100mJ/㎠ 이상이 바람직하고, 350mJ/㎠ 이상이 보다 바람직하다.
자외선의 선량이 상기한 하한값 이상이면 점착성 수지층(30)의 점착력을 충분히 저하시킬 수 있어, 그 결과, 반도체 부품 표면에 점착제 잔류가 발생하는 것을 보다 억제할 수 있다.
또한, 점착성 적층 필름(50)에 대하여 조사하는 자외선의 선량의 상한은 특별히 한정되지 않지만, 생산성의 관점에서, 예를 들어 1500mJ/㎠ 이하이고, 바람직하게는 1200mJ/㎠ 이하이다.
자외선 조사는, 예를 들어 고압 수은 램프나 LED를 사용하여 행할 수 있다.
공정 (F)는 공정 (C) 전에 행해도 되고, 공정 (C) 후에 행해도 되지만, 공정 (D)와 공정 (C) 사이의 혹은 공정 (C)와 공정 (E) 사이에 행하는 것이 바람직하다.
(공정 (G))
본 실시 형태에 관한 반도체 장치의 제조 방법에 있어서, 도 4에 도시하는 바와 같이, 상기 공정 (B)와 상기 공정 (C) 사이에, 점착성 수지층(30) 위에 부착된 상태에서, 제3 반도체 부품(80)의 동작을 확인하는 공정 (G)를 더 구비하는 것이 바람직하다.
제3 반도체 부품(80)의 동작 확인은, 예를 들어 제3 반도체 부품(80)이 부착된 점착성 적층 필름(50)을 검사대에 싣고, 공지된 반도체 시험 장치를 사용하여 행할 수 있다.
예를 들어, 제3 반도체 부품(80)의 전극에 대하여, 테스터에 접속된 접촉 단자를 접촉시킨다. 이에 의해, 제3 반도체 부품(80)과 테스터 사이에서, 동작 전력이나 동작 시험 신호 등의 수수를 행하여, 제3 반도체 부품(80)의 동작 특성의 양부 등을 판별한다.
공정 (G)는 공정 (F) 전에 행해도 되고, 공정 (F) 후에 행해도 된다.
공정 (G)에서는, 0℃ 이하 또는 50℃ 이상 200℃ 이하의 온도 환경 하에서 제3 반도체 부품(80)의 동작 확인을 행하는 것이 바람직하고, 60℃ 이상 180℃ 이하의 온도 환경 하에서 제3 반도체 부품(80)의 동작 확인을 행하는 것이 보다 바람직하고, 80℃ 이상 160℃ 이하의 온도 환경 하에서 제3 반도체 부품(80)의 동작 확인을 행하는 것이 더욱 바람직하다. 이렇게 함으로써, 불량 발생의 요인이 내재하고 있는 제3 반도체 부품(80)의 열화를 가속할 수 있어, 제3 반도체 부품(80)의 초기 불량을 조기에 발생시켜, 그 불량품을 제거할 수 있다. 이에 의해, 신뢰성이 우수한 제3 반도체 부품(80)을 수율 높게 얻을 수 있다.
예를 들어, 제3 반도체 부품(80)이 부착된 점착성 적층 필름(50)을 항온조나 오븐에 넣거나 또는 검사대에 설치된 히터로 가열함으로써, 상기한 온도 환경 하에서 할 수 있다.
본 실시 형태에 관한 반도체 장치의 제조 방법에 있어서, 내열성 수지층(10)을 갖는 점착성 적층 필름(50)을 사용하여 상기 공정 (G)를 행함으로써, 내열성 수지층(10)에 의해 점착성 수지층(30)의 변형이나 용융이 억제되어 제3 반도체 부품(80)의 위치 어긋남을 억제할 수 있어, 그 결과, 상기 공정 (E)에서의 제3 반도체 부품(80)의 픽업을 보다 정확하게 행할 수 있다.
(그 밖의 공정)
본 실시 형태에 관한 반도체 장치의 제조 방법은, 상기 이외의 그 밖의 공정을 갖고 있어도 된다. 그 밖의 공정으로서는, 반도체 장치의 제조 방법에 있어서 공지된 공정을 사용할 수 있다.
예를 들어, 공정 (E)를 행한 후, 얻어진 반도체 부품을 회로 기판에 실장하는 공정이나, 와이어 본딩 공정, 밀봉 공정 등의 전자 부품의 제조 공정에 있어서 일반적으로 행해지고 있는 임의의 공정 등을 더 행해도 된다.
또한, 반도체 기판으로서 한쪽의 면에만 회로면을 갖는 반도체 기판을 사용하는 경우, 반도체 기판의 회로면을 밀봉하는 밀봉 공정을 더 갖고 있어도 된다.
밀봉 공정에서는, 예를 들어 점착성 적층 필름(50)이 접착된 반도체 기판의 회로면 위에 보호층을 형성함으로써, 회로면을 내부에 밀봉한다. 그 경우, 밀봉 공정 후의 다이싱 공정에 의해, 회로면이 밀봉된 반도체 기판을 다이싱한다.
또한, 밀봉 공정은, 반도체 기판에 점착성 적층 필름(50)을 부착하는 공정 전에 행해도 된다.
또한, 회로면을 갖는 반도체 기판을 사용하는 경우, 예를 들어 반도체 기판의 회로 형성면에 통상 사용되는 방법으로 전극 형성 및 비회로면에 보호막 형성을 행하는 공정을 더 가져도 된다. 이 전극 형성 및 보호막 형성을 행하는 공정이 설치된 제조 방법은, WLP(Wafer Level Package)라고도 부르고 있다.
또한, 반도체 기판의 회로면에 재배선층을 형성하는 공정을 더 가져도 된다. 반도체 칩 면적을 초과하는 넓은 영역에 재배선층을 형성함으로써 얻어지는 반도체 장치는, 팬아웃 패키지(Fan-out Package)라고도 부르고 있다.
이상, 본 발명의 실시 형태에 대하여 설명했지만, 이들은 본 발명의 예시이며, 상기 이외의 다양한 구성을 채용할 수도 있다.
또한, 본 발명은 전술한 실시 형태에 한정되는 것은 아니며, 본 발명의 목적을 달성할 수 있는 범위에서의 변형, 개량 등은 본 발명에 포함되는 것이다.
이 출원은, 2016년 3월 30일에 출원된 일본 출원 특원 제2016-068859호를 기초로 하는 우선권을 주장하고, 그 개시된 전부를 여기에 원용한다.

Claims (16)

  1. 내열성 수지층, 유연성 수지층 및 점착성 수지층을 이 순서로 갖는 점착성 적층 필름과, 상기 점착성 수지층 위에 부착되며, 또한, 제1 단자를 갖는 제1 반도체 부품을 구비하는 제1 구조체를 준비하는 공정 (A)와,
    상기 점착성 수지층 위에 부착된 상태에서, 상기 제1 구조체에 대하여, 땜납 리플로우 처리를 행하는 공정 (B)와,
    상기 공정 (B) 후에, 상기 내열성 수지층을 상기 점착성 적층 필름으로부터 박리하는 공정 (C)
    를 구비하는, 반도체 장치의 제조 방법.
  2. 제1항에 있어서,
    상기 공정 (B)가, 상기 제1 반도체 부품의 상기 제1 단자에 땜납 범프를 접합시킴으로써 제2 구조체를 얻는 공정을 포함하는, 반도체 장치의 제조 방법.
  3. 제2항에 있어서,
    상기 공정 (B)가, 상기 제1 반도체 부품의 상기 제1 단자에, 별도 준비된 제2 단자를 갖는 제2 반도체 부품의 상기 제2 단자를, 상기 땜납 범프를 개재하여 접합시킴으로써 상기 제2 구조체를 얻는 공정을 포함하는, 반도체 장치의 제조 방법.
  4. 제2항 또는 제3항에 있어서,
    상기 공정 (B)에서는, 180℃ 이상 300℃ 이하의 온도 환경 하에서 상기 땜납 리플로우 처리를 행하는, 반도체 장치의 제조 방법.
  5. 제2항 내지 제4항 중 어느 한 항에 있어서,
    상기 제1 반도체 부품이 반도체 기판을 포함하고,
    상기 공정 (B)와 상기 공정 (C) 사이에, 상기 제2 구조체를 다이싱하여, 복수의 제3 반도체 부품을 얻는 공정 (D)를 더 구비하는, 반도체 장치의 제조 방법.
  6. 제5항에 있어서,
    상기 공정 (C) 후에, 상기 점착성 수지층으로부터 상기 제3 반도체 부품을 픽업하는 공정 (E)를 더 구비하는, 반도체 장치의 제조 방법.
  7. 제2항 내지 제4항 중 어느 한 항에 있어서,
    상기 제2 구조체가 복수의 제3 반도체 부품을 포함하고,
    상기 공정 (C) 후에, 상기 점착성 수지층으로부터 상기 제3 반도체 부품을 픽업하는 공정 (E)를 더 구비하는, 반도체 장치의 제조 방법.
  8. 제6항 또는 제7항에 있어서,
    상기 공정 (B)와 상기 공정 (E) 사이에, 상기 점착성 적층 필름에 대하여 방사선을 조사하여, 상기 점착성 수지층을 가교시킴으로써, 상기 제3 반도체 부품에 대한 상기 점착성 수지층의 점착력을 저하시키는 공정 (F)를 더 구비하는, 반도체 장치의 제조 방법.
  9. 제6항 내지 제8항 중 어느 한 항에 있어서,
    상기 공정 (E)에서는, 상기 점착성 수지층에 있어서의 상기 제3 반도체 부품이 부착된 영역을 필름의 면 내 방향으로 확장시켜, 인접하는 상기 제3 반도체 부품 사이의 간격을 확대시킨 상태에서, 상기 점착성 수지층으로부터 상기 제3 반도체 부품을 픽업하는, 반도체 장치의 제조 방법.
  10. 제5항 내지 제9항 중 어느 한 항에 있어서,
    상기 공정 (B)와 상기 공정 (C) 사이에, 상기 점착성 수지층 위에 부착된 상태에서, 상기 제3 반도체 부품의 동작을 확인하는 공정 (G)를 더 구비하는, 반도체 장치의 제조 방법.
  11. 제1항 내지 제10항 중 어느 한 항에 있어서,
    상기 내열성 수지층의 융점이 200℃ 이상이거나, 혹은 상기 내열성 수지층은 융점을 갖지 않는, 반도체 장치의 제조 방법.
  12. 제1항 내지 제11항 중 어느 한 항에 있어서,
    상기 유연성 수지층의 융점이 100℃ 이상 250℃ 이하인, 반도체 장치의 제조 방법.
  13. 제1항 내지 제12항 중 어느 한 항에 있어서,
    상기 내열성 수지층을 구성하는 내열성 수지가 폴리이미드, 폴리아미드 및 폴리에스테르로 이루어지는 군으로부터 선택되는 1종 또는 2종 이상을 포함하는, 반도체 장치의 제조 방법.
  14. 제1항 내지 제13항 중 어느 한 항에 있어서,
    상기 유연성 수지층을 구성하는 유연성 수지가 폴리에스테르계 엘라스토머, 폴리아미드계 엘라스토머, 폴리이미드계 엘라스토머 및 폴리부틸렌테레프탈레이트로 이루어지는 군으로부터 선택되는 1종 또는 2종 이상을 포함하는, 반도체 장치의 제조 방법.
  15. 제1항 내지 제14항 중 어느 한 항에 있어서,
    상기 점착성 수지층을 구성하는 점착제가 (메트)아크릴계 점착제, 실리콘계 점착제, 우레탄계 점착제, 올레핀계 점착제 및 스티렌계 점착제로부터 선택되는 1종 또는 2종 이상을 포함하는, 반도체 장치의 제조 방법.
  16. 제1항 내지 제15항 중 어느 한 항에 있어서,
    상기 점착성 적층 필름의 전체 광선 투과율이 85％ 이상인, 반도체 장치의 제조 방법.
KR1020187028275A 2016-03-30 2017-03-27 반도체 장치의 제조 방법 KR102074607B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016068859 2016-03-30
JPJP-P-2016-068859 2016-03-30
PCT/JP2017/012478 WO2017170451A1 (ja) 2016-03-30 2017-03-27 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
KR20180119645A true KR20180119645A (ko) 2018-11-02
KR102074607B1 KR102074607B1 (ko) 2020-02-06

Family

ID=59965666

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020187028275A KR102074607B1 (ko) 2016-03-30 2017-03-27 반도체 장치의 제조 방법

Country Status (8)

Country Link
US (1) US11107789B2 (ko)
EP (1) EP3442012B1 (ko)
JP (1) JP6204640B1 (ko)
KR (1) KR102074607B1 (ko)
CN (1) CN109075085B (ko)
SG (1) SG11201808372XA (ko)
TW (1) TWI705496B (ko)
WO (1) WO2017170451A1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3546540A4 (en) * 2016-11-25 2020-10-14 Mitsui Chemicals Tohcello, Inc. ADHESIVE LAMINATE FILM AND ELECTRONIC DEVICE PRODUCTION PROCESS
JP6875865B2 (ja) * 2017-01-12 2021-05-26 リンテック株式会社 半導体加工用シートおよび半導体装置の製造方法
CN109686854B (zh) * 2017-10-19 2024-07-02 京东方科技集团股份有限公司 封装结构及封装方法、电子装置及封装薄膜回收方法
JP7133355B2 (ja) * 2018-05-17 2022-09-08 日東電工株式会社 粘着シート
CN109599357B (zh) * 2018-11-26 2020-12-18 合肥彩虹蓝光科技有限公司 一种半导体元件的切割方法及制造方法
JP7479336B2 (ja) * 2021-08-06 2024-05-08 古河電気工業株式会社 半導体製造工程用搬送テープ

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007208129A (ja) * 2006-02-03 2007-08-16 Citizen Electronics Co Ltd 表面実装型発光素子の製造方法
KR20140048841A (ko) * 2011-03-04 2014-04-24 다츠다 덴센 가부시키가이샤 보호 테이프
JP2014143305A (ja) 2013-01-24 2014-08-07 Nippon Telegr & Teleph Corp <Ntt> 半導体装置の実装構造および半導体装置の製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002226796A (ja) * 2001-01-29 2002-08-14 Hitachi Chem Co Ltd ウェハ貼着用粘着シート及び半導体装置
JP2012033637A (ja) * 2010-07-29 2012-02-16 Nitto Denko Corp ダイシングテープ一体型半導体裏面用フィルム及び半導体装置の製造方法
JP5689269B2 (ja) 2010-09-16 2015-03-25 日東電工株式会社 粘着テープ
TW201241941A (en) 2010-10-21 2012-10-16 Sumitomo Bakelite Co A method for manufacturing an electronic equipment, and the electronic equipment obtained by using the method, as well as a method for manufacturing electronics and electronic parts, and the electronics and the electronic parts obtained using the method
US8816404B2 (en) * 2011-09-16 2014-08-26 Stats Chippac, Ltd. Semiconductor device and method of forming stacked semiconductor die and conductive interconnect structure through an encapsulant
JP2013227435A (ja) * 2012-04-26 2013-11-07 Toray Ind Inc 半導体装置製造用接着剤シートおよび半導体装置の製造方法
KR102007259B1 (ko) 2012-09-27 2019-08-06 삼성전자주식회사 반도체 패키지 및 그 제조 방법
KR20150099769A (ko) 2012-12-28 2015-09-01 린텍 가부시키가이샤 다이싱 시트용 기재 필름 및 다이싱 시트
JP2015137299A (ja) * 2014-01-21 2015-07-30 住友ベークライト株式会社 樹脂組成物、接着シート、ダイシングテープ一体型接着シート、バックグラインドテープ一体型接着シート、バックグラインドテープ兼ダイシングテープ一体型接着シート、および電子装置
JP6280400B2 (ja) 2014-03-07 2018-02-14 日東電工株式会社 アンダーフィル材、積層シート及び半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007208129A (ja) * 2006-02-03 2007-08-16 Citizen Electronics Co Ltd 表面実装型発光素子の製造方法
KR20140048841A (ko) * 2011-03-04 2014-04-24 다츠다 덴센 가부시키가이샤 보호 테이프
JP2014143305A (ja) 2013-01-24 2014-08-07 Nippon Telegr & Teleph Corp <Ntt> 半導体装置の実装構造および半導体装置の製造方法

Also Published As

Publication number Publication date
TWI705496B (zh) 2020-09-21
EP3442012B1 (en) 2024-05-08
KR102074607B1 (ko) 2020-02-06
US20200312810A1 (en) 2020-10-01
TW201737341A (zh) 2017-10-16
WO2017170451A1 (ja) 2017-10-05
JPWO2017170451A1 (ja) 2018-04-05
SG11201808372XA (en) 2018-10-30
JP6204640B1 (ja) 2017-09-27
EP3442012A1 (en) 2019-02-13
CN109075085B (zh) 2022-04-05
US11107789B2 (en) 2021-08-31
EP3442012A4 (en) 2020-01-29
CN109075085A (zh) 2018-12-21

Similar Documents

Publication Publication Date Title
KR102091963B1 (ko) 반도체 장치의 제조 방법
KR20180119645A (ko) 반도체 장치의 제조 방법
WO2018097036A1 (ja) 粘着性積層フィルムおよび電子装置の製造方法
WO2018079551A1 (ja) 電子装置の製造方法、電子装置製造用粘着性フィルムおよび電子部品試験装置
KR102121681B1 (ko) 반도체 장치의 제조 방법
WO2018079552A1 (ja) 電子装置の製造方法、電子装置製造用粘着性フィルムおよび電子部品試験装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right