KR20180104733A - How to check electrical characteristics - Google Patents
How to check electrical characteristics Download PDFInfo
- Publication number
- KR20180104733A KR20180104733A KR1020187024764A KR20187024764A KR20180104733A KR 20180104733 A KR20180104733 A KR 20180104733A KR 1020187024764 A KR1020187024764 A KR 1020187024764A KR 20187024764 A KR20187024764 A KR 20187024764A KR 20180104733 A KR20180104733 A KR 20180104733A
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor device
- electrode
- conductive film
- anisotropic conductive
- electrical characteristics
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
- G01R31/2887—Features relating to contacting the IC under test, e.g. probe heads; chucks involving moving the probe head or the IC under test; docking stations
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/04—Housings; Supporting members; Arrangements of terminals
- G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
- G01R1/0433—Sockets for IC's or transistors
- G01R1/0483—Sockets for un-leaded IC's having matrix type contact fields, e.g. BGA or PGA devices; Sockets for unpackaged, naked chips
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/04—Housings; Supporting members; Arrangements of terminals
- G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
- G01R1/0491—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets for testing integrated circuits on wafers, e.g. wafer-level test cartridge
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/073—Multiple probes
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/073—Multiple probes
- G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
- G01R1/0735—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card arranged on a flexible frame or film
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R3/00—Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
- G01R31/2868—Complete testing stations; systems; procedures; software aspects
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Environmental & Geological Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Measuring Leads Or Probes (AREA)
- Connecting Device With Holders (AREA)
Abstract
반도체 장치의 전극이 돌출되어 있지 않은 경우에도 반도체 장치의 전기 특성 검사를 행할 수 있는 전기 특성의 검사 방법을 제공한다. 반도체 장치의 전극에 도전성 입자를 함유하는 이방성 도전 필름을 부착하는 부착 공정(A)과, 이방성 도전 필름을 통하여 반도체 장치의 전극에 프로브를 눌러, 반도체 장치의 전기 특성을 검사하는 검사 공정(B)을 갖는다. 검사 공정(B)에서는, 반도체 장치의 패드 전극(13a)과 프로브(30)가 이방성 도전 필름(20)의 도전성 입자(20a)를 통하여 접속된다.Provided is an electrical property inspection method capable of inspecting electrical characteristics of a semiconductor device even when the electrode of the semiconductor device does not protrude. (A) for attaching an anisotropic conductive film containing conductive particles to an electrode of a semiconductor device; and (B) inspecting an electrical characteristic of the semiconductor device by pressing a probe on the electrode of the semiconductor device through the anisotropic conductive film. Respectively. In the inspection step (B), the pad electrode 13a of the semiconductor device and the probe 30 are connected through the conductive particles 20a of the anisotropic conductive film 20.
Description
본 기술은, 웨이퍼, 칩 등으로 형성된 반도체 장치의 전기 특성의 검사 방법에 관한 것이다. 본 출원은, 일본에서 2016년 4월 12일에 출원된 일본 특허 출원 번호 특원2016-079852를 기초로 하여 우선권을 주장하는 것이며, 이 출원은 참조됨으로써, 본 출원에 원용된다.The present technology relates to a method of inspecting electrical characteristics of a semiconductor device formed of a wafer, a chip, or the like. This application is based upon and claims the benefit of priority from Japanese Patent Application No. 2016-079852, filed on April 12, 2016, the entirety of which is incorporated herein by reference.
종래, 웨이퍼 레벨, 칩 레벨에서의 반도체 장치의 전기 특성 평가는 패드나 범프에 직접 프로브를 접촉시켜 실시하고 있다(예를 들어 특허문헌 1 참조). 이 방법에 의하면, 패키지 전이나 3차원 실장 전의 검사가 가능해지지만, 프로브를 전극 등에 직접 접촉시키기 때문에, 전극 등이 손상되는 경우가 있고, 검사 합격품의 실장 후에, 검사에 기인하는 손상에 의해 불합격품을 발생시키는 경우가 있었다.Conventionally, electric characteristics of a semiconductor device at a wafer level and a chip level are evaluated by directly contacting probes with pads or bumps (see, for example, Patent Document 1). According to this method, it is possible to inspect the package before or after the three-dimensional mounting, but since the probe is brought into direct contact with the electrode or the like, the electrode or the like may be damaged, and after the inspection product is mounted, .
이에 대하여, QFP(Quad Flat Package), BGA(Ball grid array) 등의 패키지 디바이스의 전기 특성 평가에서 패키지의 땜납 범프나 리드 핀과 검사 회로 기판을 실리콘 고무 중에 규칙적으로 매설된 금 도금 금속 세선을 갖는 이방 도전성의 엘라스토머 커넥터를 사용하는 것이 알려져 있다(예를 들어 특허문헌 2 참조).On the other hand, in evaluating the electrical characteristics of package devices such as QFP (Quad Flat Package) and BGA (Ball Grid Array), solder bumps and lead pins of a package and a test circuit board are provided with gold-plated metal thin wires regularly embedded in silicone rubber It is known to use an anisotropic conductive elastomeric connector (see, for example, Patent Document 2).
그러나, 특허문헌 2에 기재된 엘라스토머 커넥터에서는, 예를 들어 절연층이 개구된 패드와 같이 전극이 돌출되어 있지 않은 경우, 반도체 장치에 접속하기가 곤란해져서, 반도체 장치의 전기 특성 검사를 실시하기가 곤란하다.However, in the elastomeric connector described in Patent Document 2, when electrodes are not protruded like a pad having an insulating layer opened, it becomes difficult to connect to the semiconductor device, and it is difficult to conduct the electrical property test of the semiconductor device Do.
본 기술은, 상술한 과제를 해결하는 것이며, 반도체 장치의 전극이 돌출되어 있지 않은 경우에도 반도체 장치의 전기 특성 검사를 실시할 수 있는 전기 특성의 검사 방법을 제공한다.The present invention solves the above-described problems, and provides a method of inspecting an electrical characteristic of the semiconductor device, even when the electrode of the semiconductor device does not protrude.
본 기술의 발명자들은, 예의 검토를 행한 결과, 도전성 입자를 함유하는 이방성 도전 필름을 커넥터로서 사용함으로써, 반도체 장치의 전극이 돌출되어 있지 않은 경우에도 반도체 장치의 전기 특성의 검사가 가능한 것을 알아내었다.The inventors of the present invention have conducted intensive studies and found that by using an anisotropic conductive film containing conductive particles as a connector, it is possible to inspect electrical characteristics of a semiconductor device even when electrodes of the semiconductor device are not protruded.
즉, 본 기술에 관한 전기 특성의 검사 방법은, 반도체 장치의 전극에 도전성 입자를 함유하는 이방성 도전 필름을 부착하는 부착 공정과, 상기 이방성 도전 필름을 통하여 상기 반도체 장치의 전극에 프로브를 눌러, 반도체 장치의 전기 특성을 검사하는 검사 공정을 갖는다.That is, a method of inspecting electric characteristics relating to the present invention includes an attaching step of attaching an anisotropic conductive film containing conductive particles to an electrode of a semiconductor device, a step of pressing a probe on the electrode of the semiconductor device through the anisotropic conductive film, And an inspection process for inspecting the electrical characteristics of the device.
또한, 본 기술에 관한 반도체 장치의 제조 방법은, 웨이퍼에 반도체 장치를 형성하는 집적 회로 형성 공정과, 상기 반도체 장치의 전기 특성을 검사하는 제1 검사 공정과, 상기 제1 검사 공정에서 정상인 반도체 장치의 칩을 기판에 실장하는 실장 공정과, 상기 실장 공정 후의 반도체 장치의 전기 특성을 검사하는 제2 검사 공정을 가지며, 상기 제1 검사 공정 또는 제2 검사 공정의 적어도 한편에서는, 반도체 장치의 전극에 도전성 입자를 함유하는 이방성 도전 필름을 부착하고, 상기 이방성 도전 필름을 통하여 상기 반도체 장치의 전극에 프로브를 눌러, 전기 특성을 검사한다.A semiconductor device manufacturing method according to the present invention includes: an integrated circuit forming step of forming a semiconductor device on a wafer; a first inspection step of inspecting electrical characteristics of the semiconductor device; And a second inspection step of inspecting electrical characteristics of the semiconductor device after the mounting step. In at least one of the first inspection step and the second inspection step, at least one of the electrodes of the semiconductor device An anisotropic conductive film containing conductive particles is attached, and the probe is pressed against the electrode of the semiconductor device through the anisotropic conductive film to examine the electrical characteristics.
본 기술에 의하면, 도전성 입자를 함유하는 이방성 도전 필름을 통하여 반도체 장치의 전극에 프로브를 누르기 때문에, 반도체 장치의 전극이 돌출되어 있지 않은 경우에도 전기 특성 검사를 행할 수 있다.According to this technique, since the probe is pressed against the electrode of the semiconductor device through the anisotropic conductive film containing the conductive particles, it is possible to inspect the electrical characteristic even when the electrode of the semiconductor device does not protrude.
도 1은 웨이퍼에 형성된 반도체 장치의 전극에 이방성 도전 필름을 부착하는 부착 공정을 모식적으로 나타내는 단면도이다.
도 2는 이방성 도전 필름을 통하여 반도체 장치의 전극에 프로브를 누르는 검사 공정을 모식적으로 나타내는 단면도이다.
도 3은 이방성 도전 필름을 통하여 반도체 장치의 전극에 프로브를 누르는 검사 공정의 변형예를 모식적으로 나타내는 단면도이다.
도 4는 반도체 장치의 제조 방법의 일 형태를 모식적으로 나타내는 단면도이다.1 is a cross-sectional view schematically showing an attaching step of attaching an anisotropic conductive film to an electrode of a semiconductor device formed on a wafer.
2 is a cross-sectional view schematically showing an inspection process of pressing a probe onto an electrode of a semiconductor device through an anisotropic conductive film.
3 is a cross-sectional view schematically showing a modification of an inspection process of pressing a probe on an electrode of a semiconductor device through an anisotropic conductive film.
4 is a cross-sectional view schematically showing an embodiment of a manufacturing method of a semiconductor device.
이하, 본 기술의 실시 형태에 대하여, 하기 순서에서 상세히 설명한다.Hereinafter, embodiments of the present technology will be described in detail in the following procedure.
1. 전기 특성의 검사 방법1. Inspection of electrical characteristics
2. 반도체 장치의 제조 방법2. Manufacturing Method of Semiconductor Device
<1. 전기 특성의 검사 방법><1. How to check electrical properties>
본 기술을 적용한 전기 특성의 검사 방법은, 반도체 장치의 전극에 도전성 입자를 함유하는 이방성 도전 필름을 부착하는 부착 공정(A)과, 이방성 도전 필름을 통하여 반도체 장치의 전극에 프로브를 눌러, 반도체 장치의 전기 특성을 검사하는 검사 공정(B)을 갖는다. 이에 의해, 반도체 장치의 전극과 프로브가 이방성 도전 필름의 도전성 입자를 통하여 접속되기 때문에, 반도체 장치의 전기 특성을 검사할 수 있다.A method of inspecting an electrical characteristic using the technique includes an attaching step (A) of attaching an anisotropic conductive film containing conductive particles to an electrode of a semiconductor device, a step of pressing a probe on the electrode of the semiconductor device through the anisotropic conductive film, (B) for inspecting the electrical characteristics of the battery. Thereby, since the electrodes and the probes of the semiconductor device are connected through the conductive particles of the anisotropic conductive film, the electrical characteristics of the semiconductor device can be inspected.
반도체 장치는, 웨이퍼 상에 형성된 웨이퍼 레벨, 개편화된 칩 레벨, 패키지 후의 패키지 레벨 중 어느 것이어도 된다. 이하에서는, 관통 전극이 웨이퍼의 두께 방향으로 관통하여 형성된 반도체 장치의 웨이퍼 레벨에서의 전기 특성의 검사 방법에 대하여, 부착 공정(A), 검사 공정(B), 및 검사 공정(B) 후에 반도체 장치로부터 이방성 도전 필름을 박리하는 박리 공정(C)을 설명한다.The semiconductor device may be any one of a wafer level formed on a wafer, a chip level that has been separated, and a package level after packaging. Hereinafter, a method of inspecting electric characteristics at a wafer level of a semiconductor device formed with penetrating electrodes penetrating in the thickness direction of the wafer will be described with reference to FIGS. (C) for peeling off the anisotropic conductive film from the substrate.
[부착 공정(A)][Attachment Step (A)]
도 1은, 웨이퍼에 형성된 반도체 장치의 전극에 이방성 도전 필름을 부착하는 부착 공정을 모식적으로 나타내는 단면도이다. 도 1에 나타낸 바와 같이, 부착 공정(A)에서는, 반도체 장치의 전극에 도전성 입자(20a)를 함유하는 이방성 도전 필름(20)을 부착한다.1 is a cross-sectional view schematically showing an attaching step of attaching an anisotropic conductive film to an electrode of a semiconductor device formed on a wafer. As shown in Fig. 1, in the adhering step (A), an anisotropic
일례로서 나타내는 반도체 장치는, 예를 들어 관통 전극(11a)을 갖는 웨이퍼(11)와, 집적 회로가 형성된 제1 배선층(12)과, 패드 전극(13a)을 갖는 제2 배선층(13)을 구비한다. 또한 반도체 장치는, 웨이퍼(11)를 박막화했을 때의 서포트재로서 제1 배선층(12)측에 지지 기판(14)을 구비한다.The semiconductor device shown as an example includes a
웨이퍼(11)는, 예를 들어 실리콘 기판이며, 기판 두께 방향으로 관통하는 관통 전극(11a)을 갖는다. 관통 전극(11a)은, TSV(스루 실리콘 비아)라고도 불리며, 일단부가 집적 회로와 전기적으로 접속되어, 집적 회로의 단자를 제2면측으로 인출한다.The
제1 배선층(12)은, 웨이퍼(11)의 제1면(소위 표면)측에 형성되고, 관통 전극(11a)의 일단부에 접속된 집적 회로를 갖는다. 집적 회로는, 웨이퍼(11) 상에 예를 들어 트랜지스터, 저항(전기 저항), 콘덴서 등의 기능을 갖는 소자를 집적시킨 것이다.The
제2 배선층(13)은 웨이퍼(11)의 제2면(소위 이면)측에 형성되고, 관통 전극(11a)의 타단부와 전기적으로 접속된 패드 전극(13a)을 갖는다. 패드 전극(13a)은 절연막의 개구에 의해 제2 배선층(13)의 표면보다 내부측에 있다.The
이방성 도전 필름(20)은, 결합제에 도전성 입자(20a)가 분산되어 이루어지는 것이다. 결합제로서는, 특별히 한정되는 것은 아니고, 후술하는 검사 공정(B)에 서, 프로브의 누름에 의해 적절하게 유동되는 수지를 사용할 수 있다. 이러한 결합제로서는, 예를 들어 에폭시 수지계, 아크릴 수지계, 실리콘 고무계 등을 들 수 있다. 또한, 도 1에 나타내는 이방성 도전 필름(20)은, 설명을 단순하게 하기 위해, 도전성 입자(20a)를 함유하는 단층으로 했지만, 이에 한정되는 것은 아니며, 예를 들어 도전성 입자(20a)를 함유하는 층을 적층하여, 세로 방향으로 도전성 입자를 배열할 수도 있다. 또한, 이방성 도전 필름(20)은, 접착 용도가 아니기 때문에, 경화제를 배합하지 않아도 되지만, 후술하는 검사 공정(B)에서 이방성 도전 필름이 적당한 점도를 얻기 위해서나, 후술하는 박리 공정(C)에서 이방성 도전 필름의 박리를 용이하게 하기 위해, 경화제를 배합해도 된다.The anisotropic
또한, 이방성 도전 필름(20)의 두께는, 프로브에 의한 도전성 입자(20a)의 포착성의 관점에서, 도전성 입자(20a)의 평균 입경의 50 내지 1000%인 것이 바람직하고, 80 내지 500%인 것이 보다 바람직하고, 90 내지 200%인 것이 더욱 바람직하다. 이방성 도전 필름(20)은 접착 용도가 아니기 때문에, 도전성 입자(20a)가 노출되어 있어도 상관없다.The thickness of the anisotropic
도전성 입자(20a)로서는, 이방성 도전 필름에서 사용되는 도전성 입자를 사용할 수 있다. 이러한 도전성 입자 중에서도 수지 입자의 표면에 도전층을 형성하여 이루어지는 것을 사용하는 것이 바람직하다. 수지 입자로서는, 예를 들어 에폭시 수지, 페놀 수지, 아크릴 수지, 아크릴로니트릴·스티렌(AS) 수지, 벤조구아나민 수지, 디비닐벤젠계 수지, 스티렌계 수지 등의 입자를 사용할 수 있다. 이에 의해, 프로브의 누름 시에 도전성 입자(20a)가 압축되기 때문에, 패드 전극(13a)의 손상을 억제할 수 있다.As the
도전성 입자(20a)의 평균 입경은, 통상 1 내지 30㎛, 바람직하게는 2 내지 20㎛, 보다 바람직하게는 2.5 내지 15㎛이며, 전극의 폭보다도 작은 것이 바람직하다. 이에 의해, 프로브와 전극 사이의 도전성 입자의 포착성을 향상시킬 수 있다.The average particle diameter of the
도전성 입자(20a)의 결합제 중의 평균 입자 밀도는, 접속성의 관점에서, 바람직하게는 100 내지 100000개/㎟, 보다 바람직하게는 500 내지 80000개/㎟이다. 도전성 입자(20a)는, 필름 평면에서 보아 개별적으로 독립되어 있어도 되고, 또한 임의로 배치되어 존재하고 있어도 된다. 도전성 입자(20a)를 소정의 위치 관계에서 배치하는 경우, 전극 사이즈나 레이아웃에 따라, 개수 밀도나 도전성 입자 간 거리 등을 설정할 수 있다. 이에 의해, 이후 예상되는 40㎛ 피치 정도의 전극에도 대응하는 것이 가능해진다.The average particle density of the
[검사 공정(B)][Inspection process (B)]
도 2는, 이방성 도전 필름을 통하여 반도체 장치의 전극에 프로브를 누르는 검사 공정을 모식적으로 나타내는 단면도이다. 도 2에 나타낸 바와 같이, 검사 공정(B)에서는, 이방성 도전 필름(20)을 통하여 반도체 장치의 전극에 프로브(30)를 누르고, 반도체 장치의 전기 특성을 검사한다. 이에 의해, 반도체 장치의 전극에 프로브(30)가 직접 접촉하지 않기 때문에, 전극 등의 손상을 억제할 수 있다.2 is a cross-sectional view schematically showing an inspection step of pressing a probe on an electrode of a semiconductor device through an anisotropic conductive film. 2, in the inspection step (B), the
프로브(30)는 전기 특성을 검사하기 위한 탐침이며, 도 2에 나타낸 바와 같이 전극면에 대하여 수직으로 세우는 것이 바람직하다. 프로브(30)는, 복수의 핀이 배열되어 있어도 된다. 프로브(30)의 선단 형상은, 도전성 입자(20a)의 포착의 관점에서, 평면, 오목면, 톱니면 등인 것이 바람직하다. 프로브(30)의 선단 직경은 도전성 입자(20a)의 포착성이 높으면, 특별히 한정되는 것은 아니고, 반도체 장치의 전극이 돌출되어 있지 않은 경우, 전극의 폭보다 작은 것이 바람직하지만, 반도체 장치의 전극이 돌출되어 있는 경우는, 인접 전극에 쇼트하지 않는 범위에서 전극의 폭보다 커도 상관없다.The
전기 특성의 검사는, 예를 들어 트랜지스터, 저항(전기 저항), 콘덴서 등의 특성을 측정함으로써 행해진다.The inspection of the electrical characteristics is performed by measuring characteristics of, for example, a transistor, a resistor (electric resistance), a capacitor, and the like.
[박리 공정(C)][Peeling step (C)]
박리 공정(C)에서는, 반도체 장치로부터 이방성 도전 필름(20)을 박리한다. 박리 방법은 특별히 한정되지 않지만, 이방성 도전 필름(20)을 경화시킨 뒤에 박리할 수도 있다. 또한, 이방성 도전 필름(20)의 박리 후에 웨이퍼를 세정할 수도 있다.In the peeling step (C), the anisotropic
또한, 이방 도전성 필름(20)을 완전 경화시키지 않는 경우, 이방성 도전 필름(20)을 재이용하는 것이 가능해진다. 또한, 프로브의 누름에 의한 도전성 입자의 이동이 작은 경우, 필름 면내의 동일 영역에서 복수회 사용하는 것이 가능해진다.In addition, when the anisotropic
[변형예][Modifications]
상술한 전기 특성의 검사 방법에서는, 반도체 장치가 형성된 웨이퍼의 편면에 이방성 도전 필름을 부착하는 것으로 했지만, 웨이퍼의 양면에 이방성 도전 필름을 부착하게 할 수도 있다. 즉, 상술한 부착 공정에서, 반도체 장치의 제1면의 전극에 도전성 입자를 함유하는 제1 이방성 도전 필름을 부착함과 함께, 반도체 장치의 제2면의 전극에 도전성 입자를 함유하는 제2 이방성 도전 필름을 부착하고, 상술한 검사 공정에서, 제1 이방성 도전 필름을 통하여 반도체 장치의 제1면의 전극에 제1 프로브를 누름과 함께, 제2 이방성 도전 필름을 통하여 반도체 장치의 제2면의 전극에 제2 프로브를 누르게 할 수도 있다.In the above-described electrical property inspection method, the anisotropic conductive film is attached to one surface of the wafer on which the semiconductor device is formed. However, the anisotropic conductive film may be attached to both surfaces of the wafer. That is, in the above-described adhering step, a first anisotropic conductive film containing conductive particles is attached to the electrode on the first surface of the semiconductor device, and a second anisotropic conductive film containing conductive particles in the electrode on the second surface of the semiconductor device In the inspection step described above, the first probe is pressed to the electrode on the first surface of the semiconductor device via the first anisotropic conductive film and the second probe is pressed on the second surface of the semiconductor device through the second anisotropic conductive film And the second probe may be pressed against the electrode.
도 3은, 이방성 도전 필름을 통하여 반도체 장치의 전극에 프로브를 누르는 검사 공정의 변형예를 모식적으로 나타내는 단면도이다. 변형예로서 나타내는 반도체 장치는, 예를 들어 관통 전극(15a)을 갖는 웨이퍼(15)를 구비하고, 웨이퍼(15)에 집적 회로가 형성되어 있다. 관통 전극(15a)의 양단에 접속된 전극은, 웨이퍼(15)로부터 돌출되어 있고, 웨이퍼(15)의 양면에는 각각 도전성 입자(21a, 22a)를 함유하는 이방성 도전 필름(21, 22)이 부착되어 있다. 이방성 도전 필름(21, 22)을 부착하는 방법으로는, 라미네이트를 들 수 있다.3 is a cross-sectional view schematically showing a modification of an inspection process of pressing a probe on an electrode of a semiconductor device through an anisotropic conductive film. The semiconductor device shown as a modified example includes a
전기 특성의 검사시는 프로브(31, 32)를 대향시켜 제1면의 전극 및 제2면의 전극을 누르는 것이 바람직하다. 이에 의해, 프로브(31, 32)에 의해 웨이퍼(15)를 끼우는 것으로 되기 때문에, 프로브(31, 32)의 위치 정렬 정밀도를 향상시킬 수 있다.It is preferable that the
이와 같이 이방성 도전 필름을 커넥터로서 사용함으로써, TSV 기술에 의한 3차원 실장 패키지 등의 양면 단자 구조를 갖는 칩이나 웨이퍼여도, 전기 특성의 검사를 행할 수 있다.By using the anisotropic conductive film as the connector in this way, it is possible to inspect electrical characteristics even in a chip or a wafer having a double-sided terminal structure such as a three-dimensional packaging package by TSV technology.
<2. 반도체 장치의 제조 방법><2. Method of Manufacturing Semiconductor Device>
본 기술을 적용한 반도체 장치의 제조 방법은, 웨이퍼에 반도체 장치를 형성하는 집적 회로 형성 공정(A1)과, 반도체 장치의 전기 특성을 검사하는 제1 검사 공정(B1)과, 제1 검사 공정(B1)에서 정상인 반도체 장치의 칩을 기판에 실장하는 실장 공정(C1)과, 실장 공정(C1) 후의 반도체 장치의 전기 특성을 검사하는 제2 검사 공정(D1)을 갖고, 제1 검사 공정(B1) 또는 제2 검사 공정(D1)의 적어도 한쪽에서는, 반도체 장치의 전극에 도전성 입자를 함유하는 이방성 도전 필름을 부착하고, 이방성 도전 필름을 통하여 반도체 장치의 전극에 프로브를 눌러, 전기 특성을 검사하는 것이다.A manufacturing method of a semiconductor device to which the present technology is applied includes an integrated circuit forming step A1 for forming a semiconductor device on a wafer, a first inspection step B1 for inspecting electrical characteristics of the semiconductor device, a first inspection step B1 And a second inspection step (D1) for inspecting the electrical characteristics of the semiconductor device after the mounting step (C1). In the first inspection step (B1), the first inspection step (B1) Or the second inspection step (D1), an anisotropic conductive film containing conductive particles is attached to the electrode of the semiconductor device, and the probe is pressed against the electrode of the semiconductor device through the anisotropic conductive film to check the electrical characteristics .
이하에서는, 관통 전극이 웨이퍼의 두께 방향으로 관통하여 형성된 반도체 장치의 칩을 기판에 3차원 실장하는 방법에 대하여, 집적 회로 형성 공정(A1), 제1 검사 공정(B1), 웨이퍼에 관통 전극을 형성하는 관통 전극 형성 공정(B2), 관통 전극의 전기 특성을 검사하는 관통 전극 검사 공정(B3), 실장 공정(C1), 및 제2 검사 공정(D1)을 설명한다.A method of three-dimensionally mounting a chip of a semiconductor device formed by penetrating electrodes in a thickness direction of a wafer in a three-dimensional manner is described as follows: an integrated circuit forming step (A1), a first inspection step (B1) (B3), a mounting step (C1), and a second inspection step (D1) for inspecting the electrical characteristics of the penetrating electrode.
도 4는, 본 기술을 적용한 반도체 장치의 제조 방법의 일 형태를 모식적으로 나타내는 단면도이며, 도 4의 (A)는, 제1면에 반도체 장치를 형성한 웨이퍼의 단면을 나타내며, 도 4의 (B)는, 제2면에 관통 전극에 접속된 전극을 형성한 웨이퍼의 단면을 나타내고, 도 4의 (C)는 개편화된 칩의 단면을 나타내며, 도 4의 (D)는 칩을 적층시킨 3차원 실장체의 단면도를 나타낸다.FIG. 4A is a cross-sectional view of a wafer on which a semiconductor device is formed on a first surface, FIG. 4B is a cross- (B) shows a cross section of a wafer on which an electrode connected to a penetrating electrode is formed on a second surface, (C) of Fig. 4 shows a cross section of the chip, and Fig. 4 (D) Sectional view of a three-dimensional package.
[집적 회로 형성 공정(A1)][Integrated Circuit Forming Step (A1)]
도 4의 (A)에 나타내는 바와 같이, 집적 회로 형성 공정(A1)에서는, 웨이퍼(51)의 제1면에 반도체 장치를 포함하는 제1 배선층(52)을 형성한다.4A, in the integrated circuit forming step A1, the
[제1 검사 공정(B1)][First inspection step (B1)]
제1 검사 공정(B1)에서는, 반도체 장치의 전기 특성을 검사하는 웨이퍼 테스트(회로 테스트)를 행한다. 제1 검사 공정에서의 검사 방법으로서, 상술한 전기 특성의 검사 방법을 사용할 수 있다. 웨이퍼 테스트에서 정상인 경우, 웨이퍼(51)의 제1면에 서포트재로서 지지 기판(54)이 부착되고, 제2면측에서 웨이퍼(51)의 두께를 얇게 한다. 웨이퍼 테스트에서 이상인 경우 웨이퍼(51)가 파기된다.In the first inspection step (B1), a wafer test (circuit test) for inspecting electrical characteristics of the semiconductor device is performed. As the inspection method in the first inspection step, the above-described inspection method of the electrical characteristics can be used. The
[관통 전극 형성 공정(B2)](Penetrating Electrode Forming Step (B2))
도 4의 (B)에 나타내는 바와 같이, 관통 전극 형성 공정(B2)에서는, 웨이퍼(51)에 관통 전극(51a)을 형성한다. 예를 들어 웨이퍼(51)에 깊은 구멍을 형성하고, 그 내부에 얇은 절연막을 피막하고, 내부를 도전 재료로 매립함으로써 관통 전극(51a)을 형성한다. 관통 전극(51a)은, 제1면측이 제1 배선층(52)의 집적 회로 소정의 내부 배선과 접촉하여, 전기적 접속이 취해지고 있다.As shown in Fig. 4 (B), in the penetrating electrode forming step (B2), the penetrating
또한, 관통 전극(51a)의 제2면측에 전극 접속 배선을 형성하여, 제2 배선층(53)을 형성한다. 본 예에서는, 관통 전극(51a)과 접속된 범프 전극(53a)과 패드 전극(53b)을 형성한다. 예를 들어, 제2면측의 전극 접속 배선 상에 절연막을 성막하고, 레지스트를 도포하여, 노광 및 RIE(Reactive Ion Etching) 가공을 하고, 범프 전극(53a)과 패드 전극(53b)의 개소에서, 절연막(5)을 개구하고, 범프 전극(53a)을 리플로우에 의해 형성한다.An electrode connection wiring is formed on the second surface side of the penetrating
[관통 전극 검사 공정(B3)][Penetrating Electrode Inspection Process (B3)]
관통 전극 검사 공정에서는, 관통 전극에 도전성 입자를 함유하는 이방성 도전 필름을 부착하고, 이방성 도전 필름을 통하여 관통 전극의 전기 특성을 검사한다. 관통 전극 테스트는, 주로, 관통 전극(51a)의 도통 테스트(오픈, 쇼트 불량)이지만, 관통 전극(51a)을 통하여 제1 검사 공정(B1)의 회로 테스트를 행해도 된다. 관통 전극 테스트에서도, 상술한 전기 특성의 검사 방법을 사용할 수 있다. 본 기술에서는, 이방성 도전 필름을 커넥터로서 사용하기 때문에, 돌기 상의 범프 전극(53a), 돌출되지 않은 패드 전극(53b)의 어느 것이든, 전기 특성의 검사를 행할 수 있다.In the penetrating electrode testing process, an anisotropic conductive film containing conductive particles is attached to the penetrating electrode, and the electrical characteristics of the penetrating electrode are inspected through the anisotropic conductive film. The penetrating electrode test is mainly a conduction test (open, short failure) of the penetrating
[실장 공정(C1)][Mounting step (C1)]
도 4의 (C)에 나타내는 바와 같이, 제1 검사 공정(B1) 및 관통 전극 검사 공정(B3)에서 정상인 반도체 장치는, 칩으로 개편화되어, 지지 기판(54)이 박리된다.As shown in Fig. 4 (C), the semiconductor device which is normal in the first inspection step (B1) and the penetrating electrode inspection step (B3) is separated into chips and the supporting
다음으로, 도 4의 (D)에 나타내는 바와 같이, 반도체 장치의 칩을 기판에 3차원 실장된다. 예를 들어, 인터포저 기판(61) 상에 복수의 반도체 장치의 칩과 열경화성 접착제(62a, 62b, 62c)를 적층 배치하고, 일괄 압착함으로써 3차원 실장할 수 있다.Next, as shown in Fig. 4 (D), the chip of the semiconductor device is three-dimensionally mounted on the substrate. For example, a plurality of semiconductor device chips and
[제2 검사 공정(D1)][Second Inspection Step (D1)]
마지막으로, 3차원 실장된 패키지품의 전기 특성을 검사한다. 최종 테스트에서도, 상술한 전기 특성의 검사 방법을 사용할 수 있다. 즉, 인터포저 기판(61)의 전극에 이방성 도전 필름을 부착하고, 이방성 도전 필름을 통하여 반도체 장치의 전기 특성을 검사한다.Finally, the electrical characteristics of the three-dimensionally packaged package are inspected. Also in the final test, the above-mentioned inspection method of electric characteristics can be used. That is, an anisotropic conductive film is attached to the electrode of the
이상 설명한 바와 같이, 제1 검사 공정(B1), 관통 전극 검사 공정(B3), 및 제2 검사 공정(D1)의 모든 테스트에서, 이방성 도전 필름을 커넥터로서 사용하여 전기 특성을 검사할 수 있다. 또한, 이들 테스트는 오토 프로버에 로드할 수 있기 때문에, 시험 시간 및 비용을 삭감할 수 있다. 또한, 종래의 커넥터에서는, 패키지 레벨의 검사밖에 행할 수 없었지만, 본 기술에서는, 웨이퍼 레벨의 검사를 행할 수 있고, 3차원 실장 전이나 패키지 전의 사전 스크리닝을 행할 수 있다.As described above, in all the tests of the first inspection step (B1), the penetrating electrode inspection step (B3), and the second inspection step (D1), the anisotropic conductive film can be used as a connector to inspect electrical characteristics. In addition, since these tests can be loaded on the auto-prober, the testing time and cost can be reduced. Further, in the conventional connector, only the inspection of the package level can be performed. However, in the present technology, inspection at the wafer level can be performed and pre-screening before the three-dimensional mounting or before the package can be performed.
또한, 상술한 반도체 장치의 제조 방법에서는, 비아 라스트 프로세스로서 설명했지만, 비아 퍼스트 프로세스로서 할 수도 있다. 비아 퍼스트 프로세스의 경우, 관통 전극 형성 공정(B2) 및 관통 전극 검사 공정(B3)은, 집적 회로 형성 공정(A1)보다도 전단계에 행해진다. 또한, 상술한 관통 전극 테스트에서는, 웨이퍼 상태에서 행하는 것으로 설명했지만, 핸들링성에 지장이 없으면, 칩 상태에서 행할 수도 있다. 본 기술에서는, 이방성 도전 필름이 비교적 부드럽기 때문에, 칩 상태에서도 칩 파괴를 억제할 수 있다.Although the above-described semiconductor device manufacturing method has been described as a via last process, it may be a via first process. In the via first process, the penetrating electrode forming step (B2) and the penetrating electrode inspecting step (B3) are performed before the integrated circuit forming step (A1). In the penetrating electrode test described above, it is described that the test is performed in the wafer state. However, if the handling property is not deteriorated, the test can be performed in the chip state. In the present technology, since the anisotropic conductive film is relatively soft, chip breakage can be suppressed even in a chip state.
11: 웨이퍼
11a: 관통 전극
12: 제1 배선층
13: 제2 배선층
13a: 패드 전극
14: 지지 기판
20, 21, 22: 이방성 도전 필름
20a: 도전성 입자
30, 31, 32: 프로브
51: 웨이퍼
51a: 관통 전극
52: 제1 배선층
53: 제2 배선층
53a: 범프 전극
53b: 패드 전극
54: 지지 기판
61: 인터포저 기판
62a, 62b, 62c: 열경화성 접착제11: wafer
11a: penetrating electrode
12: first wiring layer
13: second wiring layer
13a: pad electrode
14: Support substrate
20, 21, 22: Anisotropic conductive film
20a: conductive particles
30, 31, 32: probes
51: wafer
51a: penetrating electrode
52: first wiring layer
53: second wiring layer
53a: bump electrode
53b: pad electrode
54: Support substrate
61: interposer substrate
62a, 62b and 62c: thermosetting adhesive
Claims (8)
상기 이방성 도전 필름을 통하여 상기 반도체 장치의 전극에 프로브를 눌러, 전기 특성을 검사하는 검사 공정
을 갖는, 전기 특성의 검사 방법.An adhering step of adhering an anisotropic conductive film containing conductive particles to an electrode of a semiconductor device;
An inspection step of inspecting the electrical characteristics of the semiconductor device by pressing the probe through the anisotropic conductive film;
Wherein the electrical property is measured by the method.
상기 검사 공정에서는, 상기 제1 이방성 도전 필름을 통하여 상기 반도체 장치의 제1면의 전극에 제1 프로브를 누름과 함께, 상기 제2 이방성 도전 필름을 통하여 상기 반도체 장치의 제2면의 전극에 제2 프로브를 누르는, 전기 특성의 검사 방법.2. The semiconductor device according to claim 1, wherein in the attaching step, a first anisotropic conductive film containing conductive particles is attached to an electrode on a first surface of the semiconductor device, and conductive particles A second anisotropic conductive film containing a first anisotropic conductive film,
In the inspection step, the first probe is pressed to the electrode on the first surface of the semiconductor device through the first anisotropic conductive film, and the second probe is pressed on the electrode on the second surface of the semiconductor device through the second anisotropic conductive film 2 A method of inspecting electrical characteristics by pressing a probe.
상기 반도체 장치의 전기 특성을 검사하는 제1 검사 공정과,
상기 제1 검사 공정에서 정상인 반도체 장치의 칩을 기판에 실장하는 실장 공정과,
상기 실장 공정 후의 반도체 장치의 전기 특성을 검사하는 제2 검사 공정을 가지며,
상기 제1 검사 공정 또는 제2 검사 공정의 적어도 한쪽에서는, 반도체 장치의 전극에 도전성 입자를 함유하는 이방성 도전 필름을 부착하고, 상기 이방성 도전 필름을 통하여 상기 반도체 장치의 전극에 프로브를 눌러, 전기 특성을 검사하는, 반도체 장치의 제조 방법.An integrated circuit forming step of forming a semiconductor device on a wafer,
A first inspection step of inspecting electrical characteristics of the semiconductor device;
A mounting step of mounting a chip of a semiconductor device which is normal in the first inspection step onto a substrate;
And a second inspection step of inspecting electrical characteristics of the semiconductor device after the mounting step,
Wherein at least one of the first inspecting step and the second inspecting step is carried out by attaching an anisotropic conductive film containing conductive particles to an electrode of the semiconductor device and pressing the probe to the electrode of the semiconductor device through the anisotropic conductive film, Of the semiconductor device.
상기 관통 전극의 전기 특성을 검사하는 관통 전극 검사 공정을 더 가지며,
상기 실장 공정에서는, 상기 제1 검사 공정 및 상기 관통 전극 검사 공정에서 정상인 반도체 장치의 칩을 기판에 3차원 실장하고,
상기 관통 전극 검사 공정에서는, 관통 전극에 도전성 입자를 함유하는 이방성 도전 필름을 부착하고, 상기 이방성 도전 필름을 통하여 상기 관통 전극에 프로브를 눌러, 전기 특성을 검사하는, 반도체 장치의 제조 방법.The method of manufacturing a semiconductor device according to claim 7, further comprising: a through electrode forming step of forming a through electrode on the wafer;
Further comprising a penetrating electrode inspection step of inspecting electrical characteristics of the penetrating electrode,
In the mounting step, a chip of a semiconductor device which is normal in the first inspection step and the penetrating electrode inspection step is three-dimensionally mounted on a substrate,
Wherein the anisotropic conductive film containing conductive particles is attached to the penetrating electrode and the probe is pressed against the penetrating electrode through the anisotropic conductive film to inspect electrical characteristics.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020207017000A KR102320098B1 (en) | 2016-04-12 | 2017-03-23 | Electrical characteristic inspection method |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016079852A JP2017191688A (en) | 2016-04-12 | 2016-04-12 | Method for inspecting electrical characteristics |
JPJP-P-2016-079852 | 2016-04-12 | ||
PCT/JP2017/011859 WO2017179390A1 (en) | 2016-04-12 | 2017-03-23 | Electrical characteristic inspection method |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020207017000A Division KR102320098B1 (en) | 2016-04-12 | 2017-03-23 | Electrical characteristic inspection method |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20180104733A true KR20180104733A (en) | 2018-09-21 |
KR102124550B1 KR102124550B1 (en) | 2020-06-18 |
Family
ID=60041742
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020207017000A KR102320098B1 (en) | 2016-04-12 | 2017-03-23 | Electrical characteristic inspection method |
KR1020187024764A KR102124550B1 (en) | 2016-04-12 | 2017-03-23 | Method of inspection of electrical properties |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020207017000A KR102320098B1 (en) | 2016-04-12 | 2017-03-23 | Electrical characteristic inspection method |
Country Status (4)
Country | Link |
---|---|
JP (1) | JP2017191688A (en) |
KR (2) | KR102320098B1 (en) |
TW (1) | TWI713274B (en) |
WO (1) | WO2017179390A1 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI694530B (en) * | 2019-03-08 | 2020-05-21 | 致茂電子股份有限公司 | Electrical component testing mothed and testing probe |
CN113109610B (en) * | 2021-04-06 | 2021-10-26 | 北京中微普业科技有限公司 | RF bare chip flat probe test tool |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0855648A (en) | 1994-08-12 | 1996-02-27 | Shinano Polymer Kk | Elastomer connector |
JPH11305185A (en) * | 1998-04-17 | 1999-11-05 | Ricoh Co Ltd | Inspection device and its method |
JP2007064936A (en) * | 2005-09-02 | 2007-03-15 | Jsr Corp | System and method for inspecting circuit board |
JP2009042008A (en) | 2007-08-07 | 2009-02-26 | Renesas Technology Corp | Probe card, semiconductor inspection device, and method of manufacturing semiconductor device |
JP2014066527A (en) * | 2012-09-24 | 2014-04-17 | National Institute Of Advanced Industrial & Technology | Inspection method for connection state of laminated lsi |
JP2014178212A (en) * | 2013-03-14 | 2014-09-25 | Ricoh Co Ltd | Semiconductor testing device and semiconductor testing method |
JP2014192210A (en) * | 2013-03-26 | 2014-10-06 | Renesas Electronics Corp | Semiconductor device, semiconductor device manufacturing method, and semiconductor device inspection method |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06784Y2 (en) * | 1986-10-17 | 1994-01-05 | 理化電子株式会社 | Jig for inspection of electronic parts |
JPH08148213A (en) * | 1994-11-25 | 1996-06-07 | Hitachi Chem Co Ltd | Connection member and structure and method for connecting electrode using the same |
JP3616031B2 (en) * | 2001-05-10 | 2005-02-02 | 富士通株式会社 | Anisotropic conductive sheet, method for manufacturing the same, electronic device and inspection device for operation test |
TWI276252B (en) * | 2002-08-27 | 2007-03-11 | Jsr Corp | Anisotropic conductive plate and manufacturing method and applications thereof |
JP2004288911A (en) * | 2003-03-24 | 2004-10-14 | Casio Comput Co Ltd | Semiconductor wafer testing device and its testing method |
CN1967261A (en) * | 2005-11-16 | 2007-05-23 | 松下电器产业株式会社 | Inspection device and inspection method |
US8502398B2 (en) * | 2007-10-05 | 2013-08-06 | Shinko Electric Industries Co., Ltd. | Wiring board, semiconductor apparatus and method of manufacturing them |
JP2012114319A (en) * | 2010-11-26 | 2012-06-14 | Seiko Epson Corp | Mother board, inspection method of electronic components, electronic components, manufacturing method of electronic components, and electronic apparatus |
CN104541411B (en) * | 2012-08-24 | 2018-07-27 | 迪睿合电子材料有限公司 | Anisotropic conductive film and its manufacturing method |
-
2016
- 2016-04-12 JP JP2016079852A patent/JP2017191688A/en active Pending
-
2017
- 2017-03-23 KR KR1020207017000A patent/KR102320098B1/en active IP Right Grant
- 2017-03-23 WO PCT/JP2017/011859 patent/WO2017179390A1/en active Application Filing
- 2017-03-23 KR KR1020187024764A patent/KR102124550B1/en active IP Right Grant
- 2017-03-28 TW TW106110315A patent/TWI713274B/en active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0855648A (en) | 1994-08-12 | 1996-02-27 | Shinano Polymer Kk | Elastomer connector |
JPH11305185A (en) * | 1998-04-17 | 1999-11-05 | Ricoh Co Ltd | Inspection device and its method |
JP2007064936A (en) * | 2005-09-02 | 2007-03-15 | Jsr Corp | System and method for inspecting circuit board |
JP2009042008A (en) | 2007-08-07 | 2009-02-26 | Renesas Technology Corp | Probe card, semiconductor inspection device, and method of manufacturing semiconductor device |
JP2014066527A (en) * | 2012-09-24 | 2014-04-17 | National Institute Of Advanced Industrial & Technology | Inspection method for connection state of laminated lsi |
JP2014178212A (en) * | 2013-03-14 | 2014-09-25 | Ricoh Co Ltd | Semiconductor testing device and semiconductor testing method |
JP2014192210A (en) * | 2013-03-26 | 2014-10-06 | Renesas Electronics Corp | Semiconductor device, semiconductor device manufacturing method, and semiconductor device inspection method |
Also Published As
Publication number | Publication date |
---|---|
JP2017191688A (en) | 2017-10-19 |
WO2017179390A1 (en) | 2017-10-19 |
TWI713274B (en) | 2020-12-11 |
KR20200074244A (en) | 2020-06-24 |
KR102320098B1 (en) | 2021-11-02 |
TW201803236A (en) | 2018-01-16 |
KR102124550B1 (en) | 2020-06-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10459007B2 (en) | Probe card | |
US9991178B2 (en) | Interposer and electrical testing method thereof | |
US20090085222A1 (en) | Electronic apparatus and manufacturing method thereof | |
JP6918518B2 (en) | Electrical property inspection jig | |
KR20110101986A (en) | Test socket for semiconductor | |
JP2004138405A (en) | Probe for measuring semiconductor device | |
JP2010021362A (en) | Method of manufacturing semiconductor device | |
KR102124550B1 (en) | Method of inspection of electrical properties | |
CN110010511B (en) | Test mode of radio frequency chip system-in-package module | |
TWI395280B (en) | Test socket and test board for wafer level semiconductor testing | |
JP2021004887A (en) | Inspection method of electrical characteristics | |
KR20130102405A (en) | Flip chip package and method of manufacturing the same | |
KR20170119452A (en) | Insert assembly for receiving semiconductor device and test tray including the same | |
JP2002176069A (en) | Electric connection terminal structure and manufacturing method thereof | |
JP2004311535A (en) | Chip-size package semiconductor device | |
Yacoub-George et al. | Ultra-thin flexible interposer-a flexible hybrid integration approach to replace wire bonds | |
US10504806B2 (en) | Semiconductor package with electrical test pads | |
JP2571023B2 (en) | BGA type semiconductor device | |
JP4492976B2 (en) | Semiconductor device | |
TW201840077A (en) | Method for manufacturing inspection device capable of coping with micro pitches without damaging an object to be inspected | |
TWI416134B (en) | Test apparatus | |
KR100716805B1 (en) | Printed circuit board for semiconductor package and method of test connection using the same | |
TWI305273B (en) | A test assembly for testing a ball grid array package device | |
KR100871386B1 (en) | Semicodnuctor package and method of manufacturing the same | |
JP3707857B2 (en) | Mounting substrate, semiconductor device using the same, and semiconductor chip evaluation method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right |