KR20180083244A

KR20180083244A - 적층 세라믹 콘덴서 및 그 실장 구조체

Info

Publication number: KR20180083244A
Application number: KR1020170134574A
Authority: KR
Inventors: 타다테루 야마다; 카즈오 핫토리; 이사무 후지모토
Original assignee: 가부시키가이샤 무라타 세이사쿠쇼
Priority date: 2017-01-12
Filing date: 2017-10-17
Publication date: 2018-07-20
Also published as: US10468191B2; JP6822155B2; JP2018113367A; US20180197682A1; KR102044370B1

Abstract

적층 세라믹 콘덴서는 적층체와 제1 외부전극과 제2 외부전극을 포함한다. 적층체의 길이 방향(L)의 치수를 L0, 적층체의 폭 방향(W)의 치수를 W0, 적층체의 적층 방향(T)의 치수를 T0, 제1 외층부의 적층 방향(T)의 치수를 T1, 제2 외층부의 적층 방향(T)의 치수를 T2, 제1 사이드 마진의 폭 방향(W)의 치수를 W1, 제2 사이드 마진의 폭 방향(W)의 치수를 W2, 제1 엔드 마진의 길이 방향(L)의 치수를 L1, 및 제2 엔드 마진의 길이 방향(L)의 치수를 L2로 규정한 경우에, (L1+L2)/L0＞(W1+W2)/W0 및, (L1+L2)/L0＞(T1+T2)/T0의 조건을 충족시킨다. 0.244≤(L1+L2)/L0≤ 0.348이다.

Description

적층 세라믹 콘덴서 및 그 실장 구조체{MULTILAYER CERAMIC CAPACITOR AND MULTILAYER-CERAMIC-CAPACITOR-MOUNTED STRUCTURE}

본 발명은, 적층 세라믹 콘덴서 및 그 실장 구조체에 관한 것이다.

울림(acoustic noise)의 저감을 도모한 적층 칩 콘덴서의 구성을 개시한 선행문헌으로서, 일본 공개특허공보 2013-251551호가 있다. 특허문헌 1에 기재된 적층 칩 콘덴서는, 세라믹 본체와 세라믹 본체의 표면에 마련된 외부전극을 포함한다. 세라믹 본체는 유전체층 및 내부전극을 포함한다. 세라믹 본체는 유전체층이 내부전극끼리의 사이에 배치되어 용량이 형성되는 활성 영역, 활성 영역의 상부에 있는 상부 커버층, 및 활성 영역의 하부에 있는 하부 커버층을 포함한다. 하부 커버층은 상부 커버층보다 두껍다.

특허문헌 1에 기재된 적층 칩 콘덴서와 같이, 하부 커버층을 두껍게 하여 울림의 저감을 도모하는 경우, 적층 칩 콘덴서의 정전 용량의 감소 정도가 크다.

본 발명의 목적은, 정전 용량의 저감을 억제하면서 울림을 저감할 수 있는 적층 세라믹 콘덴서 및 그 실장 구조체를 제공하는 것이다.

본 발명에 기초하는 적층 세라믹 콘덴서는 적층체와 제1 외부전극과 제2 외부전극을 포함한다. 적층체는, 적층 방향을 따라 교대로 적층된 복수의 유전체층 및 복수의 내부전극층을 포함한다. 적층체는, 상기 적층 방향에서 마주 보는 제1 주면(主面) 및 제2 주면과, 상기 적층 방향에 직교하는 폭 방향에서 마주 보는 제1 측면 및 제2 측면과, 상기 적층 방향 및 상기 폭 방향의 양쪽에 직교하는 길이 방향에서 마주 보는 제1 단면(端面) 및 제2 단면을 포함한다. 제1 외부전극은 제1 단면에 마련되어 있다. 제2 외부전극은 제2 단면에 마련되어 있다. 복수의 내부전극층은, 제1 외부전극과 접속된 제1 내부전극층, 및 제2 외부전극과 접속된 제2 내부전극층을 포함한다. 적층체는, 내층부와 제1 외층부와 제2 외층부와 제1 사이드 마진(side margin)과 제2 사이드 마진과 제1 엔드 마진(end margin)과 제2 엔드 마진으로 구획된다. 내층부는, 제1 내부전극층 및 제2 내부전극층의 서로 대향하고 있는 대향부가 상기 적층 방향으로 적층되어 정전 용량을 가지고 있다. 제1 외층부는, 상부 적층 방향에서 내층부의 제1 주면 측에 위치한다. 제2 외층부는, 상기 적층 방향에서 내층부의 제2 주면 측에 위치한다. 제1 사이드 마진은, 상기 폭 방향에서 내층부의 제1 측면 측에 위치한다. 제2 사이드 마진은, 상기 폭 방향에서 내층부의 제2 측면 측에 위치한다. 제1 엔드 마진은, 상기 길이 방향에서 내층부의 제1 단면 측에 위치한다. 제2 엔드 마진은, 상기 길이 방향에서 내층부의 제2 단면 측에 위치한다. 적층체의 상기 길이 방향의 치수를 L0, 적층체의 상기 폭 방향의 치수를 W0, 적층체의 상기 적층 방향의 치수를 T0, 제1 외층부의 상기 적층 방향의 치수를 T1, 제2 외층부의 상기 적층 방향의 치수를 T2, 제1 사이드 마진의 상기 폭 방향의 치수를 W1, 제2 사이드 마진의 상기 폭 방향의 치수를 W2, 제1 엔드 마진의 상기 길이 방향의 치수를 L1, 및 제2 엔드 마진의 상기 길이 방향의 치수를 L2로 규정한 경우에, (L1+L2)/L0＞(W1+W2)/W0 및, (L1+L2)/L0＞(T1+T2)/T0의 조건을 충족시킨다. 0.244≤(L1+L2)/L0≤0.348이다.

본 발명의 한 형태에서는 T1=T2이다.

본 발명에 기초하는 적층 세라믹 콘덴서의 실장 구조체는, 상기의 어느 하나에 기재된 적층 세라믹 콘덴서와, 적층 세라믹 콘덴서가 표면에 실장된 기판을 포함한다. 상기 적층 방향은 기판의 표면에 대하여 수직이다.

이 발명의 상기 및 다른 목적, 특징, 국면 및 이점은, 첨부된 도면과 관련되어 이해되는 이 발명에 관한 다음의 상세한 설명으로부터 분명해질 것이다.

도 1은 본 발명의 한 실시형태에 따른 적층 세라믹 콘덴서의 외관을 나타내는 사시도이다.
도 2는 도 1의 적층 세라믹 콘덴서를 II-II선 화살표 방향에서 본 단면도이다.
도 3은 도 1의 적층 세라믹 콘덴서를 III-III선 화살표 방향에서 본 단면도이다.
도 4는 도 2의 적층 세라믹 콘덴서를 IV-IV선 화살표 방향에서 본 단면도이다.
도 5는 도 2의 적층 세라믹 콘덴서를 V-V선 화살표 방향에서 본 단면도이다.
도 6은 본 발명의 한 실시형태에 따른 적층 세라믹 콘덴서의 실장 구조체의 구성을 나타내는 단면도이다.
도 7은 본 실험예의 결과를 나타내는 그래프이다.

이하, 본 발명의 한 실시형태에 따른 적층 세라믹 콘덴서 및 그 실장 구조체에 대해 도면을 참조하여 설명한다. 이하의 실시형태의 설명에서는, 도면 중의 동일 또는 상당하는 부분에는 동일 부호를 붙이고, 그 설명은 반복하지 않는다.

도 1은 본 발명의 한 실시형태에 따른 적층 세라믹 콘덴서의 외관을 나타내는 사시도이다. 도 2는 도 1의 적층 세라믹 콘덴서를 II-II선 화살표 방향에서 본 단면도이다. 도 3은 도 1의 적층 세라믹 콘덴서를 III-III선 화살표 방향에서 본 단면도이다. 도 4는 도 2의 적층 세라믹 콘덴서를 IV-IV선 화살표 방향에서 본 단면도이다. 도 5는 도 2의 적층 세라믹 콘덴서를 V-V선 화살표 방향에서 본 단면도이다. 도 1~도 5에서는 후술하는 적층체의 길이 방향을 L, 적층체의 폭 방향을 W, 적층체의 적층 방향을 T로 나타내고 있다.

도 1~도 5에 나타내는 바와 같이, 본 발명의 한 실시형태에 따른 적층 세라믹 콘덴서(100)는, 적층체(110)와 제1 외부전극(120)과 제2 외부전극(130)을 포함한다. 적층체(110)는, 적층 방향(T)을 따라 1층씩 교대로 적층된 복수의 유전체층(140) 및 복수의 내부전극층(150)을 포함한다.

적층체(110)는, 적층 방향(T)에서 마주 보는 제1 주면(111) 및 제2 주면(112)과, 적층 방향(T)에 직교하는 폭 방향(W)에서 마주 보는 제1 측면(113) 및 제2 측면(114)과, 적층 방향(T) 및 폭 방향(W)의 양쪽에 직교하는 길이 방향(L)에서 마주 보는 제1 단면(115) 및 제2 단면(116)을 포함한다. 제1 외부전극(120)은 제1 단면(115)에 마련되어 있다. 제2 외부전극(130)은 제2 단면(116)에 마련되어 있다.

복수의 내부전극층(150)은, 제1 외부전극(120)에 접속된 복수의 제1 내부전극층(151), 및 제2 외부전극(130)에 접속된 복수의 제2 내부전극층(152)을 포함한다. 도 4에 나타내는 바와 같이, 제1 내부전극층(151)은, 제2 내부전극층(152)과 대향하고 있는 대향부(151C), 및 제1 단면(115)으로 인출되어 있는 인출부(151X)를 포함한다. 도 5에 나타내는 바와 같이, 제2 내부전극층(152)은, 제1 내부전극층(151)과 대향하고 있는 대향부(152C), 및 제2 단면(116)으로 인출되어 있는 인출부(152X)를 포함한다.

도 2~도 5에 나타내는 바와 같이, 적층체(110)는, 내층부(C)와 제1 외층부(X1)와 제2 외층부(X2)와 제1 사이드 마진(S1)과 제2 사이드 마진(S2)과 제1 엔드 마진(E1)과 제2 엔드 마진(E2)으로 구획된다.

내층부(C)는, 제1 내부전극층(151)의 대향부(151C) 및 제2 내부전극층(152)의 대향부(152C)가 적층 방향(T)으로 적층되어 있음으로써, 정전 용량을 가지고 있다. 제1 외층부(X1)는 적층 방향(T)에서 내층부(C)의 제1 주면(111) 측에 위치한다. 제2 외층부(X2)는 적층 방향(T)에서 내층부(C)의 제2 주면(112) 측에 위치한다.

제1 사이드 마진(S1)은 폭 방향(W)에서 내층부(C)의 제1 측면(113) 측에 위치한다. 제2 사이드 마진(S2)은 폭 방향(W)에서 내층부(C)의 제2 측면(114) 측에 위치한다. 제1 엔드 마진(E1)은 길이 방향(L)에서 내층부(C)의 제1 단면(115) 측에 위치한다. 제2 엔드 마진(E2)은 길이 방향(L)에서 내층부(C)의 제2 단면(116) 측에 위치한다.

적층체(110)의 길이 방향(L)의 치수를 L0, 적층체(110)의 폭 방향(W)의 치수를 W0, 적층체(110)의 적층 방향(T)의 치수를 T0, 제1 외층부(X1)의 적층 방향(T)의 치수를 T1, 제2 외층부(X2)의 적층 방향(T)의 치수를 T2, 제1 사이드 마진(S1)의 폭 방향(W)의 치수를 W1, 제2 사이드 마진(S2)의 폭 방향(W)의 치수를 W2, 제1 엔드 마진(E1)의 길이 방향(L)의 치수를 L1, 및 제2 엔드 마진(E2)의 길이 방향(L)의 치수를 L2로 규정한 경우에, (L1+L2)/L0＞(W1+W2)/W0 및, (L1+L2)/L0＞(T1+T2)/T0의 조건이 충족되어 있다. 0.244≤(L1+L2)/L0≤0.348이다.

이하, 적층 세라믹 콘덴서(100)의 각 구성에 대해 상세하게 설명한다.

적층체(110)는 대략 직방체 형상의 외형을 가지고 있다. 적층체(110)의 길이 방향(L)의 치수(L0)는 적층체(110)의 폭 방향(W)의 치수(W0)보다 크다. 적층체(110)의 길이 방향(L)의 치수(L0)는 적층체(110)의 적층 방향(T)의 치수(T0)보다 크다. 본 실시형태에서는, 적층체(110)의 폭 방향(W)의 치수(W0)와, 적층체(110)의 적층 방향(T)의 치수(T0)는 동등하다. 단, 적층체(110)의 폭 방향(W)의 치수(W0)와, 적층체(110)의 적층 방향(T)의 치수(T0)가 서로 달라도 된다. 또한, 치수가 동등하다는 것은, 서로의 치수 차가 5% 이내인 범위를 포함한다는 것이다.

본 실시형태에서는, 적층체(110)는, 길이 방향(L)의 치수가 1.75㎜ 이하이고, 폭 방향(W)의 치수가 0.95㎜ 이하이며, 적층 방향(T)의 치수가 0.95㎜ 이하이다.

본 실시형태에서는, 적층 세라믹 콘덴서(100)는, 길이 방향(L)의 치수가 2.0㎜ 이하이고, 폭 방향(W)의 치수가 1.25㎜ 이하이며, 적층 방향(T)의 치수가 1.25㎜ 이하이다. 적층 세라믹 콘덴서(100)의 외형 치수는, 적층 세라믹 콘덴서(100)를 광학현미경으로 관찰함으로써 측정할 수 있다.

적층체(110)의 모서리부 및 능선부에는 라운드형으로 되어 있는 것이 바람직하다. 모서리부는 적층체(110)의 ３면이 교차하는 부분이며, 능선부는 적층체(110)의 2면이 교차하는 부분이다. 제1 주면(111), 제2 주면(112), 제1 측면(113), 제2 측면(114), 제1 단면(115) 및 제2 단면(116)의 적어도 어느 하나의 면에 요철이 형성되어 있어도 된다.

본 실시형태에서는, 제1 외층부(X1)의 적층 방향(T)의 치수(T1)와, 제2 외층부(X2)의 적층 방향(T)의 치수(T2)는 동등하다. 즉, T1=T2이다.

또한, 제1 사이드 마진(S1)의 폭 방향(W)의 치수(W1)와, 제2 사이드 마진(S2)의 폭 방향(W)의 치수(W2)는 동등하다. 즉, W1=W2이다.

또한, 제1 엔드 마진(E1)의 길이 방향(L)의 치수(L1)와, 제2 엔드 마진(E2)의 길이 방향(L)의 치수(L2)는 동등하다. 즉, L1=L2이다.

내층부(C)의 길이 방향(L)의 치수는 LC, 내층부(C)의 폭 방향(W)의 치수는 WC, 내층부(C)의 적층 방향(T)의 치수는 TC이다. LC=L0-(L1+L2)이다. WC=W0-(W1+W2)이다. TC=T0-(T1+T2)이다.

내층부(C)에 포함되는 복수의 유전체층(140)의 각각의 두께는, 0.5㎛ 이상 5㎛ 이하인 것이 바람직하고, 0.5㎛ 이상 2㎛ 이하인 것이 보다 바람직하다.

유전체층(140)은, Ba 또는 Ti를 포함하는 페로브스카이트(Perovskite)형 화합물로 구성되어 있다. 유전체층(140)을 구성하는 재료로는, BaTiO₃, CaTiO₃, SrTiO₃ 또는 CaZrO₃등을 주성분으로 하는 유전체 세라믹스를 이용할 수 있다. 또한, 이들 주성분에 부성분으로서, Mn 화합물, Mg 화합물, Si 화합물, Fe 화합물, Cr 화합물, Co 화합물, Ni 화합물, Al 화합물, V 화합물 또는 희토류 화합물 등이 첨가된 재료를 이용해도 된다. 유전체층(140)을 구성하는 재료의 비(比)유전율은 1000 이상이다.

복수의 내부전극층(150)의 각각의 두께는 0.3㎛ 이상 1.0㎛ 이하인 것이 바람직하다. 복수의 내부전극층(150)의 각각이 유전체층(140)을 빈틈 없이 덮고 있는 피복률은 50% 이상 95% 이하인 것이 바람직하다.

내부전극층(150)을 구성하는 재료로는, Ni, Cu, Ag, Pd 및 Au로 이루어지는 군으로부터 선택되는 1종의 금속, 또는 이 금속을 포함하는 합금으로 구성되어 있고, 예를 들면 Ag와 Pd의 합금 등을 이용할 수 있다. 내부전극층(150)은, 유전체층(140)에 포함되는 유전체 세라믹스와 동일　조성계의 유전체의 입자를 포함하고 있어도 된다.

도 4 및 도 5에 나타내는 바와 같이, 제1 내부전극층(151) 및 제2 내부전극층(152)의 각각은, 적층체(110)의 적층 방향(T)으로부터 보아, 대략 직사각형 형상이다. 도 2 및 도 3에 나타내는 바와 같이, 제1 내부전극층(151)과 제2 내부전극층(152)은, 적층체(110)의 적층 방향(T)으로 등간격으로 교대로 배치되어 있다. 또한, 제1 내부전극층(151)과 제2 내부전극층(152)은, 유전체층(140)을 사이에 끼우고 서로 대향하도록 배치되어 있다. 제1 내부전극층(151)의 대향부(151C)와 제2 내부전극층(152)의 대향부(152C) 사이에 유전체층(140)이 위치함으로써, 정전 용량이 형성되어 있다. 이로써, 콘덴서의 기능이 생긴다.

제1 외부전극(120) 및 제2 외부전극(130)의 각각은, 하부전극층과, 하부전극층 상에 배치된 도금층을 포함한다. 하부전극층은, 베이킹층, 수지층 및 박막층의 적어도 하나를 포함한다. 하부전극층의 두께는, 10㎛ 이상 50㎛ 이하인 것이 바람직하고, 25㎛ 이하인 것이 보다 바람직하며, 15㎛ 이하인 것이 더 바람직하다.

베이킹층은 유리와 금속을 포함한다. 베이킹층을 구성하는 금속재료로는, Ni, Cu, Ag, Pd 및 Au로 이루어지는 군으로부터 선택되는 1종의 금속, 또는 이 금속을 포함하는 합금으로 구성되어 있고, 예를 들면 Ag와 Pd의 합금 등을 이용할 수 있다. 유리는 Si 및 Zn을 포함한다. 베이킹층은 적층된 복수의 층으로 구성되어 있어도 된다. 베이킹층으로는, 적층체(110)에 도전성 페이스트가 도포되어 베이킹된 층, 또는 내부전극층(150)과 동시에 소성된 층이어도 된다.

수지층은, 도전성 입자와 열경화성 수지를 포함한다. 수지층이 마련되는 경우는, 베이킹층이 마련되지 않고, 수지층이 적층체(110) 상에 직접 마련되어도 된다. 수지층은 적층된 복수의 층으로 구성되어 있어도 된다. 수지층의 최대 두께는 5㎛ 이상 20㎛ 이하인 것이 바람직하다.

박막층은, 스퍼터법(sputtering method) 또는 증착법 등의 박막 형성법에 의해 형성된다. 박막층은, 금속입자가 퇴적된 1㎛ 이하의 층이다.

도금층을 구성하는 재료로는, Ni, Cu, Ag, Pd, Au로 이루어지는 군으로부터 선택되는 1종의 금속, 또는 이 금속을 포함하는 합금으로 구성되어 있고, 예를 들면 Ag와 Pd의 합금 등을 이용할 수 있다.

도금층은, 적층된 복수의 층으로 구성되어 있어도 된다. 이 경우, 도금층으로는, Ni 도금층 상에 Sn 도금층이 형성된 2층 구조인 것이 바람직하다. Ni 도금층은, 하부전극층이 적층 세라믹 콘덴서(100)를 실장할 때의 솔더(solder)에 의해 침식되는 것을 방지하는 기능을 가진다. Sn 도금층은, 적층 세라믹 콘덴서(100)를 실장할 때의 솔더와의 젖음성을 향상시켜, 적층 세라믹 콘덴서(100)의 실장을 용이하게 하는 기능을 가진다.

Ni 도금층의 평균 두께는, 0.5㎛ 이상 10㎛ 이하인 것이 바람직하고, 4.5㎛ 이하인 것이 보다 바람직하며, 3.7㎛ 이하인 것이 더 바람직하다. Sn 도금층의 평균 두께는, 0.5㎛ 이상 10㎛ 이하인 것이 바람직하고, 4.5㎛ 이하인 것이 보다 바람직하며, 3.7㎛ 이하인 것이 더 바람직하다.

여기서, 각 구성의 치수의 측정 방법에 대해 설명한다.

내층부(C)에 포함되는 유전체층(140) 및 내부전극층(150)의 각각의 두께는 이하와 같이 측정한다. 우선, 적층 세라믹 콘덴서(100)를 연마하여, 길이 방향(L)에 직교하는 절단면을 노출시킨다. 노출시킨 절단면을 주사형(走査型) 전자현미경으로 관찰한다. 다음으로, 노출시킨 절단면의 중심을 통과하는 적층 방향(T)을 따른 중심선, 및 이 중심선으로부터 양측에 등간격으로 2개씩 그은 선의 합계 5개의 선 상에서의 유전체층(140) 및 내부전극층(150)의 각각의 두께를 측정한다. 유전체층(140)의 5개의 측정값의 평균값을 유전체층(140)의 두께로 한다. 내부전극층(150)의 5개의 측정 값의 평균값을 내부전극층(150)의 두께로 한다.

또한, 노출시킨 절단면을 적층 방향(T)에서 4등분하는 경계선 상에 위치하는 상부, 중앙부 및 하부의 각각에서, 상기 5개의 선 상에서의 유전체층(140) 및 내부전극층(150)의 각각의 두께를 측정하여, 유전체층(140)의 측정값의 평균값을 유전체층(140)의 두께로 하고, 내부전극층(150)의 측정값의 평균값을 내부전극층(150)의 두께로 해도 된다.

적층체(110)의 폭 방향(W)의 치수(W0), 및 적층체(110)의 적층 방향(T)의 치수(T0)의 각각은, 적층체(110)에서 제1 외부전극(120) 및 제2 외부전극(130)에 덮여 있지 않은 부분을 광학현미경으로 관찰함으로써 측정한다. 측정 위치는 길이 방향(L)의 중앙부로 한다.

적층체(110)의 길이 방향(L)의 치수(L0)는 이하와 같이 측정한다. 우선, 적층 세라믹 콘덴서(100)를 연마하여, 폭 방향(W)에 직교하는 절단면을 노출시킨다. 노출시킨 절단면을 마이크로스코프(microscope)로 관찰하여 치수(L0)를 측정한다. 측정 위치는 적층 방향(T)의 중앙부로 한다.

제1 외층부(X1)의 적층 방향(T)의 치수(T1), 및 제2 외층부(X2)의 적층 방향(T)의 치수(T2)의 각각은 이하와 같이 측정한다. 우선, 적층 세라믹 콘덴서(100)를 연마하여, 폭 방향(W)에 직교하는 절단면을 노출시킨다. 노출시킨 절단면을 마이크로스코프로 관찰하여 치수(T1) 및 치수(T2)를 측정한다. 측정 위치는 길이 방향(L)의 중앙부로 한다.

제1 엔드 마진(E1)의 길이 방향(L)의 치수(L1), 및 제2 엔드 마진(E2)의 길이 방향(L)의 치수(L2)의 각각은 이하와 같이 측정한다. 우선, 적층 세라믹 콘덴서(100)를 연마하여, 폭 방향(W)에 직교하는 절단면을 노출시킨다. 노출시킨 절단면을 마이크로스코프로 관찰하여 치수(L1) 및 치수(L2)를 측정한다. 측정 위치는, 노출시킨 절단면을 적층 방향(T)에서 4등분하는 경계선 상에 위치하는 상부, 중앙부 및 하부로 한다. 이들 3군데에서의 제1 엔드 마진(E1)의 측정값의 평균값을, 제1 엔드 마진(E1)의 길이 방향(L)의 치수(L1)로 하고, 이들 3군데에서의 제2 엔드 마진(E2)의 측정값의 평균값을, 제2 엔드 마진(E2)의 길이 방향(L)의 치수(L2)로 한다.

제1 사이드 마진(S1) 및 제2 사이드 마진(S2)의 각각의 두께는 이하와 같이 측정한다. 우선, 적층 세라믹 콘덴서(100)를 연마하여, 길이 방향(L)에 직교하는 절단면을 노출시킨다. 노출시킨 절단면을 마이크로스코프로 관찰하여 측정한다. 측정 위치는, 노출시킨 절단면을 적층 방향(T)에서 4등분하는 경계선 상에 위치하는 상부, 중앙부 및 하부로 한다. 이들 3군데에서의 제1 사이드 마진(S1)의 측정값의 평균값을, 제1 사이드 마진(S1)의 폭 방향(W)의 치수(W1)로 하고, 이들 3군데에서의 제2 사이드 마진(S2)의 측정값의 평균값을, 제2 사이드 마진(S2)의 폭 방향(W)의 치수(W2)로 한다.

하부전극층의 두께는 이하와 같이 측정한다. 우선, 적층 세라믹 콘덴서(100)를 연마하여, 폭 방향(W)에 직교하는 절단면을 노출시킨다. 노출시킨 절단면을 마이크로스코프로 관찰하여 측정한다. 측정 위치는 적층 방향(T)의 중앙부로 한다.

Ni 도금층 및 Sn 도금층의 두께는 형광 X선 막두께계를 이용하여 측정한다. Ni 도금층의 두께를 측정할 때에는, 엔스트립(Enstrip) 또는 멜스트립(Melstrip) 등의 박리제를 이용하여 Sn 도금층을 제거하고, Ni 도금층을 노출시킨 후에 측정을 실시한다.

이하, 본 발명의 한 실시형태에 따른 적층 세라믹 콘덴서(100)의 제조 방법에 대해 설명한다. 또한, 이하에 나타내는 적층 세라믹 콘덴서(100)의 제조 방법은, 제조 과정의 도중 단계까지 일괄하여 가공 처리를 실시함으로써 머더(mother) 적층체를 제작하고, 그 후에 머더 적층체를 분단하여 개편화(個片化)하며, 개편화 후의 연질 적층체에 가공 처리를 더 실시함으로써 복수의 적층 세라믹 콘덴서(100)를 동시에 대량으로 생산하는 방법이다.

적층 세라믹 콘덴서(100)를 제조할 때에는, 우선, 세라믹 슬러리가 조제된다. 구체적으로는, 세라믹스 분말, 바인더 및 용제 등이 소정의 배합 비율로 혼합되고, 이로써 세라믹 슬러리가 형성된다.

다음으로, 세라믹 그린 시트가 형성된다. 구체적으로는, 세라믹 슬러리가 캐리어 필름 상에서 다이 코터, 그라비어(gravure) 코터, 또는 마이크로 그라비어 코터 등을 이용하여 시트 형상으로 성형됨으로써, 세라믹 그린 시트가 형성된다.

다음으로, 머더 시트가 형성된다. 구체적으로는, 세라믹 그린 시트에 도전성 페이스트가 소정의 패턴을 가지도록 스크린 인쇄법 또는 그라비어 인쇄법 등을 이용하여 인쇄됨으로써, 세라믹 그린 시트 상에 소정의 도전 패턴이 마련된 머더 시트가 형성된다.

또한, 머더 시트로는, 도전 패턴을 가지는 머더 시트 외에 도전 패턴이 형성되어 있지 않은 세라믹 그린 시트도 준비된다.

다음으로, 머더 시트가 적층된다. 구체적으로는, 제1 외층부(X1)를 구성하는, 도전 패턴이 형성되어 있지 않은 머더 시트가 소정 매수 적층되고, 그 위에 내층부(C)를 구성하는, 도전 패턴이 형성된 복수의 머더 시트가 순차 적층되며, 그 위에 제2 외층부(X2)를 구성하는, 도전 패턴이 형성되어 있지 않은 머더 시트가 소정 매수 적층됨으로써, 머더 시트군이 구성된다.

다음으로, 머더 시트군이 압착된다. 정수압 프레스 또는 강체(剛體) 프레스에 의해 머더 시트 군이 적층 방향(T)을 따라 가압되어 압착됨으로써, 머더 적층체가 형성된다.

다음으로, 머더 적층체가 분단된다. 구체적으로는, 프레스 커팅(press-cutting) 또는 다이싱(dicing)에 의해 머더 적층체가 매트릭스 형상으로 분단되어, 복수의 연질 적층체로 개편화된다.

다음으로, 연질 적층체가 배럴 연마된다. 구체적으로는, 연질 적층체가 세라믹 재료보다도 경도가 높은 미디어 볼과 함께 배럴이라고 불리는 작은 상자 내에 봉입되고, 해당 배럴을 회전시킴으로써, 연질 적층체의 모서리부 및 능선부에 곡면 형상의 라운드형을 가지게 된다.

다음으로, 연질 적층체가 소성된다. 구체적으로는, 연질 적층체가 소정의 온도로 가열되고, 이로써 유전체 세라믹스 재료가 소성된다. 소성 온도는, 유전체 세라믹스 재료의 종류에 따라 적절히 설정되고, 예를 들면, 900℃ 이상 1300℃ 이하의 범위 내에서 설정된다.

다음으로, 적층체(110)의 표면에 하부전극층이 형성된다. 구체적으로는, 제1 외부전극(120) 및 제2 외부전극(130)의 각각의 하부전극층이, 각종의 박막 형성법, 각종의 인쇄법 또는 디핑법(dipping method) 등에 의해 형성된다. 예를 들면, 디핑법에 의해 하부전극층을 형성하는 경우, 적층체(110)의 제1 단면(115) 및 제2 단면(116)에 도전성 페이스트를 도포한 후, 도전성 페이스트를 베이킹한다. 도전성 페이스트는 유기 용제와 금속 입자와 유리를 포함한다. 본 실시형태에서는, 베이킹 온도는 840℃이다.

다음으로, 도금 처리에 의해 하부전극층을 덮도록 도금층이 형성된다. 도금층이 형성됨으로써, 제1 외부전극(120) 및 제2 외부전극(130)이 구성된다.

상기의 일련의 공정을 거침으로써, 적층 세라믹 콘덴서(100)가 제조된다.

도 6은, 본 발명의 한 실시형태에 따른 적층 세라믹 콘덴서의 실장 구조체의 구성을 나타내는 단면도이다. 도 6에 나타내는 바와 같이, 본 발명의 한 실시형태에 따른 적층 세라믹 콘덴서(100)의 실장 구조체는, 적층 세라믹 콘덴서(100)와, 적층 세라믹 콘덴서(100)가 표면에 실장된 기판(10)을 포함한다. 적층체(110)의 적층 방향(T)은 기판(10)의 표면에 대하여 수직이다. 적층 세라믹 콘덴서(100)의 제2 주면(112)과 기판(10)의 표면이 서로 대향하고 있다.

기판(10)의 표면에는, 적층 세라믹 콘덴서(100)의 제1 외부전극(120) 및 제2 외부전극(130)에 대응하여, 한 쌍의 랜드(11)가 마련되어 있다. 한 쌍의 랜드(11) 중 한쪽과 제1 외부전극(120)은 솔더(12)에 의해 서로 접합되어 있다. 한 쌍의 랜드(11) 중 다른 쪽과 제2 외부전극(130)은 솔더(12)에 의해 서로 접합되어 있다.

이하, 적층 세라믹 콘덴서의 실장 구조체에서, (L1+L2)/L0와, (W1+W2)/W0와, (T1+T2)/T0의 대소 관계를 변경하여, 적층 세라믹 콘덴서의 정전 용량, 및 적층 세라믹 콘덴서가 실장되어 있는 기판의 진동의 진폭의, 각각의 변화를 시뮬레이션 해석한 실험예에 대해 설명한다.

본 실험예에서는, 26종류의 적층 세라믹 콘덴서의 실장 구조체의 샘플에 대해 시뮬레이션 해석을 실시하였다. 표 1은, 샘플 1~샘플 26의 각각의, 치수 조건, 적층 세라믹 콘덴서의 정전 용량, 및 적층 세라믹 콘덴서가 실장되어 있는 기판의 진동의 진폭을 나타내는 표이다.

표 1에 나타내는 바와 같이, 샘플 1~샘플 26의 각각에서 L0=1.148㎜, W0=0.678㎜, T0=0.675㎜로 하였다. 샘플 1~샘플 26의 각각에서 L1=L2, W1=W2, T1=T2로 하였다.

L1 및 L2의 각각은, 샘플 1에서는 60㎛, 샘플 2에서는 60㎛, 샘플 3에서는 60㎛, 샘플 4에서는 60㎛, 샘플 5에서는 60㎛, 샘플 6에서는 60㎛, 샘플 7에서는 60㎛, 샘플 8에서는 100㎛, 샘플 9에서는 110㎛, 샘플 10에서는 120㎛, 샘플 11에서는 130㎛, 샘플 12에서는 140㎛, 샘플 13에서는 150㎛, 샘플 14에서는 160㎛, 샘플 15에서는 170㎛, 샘플 16에서는 180㎛, 샘플 17에서는 190㎛, 샘플 18에서는 200㎛, 샘플 19에서는 210㎛, 샘플 20에서는 220㎛, 샘플 21에서는 230㎛, 샘플 22에서는 240㎛, 샘플 23에서는 250㎛, 샘플 24에서는 280㎛, 샘플 25에서는 300㎛, 샘플 26에서는 310㎛로 하였다.

W1 및 W2의 각각은, 샘플 1에서는 60㎛, 샘플 2에서는 100㎛, 샘플 3에서는 150㎛, 샘플 4에서는 200㎛, 샘플 5에서는 60㎛, 샘플 6에서는 60㎛, 샘플 7에서는 60㎛, 샘플 8에서는 60㎛, 샘플 9에서는 60㎛, 샘플 10에서는 60㎛, 샘플 11에서는 60㎛, 샘플 12에서는 60㎛, 샘플 13에서는 60㎛, 샘플 14에서는 60㎛, 샘플 15에서는 60㎛, 샘플 16에서는 60㎛, 샘플 17에서는 60㎛, 샘플 18에서는 60㎛, 샘플 19에서는 60㎛, 샘플 20에서는 60㎛, 샘플 21에서는 60㎛, 샘플 22에서는 60㎛, 샘플 23에서는 60㎛, 샘플 24에서는 60㎛, 샘플 25에서는 60㎛, 샘플 26에서는 60㎛로 하였다.

T1 및 T2의 각각은, 샘플 1에서는 60㎛, 샘플 2에서는 60㎛, 샘플 3에서는 60㎛, 샘플 4에서는 60㎛, 샘플 5에서는 100㎛, 샘플 6에서는 150㎛, 샘플 7에서는 200㎛, 샘플 8에서는 60㎛, 샘플 9에서는 60㎛, 샘플 10에서는 60㎛, 샘플 11에서는 60㎛, 샘플 12에서는 60㎛, 샘플 13에서는 60㎛, 샘플 14에서는 60㎛, 샘플 15에서는 60㎛, 샘플 16에서는 60㎛, 샘플 17에서는 60㎛, 샘플 18에서는 60㎛, 샘플 19에서는 60㎛, 샘플 20에서는 60㎛, 샘플 21에서는 60㎛, 샘플 22에서는 60㎛, 샘플 23에서는 60㎛, 샘플 24에서는 60㎛, 샘플 25에서는 60㎛, 샘플 26에서는 60㎛로 하였다.

(L1+L2)/L0는, 샘플 1에서는 0.105, 샘플 2에서는 0.105, 샘플 3에서는 0.105, 샘플 4에서는 0.105, 샘플 5에서는 0.105, 샘플 6에서는 0.105, 샘플 7에서는 0.105, 샘플 8에서는 0.174, 샘플 9에서는 0.192, 샘플 10에서는 0.209, 샘플 11에서는 0.226, 샘플 12에서는 0.244, 샘플 13에서는 0.261, 샘플 14에서는 0.279, 샘플 15에서는 0.296, 샘플 16에서는 0.314, 샘플 17에서는 0.331, 샘플 18에서는 0.348, 샘플 19에서는 0.366, 샘플 20에서는 0.383, 샘플 21에서는 0.401, 샘플 22에서는 0.418, 샘플 23에서는 0.436, 샘플 24에서는 0.488, 샘플 25에서는 0.523, 샘플 26에서는 0.540이다.

(W1+W2)/W0는, 샘플 1에서는 0.177, 샘플 2에서는 0.295, 샘플 3에서는 0.442, 샘플 4에서는 0.590, 샘플 5에서는 0.177, 샘플 6에서는 0.177, 샘플 7에서는 0.177, 샘플 8에서는 0.177, 샘플 9에서는 0.177, 샘플 10에서는 0.177, 샘플 11에서는 0.177, 샘플 12에서는 0.177, 샘플 13에서는 0.177, 샘플 14에서는 0.177, 샘플 15에서는 0.177, 샘플 16에서는 0.177, 샘플 17에서는 0.177, 샘플 18에서는 0.177, 샘플 19에서는 0.177, 샘플 20에서는 0.177, 샘플 21에서는 0.177, 샘플 22에서는 0.177, 샘플 23에서는 0.177, 샘플 24에서는 0.177, 샘플 25에서는 0.177, 샘플 26에서는 0.177이다.

(T1+T2)/T0는, 샘플 1에서는 0.178, 샘플 2에서는 0.178, 샘플 3에서는 0.178, 샘플 4에서는 0.178, 샘플 5에서는 0.296, 샘플 6에서는 0.444, 샘플 7에서는 0.593, 샘플 8에서는 0.178, 샘플 9에서는 0.178, 샘플 10에서는 0.178, 샘플 11에서는 0.178, 샘플 12에서는 0.178, 샘플 13에서는 0.178, 샘플 14에서는 0.178, 샘플 15에서는 0.178, 샘플 16에서는 0.178, 샘플 17에서는 0.178, 샘플 18에서는 0.178, 샘플 19에서는 0.178, 샘플 20에서는 0.178, 샘플 21에서는 0.178, 샘플 22에서는 0.178, 샘플 23에서는 0.178, 샘플 24에서는 0.178, 샘플 25에서는 0.178, 샘플 26에서는 0.178이다.

따라서, 샘플 1, 8에서는, (L1+L2)/L0＜(W1+W2)/W0 및, (L1+L2)/L0＜(T1+T2)/T0이다. 샘플 2~샘플 4에서는, (W1+W2)/W0＞(L1+L2)/L0 및, (W1+W2)/W0＞(T1+T2)/T0이다. 샘플 5~샘플 7에서는, (T1+T2)/T0＞(L1+L2)/L0 및, (T1+T2)/T0＞(W1+W2)/W0이다. 샘플 9~샘플 26에서는, (L1+L2)/L0＞(W1+W2)/W0 및, (L1+L2)/L0＞(T1+T2)/T0이다.

적층 세라믹 콘덴서의 정전 용량은, 샘플 1에서는 10.0㎌, 샘플 2에서는 8.48㎌, 샘플 3에서는 6.58㎌, 샘플 4에서는 4.69㎌, 샘플 5에서는 8.45㎌, 샘플 6에서는 6.50㎌, 샘플 7에서는 4.56㎌, 샘플 8에서는 9.17㎌, 샘플 9에서는 8.97㎌, 샘플 10에서는 8.76㎌, 샘플 11에서는 8.55㎌, 샘플 12에서는 8.35㎌, 샘플 13에서는 8.14㎌, 샘플 14에서는 7.93㎌, 샘플 15에서는 7.72㎌, 샘플 16에서는 7.52㎌, 샘플 17에서는 7.31㎌, 샘플 18에서는 7.10㎌, 샘플 19에서는 6.90㎌, 샘플 20에서는 6.69㎌, 샘플 21에서는 6.48㎌, 샘플 22에서는 6.28㎌, 샘플 23에서는 6.07㎌, 샘플 24에서는 5.45㎌, 샘플 25에서는 5.04㎌, 샘플 26에서는 4.83㎌이 되었다.

적층 세라믹 콘덴서가 실장되어 있는 기판의 진동의 진폭은, 샘플 1에서는 26.53㎚, 샘플 2에서는 24.07㎚, 샘플 3에서는 20.13㎚, 샘플 4에서는 15.25㎚, 샘플 5에서는 19.97㎚, 샘플 6에서는 13.96㎚, 샘플 7에서는 10.29㎚, 샘플 8에서는 22.32㎚, 샘플 9에서는 21.32㎚, 샘플 10에서는 20.30㎚, 샘플 11에서는 19.26㎚, 샘플 12에서는 18.15㎚, 샘플 13에서는 17.15㎚, 샘플 14에서는 15.72㎚, 샘플 15에서는 14.40㎚, 샘플 16에서는 13.14㎚, 샘플 17에서는 11.85㎚, 샘플 18에서는 10.47㎚, 샘플 19에서는 9.32㎚, 샘플 20에서는 8.17㎚, 샘플 21에서는 7.24㎚, 샘플 22에서는 6.30㎚, 샘플 23에서는 5.33㎚, 샘플 24에서는 3.88㎚, 샘플 25에서는 3.50㎚, 샘플 26에서는 3.41㎚가 되었다.

도 7은, 본 실험예의 결과를 나타내는 그래프이다. 도 7에서는 세로축에, 적층 세라믹 콘덴서가 실장되어 있는 기판의 진동의 진폭(㎚), 가로축에, 적층 세라믹 콘덴서의 정전 용량(㎌)을 나타내고 있다.

적층 세라믹 콘덴서의 실장 구조체로는, 적층 세라믹 콘덴서의 정전 용량이 7㎌ 이상임과 함께, 적층 세라믹 콘덴서가 실장되어 있는 기판의 진동의 진폭이 19㎚ 이하인 것이 바람직하다. 도 7에서는, 적층 세라믹 콘덴서의 정전 용량이 7㎌인 위치, 및 적층 세라믹 콘덴서가 실장되어 있는 기판의 진동의 진폭이 19㎚인 위치의 각각을 2점쇄선으로 나타내고 있다. 상기의 바람직한 조건을 충족시키는 샘플은, 도 7의 그래프에서 2개의 2점쇄선으로 구분된 4개의 영역 내의 오른쪽 아래 영역 내에 위치하는 샘플 12~샘플 18이다.

샘플 12~샘플 18의 각각은, (L1+L2)/L0＞(W1+W2)/W0 및, (L1+L2)/L0＞(T1+T2)/T0의 조건을 충족시키고, 0.244≤(L1+L2)/L0≤0.348의 조건도 충족시키고 있다.

(L1+L2)/L0＞(W1+W2)/W0 및, (L1+L2)/L0＞(T1+T2)/T0의 조건을 충족시킴으로써, 도 6에 나타내는 적층 세라믹 콘덴서(100)에 전압이 인가되었을 때의, 적층체(110)의 제1 단면(115) 및 제2 단면(116)에 생기는 일그러짐이 작아진다. 그 때문에, 제1 외부전극(120), 솔더(12) 및 랜드(11)를 통해 기판(10)에 전파되는 진동이 작아진다. 마찬가지로, 제2 외부전극(130), 솔더(12) 및 랜드(11)를 통해 기판(10)에 전파되는 진동이 작아진다. 그 결과, 기판(10)의 진동의 진폭이 작아진다.

또한, 적층 세라믹 콘덴서(100)는 L0＞W0 및, L0＞T0의 조건을 충족시키고 있다. 그 때문에, 기판(10)의 진동의 진폭을 작게 하기 위해, (W1+W2)/W0 또는 (T1+T2)/T0를 크게 하는 경우와 비교하여, (L1+L2)/L0를 크게 하는 편이, 도 2~도 6에 나타내는 내층부(C)의 체적을 크게 확보할 수 있다. 그 결과, 도 7에 나타내는 바와 같이, (W1+W2)/W0＞(L1+L2)/L0 및, (W1+W2)/W0＞(T1+T2)/T0인 샘플 2~샘플 4, 및 (T1+T2)/T0＞(L1+L2)/L0 및, (T1+T2)/T0＞(W1+W2)/W0인 샘플 5~샘플 7과 비교하여, (L1+L2)/L0＞(W1+W2)/W0 및, (L1+L2)/L0＞(T1+T2)/T0인 샘플 9~샘플 26에서는, 적층 세라믹 콘덴서의 정전 용량의 저감을 억제하면서, 적층 세라믹 콘덴서가 실장되어 있는 기판의 진동의 진폭을 저감하여, 적층 세라믹 콘덴서에 의해 생기는 울림을 저감할 수 있다.

또한, 적층 세라믹 콘덴서(100)는, T1=T2임으로써 기판(10) 상에 실장될 때의 적층 세라믹 콘덴서(100)의 제1 주면(111)과 제2 주면(112) 중 어느 쪽이 기판(10)의 표면과 대향하고 있어도 울림을 효과적으로 저감할 수 있기 때문에, 적층 세라믹 콘덴서(100)의 기판(10) 상에 대한 실장이 용이하다.

적층 세라믹 콘덴서(100)는, 길이 방향(L)의 치수가 2.0㎜ 이하이고, 폭 방향(W)의 치수가 1.25㎜ 이하이며, 적층 방향(T)의 치수가 1.25㎜ 이하인, 소형이고 고용량의 적층 세라믹 콘덴서이다. 본 실시형태에 따른 적층 세라믹 콘덴서(100)의 구성에 의해, 적층 세라믹 콘덴서(100)의 정전 용량의 저감을 억제하면서 적층 세라믹 콘덴서(100)에 의해 생기는 울림을 저감할 수 있는 것은, 대형 또는 저용량의 적층 세라믹 콘덴서에는 요구되지 않는, 소형이고 고용량의 적층 세라믹 콘덴서에서의 현저한 효과이다.

또한, 도 7에 나타내는 바와 같이, (L1+L2)/L0＞(W1+W2)/W0 및, (L1+L2)/L0＞(T1+T2)/T0인 샘플 9~샘플 26에서, L1(L2)=W1(W2)=T1(T2)인 샘플 1의 적층 세라믹 콘덴서의 정전 용량에 대하여, 50% 이상의 정전 용량을 확보하기 위해서는 (L1+L2)/L0＜0.53인 것이 필요하고, 66.7% 이상의 정전 용량을 확보하기 위해서는 (L1+L2)/L0＜0.39인 것이 필요하며, 75% 이상의 정전 용량을 확보하기 위해서는 (L1+L2)/L0＜0.32인 것이 필요하다.

도 7에 나타내는 바와 같이, (L1+L2)/L0＞(W1+W2)/W0 및, (L1+L2)/L0＞(T1+T2)/T0인 샘플 9~샘플 26에서, L1(L2)=W1(W2)=T1(T2)인 샘플 1의 적층 세라믹 콘덴서가 실장되어 있는 기판의 진동의 진폭에 대하여, 80% 이하로 진폭을 저감하기 위해서는 (L1+L2)/L0≥0.2인 것이 필요하고, 65% 이하로 진폭을 저감하기 위해서는 (L1+L2)/L0≥0.26인 것이 필요하며, 50% 이하로 진폭을 저감하기 위해서는 (L1+L2)/L0≥0.31인 것이 필요하다.

본 발명의 실시형태에 대해 설명했지만, 이번 개시된 실시형태는 모든 점에서 예시이며 제한적인 것이 아니라고 생각되어야 한다. 본 발명의 범위는 청구범위에 의해 나타나고, 청구범위와 균등한 의미 및 범위 내에서의 모든 변경이 포함되는 것이 의도된다.

Claims

적층 방향을 따라 교대로 적층된 복수의 유전체층 및 복수의 내부전극층을 포함하고, 상기 적층 방향에서 마주 보는 제1 주면(主面) 및 제2 주면과, 상기 적층 방향에 직교하는 폭 방향에서 마주 보는 제1 측면 및 제2 측면과, 상기 적층 방향 및 상기 폭 방향의 양쪽에 직교하는 길이 방향에서 마주 보는 제1 단면(端面) 및 제2 단면을 포함하는 적층체와,
상기 제1 단면에 마련된 제1 외부전극과,
상기 제2 단면에 마련된 제2 외부전극을 포함하며,
상기 복수의 내부전극층은, 상기 제1 외부전극과 접속된 제1 내부전극층, 및 상기 제2 외부전극과 접속된 제2 내부전극층을 포함하고,
상기 적층체는, 상기 제1 내부전극층 및 상기 제2 내부전극층의 서로 대향하고 있는 대향부가 상기 적층 방향으로 적층되어 정전 용량을 가지고 있는 내층부와, 상기 적층 방향에서 상기 내층부의 제1 주면 측에 위치하는 제1 외층부와, 상기 적층 방향에서 상기 내층부의 제2 주면 측에 위치하는 제2 외층부와, 상기 폭 방향에서 상기 내층부의 제1 측면 측에 위치하는 제1 사이드 마진(side margin)과, 상기 폭 방향에서 상기 내층부의 제2 측면 측에 위치하는 제2 사이드 마진과, 상기 길이 방향에서 상기 내층부의 제1 단면 측에 위치하는 제1 엔드 마진(end margin)과, 상기 길이 방향에서 상기 내층부의 제2 단면 측에 위치하는 제2 엔드 마진으로 구획되며,
상기 적층체의 상기 길이 방향의 치수를 L0, 상기 적층체의 상기 폭 방향의 치수를 W0, 상기 적층체의 상기 적층 방향의 치수를 T0, 상기 제1 외층부의 상기 적층 방향의 치수를 T1, 상기 제2 외층부의 상기 적층 방향의 치수를 T2, 상기 제1 사이드 마진의 상기 폭 방향의 치수를 W1, 상기 제2 사이드 마진의 상기 폭 방향의 치수를 W2, 상기 제1 엔드 마진의 상기 길이 방향의 치수를 L1, 및 상기 제2 엔드 마진의 상기 길이 방향의 치수를 L2로 규정한 경우에,
(L1+L2)/L0＞(W1+W2)/W0 및, (L1+L2)/L0＞(T1+T2)/T0의 조건을 충족시키고,
0.244≤(L1+L2)/L0≤0.348인 것을 특징으로 하는 적층 세라믹 콘덴서.
제1항에 있어서,
T1=T2인 것을 특징으로 하는 적층 세라믹 콘덴서.
제1항 또는 제2항에 기재된 적층 세라믹 콘덴서와,
상기 적층 세라믹 콘덴서가 표면에 실장된 기판을 포함하고,
상기 적층 방향은, 상기 기판의 상기 표면에 대하여 수직인 것을 특징으로 하는 적층 세라믹 콘덴서의 실장 구조체.