KR20180034318A - 결정질 산화물 반도체 박막, 결정질 산화물 반도체 박막의 제조 방법 및 박막 트랜지스터 - Google Patents

결정질 산화물 반도체 박막, 결정질 산화물 반도체 박막의 제조 방법 및 박막 트랜지스터 Download PDF

Info

Publication number
KR20180034318A
KR20180034318A KR1020177034668A KR20177034668A KR20180034318A KR 20180034318 A KR20180034318 A KR 20180034318A KR 1020177034668 A KR1020177034668 A KR 1020177034668A KR 20177034668 A KR20177034668 A KR 20177034668A KR 20180034318 A KR20180034318 A KR 20180034318A
Authority
KR
South Korea
Prior art keywords
thin film
oxide semiconductor
semiconductor thin
crystalline oxide
mobility
Prior art date
Application number
KR1020177034668A
Other languages
English (en)
Other versions
KR102530123B1 (ko
Inventor
가즈요시 이노우에
후토시 우츠노
유키 츠루마
시게카즈 도마이
가즈아키 에바타
Original Assignee
이데미쓰 고산 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이데미쓰 고산 가부시키가이샤 filed Critical 이데미쓰 고산 가부시키가이샤
Publication of KR20180034318A publication Critical patent/KR20180034318A/ko
Application granted granted Critical
Publication of KR102530123B1 publication Critical patent/KR102530123B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01G—COMPOUNDS CONTAINING METALS NOT COVERED BY SUBCLASSES C01D OR C01F
    • C01G15/00—Compounds of gallium, indium or thallium
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C23C14/086—Oxides of zinc, germanium, cadmium, indium, tin, thallium or bismuth
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58—After-treatment
    • C23C14/5806—Thermal treatment
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B1/00—Single-crystal growth directly from the solid state
    • C30B1/02—Single-crystal growth directly from the solid state by thermal treatment, e.g. strain annealing
    • C30B1/023—Single-crystal growth directly from the solid state by thermal treatment, e.g. strain annealing from solids with amorphous structure
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/16—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01P—INDEXING SCHEME RELATING TO STRUCTURAL AND PHYSICAL ASPECTS OF SOLID INORGANIC COMPOUNDS
    • C01P2002/00—Crystal-structural characteristics
    • C01P2002/50—Solid solutions
    • C01P2002/52—Solid solutions containing elements as dopants
    • C01P2002/54—Solid solutions containing elements as dopants one element only
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01P—INDEXING SCHEME RELATING TO STRUCTURAL AND PHYSICAL ASPECTS OF SOLID INORGANIC COMPOUNDS
    • C01P2002/00—Crystal-structural characteristics
    • C01P2002/70—Crystal-structural characteristics defined by measured X-ray, neutron or electron diffraction data
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01P—INDEXING SCHEME RELATING TO STRUCTURAL AND PHYSICAL ASPECTS OF SOLID INORGANIC COMPOUNDS
    • C01P2004/00—Particle morphology
    • C01P2004/60—Particles characterised by their size
    • C01P2004/61—Micrometer sized, i.e. from 1-100 micrometer
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01P—INDEXING SCHEME RELATING TO STRUCTURAL AND PHYSICAL ASPECTS OF SOLID INORGANIC COMPOUNDS
    • C01P2006/00—Physical properties of inorganic compounds
    • C01P2006/40—Electric properties

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Thermal Sciences (AREA)
  • Thin Film Transistor (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Physical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

산화인듐을 주성분으로 함유하고, 단일의 결정 방위를 갖는 표면 결정 입자를 함유하는 것을 특징으로 하는 결정질 산화물 반도체 박막이 제공된다.

Description

결정질 산화물 반도체 박막, 결정질 산화물 반도체 박막의 제조 방법 및 박막 트랜지스터{CRYSTALLINE OXIDE SEMICONDUCTOR THIN FILM, METHOD FOR PRODUCING CRYSTALLINE OXIDE SEMICONDUCTOR THIN FILM, AND THIN FILM TRANSISTOR}
본 발명은, 결정질 산화물 반도체 박막에 관한 것으로서, 특히 액정 디스플레이나 유기 EL 디스플레이 등의 표시 장치 등에 사용되는 박막 트랜지스터 (TFT) 의 결정질 산화물 반도체 박막에 관한 것이다. 본 발명의 결정질 산화물 반도체 박막은, 태양 전지나, 액정 소자, 유기 일렉트로 루미네선스 소자, 무기 일렉트로 루미네선스 소자 등의 표시 소자나 파워 반도체 소자, 터치 패널 등의 전자 기기에 바람직하게 사용할 수 있고, 이것들은 전기 기기나 차량에 바람직하게 사용할 수 있다.
TFT 에 사용되는 아모르퍼스 (비정질) 산화물 반도체는, 범용의 아모르퍼스 실리콘 (a-Si) 에 비해 높은 캐리어 이동도를 갖고, 광학 밴드 갭이 크고, 저온에서 성막할 수 있기 때문에, 대형·고해상도·고속 구동이 요구되는 차세대 디스플레이나, 내열성이 낮은 수지 기판 등으로의 적용이 기대되고 있다. 상기 산화물 반도체 (막) 의 형성에 있어서는, 당해 막과 동일한 재료의 스퍼터링 타깃을 스퍼터링하는 스퍼터링법이 바람직하게 사용되고 있다. 이것은, 스퍼터링법으로 형성된 박막이, 이온 플레이팅법이나 진공 증착법, 전자빔 증착법으로 형성된 박막에 비해, 막면 방향 (막면 내) 에 있어서의 성분 조성이나 막두께 등의 면내 균일성이 우수하고, 스퍼터링 타깃과 동일한 성분 조성의 박막을 형성할 수 있기 때문이다. 스퍼터링 타깃은, 통상적으로 산화물 분말을 혼합, 소결하고, 기계 가공을 거쳐 형성된다.
표시 장치에 사용되는 산화물 반도체의 조성으로서 가장 개발이 진행되고 있는 것은, In 함유의 In-Ga-Zn-O 비정질 산화물 반도체이다 (예를 들어, 특허문헌 1 ∼ 4 참조). 또한, 최근에는, TFT 의 높은 이동도나 신뢰성의 향상을 목적으로 하여, In 을 주성분으로 하고, 첨가 원소의 종류나 농도를 변경하는 시도가 이루어지고 있다 (예를 들어, 특허문헌 5 참조).
또, 특허문헌 6 및 7 에서는, In-Al 계의 스퍼터링 타깃이 보고되어 있다.
특허문헌 8 의 비교예 6 에, 조성이 Al/(In ＋ Al) ＝ 0.125 인 산화물 박막이 기재되어 있다.
일본 공개특허공보 2008-214697호 일본 공개특허공보 2008-163441호 일본 공개특허공보 2008-163442호 일본 공개특허공보 2012-144410호 일본 공개특허공보 2011-222557호 일본 공개특허공보 2011-249570호 국제공개 2010/070944호 국제공개 2012/090490호
산화물 반도체는, 비정질 산화물 반도체와 결정질 산화물 반도체로 분류할 수 있다.
비정질 산화물 반도체의 캐리어는, 산소 결손에 의해 발생하는 전자에 의해 구성되게 된다.
일방의 결정질 산화물 반도체는, 결정질의 박막으로 함으로써, 높은 이동도의 TFT 가 얻어지는 것이 보고되어 있다. 그러나, 결정질 박막은, TFT 제조의 각 공정에서의 다양한 열 부하, 산화 부하, 환원 부하 등에 의해 캐리어 밀도가 변동된다. 예를 들어, 산화물 박막을 급격한 승온 속도로 가열 결정화시키면 방사상으로 결정 성장이 일어나고, 그것에 의해 결정 방위가 방사상이 되어, 결정립 내부에 캐리어 밀도의 변동의 원인이 되는 다수의 격자 결함을 만들게 된다. 그 때문에, 결정질 산화물 반도체 박막에서는, 아직 캐리어 밀도가 변동되는 과제를 안고 있어, TFT 특성의 변동을 억제할 수 없었다.
또, 표시 장치용 산화물 반도체막의 이동도나 신뢰성을 높이는 데에 있어서는, 산화물 반도체의 에너지 갭 내에 존재하는 트랩을 저감시키는 것이 중요하다. 그 하나의 수법으로서 스퍼터 중에 챔버 내에 물을 도입하여, 보다 효과적으로 산화시키는 방법이 있다 (예를 들어, 특허문헌 8). 물은 플라즈마 중에서 분해되어, 매우 강한 산화력을 나타내는 OH 라디칼이 되어, 산화물 반도체의 트랩을 줄이는 효과가 있다. 그런데, 물을 도입하는 프로세스는, 수중에 용입된 산소나 질소를 미리 충분히 탈기시킬 필요가 있는 것 외에, 배관의 부식 대책 등 새로운 대책이 필요해지는 문제가 있었다.
전술한 특허문헌 8 의 비교예 6 에 기재된, 조성이 Al/(In ＋ Al) ＝ 0.125 인 산화물 박막에서는, 알루미늄의 함유량이 12.5 원자％ 로 많다. 알루미늄의 비정질화 효과 때문에 잘 결정화되지 않게 되어 있는 것에, 추가로 물을 존재시켜 성막함으로써 추가적인 비정질화의 효과가 합쳐져, 성막 후에 300 ℃ 에서 가열해도 미결정만 생성되었다. 따라서, 캐리어 밀도가 변동되는 과제가 해결되지 않아, TFT 특성의 변동을 억제할 수 없었던 것으로 생각된다.
본 발명의 목적은, 안정적인 캐리어 밀도를 갖는 결정질 산화물 반도체 박막, 및 이것을 박막 트랜지스터의 채널층으로서 사용하였을 때에 포화 이동도가 높은 박막 트랜지스터를 제공하는 것이다.
그래서, 본 발명자들은, 산화인듐을 주성분으로 하는 산화물 박막을, 물 등의 불순물을 도입하지 않고 성막하고, 가열하여, 단일의 결정 방위를 갖는 표면 결정 입자를 함유하는 결정질 산화물 반도체 박막을 얻었다. 산화물 박막의 결정 상태를 상기와 같이 함으로써 결정이 안정화되어, 산화물 박막의 캐리어 밀도의 변동, 나아가서는 TFT 특성의 변동을 억제할 수 있음을 알아냈다.
또한, 결정질 산화물 반도체 박막이 산소와의 결합력이 높은 산화알루미늄을 함유하는 경우에는, TFT 제조 공정에서의 다양한 열 부하, 산화 부하, 환원 부하 등에 의한 캐리어 밀도의 변동을 억제하여, 보다 안정적인 산화물 반도체 박막이 얻어짐을 알아내어, 본 발명을 완성시켰다.
본 발명에 의하면, 이하의 결정질 산화물 반도체 박막, 및 결정질 산화물 반도체 박막의 제조 방법 등이 제공된다.
1. 산화인듐을 주성분으로 하고, 단일의 결정 방위를 갖는 표면 결정 입자를 함유하는 것을 특징으로 하는 결정질 산화물 반도체 박막.
2. 전자선 후방 산란 해석법으로 관찰하였을 때, 표면의 결정 상태가 패싯상인 결정 입자가 관찰되는 것을 특징으로 하는, 1 에 기재된 결정질 산화물 반도체 박막.
3. 상기 표면의 결정 상태가 패싯상인 결정 입자가 차지하는 면적이 50 ％ 이상인 것을 특징으로 하는, 1 또는 2 에 기재된 결정질 산화물 반도체 박막.
4. 인듐 원소 이외의 정 (正) 3 가의 금속 원소로 이루어지는 군에서 선택되는 1 종 이상의 원소를 함유하는 것을 특징으로 하는, 1 ∼ 3 중 어느 하나에 기재된 결정질 산화물 반도체 박막.
5. 상기 인듐 원소 이외의 정 3 가의 금속 원소의 함유량이, 상기 결정질 산화물 반도체 박막 중의 전체 금속 성분에 대하여, 8 원자％ 초과 17 원자％ 이하인 것을 특징으로 하는, 4 에 기재된 결정질 산화물 반도체 박막.
6. 상기 인듐 원소 이외의 정 3 가의 금속 원소가, 알루미늄, 갈륨, 이트륨 및 란타노이드계 원소로 이루어지는 군에서 선택되는 1 종 또는 2 종 이상인 것을 특징으로 하는, 4 또는 5 에 기재된 결정질 산화물 반도체 박막.
7. 추가로, 정 4 가의 금속 원소로 이루어지는 군에서 선택되는 1 종 이상의 원소를 함유하는 것을 특징으로 하는, 1 ∼ 6 중 어느 하나에 기재된 결정질 산화물 반도체 박막.
8. 상기 정 4 가의 금속 원소의 함유량이, 상기 결정질 산화물 반도체 박막 중의 전체 금속 성분에 대하여, 0.01 원자％ 이상 1 원자％ 이하인 것을 특징으로 하는, 7 에 기재된 결정질 산화물 반도체 박막.
9. 상기 정 4 가의 금속 원소가, 주석, 지르코늄 및 세륨으로 이루어지는 군에서 선택되는 1 종 이상인 것을 특징으로 하는, 7 또는 8 에 기재된 결정질 산화물 반도체 박막.
10. 밴드 갭이, 3.6 eV 이상인 것을 특징으로 하는, 1 ∼ 9 중 어느 하나에 기재된 결정질 산화물 반도체 박막.
11. 산화인듐을 주성분으로 하는 스퍼터링 타깃을 사용하고, 불순물 가스를 실질적으로 함유하지 않는 아르곤 및 산소의 혼합 가스를 스퍼터 가스로서 사용하여 스퍼터링에 의해 산화물 박막을 성막하는 공정, 및
얻어진 산화물 박막을 가열하는 공정
을 포함하는 것을 특징으로 하는, 1 ∼ 10 중 어느 하나에 기재된 결정질 산화물 반도체 박막의 제조 방법.
12. 상기 스퍼터 가스 중의 불순물 가스의 비율이, 0.1 체적％ 이하인 것을 특징으로 하는, 11 에 기재된 결정질 산화물 반도체 박막의 제조 방법.
13. 상기 스퍼터링 타깃이, 알루미늄, 갈륨, 이트륨 및 란타노이드계 원소로 이루어지는 군에서 선택되는 1 종 이상의 원소를 함유하는 것을 특징으로 하는, 11 또는 12 에 기재된 결정질 산화물 반도체 박막의 제조 방법.
14. 상기 가열 온도가, 250 ℃ 이상 500 ℃ 이하인 것을 특징으로 하는, 11 ∼ 13 중 어느 하나에 기재된 결정질 산화물 반도체 박막의 제조 방법.
15. 상기 가열하는 공정에 있어서, 150 ℃ 에서 250 ℃ 까지의 승온 속도가, 20 ℃/분 이하인 것을 특징으로 하는, 11 ∼ 14 중 어느 하나에 기재된 결정질 산화물 반도체 박막의 제조 방법.
16. 상기 가열 시간이, 0.1 시간 이상 5 시간 이하인 것을 특징으로 하는, 11 ∼ 14 중 어느 하나에 기재된 결정질 산화물 반도체 박막의 제조 방법.
17. 소스 전극 및 드레인 전극과, 게이트 전극과, 게이트 절연막과, 보호 절연막과, 산화물 반도체층을 갖고,
상기 산화물 반도체층은, 게이트 절연막과 보호 절연막 사이에 위치하고, 1 ∼ 10 중 어느 하나에 기재된 결정질 산화물 반도체 박막으로 이루어지는 것을 특징으로 하는 박막 트랜지스터.
18. 포화 이동도가 30 ㎠/V·sec 이상인, 17 에 기재된 박막 트랜지스터.
19. 드레인 전압 0.1 V 에 있어서, 선형 영역에서의 전계 효과 이동도의 방법으로 구한 Vg-μ 커브로부터, Vg ＝ Vth ＋ 5 의 이동도가 10 ㎠/Vs 이상이고, Vg ＝ Vth 내지 Vth ＋ 20 의 평균 이동도가 그 범위의 최대 이동도의 50 ％ 이상인 것을 특징으로 하는 17 또는 18 에 기재된 박막 트랜지스터.
20. 17 ∼ 19 중 어느 하나에 기재된 박막 트랜지스터를 사용한 전기 기기 또는 차량.
본 발명에 의하면, 안정적인 캐리어 밀도를 갖는 결정질 산화물 반도체 박막, 및 이것을 사용한 포화 이동도가 높은 박막 트랜지스터를 제공할 수 있다.
도 1a 는 산화인듐 (In2O3) 박막 표면의 결정 해석법으로서 전자선 후방 산란 회절법 (EBSD ; Electron Back Scattering Diffraction Patterns) 에 의한 방위 기준을 나타내는 도면이다.
도 1b 는 실시예 1 에서 얻어진 결정질 산화물 반도체 박막의 EBSD 화상으로서, 산화인듐 (In2O3) 박막 표면이 패싯상의 결정 상태를 나타내는 경우의 전형적인 EBSD 화상이다.
도 1c 는 비교예 1 에서 얻어진 결정질 산화물 반도체 박막의 EBSD 화상으로서, 산화인듐 (In2O3) 박막 표면이 방사상의 결정 상태를 나타내는 경우의 전형적인 EBSD 화상이다.
도 2 는 실시예 및 비교예에서 제조한 본 발명의 일 실시형태에 관련된 보텀 게이트형 박막 트랜지스터의 구조를 나타내는 개략 단면도이다.
1. 결정질 산화물 반도체 박막
본 발명에 관련된 결정질 산화물 반도체 박막은, 산화인듐을 주성분으로 하고, 단일의 결정 방위를 갖는 표면 결정 입자를 함유하는 것을 특징으로 한다.
단일의 결정 방위를 갖는 표면 결정 입자를 함유하는 결정질 박막은, 결정이 안정적이어서, TFT 제조 공정에서의 다양한 열 부하, 산화 부하, 환원 부하 등에 의한 캐리어 밀도의 변동을 억제할 수 있다. 당해 결정질 박막을 채널층으로 하는 박막 트랜지스터는 높은 포화 이동도를 달성할 수 있다.
여기서,「산화인듐을 주성분으로 한다」란, 박막을 구성하는 산화물의 50 중량％ 이상이 산화인듐인 것을 의미하며, 바람직하게는 70 중량％ 이상, 보다 바람직하게는 80 중량％ 이상, 더욱 바람직하게는 90 중량％ 이상이다. 산화인듐이 산화물의 50 중량％ 미만인 경우, 박막 트랜지스터 (TFT) 를 구성한 경우의 포화 이동도가 저하되는 경우가 있다.
「단일의 결정 방위를 갖는 표면 결정 입자를 함유한다」란, 결정 방위가 제어된 상태를 말한다. 통상적으로는, 전자선 후방 산란 회절법 (EBSD) 으로 관찰하였을 때, 당해 산화물 반도체 박막의 표면의 결정 상태가 패싯상인 결정 입자가 관찰되면,「단일의 결정 방위를 갖는 표면 결정 입자를 함유한다」고 할 수 있다.
패싯상인지 방사상인지는, EBSD 측정에 의해 용이하게 판별할 수 있다. 도 1b 에 표면 결정이 패싯상의 결정 상태를 나타내는 경우의 전형적인 EBSD 화상을 나타낸다. 도 1c 에 표면 결정이 방사상의 결정 상태를 나타내는 경우의 전형적인 EBSD 화상을 나타낸다.
패싯상의 결정 형태는, 평균 결정 입경으로는, 통상적으로 0.5 ㎛ 이상, 바람직하게는 1 ㎛ 이상, 보다 바람직하게는 2 ㎛ 이상이며, 또, 평균 입경의 상한값으로는, 통상적으로 10 ㎛ 이하이다. 결정 입자는 각각이 단일의 결정 방위를 갖고 있다. 평균 결정 입경이 0.5 ㎛ 미만이면, 미결정이 되는 경우가 있고, 10 ㎛ 이상이면, 내부에 결정 전이를 일으켜 방사상으로 되는 경우가 있다.
또한, 입경은, EBSD 에 의해 표면 형태를 확인하고 페렛 직경 (결정에 외접하는 장방형의 단변으로 한다) 을 계측함으로써 구한다.
평균 결정 입경은, 막의 중앙부 (대각선의 교점) 를 중심으로 한 프레임 내에서 관찰되는 패싯 결정의 입경을 측정하고, 그 평균값을 상가 평균으로 산출한 것이다. 프레임의 사이즈는, 통상적으로 5 ㎛ × 5 ㎛ 이지만, 막의 사이즈나 입경의 사이즈에 따라 적절히 조정한다. 프레임 내의 패싯상 결정의 수는, 5 개 이상이다. 5 개에 미치치 못한 경우에는, 프레임의 사이즈를 확대하여 관찰을 실시한다. 막 전체를 관찰해도 5 개 미만인 경우에는, 계측 가능한 결정을 계측함으로써 산출한다. 방사상의 결정 형태의 경우, 입경으로는, 통상적으로 1 ㎛ ∼ 20 ㎛ 정도의 입경을 갖고 있지만, 특히 10 ㎛ 를 초과하는 결정에서는, 그 입경 내는 단일의 결정 방위를 나타내지 않고, 중심부나 결정 단부로부터 방사상으로 결정 방위가 변화하는 결정을 갖고 있다.
표면의 결정 상태가 패싯상인 결정 입자가 차지하는 면적은, 50 ％ 이상이 바람직하고, 보다 바람직하게는 80 ％, 더욱 바람직하게는 90 ％ 이상이다. 결정 상태가 패싯상인 결정 입자가 결정질 산화물 반도체 박막의 표면을 차지하는 면적이 50 ％ 이상이면, 안정적인 캐리어 밀도를 달성할 수 있다. 방사상의 결정이 증가하면, TFT 제조 공정에서의 다양한 열 부하, 산화 부하, 환원 부하 등에 의한 캐리어 밀도의 변동을 억제하기 어려워지는 경우가 있고, 포화 이동도가 작아지거나 하는 경우가 있다.
패싯상이 아닌 결정 형태로는, 방사상의 결정 형태 외에, 아모르퍼스상 혹은 미세한 결정립 등을 들 수 있다. 상기 패싯상의 결정 상태의 입자가 차지하는 면적 이외의 부분은, 이들 형태의 입자가 차지하고 있다.
본 발명에 관련된 결정질 산화물 반도체 박막은, 인듐 원소 이외의 정 3 가의 금속 원소로 이루어지는 군에서 선택되는 1 종 이상의 원소를 함유하는 것이 바람직하다. 인듐 원소 이외의 정 3 가 금속 원소로는, 알루미늄, 갈륨, 이트륨, 란타노이드계 원소 등을 들 수 있으며, 알루미늄, 갈륨, 이트륨 및 란타노이드계 원소 중 어느 1 종 또는 2 종 이상인 것이 바람직하고, 알루미늄 및 란타노이드계 원소 중 어느 일방 또는 양방인 것이 특히 바람직하다. 또, 갈륨 및 란타노이드계 원소 중 어느 일방 또는 양방인 것도 바람직하다. 란타노이드계 원소로는, 란탄, 네오디뮴, 사마륨, 유로퓸, 가돌리늄, 테르븀, 디스프로슘, 홀뮴, 에르븀, 툴륨, 이테르븀, 루테튬이 바람직하고, 보다 바람직하게는 네오디뮴, 사마륨, 유로퓸이다.
인듐 원소 이외의 정 3 가의 금속 원소의 함유량은, 상기 결정질 산화물 반도체 박막 중의 전체 금속 성분에 대하여, 8 원자％ 초과 17 원자％ 이하인 것이 바람직하고, 10 원자％ 초과 내지 15 원자％ 이하인 것이 보다 바람직하다. 여기서, 인듐 원소 이외의 정 3 가의 금속 원소의 함유량이란, 결정질 산화물 반도체 박막에 함유되는 인듐 원소 이외의 정 3 가의 금속 원소의 합계량을 의미한다.
알루미늄, 이트륨 및 란타노이드계 원소는, 산소와의 결합력이 커서, 산소 결손에 의한 캐리어 발생을 억제하는 효과가 있고, TFT 제조 공정에서의 다양한 열 부하, CVD 성막에서의 환원 부하 등에 의한 산소 결손이 발생하는 것에서 기인하는 캐리어 밀도의 증가를 억제하는 효과가 얻어져 바람직하다.
또, 갈륨은, 결정화된 산화인듐의 격자 정수 (定數) 를 작게 하는 효과가 있고, TFT 의 이동도를 향상시키는 효과가 있는 것으로 생각되는 이유에서 바람직하다.
알루미늄 및/또는 란타노이드계 원소의 함유량은, 결정질 산화물 반도체 박막 중의 전체 금속 성분에 대하여, 8 원자％ 초과 ∼ 17 원자％ 이하인 것이 바람직하고, 10 원자％ 초과 내지 15 원자％ 이하인 것이 보다 바람직하다. 알루미늄 및/또는 이트륨의 함유량이 8 원자％ 미만에서는, 산소 결손에 의한 캐리어 밀도의 증가를 억제하는 효과가 작은 경우가 있거나, 성막시에 미결정을 발생시키거나 하는 경우가 있다. 또, 공정 중의 절연막의 성막에 사용되는 CVD 성막 중의 데미지로 산소 결손을 형성하여, 캐리어 밀도가 변동되는 경우가 있다. 한편, 17 원자％ 초과인 경우에는, 열처리에 의한 결정화 공정에서 결정화되지 않는 경우나, 미결정만 얻어지는 경우가 있어, 패싯상의 결정 형태를 얻을 수 없는 경우가 있다.
알루미늄, 이트륨, 갈륨 또는 란타노이드계 원소를 단독으로 사용하는 경우의 각각의 바람직한 함유량은, 결정질 산화물 반도체 박막 중의 전체 금속 성분에 대하여, 각각 다음의 범위인 것이 바람직하다.
10 원자％ ＜ Al ＜ 15 원자％
8 원자％ ＜ Ga ＜ 15 원자％
8 원자％ ＜ Y ＜ 15 원자％
8 원자％ ＜ 란타노이드계 원소 ＜ 15 원자％
알루미늄, 이트륨, 갈륨 및 란타노이드계 원소 중 2 종 이상을 사용하는 경우에는, 상기 서술한 바와 같이, 합계량이 8 원자％ 초과 ∼ 17 원자％ 이하의 범위가 되도록 하는 것이 좋다.
또, 알루미늄, 이트륨, 갈륨 및 란타노이드계 원소에서 선택되는 1 종 이상의 원소를 함유하는 결정질 산화물 반도체 박막은, 엘립소미터를 사용하여 측정한 광학 밴드 갭이 3.6 eV 이상으로 커져, 외광이나 유기 EL 등의 발광체로부터의 광을 받아 오작동하는 경우가 적어진다.
본 발명에 관련된 결정질 산화물 반도체 박막은, 추가로, 정 4 가의 금속 원소로 이루어지는 군에서 선택되는 1 종 이상의 원소를 함유해도 된다. 정 4 가의 금속 원소로는, 주석, 지르코늄, 세륨 등을 들 수 있으며, 주석이 특히 바람직하다.
정 4 가의 금속 원소의 함유량은, 상기 결정질 산화물 반도체 박막 중의 전체 금속 성분에 대하여, 0.01 원자％ 이상 ∼ 1.0 원자％ 이하인 것이 바람직하고, 보다 바람직하게는 0.03 원자％ ∼ 0.7 원자％ 이고, 더욱 바람직하게는 0.05 ∼ 0.5 원자％ 이다. 여기서, 정 4 가의 금속 원소의 함유량이란, 결정질 산화물 반도체 박막에 함유되는 정 4 가의 금속 원소의 합계량을 의미한다.
예를 들어 주석 원소를 함유시킴으로써, 타깃의 저항값을 낮추고, 이상 방전을 줄여 안정적인 스퍼터를 실시할 수 있기 때문에 바람직하다. 또, 박막의 결정화에 의해 캐리어를 발생시켜, TFT 제조 공정에서의 다양한 열 부하, 산화 부하 등에 의해 산소 결손이 손상되는 것에 의한 캐리어 밀도의 저하를 억제할 수 있다.
주석 원소의 함유량은, 결정질 산화물 반도체 박막 중의 전체 금속 성분에 대하여, 0.01 원자％ 초과 ∼ 1.0 원자％ 이하가 바람직하다. 주석 원소의 함유량이 0.01 원자％ 이하에서는, 결정화에 수반되는 캐리어 발생 능력이 작은 경우가 있어, 공정 중의 열부하, 산화 부하에 의해 캐리어가 저하되는 경우가 있고, 이동도가 저하되는 경우가 있다. 또, 주석 원소는, 성막 중의 타깃의 안정성에도 기여한다. 1.0 원자％ 초과에서는, 캐리어 발생 능력이 지나치게 강하여, 캐리어가 지나치게 증가하거나, 캐리어의 산란 중심이 되어 이동도가 작아지거나 하는 경우가 있다. 주석의 함유량은, 보다 바람직하게는 0.03 원자％ ∼ 0.7 원자％ 이고, 더욱 바람직하게는 0.05 ∼ 0.5 원자％ 이다.
본 발명에 관련된 결정질 산화물 반도체 박막은, 액정 디스플레이나 유기 EL 디스플레이 등의 표시 장치 등에 사용되는 박막 트랜지스터 (TFT) 등에 유용하다.
2. 결정질 산화물 반도체 박막의 제조 방법
본 발명에 관련된 결정질 산화물 반도체 박막의 제조 방법은,
산화인듐을 주성분으로 하는 스퍼터링 타깃을 사용하고, 불순물 가스를 실질적으로 함유하지 않는 아르곤 및 산소의 혼합 가스를 스퍼터 가스로서 사용하여 스퍼터링에 의해 산화물 박막을 성막하는 공정, 및
얻어진 산화물 박막을 가열하는 공정을 포함하는 것을 특징으로 한다.
산화인듐을 주성분으로 하는 스퍼터링 타깃을 사용하고, 실질적으로 불순물을 함유하지 않는 고순도 아르곤 및 고순도 산소의 혼합 가스를 스퍼터 가스로서 사용하여 스퍼터링에 의해 성막하여 얻어지는 박막은 아모르퍼스 (비정질) 산화물 박막이다. 이것을 가열함으로써 결정화시켜, 표면 결정이 단일의 결정 방위를 갖는, 바람직하게는 패싯상의 결정 상태인 결정질 산화물 반도체 박막을 얻는다.
스퍼터 가스가「불순물을 실질적으로 함유하지 않는다」란, 유리의 삽입에 수반되는 흡착수의 지입이나, 챔버의 리크나 흡착 가스 등의 배제할 수 없는 가스 (불가피 불순물 가스) 를 제외하고, 아르곤 및 산소 이외의 불순물 가스를 적극적으로 투입하지 않는 것을 의미한다. 예를 들어, 시판되는 고순도 아르곤 및 고순도 산소의 혼합 가스를 사용할 수 있다. 불순물은 가능하면 배제해야 한다.
스퍼터 가스 중의 불순물 가스의 비율은, 0.1 체적％ 이하인 것이 바람직하고, 0.05 체적％ 이하인 것이 보다 바람직하다. 불순물 가스가 많으면, 박막의 결정화를 저해하여 결정화되지 않거나, 미결정만 생성되어, 원하는 패싯상의 결정이 얻어지지 않는 경우가 있다. 고순도 아르곤이나 고순도 산소는, 순도 99 ％ 이상이 바람직하고, 99.9 % 이상이 보다 바람직하고, 더욱 바람직하게는 99.99 ％ 이상이다.
스퍼터 가스인 아르곤 및 산소의 혼합 가스 중의 산소 분압은, 5 ∼ 50 체적％ 의 범위인 것이 바람직하고, 10 ∼ 30 체적％ 의 범위인 것이 보다 바람직하다. 산소 분압이 상기 범위이면 가열시에 용이하게 결정화되어 반도체화된다. 산소 분압을 변경함으로써 얻어지는 박막의 산화 정도, 즉, 결정화의 정도를 조절할 수 있다. 산소 분압은 필요에 따라 적절히 선택하면 된다.
또, 사용하는 산화인듐을 주성분으로 하는 스퍼터링 타깃은, 알루미늄, 이트륨, 갈륨 및 란타노이드계 원소에서 선택되는 1 종 이상의 원소를 함유하고 있는 것이 바람직하다. 알루미늄 원자의 이온 반경은 0.53 Å, 갈륨 원자의 이온 반경은 0.62 Å, 이트륨 원자의 이온 반경은 0.89 Å, 란타노이드계 원소의 예를 들어 사마륨의 원자 반경은 0.96 Å 으로서, In 원자의 이온 반경 0.80 Å 과는 상이하기 때문에, 박막 형성시에 결정화를 저해하는 것을 알 수 있다. 스퍼터링 타깃이 알루미늄 원소, 이트륨 원소, 란타노이드계 원소의 예를 들어 사마륨 원소를 함유하고 있음으로써, 물 등의 불순물을 도입하지 않고 성막시에 확실하게 아모르퍼스의 산화물 박막을 얻을 수 있고, 다음 공정의 가열에 의해, 패싯상의 결정을 성장시킬 수 있다. 박막 형성시에 미결정이 발생하면, 가열 후에 패싯상의 결정이 되지 않는 경우가 있다. 이 경우, 미결정에 의한 캐리어의 산란이나 입계에서의 캐리어 산란 등에 의해, 이동도가 저하되는 경우가 있다. 이 때문에, 성막시에는 아모르퍼스 상태를 유지하는 것이 바람직하다.
또, 사용하는 산화인듐을 주성분으로 하는 스퍼터링 타깃은 갈륨 원소를 함유하고 있는 것이 바람직하다. 갈륨은, 산화인듐 중에 고용시킬 수 있고, 산화인듐의 격자 정수를 작게 할 수 있다. 이로써 최종 제품인 TFT 의 이동도가 향상되는 것으로 생각된다. 한편, 대량의 갈륨 원소를 함유시키면 결정화되지 않고 아모르퍼스화되는 경향이 있다. 이것은, 이온 반경이 작은 갈륨 원소를 산화인듐 중에 고용시킬 수 없게 되기 때문인 것으로 생각된다. 그 경우에는, 원소의 이온 반경이 큰 원소 (예를 들어, 이트륨 원소, 란타노이드계 원소의 예를 들어 사마륨 원소) 를 공존시키면 갈륨 이온을 함유함으로써 발생한 결정의 변형을 해소할 수 있고, 안정적인 산화인듐 결정을 얻을 수 있어, 안정적인 TFT 특성을 발휘할 수 있게 된다.
상기 아모르퍼스 박막을 결정화시키기 위한 가열 온도는, 250 ℃ ∼ 500 ℃ 의 범위가 바람직하고, 280 ℃ ∼ 470 ℃ 가 보다 바람직하고, 300 ℃ ∼ 450 ℃ 가 더욱 바람직하다. 250 ℃ 미만에서는, 산화물 박막이 결정화되지 않거나, 결정화되어도 결정 형태가 패싯상이 되지 않고 미세한 결정립이 되거나 하는 경우가 있다. 500 ℃ 초과에서는, 기판의 내열성이 부족하거나, 가열 장치의 비용이 지나치게 드는 경우가 있다.
상기 아모르퍼스 박막을 결정화시키기 위한 가열 시간은, 0.1 시간 이상 5 시간 이하가 바람직하고, 0.3 시간 이상 3 시간 이하가 보다 바람직하고, 0.5 시간 이상 2 시간 이하가 더욱 바람직하다. 0.1 시간 미만에서는, 가열 시간이 짧아, 결정화되지 않거나, 패싯상이 아니라 방사상의 결정 형태가 되는 경우가 있다. 5 시간보다 길어지면 가열 비용이 지나치게 들게 되어 현실적이지 않다. 또한,「가열 시간」이란, 상기 소정의 가열 온도에 도달하고 나서 강온시킬 때까지의 시간을 말한다.
패싯상의 결정을 용이하게 생성시키기 위해서는, 산소 확산 속도보다 결정화 속도를 느리게 하는 것이 바람직하다. 성막 후의 산화물 박막 중의 산소 농도가 높은 경우에는, 결정화시에 산소가 부족하지 않아, 결정화 속도를 높여 결정화시켜도 패싯상의 결정이 얻어진다. 그러나, 산소 부족의 상태에서 결정화 속도를 빠르게 하면 결정화시에 산소 결손이 발생하고, 그곳을 기점으로 결정 전이가 발생하여, 패싯상이 아니라 방사상의 결정을 생성하기 쉬워진다.
성막 후의 산화물 박막이 산소 부족의 상태에서도 안정적으로 패싯상의 결정을 얻으려면 산소 확산 속도보다 결정화 속도를 느리게 하면 된다. 요컨대, 결정화가 진행되기 시작하는 150 ℃ ∼ 250 ℃ 의 사이의 승온 속도를 20 ℃/분 이하로 하는 것이 바람직하고, 15 ℃/분 이하의 승온 속도가 보다 바람직하고, 10 ℃/분 이하의 승온 속도가 더욱 바람직하다. 이로써 확실하게 산소 확산 속도보다 결정화 속도를 느리게 할 수 있으므로 패싯상의 결정을 용이하게 얻을 수 있다. 20 ℃/분 초과의 승온 속도로 가열하면 패싯상이 아니라 방사상의 결정 형태가 되는 경우가 있어, TFT 제조 공정에서의 다양한 열 부하, 산화 부하, 환원 부하 등에 의한 캐리어 밀도의 변동을 억제하는 것이 어려워지는 경우가 있거나, TFT 로 하였을 때의 포화 이동도가 작아지거나 하는 경우가 있다.
승온 속도의 하한값에 대해서는, 1 ℃/분 미만의 승온 속도로는 지나치게 느려 가열 시간이 지나치게 걸리고, 비용이 늘어나는 경우가 있으며, 바람직하게는 2 ℃/분 이상, 보다 바람직하게는 3 ℃/분 이상이 좋다.
250 ℃ 이상의 온도의 노 (爐) 에 직접 기판을 투입하지는 않으며, 150 ℃ 이하의 노에 기판을 투입하고, 상기 바람직한 승온 속도로 250 ℃ 까지 승온시키는 것이 바람직하다. 150 ℃ ∼ 250 ℃ 의 사이의 승온 속도를 상기 범위로 함으로써, 보다 바람직한 패싯상의 결정 형태가 얻어진다.
3. 박막 트랜지스터 및 전자 기기
본 발명에 관련된 박막 트랜지스터 (TFT) 는, 소스 전극 및 드레인 전극과, 게이트 전극과, 게이트 절연막과, 보호 절연막과, 산화물 반도체층을 갖고,
상기 산화물 반도체층은, 게이트 절연막과 보호 절연막 사이에 위치하고, 상기 본 발명에 관련된 결정질 산화물 반도체 박막으로 이루어지는 것을 특징으로 한다.
상기 본 발명에 관련된 결정질 산화물 반도체 박막 및 결정질 산화물 반도체 박막의 제조 방법에 의해 제조되는 결정질 산화물 반도체 박막은, 단일의 결정 방위를 갖는 표면 결정 입자를 함유하고, 바람직하게는 EBSD 로 관찰하였을 때, 표면의 결정 상태가 패싯상인 결정 입자가 관찰된다. 얻어진 결정질 산화물 반도체 박막은, TFT 제조 공정에서의 다양한 열 부하, 산화 부하, 환원 부하 등에 의한 캐리어 농도의 변동을 억제할 수 있는 안정적인 산화물 반도체 박막이다. 이것을 채널층에 사용함으로써, 포화 이동도가 바람직하게는 30 ㎠/V·sec 이상, 보다 바람직하게는 50 ㎠/V·sec 이상, 더욱 바람직하게는 70 ㎠/V·sec 이상인 TFT 가 얻어진다.
또, 상기 본 발명에 관련된 결정질 산화물 반도체 박막 및 결정질 산화물 반도체 박막의 제조 방법에 의해 제조되는 결정질 산화물 반도체 박막은, 그 일방의 면에 인듐 금속이나 ITO, IZO 등의 오믹 전극을 배치하고, 타방의 면에 몰리브덴, 티탄 등의 금속이나 탄화물, 실리사이드 등의 쇼트키 전극을 배치함으로써, 쇼트키 배리어 다이오드를 구성할 수도 있다.
상기 본 발명에 관련된 TFT 는, 고속 응답형인 것이 바람직하다. 고속 응답형 TFT 인지의 여부를 평가하기 위한 특성에 대해서는 후기하는 실시예 중에서 설명한다.
상기 본 발명에 관련된 TFT 는, 태양 전지나, 액정, 유기 일렉트로 루미네선스, 무기 일렉트로 루미네선스 등의 표시 소자나 파워 반도체 소자, 터치 패널 등의 전자 기기에 바람직하게 사용할 수 있으며, 이것들은 전기 기기나 차량에 바람직하게 사용할 수 있다.
실시예
실시예 1
이하의 공정으로 도 2 에 나타내는 구조를 갖는 박막 트랜지스터를 제조하였다.
(1) 성막 공정
산화인듐 96 중량％ (89.8 at％) : 산화알루미늄 4 중량％ (10.2 at％) 의 비율로 혼합된 스퍼터링 타깃을 사용하여, 스퍼터링에 의해, 열산화막 (게이트 절연막 (30)) 이 형성된 실리콘 웨이퍼 (게이트 전극 (20)) 상에 메탈 마스크를 개재하여 50 ㎚ 의 박막 (산화물 반도체층 (40)) 을 형성하였다. 스퍼터 가스로서, 고순도 아르곤 및 고순도 산소의 혼합 가스 (불순물 농도 : 0.01 체적％) 를 사용하여, 표 1-1 에 나타내는 성막 조건으로 스퍼터링을 실시하였다.
(2) 가열 공정
얻어진 적층체를 대기 중에서 표 1-1 에 나타내는 온도, 시간 및 조건으로 가열 처리하였다. 표 1-1 중의「반도체막 성막 후의 가열 처리 조건」에 있어서의「성막 후의 열처리 : 시간 (분)」은, 열처리 온도에 도달하고 나서 강온을 개시할 때까지의 시간을 의미한다.
(3) 보호 절연막의 형성
가열 처리 후의 반도체 박막 상에, 기판 온도 350 ℃ 에서 화학 증착법 (CVD) 에 의해, SiO2 막 (보호 절연막 ; 층간 절연막 (70), 채널부 층간 절연막 (70a) (단, 이 시점에서는 컨택트 홀은 없고 연속된 막이다)) 을 형성하고, 표 1-1 에 나타내는 조건으로 가열 처리를 실시하였다.
(4) 소스·드레인 전극의 형성
가열 처리 후의 SiO2 막 상에 컨택트 홀을 형성하고, 메탈 마스크를 사용하여 소스·드레인 전극 (50, 60) 으로서 몰리브덴 금속을 스퍼터 성막으로 붙인 후, 각종 열처리를 실시하여, 박막 트랜지스터 (TFT) 를 완성하고, TFT 의 특성을 평가하였다.
또, 산화물 박막만을 유리 기판에 얹은 샘플도 동시에 성막하여, 표 1-1 에 나타내는 각 단계에서 홀 측정을 실시하고, 캐리어 밀도의 증감을 측정하였다.
＜반도체막의 박막 특성 평가＞
· 홀 효과 측정
TFT 제조 공정과 동일하게 유리 기판 상에 두께 50 ㎚ 의 산화물 반도체막을 성막하고, 가열 처리를 실시한 후, 가로 세로 1 ㎝ 의 정방형으로 잘라내어, 4 모서리에 금 (Au) 을 2 ㎜ × 2 ㎜ 이하의 크기 정도가 되도록 메탈 마스크를 사용하여 이온 코터로 성막하고, Au 금속 상에 인듐 땜납을 얹고 접촉을 잘 하여 홀 효과 측정용 샘플로 하였다.
유리 기판에는, 닛폰 전기 유리 주식회사 제조 ABC-G 를 사용하였다.
홀 효과 측정용 샘플을 홀 효과·비저항 측정 장치 (ResiTest8300 형, 토요 테크니카사 제조) 에 세팅하여, 실온에 있어서 홀 효과를 평가하고, 캐리어 밀도 및 이동도를 구하였다. 결과를 표 1-1 에 나타낸다.
상기 홀 효과 측정용 샘플의 반도체막 상에 CVD 장치에 의해 SiO2 막을 성막한 후, 홀 측정을 실시하고, 추가로 가열 처리 후에도 홀 측정을 실시하였다. 결과를 표 1-1 에 나타낸다.
· 반도체막의 결정 특성
스퍼터 후 (막 퇴적 후) 의 가열하지 않은 막 및 가열한 후의 막의 결정질을 X 선 회절 (XRD) 측정에 의해 평가한 결과, 가열 전에는 아모르퍼스였고, 가열 후에는 결정질 (빅스비아이트 구조) 이었다. 첨가된 금속 원자의 고용 치환에 의해 빅스비아이트 구조의 격자 정수는 변화하는 경우가 있다. 빅스비아이트 구조 이외의 결정 구조가 주성분으로서 석출되면, 이동도의 저하를 초래하거나 하는 경우가 있다.
또, 가열 후의 막에 대해, EBSD 에 의해 표면 형태를 확인하고 페렛 직경을 계측한 결과, 평균 입경이 2 ㎛ 이상인 결정 상태가 패싯상인 결정 입자가 확인되었다. 평균 결정 입경 (그레인 사이즈) 은 2 ㎛ 이상이었다. 평균 결정 입경은, 막의 중앙부 (대각선의 교점) 를 중심으로 한 5 ㎛ × 5 ㎛ 의 프레임 내의 패싯 결정의 입경을 측정하고, 이것들의 상가 평균값으로서 산출함으로써 구하였다. 산화물 박막 표면의 패싯상 결정이 차지하는 비율은 95 ％ 초과이고, 패싯상 결정 이외의 입자는 결정 상태가 방사상인 입자 및 입계에 존재하는 미결정의 입자였다. 결과를 표 1-1 에 나타낸다. 산화물 박막 표면의 패싯상 결정이 차지하는 비율은, EBSD 로 얻어진 막 표면 화상으로부터, 단일색으로 나타나 있는 결정 입자를 패싯상 결정으로 판단하고, EBSD 로 얻어진 막 표면 화상에서 차지하는 패싯상 결정의 면적을 구하였다.
실시예 1 에서 얻어진 결정질 산화물 반도체 박막의 EBSD 화상을 도 1b 에 나타낸다.
· 반도체막의 밴드 갭
석영 기판 상에 성막하고, 반도체막과 동일하게 열처리한 박막 자료의 투과 스펙트럼을 측정하여, 횡축의 파장을 에너지 (eV) 로, 종축의 투과율을
(αhν)2
(여기서,
α : 흡수 계수
h : 플랑크 정수
ｖ : 진동수
이다)
로 변환시킨 후, 흡수가 상승하는 부분에 피팅하고, 그것을 베이스라인과 교차하는 지점의 eV 값을 산출하였다.
＜TFT 의 특성 평가＞
얻어진 TFT 의 하기 특성에 대해 평가를 실시하였다. 결과를 표 1-1 에 나타낸다.
· 포화 이동도는, 드레인 전압에 5 V 인가한 경우의 전달 특성으로부터 구하였다. 구체적으로, 전달 특성 Id-Vg 의 그래프를 작성하고, 각 Vg 의 트랜스컨덕턴스 (Gm) 를 산출하고, 선형 영역의 식에 의해 포화 이동도를 도출하였다. 또한, Gm 은 ∂ (Id)/∂ (Vg) 에 의해 나타내며, Vg 는 -15 ∼ 25 V 까지 인가하여, 그 범위에서의 최대 이동도를 포화 이동도로 정의하였다. 본 발명에 있어서 특별히 언급하지 않는 한, 포화 이동도는 이 방법으로 평가하였다. 상기 Id 는 소스·드레인 전극 간의 전류, Vg 는 소스·드레인 전극 간에 전압 Vd 를 인가하였을 때의 게이트 전압이다.
· 임계값 전압 (Vth) 은, 전달 특성의 그래프로부터 Id ＝ 10-9 A 에서의 Vg 로 정의하였다.
· on-off 비는, Vg ＝ -10 V 의 Id 의 값을 Off 전류값으로 하고, Vg ＝ 20 V 의 Id 의 값을 On 전류값으로 하여 비 [On/Off] 를 결정하였다.
＜고속 응답형 TFT 의 특성 평가＞
· 선형 영역에서의 전계 효과 이동도는, 드레인 전압에 0.1 V 인가한 경우의 전달 특성으로부터 구하는 것이 바람직하다. 구체적으로, 전달 특성 Id-Vg 의 그래프를 작성하고, 각 Vg 의 트랜스컨덕턴스 (Gm) 를 산출하고, 선형 영역의 식에 의해 전계 효과 이동도를 도출한다. 또한, Gm 은 ∂ (Id)/∂ (Vg) 에 의해 나타내며, Vg 는 -15 ∼ 20 V 까지 인가하여, 특별히 지정이 없는 경우 그 범위에서의 최대 이동도를 전계 효과 이동도로 정의한다. 포화 영역의 이동도 특성을 논의하는 것도 가능하지만, 포화 영역의 식이 성립하는 것은 일반적으로 Vg ＜ Vd 의 경우로서, 충분히 큰 Vd 를 인가하여 Vg 의존성을 측정할 필요가 있어, 소자 파괴 등에 영향을 준다. 따라서 낮은 게이트 전압하에서의 이동도를 논의하려면 Vd 가 작은 경우의 선형 영역 (Vg ＞ Vd) 의 이동도로 논의하는 것이 바람직하다. 선형 영역에서의 전계 효과 이동도는 이 방법으로 평가하였다. 상기 Id 는 소스·드레인 전극 간의 전류, Vg 는 소스·드레인 전극 간에 전압 Vd 를 인가하였을 때의 게이트 전압이다.
상기 선형 영역에서의 전계 효과 이동도의 방법으로 구한 Vg-μ 커브로부터, Vg ＝ Vth ＋ 5 의 이동도가 10 ㎠/Vs 이상이고, Vg ＝ Vth 내지 Vth ＋ 20 의 평균 이동도가 그 범위의 최대 이동도의 50 ％ 이상인 TFT 를, 고속 응답형 전계 효과 트랜지스터로 하였다.
여기서 평균 이동도는, Vg-μ 그래프로부터 하기 식
평균 이동도 ＝ ∫Vth Vth＋20μdVg/20
으로부터 구해진다.
이와 같이, Vg ＝ Vth ＋ 5 의 이동도가 10 ㎠/Vs 이상인 점에서, 인가되는 게이트 전압이 낮은 경우에 있어서도, 충분한 이동도가 얻어진다. 특히 실리콘 반도체와 조합하여 사용하는 경우에는, 실리콘 반도체의 소스·드레인 전압이 낮은 경우, 그 전압이 산화물 반도체의 게이트 전압으로서 작용하므로, 낮은 게이트 전압에서의 높은 이동도는 중요해진다. 또, Vg ＝ Vth 내지 Vth ＋ 20 의 평균 이동도가 그 범위의 최대 이동도의 50 ％ 이상인 점에서, 전압을 유지하는 커패시터 등으로의 전하의 주입을 고속으로 실시할 수 있게 된다.
실시예 2 ∼ 9 및 비교예 1 ∼ 2
표 1-1 ∼ 1-3 에 나타내는 조성의 스퍼터링 타깃을 사용하여 반도체 박막을 성막하고, 가열 처리 등을 실시한 것 이외에는 실시예 1 과 동일하게 하여 박막 트랜지스터를 제조하고, TFT 의 특성을 평가하였다.
비교예 1 에서 얻어진 결정질 산화물 반도체 박막의 EBSD 화상을 도 1c 에 나타낸다.
또, 실시예 1 과 동일하게, 산화물 박막만을 유리 기판에 얹은 샘플에 대해, 표 1-1 ∼ 1-3 에 나타내는 각 단계에서 홀 측정을 실시하고, 캐리어 밀도의 증감, 밴드 갭을 측정하였다. 결과를 표 1-1 ∼ 1-3 에 나타낸다.
또한, 표 중의 스퍼터링 타깃의 원자비에 있어서,「wt％」로 나타내고 있는 수치는, 산화인듐, 산화알루미늄, 산화이트륨 및 산화주석의 중량비 (투입량) 를 나타내고,「at％」로 나타내고 있는 수치는, 인듐 원소, 알루미늄 원소, 이트륨 원소 및 주석 원소의 원자비를 나타낸다.
표 중의「E＋XX」는「1 × 10＋XX」를 의미한다.
표 중의「최대 이동도에 대한 평균 이동도 비율 (％)」은, Vg ＝ Vth 내지 Vth ＋ 20 의 범위의 최대 이동도에 대한 당해 범위에 있어서의 평균 이동도의 비율 (％) 을 나타낸다.
[표 1-1]
Figure pct00001
[표 1-2]
Figure pct00002
[표 1-3]
Figure pct00003
실시예 10 ∼ 11
표 2 에 나타내는 조성의 스퍼터링 타깃을 사용하여 반도체 박막을 성막하고, 가열 처리 등을 실시한 것 이외에는 실시예 1 과 동일하게 하여 박막 트랜지스터를 제조하고, TFT 의 특성을 평가하였다.
또, 실시예 1 과 동일하게, 산화물 박막만을 유리 기판에 얹은 샘플에 대해, 표 2 에 나타내는 각 단계에서 홀 측정을 실시하고, 캐리어 밀도의 증감, 밴드 갭을 측정하였다. 결과를 표 2 에 나타낸다.
또한, 표 중의 스퍼터링 타깃의 원자비에 있어서,「wt％」로 나타내고 있는 수치는, 산화인듐, 산화갈륨, 산화이트륨 및 산화주석의 중량비 (투입량) 를 나타내고,「at％」로 나타내고 있는 수치는, 인듐 원소, 갈륨 원소, 이트륨 원소 및 주석 원소의 원자비를 나타낸다.
표 중의「E＋XX」는「1 × 10＋XX」를 의미한다.
표 중의「최대 이동도에 대한 평균 이동도 비율 (％)」은, Vg ＝ Vth 내지 Vth ＋ 20 의 범위의 최대 이동도에 대한 당해 범위에 있어서의 평균 이동도의 비율 (％) 을 나타낸다.
[표 2]
Figure pct00004
실시예 12 ∼ 13
표 3 에 나타내는 조성의 스퍼터링 타깃을 사용하여 반도체 박막을 성막하고, 가열 처리 등을 실시한 것 이외에는 실시예 1 과 동일하게 하여 박막 트랜지스터를 제조하고, TFT 의 특성을 평가하였다.
또, 실시예 1 과 동일하게, 산화물 박막만을 유리 기판에 얹은 샘플에 대해, 표 3 에 나타내는 각 단계에서 홀 측정을 실시하고, 캐리어 밀도의 증감, 밴드 갭을 측정하였다. 결과를 표 3 에 나타낸다.
또한, 표 중의 스퍼터링 타깃의 원자비에 있어서,「wt％」로 나타내고 있는 수치는, 산화인듐, 산화갈륨, 산화사마륨 및 산화주석의 중량비 (투입량) 를 나타내고,「at％」로 나타내고 있는 수치는, 인듐 원소, 갈륨 원소, 사마륨 원소 및 주석 원소의 원자비를 나타낸다.
표 중의「E＋XX」는「1 × 10＋XX」를 의미한다.
표 중의「최대 이동도에 대한 평균 이동도 비율 (％)」은, Vg ＝ Vth 내지 Vth ＋ 20 의 범위의 최대 이동도에 대한 당해 범위에 있어서의 평균 이동도의 비율 (％) 을 나타낸다.
[표 3]
Figure pct00005
상기에 본 발명의 실시형태 및/또는 실시예를 몇 가지인가 상세하게 설명하였지만, 당업자는, 본 발명의 신규한 교시 및 효과로부터 실질적으로 이탈하지 않고, 이들 예시인 실시형태 및/또는 실시예에 많은 변경을 부가하는 것이 용이하다. 따라서, 이것들의 많은 변경은 본 발명의 범위에 포함된다.
본원의 파리 우선의 기초가 되는 일본 출원 명세서의 내용을 전부 여기에 원용한다.

Claims (20)

  1. 산화인듐을 주성분으로 하고, 단일의 결정 방위를 갖는 표면 결정 입자를 함유하는 것을 특징으로 하는 결정질 산화물 반도체 박막.
  2. 제 1 항에 있어서,
    전자선 후방 산란 해석법으로 관찰하였을 때, 표면의 결정 상태가 패싯상인 결정 입자가 관찰되는 것을 특징으로 하는 결정질 산화물 반도체 박막.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 표면의 결정 상태가 패싯상인 결정 입자가 차지하는 면적이 50 ％ 이상인 것을 특징으로 하는 결정질 산화물 반도체 박막.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    인듐 원소 이외의 정 (正) 3 가의 금속 원소로 이루어지는 군에서 선택되는 1 종 이상의 원소를 함유하는 것을 특징으로 하는 결정질 산화물 반도체 박막.
  5. 제 4 항에 있어서,
    상기 인듐 원소 이외의 정 3 가의 금속 원소의 함유량이, 상기 결정질 산화물 반도체 박막 중의 전체 금속 성분에 대하여, 8 원자％ 초과 17 원자％ 이하인 것을 특징으로 하는 결정질 산화물 반도체 박막.
  6. 제 4 항 또는 제 5 항에 있어서,
    상기 인듐 원소 이외의 정 3 가의 금속 원소가, 알루미늄, 갈륨, 이트륨 및 란타노이드계 원소로 이루어지는 군에서 선택되는 1 종 또는 2 종 이상인 것을 특징으로 하는 결정질 산화물 반도체 박막.
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    추가로, 정 4 가의 금속 원소로 이루어지는 군에서 선택되는 1 종 이상의 원소를 함유하는 것을 특징으로 하는 결정질 산화물 반도체 박막.
  8. 제 7 항에 있어서,
    상기 정 4 가의 금속 원소의 함유량이, 상기 결정질 산화물 반도체 박막 중의 전체 금속 성분에 대하여, 0.01 원자％ 이상 1 원자％ 이하인 것을 특징으로 하는 결정질 산화물 반도체 박막.
  9. 제 7 항 또는 제 8 항에 있어서,
    상기 정 4 가의 금속 원소가, 주석, 지르코늄 및 세륨으로 이루어지는 군에서 선택되는 1 종 이상인 것을 특징으로 하는 결정질 산화물 반도체 박막.
  10. 제 1 항 내지 제 9 항 중 어느 한 항에 있어서,
    밴드 갭이, 3.6 eV 이상인 것을 특징으로 하는 결정질 산화물 반도체 박막.
  11. 산화인듐을 주성분으로 하는 스퍼터링 타깃을 사용하고, 불순물 가스를 실질적으로 함유하지 않는 아르곤 및 산소의 혼합 가스를 스퍼터 가스로서 사용하여 스퍼터링에 의해 산화물 박막을 성막하는 공정, 및
    얻어진 산화물 박막을 가열하는 공정
    을 포함하는 것을 특징으로 하는 제 1 항 내지 제 10 항 중 어느 한 항에 기재된 결정질 산화물 반도체 박막의 제조 방법.
  12. 제 11 항에 있어서,
    상기 스퍼터 가스 중의 불순물 가스의 비율이, 0.1 체적％ 이하인 것을 특징으로 하는 결정질 산화물 반도체 박막의 제조 방법.
  13. 제 11 항 또는 제 12 항에 있어서,
    상기 스퍼터링 타깃이, 알루미늄, 갈륨, 이트륨 및 란타노이드계 원소로 이루어지는 군에서 선택되는 1 종 이상의 원소를 함유하는 것을 특징으로 하는 결정질 산화물 반도체 박막의 제조 방법.
  14. 제 11 항 내지 제 13 항 중 어느 한 항에 있어서,
    상기 가열 온도가, 250 ℃ 이상 500 ℃ 이하인 것을 특징으로 하는 결정질 산화물 반도체 박막의 제조 방법.
  15. 제 11 항 내지 제 14 항 중 어느 한 항에 있어서,
    상기 가열하는 공정에 있어서, 150 ℃ 에서 250 ℃ 까지의 승온 속도가, 20 ℃/분 이하인 것을 특징으로 하는 결정질 산화물 반도체 박막의 제조 방법.
  16. 제 11 항 내지 제 14 항 중 어느 한 항에 있어서,
    상기 가열 시간이, 0.1 시간 이상 5 시간 이하인 것을 특징으로 하는 결정질 산화물 반도체 박막의 제조 방법.
  17. 소스 전극 및 드레인 전극과, 게이트 전극과, 게이트 절연막과, 보호 절연막과, 산화물 반도체층을 갖고,
    상기 산화물 반도체층은, 게이트 절연막과 보호 절연막 사이에 위치하고, 제 1 항 내지 제 10 항 중 어느 한 항에 기재된 결정질 산화물 반도체 박막으로 이루어지는 것을 특징으로 하는 박막 트랜지스터.
  18. 제 17 항에 있어서,
    포화 이동도가 30 ㎠/V·sec 이상인, 박막 트랜지스터.
  19. 제 17 항 또는 제 18 항에 있어서,
    드레인 전압 0.1 V 에 있어서, 선형 영역에서의 전계 효과 이동도의 방법으로 구한 Vg-μ 커브로부터, Vg ＝ Vth ＋ 5 의 이동도가 10 ㎠/Vs 이상이고, Vg ＝ Vth 내지 Vth ＋ 20 의 평균 이동도가 그 범위의 최대 이동도의 50 ％ 이상인 것을 특징으로 하는 박막 트랜지스터.
  20. 제 17 항 내지 제 19 항 중 어느 한 항에 기재된 박막 트랜지스터를 사용한 전기 기기 또는 차량.
KR1020177034668A 2015-07-30 2016-07-29 결정질 산화물 반도체 박막, 결정질 산화물 반도체 박막의 제조 방법 및 박막 트랜지스터 KR102530123B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015150701 2015-07-30
JPJP-P-2015-150701 2015-07-30
PCT/JP2016/003528 WO2017017966A1 (ja) 2015-07-30 2016-07-29 結晶質酸化物半導体薄膜、結晶質酸化物半導体薄膜の製造方法及び薄膜トランジスタ

Publications (2)

Publication Number Publication Date
KR20180034318A true KR20180034318A (ko) 2018-04-04
KR102530123B1 KR102530123B1 (ko) 2023-05-08

Family

ID=57885117

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020177034668A KR102530123B1 (ko) 2015-07-30 2016-07-29 결정질 산화물 반도체 박막, 결정질 산화물 반도체 박막의 제조 방법 및 박막 트랜지스터

Country Status (6)

Country Link
US (1) US10636914B2 (ko)
JP (3) JP6097458B1 (ko)
KR (1) KR102530123B1 (ko)
CN (1) CN107924822B (ko)
TW (1) TWI706925B (ko)
WO (1) WO2017017966A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210035198A (ko) * 2018-08-01 2021-03-31 이데미쓰 고산 가부시키가이샤 화합물

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7187322B2 (ja) * 2017-02-01 2022-12-12 出光興産株式会社 結晶質酸化物半導体薄膜、積層体の製造方法、薄膜トランジスタ、薄膜トランジスタの製造方法、電子機器、車載用表示装置
KR102543783B1 (ko) * 2017-02-01 2023-06-15 이데미쓰 고산 가부시키가이샤 비정질 산화물 반도체막, 산화물 소결체, 및 박막 트랜지스터
US11447421B2 (en) 2017-03-30 2022-09-20 Idemitsu Kosan Co., Ltd. Garnet compound, oxide sintered compact, oxide semiconductor thin film, thin film transistor, electronic device and image sensor
JP6930885B2 (ja) * 2017-09-21 2021-09-01 株式会社東芝 半導体装置
JP6834062B2 (ja) * 2018-08-01 2021-02-24 出光興産株式会社 結晶構造化合物、酸化物焼結体、及びスパッタリングターゲット
US20220199784A1 (en) * 2019-03-28 2022-06-23 Idemitsu Kosan Co., Ltd. Crystalline oxide thin film, multilayer body and thin film transistor
JPWO2023063348A1 (ko) * 2021-10-14 2023-04-20

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008163441A (ja) 2007-01-05 2008-07-17 Idemitsu Kosan Co Ltd スパッタリングターゲット及びその製造方法
JP2008163442A (ja) 2007-01-05 2008-07-17 Idemitsu Kosan Co Ltd スパッタリングターゲット及び酸化物半導体膜
JP2008214697A (ja) 2007-03-05 2008-09-18 Idemitsu Kosan Co Ltd スパッタリングターゲット
KR20100070944A (ko) 2008-12-18 2010-06-28 배경환 밝기 조절 스탠드
JP2011222557A (ja) 2010-04-02 2011-11-04 Idemitsu Kosan Co Ltd 酸化物半導体の成膜方法
JP2011249570A (ja) 2010-05-27 2011-12-08 Idemitsu Kosan Co Ltd 酸化物焼結体、それからなるターゲット及び酸化物半導体薄膜
JP2012144410A (ja) 2011-01-14 2012-08-02 Kobelco Kaken:Kk 酸化物焼結体およびスパッタリングターゲット
KR20120090490A (ko) 2011-02-08 2012-08-17 주식회사 지.엠 기판 검사장치
JP2012253315A (ja) * 2010-12-28 2012-12-20 Idemitsu Kosan Co Ltd 酸化物半導体薄膜層を有する積層構造及び薄膜トランジスタ
JP2013067855A (ja) * 2011-09-06 2013-04-18 Idemitsu Kosan Co Ltd スパッタリングターゲット
JP2015109429A (ja) * 2013-10-22 2015-06-11 株式会社半導体エネルギー研究所 半導体装置
JP2015109315A (ja) * 2013-12-03 2015-06-11 出光興産株式会社 薄膜トランジスタ、その製造方法、酸化物半導体層、表示装置及び半導体装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090090914A1 (en) * 2005-11-18 2009-04-09 Koki Yano Semiconductor thin film, method for producing the same, and thin film transistor
KR101699968B1 (ko) 2006-12-13 2017-01-26 이데미쓰 고산 가부시키가이샤 스퍼터링 타겟 및 산화물 반도체막
US9269573B2 (en) * 2008-09-17 2016-02-23 Idemitsu Kosan Co., Ltd. Thin film transistor having crystalline indium oxide semiconductor film
CN103204674A (zh) 2008-12-15 2013-07-17 出光兴产株式会社 氧化铟系烧结体及溅射靶
JP2012169344A (ja) 2011-02-10 2012-09-06 Sony Corp 薄膜トランジスタならびに表示装置および電子機器
SG11201504191RA (en) 2011-06-08 2015-07-30 Semiconductor Energy Lab Sputtering target, method for manufacturing sputtering target, and method for forming thin film
US9178076B2 (en) * 2011-08-11 2015-11-03 Idemitsu Kosan Co., Ltd. Thin-film transistor
US9062390B2 (en) * 2011-09-12 2015-06-23 Asm International N.V. Crystalline strontium titanate and methods of forming the same
JP5966840B2 (ja) * 2012-10-11 2016-08-10 住友金属鉱山株式会社 酸化物半導体薄膜および薄膜トランジスタ
JP2015018959A (ja) * 2013-07-11 2015-01-29 出光興産株式会社 酸化物半導体及び酸化物半導体膜の製造方法
US20160343554A1 (en) * 2013-12-27 2016-11-24 Idemitsu Kosan Co., Ltd. Oxide sintered body, method for producing same and sputtering target

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008163441A (ja) 2007-01-05 2008-07-17 Idemitsu Kosan Co Ltd スパッタリングターゲット及びその製造方法
JP2008163442A (ja) 2007-01-05 2008-07-17 Idemitsu Kosan Co Ltd スパッタリングターゲット及び酸化物半導体膜
JP2008214697A (ja) 2007-03-05 2008-09-18 Idemitsu Kosan Co Ltd スパッタリングターゲット
KR20100070944A (ko) 2008-12-18 2010-06-28 배경환 밝기 조절 스탠드
JP2011222557A (ja) 2010-04-02 2011-11-04 Idemitsu Kosan Co Ltd 酸化物半導体の成膜方法
JP2011249570A (ja) 2010-05-27 2011-12-08 Idemitsu Kosan Co Ltd 酸化物焼結体、それからなるターゲット及び酸化物半導体薄膜
JP2012253315A (ja) * 2010-12-28 2012-12-20 Idemitsu Kosan Co Ltd 酸化物半導体薄膜層を有する積層構造及び薄膜トランジスタ
JP2012144410A (ja) 2011-01-14 2012-08-02 Kobelco Kaken:Kk 酸化物焼結体およびスパッタリングターゲット
KR20120090490A (ko) 2011-02-08 2012-08-17 주식회사 지.엠 기판 검사장치
JP2013067855A (ja) * 2011-09-06 2013-04-18 Idemitsu Kosan Co Ltd スパッタリングターゲット
JP2015109429A (ja) * 2013-10-22 2015-06-11 株式会社半導体エネルギー研究所 半導体装置
JP2015109315A (ja) * 2013-12-03 2015-06-11 出光興産株式会社 薄膜トランジスタ、その製造方法、酸化物半導体層、表示装置及び半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210035198A (ko) * 2018-08-01 2021-03-31 이데미쓰 고산 가부시키가이샤 화합물

Also Published As

Publication number Publication date
CN107924822A (zh) 2018-04-17
TW201714854A (zh) 2017-05-01
JP6097458B1 (ja) 2017-03-15
KR102530123B1 (ko) 2023-05-08
US10636914B2 (en) 2020-04-28
US20180219098A1 (en) 2018-08-02
JP6289693B2 (ja) 2018-03-07
JPWO2017017966A1 (ja) 2017-07-27
JP2017123472A (ja) 2017-07-13
TWI706925B (zh) 2020-10-11
CN107924822B (zh) 2022-10-28
WO2017017966A1 (ja) 2017-02-02
JP2018101793A (ja) 2018-06-28

Similar Documents

Publication Publication Date Title
JP6289693B2 (ja) 結晶質酸化物半導体薄膜、結晶質酸化物半導体薄膜の製造方法及び薄膜トランジスタ
KR100939998B1 (ko) 비정질 산화물 및 전계 효과 트랜지스터
JP5966840B2 (ja) 酸化物半導体薄膜および薄膜トランジスタ
EP2942803A1 (en) Crystalline multilayer structure and semiconductor device
TWI813554B (zh) 晶質氧化物半導體薄膜、積層體之製造方法、薄膜電晶體、薄膜電晶體之製造方法、電子機器、車載用顯示裝置
JP6107085B2 (ja) 酸化物半導体薄膜および薄膜トランジスタ
KR20180121573A (ko) 박막 트랜지스터
JP2016201458A (ja) 微結晶質酸化物半導体薄膜及びそれを用いた薄膜トランジスタ
JP6036984B2 (ja) 酸窒化物半導体薄膜
KR20170037089A (ko) 금속산화물 박막의 전기 전도도 향상 방법 및 이에 의해 전도도가 조절된 금속산화물 박막을 포함하는 박막트랜지스터
Li et al. Silicon doping and N2 annealing effects on Zn3N2 thin film transistors
JP6294842B2 (ja) ＥｕドープＺｎＯ透明導電膜を作製する方法
Xiaming et al. Optical and electrical properties of N-doped ZnO and fabrication of thin-film transistors
Lee et al. Sol–Gel-Derived Zn (1-x) MgxO Thin Films Used as Active Channel Layer of Thin-Film Transistors
Xue et al. The impact of thickness-related grain boundary migration on hole concentration and mobility of p-type transparent conducting CuI films
Shtereva et al. Effect of annealing on properties of sputtered and nitrogen-implanted ZnO: Ga thin films
Kim et al. Electrical Characteristics of Fluorine-Doped Zinc Oxynitride Thin-Film Transistors

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant