KR20180028134A - 반도체 패키지 테스트 장치 - Google Patents

반도체 패키지 테스트 장치 Download PDF

Info

Publication number
KR20180028134A
KR20180028134A KR1020160115387A KR20160115387A KR20180028134A KR 20180028134 A KR20180028134 A KR 20180028134A KR 1020160115387 A KR1020160115387 A KR 1020160115387A KR 20160115387 A KR20160115387 A KR 20160115387A KR 20180028134 A KR20180028134 A KR 20180028134A
Authority
KR
South Korea
Prior art keywords
semiconductor package
ball guide
guide
ball
socket
Prior art date
Application number
KR1020160115387A
Other languages
English (en)
Other versions
KR101852794B1 (ko
Inventor
인치훈
Original Assignee
(주)티에스이
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)티에스이 filed Critical (주)티에스이
Priority to KR1020160115387A priority Critical patent/KR101852794B1/ko
Publication of KR20180028134A publication Critical patent/KR20180028134A/ko
Application granted granted Critical
Publication of KR101852794B1 publication Critical patent/KR101852794B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2891—Features relating to contacting the IC under test, e.g. probe heads; chucks related to sensing or controlling of force, position, temperature
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433—Sockets for IC's or transistors
    • G01R1/0441—Details
    • G01R1/0466—Details concerning contact pieces or mechanical details, e.g. hinges or cams; Shielding
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433—Sockets for IC's or transistors
    • G01R1/0483—Sockets for un-leaded IC's having matrix type contact fields, e.g. BGA or PGA devices; Sockets for unpackaged, naked chips
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2896—Testing of IC packages; Test features related to IC packages

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Connecting Device With Holders (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

본 발명은 반도체 패키지의 솔더볼을 이중 구조로 정렬시켜 솔더볼에 대한 정렬 오류를 최소화시킬 수 있도록 하는 반도체 패키지 테스트 장치를 제공하는데 있다.
이를 위해, 본 발명은 본 발명은 반도체 패키지의 복수의 솔더볼 각각에 대응되도록 형성되는 복수개의 도전부 및 각 도전부가 관통 설치되는 절연부가 설치되는 소켓과, 상기 소켓이 설치되는 소켓 가이드에 착탈 가능하게 설치되는 인서트와, 상기 인서트 상부에 승하강 가능하게 제공되어 상기 반도체 패키지의 상면을 가압하는 푸셔와, 상기 인서트의 하부에 제공되며, 상기 반도체 패키지의 하면 가장자리를 따라 설치된 복수의 솔더볼 각각을 도전부 각각에 대응하도록 위치시키는 제1 볼 가이드 및 상기 소켓의 상부에 제공되며, 상기 반도체 패키지의 하면 중심 부분에 설치된 복수의 솔더볼 각각을 도전부 각각에 대응하도록 위치시키는 제2 볼 가이드를 포함하는 것을 특징으로 하는 반도체 패키지 테스트 장치를 제공한다.

Description

반도체 패키지 테스트 장치{Apparatus for testing semiconductor package}
본 발명은 반도체 패키지 테스트 장치에 관한 것으로, 더욱 상세하게는 테스트를 받는 반도체 패키지의 솔더볼과 테스트 보드(test board)를 전기적으로 연결 시켜주는 반도체 패키지테스트 장치에 관한 것이다.
일반적으로 반도체 패키지제조 공정에 의해 제조된 반도체 패키지는 출하되기 전에 전기적 특성 검사(electrical die sorting, EDS)와 기능 테스트(fuction test)와 같은 신뢰성 테스트를 거치게 된다.
한편, 상기한 테스트로는, 반도체 패키지의 모든 입출력 단자를 검사 신호 발생 회로와 연결하여 정상적인 동작 및 단선 여부를 검사하는 전기적 특성 테스트와 반도체 패키지의 전원 입력 단자 등 몇몇 입출력 단자들을 검사신호 발생 회로와 연결하여 정상 동작 조건보다 높은 온도, 전압 및 전류 등으로 스트레스를 인가하여 반도체 패키지의 수명 및 결함 발생 여부를 체크하는 번인 테스트(Burn-In Test)가 있다.
일반적으로 상기한 신뢰성 검사는 테스트 소켓에 반도체 패키지를 탑재시킨 상태에서 테스트가 진행된다. 테스트 소켓은 기본적으로 반도체 패키지의 형태에 따라서 그 모양이 결정되는 것이 일반적이며, 반도체 패키지의 외부접속단자와 소켓 리드(또는 솔더볼)의 기계적인 접촉에 의해 테스트 기판을 연결하는 매개체 역할을 한다.
종래의 반도체 패키지 테스트 장치는 소켓과, 소켓이 설치되는 소켓가이드와, 반도체 패키지가 장착되는 인서트 및 반도체 패키지를 가압하는 푸셔를 포함하여 구성된다.
최근 반도체 패키지의 솔더볼의 피치가 점차 작아짐에 따라 미세 피치에 대응하기 위해 제작되는 반도체 패키지 테스트 장치들의 경우, 각 구성에 대한 조립 및 각 구성의 가공 공차로 인해 각 솔더볼과 각 전극(포고핀, 도전부) 간의 정렬오류가 발생되는 문제점이 있다.
이에 따라, 반도체 패키지의 솔더볼과 각 대응되는 전극 간에 전기적으로 오픈되거나 쇼트되는 현상이 발생할 수 있는 문제점이 있다.
또한, 반도체 패키지의 각 솔더볼과 소켓의 각 전극 간에 정렬오류가 발생된 상태로 접촉 시, 솔더볼의 데미지를 유발하거나 소켓 전극에 상하 수직방향이 아닌 사선형태로 하중이 인가되어 소켓 수명을 저하시키는 문제점이 있다.
본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 안출된 것으로서, 본 발명의 목적은 반도체 패키지의 솔더볼을 이중 구조로 정렬시켜 솔더볼에 대한 정렬 오류를 최소화시킬 수 있도록 하는 반도체 패키지 테스트 장치를 제공하는데 있다.
상기와 같은 목적을 달성하기 위하여, 본 발명은 반도체 패키지의 복수의 솔더볼 각각에 대응되도록 형성되는 복수개의 도전부 및 각 도전부가 관통 설치되는 절연부가 설치되는 소켓과, 상기 소켓이 설치되는 소켓 가이드에 착탈 가능하게 설치되는 인서트와, 상기 인서트 상부에 승하강 가능하게 제공되어 상기 반도체 패키지의 상면을 가압하는 푸셔와, 상기 인서트의 하부에 제공되며, 상기 반도체 패키지의 하면 가장자리를 따라 설치된 복수의 솔더볼 각각을 도전부 각각에 대응하도록 위치시키는 제1 볼 가이드 및 상기 소켓의 상부에 제공되며, 상기 반도체 패키지의 하면 중심 부분에 설치된 복수의 솔더볼 각각을 도전부 각각에 대응하도록 위치시키는 제2 볼 가이드를 포함하는 것을 특징으로 하는 반도체 패키지 테스트 장치를 제공한다.
본 발명에 따른 반도체 패키지 테스트 장치는 제1 볼 가이드 및 제2 볼 가이드에 의한 이중 구조로 솔더볼을 정렬시킴에 따라 반도체 패키지의 각 솔더볼에 대한 정렬 오류를 최소화시킬 수 있는 효과를 제공할 수 있다.
이에 따라, 반도체 패키지의 솔더볼과 대응되는 도전부 사이에 전기적으로 오픈되거나 쇼트되는 현상을 방지할 수 있으며, 또한 솔더볼의 파손 발생을 방지하여 소켓의 수명을 증가시킬 수 있는 효과를 제공할 수 있다.
도 1은 본 발명의 실시예에 따른 반도체 패키지 테스트 장치의 구조를 개략적으로 나타낸 도면.
도 2는 본 발명의 실시예에 따른 반도체 패키지 테스트 장치의 구조를 분해해서 나타낸 도면.
도 3a 및 도 3b는 본 발명의 실시예에 따른 인서트 및 제1 볼 가이드에 반도체 패키지가 안착되는 상태를 개략적으로 나타낸 도면.
도 4는 본 발명의 실시예에 따른 소켓 및 제2 볼 가이드의 구조를 개략적으로 나타낸 도면.
도 5a 내지 도 5c는 본 발명의 실시예에 따른 제1 볼 가이드 및 제2 볼 가이드의 다양한 실시예를 개략적으로 나타낸 도면.
도 6a 및 도 6b는 본 발명의 실시예에 따른 제1 볼가이드 및 제2 볼 가이드에 의해 솔더볼이 정렬되는 과정을 개략적으로 나타낸 도면.
이하, 본 발명에 따른 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명한다. 이때 첨부된 도면에서 동일한 구성 요소는 가능한 동일한 부호로 나타내고 있음에 유의해야 한다. 그리고 본 발명의 요지를 흐리게 할 수 있는 공지 기능 및 구성에 대한 상세한 설명은 생략할 것이다.
이하, 첨부된 도면 도 1 내지 도 6을 참조로 본 발명의 실시예를 설명한다.
먼저, 도 1은 본 발명의 실시예에 따른 반도체 패키지 테스트 장치의 구조를 개략적으로 나타낸 도면이고, 도 2는 본 발명의 실시예에 따른 반도체 패키지 테스트 장치의 구조를 분해해서 나타낸 도면이며, 도 3a 및 도 3b는 본 발명의 실시예에 따른 인서트 및 제1 볼 가이드에 반도체 패키지가 안착되는 상태를 개략적으로 나타낸 도면이다.
다음, 도 4는 본 발명의 실시예에 따른 소켓 및 제2 볼 가이드의 구조를 개략적으로 나타낸 도면이고, 도 5a 내지 도 5c는 본 발명의 실시예에 따른 제1 볼 가이드 및 제2 볼 가이드의 다양한 실시예를 개략적으로 나타낸 도면이며, 도 6a 및 도 6b는 본 발명의 실시예에 따른 제1 볼가이드 및 제2 볼 가이드에 의해 솔더볼이 정렬되는 과정을 개략적으로 나타낸 도면이다.
도 1 및 도 2를 참조하면, 본 발명의 실시예에 따른 반도체 패키지 테스트 장치는 크게 소켓 가이드(100)와, 소켓(200)과, 인서트(300)와, 푸셔(400)와, 제1 볼 가이드(500) 및 제2 볼 가이드(600)를 포함할 수 있다.
소켓 가이드(100)의 상면 가장자리에는 인서트(300)의 결합을 안내하기 위한 가이드 돌기(120)가 돌출 형성될 수 있으며, 인서트(300)에는 소켓 가이드(100)의 가이드 돌기(120)와 대응되는 위치에 가이드 홈(320)이 형성될 수 있다.
한편, 소켓 가이드(100)의 중심 부분에는 소켓(200)의 설치를 위한 장착부(110)가 형성될 수 있다. 장착부(110)는 소켓(200)에 대응되는 형상을 가지며, 소켓(200)의 가장자리를 지지하는 홈과 소켓(200)의 중심 부분이 상부로 노출될 수 있도록 홀로 이루어질 수 있다. 이때, 소켓 가이드(100)에는 결합돌기(130)가 형성되고, 소켓(200)에는 결합홀(240)이 형성되어 상호 간을 결합시킴으로써, 소켓(200)의 장착부(110)에 소켓 가이드(100)가 설치된다. 물론, 돌기 및 홀 결합방식이 아닌 후크결합 및 나사결합 등 다양한 방식에 의해서도 결합시킬 수 있다.
소켓(200)은 절연부(220)와 절연부(220)에 관통 설치된 복수개의 도전부(210)를 포함할 수 있다. 또한, 소켓(200)에는 절연부(220)가 설치되어 절연부(220)를 지지함과 동시에 소켓 가이드(100)에 절연부(220)를 고정시키기 위한 지지플레이트(230)를 더 포함할 수 있다.
절연부(220)는 실리콘 고무로 형성되어 소켓(200)의 몸체를 이루며, 후술하는 각 도전부(210)가 접촉 하중을 받을 때 지지하는 역할을 한다.
더욱 구체적으로. 실리콘 고무로 형성된 절연부(220)는 반도체 패키지(S)의 솔더볼(S1) 또는 테스트 보드(미도시)의 도전 패드(미도시)가 접촉될 경우, 그 접촉 압력을 흡수하여 솔더볼(S1) 및 도전부(210)를 보호하는 역할을 한다.
도전부(210)는 복수의 도전성 입자 및 실리콘 고무가 융합되어 이루어지며 절연부(220)를 관통하도록 설치된다.
이때, 도전부(210)는 도전부(210)의 외관을 이루는 몸체부(211)와, 몸체부(211)의 일측에 제공되어 반도체 패키지(S)의 솔더볼(S1)과 접촉되는 제1 접촉부(212) 및 몸체부(211)의 타측에 제공되어 테스트 보드의 도전 패드와 접촉되는 제2 접촉부(213)를 포함할 수 있다.
즉, 도전부(210)의 제1 접촉부(212)는 솔더볼(S1)과 접촉되고, 제2 접촉부(213)는 도전 패드와 접촉되며, 몸체부(211)는 제1 접촉부(212)와 제2 접촉부(213)를 연결시킨다. 이때, 본 발명의 실시예에서는 제1 접촉부(212)가 절연부(220)의 상부로 돌출된 것이 제시된다. 물론 도시되지는 않았지만 필요에 따라 제2 접촉부(213) 또한 절연부(220)의 하부로 돌출되도록 형성시킬 수 있다.
또한, 소켓(200)은 반도체 패키지(S)의 형상에 대응되도록 단차를 가진 플레이트 형상을 가질 수 있으며, 복수개의 도전부(210)는 반도체 패키지(S)에 설치되는 솔더볼(S1)의 배치 형상에 대응되도록 상부에서 바라볼 때 대략 직사각형 형상을 가지도록 배치될 수 있다. 또한, 도전부(210)는 복수개의 열을 이루도록 형성될 수 있다.
다만, 이에 한정되지 않으며 소켓(200)의 형상 및 도전부(210)의 배치 형상은 반도체 패키지(S)의 형상에 대응되도록 다양하게 변경 가능할 것이다.
인서트(300)는 상기에서 전술한 바와 같이, 소켓 가이드(100)에 형성된 가이드 돌기(120)를 인서트(300)에 형성된 가이드 홈(320)에 결합시킴으로써 안착 설치될 수 있다. 한편, 인서트(300)는 개략적으로 플레이트 형상을 가지며, 상면이 편평하게 형성될 수 있다. 또한, 인서트(300)에는 반도체 패키지(S)의 테스트 시 반도체 패키지(S)가 삽입 배치되는 수납부(310)가 형성될 수 있다.
그리고, 수납부(310)에는 반도체 패키지(S)가 용이하게 삽입될 수 있도록 경사면(311)이 형성될 수 있다.
푸셔(400)는 반도체 패키지(S)에 접촉되도록 돌출 형성되는 가압부(410)를 포함하며 승하강 가능하게 구성될 수 있다. 이때, 푸셔(400)의 양측단에는 안내핀(420)이 형성되어 인서트(300)에 형성된 가이드 홀(320) 상부의 안내를 받아 승하강 될 수 있으며, 가이드 돌기(120)에 형성된 도피홈(140)에 삽입되면서 안내핀(420)과 가이드 돌기(120) 간의 간섭을 피할 수 있다.
즉, 반도체 패키지(S)의 테스트 시 푸셔(400)를 가압하면, 푸셔(400)의 안내핀(420)이 인서트(300)에 형성된 가이드 홀(32)의 안내를 받아 하강하게 되어 푸셔(400)의 가압부(410)가 반도체 패키지(S)의 상면에 접촉되면서 테스트가 진행된다.
한편, 도 3a 및 도 3b에 도시된 바와 같이, 인서트(300)의 수납부(310) 양측에는 반도체 패키지(S)가 수납부(310)에 수납된 상태에서 반도체 패키지(S)의 유동을 방지할 수 있도록 하는 한 쌍의 래치(330)가 설치될 수 있다. 이때, 한쌍의 래치(330)는 인서트(300)의 수납부(310) 양측에 회전 가능하게 결합되어 수납부(310)에 수납된 반도체 패키지(S)의 상면을 각각 가압함으로써 테스트가 진행되는 동안 반도체 패키지(S)의 유동을 방지하여 안정적으로 테스트가 진행될 수 있도록 한다.
본 발명의 실시예에 따른 제1 볼 가이드(500)는 인서트(300)의 하부에 설치되어 반도체 패키지(S)의 하면 가장자리를 따라 설치된 복수의 솔더볼(S1) 각각을 도전부(210) 각각에 대응하도록 위치시킨다. 이러한 제1 볼 가이드(500)는 제1 볼 가이드 몸체(510)와, 관통부(520) 및 제1 가이드홀부(530)를 포함할 수 있다.
이때, 제1 볼 가이드 몸체(510)는 제1 볼 가이드의 외관을 이루며 직사각 형상의 필름 형태로 형성될 수 있다.
관통부(520)는 제1 볼 가이드 몸체(510)의 중심 부분에 형성되어 테스트 시 제2 볼 가이드(600)와의 간섭을 회피하기 위해 형성된 것이다. 이에 대한 자세한 설명은 이하에서 후술하기로 한다.
제1 가이드홀부(530)는 제1 볼 가이드 몸체(510)에 형성되되, 반도체 패키지(S)의하면 가장자리를 따라 설치된 솔더볼(S1)과 대응되는 위치에 형성되어 테스트 시 반도체 패키지(S)의 하면 가장자리를 따라 설치된 솔더볼(S1)이 삽입되어 정렬되도록 한다.
한편, 본 발명의 실시예에 따른 제1 볼 가이드(500)는 인서트(300)와 일체로 형성된 것이 제시된다. 즉, 인서트(300)의 성형하는 과정에서 필름 형태로 제작된 제1 볼 가이드(500)를 인서트 금형에 삽입한 상태로 성형하여 인서트(300)와 제1 볼 가이드(500)를 일체로 형성시킬 수 있다.
더욱 구체적으로 최근 반도체 패키지(s)의 솔더볼(S1) 피치의 감소로 인해 솔더볼(S1)의 높이도 점차 감소함에 따라 제1 볼 가이드(500)의 두께 또한 솔더볼(S1)의 점차 감소하는 높이에 대응되도록 제작되어야 한다. 따라서, 기존의 사출 성형 방식으로는 제1 볼 가이드(500)의 높이를 줄이는 것에 한계가 있기 때문에 점차 감소되는 솔더볼(S1)의 높이에 대응될 수 있도록 제1 볼 가이드(500)의 두께를 필름 형태로 제작하는 것이 바람직한 것이다.
물론, 제1 가이드는 인서트(300)와 별도로 제작되어 별도의 체결부재에 의해 체결시킬 수도 있고, 접착제 등을 이용하여 접착하여 결합시킬 수도 있다.
도 4에 도시된 바와 같이, 본 발명의 실시예에 따른 제2 볼 가이드(600)는 소켓(200)의 상부에 설치되어 반도체 패키지(S)의 중심 부분에 설치된 복수의 솔더볼(S1) 각각을 도전부(210) 각각에 대응하도록 위치시킨다. 이러한 제2 볼 가이드(600)는 제2 볼 가이드 몸체(610) 및 제2 볼 가이드홀부(620)를 포함할 수 있다.
이때, 제2 볼 가이드 몸체(610)는 제2 볼 가이드 몸체(610)의 외관을 직사각 형상의 필름 형태로 형성될 수 있다.
제2 볼 가이드홀부(620)는 제2 볼 가이드 몸체(610)에 형성되되, 반도체 패키지(S)의 중심 부분에 설치된 솔더볼(S1)과 대응되는 위치에 형성되어 반도체 패키지(S)의 중심 부분에 설치된 각 솔더볼(S1)을 삽입시켜 각 도전부(210)와 대응되도록 정렬시킨다.
즉, 제1 볼 가이드(500)부에 의해 반도체 패키지(S)의 각 솔더볼(S1)이 1차로 정렬된 상태에서도 반도체 패키지 테스트 장치의 각 구성에 대한 제조 및 가공 공차에 의해 정확한 정렬이 이루어지지 않을 경우, 제2 볼 가이드(600)에 의해 반도체 패키지(S)의 솔더볼(S1)을 2차로 정렬시켜 각 도전부(210)에 대해 각 솔더볼(S1)이 정확히 일치되도록 정렬시킬 수 있게 된다.
한편, 상기 제2 볼 가이드(600)는 소켓(200)의 상부에 설치되되, 제1 볼 가이드(500)의 관통부(520)에 대응되는 위치에 설치되는 것이 바람직하다. 즉, 제1 볼 가이드(500)에 의해 반도체 패키지(S)의 하면 가장자리를 따라 설치된 솔더볼(S1)을 1차로 정렬시키고 제2 볼 가이드(600)에 의해 반도체 패키지(S)의 중심 부분에 설치된 솔더볼(S1)을 2차 정렬시키기 위해서는 테스트 시 제2 볼 가이드(600)에 대해 제1 볼 가이드(500)가 간섭되지 않아야 되는 바, 상호 간의 간섭을 회피하기 위해 제1 볼 가이드(500)에 관통부(520)가 형성된 것이다.
이때, 본 발명의 실시예에 따른 제2 볼 가이드(600)는 제1 볼 가이드(500)에 형성된 관통부(520)의 형상과 대응되는 형상으로 형성되는 것이 바람직하며, 제2 볼 가이드(600)의 크기는 제1 볼 가이드(500)에 형성된 관통부(520)의 크기보다 작게 형성되는 것이 더욱 바람직하다.
도 5a 내지 5c를 참조하여 관통부(520) 및 제1 볼 가이드(500)의 형상을 자세히 설명하면 이하와 같다.
도 5a에 도시된 바와 같이, 관통부(520) 및 제2 볼 가이드(600)의 형상을 직사각형 구조로 형성시킬 수 있다. 또한, 도 5b에 도시된 바와 같이, 관통부(520) 및 제2 볼 가이드(600)의 형상을 십자형 구조로 형성시킬 수 있다. 또한, 도 5c에 도시된 바와 같이, 관통부(520)는 제1 볼 가이드(500) 중심 부분 상하단이 오픈된 상태의 직사각 구조로 형성되고, 제2 볼 가이드(600)는 관통부(520)의 형상에 따라 오픈된 상태에 대응되는 직사각형 구조로 형성시킬 수 있다. 물론, 반도체 패키지(S)의 크기 및 구조에 따라 다양한 구조의 형상으로 형성시킬 수도 있다.
한편, 제1 가이드홀부(530) 및 제2 가이드홀부(620)의 크기는 각 솔더볼(S1)의 최대 직경보다 크게 형성되는 것이 바람직하다. 즉, 솔더볼(S1)의 최대 직경보다 작게 형성될 경우 각 솔더볼(S1)이 각 가이드홀부(530,620)에 삽입되지 못하고 각 볼 가이드 몸체(510,610)에 접촉되어 파손될 수 있기 때문에 각 가이드홀부(530,620)의 크기는 각 솔더볼(S1)의 최대 직경보다 크게 형성되는 것이 바람직한 것이다.
또한, 제1 볼 가이드홀부(530) 및 제2 볼 가이드(600)의 높이는 솔더볼(S1)의 높이의 1/2 이하로 형성되는 것이 바람직하다. 즉, 제1 볼 가이드홀부(530) 및 제2 볼 가이드(600)의 높이를 솔더볼(S1)의 높이의 1/2을 초과하여 형성할 경우, 각 도전부(210)에 대해 각 솔더볼(S1)이 비접촉될 수 있기 때문에 제1 볼 가이드홀부(530) 및 제2 볼 가이드(600)의 높이를 솔더볼(S1)의 높이의 1/2 이하로 형성하는 것이 바람직한 것이다.
한편, 제1 가이드홀부(530) 및 제2 가이드홀부(620)의 상단은 각 솔더볼(S1)의 삽입이 용이하게 하기 위해 테이퍼지게 형성될 수 있다.
본 발명의 실시예에 따른 제2 볼 가이드(600)는 폴리이미드, 폴리아미드이미드, FR4 등의 고분자 재질 중 어느 하나의 재질에 의해 필름 형태로 제작될 수 있다.
한편, 소켓(200)을 성형하는 과정에서 필름 형태의 제2 볼가이드를 소켓(200)을 성형하기 위한 소켓 금형에 삽입한 후, 소켓(200)과 동시에 성형하여 일체로 제작할 수 있다. 물론, 제2 볼 가이드(600)를 소켓(200)과 별도로 제작하여 소켓(200) 상부에 부착시킬 수도 있다.
다시 도 4에 도시된 바와 같이, 본 발명의 실시예에 따른 절연부(220)와 제2 볼 가이드(600) 사이에는 솔더볼(S1)과 도전부(210) 간의 접촉 위치를 안내함과 더불어 도전성 입자가 외부로 이탈 및 함몰되는 것을 방지하기 위해 가이드 홀(710)이 마련된 가이드 플레이트(700)가 더 포함될 수 있다.
더욱 구체적으로 가이드 플레이트(700)의 가이드 홀(710)에 절연부(220)의 상부로 돌출 형성된 도전부(210)의 제1 접촉부(212)가 삽입 설치되어, 테스트를 받을 반도체 패키지(S)의 솔더볼(S1)과 제1 접촉부(212) 간의 접촉 위치를 안내하는 것과 더불어 상호 간의 접촉 시, 솔더볼(S1)의 충격에 의해 제1 접촉부(212)의 도전성 입자가 외부로 이탈되거나 함몰되는 것을 방지한다.
이하에서는 도면을 참조하여 본 발명의 실시예에 따른 반도체 패키지 테스트 장치의 작동에 대하여 설명하기로 한다.
먼저, 도 6a에 도시된 바와 같이, 반도체 패키지(S)를 인서트(300)의 수납부(310)에 안착시킨다. 이때, 수납부(310)에 안착된 반도체 패키지(S)가 오정렬 상태로 안착되면 제1 볼 가이드(500)의 제1 가이드홀부(530)에 반도체 패키지(S)의 하면 가장자리를 따라 설치된 솔더볼(S1)이 삽입되면서 반도체 패키지(S)의 솔더볼(S1)이 1차적으로 정렬된다. 이때, 제1 가이드홀부(530)의 상부가 테이퍼지게 형성됨에 따라 각 솔더볼(S1)이 용이하게 삽입될 수 있다.
다음, 6b에 도시된 바와 같이, 반도체 패키지(S)의 솔더볼(S1)이 1차적으로 정렬된 상태에서도 반도체 패키지(S) 장치의 각 구성의 조립 및 가공 공차에 의해 반도체 패키지(S)의 솔더볼(S1)과 각 도전부(210)가 일치되도록 정렬되지 않을 경우, 반도체 패키지(S)의 솔더볼(S1)은 제2 볼 가이드(600)에 의해 2차적으로 정렬된다.
이때, 반도체 패키지(S)의 하면 중심 부분에 설치된 각 솔더볼(S1)이 제2 볼 가이드(600)에 형성된 제2 가이드홀부(620)에 삽입되면서 정렬된다.
즉, 각 솔더볼(S1)이 제2 가이드홀부(620) 내로 삽입되면 반도체 패키지(S)는 미세하게 제2 볼 가이드(600)부에 의해 평면 상에서 좌우로 이동되어 각 도전부(210)와 일치되도록 정렬된다. 이때도 테이퍼지게 형성됨에 따라 각 솔더볼(S1)이 용이하게 삽입될 수 있다.
다음, 각 솔더볼(S1)이 각 도전부(210)가 일치되면 인서트(300)의 수납부(310) 양측에 설치된 래치(330)가 회동하여 반도체 패키지(S)의 상면을 가압하여 반도체 패키지(S)의 유동을 방지한다.
다음, 푸셔(400)를 작동시키게 되면, 푸셔(400)의 안내핀(420)은 인서트(300)에 형성된 가이드 홀(320) 상부의 안내를 받아 하강되며, 푸셔(400)의 가압부(410)가 안내핀(420)의 안내를 받아 하강하여 반도체 패키지(S)의 상면을 가압하면서 반도체 패키지(S)의 테스트가 진행된다.
이상 전술한 바와 같이 제1 볼 가이드(500) 및 제2 볼 가이드(600)에 의해 반도체 패키지(S)의 각 솔더볼(S1)이 각 도전부(210)와 일치되도록 정렬이 이루어지므로, 솔더볼(S1)의 정렬 불량으로 인한 파손을 방지할 수 있다.
이에 따라, 반도체 패키지(S)의 각 솔더볼(S1)과 대응하는 각 도전부(210) 사이에 전기적으로 오픈되거나 쇼트되는 현상을 방지할 수 있으며, 또한 솔더볼(S1)의 파손 발생을 방지하여 소켓(200)의 수명을 증가시킬 수 있게 된다.
이상으로 본 발명에 관하여 실시예를 들어 설명하였지만 반드시 이에 한정하는 것은 아니며, 본 발명의 기술적 사상의 범주 내에서는 얼마든지 수정 및 변형 실시가 가능하다.
100: 소켓 가이드 110: 장착부
120: 가이드 돌기 130: 결합돌기
140: 도피홈 200: 소켓
210: 도전부 220: 절연부
230: 지지 플레이트 240: 결합홀
300: 인서트 310: 수납부
311: 경사면 320: 가이드 홈
330: 래치 400: 푸셔
410: 가압부 420: 안내핀
500: 제1 볼 가이드 510: 제1 볼 가이드 몸체
520: 관통부 530: 제1 가이드홀부
600: 제2 볼 가이드 610: 제2 가이드 몸체
620: 제2 가이드홀부 700: 가이드 플레이트

Claims (10)

  1. 반도체 패키지(S)의 복수의 솔더볼(S1) 각각에 대응되도록 형성되는 복수개의 도전부(210) 및 각 도전부(210)가 관통 설치되는 절연부(220)가 설치되는 소켓(200);
    상기 소켓(200)이 설치되는 소켓 가이드(100)에 착탈 가능하게 설치되는 인서트(300);
    상기 인서트(300) 상부에 승하강 가능하게 제공되어 상기 반도체 패키지(S)의 상면을 가압하는 푸셔(400);
    상기 인서트(300)의 하부에 제공되며, 상기 반도체 패키지(S)의 하면 가장자리를 따라 설치된 복수의 솔더볼(S1) 각각을 도전부(210) 각각에 대응하도록 위치시키는 제1 볼 가이드(500); 및
    상기 소켓(200)의 상부에 제공되며, 상기 반도체 패키지(S)의 하면 중심 부분에 설치된 복수의 솔더볼(S1) 각각을 도전부(210) 각각에 대응하도록 위치시키는 제2 볼 가이드(600);를 포함하는 것을 특징으로 하는 반도체 패키지 테스트 장치.
  2. 제 1 항에 있어서,
    상기 제1 볼 가이드(500)는
    외관을 이루는 제1 볼 가이드 몸체(510);
    상기 제1 볼 가이드 몸체(510)의 중심 부분에 상기 제2 볼 가이드(600)와의 간섭을 회피하기 위해 관통 형성된 관통부(520); 및
    상기 제1 볼 가이드 몸체(510)에 형성되며, 상기 반도체 패키지(S)의 하면 가장자리를 따라 설치된 각 솔더볼(S1)이 삽입되어 정렬되는 제1 가이드홀부(530);를 포함하는 것을 특징으로 하는 반도체 패키지 테스트 장치.
  3. 제 2 항에 있어서,
    상기 제2 볼 가이드(600)는
    외관을 이루는 제2 볼 가이드 몸체(610);
    상기 제2 볼 가이드 몸체(610)에 형성되어 상기 반도체 패키지(S)의 하면 중심 부분에 설치된 상기 각 솔더볼(S1)이 상기 각 도전부(210)와 대응되도록 삽입 정렬되는 제2 가이드홀부(620);를 포함하는 것을 특징으로 하는 반도체 패키지 테스트 장치.
  4. 제 3 항에 있어서,
    상기 제2 볼 가이드(600)는
    상기 소켓(200)의 상부에 설치되되, 상기 제1 볼 가이드(500)의 관통부(520)에 대응되는 위치에 설치되는 것을 특징으로 하는 반도체 패키지 테스트 장치.
  5. 제 4 항에 있어서,
    상기 제2 볼 가이드(600)는 상기 제1 볼 가이드(500)에 형성된 상기 관통부(520)의 형상과 대응되는 형상으로 형성되는 것을 특징으로 하는 반도체 패키지 테스트 장치.
  6. 제 5 항에 있어서,
    상기 제1 가이드홀부(530) 및 제2 가이드홀부(620)의 크기는 상기 각 솔더볼(S1)의 최대 직경보다 크게 형성된 것을 특징으로 하는 반도체 패키지 테스트 장치.
  7. 제 6 항에 있어서,
    상기 제1 볼 가이드홀부(530) 및 제2 볼 가이드(600)의 높이는 상기 솔더볼(S1)의 높이의 1/2 이하로 형성되는 것을 특징으로 하는 반도체 패키지 테스트 장치.
  8. 제 7 항에 있어서,
    상기 제1 가이드홀부(530) 및 제2 가이드홀부(620)의 상단은 테이퍼지게 형성된 것을 특징으로 하는 반도체 패키지 테스트 장치.
  9. 제 8 항에 있어서,
    상기 제2 볼 가이드(600)는 폴리이미드, 폴리아미드이미드, FR4의 고분자 재질 중 어느 하나의 재질에 의해 필름 형태로 제작되는 것을 특징으로 하는 반도체 패키지 테스트 장치.
  10. 제 1 항 내지 제 9 항 중 어느 한 항에 있어서,
    상기 절연부(220)와 상기 제2 볼 가이드(600) 사이에는
    상기 각 솔더볼(S1)과 상기 각 도전부(210) 간의 접촉 위치를 안내함과 더불어 도전성 입자가 외부로 이탈 및 함몰되는 것을 방지하기 위해 가이드홀(710)이 마련된 가이드 플레이트(700)가 더 포함된 것을 특징으로 하는 반도체 패키지 테스트 장치.
KR1020160115387A 2016-09-08 2016-09-08 반도체 패키지 테스트 장치 KR101852794B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160115387A KR101852794B1 (ko) 2016-09-08 2016-09-08 반도체 패키지 테스트 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160115387A KR101852794B1 (ko) 2016-09-08 2016-09-08 반도체 패키지 테스트 장치

Publications (2)

Publication Number Publication Date
KR20180028134A true KR20180028134A (ko) 2018-03-16
KR101852794B1 KR101852794B1 (ko) 2018-04-27

Family

ID=61910529

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160115387A KR101852794B1 (ko) 2016-09-08 2016-09-08 반도체 패키지 테스트 장치

Country Status (1)

Country Link
KR (1) KR101852794B1 (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102144806B1 (ko) * 2020-04-24 2020-08-14 티씨에스 주식회사 전자부품 검사장치용 소켓
CN111679160A (zh) * 2020-04-24 2020-09-18 广东省建设工程质量安全检测总站有限公司 一种开关面板及插座安全性检测装置
KR102239998B1 (ko) * 2021-01-26 2021-04-14 (주)씨앤씨테크 반도체 테스트용 압입장치
KR20220127591A (ko) * 2021-03-11 2022-09-20 주식회사 대성엔지니어링 반도체 소자 테스트 장치
KR20230031635A (ko) * 2021-08-27 2023-03-07 (주)티에스이 반도체 패키지의 테스트 장치

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100314135B1 (ko) * 1999-03-08 2001-11-16 윤종용 Ｂｇａ 패키지의 전기적 검사를 위한 소켓 및 이를 이용한검사방법
JP2000292484A (ja) 1999-04-12 2000-10-20 Jsr Corp 半導体素子接続装置、半導体素子検査装置および検査方法
KR101284212B1 (ko) * 2012-04-27 2013-07-09 주식회사 아이에스시 위치정렬이 용이한 테스트용 소켓

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102144806B1 (ko) * 2020-04-24 2020-08-14 티씨에스 주식회사 전자부품 검사장치용 소켓
CN111679160A (zh) * 2020-04-24 2020-09-18 广东省建设工程质量安全检测总站有限公司 一种开关面板及插座安全性检测装置
CN111679160B (zh) * 2020-04-24 2023-08-22 广东省建设工程质量安全检测总站有限公司 一种开关面板及插座安全性检测装置
KR102239998B1 (ko) * 2021-01-26 2021-04-14 (주)씨앤씨테크 반도체 테스트용 압입장치
KR20220127591A (ko) * 2021-03-11 2022-09-20 주식회사 대성엔지니어링 반도체 소자 테스트 장치
KR20230031635A (ko) * 2021-08-27 2023-03-07 (주)티에스이 반도체 패키지의 테스트 장치

Also Published As

Publication number Publication date
KR101852794B1 (ko) 2018-04-27

Similar Documents

Publication Publication Date Title
KR101852794B1 (ko) 반도체 패키지 테스트 장치
KR101392399B1 (ko) 테스트용 번인 소켓
US6902410B2 (en) Contact unit and socket for electrical parts
KR100929645B1 (ko) 반도체 칩 검사용 소켓
KR100994219B1 (ko) 반도체 칩 검사용 소켓
TWI533002B (zh) 測試用插件
KR20150003955A (ko) 인서트 및 이를 포함하는 반도체 패키지 테스트 장치
US8550825B2 (en) Electrical interconnect device
KR100602442B1 (ko) 매개 기판을 갖는 볼 그리드 어레이 패키지용 테스트 소켓
KR20090011498A (ko) 테스트용 소켓
KR20130123193A (ko) 테스트 소켓
KR101762835B1 (ko) 검사장치
KR20050087300A (ko) 반도체 패키지용 테스트 소켓
KR20170070831A (ko) 인터페이스 구조
KR101471652B1 (ko) 인서트 및 이를 포함하는 반도체 패키지 테스트 장치
KR101782600B1 (ko) 반도체 패키지 테스트 장치
JP2002022768A (ja) 集積回路パッケージ検査用ポゴピン
KR20170016688A (ko) 미세 피치용 테스트 소켓
KR101051032B1 (ko) 반도체 칩 검사용 소켓
KR20140003763A (ko) 인서트 조립체
KR20140005775U (ko) 프로브 및 이를 포함한 테스트 소켓
JP5491581B2 (ja) 半導体チップ検査用ソケット
KR101112766B1 (ko) 반도체 테스트용 푸셔장치
TWI397705B (zh) 半導體晶片測試插座
KR100992966B1 (ko) 반도체 칩 검사용 소켓

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant