KR100992966B1 - 반도체 칩 검사용 소켓 - Google Patents

반도체 칩 검사용 소켓 Download PDF

Info

Publication number
KR100992966B1
KR100992966B1 KR1020090080034A KR20090080034A KR100992966B1 KR 100992966 B1 KR100992966 B1 KR 100992966B1 KR 1020090080034 A KR1020090080034 A KR 1020090080034A KR 20090080034 A KR20090080034 A KR 20090080034A KR 100992966 B1 KR100992966 B1 KR 100992966B1
Authority
KR
South Korea
Prior art keywords
socket
conductive
semiconductor chip
base cover
housing
Prior art date
Application number
KR1020090080034A
Other languages
English (en)
Inventor
이채윤
Original Assignee
리노공업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 리노공업주식회사 filed Critical 리노공업주식회사
Priority to KR1020090080034A priority Critical patent/KR100992966B1/ko
Application granted granted Critical
Publication of KR100992966B1 publication Critical patent/KR100992966B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2855Environmental, reliability or burn-in testing
    • G01R31/286External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2863Contacting devices, e.g. sockets, burn-in boards or mounting fixtures
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/04Housings; Supporting members; Arrangements of terminals
    • G01R1/0408Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433Sockets for IC's or transistors
    • G01R1/0441Details
    • G01R1/0466Details concerning contact pieces or mechanical details, e.g. hinges or cams; Shielding
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • G01R1/06711Probe needles; Cantilever beams; "Bump" contacts; Replaceable probe pins
    • G01R1/06733Geometry aspects
    • G01R1/06738Geometry aspects related to tip portion
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • G01R1/073Multiple probes
    • G01R1/07307Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07364Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch
    • G01R1/07371Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch using an intermediate card or back card with apertures through which the probes pass
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26Testing of individual semiconductor devices
    • G01R31/2601Apparatus or methods therefor
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2886Features relating to contacting the IC under test, e.g. probe heads; chucks

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Environmental & Geological Engineering (AREA)
  • Geometry (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Connecting Device With Holders (AREA)

Abstract

본 발명은 반도체 칩 검사용 소켓에 관한 것으로서, 반도체 칩 검사용 소켓에 있어서, 중심부에 상하로 관통형성된 체결 구멍이 형성된 평판 형상의 베이스커버와; 상기 베이스커버의 체결구멍에 결합되고, 도전재료가 절연체 내에서 두께 방향으로 형성된 도전부 및 탄성을 가진 절연체로 형성된 상기 도전부 이외의 영역인 절연부를 포함하는 도전성시트와; 상기 도전성 시트의 도전부 상부에 안착되어 반도체 칩의 단자에 접촉되는 다수개의 플런저와; 상기 도전성 시트가 결합된 상기 베이스커버 상부 및 측면을 감싸는 형태로 상기 베이스커버를 하부 공간에 수용결합시키는 하우징;을 포함하여 구성되되, 상기 각각의 하우징은 연결부에 의해 상호간에 연결되는 반도체 칩 검사용 소켓을 기술적 요지로 한다.
이에 따라, 구조가 안정적이며 동시에 다수개의 소켓에 대한 검사가 가능하다는 이점이 있다.
소켓 베이스커버 도전성시트 도전부 절연부 하우징 연결부

Description

반도체 칩 검사용 소켓{test socket}
본 발명은 반도체 칩 검사용 소켓에 관한 것으로, 더욱 상세하게는 도전성 소재를 소켓으로 이용하되, 구조가 안정적이며 동시에 다수개의 소켓에 대한 검사가 가능한 반도체 칩 검사용 소켓장치에 관한 것이다.
통상 반도체 칩은 칩이 정상적으로 작동되는지 여부를 검사하여야 하는바, 검사를 위하여는 검사용 소켓에 검사용 탐침 장치(probe) 등을 장착하여 반도체 칩에 접촉시켜 검사전류를 검사용 회로기판에 인가하는 방법을 이용하여 반도체 칩을 검사하게 된다.
이러한 반도체 칩 검사 장치 중 반도체의 접속 단자(솔더볼)의 손상을 줄일 수 있도록 제안된 것이 실리콘 재질등의 몸체에 금속볼(파우더) 등을 수직으로 배치시켜 도전성 실리콘부를 형성시키고 이를 통해 검사 전류를 하부의 검사용 회로기판으로 인가시켜 반도체 칩의 정상작동 여부를 판단하는 이방 도전성 시트 등이 사용된다.
이방 도전성 시트를 이용한 종래기술로는 본인이 출원한 것으로 대한민국특허청에 출원된 출원번호 10-2009-0017393호에 '반도체 칩 검사용 소켓'이 소개되어 있다.
상기 종래기술은 도 1 또는 도 2에 도시된 바와 같이, 반도체 칩 검사용 소켓에 있어서, 중심부에 상하로 관통형성된 체결 구멍이 형성된 평판 형상의 지지 플레이트(60)와; 상기 체결 구멍에 결합되고, 상측으로 돌출된 돌출부(12)가 형성된 실리콘부(10)와; 상기 돌출부에 금속볼을 수직으로 배치시켜 형성된 다수 개의 도전성 실리콘부(20)와; 상기 도전성 실리콘부의 상부에 안착되어 반도체 칩의 솔더볼에 접촉되는 다수 개의 플런저(30)와; 상기 플런저(30)에 대응되는 위치에 관통공(82)이 형성되고, 하부에 수용부(86)가 형성되어 상기 돌출부(12)를 수용하며, 상기 실리콘부(10)에 결합되어 상기 플런저(30)를 고정시키는 캡(80);으로 구성되며 상기 지지플레이트에 위치결정 홀이 형성된다.
상기와 같이 구성되어 플런저(30) 상측에는 검사대상물인 디바이스 등이 접촉된다. 그리고 상기 지지 플레이트(60)의 하부면에 결합된 하부 절연 테이프(50)하측에는 PCB 등의 회로보드가 접촉되어 상기 디바이스와 상기 회로보드가 전기적으로 접속된다.
그러나 상기 종래기술은 디바이스의 전극에 대한 플런저(30)의 위치 결정과 회로보드의 전극그룹에 대한 소켓의 도전성 실리콘부(20)의 위치 결정은 지지플레이트에 형성된 위치결정 홀에 의해 이루어지고, 플런저(30)의 고정은 캡(80)에 의해 이루어지는 바, 디바이스에 가해지는 횡압력 등에 의해 상기 실리콘부 및 캡의 측면 유동 등이 발생되어 상기 플런저(30)가 정위치에 안정되게 위치되지 못하여 검사신뢰성이 떨어지고 문제점이 존재한다.
그리고 한 개의 디바이스에 대하여만 검사가 진행되므로 다량의 두 개 이상의 디바이스에 대한 동시 검사가 이루어지지 못한다는 문제점이 있다.
따라서, 본 발명은 상기한 종래기술들의 문제점을 해결하기 위해 안출된 것으로, 두 개 이상의 검사 대상물에 대한 동시 검사가 가능함과 동시에 검사 대상물의 접촉패드가 접촉되는 플런저가 도전성 시트의 정 위치에 안정되게 결합되어 검사의 신뢰성이 향상되는 반도체 칩 검사용 소켓을 제공하는 것을 목적으로 한다.
상기한 목적을 달성하기 위한 본 발명은, 반도체 칩 검사용 소켓에 있어서, 중심부에 상하로 관통형성된 체결 구멍이 형성된 평판 형상의 베이스커버와; 상기 베이스커버의 체결구멍에 결합되고, 도전재료가 절연체 내에서 두께 방향으로 형성된 도전부 및 탄성을 가진 절연체로 형성된 상기 도전부 이외의 영역인 절연부를 포함하는 도전성시트와; 상기 도전성 시트의 도전부 상부에 안착되어 반도체 칩의 단자에 접촉되는 다수개의 플런저와; 상기 도전성 시트가 결합된 상기 베이스커버 상부 및 측면을 감싸는 형태로 상기 베이스커버를 하부 공간에 수용결합시키는 하우징;을 포함하여 구성되되, 상기 각각의 하우징은 연결부에 의해 상호간에 연결되는 반도체 칩 검사용 소켓을 기술적 요지로 한다.
여기서, 상기 하우징은, 상기 플런저에 대응되는 위치에 관통공이 형성되고, 상기 도전성 시트의 상측에 위치되어 상기 플런저를 상기 도전부 상부에 고정시키는 상부하우징과; 상기 상부하우징과 단차를 두고 일체로 연장형성되어 상기 베이스커버를 감싸도록 형성되며, 위치결정부가 형성된 하부 하우징;을 포함하여 구성 되는 것이 바람직하다.
상기 연결부에는 상하로 관통된 장공이 형성되는 것이 바람직하다.
상기 위치결정부는 상하부로 관통된 통공인 것이 바람직하다.
상기 베이스 커버의 체결구멍 인접부에는 상하로 관통된 관통홀이 형성되는 것이 바람직하다.
상기 도전부의 상부에는 하측으로 함몰된 함몰부가 형성되는 것이 바람직하다.
상기 함몰부의 중심에는 하측으로 재차 함몰된 수용부가 형성되는 것이 바람직하다.
상기 베이스커버와 하우징의 결합은 볼트결합인 것이 바람직하다.
상기 플런저는, 원주형상의 몸체부와; 상기 몸체부 상측에 형성되어 반도체칩의 단자와 접촉되는 탐침부와; 상기 몸체부 하측에 형성되어 상기 도전부와 접촉되는 접촉부;를 포함하여 구성되는 것이 바람직하다.
상기 접촉부 하부에는 하측으로 돌출된 돌기부가 형성되는 것이 바람직하다.
상기 몸체부에는 외주면을 따라 외측으로 돌출된 링형상의 환형돌기가 형성되는 것이 바람직하다.
상기 도전성 시트의 절연부에는 상부에서 하측으로 함몰공이 형성되는 것이 바람직하다.
상기의 구성에 의한 본 발명은, 도전성 시트가 결합된 베이스 커버를 하부 공간에 수용시킨 하우징을 다수개 연결하여 다수개의 디바이스에 대한 검사가 동시에 진행된다는 효과가 있다.
그리고, 상기 하우징이 도전성 시트가 결합된 베이스 커버를 하부 공간에 수용결합시키는 형태로 상기 플런저를 상기 도전성 시트 도전부의 정 위치에 안정되게 결합시켜 검사의 신뢰성이 향상되는 효과가 또한 있다.
이하 본 발명의 바람직한 실시예를 첨부된 도면을 참조로 상세히 설명하기로 한다.
도 3은 본 발명에 따른 반도체 칩 검사용 소켓의 사시도이고, 도 4는 분해 사시도이고, 도 5는 베이스커버의 사시도이고, 도 6은 플런저가 결합된 소켓의 요부 종단면도이고, 도 7는 플런저가 분리된 소켓의 요부 종단면도이고, 도 8은 베이스 커버와 도전성 시트가 결합된 형상을 나타낸 요부 종단면도이고, 도 9는 플런저의 사시도이다.
도시된 바와 같이, 본 발명에 따른 반도체 칩 검사용 소켓은 크게 베이스커버(100)와, 도전성 시트(200)와, 플런저(300)와, 하우징(400) 및 연결부(800)로 구성된다.
먼저 베이스커버(100)에 대해 설명한다.
상기 베이스커버(100)는 판상의 합성 수지재질로 구성되고 중앙부에는 상하로 관통된 체결구멍(110)이 형성되고 상기 체결구멍(110)에 후술하는 도전성 시트(200)가 결합 형성된다. 그리고 상기 체결구멍(110) 인접부에는 상하로 관통되 고 상기 체결구멍(110)보다는 상대적으로 작은 관통홀(120)이 형성된다.
여기서 후술하는 도전성 시트(200)는 일반적으로 인서트 사출을 통해 상기 베이스커버(100)의 체결구멍(110)에 형성되는바, 보다 견고한 결합력을 제공하기 위하여 상기 베이스 커버(100)의 외곽에는 관통홀(120)이 형성되어, 인서트 사출 시 실리콘 등의 절연부(220) 상기 관통홀(120)을 통해 베이스커버(100)에 고정되는 형태로 상기 도전성 시트(200)를 베이스커버(100)에 단단하게 고정될 수 있도록 한다. 이러한 기술은 종래의 검사용 소켓에 관련된 선행 기술에도 이용되는 공지의 기술인 바 상세한 설명은 생략한다.
또한 상기 베이스커버(100)의 단부 인접부에는 볼트결합홀(500)이 형성되어 볼트(600)에 의해 후술하는 하우징(400)과 결합된다.
상기 도전성시트(200)는 크게 도전부(210) 및 절연부(220)로 구성된다.
상기 절연부(220)는 실리콘 등을 인서트 사출하여 소정 두께를 가지며, 판상이 되도록 상기 베이스커버(100)에 결합시키는 형태로 형성된다. 이때, 상기 절연부(220) 중간중간에는 전기를 통하는 도전부(210)가 수직으로 형성되는바, 상기 도전부(210)는 도전재료인 금속분말 등을 수직방향으로 배치시켜 적층된 형태이며 다수개의 도전부(210)가 절연부(220) 내에 형성된다.
즉, 상기 도전부(210)는 금속분말이 상하로 적층되는 형태로 형성되어 상부에서 하부로 전기가 통하도록 형성되며, 상기 도전부(210) 상부에는 후술하는 플런저(300)가 접촉되고 도전부(210) 하부에는 PCB 등의 기판의 단자가 접촉된다.
상기 도전부(210)의 상부는 하측으로 함몰된 함몰부(211)가 형성되고, 상기 함몰부(211)의 중앙부에는 하측으로 재차 함몰된 수용부(212)가 형성된다. 상기 함몰부(211) 및 수용부(212)는 후술하는 플런저(300)가 결합되는 부분으로 함몰부(211)에는 플런저(300)의 접촉부가 결합되고 상기 수용부(212)에는 돌기부가 수용 결합되어 플런저(300)와 도전부(210)의 전기적 연결이 이루어지게 된다.
상기 도전부(210)의 상부에는 플런저(300)가 결합되는바, 상기 플런저(300)는 도전성 재질로 형성되고 크게 몸체부(310)와, 탐침부(320)와, 접촉부(330)로 구성되며, 측정하고자 하는 디바이스와 상기 도전성시트(200)의 도전부(210)를 전기적으로 연결시킨다.
여기서 상기 절연부(220)에는 상부에서 하측으로 소정 깊이만큼 함몰된 함몰공(221)이 형성되는바, 상기 함몰공(221)이 형성됨에 의해 상기 플런저(300)의 누름압력에 의해 도전부(210)에 압력이 전달되는 경우, 도전부(210)의 팽창압력을 해소하는 공간역할을 하게 된다.
상기 몸체부(310)는 소정길이를 가지는 원주형상으로 플런저(300)의 중심부 역할을 하며 상기 몸체부(310)의 상부가 후술하는 하우징(400)의 관통공 상부로 돌출된다.
상기 몸체부(310)의 상부에는 상기 몸체부(310)와 일체로 크라운 형상의 탐침부(320)가 형성되며 상기 탐침부(320)가 측정하고자 하는 디바이스의 단자와 전기적으로 접촉된다. 여기서 상기 탐침부(320)는 후술하는 하우징 관통공(410) 상측으로 돌출된 형태로 구성된다.
상기 몸체부(310)의 하단부에는 외주면을 따라 외측으로 돌출된 링형상의 환 형돌기(310)가 형성되고, 상기 환형돌기(310)의 상단부가 후술하는 하우징(400)의 관통공(410) 하부면에 걸림되어 상기 플런저(300)가 상기 도전부(210)에 양호하게 접촉되게 함과 동시에 상기 플런저(300)가 하우징(400) 외부로 무단 분리되는 것을 방지시킨다.
상기 환형돌기(311)의 하부에는 역원추형의 접촉부(330)가 일체로 형성된다. 상기 접촉부(330)는 상기 도전부(210)의 함몰부(211)에 안착 결합된다. 그리고, 상기 접촉부(330) 하부에는 하측으로 돌출된 형상의 돌기부(331)가 일체로 형성되며 상기 돌기부(331)가 상기 도전부(210)에 형성된 수용부(212)에 수용결합된다. 여기서 상기 플런저(300)에 접촉부(330) 및 돌기부(331)를 형성시키고 상기 도전부(210)에 함몰부(211) 및 수용부(212)를 형성시켜 상호간에 결합시키는 이유는 상기 플런저(300)와 도전부(210)의 전기적 접촉을 양호하게 하기 위함이다.
상기 하우징(400)은 상기 도전성 시트(200)의 상부 및 상기 베이스커버(100)의 측면을 감싸는 형태로 상기 도전성 시트(200) 및 베이스 커버(200)를 하부 공간에 수용결합시키도록 상기 베이스커버(100)와 나사 결합된다.
상기 하우징(400)은 크게 상부하우징(450)과 하부하우징(460)으로 구성된다.
상기 상부하우징(450)은, 합성수지재질의 판형상으로 형성되고, 상기 플런저(300)에 대응되는 위치에 상하로 관통공(410)이 형성되고, 상기 도전성 시트(200)의 상측에 위치되어 상기 플런저(300)를 상기 도전부(210) 상부에 고정시킨다.
상기 플런저(300)의 몸체부(310) 상부는 상기 상부하우징(450)의 관통 공(410) 상측으로 돌출되고 상기 플런저(300)의 접촉부(330)는 관통공(410) 하측에 위치되는바, 상기 몸체부(310)에 형성된 환형돌기(310)의 상단부가 상기 관통공(410) 하부면측에 접촉되어 상기 플런저(300)가 상기 상부하우징(450)에 안정 결합되게 하며 무단분리되는 것을 방지시킨다. 또한 상기 상부하우징(450)의 단부인접부에는 상기 베이스커버(100)에 형성된 볼트결합홀(500)에 대응되는 위치에 볼트결합홀(700)이 형성되어 상기 베이스 커버(100)와 하우징(400)은 볼트(600)에 의해 상호간에 결합된다.
상기 하부하우징(460)은 상기 상부하우징(450)과 단차를 두고 일체로 연장형성되어 상기 베이스커버(100)의 상부 및 측면을 감싸도록 연장되어 형성된다. 그리고 연장된 상기 하부하우징(460)의 단부 인접부에는 위치결정부가 형성되는바, 위치결정부는 상하로 관통된 통공(461)으로 형성되어 상기 통공(461)에 맞춤핀 등이 결합되어 디바이스 또는 디바이스 지그와 위치 맞춤된다.
상기 하우징(400) 중 상부하우징(450)은 도전성시트(200)가 결합된 베이스커버(100)의 상부를 감싸듯이 수용하고, 하부하우징(460)은 상기 베이스 커버(100)의 측면을 감싸도록 하는 방식으로 베이스커버(100)를 상기 하우징(400)의 하부에 형성된 수용부에 수용시키듯이 결합시킴에 의해, 상기 도전성 시트(200)에 결합되는 플런저(300)를 도전성 시트(200)의 도전부(210)에 안정되게 결합되게 한다.
상기 연결부(800)는 상기 하부 하우징을 상호간에 연결시키는 형태로 구성되어 하우징(400)과 하우징(400)을 연결하는 형태로 구성된다.
즉, 상기 하우징(400)은 상호 연결 형성되는바, 상기 하우징(400)과 하우 징(400)은 연결부(800)에 의해 상호 연결되다. 상기 연결부(800)는 상기 일측 하우징(400)과 타측 하우징(400)을 연결하는 형태로 일측 하우징(400)의 일측하부하우징(460) 및 타측하우징의 타측하부하우징(460)을 상호간에 연결하는 형태로 하여 하우징(400)을 상호간에 연결결합시킨다.
따라서 연결부(800)를 다수개 형성시킴에 의해 다수개의 하우징(400)은 결합시킬 수 있으며 다수개의 디바이스에 대한 검사가 가능해진다.
상기 연결부(800)에는 연결부(800)를 따라 상하로 관통된 장공(810)이 형성되는바, 상기 장공(810)은 상기 연결부(800)가 PCB 등의 기판과 접촉되는 경우 간섭을 최소화하기 위해 접촉부분을 제거하는 형태이다.
상기의 구성에 의한 작동효과는 후술하는 바와 같다,
먼저 상기 도전성 시트(200)가 형성된 각각의 베이스커버(100)를 완성시킨다. 그리고, 상기 각각의 도전성 시트 도전부(210) 상부에 플런저(300)를 위치시킨 후, 상기 각각의 하우징(400)에 형성된 하부공간에 상기 베이스커버(100)를 각각 위치시킨다. 그런 다음, 상기 하우징(400)과 베이스커버(100)의 볼트결합홀(500)(700)에 볼트(600)를 결합시키면 연결부가 형성된 반도체 칩 검사용 소켓이 완성된다.
상기의 상태에서 디바이스 검사를 하고자 하는 경우, 상기 각각의 하우징(400) 상부에는 측정하고자 하는 각각의 디바이스를 위치시키고, 상기 소켓의 하측에는 PCB 등의 기판을 위치시킨 후 검사를 하게 되는바, 다수개의 디바이스에 대한 동시 검사가 이루어진다.
이때 상기 소켓과 디바이스, 소켓과 기판의 위치 맞춤은 상기 소켓의 하우징에 형성된 통공(461)에 맞춤핀 등을 결합시키는 방식으로 위치맞춤을 하게 된다.
그리고, 상기 플런저(300)의 탐침부(320) 상부에는 디바이스의 전극이 접촉되고, 도전성시트(200)의 도전부(210) 하부에는 상기 기판의 접촉패드 등이 접촉된다.
상기의 상태에서 측정이 이루어지는바, 상기 디바이스가 하방압력을 받게 되어 디바이스의 전극, 플런저(300), 도전부(210) 및 기판의 접촉패드는 전기적으로 연결되어 디바이스의 검사가 이루어진다.
여기서 상기 플런저(300)는 상기 베이스커버(100)의 측면 및 상부면을 동시에 지지하는 하우징(400) 내부에 안정되게 결합된 상태로 측정이 이루어지는바, 플런저(300)가 상기 도전성 시트 도전부(210)의 정위치에 안정되게 결합되어 검사의 신뢰성이 향상된다.
이상과 같이 본 발명은 하우징을 이용하여 플런저를 도전성 시트에 결합시키는 구조를 채택하고 각각의 하우징을 상호간에 연결하여 동시에 다수개의 디바이스에 대한 측정이 가능한바, 이와 같은 본 발명은 기본적인 사상의 범주내에서, 당업계의 통상의 지식을 가진자에게 있어서는 다른 많은 변형이 가능함은 자명하다 할 것이다.
도 1은 종래기술에 따른 칩 검사용 소켓의 요부 단면도이고
도 2는 도 1의 분해 사시도,
도 3은 본 발명에 따른 반도체 칩 검사용 소켓의 사시도이고,
도 4는 분해 사시도이고,
도 5는 베이스커버의 사시도이고,
도 6은 플런저가 결합된 소켓의 요부 종단면도이고,
도 7는 플런저가 분리된 소켓의 요부 종단면도이고,
도 8은 베이스 커버와 도전성 시트가 결합된 형상을 나타낸 요부 종단면도이고,
도 9는 플런저의 사시도이다.
< 도면의 주요부분에 대한 부호의 설명 >
100 : 베이스커버 110 : 체결구멍
120 : 관통홀 200 : 도전성시트
210 : 도전부 211 : 함몰부
212 : 수용부 220 : 절연부
221 : 함몰홀 300 : 플런저
310 : 몸체부 311 : 환형돌기
320 : 탐침부 330 : 접촉부
331 : 돌기부 400 : 하우징
410 : 관통공 450 : 상부하우징
460 : 하부하우징 461 : 통공
500 : 볼트결합홀 600 : 볼트
700 : 볼트결합홀 800 : 연결부
810 : 장공

Claims (12)

  1. 반도체 칩 검사용 소켓에 있어서,
    중심부에 상하로 관통형성된 체결 구멍이 형성된 평판 형상의 베이스커버와;
    상기 베이스커버의 체결구멍에 결합되고, 도전재료가 절연체 내에서 두께 방향으로 형성된 도전부 및 탄성을 가진 절연체로 형성된 상기 도전부 이외의 영역인 절연부를 포함하는 도전성시트와;
    상기 도전성 시트의 도전부 상부에 안착되어 반도체 칩의 단자에 접촉되는 다수개의 플런저와;
    상기 도전성 시트가 결합된 상기 베이스커버 상부 및 측면을 감싸는 형태로 상기 베이스커버를 하부 공간에 수용결합시키는 하우징;을 포함하여 구성되되,
    상기 각각의 하우징은 연결부에 의해 상호간에 연결되고,
    상기 하우징은, 상기 플런저에 대응되는 위치에 관통공이 형성되고, 상기 도전성 시트의 상측에 위치되어 상기 플런저를 상기 도전부 상부에 고정시키는 상부하우징과; 상기 상부하우징과 단차를 두고 일체로 연장형성되어 상기 베이스커버를 감싸도록 형성되며, 위치결정부가 형성된 하부 하우징;을 포함하여 구성됨을 특징으로 하는 반도체 칩 검사용 소켓.
  2. 삭제
  3. 제1항에 있어서, 상기 연결부에는 상하로 관통된 장공이 형성됨을 특징으로 하는 반도체 칩 검사용 소켓.
  4. 제1항에 있어서, 상기 위치결정부는 상하부로 관통된 통공임을 특징으로 하는 반도체 칩 검사용 소켓.
  5. 제1항에 있어서, 상기 베이스 커버의 체결구멍 인접부에는 상하로 관통된 관통홀이 형성됨을 특징으로 하는 반도체 칩 검사용 소켓.
  6. 제1항에 있어서, 상기 도전부의 상부에는 하측으로 함몰된 함몰부가 형성됨을 특징으로 하는 반도체 칩 검사용 소켓.
  7. 제6항에 있어서, 상기 함몰부의 중심에는 하측으로 재차 함몰된 수용부가 형성됨을 특징으로 하는 반도체 칩 검사용 소켓.
  8. 제1항에 있어서, 상기 베이스커버와 하우징의 결합은 볼트결합임을 특징으로 하는 반도체 칩 검사용 소켓.
  9. 제1항 또는 제3항 내지 제8항 중 어느 하나의 항에 있어서, 상기 플런저는,
    원주형상의 몸체부와;
    상기 몸체부 상측에 형성되어 반도체칩의 단자와 접촉되는 탐침부와;
    상기 몸체부 하측에 형성되어 상기 도전부와 접촉되는 접촉부;를 포함하여 구성됨을 특징으로 하는 반도체 칩 검사용 소켓.
  10. 제9항에 있어서, 상기 접촉부 하부에는 하측으로 돌출된 돌기부가 형성됨을 특징으로 하는 반도체 칩 검사용 소켓.
  11. 제9항에 있어서, 상기 몸체부에는 외주면을 따라 외측으로 돌출된 링형상의 환형돌기가 형성됨을 특징으로 하는 반도체 칩검사용 소켓.
  12. 제9항에 있어서, 상기 도전성 시트의 절연부에는 상부에서 하측으로 함몰공이 형성됨을 특징으로 하는 반도체 칩 검사용 소켓.
KR1020090080034A 2009-08-27 2009-08-27 반도체 칩 검사용 소켓 KR100992966B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090080034A KR100992966B1 (ko) 2009-08-27 2009-08-27 반도체 칩 검사용 소켓

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090080034A KR100992966B1 (ko) 2009-08-27 2009-08-27 반도체 칩 검사용 소켓

Publications (1)

Publication Number Publication Date
KR100992966B1 true KR100992966B1 (ko) 2010-11-08

Family

ID=43409478

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090080034A KR100992966B1 (ko) 2009-08-27 2009-08-27 반도체 칩 검사용 소켓

Country Status (1)

Country Link
KR (1) KR100992966B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160035855A (ko) * 2014-09-24 2016-04-01 (주)마이크로컨텍솔루션 반도체 테스트용 커넥터 패드
KR101768992B1 (ko) * 2010-12-30 2017-08-17 삼성전자주식회사 프로브 카드 및 이를 이용한 반도체 장치의 검사 방법
CN112213623A (zh) * 2020-09-25 2021-01-12 苏州韬盛电子科技有限公司 半导体芯片测试装置及其制作方法
KR20230011637A (ko) * 2021-07-14 2023-01-25 (주)티에스이 테스트 소켓, 그 테스트 소켓을 포함하는 테스트 장치, 및 그 테스트 소켓의 제조방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100269953B1 (ko) * 1997-08-29 2000-11-01 김영식 반도체칩검사용소켓장치
KR100647131B1 (ko) 2005-07-12 2006-11-23 리노공업주식회사 절곡홈이 형성된 프로브 및 그 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100269953B1 (ko) * 1997-08-29 2000-11-01 김영식 반도체칩검사용소켓장치
KR100647131B1 (ko) 2005-07-12 2006-11-23 리노공업주식회사 절곡홈이 형성된 프로브 및 그 제조방법

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101768992B1 (ko) * 2010-12-30 2017-08-17 삼성전자주식회사 프로브 카드 및 이를 이용한 반도체 장치의 검사 방법
KR20160035855A (ko) * 2014-09-24 2016-04-01 (주)마이크로컨텍솔루션 반도체 테스트용 커넥터 패드
KR101661311B1 (ko) * 2014-09-24 2016-10-04 (주)마이크로컨텍솔루션 반도체 테스트용 커넥터 패드
CN112213623A (zh) * 2020-09-25 2021-01-12 苏州韬盛电子科技有限公司 半导体芯片测试装置及其制作方法
CN112213623B (zh) * 2020-09-25 2024-04-16 苏州韬盛电子科技有限公司 半导体芯片测试装置及其制作方法
KR20230011637A (ko) * 2021-07-14 2023-01-25 (주)티에스이 테스트 소켓, 그 테스트 소켓을 포함하는 테스트 장치, 및 그 테스트 소켓의 제조방법
KR102530618B1 (ko) 2021-07-14 2023-05-09 (주)티에스이 테스트 소켓, 그 테스트 소켓을 포함하는 테스트 장치, 및 그 테스트 소켓의 제조방법

Similar Documents

Publication Publication Date Title
KR100994219B1 (ko) 반도체 칩 검사용 소켓
US7458818B2 (en) Electric connector and electrical connecting apparatus using the same
JP5119360B2 (ja) 半導体チップ検査用ソケット
KR101490501B1 (ko) 전기적 검사용 소켓
TWI534976B (zh) 電氣互連裝置
KR20090068645A (ko) 반도체 칩 테스트용 검사 소켓
KR100992966B1 (ko) 반도체 칩 검사용 소켓
US7049838B2 (en) Semiconductor device tester with slanted contact ends
JP5491581B2 (ja) 半導体チップ検査用ソケット
KR200200534Y1 (ko) 프로브 카드
KR101823119B1 (ko) 릴레이 소켓, 릴레이 소켓 모듈, 및 반도체 패키지 테스트 보드 어셈블리
KR100970895B1 (ko) 반도체 칩 검사용 소켓
KR20100098584A (ko) 반도체 칩 검사용 소켓
KR100985498B1 (ko) 반도체 칩 패키지 검사용 소켓
KR101173117B1 (ko) 반도체 칩 검사용 소켓
KR101446146B1 (ko) 검사장치
KR20170119452A (ko) 반도체 패키지를 수납하기 위한 인서트 조립체 및 이를 포함하는 테스트 트레이
KR101183612B1 (ko) 프로브 카드의 탐침 구조물
KR100844486B1 (ko) 반도체 칩 테스트 소켓
KR101540239B1 (ko) 프로브 조립체 및 프로브 기판
KR101183614B1 (ko) 프로브 카드
KR20090000861A (ko) 핀 삽입형 접촉 구조를 갖는 프로브 카드
KR101173948B1 (ko) 탐침 구조물
KR20100062211A (ko) 메모리 모듈용 테스트 소켓
KR20150047114A (ko) 테스트 소자 인서트 및 전자부품 테스트 장치

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131105

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20141104

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20151106

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20161102

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20171102

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20181030

Year of fee payment: 9