KR20180022700A - 마이크로일렉트로닉스 내의 상호연결들의 코발트 충진 - Google Patents

마이크로일렉트로닉스 내의 상호연결들의 코발트 충진 Download PDF

Info

Publication number
KR20180022700A
KR20180022700A KR1020177037281A KR20177037281A KR20180022700A KR 20180022700 A KR20180022700 A KR 20180022700A KR 1020177037281 A KR1020177037281 A KR 1020177037281A KR 20177037281 A KR20177037281 A KR 20177037281A KR 20180022700 A KR20180022700 A KR 20180022700A
Authority
KR
South Korea
Prior art keywords
composition
cobalt
ions
propargyl alcohol
submicron
Prior art date
Application number
KR1020177037281A
Other languages
English (en)
Inventor
존 콤맨더
제이알. 빈센트 파네카시오
에릭 로우야
카일 위튼
샤오펭 선
Original Assignee
맥더미드 엔쏜 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 맥더미드 엔쏜 인코포레이티드 filed Critical 맥더미드 엔쏜 인코포레이티드
Priority to KR1020207021331A priority Critical patent/KR102448669B1/ko
Publication of KR20180022700A publication Critical patent/KR20180022700A/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/12—Electroplating: Baths therefor from solutions of nickel or cobalt
    • C25D3/14—Electroplating: Baths therefor from solutions of nickel or cobalt from baths containing acetylenic or heterocyclic compounds
    • C25D3/16—Acetylenic compounds
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/56—Electroplating: Baths therefor from solutions of alloys
    • C25D3/562—Electroplating: Baths therefor from solutions of alloys containing more than 50% by weight of iron or nickel or cobalt
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/18—Electroplating using modulated, pulsed or reversing current

Landscapes

  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Engineering & Computer Science (AREA)
  • Electroplating And Plating Baths Therefor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Organic Low-Molecular-Weight Compounds And Preparation Thereof (AREA)
  • Catalysts (AREA)
  • Polymers With Sulfur, Phosphorus Or Metals In The Main Chain (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

서브미크론 크기의 전기적 상호연결 특성물들을 포함하는 반도체 베이스 구조 상으로 코발트 증착을 전기도금하기 위한 프로세스들 및 조성물들이 개시된다. 상기 프로세스에 있어서, 상기 상호연결 특성물들 내의 금속화 기판은 코발트 이온들의 소스, 유기 황 화합물을 포함하는 촉진제, 아세틸렌 억제제, 완충제 및 물을 포함하는 전착 조성물과 접촉된다. 전류는 상기 베이스 구조 상으로 코발트를 증착하고, 상기 서브미크론 크기의 특성물들을 코발트로 채우도록 상기 전해 조성물에 공급된다. 상기 프로세스는 상기 상호연결 특성물들을 과충진하는 데 효과적이다.

Description

마이크로일렉트로닉스 내의 상호연결들의 코발트 충진
여기에 설명되는 조성물들 및 프로세스들은 대체로 전해 증착(electrolytic deposition) 화학과 코발트 및 코발트 합금들을 증착하기 위한 방법에 관한 것이며, 보다 상세하게는 전해 도금 용액에서의 사용을 위한 첨가제들과 전체 조성물들 및 반도체 기판들 내의 상호연결 특성물(feature)들의 코발트 기반의 금속화를 위한 방법에 관한 것이다.
다마신(damascene) 처리에 있어서, 전기적 상호연결들은 기판 내에 형성되는 비아들 및 트렌치들과 같은 상호연결 특성물들의 금속 충진에 의해 집적 회로 기판 내에 형성된다. 구리는 전자 회로들을 위한 바람직한 도전체이다. 그러나 구리가 실리콘 기판 상에 증착될 때, 상기 기판 및 SiO2 또는 저유전율의 유전체들과 같은 유전막들 모두 내부로 빠르게 확산될 수 있다. 구리는 또한 전류가 사용되는 상호연결 특성물들을 통과할 때에 하나의 위치로부터 다른 위치로 이동하는 경향을 가져, 보이드(void)들과 힐록(hillock)을 생성하게 된다. 구리는 또한 다층 장치 응용들에서 기판의 상단 상에 구현되는 장치 층 내로 확산될 수 있다. 이러한 확산은 인접하는 상호연결 라인을 손상시킬 수 있거나 및/또는 두 상호연결들 사이에 전기 누설을 야기하여 전기적 단락을 일으킬 수 있기 때문에 상기 장치에 유해할 수 있다. 또한, 상기 상호연결 특성물 외부로의 상응하는 확산은 전류 흐름을 방해할 수 있다.
최근에 몇 년 동안, 크기의 감소와 전자 장치들의 성능의 원하는 증가에 따라, 전자제품 패키징 산업에서 결함이 없고 낮은 저항의 상호연결들에 대한 요구가 중요해지고 있다. 미세전자 장치 내의 집적 회로의 밀도가 각 세대 및 노드와 함께 지속적으로 증가함에 따라, 상호연결들은 보다 작아지게 되며, 그 종횡비도 대체로 증가한다. 구리 전기도금 이전의 배리어 및 시드 층들과 같은 내장형 프로세스는 보다 높은 종횡비의 특성물들 및 우수한 품질의 전자 장치들에 대한 요구가 증가하면서 보다 두드러지게 되는 단점으로 어려움을 겪고 있다. 그 결과, 결함이 없는 금속화를 가능하게 하는 보다 적합한 도금 화학에 대한 요구가 증가하고 있다.
서브미크론의 비아들(via)들과 트렌치들이 구리의 전해 증착으로 채워지는 경우, 일반적으로 주위의 실리콘 또는 유전 구조 내로 구리의 확산 및 전자이동(electromigration)을 방지하기 위해 캐비티의 벽들 상에 배리어 층을 먼저 증착하는 것이 필요하다. 전착을 위한 음극을 구현하기 위해, 시드 층이 상기 배리어 층 상부에 증착된다. 상기 배리어 및 시드 층들의 두께는 특히 전기도금 용액이 적절한 제형의 촉진제들, 억제제들 및 레벨러(leveler)들을 포함하는 경우에 극히 작을 수 있다. 그러나, 전자 회로들의 밀도가 지속적으로 증가하고, 비아들 및 트렌치들의 엔트리(entry) 치수도 보다 작아지면서, 상기 매우 얇은 배리어 및 시드 층들도 계속하여 상기 엔트리 치수들의 보다 더 높은 부분을 차지하고 있다. 엔트리 구멍들이 50㎚ 이하의 치수들에 도달하고, 특히 이들이 40㎚ 이하, 30㎚ 이하, 20㎚ 이하 또는 심지어 약 8㎚ 또는 9㎚와 같이 10㎚ 이하에 도달하면서, 보이드들과 심(seam)들이 완전히 없는 구리 증착으로 상기 캐비티를 채우는 것이 점점 어려워지고 있다. 현재의 발전 하에서 가장 앞선 특성물들은 약 25:1 내지 약 50:1의 종횡비로 이해되는 단지 2㎚-3㎚의 바닥 폭, 약 4㎚의 중간 폭 및 100㎚ 내지 150㎚의 깊이를 가진다.
Co의 전해 증착은 미세전자 장치들의 제조에서 다양한 응용들로 수행된다. 예를 들면, Co는 집적 회로 기판들 내에 전기적 상호연결들을 형성하기 위해 적용되는 다마신 Cu 금속화의 캡핑에 이용된다. 그러나, 코발트 증착의 높은 비저항 때문에, 이러한 프로세스들은 이전까지는 주요 상호연결 구조들을 제공하기 위한 비아들 또는 트렌치들을 채우는 구리의 전착에 충분한 대안을 제시하지 못하고 있다.
코발트 이온들의 소스, 촉진제(accelerator) 화합물, 억제제(suppressor) 화합물, 완충제(buffering agent) 및 물을 포함하는 코발트의 전해 증착을 위한 조성물들이 여기에 설명된다.
이러한 조성물들은 유전 물질 내의 서브미크론의 캐비티(cavity)를 채우기 위한 프로세스에 사용되고, 여기서 상기 캐비티는 콘택 물질을 포함하는 벽 영역을 가지며, 상기 프로세스는 코발트 이온들의 환원 및 상기 벽 영역들 상의 코발트의 증착에 효과적인 조건들 하에서 상기 캐비티를 포함하는 유전 물질을 전해 코발트 도금 조성물과 접촉시키는 단계를 포함하고, 여기서 상기 코발트 도금 조성물은 코발트 이온들의 소스, 유기 황 화합물을 포함하는 촉진제, 아세틸렌 억제제(acetylenic suppressor) 화합물, 완충제(buffering agent) 및 물을 포함한다. 선택적으로는, 상기 조성물은 응력 감소제(stress reducer)로 작용하는 화합물을 더 포함할 수 있다.
또한, 반도체 집적 회로 장치의 서브미크론의 특성물들의 과충진(superfilling)에서 2가의(divalent) 황 화합물들이 실질적으로 없고, 바람직하게는 촉진제로 기능할 수 있는 어떤 화합물도 없는 코발트의 전착(electrodeposition)을 위한 선택적인 전착 조성물들이 여기서 설명된다. 이들 조성물들은 코발트 이온들의 소스, 아세틸렌 억제제 화합물, 완충제 및 물을 포함한다.
또한, 앞서의 조성물들로부터의 전착에 의해 반도체 집적 회로 장치의 서브미크론의 특성물들을 채우기 위한 방법들이 설명된다.
도 1은 본 발명의 방법으로 제조되는 코발트 충진 특성물의 개략적인 예시를 도시한다.
코발트계 전해 도금 조성물들 및 방법들은 반도체 집적 회로 장치들의 제조에서 구리에 대한 대안으로서 코발트의 전해 증착에 이용하기 위해 개발되었다. 보다 상세하게는, 본 발명의 조성물들과 방법들은 이러한 장치들의 서브미크론의 특성물(feature)들을 채우는 데 효과적이다.
여기에 설명되는 상기 코발트계 도금 조성물들은 코발트 이온들의 소스를 포함한다. 비록 다양한 제일 코발트 염(cobaltous salt)들이 사용될 수 있지만, CoSO4가 매우 바람직하다. 이러한 코발트 이온들의 소스는, 예를 들면, 황산 코발트 수화물(cobalt sulfate heptahydrate)로서 쉽게 입수할 수 있다. 상기 조성물은 약 2g/L 내지 약 10g/L, 또는 보다 바람직하게는 약 5g/L 내지 약 10g/L과 같이 약 1g/L 내지 약 50g/L의 Co2+ 이온들을 제공하기에 충분한 농도로 코발트 염으로 조제된다.
상기 조성물은 또한 바람직하게는 하나 또는 그 이상의 황을 함유하는 촉진제(accelerator) 화합물들을 포함한다. 다양한 유기 황 화합물들이 사용될 수 있지만, 비스(나트륨 술포프로필)디술피드[bis(sodium sulfopropyl)disulfide: "SPS"], 3-메르캅토술폰산(3-mercaptosulfonic acid: "MPS"), 3-(N,N-디메틸티오카르바모일-1-프로판 술폰산 나트륨염[3-(N,N-Dimethylthiocarbamoyl)-1-propane sulfonic acid sodium salt: "DPS") 및/또는 티오 요소계(thiourea-based) 화합물이 바람직하다. 상대적으로 강한 촉진제가 코발트로 서브미크론의 캐비티들의 보다 효과적인 과충진을 제공하는 점이 발견되었다. 따라서, SPS 및 DPS가 바람직한 촉진제들이며, SPS가 특히 바람직하다. 상기 촉진제의 농도는 바람직하게는 약 5㎎/L 내지 약 25㎎/L와 같이 약 0.5㎎/L 내지 약 50㎎/L이다.
상기 조성물은 또한 바람직하게는 아세틸렌 알코올(acetylenic alcohol) 화합물들 또는 이의 유도체들을 포함하는 하나 또는 그 이상의 억제제(suppressor) 화합물들을 포함한다. 현재의 바람직한 억제제는 프로파르길 알코올(propargyl alcohol)이다. 다른 현재의 바람직한 억제제 화합물들은 에톡시화(ethoxylated) 프로파르길 알코올들, 에톡시화 프로파르길 알코올 및 1,4-부탄디올 디글리시딜 에테르(1,4-butanediol diglycidyl ether); 프로파르길 알코올의 반응의 생성물; 디에틸렌 글리콜 비스(2-프로피닐) 에테르[diethylene glycol bis(2-propynyl) ether]; 1,4-비스(2-하이드록시에톡시)-2-부틴[1,4-bis(2-hydroxyethoxy)-2-butyne]; 및 2-부틴-1,4-디올(2-butyne-1,4-diol)을 포함한다. 상기 억제제의 농도는 바람직하게는 약 10㎎/L 내지 약 50㎎/L과 같이 약 5㎎/L 내지 약 250㎎/L이다.
상기 코발트 전착 조성물은 또한 바람직하게는 pH를 안정화시키기 위한 완충제(buffer)를 포함한다. 바람직한 완충제는 붕산(boric acid)이다. 붕산(H3BO3)은 약 15g/L 내지 약 40g/L와 같이 약 5g/L 내지 약 50g/L의 농도로 상기 조성물 내에 포함될 수 있다. 상기 조성물의 pH는 바람직하게는 약 2.5 내지 약 5와 같이 약 1.5 내지 약 7의 범위 이내이다.
상기 전착 조성물은 바람직하게는 니켈 이온들 및 철 이온들이 없다. 니켈 이온들 또는 철 이온들이 존재할 경우, 코발트 이온들에 대한 니켈 이온들 및 철 이온들 모두와 몰비와 니켈 이온들 및 철 이온들의 합의 몰비는 바람직하게는 약 0.01 이하, 또는 약 0.00001 내지 약 0.01이다.
상기 전착 조성물은 또한 바람직하게는 구리 이온들이 실질적으로 없다. 비록 매우 미소한 구리 오염을 회피하기는 어려울 수 있지만, 배스 내의 구리 이온 함량이 20ppb을 넘지 않는, 예를 들면, 0.1ppb 내지 20ppb의 범위 이내가 특히 바람직하다.
상기 조성물은 바람직하게는 어떠한 고체 미립자들 또는 다른 고상(solid phase) 성분이 없는 수성 용액을 필수적으로 포함한다. 0.001vol%까지, 바람직하게는 0.00001vol%를 넘지 않는 농도의 미립자 고체들이 프로세스 장비, 도관들 또는 물질 소스들로부터의 고체들의 침투로 인해 존재할 수 있지만, 상기 조성물은 가능하면 미립자들의 어떠한 기능적 농도(functional concentration)가 없어야 하며, 가장 바람직하게는 전자 제품들의 산업상의 제조에 통상적으로 이용되는 분석 장치들 또는 방법들에 의해 검출될 수 있는 어떠한 고체 미립자들도 완전히 없어야 한다.
상기 전착 조성물은 제일 코발트 이온(Co2+)을 금속 코발트(Co0)로 환원시키는 효과적인 환원제(reducing agent)들의 어떠한 기능적 농도가 없다. By a 기능 농도는 전해 전류의 부존재에서나 코발트 이온들 환원시키거나, 코발트 이온들과 반응하도록 전해 전류 또는 전해 전기장에 의해 활성화되는 데 효과적인 제제의 임의의 농도를 의미한다.
상기 전착 조성물은 반도체 베이스 구조의 서브미크론의 특성물들을 채우기 위한 프로세스에 사용될 수 있으며, 상기 특성물은 코발트의 신속한 상향식(bottom-up) 증착에 의해 과충진되는 상기 베이스 구조 내의 캐비티들을 포함한다. 중요 도전층을 포함하는 금속화 기판(metalizing substrate)은, 예를 들면, 금속 시드 층(seed layer), 바람직하게는 코발트 금속 시드 층의 물리 기상 증착 또는 얇은 도전성 폴리머 층의 증착에 의해 상기 서브미크론의 특성물들의 내부 표면들 상에 형성되며, 서브미크론의 전기적 상호연결 특성물은 바닥, 측벽들 및 상단 개구를 가진다. 상기 금속화 기판은 상기 바닥과 측벽에 적용되며, 통상적으로 상기 특성물 주위에 전기장을 인가한다. 상기 특성물 내의 금속화 기판은 상기 전착 조성물과 접촉되며, 전류가 상기 서브미크론의 특성물들을 채우는 코발트의 전착을 야기하도록 상기 전착 조성물에 공급된다. 상기 촉진제 및 억제제의 공동 작용에 의해, 수직 분극 구배가 상기 특성물 내에 형성되며, 수평 방향으로의 성장 속도보다 큰 수직 방향으로의 성장 속도로 상향식 증착에 의해 채워지게 하여, 보이드(void)들 및 다른 결함들이 실질적으로 없는 코발트 상호연결을 구현한다.
상기 전착 프로세스를 구현하기 위해, 전해 회로(electrolytic circuit)가 상기 금속화 기판, 양극, 상기 수성 전착 조성물, 그리고 상기 양극과 전기적으로 도전성으로 연통되는 양극 단자 및 상기 금속화 기판과 전기적으로 도전성으로 연통되는 음극 단자를 갖는 전원을 포함하도록 형성된다. 바람직하게는, 상기 금속화 기판은 상기 전착 조성물 내에 함침된다. 전해 전류가 상기 회로 내에서 상기 전원으로부터 상기 전해 조성물로 제공됨에 따라, 상기 금속화 기판 상에 코발트가 증착된다.
상기 전착 프로세스는 바람직하게는 약 5℃ 내지 약 80℃, 보다 바람직하게는 약 20℃ 내지 약 50℃ 범위의 배스(bath) 온도 및 약 0.01A/d㎡ 내지 약 2A/d㎡, 바람직하게는 약 0.05A/d㎡ 내지 약 1A/d㎡ 범위의 전류 밀도에서 수행된다. 선택적으로는, 상기 전류는 펄스가 될 수 있으며, 증착의 균일성을 일부 개선할 수 있다. 온/오프(on/off) 펄스들 및 반전 펄스들이 사용될 수 있다. 펄스 도금은 코발트 증착 동안에 예를 들면, ＞8mA/㎠의 높은 전류 밀도들을 가능하게 할 수 있다.
상기 코발트 증착물 내의 내부 응력들을 감소시키기 위해, 상기 전착 조성물은 바람직하게는 사카린(saccharin)과 같은 응력 감소제(stress reducer)를 포함한다. 바람직하게는, 사카린은 상기 전착 조성물 내에 약 10ppm 내지 약 300ppm, 보다 바람직하게는 약 100ppm 내지 약 200ppm의 농도로 존재한다. 사카린과 같은 응력 감소제의 부존재에서, 상기 코발트 증착 내의 내부 인장 응력들은 1000MPa, 통상적으로 약 500MPa 내지 약 800Mpa 정도로 높은 범위가 될 수 있다. 상기 도금 조성물이 사카린을 함유하는 경우, 상기 코발트 증착 내의 내부 인장 응력들은 500MPa 이하, 통상적으로는 0MPa 내지 약 500MPa, 보다 통상적으로는 0MPa 내지 약 400MPa가 된다.
바람직하게는, 상기 전착 조성물은 약 0.1wt% 내지 약 5wt%의 코발트 이온들, 약 0.5㎎/l 내지 약 50㎎/l의 촉진제, 약 5㎎/l 내지 약 250㎎/l의 아세틸렌 억제제 화합물, 그리고 약 1wt% 내지 약 4.5wt%의 완충제를 구비한다. 상기 조성물의 pH는 바람직하게는 약 1.5 내지 약 7이며, 보다 바람직하게는 약 2.5 내지 약 5이다.
보다 바람직하게는, 상기 전착 조성물은 약 5g/l 내지 약 10g/l의 코발트 이온, 약 5㎎/l 내지 약 25㎎/l의 SPS, 프로파르길 알코올 및 에톡시화 프로파르길 알코올로 이루어진 그룹으로부터 선택되는 약 5㎎/l 내지 약 30㎎/l의 억제제, 실질적으로 나머지의 물을 포함한다. 상기 pH는 바람직하게는 약 2.5 내지 약 3.5의 값으로 조정된다. 황산이 pH 조정을 위해 바람직하다.
새로운 조성물들과 프로세스들은 상기 반도체 베이스 구조 및 코발트로 채워지는 서브미크론의 상호연결 특성물들을 포함하는 반도체 집적 회로 장치들의 제조에 효과적이다. 코발트 상호연결들을 제공하는 것은 상기 상호연결들이 100㎚ 이하의 폭이나 직경 및 3:1 보다 큰 종횡비(aspect ratio)를 가지는 경우에 특히 유리하다. 상기 상호연결 캐비티의 크기가 4:1 내지 10:1 또는 그 이상과 같이 3:1 보다 큰 종횡비를 갖는 50㎚, 30㎚ 또는 그 이하까지 감소되면서 코발트의 끌림이 증가한다. 예를 들면, 상기 프로세스는 복수의 캐비티들을 내부에 갖는 반도체 베이스 구조를 포함하는 반도체 집적 회로를 생성하기 위해 수행될 수 있고, 여기서 이러한 복수의 캐비티들 중의 각 캐비티는 20㎚ 이하의 폭이나 직경을 가지며, 상기 캐비티의 내벽 상의 정해진 두께의 중요 도전층 상부에 전착에 의해 코발트로 채워진다. 7㎚ 또는 심지어 4㎚ 정도로 작은 엔트리 치수들(폭이나 두께) 및 15:1 보다 크거나, 20:1 보다 크거나, 심지어 30:1 보다 큰, 예를 들면, 10:1 내지 50:1, 또는 15:1 내지 50:1의 종횡비를 가지는 캐비티들이 채워진다.
코발트의 이용이 배리어 층(barrier layer)을 생략할 수 있게 하기 때문에, 20㎚ 또는 그 이하의 폭이나 직경을 갖는 비아나 트렌치를 채울 수 있는 코발트의 부피는 동일한 특성물을 채울 수 있는 구리의 부피를 실질적으로 초과한다. 예를 들면, 코발트 증착 하에서 상기 배리어 층의 필요한 두께가 30옹스트롬일 경우, 20㎚ 또는 그 이하의 폭이나 직경을 갖는 특성물을 채우는 코발트의 부피(예를 들면, 20옹스트롬의 시드 층을 포함하여)는 통상적으로 동일한 특성물을 채울 수 있는 구리의 부피(20옹스트롬의 시드 층도 포함하여)를 적어도 50%, 보다 통상적으로는 적어도 100% 초과한다. 상기 특성물의 크기가 더 감소될수록 상대적인 차이는 증가한다.
여기서 설명되는 조성물들과 프로세스들은 구리에 비견되는 전기 저항을 가지는 코발트 충진의 형성을 가능하게 한다. 예를 들면, 구리의 확산 및 전자이동(electromigration)을 방지하기 위해 필요한 배리어 층의 두께에 따라, 15㎚ 보다 작은 폭이나 직경(엔트리 치수)을 가지는 캐비티는 코발트가 캐비티를 채움에 따라 동일한 엔트리 치수의 기준(reference) 캐비티의 내부 벽 상의 동일한 정해진 두께의 중요 도전층 상부의 구리의 전착에 의해 제공되는 기준 충진 보다 20% 이하로 큰 전기 저항을 가지는 코발트 충진의 부피로 상기 캐비티의 내부 벽 상의 정해진 두께의 중요 도전층 상부에서 코발트로 채워질 수 있으며, 여기서 구리 확산에 대항하는 배리어 층은 상기 기준 캐비티 내의 상기 중요 도전층 아래에 놓인다. 예를 들면, 상기 배리어 층의 두께는 적어도 30옹스트롬이 될 수 있다. 15㎚ 보다 상당히 낮은 엔트리 치수들 및/또는 30옹스트롬 보다 큰 기준 배리어 층 두께에서, 상기 코발트 충진의 전기 저항은기준 구리 충진의 전기 저항 보다 상당히 낮을 수 있다. 상기 코발트 충진의 이용은 구리 충진에 대한 이의 저항이 측정되는 경우에 10㎚ 이하 또는 7㎚ 이하의 폭이나 직경을 갖는 특성물들에서 가장 두드러지게 된다.
구리보다는 코발트로 서브미크론의 상호연결들을 채움에 의해 제공되는 이점들은 개략적인 도면을 참조하여 예시될 수 있다. 비아나 트렌치의 좁은 폭은 상기 상호연결 특성물을 채우는 금속의 전착을 위한 중요 도전층을 제공하는 필요성에 의해 필연적으로 더 좁아진다. 상기 특성물이 구리로 채워지는 경우, 상기 특성물 내의 이용 가능한 공간은 개략적으로 나타낸 상기 반도체 기판 내로의 구리의 확산을 방지하는 데 필요한 상기 배리어 층에 의해 더 줄어든다. 그러나, 상기 특성물이 코발트로 채워지는 경우, 상기 배리어 층이 생략될 수 있으며, 이에 따라 금속으로 채워지는 물질적으로 이용될 수 있는 부피가 증가된다.
코발트 시드 층은 통상적으로 0.5㎚ 내지 40㎚의 두께를 가질 수 있지만, 15㎚ 이하의 폭을 갖는 특성물들을 위해서, 상기 상호연결 특성물 주위에 단지 측벽에서 약 2㎚, 바닥에서 약 4㎚ 및 상부에서 약 10㎚의 두께를 가지는 코발트 시드 층의 제공이 실현 가능한 것으로 발견되었다.
앞서 논의한 바와 같이, 배리어 층은 서브미크론의 특성물이 코발트로 채워질 경우에 흔히 생략될 수 있다. 배리어 층이 제공되는 경우, 측벽에서 약 1㎚, 바닥에서 약 4㎚ 및 상부에서 약 10㎚와 같이 예를 들면, 0.1㎚ 내지 40㎚ 정도로 매우 얇을 수 있으며, 이에 따라 코발트 충전을 위한 최대의 부피가 유지된다.
도 1은 전착을 위해 상기 중요 도전층을 제공하는 상기 금속 시드 층과 선택적인 배리어 층으로 점유되는 상기 코발트 충진과 상기 유전체 사이의 공간을 갖는 서브미크론의 특성물 내로의 코발트 충진 및 증착을 나타낸다. 이러한 배리어 층이 없는 다른 바람직한 실시예들도 존재하며, 상기 특성물이 구리로 채워지는 경우에는 상기 배리어 층이 필수적이지만, 본 발명에 따라 상기 특성물이 코발트로 채워지는 경우에는 필수적이지는 않다.
새로운 프로세스의 바람직한 제품은 복수의 캐비티들을 내부에 가지는 반도체 베이스 구조를 포함하는 반도체 집적 회로 장치를 구비하고, 여기서 상기 복수의 캐비티들 중의 각 캐비티는 15㎚ 이하의 엔트리 치수를 가지며, 상기 캐비티의 내벽 상의 정해진 두께, 예를 들면, 적어도 20옹스트롬의 중요 도전층 상부에서 코발트로 채워진다. 상기 코발트 충진의 전기 저항은 동일한 엔트리 치수의 기준 캐비티의 내벽 상의 배리어층 상부에 위치하는 동일한 정해진 두께의 중요 도전층 상부의 구리의 전착에 의해 제공되는 기준 충진 보다 20%를 넘지 않게 크며, 상기 배리어 층은 통상적으로 적어도 30옹스트롬의 두께를 가진다. 바람직하게는, 상기 복수의 캐비티들 중의 각 캐비티는 12㎚ 이하, 9㎚ 이하, 8㎚ 이하, 7㎚ 이하 또는 4㎚ 이하, 혹은 약 5㎚ 내지 약 15㎚의 엔트리 치수를 가진다. 상기 복수의 캐비티들의 캐비티들의 종횡비는 적어도 약 3:1, 적어도 약 4:1, 적어도 약 15:1, 적어도 약 20:1 또는 적어도 약 30:1, 통상적으로 약 10:1 내지 약 50:1이다.
반도체 집적 회로 장치의 바람직한 실시예들에 있어서, 상기 코발트 충진의 전기 저항은 상기 기준 구리 충진의 저항과 동일하거나 작다. 상기 코발트 충진 내의 내부 인장 응력은 500MPa 이하, 통상적으로 약 0MPa 내지 약 500MPa, 또는 0MPa 내지 약 400MPa이다.
비록 앞서 설명한 조성물들과 프로세스들이 반도체 집적 회로 장치들의 서브미크론의 특성물들을 코발트로 과충진하기에 매우 충분한 것으로 발견되었지만, 추가적인 이점들이 일부 예들에서 상기 도금조의 2가의 황 함량을 제한함에 의해 구현될 수 있는 점도 발견되었다. 2가의 황 화합물들이 상기 도금조로부터 실질적으로 배제되는 경우, 상기 코발트 증착 내의 황 함량이 낮아지며, 결과적으로 화학적 기계적 연마 및 회로 성능에 유리한 효과가 도출된다.
상기 조성물은 다음 기준들의 하나 또는 그 이상을 만족시키는 경우에 2가의 황 화합물들이 "실질적으로 없는" 것으로 여겨질 수 있다. (i) 반도체 기판의 서브미크론의 특성물들이 300ppm 이상의 황을 포함하지 않는 코발트 증착으로 상기 전착 조성물로 채워지거나, (ii) 2가의 황을 포함하는 촉진제들의 도금 용액 내의 농도가 1㎎/l 이하이다. 이러한 선택적인 실시예에 있어서, 2가의 황 원자들을 함유하는 화합물들의 농도는 0.1㎎/l 이하이다. 보다 바람직하게는, 2가의 황 원자들을 함유하는 화합물들의 농도는 전자 제품 제조 설비들에 통상적인 분석 기술들을 이용하는 검출 레벨 아래이다.
이러한 선택적인 실시예에 있어서, 상기 전착 조성물이 술폰산(sulfonic acid) 또는 술폰산염(sulfonate) 이온 기들을 포함하는 화합물들이 실질적으로 없는 것이 보다 바람직하다. 상기 2가의 황이 없는 조성물들은 응력 감소제로 사카린(saccharin)을 포함할 수 있다. 사카린은 상기 코발트 증착의 황 함량에 최소량으로만 기여하며, 가능하면 전혀 기여하지 않는다. 2가의 황 화합물들을 포함하지 않는 조성물들로부터의 전착이 상기 전착 조성물이 응력 감소제로 사카린을 포함하는 경우에도 통상적으로 약 300ppm보다 높지 않은, 통상적으로 10ppm 내지 200ppm의 황 함량을 가지는 증착을 형성하는 점이 발견되었다.
또한, 놀랍게도 서브미크론의 특성물들이 2가의 황 화합물들을 포함하는 촉진제들이 없는 조성물들을 사용하여 효과적으로 과충진될 수 있는 한편, 코발트가 촉진제를 전혀 포함하지 않는 도금조로부터 효과적으로 증착될 수 있는 점이 발견되었다. 상기 도금조가 앞서 설명한 바와 같은 프로파르길 알코올 또는 다른 아세틸렌 억제제를 포함하는 경우, 상기 과충진 프로세스는 촉진제에 대한 필요성이 없이 충분하게 진행된다.
바람직하게는, 상기 2가의 황이 없는 전착 조성물은 약 0.1wt% 내지 약 5wt%의 코발트 이온들, 약 5㎎/l 내지 약 250㎎/l의 억제제 화합물 및 약 1wt% 내지 약 4.5wt%의 완충제를 포함한다. 상기 조성물의 pH는 바람직하게는 약 1.5 내지 약 7, 바람직하게는 약 2.5 내지 약 5이다.
다른 바람직한 실시예에 있어서, 상기 조성물은 약 5g/L 내지 약 10g/L의 제일 코발트 이온, 프로파르길 알코올 및 에톡시화 프로파르길 알코올로 이루어진 그룹으로부터 선택되는 약 5㎎/L 내지 약 30㎎/L의 억제제, 필수적인 나머지의 물을 포함한다. 이러한 조성물의 pH는 바람직하게는 약 2.5 내지 약 3.5이다.
상기 조성물은 바람직하게는 환원제들인 Ni 이온들 및 Fe 이온들이 실질적으로 없다. 유기 황 화합물 촉진제들을 포함하는 도금조들에 대해 상술한 바와 같이 이들 성분들에 대한 제한은 2가의 황 화합물들이 배제되는 상기 조성물들에 동일하게 적용된다.
다음 실험예들은 본 발명을 예시한다.
실험예 1
전해 코발트 증착 조성물이 다음 성분들로 제조되었다.
CoSO4-7.75g/L(무수 코발트 황산염을 참조한 농도)
H3BO3-31.92g/L
비스-(나트륨 술포프로일)디술피드(SPS) - 10㎎/L
프로파르길 알코올-15㎎/L
1L까지가 되는 968.8g의 나머지 물
2.9까지 조정되는 pH
상기 조성물은 12㎚의 상단 개구, 7㎚의 중간 폭, 2㎚의 바닥 폭 및 130㎚의 깊이를 가지는 특성물을 3분 동안 실온에서 4mA/㎠의 전류 밀도 및 100rpm의 회전 속도로 채우는 데 사용되었다.
본 발명이나 그 바람직한 실시예(들)의 요소들의 도입에서, "하나", "일" 및 "상기"라는 표현들은 상기 요소들의 하나 또는 그 이상이 존재하는 점을 의도한 것이다. "포함하는", "구비하는" 및 "가지는"이라는 용어들은 포괄적으로 의도된 것이며, 열거된 요소들 이외에 많은 추가적인 요소들이 존재할 수 있는 점을 의미한다.
많은 변화들이 앞서의 본 발명의 범주를 벗어나지 않고 이루어질 수 있기 때문에, 앞서의 설명에 포함되고 첨부된 도면들에 도시된 모든 주제들은 예시적인 것들이며, 한정적인 의미가 아닌 것으로 이해되어야 하는 것으로 의도된다. 본 발명의 범주는 다음 특허청구범위에 의해 한정되며, 앞서의 실시예들에 대한 변경들은 본 발명의 범주로부터 벗어나지 않고 구현될 수 있다.

Claims (119)

  1. 서브미크론(submicron) 크기의 전기적 상호연결 특성물(feature)들을 포함하는 반도체 베이스 구조 상으로 코발트를 전기도금하기 위한 프로세스에 있어서, 상기 프로세스는 상기 상호연결 특성물들 내의 금속화 기판을 전착(electrodeposition) 조성물과 접촉시키는 단계를 구비하며, 상기 전착 조성물은,
    코발트 이온들의 소스;
    유기 황 화합물을 포함하는 촉진제(accelerator);
    아세틸렌 억제제(acetylenic suppressor);
    완충제(buffering agent); 및
    물을 포함하며, 상기 프로세스는,
    상기 베이스 구조 상으로 코발트를 증착하고, 상기 서브미크론 크기의 특성물들을 상기 코발트로 채우도록 상기 전해 조성물에 전류를 공급하는 단계를 포함하는 것을 특징으로 하는 프로세스.
  2. 제 1 항에 있어서, 상기 촉진제는 비스(나트륨 술포프로필)디술피드[bis(sodium sulfopropyl)disulfide: "SPS"], 3-메르캅토술폰산(3-mercaptosulfonic acid: "MPS"), 3-(N,N-디메틸티오카르바모일-1-프로판 술폰산 나트륨염[3-(N,N-Dimethylthiocarbamoyl)-1-propane sulfonic acid sodium salt: "DPS"] 및/또는 티오 요소계(thiourea-based) 화합물로 이루어진 그룹으로부터 선택되는 것을 특징으로 하는 프로세스.
  3. 제 1 항 또는 제 2 항에 있어서, 상기 억제제는 프로파르길 알코올(propargyl alcohol), 에톡시화(ethoxylated) 프로파르길 알코올; 에톡시화 프로파르길 알코올 및 1,4-부탄디올 디글리시딜 에테르(1,4-butanediol diglycidyl ether)의 반응 생성물; 프로파르길 알코올; 디에틸렌 글리콜 비스(2-프로피닐) 에테르[diethylene glycol bis(2-propynyl) ether]; 1,4-비스(2-하이드록시에톡시)-2-부틴[1,4-bis(2-hydroxyethoxy)-2-butyne]; 및 2-부틴-1,4-디올(2-butyne-1,4-diol)으로 이루어진 그룹으로부터 선택되는 것을 특징으로 하는 프로세스.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서, 상기 조성물은 산(acid)을 더 포함하는 것을 특징으로 하는 프로세스.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서, 상기 촉진제는 SPS를 포함하는 것을 특징으로 하는 프로세스.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서, 상기 억제제는 프로파르길 알코올을 포함하는 것을 특징으로 하는 프로세스.
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서, 상기 조성물은 약 1.5 내지 약 7 또는 약 2.5 내지 약 5의 pH를 가지는 것을 특징으로 하는 프로세스.
  8. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서, 상기 조성물은 약 0.1wt% 내지 약 5wt%의 코발트 이온들, 약 0.5㎎/l 내지 약 50㎎/l의 촉진제, 약 5㎎/l 내지 약 250㎎/l의 억제제 및 약 1wt% 내지 약 4.5wt%의 완충제를 포함하는 것을 특징으로 하는 프로세스.
  9. 제 8 항에 있어서, 상기 조성물은 약 5g/l 내지 약 10g/l의 제일 코발트 이온(cobaltous ion), 약 5㎎/l 내지 약 25㎎/l의 SPS, 프로파르길 알코올 및 에톡시화 프로파르길 알코올로 이루어지는 그룹으로부터 선택되는 약 5㎎/l 내지 약 30㎎/l의 억제제, 실질적으로 나머지의 물을 포함하는 것을 특징으로 하는 프로세스.
  10. 제 9 항에 있어서, 상기 조성물은 약 2.5 내지 약 3.5의 pH를 가지는 것을 특징으로 하는 프로세스.
  11. 제 1 항 내지 제 11 항 중 어느 한 항에 있어서, 상기 조성물은 응력 감소제(stress reducer)를 더 포함하는 것을 특징으로 하는 프로세스.
  12. 제 11 항에 있어서, 상기 응력 감소제는 사카린(saccharin)을 포함하는 것을 특징으로 하는 프로세스.
  13. 제 12 항에 있어서, 상기 조성물은 약 10ppm 내지 약 300ppm의 사카린 또는 약 100ppm 내지 약 200ppm의 사카린을 포함하는 것을 특징으로 하는 프로세스.
  14. 제 1 항 내지 제 13 항 중 어느 한 항에 있어서, 상기 조성물은 제일 코발트 이온(Co2+)을 금속 코발트(Co0)로 환원시키는 효과적인 환원제(reducing agent)들의 어떠한 기능적 농도가 없는 것을 특징으로 하는 프로세스.
  15. 제 14 항에 있어서, 상기 코발트 이온들에 대한 임의의 니켈 이온들의 몰비 및/또는 코발트 이온들에 대한 임의의 철 이온들의 몰비 및/또는 상기 조성물 내의 니켈 이온들 및 철 이온들의 합의 몰비는 0.01 이하, 바람직하게는 0.001 이하인 것을 특징으로 하는 프로세스.
  16. 제 1 항 내지 제 15 항 중 어느 한 항에 있어서, 상기 조성물은 20ppb을 넘지 않는 구리 이온, 또는 약 0.1ppb 내지 약 20ppb의 구리 이온을 포함하는 것을 특징으로 하는 프로세스.
  17. 제 1 항 내지 제 16 항 중 어느 한 항에 있어서, 상기 조성물은 약 0.001vol%을 넘지 않은 고체들, 바람직하게는 0.00001vol%를 넘지 않은 고체들을 포함하는 것을 특징으로 하는 프로세스.
  18. 제 1 항 내지 제 17 항 중 어느 한 항에 있어서, 상기 조성물은 어떠한 고상(solid phase) 성분이 없는 수성 용액을 포함하는 것을 특징으로 하는 프로세스.
  19. 제 1 항 내지 제 18 항 중 어느 한 항에 있어서, 상기 조성물은 단일 상의 수성 용액을 필수적으로 포함하는 것을 특징으로 하는 프로세스.
  20. 제 19 항에 있어서, 상기 조성물은 상기 조성물이 제조되는 상기 프로세스 및/또는 다른 환경적 소스들로부터의 부수적인 침투로 인해 존재할 수 있는 0.001vol%까지의 고체들 이외에 어떠한 고체 미립자들이 없는 것을 특징으로 하는 프로세스.
  21. 제 20 항에 있어서, 상기 조성물은 고체 미립자들의 어떠한 기능적 농도가 없는 것을 특징으로 하는 프로세스.
  22. 제 21 항에 있어서, 상기 조성물은 전자 제품들의 산업상의 제조에 통상적으로 이용되는 분석 장치들 또는 방법들에 의해 검출될 수 있는 어떠한 고체 미립자들이 완전히 없는 것을 특징으로 하는 프로세스.
  23. 제 1 항 내지 제 22 항 중 어느 한 항에 있어서, 상기 특성물들은 코발트의 신속한 상향식(bottom-up) 증착에 의해 과충진되는 상기 반도체 베이스 구조 내의 캐비티(cavity)들을 포함하는 것을 특징으로 하는 프로세스.
  24. 제 23 항에 있어서, 상기 서브미크론의 특성물들을 포함하는 상기 반도체 베이스 구조는 상기 조성물에 대한 전류의 공급 동안에 상기 전착 조성물 내에 함침되는 것을 특징으로 하는 프로세스.
  25. 제 24 항에 있어서, 상기 반도체 베이스 구조는 반도체 집적 회로를 포함하는 것을 특징으로 하는 프로세스.
  26. 제 1 항 내지 제 25 항 중 어느 한 항에 있어서, 상기 서브미크론의 전기적 상호연결 특성물들은 상기 반도체 베이스 구조 내의 복수의 캐비티들을 포함하고, 상기 복수의 캐비티들의 각 캐비티는 바닥, 측벽 및 상단 개구를 가지며, 코발트의 전착은 수평 방향으로의 성장 속도보다 큰 수직 방향으로의 성장 속도로 신속한 상향식 증착에 의해 상기 바닥으로부터 상기 서브미크론의 특성물들을 채우는 것을 특징으로 하는 프로세스.
  27. 제 1 항 내지 제 26 항 중 어느 한 항에 있어서, 중요 도전층을 포함하는 금속화 기판이 상기 서브미크론의 특성물들의 내부 표면들 상에 형성되고, 상기 금속화 기판은 상기 전착 조성물과 접촉되며, 전류는 상기 서브미크론의 특성물들을 채우는 코발트의 전착을 야기하도록 상기 전착 조성물에 공급되는 것을 특징으로 하는 프로세스.
  28. 제 1 항 내지 제 27 항 중 어느 한 항에 있어서, 전해 회로(electrolytic circuit)가 상기 금속화 기판, 양극, 상기 수성 전착 조성물, 그리고 상기 양극과 전기적으로 도전성으로 연통되는 양극 단자 및 상기 금속화 기판과 전기적으로 도전성으로 연통되는 음극 단자를 갖는 전원을 포함하도록 형성되며, 전해 전류가 상기 회로 내에서 상기 전원으로부터 상기 전해 조성물로 제공됨에 따라, 상기 금속화 기판 상에 코발트를 증착하는 것을 특징으로 하는 프로세스.
  29. 제 1 항 내지 제 28 항 중 어느 한 항에 있어서, 상기 특성물들을 채우는 코발트 내의 내부 인장 응력들은 500MPa 이하인 것을 특징으로 하는 프로세스.
  30. 제 29 항에 있어서, 상기 특성물들을 채우는 코발트 내의 내부 인장 응력들은 약 0MPa 내지 약 500MPa, 또는 0MPa 내지 400MPa인 것을 특징으로 하는 프로세스.
  31. 제 1 항 내지 제 30 항 중 어느 한 항에 있어서, 상기 서브미크론의 상호연결의 엔트리 치수(entry dimension)는 100㎚ 보다 작거나, 50㎚ 보다 작거나, 30㎚ 보다 작거나, 20㎚ 보다 작거나, 10㎚ 보다 작거나, 5㎚ 내지 15㎚인 것을 특징으로 하는 프로세스.
  32. 제 1 항 내지 제 31 항 중 어느 한 항에 있어서, 상기 서브미크론의 상호연결들은 3:1 보다 크거나, 4:1 보다 크거나, 4:1 내지 10:1의 종횡비(aspect ratio)를 가지는 것을 특징으로 하는 프로세스.
  33. 제 1 항 내지 제 31 항 중 어느 한 항에 있어서, 상기 서브미크론의 상호연결들은 15:1 보다 크거나, 20:1 보다 크거나, 30:1 보다 크거나, 10:1 내지 50:1의 종횡비를 가지는 것을 특징으로 하는 프로세스.
  34. 코발트의 전해 증착을 위한 조성물에 있어서,
    코발트 이온들의 소스;
    비스(나트륨 술포프로필)디술피드("SPS"), 3-메르캅토술폰산("MPS"), 3-(N,N-디메틸티오카르바모일-1-프로판 술폰산 나트륨염("DPS")으로 이루어진 그룹으로부터 선택되는 유기 황 화합물을 포함하는 촉진제;
    아세틸렌 억제제;
    완충제; 및
    물을 포함하는 것을 특징으로 하는 조성물.
  35. 제 34 항에 있어서, 상기 촉진제는 비스(나트륨 술포프로필)디술피드("SPS") 및 3-(N,N-디메틸티오카르바모일-1-프로판 술폰산 나트륨염("DPS")으로 이루어진 그룹으로부터 선택되는 것을 특징으로 하는 조성물.
  36. 제 34 항 또는 제 35 항에 있어서, 상기 억제제는 프로파르길 알코올, 에톡시화 프로파르길 알코올; 에톡시화 프로파르길 알코올 및 1,4-부탄디올 디글리시딜 에테르의 반응 생성물; 프로파르길 알코올; 디에틸렌 글리콜 비스(2-프로피닐) 에테르; 1,4-비스(2-하이드록시에톡시)-2-부틴; 및 2-부틴-1,4-디올로 이루어진 그룹으로부터 선택되는 것을 특징으로 하는 조성물.
  37. 제 34 항 내지 제 36 항 중 어느 한 항에 있어서, 산을 더 포함하는 것을 특징으로 하는 조성물.
  38. 제 34 항 내지 제 37 항 중 어느 한 항에 있어서, 상기 촉진제는 SPS를 포함하는 것을 특징으로 하는 조성물.
  39. 제 34 항 내지 제 38 항 중 어느 한 항에 있어서, 상기 억제제는 프로파르길 알코올을 포함하는 것을 특징으로 하는 조성물.
  40. 제 34 항 내지 제 39 항 중 어느 한 항에 있어서, 약 1.5 내지 약 7 또는 약 2.5 내지 약 5의 pH를 가지는 것을 특징으로 하는 조성물.
  41. 제 34 항 내지 제 40 항 중 어느 한 항에 있어서, 약 0.1wt% 내지 약 5wt%의 코발트 이온들, 약 0.5㎎/l 내지 약 50㎎/l의 촉진제, 약 5㎎/l 내지 약 250㎎/l의 억제제 및 약 1wt% 내지 약 4.5wt%의 완충제를 포함하는 것을 특징으로 하는 조성물.
  42. 제 41 항에 있어서, 약 5g/l 내지 약 10g/l의 제일 코발트 이온, 약 5㎎/l 내지 약 25㎎/l의 SPS, 프로파르길 알코올 및 에톡시화 프로파르길 알코올로 이루어진 그룹으로부터 선택되는 약 5㎎/l 내지 약 30㎎/l의 억제제, 실질적으로 나머지의 물을 포함하는 것을 특징으로 하는 조성물.
  43. 제 42 항에 있어서, 약 2.5 내지 약 3.5의 pH를 가지는 것을 특징으로 하는 조성물.
  44. 제 34 항 내지 제 43 항 중 어느 한 항에 있어서, 응력 감소제를 더 포함하는 것을 특징으로 하는 조성물.
  45. 제 44 항에 있어서, 상기 응력 감소제는 사카린을 포함하는 것을 특징으로 하는 조성물.
  46. 제 45 항에 있어서, 약 10ppm 내지 약 300ppm의 사카린 또는 약 100ppm 내지 약 200ppm의 사카린을 포함하는 것을 특징으로 하는 조성물.
  47. 제 34 항 내지 제 46 항 중 어느 한 항에 있어서, 제일 코발트 이온(Co2+)을 금속 코발트(Co0)로 환원시키는 효과적인 환원제(reducing agent)들의 어떠한 기능적 농도가 없는 것을 특징으로 하는 조성물.
  48. 제 47 항에 있어서, 상기 코발트 이온들에 대한 임의의 니켈 이온들의 몰비는 0.01 이하인 것을 특징으로 하는 조성물.
  49. 제 34 항 내지 제 48 항 중 어느 한 항에 있어서, 20ppb을 넘지 않는 구리 이온을 포함하는 것을 특징으로 하는 조성물.
  50. 제 1 항 내지 제 16 항 중 어느 한 항에 있어서, 상기 조성물은 약 0.001vol%를 넘지 않는 고체들, 바람직하게는 0.00001vol%을 넘지 않는 고체들을 포함하는 것을 특징으로 하는 조성물.
  51. 제 34 항 내지 제 48 항 중 어느 한 항에 있어서, 어떠한 고상 성분이 없는 수성 용액을 포함하는 것을 특징으로 하는 조성물.
  52. 제 34 항 내지 제 51 항 중 어느 한 항에 있어서, 단일 상의 수성 용액을 필수적으로 포함하는 것을 특징으로 하는 조성물.
  53. 제 52 항에 있어서, 상기 조성물이 제조되는 상기 프로세스 및/또는 다른 환경적 소스들로부터의 부수적인 침투로 인해 존재할 수 있는 0.001vol%까지의 고체들 이외에 어떠한 고체 미립자들이 없는 것을 특징으로 하는 조성물.
  54. 제 53 항에 있어서, 고체 미립자들의 어떠한 기능적 농도가 없는 것을 특징으로 하는 조성물.
  55. 제 54 항에 있어서, 전자 제품들의 산업상의 제조에 통상적으로 이용되는 분석 장치들 또는 방법들에 의해 검출될 수 있는 어떠한 고체 미립자들이 완전히 없는 것을 특징으로 하는 조성물.
  56. 유전 물질 내의 서브미크론의 캐비티를 채우기 위한 프로세스에 있어서, 상기 캐비티는 콘택 물질을 포함하는 벽 영역을 가지며, 상기 프로세스는,
    코발트 이온들의 환원 및 상기 벽 영역들 상의 코발트의 증착을 위해 효과적인 조건들 하에서 상기 캐비티를 포함하는 유전 물질을 제 34 항 내지 제 55 항 중에서 어느 하나의 항에 기재된 전해 코발트 도금 조성물과 접촉시키는 단계를 포함하는 것을 특징으로 하는 프로세스.
  57. 복수의 캐비티들을 내부에 가지는 반도체 베이스 구조를 포함하는 반도체 집적 회로 장치에 있어서, 상기 복수의 캐비티들의 각 캐비티는 15㎚ 이하의 엔트리 치수를 가지며 상기 캐비티의 내부 벽상의 정해진 두께의 중요 도전층 상부에 코발트로 채워지고, 상기 코발트 충진의 전기 저항은 동일한 엔트리 치수의 기준 캐비티의 내부 벽상의 배리어 층(barrier layer) 상부에 위치하는 동일한 정해진 두께의 중요 도전층 상부에 구리의 전착에 의해 제공되는 기준 충진 보다 20% 이상 크지 않는 것을 특징으로 하는 반도체 집적 회로 장치.
  58. 제 57 항에 있어서, 상기 코발트 충진의 전기 저항은 상기 기준 구리 충진의 저항과 동일하거나 작은 것을 특징으로 하는 반도체 집적 회로 장치.
  59. 제 57 항 또는 제 58 항에 있어서, 상기 중요 도전층의 정해진 두께는 적어도 20옹스트롬이며, 상기 기준 캐비티 내의 상기 배리어 층의 두께는 적어도 30옹스트롬인 것을 특징으로 하는 반도체 집적 회로 장치.
  60. 제 52 항 내지 제 57 항 중 어느 한 항에 있어서, 상기 코발트 충진의 내부 인장 응력은 약 500MPa 이하인 것을 특징으로 하는 반도체 집적 회로 장치.
  61. 제 57 항 내지 제 60 항 중 어느 한 항에 있어서, 상기 코발트 충진 내의 내부 인장 응력은 약 0MPa 내지 약 500MPa, 또는 약 0MPa 내지 약 400MPa인 것을 특징으로 하는 반도체 집적 회로 장치.
  62. 제 57 항 내지 제 61 항 중 어느 한 항에 있어서, 상기 서브미크론의 특성물들의 엔트리 치수는 15㎚ 이하, 10㎚ 이하, 7㎚ 이하, 또는 5㎚ 내지 15㎚인 것을 특징으로 하는 반도체 집적 회로 장치.
  63. 제 57 항 내지 제 62 항 중 어느 한 항에 있어서, 상기 서브미크론의 특성물들의 종횡비는 적어도 3:1, 적어도 4:1, 적어도 약 15:1, 적어도 약 20:1, 적어도 약 30:1, 또는 약 10:1 내지 약 50:1인 것을 특징으로 하는 반도체 집적 회로 장치.
  64. 서브미크론 크기의 전기적 상호연결 특성물들을 포함하는 반도체 베이스 구조 상으로 코발트 증착을 전기 도금하기 위한 프로세스에 있어서, 상기 프로세스는 상기 상호연결 특성물들 내의 금속화 기판을 전착 조성물과 접촉시키는 단계를 포함하며, 상기 전착 조성물은,
    코발트 이온들의 소스;
    아세틸렌 억제제 화합물;
    완충제; 및
    물을 포함하고, 상기 조성물은 2가의 황 화합물들이 실질적으로 없으며, 제일 코발트 이온(Co2+)을 금속 코발트(Co0)로 환원시키는 효과적인 환원제들의 어떠한 기능적 농도가 없고, 상기 프로세스는,
    상기 베이스 구조 상으로 코발트를 증착하고, 상기 서브미크론 크기의 특성물들을 코발트로 채우도록 상기 전해 조성물에 전류를 공급하는 단계를 포함하는 것을 특징으로 하는 프로세스.
  65. 제 64 항에 있어서, 상기 조성물은 촉진제로 작용할 수 있는 어떠한 다른 첨가제(additive)가 실질적으로 없는 것을 특징으로 하는 프로세스.
  66. 제 64 항 또는 제 65 항에 있어서, 상기 억제제는 프로파르길 알코올, 에톡시화 프로파르길 알코올; 에톡시화 프로파르길 알코올 및 1,4-부탄디올 디글리시딜 에테르의 반응 생성물; 프로파르길 알코올; 디에틸렌 글리콜 비스(2-프로피닐) 에테르; 1,4-비스(2-하이드록시에톡시)-2-부틴; 및 2-부틴-1,4-디올로 이루어진 그룹으로부터 선택되는 것을 특징으로 하는 프로세스.
  67. 제 66 항에 있어서, 상기 억제제는 프로파르길 알코올을 포함하는 것을 특징으로 하는 프로세스.
  68. 제 64 항 내지 제 67 항 중 어느 한 항에 있어서, 상기 조성물은 산을 더 포함하는 것을 특징으로 하는 프로세스.
  69. 제 64 항 내지 제 68 항 중 어느 한 항에 있어서, 상기 조성물은 약 1.5 내지 약 7 또는 약 2.5 내지 약 5의 pH를 가지는 것을 특징으로 하는 프로세스.
  70. 제 64 항 내지 제 69 항 중 어느 한 항에 있어서, 상기 조성물은 약 0.1wt% 내지 약 5wt%의 코발트 이온들, 약 5㎎/l 내지 약 250㎎/l의 억제제 및 약 1wt% 내지 약 4.5wt%의 완충제를 포함하는 것을 특징으로 하는 프로세스.
  71. 제 70 항에 있어서, 상기 조성물은 약 5g/l 내지 약 10g/l의 제일 코발트 이온, 프로파르길 알코올 및 에톡시화 프로파르길 알코올로 이루어진 그룹으로부터 선택되는 약 5㎎/l 내지 약 30㎎/l의 억제제, 실질적으로 나머지의 물을 포함하는 것을 특징으로 하는 프로세스.
  72. 제 71 항에 있어서, 상기 조성물 약 2.5 내지 약 3.5의 pH를 가지는 것을 특징으로 하는 프로세스.
  73. 제 64 항 내지 제 72 항 중 어느 한 항에 있어서, 상기 조성물은 응력 감소제를 더 포함하는 것을 특징으로 하는 프로세스.
  74. 제 73 항에 있어서, 상기 응력 감소제는 사카린을 포함하는 것을 특징으로 하는 프로세스.
  75. 제 74 항에 있어서, 상기 조성물은 약 10ppm 내지 약 300ppm의 사카린 또는 약 100ppm 내지 약 200ppm의 사카린을 포함하는 것을 특징으로 하는 프로세스.
  76. 제 64 항 내지 제 75 항 중 어느 한 항에 있어서, 상기 코발트 이온들에 대한 임의의 니켈 이온들의 몰비 및/또는 상기 코발트 이온들에 대한 임의의 철 이온들의 몰비 및/또는 상기 조성물 내의 코발트 이온들에 대한 임의의 니켈 및 철 이온들의 합의 비율은 0.01 이하, 바람직하게는 0.001 이하인 것을 특징으로 하는 프로세스.
  77. 제 64 항 내지 제 76 항 중 어느 한 항에 있어서, 상기 조성물은 20ppb을 넘지 않는 구리 이온, 또는 약 0.1ppb 내지 약 20ppb의 구리 이온을 포함하는 것을 특징으로 하는 프로세스.
  78. 제 64 항 내지 제 77 항 중 어느 한 항에 있어서, 상기 조성물은 약 0.001vol%를 넘지 않는 고체들, 바람직하게는 0.00001vol%를 넘지 않는 고체들을 포함하는 것을 특징으로 하는 프로세스.
  79. 제 64 항 내지 제 78 항 중 어느 한 항에 있어서, 상기 조성물은 어떠한 고상 성분이 없는 수성 용액을 포함하는 것을 특징으로 하는 프로세스.
  80. 제 64 항 내지 제 79 항 중 어느 한 항에 있어서, 상기 조성물은 단일 상의 수성 용액을 필수적으로 포함하는 것을 특징으로 하는 프로세스.
  81. 제 80 항에 있어서, 상기 조성물은 상기 조성물이 제조되는 상기 프로세스 및/또는 다른 환경적 소스들로부터의 부수적인 침투로 인해 존재할 수 있는 0.001vol%까지의 고체들 이외에 어떠한 고체 미립자들이 없는 것을 특징으로 하는 프로세스.
  82. 제 81 항에 있어서, 상기 조성물은 고체 미립자들의 어떠한 기능적 농도가 없는 것을 특징으로 하는 프로세스.
  83. 제 82 항에 있어서, 상기 조성물은 전자 제품들의 산업상의 제조에 통상적으로 이용되는 분석 장치들 또는 방법들에 의해 검출될 수 있는 어떠한 고체 미립자들이 완전히 없는 것을 특징으로 하는 프로세스.
  84. 제 64 항 내지 제 83 항 중 어느 한 항에 있어서, 상기 특성물들은 코발트의 신속한 상향식 증착에 의해 과충진되는 상기 반도체 베이스 구조 내의 캐비티들을 포함하는 것을 특징으로 하는 프로세스.
  85. 제 84 항에 있어서, 상기 서브미크론의 특성물들을 포함하는 상기 반도체 베이스 구조는 상기 조성물에 대한 전류의 공급 동안에 상기 전착 조성물 내에 함침되는 것을 특징으로 하는 프로세스.
  86. 제 85 항에 있어서, 상기 반도체 베이스 구조는 반도체 집적 회로를 포함하는 것을 특징으로 하는 프로세스.
  87. 제 64 항 내지 제 86 항 중 어느 한 항에 있어서, 상기 서브미크론의 전기적 상호연결 특성물들은 상기 반도체 베이스 구조 내의 복수의 캐비티들을 포함하고, 상기 복수의 캐비티들의 각 캐비티는 바닥, 측벽 및 상단 개구를 가지며, 코발트의 전착은 수평 방향으로의 성장 속도보다 큰 수직 방향으로의 성장 속도로 신속한 상향식 증착에 의해 상기 바닥으로부터 상기 서브미크론의 특성물들을 채우는 것을 특징으로 하는 프로세스.
  88. 제 64 항 내지 제 87 항 중 어느 한 항에 있어서, 중요 도전층을 포함하는 금속화 기판이 상기 서브미크론의 특성물들의 내부 표면들 상에 형성되고, 상기 금속화 기판은 상기 전착 조성물과 접촉되며, 전류는 상기 서브미크론의 특성물들을 채우는 코발트의 전착을 야기하도록 상기 전착 조성물에 공급되는 것을 특징으로 하는 프로세스.
  89. 제 64 항 내지 제 87 항 중 어느 한 항에 있어서, 전해 회로가 상기 금속화 기판, 양극, 상기 수성 전착 조성물, 그리고 상기 양극과 전기적으로 도전성으로 연통되는 양극 단자 및 상기 금속화 기판과 전기적으로 도전성으로 연통되는 음극 단자를 갖는 전원을 포함하도록 형성되며, 전해 전류가 상기 회로 내에서 상기 전원으로부터 상기 전해 조성물로 제공됨에 따라, 상기 금속화 기판 상에 코발트를 증착하는 것을 특징으로 하는 프로세스.
  90. 제 73 항 내지 제 89 항 중 어느 한 항에 있어서, 상기 특성물들을 채우는 코발트 내의 내부 인장 응력들은 500MPa 이하인 것을 특징으로 하는 프로세스.
  91. 제 90 항에 있어서, 상기 특성물들을 채우는 코발트 내의 내부 인장 응력들은 약 0MPa 내지 약 500MPa, 또는 0MPa 내지 400MPa인 것을 특징으로 하는 프로세스.
  92. 제 64 항 내지 제 91 항 중 어느 한 항에 있어서, 상기 서브미크론의 상호연결의 엔트리 치수는 100㎚ 보다 작거나, 50㎚ 보다 작거나, 30㎚ 보다 작거나, 20㎚ 보다 작거나, 10㎚ 보다 작거나, 5㎚ 내지 15㎚인 것을 특징으로 하는 프로세스.
  93. 제 64 항 내지 제 92 항 중 어느 한 항에 있어서, 상기 서브미크론의 상호연결들은 3:1 보다 크거나, 4:1 보다 크거나, 4:1 내지 10:1의 종횡비를 가지는 것을 특징으로 하는 프로세스.
  94. 제 64 항 내지 제 92 항 중 어느 한 항에 있어서, 상기 서브미크론의 상호연결들은 15:1 보다 크거나, 20:1 보다 크거나, 30:1 보다 크거나, 10:1 내지 50:1의 종횡비를 가지는 것을 특징으로 하는 프로세스.
  95. 코발트의 전해 증착을 위한 조성물에 있어서,
    코발트 이온들의 소스;
    아세틸렌 억제제 화합물;
    완충제; 및
    물을 포함하며,
    상기 조성물은 2가의 황 화합물이 실질적으로 없고, 제일 코발트 이온(Co2+)을 금속 코발트(Co0)로 환원시키는 효과적인 환원제들의 어떠한 기능적 농도가 없는 것을 특징으로 하는 조성물.
  96. 제 95 항에 있어서, 상기 조성물은 촉진제로서 작용할 수 있는 어떠한 다른 첨가제가 실질적으로 없는 것을 특징으로 하는 조성물.
  97. 제 95 항 또는 제 96 항에 있어서, 응력 감소제를 더 포함하는 것을 특징으로 하는 조성물.
  98. 제 97 항에 있어서, 상기 응력 감소제는 사카린을 포함하는 것을 특징으로 하는 조성물.
  99. 제 95 항 내지 제 98 항 중 어느 한 항에 있어서, 상기 조성물 내의 2가의 황을 포함하는 화합물들의 농도는 1㎎/l 이하인 것을 특징으로 하는 조성물.
  100. 제 95 항 내지 제 99 항 중 어느 한 항에 있어서, 상기 조성물 내의 2가의 황을 포함하는 화합물들의 농도는 전자 제품 제조 설비들에 통상적인 분석 기술들을 이용한 검출 레벨 아래인 것을 특징으로 하는 조성물.
  101. 제 95 항 내지 제 100 항 중 어느 한 항에 있어서, 상기 조성물은 어떠한 유기 술폰산(sulfonic acid) 또는 유기 술폰산염(sulfonate)이 실질적으로 없는 것을 특징으로 하는 조성물.
  102. 제 95 항 내지 제 101 항 중 어느 한 항에 있어서, 상기 조성물은 응력 감소제 이외에 어떠한 황 화합물이 실질적으로 없는 것을 특징으로 하는 조성물.
  103. 제 95 항 내지 제 102 항 중 어느 한 항에 있어서, 상기 억제제는 프로파르길 알코올, 에톡시화 프로파르길 알코올; 에톡시화 프로파르길 알코올 및 1,4-부탄디올 디글리시딜 에테르의 반응 생성물; 프로파르길 알코올; 디에틸렌 글리콜 비스(2-프로피닐) 에테르; 1,4-비스(2-하이드록시에톡시)-2-부틴; 및 2-부틴-1,4-디올로 이루어진 그룹으로부터 선택되는 것을 특징으로 하는 조성물.
  104. 제 103 항에 있어서, 상기 억제제는 프로파르길 알코올을 포함하는 것을 특징으로 하는 조성물.
  105. 제 95 항 내지 제 104 항 중 어느 한 항에 있어서, 상기 완충제는 붕산(boric acid)을 포함하는 것을 특징으로 하는 조성물.
  106. 제 95 항 내지 제 105 항 중 어느 한 항에 있어서, 상기 코발트 이온들에 대한 임의의 니켈 이온들의 몰비 및/또는 상기 코발트 이온들에 대한 임의의 철 이온들의 몰비 및/또는 임의의 니켈 이온들 및 임의의 철 이온들의 합의 몰비는 0.01 이하인 것을 특징으로 하는 조성물.
  107. 제 95 항 내지 제 106 항 중 어느 한 항에 있어서, 약 1.5 내지 약 7 또는 약 2.5 내지 약 5의 pH를 가지는 것을 특징으로 하는 조성물.
  108. 제 95 항 내지 제 107 항 중 어느 한 항에 있어서, 약 0.1wt% 내지 약 5wt%의 코발트 이온들, 약 5㎎/l 내지 약 250㎎/l의 억제제 및 약 1wt% 내지 약 4.5wt%의 완충제를 포함하는 것을 특징으로 하는 조성물.
  109. 제 108 항에 있어서, 약 5g/l 내지 약 10g/l의 제일 코발트 이온, 프로파르길 알코올 및 에톡시화 프로파르길 알코올로 이루어진 그룹으로부터 선택되는 약 5㎎/l 내지 약 30㎎/l의 억제제, 실질적으로 나머지의 물을 포함하는 것을 특징으로 하는 조성물.
  110. 제 109 항에 있어서, 약 2.5 내지 약 3.5의 pH를 가지는 것을 특징으로 하는 조성물.
  111. 제 110 항에 있어서, 약 10ppm 내지 약 300ppm의 사카린 또는 약 100ppm 내지 약 200ppm의 사카린을 포함하는 것을 특징으로 하는 조성물.
  112. 제 95 항 내지 제 111 항 중 어느 한 항에 있어서, 20ppb을 넘지 않는 구리 이온을 포함하는 것을 특징으로 하는 조성물.
  113. 제 95 항 내지 제 112 항 중 어느 한 항에 있어서, 상기 조성물은 약 0.001vol%를 넘지 않는 고체들, 바람직하게는 0.00001vol%를 넘지 않는 고체들을 포함하는 것을 특징으로 하는 프로세스.
  114. 제 95 항 내지 제 112 항 중 어느 한 항에 있어서, 어떠한 고상 성분이 없는 수성 용액을 포함하는 것을 특징으로 하는 조성물.
  115. 제 95 항 내지 제 114 항 중 어느 한 항에 있어서, 단일 상의 수성 용액을 필수적으로 포함하는 것을 특징으로 하는 조성물.
  116. 제 115 항에 있어서, 상기 조성물이 제조되는 상기 프로세스 및/또는 다른 환경적 소스들로부터의 부수적인 침투로 인해 존재할 수 있는 0.001vol%까지의 고체들 이외에 어떠한 고체 미립자들이 없는 것을 특징으로 하는 조성물.
  117. 제 116 항에 있어서, 고체 미립자들의 어떠한 기능적 농도가 없는 것을 특징으로 하는 조성물.
  118. 제 117 항에 있어서, 전자 제품들의 산업상의 제조에 통상적으로 이용되는 분석 장치들 또는 방법들에 의해 검출될 수 있는 어떠한 고체 미립자들이 완전히 없는 것을 특징으로 하는 조성물.
  119. 유전 물질 내의 서브미크론의 캐비티를 채우기 위한 프로세스에 있어서, 상기 캐비티는 콘택 물질을 포함하는 벽 영역을 가지며, 상기 프로세스는,
    코발트 이온들의 환원 및 상기 벽 영역들 상의 코발트의 증착을 위한 효과적인 조건들 하에서 상기 캐비티를 포함하는 유전 물질을 제 95 항 내지 제 118 항 중의 어느 한 항에 기재된 전해 코발트 도금 조성물과 접촉시키는 단계를 포함하는 것을 특징으로 하는 프로세스.
KR1020177037281A 2015-06-30 2016-06-30 마이크로일렉트로닉스 내의 상호연결들의 코발트 충진 KR20180022700A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020207021331A KR102448669B1 (ko) 2015-06-30 2016-06-30 마이크로일렉트로닉스 내의 상호연결들의 코발트 충진

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201562186978P 2015-06-30 2015-06-30
US62/186,978 2015-06-30
PCT/US2016/040501 WO2017004424A1 (en) 2015-06-30 2016-06-30 Cobalt filling of interconnects in microelectronics

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020207021331A Division KR102448669B1 (ko) 2015-06-30 2016-06-30 마이크로일렉트로닉스 내의 상호연결들의 코발트 충진

Publications (1)

Publication Number Publication Date
KR20180022700A true KR20180022700A (ko) 2018-03-06

Family

ID=56550974

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020207021331A KR102448669B1 (ko) 2015-06-30 2016-06-30 마이크로일렉트로닉스 내의 상호연결들의 코발트 충진
KR1020177037281A KR20180022700A (ko) 2015-06-30 2016-06-30 마이크로일렉트로닉스 내의 상호연결들의 코발트 충진

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020207021331A KR102448669B1 (ko) 2015-06-30 2016-06-30 마이크로일렉트로닉스 내의 상호연결들의 코발트 충진

Country Status (6)

Country Link
US (2) US10995417B2 (ko)
EP (2) EP3317437B1 (ko)
KR (2) KR102448669B1 (ko)
CN (2) CN113215626A (ko)
TW (1) TWI758252B (ko)
WO (1) WO2017004424A1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190028708A (ko) * 2016-07-18 2019-03-19 바스프 에스이 보이드 없는 서브미크론 피쳐 충전을 위한 첨가제를 포함하는 코발트 도금용 조성물
US11035048B2 (en) 2017-07-05 2021-06-15 Macdermid Enthone Inc. Cobalt filling of interconnects
WO2019013762A1 (en) 2017-07-11 2019-01-17 Atotech Deutschland Gmbh AQUEOUS COMPOSITION FOR DEPOSITION OF COBALT DEPOSITION AND METHOD FOR ELECTROLYTIC DEPOSITION OF SUCH DEPOSIT
WO2019013761A1 (en) 2017-07-11 2019-01-17 Atotech Deutschland Gmbh AQUEOUS COMPOSITION FOR DEPOSITION OF COBALT DEPOSITION AND METHOD FOR ELECTROLYTIC DEPOSITION OF SUCH A DEPOSITION
EP3714085B1 (en) 2017-11-20 2023-08-09 Basf Se Composition for cobalt electroplating comprising leveling agent
CN112154228A (zh) * 2018-04-19 2020-12-29 巴斯夫欧洲公司 用于钴或钴合金电镀的组合物
TWI734362B (zh) * 2019-01-31 2021-07-21 美商麥克達米德恩索龍股份有限公司 用於製造鎳互連之組成物及方法
US11230778B2 (en) * 2019-12-13 2022-01-25 Macdermid Enthone Inc. Cobalt chemistry for smooth topology
US20230178430A1 (en) * 2020-05-08 2023-06-08 Lam Research Corporation Electroplating cobalt, nickel, and alloys thereof
CN113106506A (zh) * 2021-04-15 2021-07-13 电子科技大学 一种用于电镀钴的镀液及电镀方法

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3306831A (en) * 1963-10-30 1967-02-28 Cowles Chem Co Electroplating electrolytes
GB1107198A (en) * 1966-08-08 1968-03-20 Cowles Chem Co Plating brighteners and electrolytes
US3969399A (en) * 1970-07-17 1976-07-13 M & T Chemicals Inc. Electroplating processes and compositions
GB1438552A (en) * 1972-07-03 1976-06-09 Oxy Metal Industries Corp Electrodeposition of bright nickel-iron or nickel-cobalt- iron deposits
ES451714A1 (es) 1975-09-22 1977-09-01 M & T Chemicals Inc Un procedimiento mejorado para la preparacion de un depositoelectrolitico.
US4069112A (en) * 1976-06-18 1978-01-17 M & T Chemicals Inc. Electroplating of nickel, cobalt, mutual alloys thereof or ternary alloys thereof with iron
JPS6256591A (ja) * 1985-09-04 1987-03-12 C Uyemura & Co Ltd 電気めつき方法
US5221458A (en) 1990-12-24 1993-06-22 Xerox Corporation Electroforming process for endless metal belt assembly with belts that are increasingly compressively stressed
DE19949549A1 (de) * 1999-10-14 2001-04-26 Hille & Mueller Gmbh & Co Elektrolytisch beschichtetes Kaltband, vorzugsweise zur Verwendung für die Herstellung von Batteriehülsen sowie Verfahren zur Beschichtung desselben
US20050173254A1 (en) * 2004-02-05 2005-08-11 George Bokisa Nickel cobalt boron ternary alloys
US20050230262A1 (en) 2004-04-20 2005-10-20 Semitool, Inc. Electrochemical methods for the formation of protective features on metallized features
US20060213780A1 (en) 2005-03-24 2006-09-28 Taiwan Semiconductor Manufacturing Co., Ltd. Electroplating composition and method
US20070178697A1 (en) * 2006-02-02 2007-08-02 Enthone Inc. Copper electrodeposition in microelectronics
US20080202922A1 (en) 2007-02-22 2008-08-28 Ting Zhong Hybrid electro-deposition of soft magnetic cobalt alloy films
US20090018805A1 (en) * 2007-07-12 2009-01-15 Michael Weber Optically selective coatings for plant tissues
TWI341554B (en) 2007-08-02 2011-05-01 Enthone Copper metallization of through silicon via
US20090188805A1 (en) * 2008-01-25 2009-07-30 Government Of The United States Of America, As Represented By The Superconformal electrodeposition of nickel iron and cobalt magnetic alloys
JP5722872B2 (ja) 2009-04-07 2015-05-27 ビーエーエスエフ ソシエタス・ヨーロピアＢａｓｆ Ｓｅ サブミクロンの窪みの無ボイド充填用の抑制剤含有金属めっき組成物
US8309233B2 (en) 2009-06-02 2012-11-13 Integran Technologies, Inc. Electrodeposited metallic-materials comprising cobalt on ferrous-alloy substrates
US8691687B2 (en) * 2010-01-07 2014-04-08 International Business Machines Corporation Superfilled metal contact vias for semiconductor devices
US10541140B2 (en) * 2011-01-26 2020-01-21 Macdermid Enthone Inc. Process for filling vias in the microelectronics
FR2974818B1 (fr) * 2011-05-05 2013-05-24 Alchimer Procede de depot de couches metalliques a base de nickel ou de cobalt sur un substrat solide semi-conducteur ; kit pour la mise en oeuvre de ce procede
JP5077479B1 (ja) 2011-12-15 2012-11-21 オムロン株式会社 コンタクトおよびこれを用いた電子部品
TWI506727B (zh) * 2012-05-03 2015-11-01 Nat Univ Chung Hsing Semiconductor components High aspect ratio (HAR) hole or trough of the nickel-tungsten alloy filling plating solution and filling process
EP2671969A1 (en) * 2012-06-04 2013-12-11 ATOTECH Deutschland GmbH Plating bath for electroless deposition of nickel layers
US20150345039A1 (en) * 2015-07-20 2015-12-03 National Institute Of Standards And Technology Composition having alkaline ph and process for forming superconformation therewith
US9514983B2 (en) * 2012-12-28 2016-12-06 Intel Corporation Cobalt based interconnects and methods of fabrication thereof
US9777386B2 (en) * 2015-03-19 2017-10-03 Lam Research Corporation Chemistry additives and process for cobalt film electrodeposition
KR20190028708A (ko) 2016-07-18 2019-03-19 바스프 에스이 보이드 없는 서브미크론 피쳐 충전을 위한 첨가제를 포함하는 코발트 도금용 조성물

Also Published As

Publication number Publication date
KR20200090976A (ko) 2020-07-29
EP3317437A1 (en) 2018-05-09
US10995417B2 (en) 2021-05-04
TWI758252B (zh) 2022-03-21
KR102448669B1 (ko) 2022-09-29
CN113215626A (zh) 2021-08-06
US11434578B2 (en) 2022-09-06
EP3839103B1 (en) 2023-07-19
TW201716634A (zh) 2017-05-16
WO2017004424A1 (en) 2017-01-05
US20210222314A1 (en) 2021-07-22
EP3317437B1 (en) 2023-09-13
EP3839103A1 (en) 2021-06-23
CN107849722A (zh) 2018-03-27
US20200040478A1 (en) 2020-02-06

Similar Documents

Publication Publication Date Title
US11434578B2 (en) Cobalt filling of interconnects in microelectronics
US7303992B2 (en) Copper electrodeposition in microelectronics
CN108474129A (zh) 电镀硅穿孔的工艺和化学作用
KR20080100223A (ko) 마이크로 전자공학에서의 구리 전착
US11401618B2 (en) Cobalt filling of interconnects
KR102266305B1 (ko) 마이크로전자장치에서의 구리 전착
WO2017146873A1 (en) Enhanced plating bath and additive chemistries for cobalt plating
KR20160090306A (ko) 구리 전착
KR20140135007A (ko) 인쇄회로기판용 동 도금액 조성물 및 이를 이용한 비아 홀 충전방법
Shen et al. Effect of additive triblock copolymer EPE-8000 on bottom-up filling in copper electroplating
Liu et al. Research on Copper Electroplating Technology for High Density TSV Filling
TW201619445A (zh) 銅之電沉積
Dubin 3D THROUGH-SILICON VIA FILLING WITH ELECTROCHEMICAL NANOMATERIALS

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X601 Decision of rejection after re-examination
A107 Divisional application of patent