KR20180001640A - 디스플레이 장치 - Google Patents

디스플레이 장치 Download PDF

Info

Publication number
KR20180001640A
KR20180001640A KR1020160079286A KR20160079286A KR20180001640A KR 20180001640 A KR20180001640 A KR 20180001640A KR 1020160079286 A KR1020160079286 A KR 1020160079286A KR 20160079286 A KR20160079286 A KR 20160079286A KR 20180001640 A KR20180001640 A KR 20180001640A
Authority
KR
South Korea
Prior art keywords
conductive layer
conductive
disposed
layer
electrode
Prior art date
Application number
KR1020160079286A
Other languages
English (en)
Other versions
KR102663140B1 (ko
Inventor
류승수
김병용
송상현
양정도
조정연
하승화
황정호
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020160079286A priority Critical patent/KR102663140B1/ko
Priority to US15/616,658 priority patent/US11171194B2/en
Priority to EP17176787.4A priority patent/EP3261143A1/en
Priority to TW106121061A priority patent/TWI747914B/zh
Priority to CN201710493745.XA priority patent/CN107546242B/zh
Publication of KR20180001640A publication Critical patent/KR20180001640A/ko
Application granted granted Critical
Publication of KR102663140B1 publication Critical patent/KR102663140B1/ko

Links

Images

Classifications

    • H01L27/3276—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L27/3262—
    • H01L27/3265—
    • H01L51/0023—
    • H01L51/5203—
    • H01L51/5246—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/129—Chiplets
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/17—Passive-matrix OLED displays
    • H10K59/179—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/621—Providing a shape to conductive layers, e.g. patterning or selective deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05016—Shape in side view
    • H01L2224/05017—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05025—Disposition the internal layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05083—Three-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1601—Structure
    • H01L2224/16012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/16013—Structure relative to the bonding area, e.g. bond pad the bump connector being larger than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16104—Disposition relative to the bonding area, e.g. bond pad
    • H01L2224/16106—Disposition relative to the bonding area, e.g. bond pad the bump connector connecting one bonding area to at least two respective bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81417—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/81424—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/81466—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/8148—Molybdenum [Mo] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81909—Post-treatment of the bump connector or bonding area
    • H01L2224/81948—Thermal treatments, e.g. annealing, controlled cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/8238—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/82385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/311—Flexible OLED
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Optics & Photonics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

디스플레이 장치를 개시한다. 본 발명은 디스플레이 기판;과, 디스플레이 기판 상에 배치된 복수의 패드 단자;를 포함하되, 복수의 패드 단자의 각 패드 단자는 절연막에 의하여 적어도 일부가 덮여진 제 1 도전층과, 제 1 도전층 상에 배치된 복수의 제 2 도전층을 구비하며, 이웃하는 제 2 도전층 사이에는 클램핑부가 배치될 수 있다.

Description

디스플레이 장치{display device}
본 발명은 디스플레이 장치에 관한 것이다.
통상적으로, 디스플레이 장치는 스마트 폰, 랩 탑 컴퓨터, 디지털 카메라, 캠코더, 휴대 정보 단말기, 노트북, 태블릿 퍼스널 컴퓨터와 같은 모바일 장치나, 데스크 탑 컴퓨터, 텔레비전, 옥외 광고판, 전시용 디스플레이 장치와 같은 전자 장치에 이용할 수 있다.
최근 들어서는, 보다 슬림화된 디스플레이 장치가 출시되고 있다.
플렉서블 디스플레이 장치(flexible display device)는 휴대하기가 용이하고, 다양한 형상의 장치에 적용할 수 있다. 이중에서, 유기 발광 디스플레이 기술을 기반으로 하는 플렉서블 디스플레이 장치가 가장 유력한 플렉서블 디스플레이 장치이다.
한편, 디스플레이 장치는 디스플레이 패널 상의 패드 단자와 구동부의 구동 단자가 전기적으로 연결될 수 있다. 패드 단자와 구동 단자의 접속이 원활하지 않으면, 디스플레이 장치의 신뢰성이 저하될 수 있다.
본 발명의 실시예들은 패드 단자와 구동 단자의 접속이 원할한 디스플레이 장치를 제공하는 것이다.
본 발명의 일 측면에 따른 디스플레이 장치는, 디스플레이 기판;과, 상기 디스플레이 기판 상에 배치된 복수의 패드 단자;를 포함하되, 상기 복수의 패드 단자의 각 패드 단자는 절연막에 의하여 적어도 일부가 덮여진 제 1 도전층과, 상기 제 1 도전층 상에 배치된 복수의 제 2 도전층을 구비하며, 이웃하는 제 2 도전층 사이에는 클램핑부가 배치될 수 있다.
일 실시예에 있어서, 각각의 제 1 도전층은 상기 디스플레이 기판 상에 이격되게 배치되며, 복수의 제 2 도전층은 각각의 제 1 도전층 상에 이격되게 배치될 수 있다.
일 실시예에 있어서, 상기 절연막은 상기 제 1 도전층의 윗면이 노출된 복수의 컨택 홀을 구비하며, 각각의 제 2 도전층은 상기 컨택 홀을 통하여 상기 제 1 도전층에 전기적으로 연결될 수 있다.
일 실시예에 있어서, 상기 클램핑부는 이웃하는 제 2 도전층의 마주보는 측벽에 배치된 음각 패턴을 포함한다.
일 실시예에 있어서, 상기 제 2 도전층은 복수층의 도전 부분을 포함하며, 상기 음각 패턴은 다른 층의 도전 부분의 폭을 다르게 할 수 있다.
일 실시예에 있어서, 상기 제 2 도전층은, 상기 제 1 도전층에 연결된 제 1 도전 부분;과, 상기 제 1 도전 부분 상에 배치된 제 2 도전 부분;과, 상기 제 2 도전 부분 상에 배치된 제 3 도전 부분;을 포함하되, 상기 음각 패턴은 상기 제 2 도전 부분의 폭이 상기 제 1 도전 부분의 폭 및 제 3 도전 부분의 폭보다 좁게 된 영역에 대응될 수 있다.
일 실시예에 있어서, 상기 제 2 도전층은 적어도 한 층의 도전 부분을 포함하며, 상기 음각 패턴은 상기 제 2 도전층의 측벽을 경사지게 한 영역에 대응될 수 있다.
일 실시예에 있어서, 상기 제 2 도전층은 적어도 한 층의 도전 부분을 포함하며, 상기 음각 패턴은 상기 제 2 도전층의 측벽을 곡률지게 한 영역에 대응될 수 있다.
일 실시예에 있어서, 상기 제 2 도전층 상에는 제 3 도전층이 더 배치될 수 있다.
일 실시예에 있어서, 상기 제 2 도전층은 적어도 한 층의 도전 부분을 포함하며, 상기 제 2 도전층 상에는 제 3 도전층이 더 배치되며, 상기 음극 패턴은 제 2 도전층의 폭이 상기 제 3 도전층의 폭보다 좁을 수 있다.
일 실시예에 있어서, 상기 디스플레이 패널은, 상기 디스플레이 기판 상에 배치된 반도체 활성층, 게이트 전극, 소스 전극, 및 드레인 전극을 구비하는 적어도 하나의 박막 트랜지스터;와, 상기 박막 트랜지스터에 전기적으로 연결되며, 제 1 전극, 발광층, 제 2 전극을 구비하는 유기 발광 소자;와, 복수의 커패시터 전극을 구비한 커패시터;와, 상기 박막 트랜지스터, 유기 발광 소자, 커패시터에 구비된 각 소자 사이에 개재된 적어도 한 층의 절연막;을 포함하되, 상기 제 1 도전층은 상기 전극들중 어느 하나의 전극으로부터 인출된 배선에 연결되며, 상기 제 2 도전층은 상기 제 1 도전층 상에 아일랜드형으로 배치될 수 있다.
일 실시예에 있어서, 상기 제 1 도전층은 상기 게이트 전극과 동일한 층에 배치되며, 상기 제 2 도전층은 상기 소스 전극 및 드레인 전극과 동일한 층에 배치될 수 있다.
일 실시예에 있어서, 상기 제 2 도전층 상에는 제 3 도전층이 더 배치되며, 상기 제 1 도전층 내지 제 3 도전층은 게이트 전극, 소스 전극, 드레인 전극, 커패시터 전극, 제 1 전극, 제 2 전극중 선택된 복수의 전극을 조합할 수 있다.
본 발명의 다른 측면에 따른 디스플레이 장치는, 복수의 패드 단자가 배치된 디스플레이 기판과, 상기 디스플레이 기판 상에; 배치된 박막 봉지층을 구비한 디스플레이 패널;과, 상기 복수의 패드 단자에 전기적으로 연결된 복수의 구동 단자를 구비하는 구동부;와, 복수의 패드 단자와, 복수의 구동 단자 사이에 배치된 접착제;를 포함하되, 상기 복수의 패드 단자의 각 패드 단자는 절연막에 의하여 적어도 일부가 덮여진 제 1 도전층과, 상기 제 1 도전층 상에 배치된 복수의 제 2 도전층을 구비하며, 이웃하는 제 2 도전층 사이에는 상기 구동 단자의 적어도 일 부분에 결합된 클래핑부가 배치될 수 있다.
일 실시예에 있어서, 상기 절연막은 상기 제 1 도전층의 윗면이 노출된 복수의 컨택 홀을 구비하며, 각각의 제 2 도전층은 상기 컨택 홀을 통하여 제 1 도전층에 전기적으로 연결될 수 있다.
일 실시예에 있어서, 상기 클램핑부는 이웃하는 제 2 도전층의 마주보는 측벽에 배치된 음각 패턴을 포함한다.
일 실시예에 있어서, 상기 구동 단자는 이웃하는 제 2 도전층 사이를 채우며, 상기 음각 패턴이 배치된 제 2 도전층의 측벽에 접촉할 수 있다.
일 실시예에 있어서, 상기 구동 단자는 상기 제 1 도전층과, 제 2 도전층이 접촉되는 영역, 및 이웃하는 제 2 도전층 사이에 걸쳐서 연장될 수 있다.
일 실시예에 있어서, 상기 패드 단자와 구동 단자는 면 접촉할 수 있다.
일 실시예에 있어서, 상기 접착 테이프는 비전도성 필름을 포함한다.
이상과 같이, 본 발명의 디스플레이 장치는 패드 단자와 구동 단자의 체결력이 향상될 수 있다. 이에 따라, 패드 단자와 구동 단자의 접속 신뢰성이 향상될 수 있다. 본 발명의 효과는 상술한 내용 이외에도, 도면을 참조하여 이하에서 설명할 내용으로부터도 도출될 수 있음은 물론이다.
도 1은 본 발명의 일 실시예에 따른 디스플레이 장치를 도시한 평면도이다.
도 2는 도 1의 디스플레이 장치의 단면도이다.
도 3은 본 발명의 일 실시예에 따른 디스플레이 패널을 도시한 단면도이다.
도 4는 도 3의 하나의 패드 단자를 도시한 평면도이다.
도 5는 도 4의 Ⅴ-Ⅴ선을 따라 절개 도시한 단면도이다.
도 6a는 도 5의 패드 단자에 구동 단자가 접속되기 이전 상태를 도시한 단면도이다.
도 6b는 도 6a의 패드 단자에 구동 단자가 접속된 상태를 도시한 단면도이다.
도 7 내지 도 10은 본 발명의 다른 실시예에 따른 패드 단자에 구동 단자가 접속된 것을 도시한 단면도이다.
도 11은 본 발명의 다른 일 실시예에 따른 디스플레이 패널의 일 서브 픽셀을 도시한 단면도이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고, 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변환, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
제 1, 제 2 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 구성 요소들은 용어들에 의하여 한정되어서는 안된다. 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만 사용된다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, “포함한다” 또는 “가지다” 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성 요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나, 숫자, 단계, 동작, 구성 요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
이하, 본 발명에 따른 디스플레이 장치의 일 실시예를 첨부 도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면 번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
도 1은 본 발명의 일 실시예에 따른 디스플레이 장치(100)를 도시한 평면도이며, 도 2는 도 1의 디스플레이 장치(100)의 단면도이다.
도 1 및 도 2를 참조하면, 상기 디스플레이 장치(100)는 디스플레이 패널(110)를 포함한다. 일 실시예에 있어서, 상기 디스플레이 장치(100)는 유기 발광 디스플레이 장치(organic light emitting display device, OLED)일 수 있다. 다른 일 실시예에 있어서, 상기 디스플레이 장치(100)는 액정 디스플레이(liquid crystal display, LCD)나, 전계 방출 디스플레이(field emission display, FED)이나, 전자 종이 디스플레이(electronic paper display, EDP)일 수 있다.
상기 디스플레이 패널(110)은 복수의 소자를 구비한 디스플레이 기판(120)과, 상기 디스플레이 기판(120) 상에 배치된 박막 봉지층(thin film encapsulation, TFE, 130)을 포함한다. 상기 디스플레이 기판(120) 상에는 복수의 박막 트랜지스터(TFT)와, 박막 트랜지스터에 연결된 복수의 발광 소자가 배치될 수 있다. 상기 박막 봉지층(130) 상에는 편광판, 터치 스크린, 커버 윈도우와 같은 기능 필름(140)이 배치될 수 있다.
상기 디스플레이 패널(110) 상에는 화상을 표시하는 활성 영역(active area, AA, 111)과, 상기 활성 영역(111)의 바깥으로 연장된 비활성 영역(inactive area, IAA, 112)이 배치될 수 있다.
상기 박막 봉지층(130)은 상기 활성 영역(111)을 덮을 수 있다.
상기 비활성 영역(112)은 상기 활성 영역(111)을 둘러싸고 있다. 상기 비활성 영역(112)에는 상기 디스플레이 패널(110)을 일 방향으로 접을 수 있는 벤딩 영역(bending area, BA)과, 상기 벤딩 영역(BA)의 바깥으로 연장된 패드 영역(pad area, PA)이 배치될 수 있다.
상기 디스플레이 패널(110)은 벤딩 영역(BA)에 배치된 기준선인 벤딩 라인(BL)을 중심으로 일 방향으로 접을 수 있다.
상기 패드 영역(PA)은 상기 디스플레이 기판(120)의 일 가장자리에 배치될 수 있다. 상기 패드 영역(PA)에는 복수의 패드 단자(150)가 배치될 수 있다. 복수의 패드 단자(150)는 상기 디스플레이 기판(120)의 X 방향으로 이격되게 배치될 수 있다. 상기 패드 단자(150)는 활성 영역(111)으로부터 연장된 배선(160)에 연결될 수 있다.
복수의 패드 단자(150)에는 구동부(160)가 전기적으로 접속될 수 있다.
상기 구동부(160)는 구동 회로를 포함하며, 칩 온 플라스틱(chip on plastic, COP)일 수 있다. 상기 구동부(160)는 회로 배선이 패턴화된 연성 회로 기판(170), 상기 디스플레이 기판(111) 상에 배치된 구동 IC(180), 및 상기 구동 IC(180)의 하부에 배치된 복수의 구동 단자(190)를 포함한다. 상기 연성 회로 기판(170)과, 구동 IC(180)는 전기적으로 연결될 수 있다. 상기 연성 회로 기판(170)은 외부 보드(미도시)에 전기적으로 연결될 수 있다.
다른 일 실시예에 있어서, 상기 구동부(160)는 칩 온 필름(chip on film, COF)일 수 있다. 또 다른 실시예에 있어서, 상기 구동부(160)는 칩 온 글래스(chip on glass, COG)일 수 있다.
복수의 패드 단자(150)와 복수의 구동 단자(190)는 전기적으로 접속될 수 있다. 복수의 패드 단자(150)의 각 패드 단자 및 복수의 구동 단자(190)의 각 구동 단자는 직접적으로 접속될 수 있다.
복수의 패드 단자(150)와 복수의 구동 단자(190) 사이에는 접착제, 예컨대, 접착 테이프(210)가 배치될 수 있다. 상기 접착 테이프(210)는 상기 복수의 패드 단자(150) 및 복수의 구동 단자(190) 사이에 접착력을 제공할 수 있다. 상기 접착 테이프(210)는 복수의 패드 단자(150)의 각 패드 단자와, 복수의 구동 단자(190)의 각 구동 단자가 접속되는 영역의 주변에 개재될 수 있다.
구체적으로, 복수의 패드 단자(150)와, 복수의 구동 단자(190)가 접속되면, 상기 접착 테이프(210)는 상기 패드 단자(150)와 구동 단자(190)가 접속되는 영역의 주변으로 유동할 수 있다. 이에 따라, 상기 패드 단자(150)와 구동 단자(190)가 직접적으로 접속되는 영역에는 상기 접착 테이프(210)가 존재하지 않을 수 있다.
상기한 구조의 디스플레이 장치(100)는 핫 바(hot bar)와 같은 가압 장치를 이용하여 상기 패드 단자(150)와 구동 단자(190)를 서로 전기적으로 연결할 수 있다. 본 실시예에 있어서, 상기 디스플레이 기판(120) 상의 패드 단자(150)와, 구동부(160)의 구동 단자(190)가 접속되는 경우를 예를 들어 설명하나, 서로 다른 부품 요소에 배치된 단자들이 직접적으로 접속되는 구조라면 어느 하나에 한정되는 것은 아니다.
일 실시예에 있어서, 복수의 패드 단자(150)는 디스플레이 기판(120) 상의 동일한 층에 배치될 수 있다.
일 실시예에 있어서, 복수의 패드 단자(150)의 각 패드 단자는 적어도 하나의 도전층을 포함한다.
일 실시예에 있어서, 상기 패드 단자(150)는 상기 디스플레이 기판(120) 상에 복수의 열로 배치될 수 있다. 예컨대, 복수의 패드 단자(150)는 상기 디스플레이 기판(120)의 Y 방향으로 서로 다른 열에 배치될 수 있다.
일 실시예에 있어서, 서로 다른 열에 배치된 복수의 패드 단자(150)는 서로 엇갈리게 배치될 수 있다. 이를테면, 복수의 패드 단자(150)는 지그재그형으로 배치될 수 있다.
도 3은 본 발명의 일 실시예에 따른 디스플레이 패널(300)을 도시한 단면도이며, 도 4는 도 3의 하나의 패드 단자를 도시한 평면도이며, 도 5는 도 4의 Ⅴ-Ⅴ선을 따라 절개 도시한 단면도이다.
도 3 내지 도 5를 참조하면, 상기 디스플레이 패널(300)은 디스플레이 기판(301)과 박막 봉지층(317)을 포함한다. 일 실시예에 있어서, 상기 디스플레이 패널(300)은 유기 발광 디스플레이 패널일 수 있다.
상기 디스플레이 패널(300)에는 활성 영역(AA)에 구비된 디스플레이 영역(DA) 및 비활성 영역(IAA)에 구비되며, 패드 단자(400)가 배치되는 패드 영역(PA)이 배치될 수 있다.
상기 디스플레이 기판(301)은 플렉서블한 글래스 기판이나, 플렉서블한 폴리머 기판이나, 리지드한 글래스 기판이나, 리지드한 폴리머 기판일 수 있다. 상기 디스플레이 기판(301)은 투명하거나, 반투명하거나, 불투명할 수 있다.
상기 디스플레이 기판(301) 상에는 배리어막(302)이 배치될 수 있다. 상기 배리어막(302)은 상기 디스플레이 기판(301)을 덮을 수 있다. 상기 배리어막(302)은 유기막, 또는, 무기막일 수 있다. 상기 배리어막(302)은 단일막, 또는, 다층막일 수 있다.
상기 디스플레이 영역(DA) 상에는 적어도 하나의 박막 트랜지스터(TFT)와, 적어도 하나의 커패시터(Cst)가 배치될 수 있다. 일 실시예에 있어서, 박막 트랜지스터(TFT) 및 커패시터(Cst)의 개수는 어느 하나에 한정되는 것은 아니다.
상기 배리어막(302) 상에는 반도체 활성층(303)이 배치될 수 있다. 상기 반도체 활성층(303)은 N형 불순물 이온, 또는, P형 불순물 이온을 도핑하는 것에 의하여 배치되는 소스 영역(304) 및 드레인 영역(305)을 포함한다. 상기 소스 영역(304)과 드레인 영역(305) 사이는 불순물이 도핑되지 않는 채널 영역(306)일 수 있다. 상기 반도체 활성층(303)은 유기 반도체나, 무기 반도체나, 비정질 실리콘(amorphous silicon)일 수 있다. 다른 일 실시예에 있어서, 상기 반도체 활성층(303)은 산화물 반도체일 수 있다.
상기 반도체 활성층(303) 상에는 게이트 절연막(307)이 증착될 수 있다. 상기 게이트 절연막(307)은 무기막일 수 있다. 상기 게이트 절연막(307)은 단일막, 또는, 다층막일 수 있다.
상기 게이트 절연막(307) 상에는 게이트 전극(308)이 배치될 수 있다. 상기 게이트 전극(308)은 도전성을 가지는 금속재로 형성될 수 있다. 예컨대, 상기 게이트 전극(308)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti)을 포함한다. 상기 게이트 전극(308)은 단일막, 또는, 다층막일 수 있다.
상기 게이트 전극(308) 상에는 층간 절연막(309)이 배치될 수 있다. 상기 층간 절연막(309)은 유기막, 또는, 무기막일 수 있다.
상기 층간 절연막(309) 상에는 소스 전극(310)과, 드레인 전극(311)이 배치될 수 있다. 상기 게이트 절연막(307)의 일부 및 층간 절연막(309)의 일부를 제거하여서 컨택 홀을 형성하고, 컨택 홀을 통하여 소스 영역(304)에 대하여 소스 전극(310)이 전기적으로 연결되고, 드레인 영역(305)에 대하여 드레인 전극(311)이 전기적으로 연결될 수 있다.
상기 소스 전극(310)과 드레인 전극(311)은 도전성을 가지는 금속재로 형성될 수 있다. 이를테면, 상기 소스 전극(310)과 드레인 전극(311)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti)을 포함한다. 상기 소스 전극(310)과 드레인 전극(311)은 단일막, 또는, 다층막일 수 있다. 예컨대, 상기 소스 전극(310)과 드레인 전극(311)은 티타늄(Ti)/알루미늄(Al)/티타늄(Ti)이 적층된 구조일 수 있다.
상기 소스 전극(310), 드레인 전극(311) 상에는 보호막(312)이 배치될 수 있다. 상기 보호막(312)은 유기막, 또는, 무기막일 수 있다. 상기 보호막(312)은 패시베이션막, 또는, 평탄화막일 수 있다. 상기 패시베이션막, 또는, 평탄화막중 어느 하나는 생략될 수 있다.
상기 커패시터(Cst)는 제 1 커패시터 전극(CE1), 제 2 커패시터 전극(CE2), 및 이들 사이에 개재되는 유전체층을 포함한다. 본 실시예에 있어서, 상기 유전체층은 층간 절연막(309)에 대응될 수 있다. 상기 제 1 커패시터 전극(CE1)은 게이트 전극(308)과 동일한 층에 동일한 물질로 형성될 수 있다. 상기 제 2 커패시터 전극(CE2)은 상기 소스 전극(310) 및 드레인 전극(311)과 동일한 층에 동일한 물질로 형성될 수 있다. 상기 보호막(312)은 상기 제 2 커패시터 전극(CE2)을 덮을 수 있다.
다른 일 실시예에 있어서, 상기 커패시터(Cst)는 박막 트랜지스터(TFT)에 중첩되게 배치될 수 있다.
예컨대, 도 11을 참조하면, 상기 박막 트랜지스터(TFT)의 게이트 전극(308)은 제 1 커패시터 전극(CE1)으로의 기능을 수행할 수 있다. 제 2 커패시터 전극(CE2)은 유전체층(1101)을 사이에 두고 제 1 커패시터 전극(CE1)에 중첩될 수 있다. 상기 제 2 커패시터 전극(CE2)은 도전성을 가지는 금속재로 형성될 수 있다. 상기 제 2 커패시터 전극(CE2)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti)을 포함한다. 상기 제 2 커패시터 전극(CE2)은 단일막, 또는, 다층막일 수 있다.
다시 도 3, 4, 및 5를 참조하면, 상기 박막 트랜지스터(TFT)는 유기 발광 소자(organic light emitting display device, OLED)에 전기적으로 연결될 수 있다.
유기 발광 소자(OLED)는 상기 보호막(312) 상에 배치될 수 있다. 상기 유기 발광 소자(OLED)는 제 1 전극(313), 중간층(314), 및 제 2 전극(315)를 포함한다.
상기 제 1 전극(313)은 애노우드로 기능하며, 다양한 도전성 소재일 수 있다. 상기 제 1 전극(313)은 투명 전극, 또는, 반사형 전극을 포함한다. 이를테면, 상기 제 1 전극(313)이 투명 전극으로 사용시, 상기 제 1 전극(313)은 투명 도전막을 포함한다. 상기 제 1 전극(313)이 반사형 전극으로 사용시, 상기 제 1 전극(313)은 반사막과, 상기 반사막 상에 배치된 투명 도전막을 포함한다.
상기 보호막(312) 상에는 픽셀 정의막(316)이 배치될 수 있다. 상기 픽셀 정의막(316)은 제 1 전극(313)의 일부를 덮을 수 있다. 상기 픽셀 정의막(316)은 상기 제 1 전극(313)의 가장자리를 둘러싸는 것에 의하여 각 서브 픽셀의 발광 영역을 한정한다. 상기 제 1 전극(313)은 서브 픽셀마다 패터닝될 수 있다. 상기 픽셀 정의막(316)은 유기막, 또는, 무기막일 수 있다. 상기 픽셀 정의막(316)은 단일막, 또는, 다층막일 수 있다.
상기 제 1 전극(313) 상에는 상기 픽셀 정의막(316)의 일부를 에칭하여 노출되는 영역에 중간층(314)이 배치될 수 있다. 상기 중간층(314)은 증착 공정에 의하여 형성될 수 있다.
상기 중간층(314)은 유기 발광층을 구비할 수 있다.
선택적인 다른 예로서, 상기 중간층(314)은 유기 발광층(emissive layer)을 구비하고, 그 외에 정공 주입층(hole injection layer, HIL), 정공 수송층(hole transport layer, HTL), 전자 수송층(electron transport layer, ETL), 전자 주입층(electron injection layer, EIL)중 적어도 어느 하나를 더 구비할 수 있다.
일 실시예에 있어서, 상기 중간층(314)은 유기 발광층을 구비하고, 기타 다양한 기능층을 더 구비할 수 있다.
상기 제 2 전극(315)은 상기 중간층(314) 상에 배치될 수 있다.
상기 제 2 전극(315)은 캐소우드로 기능할 수 있다. 상기 제 2 전극(315)은 투명 전극, 또는, 반사형 전극을 포함한다. 예컨대, 상기 제 2 전극(315)이 투명 전극으로 사용시, 상기 제 2 전극(315)은 금속막과, 상기 금속막 상에 배치된 투명 도전막을 포함한다. 상기 제 2 전극(315)이 반사형 전극으로 사용시, 상기 제 2 전극(315)은 금속막을 포함한다.
일 실시예에 있어서, 상기 디스플레이 기판(301) 상에는 복수의 서브 픽셀을 형성할 수 있다. 예컨대, 각 서브 픽셀별로 적색, 녹색, 청색, 또는, 백색의 색을 구현할 수 있다. 그러나, 본 개시는 이에 한정되지 않는다.
상기 박막 봉지층(317)은 유기 발광 소자(OLED)를 덮을 수 있다.
상기 박막 봉지층(317)은 무기막(318)(319)과 유기막(320)이 교대로 적층될 수 있다. 예컨대, 유기 발광 소자(OLED) 상에는 제 1 무기막(318), 유기막(320), 및 제 2 무기막(319)이 순차적으로 적층될 수 있다. 상기 박막 봉지층(317)에 구비되는 무기막 및 유기막의 적층 구조는 다양한 변형예가 있을 수 있다.
상기 박막 봉지층(317) 상에는 편광판(321)이 배치될 수 있다. 상기 편광판(321)은 외광 반사를 줄일 수 있다. 다른 일 실시예에 있어서, 편광판(321)을 생략하고, 블랙 매트릭스와 칼라 필터를 이용하여 외광 반사를 줄일 수 있다.
한편, 상기 패드 영역(PA)에는 구동 단자에 전기적으로 접속하는 복수의 패드 단자(400)가 배치될 수 있다. 상기 복수의 패드 단자(400)의 각 패드 단자(401)는 상기 디스플레이 기판(301)의 일 방향으로 이격되게 배치될 수 있다.
상기 복수의 패드 단자(400)의 각 패드 단자(401)는 제 1 도전층(410) 및 상기 제 1 도전층(410) 상에 배치된 제 2 도전층(420)을 포함한다.
이를 보다 상세하게 설명하면 다음과 같다.
상기 패드 영역(PA)에는 상기 디스플레이 기판(301) 상에 제 1 절연막(331)이 배치될 수 있다. 상기 제 1 절연막(331)은 상기 배리어막(302)과 동일한 층에 배치될 수 있다. 상기 1 절연막(331)은 상기 배리어막(302)과 동일한 공정에서 동일한 물질로 형성할 수 있다.
상기 제 1 절연막(331) 상에는 제 2 절연막(332)이 배치될 수 있다. 상기 제 2 절연막(331)은 상기 게이트 절연막(307)과 동일한 층에 배치될 수 있다. 상기 제 2 절연막(332)은 상기 게이트 절연막(307)과 동일한 공정에서 동일한 물질로 형성할 수 있다.
상기 제 2 절연막(332) 상에는 각 패드 단자(401)에 구비된 제 1 도전층(410)이 배치될 수 있다. 상기 제 1 도전층(410)은 상기 게이트 전극(308)으로부터 인출된 배선(322)에 전기적으로 연결될 수 있다. 상기 제 1 도전층(410)은 상기 게이트 전극(308)과 동일한 층에 배치될 수 있다. 상기 제 1 도전층(410)은 상기 게이트 전극(308)과 동일한 공정에서 동일한 물질로 형성할 수 있다. 각각의 제 1 도전층(410)은 상기 디스플레이 기판(301)의 일 방향으로 이격되게 배치될 수 있다.
상기 제 1 도전층(410) 상에는 제 3 절연막(333)이 배치될 수 있다. 상기 제 3 절연막(333)은 상기 층간 절연막(309)과 동일한 층에 배치될 수 있다. 상기 제 3 절연막(333)은 상기 층간 절연막(309)과 동일한 공정에서 동일한 물질로 형성될 수 있다.
상기 제 3 절연막(333)은 상기 제 1 도전층(410)의 적어도 일부를 덮을 수 있다. 상기 제 1 도전층(410) 상에는 상기 제 3 절연막(333)의 일부를 제거하여 복수의 컨택 홀(430)을 형성할 수 있다. 상기 컨택 홀(430)이 형성된 영역에는 상기 제 1 도전층(410)의 윗면이 외부로 노출될 수 있다.
상기 컨택 홀(333)은 제 1 컨택 홀(431)과, 상기 제 1 컨택 홀(431)에 이웃하게 배치된 제 2 컨택 홀(432)을 포함한다. 본 실시예에 있어서, 상기 제 1 도전층(410) 상에 2개의 컨택 홀(430)이 배치된 경우를 예를 들어 설명하지만, 상기 컨택 홀(430)의 개수는 2개 이상이라면 어느 하나에 한정되는 것은 아니다.
상기 제 1 도전층(410)의 노출된 영역 상에는 복수의 제 2 도전층(420)이 배치될 수 있다. 상기 제 2 도전층(420)은 상기 컨택 홀(430)을 통하여 상기 제 1 도전층(410)에 전기적으로 연결될 수 있다.
복수의 제 2 도전층(420)은 복수의 컨택 홀(430)에 각각 형성될 수 있다. 예컨대, 복수의 제 2 도전층(420)중 하나의 제 2 도전층(420a)은 상기 제 1 컨택 홀(431) 상에 배치되며, 복수의 제 2 도전층(420)중 다른 하나의 제 2 도전층(420b)은 상기 제 2 컨택 홀(432) 상에 배치될 수 있다. 복수의 제 2 도전층(420a)(420b)은 상기 제 1 도전층(410) 상에서 이격되게 배치될 수 있다.
복수의 제 2 도전층(420)은 상기 제 1 도전층(410) 상에 아일랜드형으로 배치될 수 있다. 다른 일 실시예에 있어서, 상기 제 2 도전층(420)은 디스플레이 영역(DA)로부터 인출된 배선에 전기적으로 연결될 수 있다.
상기 제 2 도전층(420)은 상기 소스 전극(310)과 드레인 전극(311)과 동일한 층에 배치될 수 있다. 상기 제 2 도전층(420)은 상기 소스 전극(310)과 드레인 전극(311)과 동일한 공정에서 동일한 물질로 형성할 수 있다.
제 2 도전층(420)은 다층 구조일 수 있다. 일 실시예에 있어서, 상기 제 2 도전층(420)은 복수층의 도전 부분을 포함한다. 상기 제 2 도전층(420)은 제 1 도전 부분(421), 제 2 도전 부분(422), 및 제 3 도전 부분(423)을 포함한다.
상기 제 1 도전 부분(421)은 상기 제 1 도전층(410) 상에 배치될 수 있다. 상기 제 1 도전 부분(421)은 티타늄(Ti)을 포함한다. 상기 제 1 도전 부분(421)은 상기 제 1 도전층(410)에 직접적으로 연결될 수 있다. 상기 제 2 도전 부분(422)은 상기 제 1 도전 부분(421) 상에 배치될 수 있다. 상기 제 2 도전 부분(422)은 알루미늄(Al)을 포함한다. 상기 제 3 도전 부분(423)은 상기 제 2 도전 부분(422) 상에 배치될 수 있다. 상기 제 3 도전 부분(423)은 티타늄(Ti)을 포함한다. 본 실시예에 있어서, 상기 제 2 도전층(420)은 티타늄(Ti)/알루미늄(Al)/티타늄(Ti)의 적층 구조를 설명하지만, 상기 제 2 도전층(420)의 적층 구조는 다양한 실시예가 가능할 수 있다.
상기 제 2 도전층(420)에 구비된 이웃하는 제 2 도전층(420a)(420b) 사이에는 구동부의 구동 단자(도 6a의 640)의 적어도 일 부분에 결합되는 클램핑부(424)가 배치될 수 있다. 상기 클램핑부(424)는 이웃하는 제 2 도전층(420a)(420b)의 마주보는 측벽에 배치된 음각 패턴(425)을 포함한다.
상기 음각 패턴(425)은 제 1 도전 부분(421), 제 2 도전 부분(422), 및 제 3 도전 부분(423)의 폭을 다르게 하여 형성할 수 있다. 상기 음각 패턴(425)은 중간 도전층인 제 2 도전 부분(422)의 폭이 하부 도전층인 제 1 도전 부분(421)의 폭 및 상부 도전층인 제 3 도전 부분(423)의 폭보다 좁게 된 영역에 대응될 수 있다.
상기 제 2 도전층(420)은 에칭 공정에 의하여 패턴화시킬 수 있다. 상기 제 2 도전층(420)을 에칭시, 상기 제 1 도전 부분(421) 및 제 3 도전 부분(423)의 에칭량과, 상기 제 2 도전 부분(422)의 에칭량은 서로 다를 수 있다. 예컨대, 알루미늄(Al)을 포함하는 제 2 도전 부분(422)의 에칭량은 티타늄(Ti)을 포함하는 제 1 도전 부분(421) 및 제 3 도전 부분(423)의 에칭량보다 많을 수 있다. 이에 따라, 이웃하는 제 2 도전층(420a)(420b)의 마주보는 측벽에는 상기 제 2 도전 부분(422)이 오목하게 된 음각 패턴(425)이 형성될 수 있다.
상기한 구조의 패드 단자(400) 상에는 구동부의 구동 단자(640)가 견고하게 결합될 수 있다.
도 6a는 도 5의 패드 단자(400)에 구동 단자(640)가 접속되기 이전 상태를 도시한 단면도이며, 도 6b는 도 6a의 패드 단자(400)에 구동 단자(640)가 접속된 상태를 도시한 단면도이다.
도 6a를 참조하면, 상기 패드 단자(400) 상에는 구동 IC(610)가 배치될 수 있다. 상기 구동 IC(610)의 하부에는 회로 패턴(620)이 배치될 수 있다. 절연막(630)은 회로 패턴(620)의 일부를 덮을 수 있다. 상기 회로 패턴(620)에는 구동 단자(640)가 전기적으로 연결될 수 있다. 상기 구동 단자(640)는 범프(641)를 포함한다. 상기 범프(641)는 금(Au), 구리(Cu), 인듐(In)으로 형성할 수 있다. 상기 범프(641)의 단부에는 용융층(642)이 더 형성될 수 있다. 일 실시예에 있어서, 상기 용융층(642)은 솔더층일 수 있다.
상기 패드 단자(400)와 구동 단자(640) 사이에는 접착 테이프(650)가 개재될 수 있다. 상기 접착 테이프(650)는 비전도성 필름(non-conductive film, NCF)일 수 있다. 상기 접착 테이프(650)는 도전 물질을 포함하지 않을 수 있다. 상기 접착 테이프(650)는 상기 패드 단자(400)와 구동 단자(640) 사이에 접착력을 제공할 수 있다. 상기 접착 테이프(650)는 복수의 패드 단자(400)의 각 패드 단자(401)와, 구동 단자(650)의 각 구동 단자가 접속되는 영역의 주변에 개재될 수 있다.
상기 구동 IC(610)의 상부로부터 핫 바와 같은 가압 장치를 이용하여 소정의 열과 압력을 가하게 되면, 상기 범프(641)에 구비된 용융층(642)은 용융되면서 도 6b에 도시된 바와 같이 상기 패드 단자(400)와 구동 단자(640)는 전기적으로 연결될 수 있다.
상기한 본딩 이후, 복수의 패드 단자(400)의 각 패드 단자(401)와 구동 단자(640)가 접속된 영역의 주변에 개재된 접착 테이프(650)의 흡습에 의하여 각 패드 단자(401)와 구동 단자(640)의 계면 박리(delamination)가 발생할 수 있다.
본 실시예에 있어서, 제 2 도전층(420)에 구비된 이웃하는 제 2 도전층(420)(420b)의 마주보는 측벽에는 음각 패턴(425)을 구비한 클램핑부(424)가 배치되므로, 상기 패드 단자(400)의 각 패드 단자(401)에 대하여 구동 단자(640)가 견고하게 클램핑될 수 있다.
본딩시, 상기 범프(641)에 구비된 용융층(642)은 이웃하는 제 2 도전층(420)(420b)의 마주보는 측벽에 배치된 오목한 형상의 음각 패턴(425)으로 침투하게 된다. 상기 용융층(642)은 이웃하는 제 2 도전층(420)(420b) 사이를 채우며, 또한, 이웃하는 제 2 도전층(420)(420b)의 마주보는 측벽에 접촉할 수 있다.
일 실시예에 있어서, 상기 범프(641)에 구비된 용융층(642)은 상기 제 1 도전층(410)과 제 2 도전층(420)이 서로 접촉하는 영역 및 이웃하는 제 2 도전층(420a)(420b) 사이에 걸쳐서 연장될 수 있다.
일 실시예에 있어서, 상기 범프(641)에 구비된 용융층(642)은 이웃하는 제 2 도전층(420a)(420b)을 완전히 덮을 수 있다.
일 실시예에 있어서, 상기 패드 단자(400)의 각 패드 단자(401)와 구동 단자(640)는 상기 범프(641)에 구비된 용융층(642)에 의하여 면접촉하므로, 상기 패드 단자(400)의 각 패드 단자(401)와 구동 단자(640)의 접속 면적이 증가할 수 있다. 이에 따라, 이들의 접속 저항은 감소할 수 있다.
이후, 경화 공정을 거치게 되면, 상기 패드 단자(401)와 구동 단자(640)는 견고하게 결합될 수 있다.
일 실시예에 있어서, 상기 패드 단자(400)는 이웃하는 도전층 사이에 범프(641)에 구비된 용융층(642)이 침투할 수 있는 구조라면 다양한 형상으로 변경할 수 있다.
이하, 패드 단자에 구비되며, 구동 단자의 적어도 일 부분에 결합되는 클램핑부의 여러 가지 실시예를 설명하기로 한다.
도 7을 참조하면, 제 2 도전층(720)에 구비된 이웃하는 제 2 도전층(720a)(720b) 사이에는 구동 단자(640)의 적어도 일부분에 결합되는 클램핑부(724)가 배치될 수 있다. 상기 클램핑부(724)는 이웃하는 제 2 도전층(720a)(720b)의 마주보는 측벽에 배치된 음각 패턴(725)을 포함한다. 상기 제 1 도전층(410)은 도 3의 게이트 전극(308)과 동일한 층에 배치될 수 있다. 상기 제 2 도전층(720)은 도 3의 소스 전극(310)과 드레인 전극(311)과 동일한 층에 배치될 수 있다.
상기 제 2 도전층(720)은 단일층, 또는, 다층막일 수 있다. 예컨대, 상기 제 2 도전층(720)은 적어도 한 층의 도전 부분을 포함한다. 상기 음각 패턴(725)은 상기 제 2 도전층(720)의 측벽을 경사지게 한 영역에 대응될 수 있다.
일 실시예에 있어서, 상기 제 2 도전층(720)은 역테이퍼 형상(reverse tapered shape)일 수 있다.
도 8을 참조하면, 제 2 도전층(820)에 구비된 이웃하는 제 2 도전층(820a)(820b) 사이에는 클램핑부(824)가 배치될 수 있다. 상기 클램핑부(824)는 이웃하는 제 2 도전층(820a)(820b)의 마주보는 측벽에 배치된 음각 패턴(825)을 포함한다.
상기 제 2 도전층(820)은 적어도 한 층의 도전 부분을 포함한다. 상기 음각 패턴(825)은 상기 제 2 도전층(820)의 측벽을 곡률지게 한 영역에 대응될 수 있다.
도 9를 참조하면, 제 2 도전층(920)에 구비된 이웃하는 제 2 도전층(920a)(920b) 사이에는 클램핑부(924)가 배치될 수 있다. 상기 클램핑부(924)는 이웃하는 제 2 도전층(920a)(920b)의 마주보는 측벽에 배치된 음각 패턴(925)을 포함한다.
상기 제 2 도전층(920)은 적어도 한 층의 도전 부분을 포함한다. 상기 음각 패턴(925)은 상기 제 2 도전층(920)의 측벽을 곡률지게 한 영역에 대응될 수 있다.
도 8과는 달리, 상기 제 2 도전층(920) 상에는 제 3 도전층(930)이 더 배치될 수 있다. 상기 제 1 도전층(410)은 도 11의 게이트 전극(308)과 동일한 층에 배치될 수 있다. 상기 제 2 도전층(920)은 도 11의 제 2 커패시터 전극(CE2)과 동일한 층에 배치될 수 있다. 상기 제 3 도전층(930)은 상기 도 11의 소스 전극(310) 및 드레인 전극(311)과 동일한 층에 배치될 수 있다.
일 실시예에 있어서, 상기 제 1 내지 제 3 도전층(410, 920, 930)은 도 3 및 도 11의 게이트 전극(308), 소스 전극(310), 드레인 전극(311), 커패시터 전극(CE1)(CE2), 제 1 전극(313), 제 2 전극(315)중 선택된 복수의 전극을 조합하는 것에 의하여 다양한 실시예가 가능하다 할 것이다.
도 10을 참조하면, 제 2 도전층(1020) 상에는 제 3 도전층(1030)이 더 배치될 수 있다. 상기 제 2 도전층(1020)에 구비된 이웃하는 제 2 도전층(1020a)(1020b) 사이에는 클램핑부(1024)가 배치될 수 있다. 상기 클램핑부(1024)는 이웃하는 제 2 도전층(1020a)(1020b)의 마주보는 측벽에 배치된 음각 패턴(1025)을 포함한다.
상기 제 2 도전층(1020)은 적어도 한 층의 도전 부분을 포함한다. 상기 음각 패턴(1025)은 상기 제 2 도전층(1020)의 폭과, 상기 제 3 도전층(1030)의 폭을 다르게 한 영역에 대응될 수 있다. 상기 제 2 도전층(1020)의 폭은 상기 제 3 도전층(1030)의 폭보다 좁을 수 있다.
상기 제 1 도전층(1010)은 도 11의 게이트 전극(308)과 동일한 층에 배치될 수 있다. 상기 제 2 도전층(1020)은 도 11의 제 2 커패시터 전극(CE2)과 동일한 층에 배치될 수 있다. 상기 제 3 도전층(1030)은 상기 도 11의 소스 전극(310)과 드레인 전극(311)과 동일한 층에 배치될 수 있다.
일 실시예에 있어서, 상기 제 1 내지 제 3 도전층(410, 1020, 1030)은 도 3 및 도 11의 게이트 전극(308), 소스 전극(310), 드레인 전극(311), 및 커패시터 전극(CE1)(CE2), 제 1 전극(313), 제 2 전극(313)중 선택된 복수의 전극을 조합하는 것에 의하여 다양한 실시예가 가능하다 할 것이다.
300...유기 발광 디스플레이 패널 301...디스플레이 기판
302...배리어막 307...게이트 절연막
308...게이트 전극 309...층간 절연막
317...박막 봉지층 331...제 1 절연막
332...제 2 절연막 333...제 3 절연막
400...패드 단자 401...패드 단자
410...제 1 도전층 420...제 2 도전층
421...제 1 도전부분 422...제 2 도전 부분
423...제 3 도전 부문 424...클램핑부
425...음각 패턴 430...컨택 홀
640...구동 단자

Claims (20)

  1. 디스플레이 기판; 및
    상기 디스플레이 기판 상에 배치된 복수의 패드 단자;를 포함하되,
    상기 복수의 패드 단자의 각 패드 단자는 절연막에 의하여 적어도 일부가 덮여진 제 1 도전층과, 상기 제 1 도전층 상에 배치된 복수의 제 2 도전층을 구비하며, 이웃하는 제 2 도전층 사이에는 클램핑부가 배치된 디스플레이 장치.
  2. 제 1 항에 있어서,
    각각의 제 1 도전층은 상기 디스플레이 기판 상에 이격되게 배치되며,
    복수의 제 2 도전층은 각각의 제 1 도전층 상에 이격되게 배치된 디스플레이 장치.
  3. 제 2 항에 있어서,
    상기 절연막은 상기 제 1 도전층의 윗면이 노출된 복수의 컨택 홀을 구비하며, 각각의 제 2 도전층은 상기 컨택 홀을 통하여 상기 제 1 도전층에 전기적으로 연결된 디스플레이 장치.
  4. 제 3 항에 있어서,
    상기 클램핑부는 이웃하는 제 2 도전층의 마주보는 측벽에 배치된 음각 패턴을 포함하는 디스플레이 장치.
  5. 제 4 항에 있어서,
    상기 제 2 도전층은 복수층의 도전 부분을 포함하며,
    상기 음각 패턴은 다른 층의 도전 부분의 폭을 다르게 한 디스플레이 장치.
  6. 제 5 항에 있어서,
    상기 제 2 도전층은,
    상기 제 1 도전층에 연결된 제 1 도전 부분;
    상기 제 1 도전 부분 상에 배치된 제 2 도전 부분; 및
    상기 제 2 도전 부분 상에 배치된 제 3 도전 부분;을 포함하되,
    상기 음각 패턴은 상기 제 2 도전 부분의 폭이 상기 제 1 도전 부분의 폭 및 제 3 도전 부분의 폭보다 좁게 된 영역에 대응된 디스플레이 장치.
  7. 제 4 항에 있어서,
    상기 제 2 도전층은 적어도 한 층의 도전 부분을 포함하며,
    상기 음각 패턴은 상기 제 2 도전층의 측벽을 경사지게 한 영역에 대응된 디스플레이 장치.
  8. 제 4 항에 있어서,
    상기 제 2 도전층은 적어도 한 층의 도전 부분을 포함하며,
    상기 음각 패턴은 상기 제 2 도전층의 측벽을 곡률지게 한 영역에 대응된 디스플레이 장치.
  9. 제 8 항에 있어서,
    상기 제 2 도전층 상에는 제 3 도전층이 더 배치된 디스플레이 장치.
  10. 제 4 항에 있어서,
    상기 제 2 도전층은 적어도 한 층의 도전 부분을 포함하며,
    상기 제 2 도전층 상에는 제 3 도전층이 더 배치되며,
    상기 음극 패턴은 제 2 도전층의 폭이 상기 제 3 도전층의 폭보다 좁은 디스플레이 장치.
  11. 제 1 항에 있어서,
    상기 디스플레이 패널은,
    상기 디스플레이 기판 상에 배치된 반도체 활성층, 게이트 전극, 소스 전극, 및 드레인 전극을 구비하는 적어도 하나의 박막 트랜지스터;
    상기 박막 트랜지스터에 전기적으로 연결되며, 제 1 전극, 발광층, 제 2 전극을 구비하는 유기 발광 소자;
    복수의 커패시터 전극을 구비한 커패시터; 및
    상기 박막 트랜지스터, 유기 발광 소자, 커패시터에 구비된 각 소자 사이에 개재된 적어도 한 층의 절연막;을 포함하되,
    상기 제 1 도전층은 상기 전극들중 어느 하나의 전극으로부터 인출된 배선에 연결되며, 상기 제 2 도전층은 상기 제 1 도전층 상에 아일랜드형으로 배치된 디스플레이 장치.
  12. 제 11 항에 있어서,
    상기 제 1 도전층은 상기 게이트 전극과 동일한 층에 배치되며,
    상기 제 2 도전층은 상기 소스 전극 및 드레인 전극과 동일한 층에 배치된 디스플레이 장치.
  13. 제 11 항에 있어서,
    상기 제 2 도전층 상에는 제 3 도전층이 더 배치되며,
    상기 제 1 도전층 내지 제 3 도전층은 게이트 전극, 소스 전극, 드레인 전극, 커패시터 전극, 제 1 전극, 제 2 전극중 선택된 복수의 전극을 조합한 디스플레이 장치.
  14. 복수의 패드 단자가 배치된 디스플레이 기판과, 상기 디스플레이 기판 상에 배치된 박막 봉지층을 구비한 디스플레이 패널;
    상기 복수의 패드 단자에 전기적으로 연결된 복수의 구동 단자를 구비하는 구동부; 및
    복수의 패드 단자와, 복수의 구동 단자 사이에; 배치된 접착제;를 포함하되,
    상기 복수의 패드 단자의 각 패드 단자는 절연막에 의하여 적어도 일부가 덮여진 제 1 도전층과, 상기 제 1 도전층 상에 배치된 복수의 제 2 도전층을 구비하며, 이웃하는 제 2 도전층 사이에는 상기 구동 단자의 적어도 일 부분에 결합된 클래핑부가 배치된 디스플레이 장치.
  15. 제 14 항에 있어서,
    상기 절연막은 상기 제 1 도전층의 윗면이 노출된 복수의 컨택 홀을 구비하며, 각각의 제 2 도전층은 상기 컨택 홀을 통하여 제 1 도전층에 전기적으로 연결된 디스플레이 장치.
  16. 제 15 항에 있어서,
    상기 클램핑부는 이웃하는 제 2 도전층의 마주보는 측벽에 배치된 음각 패턴을 포함하는 디스플레이 장치.
  17. 제 16 항에 있어서,
    상기 구동 단자는 이웃하는 제 2 도전층 사이를 채우며, 상기 음각 패턴이 배치된 제 2 도전층의 측벽에 접촉하는 디스플레이 장치.
  18. 제 17 항에 있어서,
    상기 구동 단자는 상기 제 1 도전층과, 제 2 도전층이 접촉되는 영역, 및 이웃하는 제 2 도전층 사이에 걸쳐서 연장된 디스플레이 장치.
  19. 제 14 항에 있어서,
    상기 패드 단자와 구동 단자는 면 접촉하는 디스플레이 장치.
  20. 제 14 항에 있어서,
    상기 접착 테이프는 비전도성 필름을 포함하는 디스플레이 장치.
KR1020160079286A 2016-06-24 2016-06-24 디스플레이 장치 KR102663140B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020160079286A KR102663140B1 (ko) 2016-06-24 2016-06-24 디스플레이 장치
US15/616,658 US11171194B2 (en) 2016-06-24 2017-06-07 Display apparatus
EP17176787.4A EP3261143A1 (en) 2016-06-24 2017-06-20 Display apparatus
TW106121061A TWI747914B (zh) 2016-06-24 2017-06-23 顯示設備
CN201710493745.XA CN107546242B (zh) 2016-06-24 2017-06-26 显示设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160079286A KR102663140B1 (ko) 2016-06-24 2016-06-24 디스플레이 장치

Publications (2)

Publication Number Publication Date
KR20180001640A true KR20180001640A (ko) 2018-01-05
KR102663140B1 KR102663140B1 (ko) 2024-05-08

Family

ID=59239790

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160079286A KR102663140B1 (ko) 2016-06-24 2016-06-24 디스플레이 장치

Country Status (5)

Country Link
US (1) US11171194B2 (ko)
EP (1) EP3261143A1 (ko)
KR (1) KR102663140B1 (ko)
CN (1) CN107546242B (ko)
TW (1) TWI747914B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200077016A (ko) * 2018-12-20 2020-06-30 엘지디스플레이 주식회사 표시장치

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102591811B1 (ko) * 2018-05-18 2023-10-23 삼성디스플레이 주식회사 박막 트랜지스터 기판, 이의 제조 방법 및 이를 포함하는 표시 장치
CN116387270A (zh) * 2019-06-11 2023-07-04 群创光电股份有限公司 电子装置
KR20210081941A (ko) * 2019-12-24 2021-07-02 엘지디스플레이 주식회사 유기발광 표시장치
KR20210106605A (ko) * 2020-02-20 2021-08-31 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09281520A (ja) * 1996-04-10 1997-10-31 Seiko Epson Corp 回路基板の接続方法、液晶表示装置、電子機器
JP2005109255A (ja) * 2003-09-30 2005-04-21 Optrex Corp 端子接続構造
JP2007041374A (ja) * 2005-08-04 2007-02-15 Sharp Corp 電極基板の製造方法、及び液晶表示装置の製造方法
JP2014139676A (ja) * 2005-10-14 2014-07-31 Semiconductor Energy Lab Co Ltd 表示装置
KR20150072894A (ko) * 2013-12-20 2015-06-30 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법
KR20160007407A (ko) * 2014-07-11 2016-01-20 엘지디스플레이 주식회사 유기전계발광 표시장치 및 그 제조방법

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2555987B2 (ja) * 1994-06-23 1996-11-20 日本電気株式会社 アクティブマトリクス基板
US5705885A (en) 1994-11-25 1998-01-06 Kabushiki Kaisha Toshiba Brazing structure for X-ray image intensifier
US5705855A (en) 1995-01-13 1998-01-06 Motorola, Inc. Integrated circuit for directly attaching to a glass substrate and method for manufacturing the same
US5937320A (en) 1998-04-08 1999-08-10 International Business Machines Corporation Barrier layers for electroplated SnPb eutectic solder joints
JP2000151057A (ja) 1998-11-09 2000-05-30 Hitachi Ltd 電子部品実装構造体およびその製造方法並びに無線ｉｃカードおよびその製造方法
JP2001109395A (ja) 1999-10-01 2001-04-20 Sanyo Electric Co Ltd Ｅｌ表示装置
US6818545B2 (en) * 2001-03-05 2004-11-16 Megic Corporation Low fabrication cost, fine pitch and high reliability solder bump
KR100790144B1 (ko) 2002-01-04 2007-12-31 삼성전자주식회사 볼 그리드 어레이 패키지의 솔더 볼 및 이를 실장하기위한 피씨비 패드 제조방법
US6774026B1 (en) * 2002-06-20 2004-08-10 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and method for low-stress concentration solder bumps
JP2005070360A (ja) 2003-08-22 2005-03-17 Sony Corp 電気回路基板
KR20060134662A (ko) 2005-06-23 2006-12-28 엘지.필립스 엘시디 주식회사 씨오지 방식의 액정표시장치
KR100730151B1 (ko) * 2005-09-30 2007-06-19 삼성에스디아이 주식회사 평판 표시 장치
KR101131230B1 (ko) 2009-05-06 2012-03-28 삼성전기주식회사 범프 지지부를 갖는 인쇄회로기판 및 그 제조방법
KR101094292B1 (ko) * 2010-05-28 2011-12-19 삼성모바일디스플레이주식회사 유기 발광 표시 장치
US8647974B2 (en) 2011-03-25 2014-02-11 Ati Technologies Ulc Method of fabricating a semiconductor chip with supportive terminal pad
KR20130013515A (ko) * 2011-07-28 2013-02-06 삼성디스플레이 주식회사 유기 발광 표시 장치
KR20140020565A (ko) * 2012-08-09 2014-02-19 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조방법
KR101444777B1 (ko) * 2012-08-10 2014-09-26 엘지디스플레이 주식회사 유기발광다이오드 표시소자 및 그 제조방법
TWI600129B (zh) 2013-05-06 2017-09-21 奇景光電股份有限公司 玻璃覆晶接合結構
KR20150005105A (ko) * 2013-07-04 2015-01-14 삼성디스플레이 주식회사 표시 장치
CN103728763A (zh) * 2013-12-31 2014-04-16 深圳市华星光电技术有限公司 液晶面板及其制作方法
US10181573B2 (en) 2014-07-11 2019-01-15 Lg Display Co., Ltd. Organic light-emitting diode display device and method of fabricating the same
JP2016057616A (ja) * 2014-09-05 2016-04-21 株式会社半導体エネルギー研究所 表示パネル、入出力装置、情報処理装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09281520A (ja) * 1996-04-10 1997-10-31 Seiko Epson Corp 回路基板の接続方法、液晶表示装置、電子機器
JP2005109255A (ja) * 2003-09-30 2005-04-21 Optrex Corp 端子接続構造
JP2007041374A (ja) * 2005-08-04 2007-02-15 Sharp Corp 電極基板の製造方法、及び液晶表示装置の製造方法
JP2014139676A (ja) * 2005-10-14 2014-07-31 Semiconductor Energy Lab Co Ltd 表示装置
KR20150072894A (ko) * 2013-12-20 2015-06-30 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법
KR20160007407A (ko) * 2014-07-11 2016-01-20 엘지디스플레이 주식회사 유기전계발광 표시장치 및 그 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200077016A (ko) * 2018-12-20 2020-06-30 엘지디스플레이 주식회사 표시장치

Also Published As

Publication number Publication date
KR102663140B1 (ko) 2024-05-08
CN107546242B (zh) 2023-09-08
TWI747914B (zh) 2021-12-01
TW201810757A (zh) 2018-03-16
EP3261143A1 (en) 2017-12-27
US20170373028A1 (en) 2017-12-28
CN107546242A (zh) 2018-01-05
US11171194B2 (en) 2021-11-09

Similar Documents

Publication Publication Date Title
US11605697B2 (en) Display apparatus having grooved terminals
US11094912B2 (en) Flexible display apparatus
CN107492565B (zh) 显示装置
KR102432349B1 (ko) 플렉서블 디스플레이 장치
US20210193777A1 (en) Display substrate and display device
KR102313366B1 (ko) 플렉서블 디스플레이 장치와, 이의 제조 방법
KR20170080799A (ko) 플렉서블 디스플레이 장치
US10748853B2 (en) Flexible display device
KR20180005779A (ko) 플렉서블 디스플레이 장치
KR20170065058A (ko) 플렉서블 디스플레이 장치
KR102663140B1 (ko) 디스플레이 장치
KR102570551B1 (ko) 디스플레이 장치
CN214313208U (zh) 一种拼接屏
KR102322766B1 (ko) 디스플레이 장치
KR20170140764A (ko) 디스플레이 장치
KR102575480B1 (ko) 디스플레이 장치
CN112864032A (zh) 一种拼接屏及制作方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant