KR20170140764A - 디스플레이 장치 - Google Patents
디스플레이 장치 Download PDFInfo
- Publication number
- KR20170140764A KR20170140764A KR1020170044401A KR20170044401A KR20170140764A KR 20170140764 A KR20170140764 A KR 20170140764A KR 1020170044401 A KR1020170044401 A KR 1020170044401A KR 20170044401 A KR20170044401 A KR 20170044401A KR 20170140764 A KR20170140764 A KR 20170140764A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- conductive layer
- disposed
- elastic
- elastic layer
- Prior art date
Links
- 239000000758 substrate Substances 0.000 claims abstract description 61
- 239000010410 layer Substances 0.000 claims description 1149
- 239000010408 film Substances 0.000 claims description 163
- 238000000034 method Methods 0.000 claims description 50
- 239000011368 organic material Substances 0.000 claims description 30
- 239000010409 thin film Substances 0.000 claims description 28
- 239000011229 interlayer Substances 0.000 claims description 26
- 239000004065 semiconductor Substances 0.000 claims description 20
- 230000001681 protective effect Effects 0.000 claims description 16
- 239000000463 material Substances 0.000 description 31
- 239000010936 titanium Substances 0.000 description 29
- 239000011241 protective layer Substances 0.000 description 20
- 229910052719 titanium Inorganic materials 0.000 description 15
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 14
- 230000004888 barrier function Effects 0.000 description 14
- 238000005538 encapsulation Methods 0.000 description 14
- 239000002390 adhesive tape Substances 0.000 description 13
- 238000002161 passivation Methods 0.000 description 12
- 229910052782 aluminium Inorganic materials 0.000 description 9
- 239000010949 copper Substances 0.000 description 9
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 8
- 230000004048 modification Effects 0.000 description 8
- 238000012986 modification Methods 0.000 description 8
- 238000003825 pressing Methods 0.000 description 8
- 238000002347 injection Methods 0.000 description 6
- 239000007924 injection Substances 0.000 description 6
- 239000000853 adhesive Substances 0.000 description 5
- 230000001070 adhesive effect Effects 0.000 description 5
- 239000004020 conductor Substances 0.000 description 5
- 229910052802 copper Inorganic materials 0.000 description 5
- 239000010931 gold Substances 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 238000005452 bending Methods 0.000 description 4
- 239000007769 metal material Substances 0.000 description 4
- 239000002356 single layer Substances 0.000 description 4
- 239000011521 glass Substances 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 230000032798 delamination Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 230000005525 hole transport Effects 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 239000002346 layers by function Substances 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 239000012044 organic layer Substances 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 229910000570 Cupronickel Inorganic materials 0.000 description 1
- 229910052791 calcium Inorganic materials 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- YOCUPQPZWBBYIX-UHFFFAOYSA-N copper nickel Chemical compound [Ni].[Cu] YOCUPQPZWBBYIX-UHFFFAOYSA-N 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229920005570 flexible polymer Polymers 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 229910052744 lithium Inorganic materials 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229920000307 polymer substrate Polymers 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/131—Interconnections, e.g. wiring lines or terminals
-
- H01L27/3276—
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H01L27/323—
-
- H01L27/3258—
-
- H01L27/3297—
-
- H01L51/5203—
-
- H01L51/5243—
-
- H01L2227/32—
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12044—OLED
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
디스플레이 장치를 개시한다. 본 발명은 기판;과, 기판 상에 배치된 복수의 패드 단자;를 포함하되, 복수의 패드 단자의 각 패드 단자는 적어도 한 층의 하부 도전층과, 하부 도전층 상에 배치된 상부 도전층을 구비하며, 하부 도전층과 상부 도전층 사이에는 하부 도전층의 적어도 일 영역을 덮는 적어도 한 층의 탄력층이 배치되며, 하부 도전층의 적어도 일부 및 상부 도전층의 적어도 일부는 탄력층이 배치되지 않은 영역에서 전기적으로 연결될 수 있다.
Description
본 발명은 디스플레이 장치에 관한 것이다.
통상적으로, 디스플레이 장치는 스마트 폰, 랩 탑 컴퓨터, 디지털 카메라, 캠코더, 휴대 정보 단말기, 노트북, 태블릿 퍼스널 컴퓨터와 같은 모바일 장치나, 데스크 탑 컴퓨터, 텔레비전, 옥외 광고판, 전시용 디스플레이 장치와 같은 전자 장치에 이용할 수 있다.
최근 들어서는, 보다 슬림화된 디스플레이 장치가 출시되고 있다.
플렉서블 디스플레이 장치(flexible display device)는 휴대하기가 용이하고, 다양한 형상을 가지는 장치에 적용할 수 있다. 이중에서, 유기 발광 디스플레이 기술을 기반으로 하는 플렉서블 디스플레이 장치가 가장 유력한 플렉서블 디스플레이 장치이다.
디스플레이 장치는 기판 상의 패드 단자와 구동부의 구동 단자가 전기적으로 연결될 수 있다. 패드 단자와 구동 단자 사이에는 이들을 전기적으로 연결하는 도전성 소재를 구비하는 접착제가 개재될 수 있다. 그런데, 패드 단자와 구동 단자의 접속시, 접착제에 구비된 도전 입자에 기인한 접속 불량이 발생할 수 있다.
본 발명의 실시예들은 패드 단자와 구동 단자의 접속이 원활한 디스플레이 장치를 제공하는 것이다.
본 발명의 일 측면에 따른 디스플레이 장치는, 기판; 및 상기 기판 상에 배치된 복수의 패드 단자;를 포함하되, 복수의 패드 단자의 각 패드 단자는 적어도 한 층의 하부 도전층과, 상기 하부 도전층 상에 배치된 상부 도전층을 구비하며, 상기 하부 도전층과 상부 도전층 사이에는 상기 하부 도전층의 적어도 일 영역을 덮는 적어도 한 층의 탄력층이 배치되며, 상기 하부 도전층의 적어도 일부 및 상기 상부 도전층의 적어도 일부는 상기 탄력층이 배치되지 않은 영역에서 전기적으로 연결될 수 있다.
일 실시예에 있어서, 상기 탄력층은 상기 패드 단자의 상부 도전층의 직접 아래에 배치된 유기 물질을 포함한다.
일 실시예에 있어서, 상기 하부 도전층은 상기 기판 상의 디스플레이 영역으로부터 인출된 배선에 전기적으로 연결되며, 상기 기판 상에 이격되게 배치되고, 상기 상부 도전층은 상기 하부 도전층 상에 아일랜드형으로 배치될 수 있다.
일 실시예에 있어서, 상기 기판 상에는 반도체층, 게이트 전극, 소스 전극, 및 드레인 전극을 구비한 박막 트랜지스터와, 제 1 전극, 발광층, 및 제 2 전극을 구비한 유기 발광 소자와, 복수의 터치 전극을 구비한 터치 센싱 유닛과, 상기 전극들 사이에 각각 개재된 복수의 절연막이 배치되며, 상기 하부 도전층과 상부 도전층은 상기 전극들중 선택된 각각의 전극과 동일한 층에 배치되며, 상기 탄력층은 상기 복수의 절연막중 선택된 적어도 하나의 절연막과 동일한 층에 배치될 수 있다.
일 실시예에 있어서, 상기 탄력층에는 적어도 하나의 컨택 홀이 배치되며, 상기 하부 도전층의 적어도 일부 및 상기 상부 도전층의 적어도 일부는 상기 컨택 홀을 통하여 전기적으로 연결될 수 있다.
일 실시예에 있어서, 상기 상부 도전층은 상기 컨택 홀을 통하여 하부 도전층이 노출된 영역과, 상기 하부 도전층을 덮는 탄력층이 배치된 영역에 걸쳐서 연장될 수 있다.
일 실시예에 있어서, 상기 하부 도전층은 상기 게이트 전극과 동일한 층에 배치되며, 상기 상부 도전층은 상기 소스 전극 및 드레인 전극과 동일한 층에 배치되며, 상기 탄력층은 상기 게이트 전극과, 소스 전극 및 드레인 전극 사이에 개재된 층간 절연막과 동일한 층에 배치될 수 있다.
일 실시예에 있어서, 상기 하부 도전층은 상기 게이트 전극과 동일한 층에 배치되며, 상기 상부 도전층은 상기 제 1 전극과 동일한 층에 배치되며, 상기 탄력층은 제 1 탄력층 및 제 2 탄력층을 구비하며, 상기 제 1 탄력층은 상기 게이트 전극과, 소스 전극 및 드레인 전극 사이에 개재된 층간 절연막과 동일한 층에 배치되며, 상기 제 2 탄력층은 상기 층간 절연막 상에 배치되며, 상기 소스 전극 및 드레인 전극을 덮는 보호막과 동일한 층에 배치될 수 있다.
일 실시예에 있어서, 상기 하부 도전층은 상기 컨택 홀을 통하여 상기 하부 도전층이 노출되는 영역과 대응되는 크기를 가지며, 상기 하부 도전층과 상부 도전층이 컨택하는 부분에 대응되는 하부 도전층의 가장자리는 상기 탄력층으로 덮을 수 있다.
일 실시예에 있어서, 상기 상부 도전층은 하부 도전층이 배치된 영역 및 상기 탄력층이 배치된 영역에 걸쳐서 연장되며, 적어도 한 층의 탄력층은 상기 상부 도전층이 접촉하는 부분에 곡률 패턴을 포함한다.
일 실시예에 있어서, 상기 하부 도전층은 제 1 도전층 및 상기 제 1 도전층 상에 배치된 제 2 도전층을 포함하며, 상기 제 1 도전층과 제 2 도전층은 상기 제 1 도전층의 적어도 일 부분을 덮는 절연막의 컨택 홀을 통하여 전기적으로 연결되며, 상기 탄력층은 상기 절연막의 컨택 홀을 통하여 노출된 제 2 도전층의 적어도 일부를 덮으며, 상기 상부 도전층은 상기 탄력층 상에 배치되며, 상기 탄력층이 배치되지 않은 영역에서 상기 제 2 도전층에 전기적으로 연결될 수 있다.
일 실시예에 있어서, 상기 제 1 도전층은 상기 게이트 전극과 동일한 층에 배치되며, 상기 제 2 도전층은 상기 소스 전극 및 드레인 전극과 동일한 층에 배치되며, 상기 탄력층은 복수이며, 상기 게이트 전극과, 소스 전극 및 드레인 전극 사이에 개재된 층간 절연막, 상기 소스 전극 및 드레인 전극을 덮는 보호막, 서브 픽셀 영역을 한정하는 픽셀 정의막, 및 상기 터치 전극을 덮는 터치 전극용 절연막중 선택된 복수의 절연막과 동일한 층에 배치되며, 상기 상부 도전층은 상기 터치 전극과 동일한 층에 배치될 수 있다.
일 실시예에 있어서, 상기 탄력층은 적층된 복수의 탄력층을 포함하며, 복수의 탄력층중 어느 한 층의 탄력층은 곡률 패턴을 포함한다.
일 실시예에 있어서, 상기 탄력층은, 상기 하부 도전층 상에 배치되며, 편평한 면을 가지는 제 1 탄력층;과, 상기 제 1 탄력층 상에 배치되며, 상기 곡률 패턴을 가지는 적어도 하나의 제 2 탄력층;과, 상기 제 2 탄력층 상에 배치되며, 상기 제 2 탄력층을 덮는 제 3 탄력층;을 포함한다.
일 실시예에 있어서, 상기 제 2 탄력층은 복수이며, 각각의 제 2 탄력층은 상기 제 1 탄력층 상에 이격되게 배치될 수 있다.
일 실시예에 있어서, 각각의 제 2 탄력층은 반구체, 또는, 반타원체 형상을 포함한다.
일 실시예에 있어서, 각각의 제 2 탄력층은 만곡된 횡단면을 가지며, 상기 기판의 일 방향으로 연장된 스트라이프 형상을 포함한다.
일 실시예에 있어서, 복수의 제 2 탄력층중 최외곽에 배치된 제 2 탄력층은 상기 제 1 탄력층의 가장자리를 덮는다.
일 실시예에 있어서, 상기 제 1 탄력층, 제 2 탄력층, 제 3 탄력층중 선택된 복수의 탄력층은 일체형일 수 있다.
일 실시예에 있어서, 복수의 패드 단자는 상기 기판 상에 이격되게 배치되며, 복수의 탄력층중 어느 한 층의 탄력층은 이웃하는 패드 단자에 걸쳐서 연장되며, 연장된 탄력층은 이웃하는 패드 단자의 각 하부 도전층 및 이웃하는 한 쌍의 패드 단자 사이의 간격에 걸쳐서 연장될 수 있다.
일 실시예에 있어서, 상기 연장된 탄력층은 상기 상부 도전층 및 하부 도전층이 연장된 방향에 교차하는 방향으로 연장될 수 있다. 상기 연장된 탄력층은 제 1 탄력층에 대응되며, 상기 제 2 탄력층은 각 패드 단자의 제 1 탄력층 상에 배치되며, 상기 제 3 탄력층은 제 1 탄력층, 제 2 탄력층, 및 이웃하는 패드 단자 사이의 간격에 걸쳐서 연장될 수 있다.
일 실시예에 있어서, 상기 제 1 탄력층의 양 단은 상기 상부 도전층의 가장자리 바깥으로 돌출되며, 상기 제 1 탄력층의 돌출된 영역에는 상기 상부 도전층이 덮지 않을 수 있다.
일 실시예에 있어서, 상기 제 1 탄력층의 양 단은 상기 상부 도전층의 가장자리 안쪽 내에 위치하며, 상기 제 1 탄력층의 양 단은 상기 상부 도전층이 덮을 수 있다.
일 실시예에 있어서, 상기 하부 도전층은 상기 게이트 전극, 소스 전극, 드레인 전극, 제 1 전극, 및 제 2 전극중 선택된 적어도 하나의 전극과 동일한 층에 배치되며, 상기 탄력층은 상기 소스 전극 및 드레인 전극을 덮는 층간 절연막, 상기 소스 전극 및 드레인 전극을 덮는 보호막, 상기 서브 픽셀 영역을 한정하는 픽셀 정의막, 상기 터치 전극을 덮는 터치 전극용 절연막중 선택된 복수의 절연막과 동일한 층에 배치되며, 상기 상부 도전층은 상기 터치 전극과 동일한 층에 배치될 수 있다.
이상과 같이, 본 발명의 디스플레이 장치는 패드 단자와 구동 단자의 접속 저항이 감소할 수 있다. 이에 따라, 패드 단자와 구동 단자의 접속 신뢰성이 향상될 수 있다. 본 발명의 효과는 상술한 내용 이외에도, 도면을 참조하여 이하에서 설명할 내용으로부터도 도출될 수 있음은 물론이다.
도 1은 본 발명의 일 실시예에 따른 디스플레이 장치를 도시한 평면도이다.
도 2는 도 1의 디스플레이 장치의 단면도이다.
도 3은 본 발명의 일 실시예에 따른 디스플레이 패널을 도시한 단면도이다.
도 4는 도 3의 하나의 패드 단자를 도시한 평면도이다.
도 5a는 도 4의 Ⅰ-Ⅰ' 선을 따라 절개 도시한 패드 단자에 구동 단자가 접속된 것을 도시한 단면도이다.
도 5b는 도 4의 Ⅱ-Ⅱ' 선을 따라 절개 도시한 패드 단자에 구동 단자가 접속된 것을 도시한 단면도이다.
도 6은 본 발명의 다른 실시예에 따른 하나의 패드 단자를 도시한 평면도이다.
도 7a는 도 6의 Ⅰ-Ⅰ' 선을 따라 절개 도시한 패드 단자에 구동 단자가 접속된 것을 도시한 단면도이다.
도 7b는 도 7의 Ⅱ'-Ⅱ' 선을 따라 절개 도시한 패드 단자에 구동 단자가 접속된 것을 도시한 단면도이다.
도 8a는 본 발명의 다른 실시예에 따른 패드 단자에 구동 단자가 접속된 일 영역을 도시한 단면도이다.
도 8b는 도 8a의 패드 단자에 구동 단자가 접속된 다른 일 영역을 도시한 단면도이다.
도 9는 본 발명의 다른 실시예에 따른 패드 단자에 구동 단자가 접속된 것을 도시한 단면도이다.
도 10은 본 발명의 다른 일 실시예에 따른 디스플레이 패널을 도시한 단면도이다.
도 11은 도 10의 하나의 패드 단자를 도시한 평면도이다.
도 12a는 도 11의 Ⅰ-Ⅰ' 선을 따라 절개 도시한 패드 단자에 구동 단자가 접속된 것을 도시한 단면도이다.
도 12b는 도 11의 Ⅱ-Ⅱ' 선을 따라 절개 도시한 패드 단자에 구동 단자가 접속된 것을 도시한 단면도이다.
도 13은 본 발명의 다른 실시예에 따른 하나의 패드 단자를 도시한 평면도이다.
도 14a는 도 13의 Ⅰ-Ⅰ' 선을 따라 절개 도시한 패드 단자에 구동 단자가 접속된 것을 도시한 단면도이다.
도 14b는 도 13의 Ⅱ-Ⅱ' 선을 따라 절개 도시한 패드 단자에 구동 단자가 접속된 것을 도시한 단면도이다.
도 15은 도 13의 패드 단자의 변형예이다.
도 16a는 도 15의 Ⅰ-Ⅰ' 선을 따라 절개 도시한 패드 단자에 구동 단자가 접속된 것을 도시한 단면도이다.
도 16b는 도 15의 Ⅱ-Ⅱ' 선을 따라 절개 도시한 패드 단자에 구동 단자가 접속된 것을 도시한 단면도이다.
도 17은 본 발명의 일 실시예에 따른 복수의 패드가 배치된 기판을 절개 도시한 사시도이다.
도 18은 도 17의 한 쌍의 패드 단자를 도시한 평면도이다.
도 19a는 도 18의 Ⅰ-Ⅰ' 선을 따라 절개 도시한 패드 단자들에 구동 단자가 접속된 것을 도시한 단면도이다.
도 19b는 도 18의 Ⅱ-Ⅱ' 선을 따라 절개 도시한 패드 단자들에 구동 단자가 접속된 것을 도시한 단면도이다.
도 20 및 도 21은 도 18의 복수의 패드 단자의 변형예이다.
도 22는 본 발명의 다른 실시예에 따른 복수의 패드가 배치된 기판을 절제 도시한 사시도이다.
도 23은 도 22의 한 쌍의 패드 단자를 도시한 평면도이다.
도 24a는 도 23의 Ⅰ-Ⅰ' 선을 따라 절개 도시한 패드 단자들에 구동 단자가 접속된 것을 도시한 단면도이다.
도 24b는 도 23의 Ⅱ-Ⅱ' 선을 따라 절개 도시한 패드 단자들에 구동 단자가 접속된 것을 도시한 단면도이다.
도 25 및 도 26은 도 12b의 탄력층의 변형예이다.
도 27은 도 10의 디스플레이 패널의 변형예이다.
도 28 및 도 29는 도 17의 한 쌍의 패드 단자의 변형예이다.
도 2는 도 1의 디스플레이 장치의 단면도이다.
도 3은 본 발명의 일 실시예에 따른 디스플레이 패널을 도시한 단면도이다.
도 4는 도 3의 하나의 패드 단자를 도시한 평면도이다.
도 5a는 도 4의 Ⅰ-Ⅰ' 선을 따라 절개 도시한 패드 단자에 구동 단자가 접속된 것을 도시한 단면도이다.
도 5b는 도 4의 Ⅱ-Ⅱ' 선을 따라 절개 도시한 패드 단자에 구동 단자가 접속된 것을 도시한 단면도이다.
도 6은 본 발명의 다른 실시예에 따른 하나의 패드 단자를 도시한 평면도이다.
도 7a는 도 6의 Ⅰ-Ⅰ' 선을 따라 절개 도시한 패드 단자에 구동 단자가 접속된 것을 도시한 단면도이다.
도 7b는 도 7의 Ⅱ'-Ⅱ' 선을 따라 절개 도시한 패드 단자에 구동 단자가 접속된 것을 도시한 단면도이다.
도 8a는 본 발명의 다른 실시예에 따른 패드 단자에 구동 단자가 접속된 일 영역을 도시한 단면도이다.
도 8b는 도 8a의 패드 단자에 구동 단자가 접속된 다른 일 영역을 도시한 단면도이다.
도 9는 본 발명의 다른 실시예에 따른 패드 단자에 구동 단자가 접속된 것을 도시한 단면도이다.
도 10은 본 발명의 다른 일 실시예에 따른 디스플레이 패널을 도시한 단면도이다.
도 11은 도 10의 하나의 패드 단자를 도시한 평면도이다.
도 12a는 도 11의 Ⅰ-Ⅰ' 선을 따라 절개 도시한 패드 단자에 구동 단자가 접속된 것을 도시한 단면도이다.
도 12b는 도 11의 Ⅱ-Ⅱ' 선을 따라 절개 도시한 패드 단자에 구동 단자가 접속된 것을 도시한 단면도이다.
도 13은 본 발명의 다른 실시예에 따른 하나의 패드 단자를 도시한 평면도이다.
도 14a는 도 13의 Ⅰ-Ⅰ' 선을 따라 절개 도시한 패드 단자에 구동 단자가 접속된 것을 도시한 단면도이다.
도 14b는 도 13의 Ⅱ-Ⅱ' 선을 따라 절개 도시한 패드 단자에 구동 단자가 접속된 것을 도시한 단면도이다.
도 15은 도 13의 패드 단자의 변형예이다.
도 16a는 도 15의 Ⅰ-Ⅰ' 선을 따라 절개 도시한 패드 단자에 구동 단자가 접속된 것을 도시한 단면도이다.
도 16b는 도 15의 Ⅱ-Ⅱ' 선을 따라 절개 도시한 패드 단자에 구동 단자가 접속된 것을 도시한 단면도이다.
도 17은 본 발명의 일 실시예에 따른 복수의 패드가 배치된 기판을 절개 도시한 사시도이다.
도 18은 도 17의 한 쌍의 패드 단자를 도시한 평면도이다.
도 19a는 도 18의 Ⅰ-Ⅰ' 선을 따라 절개 도시한 패드 단자들에 구동 단자가 접속된 것을 도시한 단면도이다.
도 19b는 도 18의 Ⅱ-Ⅱ' 선을 따라 절개 도시한 패드 단자들에 구동 단자가 접속된 것을 도시한 단면도이다.
도 20 및 도 21은 도 18의 복수의 패드 단자의 변형예이다.
도 22는 본 발명의 다른 실시예에 따른 복수의 패드가 배치된 기판을 절제 도시한 사시도이다.
도 23은 도 22의 한 쌍의 패드 단자를 도시한 평면도이다.
도 24a는 도 23의 Ⅰ-Ⅰ' 선을 따라 절개 도시한 패드 단자들에 구동 단자가 접속된 것을 도시한 단면도이다.
도 24b는 도 23의 Ⅱ-Ⅱ' 선을 따라 절개 도시한 패드 단자들에 구동 단자가 접속된 것을 도시한 단면도이다.
도 25 및 도 26은 도 12b의 탄력층의 변형예이다.
도 27은 도 10의 디스플레이 패널의 변형예이다.
도 28 및 도 29는 도 17의 한 쌍의 패드 단자의 변형예이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
이하의 실시예에서 층, 막, 영역, 판 등의 각종 구성요소가 다른 구성요소 "상에" 있다고 할 때, 이는 다른 구성요소 "바로 상에" 있는 경우뿐 아니라 그 사이에 다른 구성요소가 개재된 경우도 포함한다. 또한 설명의 편의를 위하여 도면에서는 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
이하의 실시예에서, x축, y축 및 z축은 직교 좌표계 상의 세 축으로 한정되지 않고, 이를 포함하는 넓은 의미로 해석될 수 있다. 예를 들어, x축, y축 및 z축은 서로 직교할 수도 있지만, 서로 직교하지 않는 서로 다른 방향을 지칭할 수도 있다.
도 1은 본 발명의 일 실시예에 따른 디스플레이 장치(100)를 도시한 평면도이며, 도 2는 도 1의 디스플레이 장치(100)의 단면도이다.
도 1 및 도 2를 참조하면, 상기 디스플레이 장치(100)는 디스플레이 패널(110)을 포함한다. 일 실시예에 있어서, 상기 디스플레이 장치(100)는 유기 발광 디스플레이 장치(organic light emitting display device, OLED)일 수 있다. 다른 일 실시예에 있어서, 상기 디스플레이 장치(100)는 액정 디스플레이(liquid crystal display, LCD)나, 전계 방출 디스플레이(field emission display, FED)나, 전자 종이 디스플레이(electronic paper display, EDP)일 수 있다.
상기 디스플레이 패널(110)은 복수의 소자를 구비한 기판(120)과, 상기 기판(120) 상에 배치된 박막 봉지층(thin film encapsulation, TFE, 130)을 포함한다. 상기 기판(120) 상에는 복수의 박막 트랜지스터(TFT) 및 상기 박막 트랜지스터에 연결된 복수의 발광 소자가 배치될 수 있다. 상기 박막 봉지층(130) 상에는 편광층, 터치 센싱 유닛, 커버 윈도우와 같은 기능 필름(140)이 배치될 수 있다.
상기 기판(110) 상에는 화상을 표시하는 활성 영역(active area, AA, 111)과, 상기 활성 영역(111)의 바깥으로 연장된 비활성 영역(inactive area, IAA, 112)이 배치될 수 있다.
상기 박막 봉지층(130)은 상기 활성 영역(111)을 덮을 수 있다.
상기 비활성 영역(112)은 상기 활성 영역(111)을 둘러싸고 있다. 상기 비활성 영역(112)에는 상기 디스플레이 패널(110)을 일 방향으로 접을 수 있는 벤딩 영역(bending area, BA)과, 상기 벤딩 영역(BA)의 바깥으로 연장된 패드 영역(pad area, PA)이 배치될 수 있다.
상기 디스플레이 패널(110)은 벤딩 영역(BA)에 배치된 벤딩 라인(BL)을 중심으로 일 방향으로 접을 수 있다.
상기 패드 영역(PA)은 상기 기판(120)의 일 가장자리에 배치될 수 있다. 상기 패드 영역(PA)에는 복수의 패드 단자(150)가 배치될 수 있다. 복수의 패드 단자(150)는 상기 기판(120)의 X 방향으로 이격되게 배치될 수 있다. 상기 패드 단자(150)는 활성 영역(111)으로부터 연장된 배선(200)에 연결될 수 있다.
복수의 패드 단자(150)에는 구동부(160)가 전기적으로 접속될 수 있다.
상기 구동부(160)는 구동 회로를 포함하며, 칩 온 플라스틱(chip on plastic, COP)일 수 있다. 일 실시예에 있어서, 상기 구동부(160)는 회로 배선이 패턴화된 연성 회로 기판(170), 상기 기판(111) 상에 배치된 구동 IC(180), 및 상기 구동 IC(180)의 하부에 배치된 복수의 구동 단자(190)를 포함한다. 상기 연성 회로 기판(170)과 구동 IC(180)는 전기적으로 연결될 수 있다.
다른 일 실시예에 있어서, 상기 구동부(160)는 칩 온 필름(chip on film, COF)일 수 있다. 또 다른 실시예에 있어서, 상기 구동부(160)는 칩 온 글래스(chip on glass, COG)일 수 있다.
상기 연성 회로 기판(170)은 외부 보드에 전기적으로 연결될 수 있다.
복수의 패드 단자(150)와 복수의 구동 단자(190)는 전기적으로 접속될 수 있다. 서로 대응되는 복수의 패드 단자(150)의 각 패드 단자 및 복수의 구동 단자(190)의 각 구동 단자는 직접적으로 접속될 수 있다.
복수의 패드 단자(150)와 복수의 구동 단자(190) 사이에는 접착제, 예컨대, 접착 테이프(210)가 배치될 수 있다. 상기 접착 테이프(210)는 상기 복수의 패드 단자(150) 및 복수의 구동 단자(190) 사이에 접착력을 제공할 수 있다. 상기 접착 테이프(210)는 서로 대응되는 복수의 패드 단자(150)의 각 패드 단자와, 복수의 구동 단자(190)의 각 구동 단자가 접속되는 영역의 주변에 개재될 수 있다.
상기한 구조의 디스플레이 장치(100)는 핫 바(hot bar)와 같은 가압 장치를 이용하여 상기 패드 단자(150)와 구동 단자(190)를 서로 전기적으로 연결할 수 있다. 본 실시예에 있어서, 상기 패드 단자(150) 및 구동 단자(190)가 접속되는 경우를 예를 들어 설명하지만, 서로 다른 부품 요소에 배치된 단자들이 직접적으로 접속되는 구조라면 어느 하나에 한정되는 것은 아니다.
일 실시예에 있어서, 상기 패드 단자(150)는 상기 기판(120) 상에 복수의 열에 배치될 수 있다. 예컨대, 복수의 패드 단자(150)의 각 패드 단자는 상기 기판(120)의 Y 방향으로 서로 다른 열에 배치될 수 있다.
일 실시예에 있어서, 복수의 패드 단자(150)는 서로 엇갈리게 배치될 수 있다. 이를테면, 복수의 패드 단자(150)는 지그재그형으로 배치될 수 있다.
일 실시예에 있어서, 복수의 패드 단자(150)의 각 패드 단자는 적어도 한 층의 하부 도전층 및 상기 하부 도전층 상에 배치된 상부 도전층을 포함한다.
도 3은 본 발명의 일 실시예에 따른 디스플레이 패널(300)을 도시한 단면도이며, 도 4는 도 3의 패드 단자(400)에 구비된 하나의 패드 단자(401)를 도시한 평면도이며, 도 5a는 도 4의 Ⅰ-Ⅰ'선을 따라 절개 도시한 상기 패드 단자(401)에 구동 단자(540)가 접속된 것을 도시한 단면도이며, 도 5b는 도 4의 Ⅱ-Ⅱ'선을 따라 절개 도시한 상기 패드 단자(401)에 구동 단자(540)가 접속된 것을 도시한 단면도이다.
도 3, 도 4, 도 5a 및 도 5b를 참조하면, 상기 디스플레이 패널(300)은 기판(301)과 박막 봉지층(317)을 포함한다. 일 실시예에 있어서, 상기 디스플레이 패널(300)은 유기 발광 디스플레이 패널일 수 있다.
상기 기판(301)은 활성 영역(AA)에 구비된 디스플레이 영역(DA) 및 비활성 영역(IAA)에 구비된 패드 영역(PA)을 포함한다.
상기 기판(301)은 플렉서블한 글래스 기판이나, 플렉서블한 폴리머 기판이나, 리지드한 글래스 기판이나, 리지드한 폴리머 기판일 수 있다. 상기 기판(301)은 투명하거나, 반투명하거나, 불투명할 수 있다.
상기 기판(301) 상에는 배리어막(302)이 배치될 수 있다. 상기 배리어막(302)은 상기 기판(301)의 윗면을 덮을 수 있다. 상기 배리어막(302)은 유기막, 또는, 무기막일 수 있다. 상기 배리어막(302)은 단일막, 또는, 다층막일 수 있다.
상기 디스플레이 영역(DA)에는 적어도 하나의 박막 트랜지스터(TFT)가 배치될 수 있다. 일 실시예에 있어서, 상기 박막 트랜지스터(TFT)의 개수는 어느 하나에 한정되는 것은 아니다.
상기 배리어막(302) 상에는 반도체층(303)이 배치될 수 있다. 상기 반도체층(303)은 N형 불순물 이온, 또는, P형 불순물 이온을 도핑하는 것에 의하여 배치되는 소스 영역(304) 및 드레인 영역(305)을 포함한다. 상기 소스 영역(304)과 드레인 영역(305) 사이는 불순물이 도핑되지 않는 채널 영역(306)일 수 있다. 상기 반도체층(303)은 유기 반도체나, 무기 반도체나, 비정질 실리콘(amorphous silicon)일 수 있다. 다른 일 실시예에 있어서, 상기 반도체층(303)은 산화물 반도체일 수 있다.
상기 반도체층(303) 상에는 게이트 절연막(307)이 증착될 수 있다. 상기 게이트 절연막(307)은 유기막, 또는, 무기막일 수 있다. 상기 게이트 절연막(307)은 단일막, 또는, 다층막일 수 있다.
상기 게이트 절연막(307) 상에는 게이트 전극(308)이 배치될 수 있다. 상기 게이트 전극(308)은 도전성을 가지는 금속 물질로 형성될 수 있다. 예컨대, 상기 게이트 전극(308)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti)을 포함한다. 상기 게이트 전극(308)은 단일막, 또는, 다층막일 수 있다.
상기 게이트 전극(308) 상에는 층간 절연막(309)이 배치될 수 있다. 상기 층간 절연막(309)은 유기막, 또는, 무기막일 수 있다.
상기 층간 절연막(309) 상에는 소스 전극(310)과, 드레인 전극(311)이 배치될 수 있다. 상기 게이트 절연막(307)의 일부 및 층간 절연막(309)의 일부를 제거하는 것에 의하여 컨택 홀을 형성하고, 컨택 홀을 통하여 소스 영역(304)에 대하여 소스 전극(310)이 전기적으로 연결되고, 드레인 영역(305)에 대하여 드레인 전극(311)이 전기적으로 연결될 수 있다.
상기 소스 전극(310)과 드레인 전극(311)은 도전성이 우수한 금속 물질로 형성될 수 있다. 이를테면, 상기 소스 전극(310)과 드레인 전극(311)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti)을 포함한다. 상기 소스 전극(310)과 드레인 전극(311)은 단일막, 또는, 다층막일 수 있다. 예컨대, 상기 소스 전극(310)과 드레인 전극(311)은 티타늄(Ti)/알루미늄(Al)/티타늄(Ti)이 적층된 구조일 수 있다.
상기 소스 전극(310), 드레인 전극(311) 상에는 보호막(312)이 배치될 수 있다. 상기 보호막(312)은 유기막, 또는, 무기막일 수 있다. 상기 보호막(312)은 패시베이션막, 또는, 평탄화막일 수 있다. 패시베이션막, 또는, 평탄화막중 어느 하나는 생략될 수 있다.
상기 박막 트랜지스터(TFT)는 유기 발광 소자(organic light emitting display device, OLED)에 전기적으로 연결될 수 있다.
유기 발광 소자(OLED)는 상기 보호막(312) 상에 배치될 수 있다. 상기 유기 발광 소자(OLED)는 제 1 전극(313), 중간층(314), 및 제 2 전극(315)를 포함한다.
상기 제 1 전극(313)은 애노우드로 기능하며, 다양한 도전성 물질일 수 있다. 상기 제 1 전극(313)은 투명 전극, 또는, 반사형 전극을 포함한다. 이를테면, 상기 제 1 전극(313)이 투명 전극으로 사용시, 상기 제 1 전극(313)은 투명 도전막을 포함한다. 상기 제 1 전극(313)이 반사형 전극으로 사용시, 상기 제 1 전극(313)은 반사막과, 상기 반사막 상에 배치된 투명 도전막을 포함한다. 일 실시예에 있어서, 상기 제 1 전극(313)은 ITO/Ag/ITO가 적층된 구조일 수 있다.
상기 보호막(312) 상에는 픽셀 정의막(316, pixel defining layer)이 배치될 수 있다. 상기 픽셀 정의막(316)은 제 1 전극(313)의 일부를 덮을 수 있다. 상기 픽셀 정의막(316)은 상기 제 1 전극(313)의 가장자리를 둘러싸는 것에 의하여 각 서브 픽셀의 발광 영역을 한정한다. 상기 제 1 전극(313)은 서브 픽셀마다 패터닝될 수 있다. 상기 픽셀 정의막(316)은 유기막, 또는, 무기막일 수 있다. 상기 픽셀 정의막(316)은 단일막, 또는, 다층막일 수 있다.
상기 제 1 전극(313) 상에는 상기 픽셀 정의막(316)의 일부를 에칭하여 노출되는 영역에 중간층(314)이 배치될 수 있다. 상기 중간층(314)은 증착 공정에 의하여 형성될 수 있다.
상기 중간층(314)은 유기 발광층을 구비할 수 있다.
선택적인 다른 예로서, 상기 중간층(314)은 유기 발광층(emissive layer)을 구비하고, 그 외에 정공 주입층(hole injection layer, HIL), 정공 수송층(hole transport layer, HTL), 전자 수송층(electron transport layer, ETL), 전자 주입층(electron injection layer, EIL)중 적어도 어느 하나를 더 구비할 수 있다.
일 실시예에 있어서, 상기 중간층(314)은 유기 발광층을 구비하고, 다른 다양한 기능층을 더 구비할 수 있다.
상기 제 2 전극(315)은 상기 중간층(314) 상에 배치될 수 있다.
상기 제 2 전극(315)은 캐소우드로 기능할 수 있다. 상기 제 2 전극(315)은 투명 전극, 또는, 반사형 전극을 포함한다. 예컨대, 상기 제 2 전극(315)이 투명 전극으로 사용시, 상기 제 2 전극(315)은 금속막과, 상기 금속막 상에 배치된 투명 도전막을 포함한다. 상기 제 2 전극(315)이 반사형 전극으로 사용시, 상기 제 2 전극(315)은 금속막을 포함한다.
일 실시예에 있어서, 상기 기판(301) 상에는 복수의 서브 픽셀을 형성할 수 있다. 예컨대, 각 서브 픽셀별로 적색, 녹색, 청색, 또는, 백색의 색을 구현할 수 있다. 그러나, 본 개시는 이에 한정되지 않는다.
상기 박막 봉지층(317)은 유기 발광 소자(OLED)를 덮을 수 있다.
상기 박막 봉지층(317)은 무기막(318)(319)과 유기막(320)이 교대로 적층될 수 있다. 예컨대, 유기 발광 소자(OLED) 상에는 제 1 무기막(318), 유기막(320), 및 제 2 무기막(319)이 순차적으로 적층될 수 있다. 상기 박막 봉지층(317)에 구비되는 무기막 및 유기막의 적층 구조는 다양한 변형예가 있을 수 있다.
상기 박막 봉지층(317) 상에는 터치 센싱 유닛(325)이 설치될 수 있다. 일 실시예에 있어서, 상기 터치 센싱 유닛(325)은 정전 용량 타입(electrostatic capacitive type)의 터치 센싱 유닛일 수 있다.
상기 박막 봉지층(317) 상에는 베이스층(321)이 배치될 수 있다. 상기 베이스층(321) 상에는 복수의 터치 전극(322)이 배치될 수 있다. 상기 터치 전극(322)은 티타늄(Ti)/알루미늄(Al)/티타늄(Ti)이 적층된 구조일 수 있다. 다른 일 실시예에 있어서, 상기 베이스층(321)은 생략되고, 상기 박막 봉지층(317) 상에 직접적으로 복수의 터치 전극(322)이 배치될 수 있다.
상기 터치 전극(322)은 터치 전극용 절연막(323)(324)으로 덮을 수 있다. 상기 터치 전극용 절연막(323)(324)은 유기막, 또는, 무기막일 수 있다. 일 실시예에 있어서, 상기 터치 센싱 유닛(325)은 복수의 터치 전극(322) 및 적어도 한 층의 터치 전극용 절연막(323)(324)을 포함하는 구조라면, 어느 하나의 구조에 한정되는 것은 아니다.
상기 패드 영역(PA)에는 복수의 패드 단자(400)가 배치될 수 있다. 상기 패드 단자(400)의 각 패드 단자(401)는 상기 기판(301)의 제 1 방향(x 방향)으로 이격되게 배치될 수 있다.
상기 각 패드 단자(401)는 적어도 한 층의 하부 도전층(410) 및 상기 하부 도전층(410) 상에 배치된 상부 도전층(420)을 포함한다. 상기 하부 도전층(410)과 상부 도전층(420) 사이에는 탄력층(333)이 배치될 수 있다. 상기 탄력층(333)은 상기 하부 도전층(410)의 적어도 일 영역을 덮을 수 있다. 상기 하부 도전층(410)의 적어도 일부와, 상기 상부 도전층(420)의 적어도 일부는 상기 탄력층(333)이 배치되지 않은 영역에서 전기적으로 연결될 수 있다.
구체적으로, 상기 패드 영역(PA)에는 상기 기판(301) 상에 제 1 절연막(331)이 배치될 수 있다. 상기 제 1 절연막(331)은 상기 배리어막(302)과 동일한 층에 배치될 수 있다. 상기 1 절연막(331)은 상기 배리어막(302)과 동일한 공정에서 동일한 물질로 형성할 수 있다.
상기 제 1 절연막(331) 상에는 제 2 절연막(332)이 배치될 수 있다. 상기 제 2 절연막(331)은 상기 게이트 절연막(307)과 동일한 층에 배치될 수 있다. 상기 제 2 절연막(332)은 상기 게이트 절연막(307)과 동일한 공정에서 동일한 물질로 형성할 수 있다.
상기 제 2 절연막(332) 상에는 각 패드 단자(401)에 구비된 하부 도전층(410)이 배치될 수 있다. 상기 하부 도전층(410)은 상기 디스플레이 영역(DA)으로부터 인출된 배선(326)에 전기적으로 연결될 수 있다. 상기 하부 도전층(410)은 상기 게이트 전극(308)과 동일한 층에 배치될 수 있다. 상기 하부 도전층(410)은 상기 게이트 전극(308)과 동일한 공정에서 동일한 물질로 형성할 수 있다. 각각의 하부 도전층(410)은 상기 기판(301)의 제 1 방향(x 방향)으로 이격되게 배치될 수 있다.
상기 하부 도전층(410) 상에는 탄력층(333)이 배치될 수 있다. 상기 탄력층(333)은 상기 층간 절연막(309)과 동일한 층에 배치될 수 있다. 상기 탄력층(333)은 상기 층간 절연막(309)과 동일한 공정에서 동일한 물질로 형성될 수 있다. 일 실시예에 있어서, 상기 탄력층(333)은 유기 물질을 포함할 수 있다.
상기 탄력층(333)은 상기 하부 도전층(410)의 적어도 일부를 덮을 수 있다. 구체적으로, 상기 하부 도전층(410) 상에는 상기 탄력층(333)의 일부를 제거하여 컨택 홀(431)을 형성할 수 있다. 상기 컨택 홀(431)이 형성된 영역에는 상기 하부 도전층(410)의 윗면이 외부로 노출될 수 있다.
상기 하부 도전층(410) 상에는 상부 도전층(420)이 배치될 수 있다. 상기 상부 도전층(420)은 상기 하부 도전층(410) 상에 아일랜드형으로 배치될 수 있다. 다른 일 실시예에 있어서, 상기 상부 도전층(420)은 디스플레이 영역(DA)으로부터 인출된 배선에 전기적으로 연결될 수 있다.
상기 상부 도전층(420)은 상기 소스 전극(310)과, 드레인 전극(311)과 동일한 층에 배치될 수 있다. 상기 상부 도전층(420)은 상기 소스 전극(310)과 드레인 전극(311)과 동일한 공정에서 동일한 물질로 형성할 수 있다. 일 실시예에 있어서, 상기 상부 도전층(420)은 티타늄(Ti)/알루미늄(Al)/티타늄(Ti)이 적층된 구조일 수 있다. 상기 상부 도전층(420)의 구조는 다양한 실시예가 가능할 수 있다.
상기 상부 도전층(420)은 상기 컨택 홀(431)을 통하여 상기 하부 도전층(410)에 전기적으로 연결될 수 있다. 상기 상부 도전층(420)은 상기 탄력층(333)이 배치되지 않은 영역에서 상기 하부 도전층(410)에 전기적으로 연결될 수 있다. 상기 하부 도전층(410)과 상부 도전층(420)은 상기 컨택 홀(431)이 배치된 영역에서 컨택부(CNT)를 형성할 수 있다. 상기 컨택부(CNT)는 상기 하부 도전층(410) 및 상부 도전층(420)이 전기적으로 컨택하는 부분일 수 있다.
상기 상부 도전층(420)은 도 5a의 컨택 홀(431)을 통하여 노출된 하부 도전층(410)의 일부 영역 및 도 5b의 상기 하부 도전층(410)을 덮는 탄력층(333)이 배치된 영역에 걸쳐서 연장될 수 있다.
상기 상부 도전층(420)의 크기는 상기 하부 도전층(410)의 크기보다 클 수 있다. 상기 상부 도전층(420)은 상기 하부 도전층(410)을 덮을 수 있다. 상기 하부 도전층(410)과 상부 도전층(420)은 상기 탄력층(333)이 배치되지 않은 영역인 컨택 홀(431)을 통하여 전기적으로 연결될 수 있다.
이처럼, 상기 상부 도전층(420)의 일 부분은 상기 하부 도전층(410)의 노출된 영역에 배치되며, 상기 상부 도전층(420)의 다른 일 부분은 상기 탄력층(333) 상에 배치될 수 있다.
상기 패드 단자(401) 상에는 구동 단자(540)가 전기적으로 연결될 수 있다. 구동 IC(510)의 하부에는 회로 패턴(520)이 배치될 수 있다. 절연막(530)은 상기 회로 패턴(520)의 일부를 덮을 수 있다. 상기 회로 패턴(520)에는 구동 단자(540)가 전기적으로 연결될 수 있다. 상기 구동 단자(540)는 범프를 포함한다. 상기 구동 단자(540)는 금(Au), 구리(Cu), 인듐(In), 솔더(solder) 등으로 형성될 수 있다.
상기 패드 단자(401)와 구동 단자(540) 사이에는 접착 테이프(550)가 개재될 수 있다. 상기 접착 테이프(550)는 비전도성 필름(non-conductive film, NCF)일 수 있다. 상기 접착 테이프(550)는 서로 대응되는 패드 단자(401)와 구동 단자(540)가 접속되는 영역의 주변에 개재될 수 있다.
핫 바와 같은 가압 장치를 이용하여 상기 구동 IC(510)의 상부에 소정의 열과 압력을 가하게 되면, 상기 패드 단자(401)와 구동 단자(540)는 접속될 수 있다.
상기 구동 단자(540)는 도 5a의 하부 도전층(410)과 상부 도전층(420)이 전기적으로 연결된 영역과, 도 5b의 하부 도전층(410)과 상부 도전층(420)이 상기 탄력층(333)을 사이에 두고 이격되게 배치된 영역에 걸쳐서 연장될 수 있다.
상기 구동 단자(540)의 크기는 상기 상부 도전층(420)의 크기보다 클 수 있다. 상기 구동 단자(540)가 상기 상부 도전층(420) 상에 가압되면, 상기 구동 단자(540)는 도 5a의 하부 도전층(410)과 상부 도전층(420)이 접속된 영역에 대응되는 상부 도전층(420)의 상부 및 도 5b의 하부 도전층(410)과 상부 도전층(420)이 상기 탄력층(333)을 사이에 두고 이격되게 배치된 영역에 대응되는 상부 도전층(420)의 상부를 동시에 가압하게 된다. 이에 따라, 상기 패드 단자(400)와 구동 단자(540)는 접속될 수 있다.
일 실시예에 있어서, 상기 각 패드 단자(401)와 구동 단자(540)는 면접촉할 수 있다.
다른 일 실시예에 있어서, 상기 구동 단자(540)는 상기 하부 도전층(410)과 상기 상부 도전층(420)이 상기 탄력층(333)을 사이에 두고 서로 이격된 영역에 대응된 상부 도전층(420)의 상부에만 선택적으로 배치되어서, 상기 상부 도전층(420)의 상부를 가압할 수 있다.
본딩 이후, 흡습에 의하여 상기 접착 테이프(550)가 팽창하여 각 패드 단자(401)와 구동 단자(540)의 계면 박리(delamination)가 발생할 수 있다. 상기 접착 테이프(550)가 팽창되더라도, 상기 탄력층(333)은 상기 상부 도전층(420)의 아랫면을 탄성적으로 지지하므로, 각 패드 단자(401)와 구동 단자(540)의 접속은 견고할 수 있다.
구체적으로, 상기 하부 도전층(410)과 상부 도전층(420)이 직접적으로 접속하지 않는 영역에는 상부 도전층(420)의 하부에 탄력층(333)이 배치될 수 있다. 상기 상부 도전층(420)은 상기 구동 단자(540)에 접촉하는 패드 단자(401)의 최상층일 수 있다. 상기 탄력층(333)은 상기 상부 도전층(420)의 직접 아래에 배치될 수 있다.
상기 구동 단자(540)가 상기 상부 도전층(420) 상에 가압되면, 상기 하부 도전층(410)과 상기 도전층(420)이 상기 탄력층(333)을 사이에 두고 서로 이격된 영역에서는 상기 탄력층(333)의 탄성에 의하여 상기 상부 도전층(420)과 상기 구동 단자(540)와의 전기적 접속이 유지될 수 있다.
이처럼, 상기 탄력층(333)은 상기 상부 도전층(420)을 탄성적으로 지지하므로, 상기 패드 단자(I401)와 구동 단자(540)의 접속 불량을 방지할 수 있다.
일 실시예에 있어서, 상기 하부 도전층(410)과, 상부 도전층(420)은 상기 게이트 전극(308), 소스 전극(310), 및 드레인 전극(311)뿐만 아니라, 도 3의 기판(301) 상에 배치된 다른 금속층, 예컨대, 제 1 전극(313), 제 2 전극(315), 터치 전극(322)중에서 선택된 각각의 전극과 동일한 층에 배치될 수 있다.
일 실시예에 있어서, 상기 탄력층(333)은 유기 물질을 포함하며, 층간 절연막(309)뿐만 아니라, 도 3의 기판(301) 상에 패턴화된 게이트 절연막(307), 보호막(312), 픽셀 정의막(316), 박막 봉지층(317), 터치 전극용 절연막(323)(324)중에서 선택된 절연막과 동일한 층에 배치될 수 있다.
도 6은 본 발명의 다른 실시예에 따른 패드 단자(601)를 도시한 평면도이며, 도 7a는 도 6의 Ⅰ-Ⅰ' 선을 따라 절개 도시한 패드 단자(601)에 구동 단자(540)가 접속된 것을 도시한 단면도이며, 도 7b는 도 6의 Ⅱ-Ⅱ' 선을 따라 절개 도시한 패드 단자(601)에 구동 단자(540)가 접속된 것을 도시한 단면도이다.
상기 패드 단자(601)는 도 4의 패드 단자(401)에 비하여 하부 도전층(620)의 크기만 다르므로, 이하, 본 실시예의 특징부를 주로 설명하기로 한다.
도 6, 도 7a, 및, 도 7b를 참조하면, 상기 패드 단자(601)는 하부 도전층(610) 및, 상기 하부 도전층(610) 상에 배치된 상부 도전층(620)을 포함한다. 상기 하부 도전층(610)과 상부 도전층(620) 사이에는 탄력층(333)이 배치될 수 있다.
상기 하부 도전층(610)은 상기 게이트 전극(도 3의 308)과 동일한 층에 배치될 수 있다. 상기 하부 도전층(610)은 상기 게이트 전극(308)과 동일한 공정에서 동일한 물질로 형성할 수 있다.
상기 상부 도전층(620)은 도 3의 소스 전극(310)과, 드레인 전극(311)과 동일한 층에 배치될 수 있다. 상기 상부 도전층(620)은 상기 소스 전극(310)과 드레인 전극(311)과 동일한 공정에서 동일한 물질로 형성할 수 있다.
상기 하부 도전층(610)의 적어도 일부와, 상기 상부 도전층(620)의 적어도 일부는 상기 탄력층(333)이 배치되지 않은 영역에서 전기적으로 연결될 수 있다.
도 4의 패드 단자(401)와 달리, 상기 하부 도전층(610)은 컨택 홀(631)을 통하여 상기 하부 도전층(610)의 윗면이 노출되는 영역에만 선택적으로 배치될 수 있다. 즉, 도 3의 하부 도전층(410)의 크기에 비하여 하부 도전층(610)의 크기를 줄일 수 있다.
구체적으로, 상기 하부 도전층(610)은 상기 컨택 홀(631)을 통하여 상기 하부 도전층(610)이 노출되는 영역에 대응되는 크기를 가질 수 있다. 제조 공정상, 상기 하부 도전층(610)에 있어서, 상기 하부 도전층(610)과 상부 도전층(620)이 컨택하는 부분(CNT)의 가장자리는 상기 탄력층(333)으로 덮을 수 있다. 상기 상부 도전층(620)은 상기 컨택 홀(631)을 통하여 하부 도전층(610)의 윗면이 노출되는 영역과, 상기 하부 도전층(610)이 존재하지 않는 탄력층(333)이 배치된 영역에 걸쳐서 연장될 수 있다.
상기 구동 단자(540)는 도 7a의 상기 하부 도전층(610) 및 상부 도전층(620)이 전기적으로 연결된 영역과, 도 7b의 상기 하부 도전층(610)이 존재하지 않는 영역에 대응되는 탄력층(333) 상의 상부 도전층(620)에 걸쳐서 연장될 수 있다.
상기 구동 단자(540)는 도 7a의 상기 하부 도전층(610)과 상부 도전층(620)이 접속된 영역에 대응되는 상부 도전층(620)의 상부 및 도 7b의 상기 하부 도전층(610)이 존재하지 않는 영역에 대응되는 탄력층(333) 상의 상부 도전층(620)의 상부를 동시에 가압할 수 있다. 이에 따라, 상기 패드 단자(601)와 구동 단자(540)는 접속될 수 있다.
일 실시예에 있어서, 상기 패드 단자(601)와 구동 단자(540)는 면접촉할 수 있다.
다른 일 실시예에 있어서, 상기 구동 단자(540)는 상기 하부 도전층(610)이 존재하지 않은 영역에 대응되는 탄력층(333) 상의 상부 도전층(620)의 상부에만 선택적으로 배치되어서, 상기 상부 도전층(620)의 상부를 가압할 수 있다.
도 8a는 본 발명의 다른 실시예에 따른 패드 단자(800)에 구동 단자(540)가 접속된 일 영역을 도시한 단면도이며, 도 8b는 도 8a의 패드 단자(800)에 구동 단자(540)가 접속된 다른 일 영역을 도시한 단면도이다.
일 실시예에 있어서, 도 8a의 일 영역은 도 5a의 일 영역에 대응되며, 도 8b의 다른 일 영역은 도 5b의 다른 일 영역에 대응될 수 있다.
도 8a를 참조하면, 상기 패드 단자(800)는 하부 도전층(810) 및, 상기 하부 도전층(810) 상에 배치된 상부 도전층(820)을 포함한다. 상기 하부 도전층(810)과 상부 도전층(820) 사이에는 복수의 탄력층(333)(334)이 배치될 수 있다.
상기 하부 도전층(810)은 도 3의 게이트 전극(308)과 동일한 층에 배치될 수 있다. 상기 하부 도전층(810)은 상기 게이트 전극(308)과 동일한 공정에서 동일한 물질로 형성할 수 있다.
상기 하부 도전층(810) 상에는 복수의 탄력층(333)(334)이 배치될 수 있다. 복수의 탄력층(333)(334)은 제 1 탄력층(333)과, 상기 제 1 탄력층(333) 상에 배치된 제 2 탄력층(334)을 포함한다.
제 1 탄력층(333)은 층간 절연막(도 3의 309)과 동일한 층에 배치될 수 있다. 상기 제 1 탄력층(333)은 상기 층간 절연막(309)과 동일한 공정에서 동일한 물질로 형성될 수 있다. 상기 제 1 탄력층(333)은 유기 물질을 포함한다.
상기 제 1 탄력층(333) 상에는 제 2 탄력층(334)이 배치될 수 있다. 상기 제 2 탄력층(334)은 도 3의 소스 전극(310)과 드레인 전극(311)을 덮는 보호막(312)과 동일한 층에 배치될 수 있다. 상기 제 2 탄력층(334)은 상기 보호막(312)과 동일한 공정에서 동일한 물질로 형성될 수 있다. 상기 제 2 탄력층(334)은 유기 물질을 포함한다.
복수의 탄력층(333)(334)은 상기 하부 도전층(810)의 적어도 일부를 덮을 수 있다. 일 실시예에 있어서, 상기 하부 도전층(810)의 적어도 일부와, 상기 상부 도전층(820)의 적어도 일부는 복수의 탄력층(333)(334)이 배치되지 않은 영역에서 전기적으로 연결될 수 있다.
구체적으로, 상기 하부 도전층(810) 상에는 복수의 탄력층(333)(334)의 일부를 제거하여 컨택 홀(801)을 형성할 수 있다. 상기 탄력층(333)(334)이 형성된 영역에는 하부 도전층(810)의 윗면이 외부로 노출될 수 있다.
상기 하부 도전층(810)이 노출된 영역 상에는 상부 도전층(820)이 배치될 수 있다. 상기 상부 도전층(820)은 도 3의 유기 발광 소자(OLED)의 제 1 전극(313)과 동일한 층에 배치될 수 있다. 상기 상부 도전층(820)은 상기 제 1 전극(313)과 동일한 공정에서 동일한 물질로 형성될 수 있다.
구동 단자(540)는 도 8a의 상기 하부 도전층(810)과 상부 도전층(820)이 전기적으로 연결된 영역과, 도 8b의 하부 도전층(810))과 상부 도전층(820)이 복수의 탄력층(333)(334)을 사이에 두고 이격되게 배치된 영역에 걸쳐서 연장될 수 있다.
상기 구동 단자(540)는 도 8a의 하부 도전층(810)과 상부 도전층(820)이 접속된 영역에 대응되는 상부 도전층(820)의 상부 및 도 8b의 하부 도전층(810)과 상부 도전층(820)이 복수의 탄력층(333)(334)을 사이에 두고 이격되게 배치된 영역에 대응되는 상부 도전층(820)의 상부를 동시에 가압할 수 있다. 이에 따라, 상기 패드 단자(800)와 구동 단자(540)는 접속될 수 있다.
일 실시예에 있어서, 상기 패드 단자(800)와 구동 단자(540)는 면접촉할 수 있다.
다른 일 실시예에 있어서, 상기 구동 단자(540)는 상기 하부 도전층(810)과 상기 상부 도전층(820)이 복수의 탄력층(333)(334)을 사이에 두고 서로 이격된 영역에 대응된 상부 도전층(820)의 상부에만 선택적으로 배치되어서, 상기 상부 도전층(820)의 상부를 가압할 수 있다.
도 9는 본 발명의 다른 실시예에 따른 패드 단자(900) 상에 구동 단자(540)가 접속된 것을 도시한 단면도이다.
도면을 참조하면, 상기 패드 단자(900)는 하부 도전층(910)과, 상기 하부 도전층(910) 상에 배치된 상부 도전층(940)을 포함한다. 상기 하부 도전층(910)은 제 1 도전층(911) 및 상기 제 1 도전층(911) 상에 배치된 제 2 도전층(912)을 포함한다.
상기 제 1 도전층(911)은 기판(도 3의 301) 상의 디스플레이 영역(DA)으로부터 인출된 배선에 전기적으로 연결될 수 있다. 상기 제 1 도전층(911)은 게이트 전극(도 3의 308)과 동일한 층에 배치될 수 있다. 상기 제 1 도전층(911)은 상기 게이트 전극(308)과 동일한 공정에서 동일한 물질로 형성할 수 있다.
상기 제 1 도전층(911) 상에는 상기 제 1 도전층(911)의 적어도 일 부분을 덮는 절연막(333')이 배치될 수 있다. 일 실시예에 있어서, 상기 절연막(333')은 탄력층일 수 있다. 상기 절연막(333')은 상기 층간 절연막(도 3의 309)과 동일한 층에 배치될 수 있다. 상기 절연막(333')은 유기 물질을 포함할 수 있다. 상기 제 1 도전층(911) 상에는 상기 절연막(333')의 일부를 제거하여 컨택 홀(901)을 형성할 수 있다. 상기 컨택 홀(901)이 형성된 영역에는 상기 제 1 도전층(911)의 윗면이 외부로 노출될 수 있다.
상기 제 2 도전층(912)은 상기 컨택 홀(901)을 통하여 상기 제 1 도전층(911)에 전기적으로 연결될 수 있다. 상기 제 2 도전층(912)은 상기 제 1 도전층(912) 상에 아일랜드형으로 배치될 수 있다. 다른 일 실시예에 있어서, 상기 제 2 도전층(912)은 디스플레이 영역(도 3의 DA)으로부터 인출된 배선에 전기적으로 연결될 수 있다.
상기 제 2 도전층(912)은 도 3의 소스 전극(310)과 드레인 전극(311)과 동일한 층에 배치될 있다. 상기 제 2 도전층(912)은 상기 소스 전극(310)과, 드레인 전극(311)과 동일한 공정에서 동일한 물질로 형성할 수 있다.
상기 제 2 도전층(912) 상에는 탄력층(930)이 배치될 수 있다. 상기 탄력층(930)은 상기 제 2 도전층(912)의 적어도 일부를 덮을 수 있다. 상기 탄력층(930)은 복수의 유기막을 포함한다. 일 실시예에 있어서, 상기 하부 도전층(910)의 적어도 일부와, 상기 상부 도전층(940)의 적어도 일부는 상기 탄력층(930)이 배치되지 않은 영역에서 전기적으로 연결될 수 있다.
구체적으로, 상기 탄력층(930)은 복수의 탄력층(931, 932, 933)이 적층된 구조일 수 있다. 예컨대, 상기 탄력층(930)은 제 1 탄력층(931), 상기 제 1 탄력층(931) 상에 배치된 제 2 탄력층(932), 상기 제 2 탄력층(932) 상에 배치된 제 3 탄력층(933)을 포함한다.
상기 제 1 탄력층(931)은 도 3의 소스 전극(310) 및 드레인 전극(311)을 덮는 보호막(312)과 동일한 층에 배치되며, 상기 제 2 탄력층(932)은 서브 픽셀 영역을 한정하는 픽셀 정의막(316)과 동일한 층에 배치되며, 상기 제 3 탄력층(933)은 터치 전극(322)을 덮는 터치 전극용 절연막(323)(324)과 동일한 층에 배치될 수 있다. 상기 탄력층(930)은 유기 물질을 포함한다면, 어느 하나에 한정되는 것은 아니다.
상기 탄력층(930)은 상기 제 2 도전층(912) 상에 아일랜드형으로 배치될 수 있다. 상기 탄력층(930)은 반구의 형상일 수 있다. 상기 탄력층(930)은 반구 이외에 다른 형상일 수 있다. 상기 탄력층(930)은 이웃하는 제 2 도전층(912)에 걸쳐서 연장될 수 있다.
상기 상부 도전층(940)은 상기 탄력층(930)이 배치되지 않은 영역에서 상기 제 2 도전층(912)에 전기적으로 연결될 수 있다. 일 실시예에 있어서, 상기 상부 도전층(940)의 일 부분은 제 2 도전층(912)에 직접적으로 연결되고, 상기 상부 도전층(940)의 다른 일 부분은 상기 탄력층(930) 상에 배치될 수 있다. 상기 상부 도전층(940)은 상기 제 2 도전층(920)이 배치된 영역과, 상기 탄력층(930)이 배치된 영역에 걸쳐서 연장될 수 있다. 상기 상부 도전층(940)은 도 3의 터치 전극(322)과 동일한 층에 배치될 수 있다.
상기 구동 단자(540)가 상기 상부 도전층(940)을 가압하면, 상기 패드 단자(900)와 구동 단자(540)는 접속될 수 있다. 상기 탄력층(930)은 상기 구동 단자(540)에 직접적으로 접촉하는 상부 도전층(940)의 아랫면을 탄성적으로 지지하므로, 각 패드 단자(900)와 구동 단자(540)의 접속이 견고할 수 있다.
일 실시예에 있어서, 패드 단자(900)와 구동 단자(540)는 면접촉할 수 있다.
도 10은 본 발명의 다른 실시예에 따른 디스플레이 패널(1000)을 도시한 단면도이다. 도 11은 도 10의 하나의 패드 단자(1100)를 도시한 평면도이며, 도 12a는 도 11의 Ⅰ-Ⅰ' 선을 따라 절개 도시한 상기 패드 단자(1100)에 구동 단자(540)가 접속된 것을 도시한 단면도이며, 도 12b는 도 11의 Ⅱ-Ⅱ' 선을 따라 절개 도시한 상기 패드 단자(1100)에 구동 단자(540)가 접속된 것을 도시한 단면도이다.
도 10, 도 11, 도 12a 및 도 12b를 참조하면, 상기 디스플레이 패널(300)은 기판(301)과 박막 봉지층(317)을 포함한다. 일 실시예에 있어서, 상기 디스플레이 패널(300)은 유기 발광 디스플레이 패널일 수 있다.
상기 기판(301) 상에는 활성 영역(AA)에 구비된 디스플레이 영역(DA) 및 비활성 영역(IAA)에 구비된 패드 영역(PA)을 포함한다.
상기 기판(301) 상에는 배리어막(302)이 배치될 수 있다. 상기 배리어막(302)은 유기막, 또는, 무기막일 수 있다. 상기 배리어막(302)은 단일막, 또는, 다층막일 수 있다.
상기 디스플레이 영역(DA)에는 적어도 하나의 박막 트랜지스터(TFT)가 배치될 수 있다. 일 실시예에 있어서, 상기 박막 트랜지스터(TFT)의 개수는 어느 하나에 한정되는 것은 아니다.
상기 배리어막(302) 상에는 반도체층(303)이 배치될 수 있다. 상기 반도체층(303)은 소스 영역(304), 드레인 영역(305), 및 채널 영역(306)을 포함한다. 상기 반도체층(303)은 유기 반도체, 무기 반도체, 비정질 실리콘, 산화물 반도체중 어느 하나일 수 있다.
상기 반도체층(303) 상에는 게이트 절연막(307)이 배치될 수 있다. 상기 게이트 절연막(307)은 유기막, 또는, 무기막일 수 있다. 상기 게이트 절연막(307)은 단일막, 또는, 다층막일 수 있다.
상기 게이트 절연막(307) 상에는 게이트 전극(308)이 배치될 수 있다. 상기 게이트 전극(308)은 도전성을 가지는 금속 물질로 형성될 수 있다. 상기 게이트 전극(308)은 단일막, 또는, 다층막일 수 있다.
상기 게이트 전극(308) 상에는 층간 절연막(309)이 배치될 수 있다. 상기 층간 절연막(309)은 유기막, 또는, 무기막일 수 있다.
상기 층간 절연막(309) 상에는 소스 전극(310)과, 드레인 전극(311)이 배치될 수 있다. 상기 소스 전극(310)은 컨택 홀을 통하여 소스 영역(304)에 전기적으로 연결되고, 상기 드레인 전극(311)은 컨택 홀을 통하여 드레인 영역(305)에 전기적으로 연결될 수 있다.
상기 소스 전극(310)과 드레인 전극(311)은 도전성이 우수한 금속 물질로 형성될 수 있다. 상기 소스 전극(310)과 드레인 전극(311)은 단일막, 또는, 다층막일 수 있다.
상기 소스 전극(310), 드레인 전극(311) 상에는 보호막(312)이 배치될 수 있다. 상기 보호막(312)은 유기막, 또는, 무기막일 수 있다. 상기 보호막(312)은 패시베이션막, 또는, 평탄화막일 수 있다. 패시베이션막, 또는, 평탄화막중 어느 하나는 생략될 수 있다.
상기 박막 트랜지스터(TFT)는 유기 발광 소자(OLED)에 전기적으로 연결될 수 있다.
유기 발광 소자(OLED)는 상기 보호막(312) 상에 배치될 수 있다. 상기 유기 발광 소자(OLED)는 제 1 전극(313), 중간층(314), 및 제 2 전극(315)을 포함한다.
상기 제 1 전극(313)은 애노우드로 기능하며, 다양한 도전성 물질일 수 있다. 상기 제 1 전극(313)은 투명 전극, 또는, 반사형 전극을 포함한다.
상기 보호막(312) 상에는 픽셀 정의막(316)이 배치될 수 있다. 상기 픽셀 정의막(316)은 제 1 전극(313)의 일부를 덮을 수 있다. 상기 제 1 전극(313)은 서브 픽셀마다 패터닝될 수 있다. 상기 픽셀 정의막(316)은 유기막, 또는, 무기막일 수 있다. 상기 픽셀 정의막(316)은 단일막, 또는, 다층막일 수 있다.
상기 제 1 전극(313) 상에는 상기 픽셀 정의막(316)의 일부를 에칭하여 노출되는 영역에 중간층(314)이 배치될 수 있다.
상기 중간층(314)은 유기 발광층을 구비할 수 있다.
선택적인 다른 예로서, 상기 중간층(314)은 유기 발광층(emissive layer)을 구비하고, 그 외에 정공 주입층(hole injection layer, HIL), 정공 수송층(hole transport layer, HTL), 전자 수송층(electron transport layer, ETL), 전자 주입층(electron injection layer, EIL)중 적어도 어느 하나를 더 구비할 수 있다.
일 실시예에 있어서, 상기 중간층(314)은 유기 발광층을 구비하고, 다른 다양한 기능층을 더 구비할 수 있다.
상기 제 2 전극(315)은 상기 중간층(314) 상에 배치될 수 있다.
상기 제 2 전극(315)은 캐소우드로 기능할 수 있다. 상기 제 2 전극(315)은 투명 전극, 또는, 반사형 전극을 포함한다.
상기 박막 봉지층(317)은 유기 발광 소자(OLED)를 덮을 수 있다.
상기 박막 봉지층(317)은 무기막(318)(319)과 유기막(320)이 교대로 적층될 수 있다.
상기 박막 봉지층(317) 상에는 터치 센싱 유닛(325)이 설치될 수 있다. 상기 박막 봉지층(317) 상에는 베이스층(321)이 배치될 수 있다. 다른 일 실시예에 있어서, 상기 베이스층(321)은 생략될 수 있다.
상기 베이스층(321) 상에는 복수의 터치 전극(322)이 배치될 수 있다. 상기 터치 전극(322)은 터치 전극용 절연막(323)(324)으로 덮을 수 있다. 상기 터치 전극용 절연막(323)(324)은 유기막, 또는, 무기막일 수 있다.
상기 패드 영역(PA)에는 구동 단자(540)에 전기적으로 접속하는 복수의 패드 단자(1100)가 배치될 수 있다. 상기 패드 단자(1100)는 상기 기판(301)의 제 1 방향(x 방향)으로 이격되게 배치될 수 있다.
상기 패드 단자(1100)는 적어도 한 층의 하부 도전층(1110) 및 상기 하부 도전층(1110) 상에 배치된 상부 도전층(1120)을 포함한다. 상기 하부 도전층(1110)과 상부 도전층(1120) 사이에는 탄력층(1200)이 배치될 수 있다. 상기 탄력층(1200)은 상기 하부 도전층(1110)의 적어도 일 영역을 덮을 수 있다. 일 실시예에 있어서, 상기 하부 도전층(1110)의 적어도 일부와, 상기 상부 도전층(1120)의 적어도 일부는 상기 탄력층(1200)이 배치되지 않은 영역에서 전기적으로 연결될 수 있다.
구체적으로, 상기 패드 영역(PA)에는 상기 기판(301) 상에 제 1 절연막(331)이 배치될 수 있다. 상기 제 1 절연막(331)은 상기 배리어막(302)과 동일한 층에 배치될 수 있다. 상기 제 1 절연막(331)은 상기 배리어막(302)과 동일한 공정에서 동일한 물질로 형성할 수 있다.
상기 제 1 절연막(331) 상에는 제 2 절연막(332)이 배치될 수 있다. 상기 제 2 절연막(331)은 상기 게이트 절연막(307)과 동일한 층에 배치될 수 있다. 상기 제 2 절연막(332)은 상기 게이트 절연막(307)과 동일한 공정에서 동일한 물질로 형성할 수 있다.
상기 제 2 절연막(332) 상에는 상기 패드 단자(1100)에 구비된 하부 도전층(1110)이 배치될 수 있다. 상기 하부 도전층(1110)은 제 1 도전층(1130)과, 상기 제 1 도전층(1130) 상에 배치된 제 2 도전층(1140)을 포함한다.
상기 제 1 도전층(1130)은 상기 디스플레이 영역(DA)으로부터 인출된 배선(326)에 전기적으로 연결될 수 있다. 상기 제 1 도전층(1130)은 상기 게이트 전극(308)과 동일한 층에 배치될 수 있다. 상기 제 1 도전층(1130)은 상기 게이트 전극(308)과 동일한 공정에서 동일한 물질로 형성할 수 있다. 상기 제 1 도전층(1130)은 상기 기판(301)의 제 1 방향(x 방향)으로 이격되게 배치될 수 있다.
상기 제 1 도전층(1130) 상에는 절연막(333')이 배치될 수 있다. 일 실시예에 있어서, 상기 절연막(333')은 탄력층일 수 있다. 상기 절연막(333')은 상기 층간 절연막(309)과 동일한 층에 배치될 수 있다. 상기 절연막(333')은 상기 층간 절연막(309)과 동일한 공정에서 동일한 물질로 형성될 수 있다. 일 실시예에 있어서, 상기 절연막(333')은 유기 물질을 포함할 수 있다.
상기 절연막(333')은 상기 제 1 도전층(1130)의 적어도 일부를 덮을 수 있다. 상기 제 1 도전층(1130) 상에는 상기 절연막(333')의 일부를 제거하여 컨택 홀(333a)을 형성할 수 있다. 상기 컨택 홀(333a)이 형성된 영역에는 상기 제 1 도전층(1130)의 윗면이 외부로 노출될 수 있다.
상기 제 1 도전층(1130) 상에는 제 2 도전층(1140)이 배치될 수 있다. 상기 제 2 도전층(1140)은 상기 제 1 도전층(1130) 상에 아일랜드형으로 배치될 수 있다. 다른 일 실시예에 있어서, 상기 제 2 도전층(1140)은 디스플레이 영역(DA)으로부터 인출된 배선(326)에 전기적으로 연결될 수 있다.
상기 제 2 도전층(1140)은 상기 소스 전극(310)과, 드레인 전극(311)과 동일한 층에 배치될 수 있다. 상기 제 2 도전층(1140)은 상기 소스 전극(310)과, 드레인 전극(311)과 동일한 공정에서 동일한 물질로 형성할 수 있다. 일 실시예에 있어서, 상기 제 2 도전층(1140)은 티타늄(Ti)/알루미늄(Al)/티타늄(Ti)이 적층된 구조일 수 있다. 상기 제 2 도전층(1140)의 구조는 다양한 실시예가 가능할 수 있다. 상기 제 2 도전층(1140)은 상기 컨택 홀(333a)을 통하여 상기 제 1 도전층(1130)에 전기적으로 연결될 수 있다.
일 실시예에 있어서, 상기 하부 도전층(1110)은 제 1 도전층(1130) 및 제 2 도전층(1140)이 적층된 구조이지만, 상기 하부 도전층(1110)은 다양한 변형이 가능하다. 예컨대, 상기 하부 도전층(1110)은 단일층으로 배치되거나, 3층 이상의 도전층으로 배치될 수 있다.
일 실시예에 있어서, 상기 하부 도전층(1110)은 상기 게이트 전극(303), 소스 전극(310), 드레인 전극(311)뿐만 아니라, 유기 발광 소자(OLED)에 구비된 제 1 전극(313), 제 2 전극(315)중 선택된 각각의 전극과 동일한 층에 배치될 수 있다.
상기 제 2 도전층(1140) 상에는 탄력층(1200)이 배치될 수 있다. 상기 탄력층(1200)은 상기 제 2 도전층(1140)의 적어도 일 영역을 덮을 수 있다. 상기 탄력층(1200)은 복수의 탄력층(1210 내지 1230)이 적층된 구조일 수 있다. 복수의 탄력층(1210 내지 1230)중 적어도 어느 한 층의 탄력층(1220)은 곡률 패턴을 포함할 수 있다.
구체적으로, 상기 탄력층(1200)은 제 1 탄력층(1210), 상기 제 1 탄력층(1210) 상에 배치된 제 2 탄력층(1220), 및 상기 제 2 탄력층(1220) 상에 배치된 제 3 탄력층(1230)을 포함한다.
상기 제 1 탄력층(1210)은 상기 제 2 도전층(1140)의 윗면에 직접적으로 배치될 수 있다. 상기 제 1 탄력층(1210)은 편평한 면을 포함한다. 상기 제 1 탄력층(1210)은 소스 전극(310) 및 드레인 전극(311)을 덮는 보호막(312)과 동일한 층에 배치될 수 있다. 상기 제 1 탄력층(1210)은 상기 보호막(312)과 동일한 공정에서 동일한 물질로 형성할 수 있다. 상기 제 1 탄력층(1210)은 유기 물질을 포함할 수 있다.
상기 제 2 탄력층(1220)은 상기 제 1 탄력층(1210) 상에 배치될 수 있다. 상기 제 2 탄력층(1220)은 상기 상부 도전층(1120)이 접촉하는 부분에 곡률 패턴을 포함할 수 있다. 상기 제 2 탄력층(1220)은 복수일 수 있다. 상기 제 2 탄력층(1220)은 상기 제 1 탄력층(1210) 상에 서로 이격되게 배치될 수 있다. 상기 제 2 탄력층(1220)은 반구체, 또는, 반타원체 형상을 포함할 수 있다. 다른 일 실시예에 있어서, 상기 제 2 탄력층(1220)은 곡률 패턴을 가지는 구조라면 어느 하나의 형상에 한정되는 것은 아니다.
상기 제 2 탄력층(1220)은 서브 픽셀 영역을 한정하는 픽셀 정의막(316)과 동일한 층에 배치될 수 있다. 상기 제 2 탄력층(1220)은 상기 픽셀 정의막(315)과 동일한 공정에서 동일한 물질로 형성할 수 있다. 상기 제 2 탄력층(1220)은 유기 물질을 포함할 수 있다.
상기 제 3 탄력층(1230)은 상기 제 2 탄력층(1220) 상에 배치될 수 있다. 일 실시예에 있어서, 상기 제 3 탄력층(1230)은 상기 제 1 탄력층(1210)의 윗면과, 상기 제 2 탄력층(1220)의 윗면을 다같이 덮을 수 있다. 다른 일 실시예에 있어서, 상기 제 3 탄력층(1230)은 상기 제 2 탄력층(1220)의 외면만 덮을 수 있다.
상기 제 3 탄력층(1230)은 상기 터치 전극(322)을 덮는 터치 전극용 절연막(323)(324)중 어느 하나의 절연막과 동일한 층에 배치될 수 있다. 상기 제 3 탄력층(1230)은 상기 터치 전극용 절연막(323)(324)과 동일한 공정에서 동일한 물질로 형성할 수 있다. 상기 제 3 탄력층(1230)은 유기 물질을 포함할 수 있다.
일 실시예에 있어서, 상기 탄력층(1200)은 곡률 패턴을 가지며, 또한, 서로 이격되게 배치된 적어도 한 층을 포함하는 구조라면, 상기 탄력층(1200)의 적층 구조는 다양한 변형이 가능할 수 있다.
상기 상부 도전층(1120)은 하부 도전층(1110)이 배치된 영역 및 상기 탄력층(1200)이 배치된 영역에 연장될 수 있다. 구체적으로, 상기 상부 도전층(1120)은 도 12a의 제 2 도전층(1140)의 일부 영역 및 도 12b의 상기 제 2 도전층(1140)을 덮는 탄력층(1200)이 배치된 영역에 걸쳐서 연장될 수 있다.
상기 상부 도전층(1120)의 크기는 상기 하부 도전층(1110)의 크기보다 클 수 있다. 상기 상부 도전층(1120)은 상기 하부 도전층(1110)를 덮을 수 있다. 상기 상부 도전층(1120)은 상기 하부 도전층(1110) 상에 아일랜드 형으로 배치될 수 있다. 상기 상부 도전층(1120)은 상기 터치 전극(322)과 동일한 층에 배치될 수 있다. 상기 상부 도전층(1120)은 상기 터치 전극(322)과 동일한 공정에서 동일한 물질로 형성할 수 있다.
상기 하부 도전층(1110)의 적어도 일부와, 상기 상부 도전층(1120)의 적어도 일부는 상기 탄력층(1200)이 배치되지 않은 영역에서 전기적으로 연결될 수 있다. 상기 하부 도전층(1110)과 상부 도전층(1120)은 전 영역에 걸쳐서 전기적으로 연결되는 것이 아니라, 상기 탄력층(1200)이 존재하지 않은 영역에서 전기적으로 연결될 수 있다.
일 실시예에 있어서, 상기 상부 도전층(1120)의 일 부분은 상기 하부 도전층(1110)의 노출된 영역에 배치되며, 상기 상부 도전층(1120)의 다른 일 부분은 곡률 패턴이 배치된 제 2 탄력층(1220) 상에 배치될 수 있다.
상기한 구조의 패드 단자(1100) 상에는 구동 단자(540)가 전기적으로 연결될 수 있다. 상기 구동 IC(510)의 하부에는 회로 패턴(520)이 배치될 수 있다. 절연막(530)은 상기 회로 패턴(520)의 일부를 덮을 수 있다. 상기 회로 패턴(520)에는 구동 단자(540)가 전기적으로 연결될 수 있다. 상기 구동 단자(540)는 범프를 포함한다. 상기 구동 단자(540)는 금(Au), 구리(Cu), 인듐(In), 솔더(solder), 구리-니켈(Cu-Ni) 등으로 형성될 수 있다.
상기 패드 단자(1100)와 구동 단자(540) 사이에는 접착 테이프(550)가 개재될 수 있다. 상기 접착 테이프(550)는 비도전성 필름(NCF)일 수 있다. 상기 접착 테이프(550)는 서로 대응되는 패드 단자(1100)와 구동 단자(540)가 접속되는 영역의 주변에 개재될 수 있다.
핫 바와 같은 가압 장치를 이용하여 상기 구동 IC(510)의 상부에 소정의 열과 압력을 가하게 되면, 상기 패드 단자(1100)와 구동 단자(540)는 접속될 수 있다. 상기 상부 도전층(1120)은 상기 구동 단자(540)에 접촉하는 패드 단자(1100)의 최상층일 수 있다. 상기 탄력층(1200)은 상기 상부 도전층(1120)의 직접 아래에 배치될 수 있다.
상기 구동 단자(540)가 상기 상부 도전층(1120)에 가압하면, 상기 구동 단자(540)는 도 12a의 하부 도전층(1110)과 상부 도전층(1120)이 접속된 영역에 대응되는 상부 도전층(1120)의 상부 및 도 12b의 하부 도전층(1110)과 상부 도전층(1120)이 상기 탄력층(1200)을 사이에 두고 이격되게 배치된 영역에 대응되는 상부 도전층(1120)의 상부를 동시에 가압하게 된다. 이에 따라, 상기 패드 단자(1100)와 구동 단자(540)는 접속될 수 있다.
일 실시예에 있어서, 상기 각 패드 단자(1100)와 구동 단자(540)는 면접촉할 수 있다.
다른 일 실시예에 있어서, 상기 구동 단자(540)는 상기 하부 도전층(1110)과 상부 도전층(1120)이 상기 탄력층(1200)을 사이에 두고 서로 이격된 영역에 대응된 상부 도전층(1120)의 상부에만 선택적으로 배치되어서, 상기 상부 도전층(1120)의 상부를 가압할 수 있다.
본딩 이후, 흡습에 의하여 상기 접착 테이프(550)가 팽창하는 것에 의하여, 서로 대응되는 패드 단자(1100)와 구동 단자(540)의 계면 박리(delamination)가 발생할 수 있다. 상기 접착 테이프(550)가 팽창되더라도, 상기 탄력층(1200)은 상기 상부 도전층(1120)의 아랫면을 탄성적으로 지지하므로, 각 패드 단자(1100)와 구동 단자(540)의 접속은 견고할 수 있다.
구체적으로, 상기 하부 도전층(1110)과 상부 도전층(1120) 사이에는 소정의 곡률 패턴을 가지는 탄력층(1200)이 배치될 수 있다.
상기 하부 도전층(1110)과 상부 도전층(1120)이 상기 탄력층(1200)을 사이에 두고 서로 이격된 영역에서는 상기 탄력층(1200)의 탄성에 의하여 상기 상부 도전층(1120)과 상기 구동 단자(540)와의 전기적 접속이 유지될 수 있다.
이처럼, 상기 탄력층(1200)은 상기 상부 도전층(1120)을 탄성적으로 지지하므로, 상기 패드 단자(1100)와 구동 단자(540)의 접속 불량을 방지할 수 있다.
일 실시예에 있어서, 상기 하부 도전층(1110)과 상부 도전층(1120)은 게이트 전극(303), 소스 전극(310), 드레인 전극(311), 제 1 전극(313), 제 2 전극(315), 터치 전극(322)중 선택된 각각의 전극과 동일한 층에 배치될 수 있다.
일 실시예에 있어서, 상기 탄력층(1200)은 유기 물질을 포함하며, 층간 절연막(309), 보호막(312), 픽셀 정의막(316), 터치 전극용 절연막(323)(324)중 선택된 적어도 하나의 절연막과 동일한 층에 배치될 수 있다.
한편, 상기 하부 도전층(1110)과 상부 도전층(1120) 사이에 배치된 탄력층(1200)은 다양한 변형이 가능할 것이다.
예컨대, 도 13, 도 14a, 및 도 14b를 참조하면, 상기 하부 도전층(1110) 상에는 탄력층(1400)이 배치될 수 있다. 상기 탄력층(1400)은 제 1 탄력층(1410), 상기 제 1 탄력층(1410) 상에 배치된 제 2 탄력층(1420), 및 제 2 탄력층(1420) 상에 배치된 제 3 탄력층(1430)을 포함한다.
상기 제 1 탄력층(1410)은 상기 제 2 도전층(1140)의 윗면에 직접적으로 배치될 수 있다. 상기 제 1 탄력층(1410)은 편평한 면을 포함한다. 상기 제 1 탄력층(1410)은 상기 소스 전극(310) 및 드레인 전극을 덮는 상기 보호막(312)과 동일한 층에 배치될 수 있다. 상기 제 1 탄력층(1410)은 유기 물질을 포함할 수 있다.
상기 제 2 탄력층(1420)은 상기 제 1 탄력층(1410) 상에 배치될 수 있다. 상기 제 2 탄력층(1420)은 상기 상부 도전층(1120)이 접촉하는 부분에 곡률 패턴을 포함할 수 있다. 상기 제 2 탄력층(1420)은 복수일 수 있다. 각각의 제 2 탄력층(1420)은 상기 제 1 탄력층(1210) 상에 서로 이격되게 배치될 수 있다. 각각의 제 2 탄력층(1420)은 기판(301)의 제 2 방향(y 방향)으로 연장된 스트라이프 형상을 포함할 수 있다. 각각의 제 2 탄력층(1420)은 만곡된 횡단면을 가질 수 있다. 상기 제 2 탄력층(1420)은 서브 픽셀 영역을 한정하는 픽셀 정의막(316)과 동일한 층에 배치될 수 있다. 상기 제 2 탄력층(1420)은 유기 물질을 포함할 수 있다.
상기 제 3 탄력층(1430)은 상기 제 2 탄력층(1420) 상에 배치될 수 있다. 일 실시예에 있어서, 상기 제 3 탄력층(1430)은 상기 제 1 탄력층(1410)의 윗면과, 상기 제 2 탄력층(1420)의 윗면을 다같이 덮을 수 있다. 다른 일 실시예에 있어서, 상기 제 3 탄력층(1430)은 상기 제 2 탄력층(1420)의 외면만 덮을 수 있다. 상기 제 3 탄력층(1430)은 상기 터치 전극(322)을 덮는 터치 전극용 절연막(323)(324)중 어느 하나의 절연막과 동일한 층에 배치될 수 있다. 상기 제 3 탄력층(1430)은 유기 물질을 포함할 수 있다.
일 실시예에 있어서, 상기 탄력층(1400)은 곡률 패턴을 가지며, 또한, 서로 이격되게 배치된 적어도 한 층의 탄력층을 포함하는 구조라면, 상기 탄력층(1400)의 적층 구조는 다양한 변형이 가능할 수 있다.
상기 상부 도전층(1120)은 하부 도전층(1110)이 배치된 영역 및 상기 탄력층(1400)이 배치된 영역에 연장될 수 있다. 구체적으로, 상기 상부 도전층(1120)은 도 14a의 제 2 도전층(1140)의 일부 영역 및 도 14b의 상기 제 2 도전층(1140)을 덮는 탄력층(1400)이 배치된 영역에 걸쳐서 연장될 수 있다. 상기 하부 도전층(1110)의 적어도 일부와, 상기 상부 도전층(1120)의 적어도 일부는 상기 탄력층(1400)이 배치되지 않은 영역에서 전기적으로 연결될 수 있다.
도 13의 변형예인 도 15, 도 16a, 및 도 16b를 참조하면, 상기 하부 도전층(1110) 상에는 탄력층(1600)이 배치될 수 있다. 상기 탄력층(1600)은 제 1 탄력층(1610), 상기 제 1 탄력층(1610) 상에 배치된 제 2 탄력층(1620), 및 제 2 탄력층(1620) 상에 배치된 제 3 탄력층(1630)을 포함한다.
상기 제 1 탄력층(1610)은 상기 제 2 도전층(1140)의 윗면에 직접적으로 배치될 수 있다. 상기 제 1 탄력층(1610)은 유기 물질을 포함할 수 있다.
상기 제 2 탄력층(1620)은 상기 제 1 탄력층(1610) 상에 배치될 수 있다. 상기 제 2 탄력층(1620)은 상기 상부 도전층(1120)이 접촉하는 부분에 곡률 패턴을 포함할 수 있다. 소정 간격 이격된 제 2 탄력층(1620)은 기판(301)의 제 2 방향(y 방향)으로 연장된 스트라이프 형상을 포함할 수 있다. 각각의 제 2 탄력층(1620)은 만곡된 횡단면을 가질 수 있다. 도 13의 실시예와는 달리, 제 1 탄력층(1610)의 최외곽에 배치된 제 2 탄력층(1621)은 상기 제 1 탄력층(1610)의 일 가장자리를 덮을 수 있다. 상기 제 2 탄력층(1620)은 유기 물질을 포함할 수 있다.
상기 제 3 탄력층(1630)은 상기 제 2 탄력층(1620) 상에 배치될 수 있다. 일 실시예에 있어서, 상기 제 3 탄력층(1630)은 상기 제 1 탄력층(1610)의 윗면과, 상기 제 2 탄력층(1620)의 윗면을 다같이 덮을 수 있다. 다른 일 실시예에 있어서, 상기 제 3 탄력층(1630)은 상기 제 2 탄력층(1620)의 외면만 덮을 수 있다. 상기 제 3 탄력층(1630)은 유기 물질을 포함할 수 있다.
일 실시예에 있어서, 상기 탄력층(1600)은 곡률 패턴을 가지며, 또한, 서로 이격되게 배치된 적어도 한 층을 포함하는 구조라면, 상기 탄력층(1600)의 적층 구조는 다양한 변형이 가능할 수 있다.
상기 상부 도전층(1120)은 하부 도전층(1110)이 배치된 영역 및 상기 탄력층(1600)이 배치된 영역에 연장될 수 있다. 구체적으로, 상기 상부 도전층(1120)은 도 16a의 제 2 도전층(1140)의 일부 영역 및 도 16b의 상기 제 2 도전층(1140)을 덮는 탄력층(1600)이 배치된 영역에 걸쳐서 연장될 수 있다. 상기 하부 도전층(1110)의 적어도 일부와, 상기 상부 도전층(1120)의 적어도 일부는 상기 탄력층(1600)이 배치되지 않은 영역에서 전기적으로 연결될 수 있다.
일 실시예에 있어서, 탄력층의 형상 및 탄력층의 적층 구조는 다양한 변형이 가능할 수 있다.
도 25를 참조하면, 하부 도전층(1110) 상에는 탄력층(2500)이 배치될 수 있다. 전술한 탄력층들은 3층 구조인데 반하여, 본 실시예에 따른 탄력층(2500)은 2층 구조일 수 있다. 구체적으로, 상기 탄력층(2500)은 소정의 곡률 패턴을 가지는 제 1 탄력층(2510) 및 상기 제 1 탄력층(2510) 상에 배치된 제 2 탄력층(2520)을 포함한다. 본 실시예에 따른 제 1 탄력층(2510)은 하나의 마스크를 이용하여 도 12b의 제 1 탄력층(1210) 및 소정의 곡률 패턴을 가지는 제 2 탄력층(1220)을 일체로 형성시킬 수 있다. 상기 제 1 탄력층(2510)의 형상은 반구체, 또는, 반타원체 형상을 포함할 수 있다.
다른 일 실시예에 있어서, 상기 제 1 탄력층(2510)은 기판(301)의 제 2 방향(y 방향)으로 연장된 스트라이프 형상을 포함하며, 각각의 곡률 패턴은 만곡된 횡단면을 가질 수 있다.
상기 제 1 탄력층(2510)은 소스 전극(310) 및 드레인 전극(311)을 덮는 보호막(312)과 동일한 층에 배치되거나, 또는, 서브 픽셀 영역을 한정하는 픽셀 정의막(316)과 동일한 층에 배치될 수 있으나, 상기 제 1 탄력층(2510)이 유기 물질을 포함한다면, 어느 하나에 한정되는 것은 아니다.
상기 제 2 탄력층(2520)은 상기 제 1 탄력층(2510)을 덮을 수 있다. 상기 제 2 탄력층(2520)은 상기 터치 전극(322)을 덮는 터치 전극용 절연막(323)(324)중 어느 하나의 절연막과 동일한 층에 배치될 수 있다. 상기 제 2 탄력층(2520)은 유기 물질을 포함할 수 있다. 상기 하부 도전층(1110)의 적어도 일부와, 상기 상부 도전층(1120)의 적어도 일부는 상기 탄력층(2500)이 배치되지 않은 영역에서 전기적으로 연결될 수 있다.
도 26을 참조하면, 하부 도전층(1110) 상에는 단일층의 탄력층(2600)이 배치될 수 있다. 구체적으로, 상기 탄력층(2600)은 소정의 곡률 패턴을 가지는 단일층 구조이다. 본 실시예에 따른 탄력층(2600)은 하나의 마스크를 이용하여 전술한 다른 실시예들 2층 이상의 탄력층을 일체형으로 형성할 수 있다. 상기 탄력층(2600)은 소정의 곡률 패턴을 가지는 구조라면, 어느 하나에 한정되는 것은 아니다.
또한, 상기 탄력층(2600)은 기판(301) 상에 형성되는 소스 전극(310) 및 드레인 전극(311)을 덮는 보호막(312), 서브 픽셀 영역을 한정하는 픽셀 정의막(316), 상기 터치 전극(322)을 덮는 터치 전극용 절연막(323)(324)중 어느 하나의 절연막과 동일한 층에 배치될 수 있는등 어느 하나에 한정되는 것은 아니다. 상기 탄력층(2600)은 유기 물질을 포함할 수 있다.
다른 일 실시예에 있어서, 상기 하부 도전층(1110), 상부 도전층(1120), 및 탄력층(2600)은 디스플레이 영역(DA)에 배치된 전극을 포함한 도전성 물질, 및 도전성 물질을 절연시키는 절연 물질을 이용하여 다양한 변형이 가능할 수 있다. 상기 하부 도전층(1110)의 적어도 일부와, 상기 상부 도전층(1120)의 적어도 일부는 상기 탄력층(2600)이 배치되지 않은 영역에서 전기적으로 연결될 수 있다.
도 27을 참조하면, 상기 박막 트랜지스터(TFT) 상에는 제 1 도전부(327)가 배치될 수 있다. 상기 제 1 도전부(327)는 소스 전극, 드레인 전극, 또는, 데이터 라인을 형성할 수 있다. 상기 제 1 도전부(327)는 게이트 절연막(307) 및 층간 절연막(309)에 형성된 컨택 홀을 통하여 반도체층(303)에 연결될 수 있다.
상기 제 1 도전부(327)는 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 리튬(Li), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 구리(Cu) 중 하나 이상의 물질로 단층 또는 다층으로 형성될 수 있다. 일 실시예에 있어서, 상기 제 1 도전부(327)는 티타늄(Ti)/알루미늄(Al)/티타늄(Ti)의 적층 구조체일 수 있다.
상기 제 1 도전부(327) 상에는 제 1 보호막(328)이 배치될 수 있다. 상기 제 1 보호막(328)은 유기 절연층일 수 있다. 상기 제 1 보호막(328)은 패시베이션막, 또는, 평탄화막일 수 있다. 상기 제 1 보호막(328)은 상기 제 1 도전부(327)를 덮을 수 있다. 상기 제 1 도전부(327)와 제 1 보호막(328) 사이에는 상기 제 1 도전부(327)의 산화를 방지하기 위하여 무기 절연층(미도시)이 더 형성될 수 있다.
상기 제 1 보호막(328) 상에는 제 2 도전부(329)가 배치될 수 있다. 상기 제 2 도전부(329)는 상기 제 1 보호막(328)에 형성된 컨택 홀을 통하여 상기 제 1 도전부(327)에 연결될 수 있다. 상기 제 2 도전부(329)는 게이트 전극(308)과 제 1 전극(313) 사이의 기생 커패시턴스의 발생을 감소시킬 수 있다. 상기 제 2 도전부(329)는 실질적으로 상기 제 1 도전부(327)와 동일한 물질일 수 있다.
상기 제 2 도전부(329) 상에는 제 2 보호막(330)이 배치될 수 있다. 상기 제 2 보호막(330)은 유기 절연층일 수 있다. 상기 제 2 보호막(330)은 상기 제 2 도전부(329)를 덮을 수 있다. 상기 제 2 도전부(329)와 제 2 보호막(330) 사이에는 무기 절연층(미도시)이 더 형성될 수 있다.
상기 제 2 보호막(330) 상에는 유기 발광 소자(OLED)가 배치될 수 있다. 상기 유기 발광 소자(OLED)는 픽셀 전극에 대응되는 제 1 전극(313), 유기 발광층을 포함하는 중간층(314), 및 대향 전극에 대응되는 제 2 전극(315)을 포함한다. 상기 제 1 전극(313)은 제 2 보호막(330)에 형성된 컨택 홀을 통하여 제 2 도전부(329)에 연결될 수 있다. 상기 제 1 도전부(327) 및 제 2 도전부(329)는 상기 반도체층(303)과 제 1 전극(315)을 연결하기 위한 중간 연결층일 수 있다. 이처럼, 상기 유기 발광 소자(OLED)는 제 1 도전부(327) 및 제 2 도전부(329)에 의하여 박막 트랜지스터(TFT)에 전기적으로 연결될 수 있다.
본 실시예에 있어서, 제 1 도전층(1130)은 상기 게이트 전극(308)과 동일한 층에 배치될 수 있다. 상기 제 1 도전층(1130)은 상기 게이트 전극(308)과 동일한 공정에서 동일한 물질로 형성될 수 있다.
상기 제 1 도전층(1130) 상에 배치된 제 2 도전층(1140)은 제 1 도전부(327)와 동일한 층에 배치될 수 있다. 상기 제 2 도전층(1140)은 상기 제 1 도전부(327)와 동일한 공정에서 동일한 물질로 형성될 수 있다. 상기 제 2 도전층(1140)은 티타늄(Ti)/알루미늄(Al)/티타늄(Ti)이 적층된 구조일 수 있다.
상기 제 2 도전층(1140) 상에는 탄력층(2710)이 배치될 수 있다. 상기 탄력층(2710)은 제 1 탄력층(2711), 및 상기 제 1 탄력층(2711) 상에 배치된 제 2 탄력층(2712)을 포함한다.
상기 제 1 탄력층(2711)은 제 1 도전부(327)를 덮는 제 1 보호막(328)과 동일한 층에 배치될 수 있다. 상기 제 1 탄력층(2711)은 상기 제 1 보호막(328)과 동일한 공정에서 동일한 물질로 형성할 수 있다. 상기 제 1 탄력층(2711)은 유기 물질을 포함할 수 있다.
상기 제 2 탄력층(2712)은 상부 도전층(1120)이 접촉하는 부분에 소정의 곡률 패턴을 포함할 수 있다. 상기 제 2 탄력층(2712)은 곡률 패턴을 가지는 구조라면 어느 하나의 형상에 한정되는 것은 아니다.
상기 제 2 탄력층(2712)은 상기 제 2 도전부(329)를 덮는 제 2 보호막(330)과 동일한 층에 배치될 수 있다. 상기 제 2 탄력층(2712)은 상기 제 2 보호막(330)과 동일한 공정에서 동일한 물질로 형성할 수 있다. 상기 제 2 탄력층(2712)은 유기 물질을 포함할 수 있다. 도시되어 있지 않지만, 상기 제 2 탄력층(2712) 상에는 유기 절연층이 더 형성될 수 있음은 물론이다.
상기 상부 도전층(1120)은 상기 터치 전극(322)과 동일한 층에 배치될 수 있다. 상기 상부 도전층(1120)은 상기 터치 전극(322)과 동일한 공정에서 동일한 물질로 형성할 수 있다.
이처럼, 상기 하부 도전층(1110)과 상부 도전층(1120)은 디스플레이 영역에 배치된 복수의 전극을 포함하는 도전성 물질과 동일한 층에 배치될 수 있으며, 상기 탄력층(2710)은 상기 도전성 물질을 절연시키는 절연 물질중 선택된 적어도 하나의 절연 물질과 동일한 층에 배치될 수 있다. 상기 하부 도전층(1110)의 적어도 일부와, 상기 상부 도전층(1120)의 적어도 일부는 상기 탄력층(2710)이 배치되지 않은 영역에서 전기적으로 연결될 수 있다.
한편, 가압 공정동안, 상술한 서로 대응되는 패드 단자(1100)와 구동 단자(540)가 접속되는 영역에 가압력이 증가되면, 상기 탄력층(1200, 1400, 1500, 1600, 2500, 2600, 2710)의 일부, 예컨대, 측부가 파손될 수 있다. 접속되는 영역에 가해지는 가압력을 분산하기 위하여, 적층 구조의 탄력층(1200, 1400, 1500, 1600, 2500, 2600, 2710)에 구비된 어느 한 층의 탄력층은 이웃하는 패드 단자(1100)에 걸쳐서 연장될 수 있다.
도 17은 본 발명의 일 실시예에 따른 복수의 패드 단자(1100)가 배치된 기판(301)을 도시한 사시도이며, 도 18은 도 17의 한 쌍의 패드 단자(1100)를 도시한 평면도이며, 도 19a는 도 18의 Ⅰ-Ⅰ' 선을 따라 절개 도시한 패드 단자(1100)에 구동 단자(540)가 접속된 것을 도시한 단면도이며, 도 19b는 도 18의 Ⅱ-Ⅱ' 선을 따라 절개 도시한 패드 단자(1100)에 구동 단자(540)가 접속된 것을 도시한 단면도이다.
도 17, 도 18, 도 19a, 및 도 19b를 참조하면, 기판(301)의 패드 영역에는 복수의 패드 단자(1100)가 배치될 수 있다. 각각의 패드 단자(1100)는 하부 도전층(1110) 및 상기 하부 도전층(1110) 상에 배치된 상부 도전층(1120)을 포함한다. 일 실시예에 있어서, 복수의 패드 단자(1100)는 상기 기판(301) 상에 이격되게 배치될 수 있다.
상기 하부 도전층(1110)과 상부 도전층(1120) 사이에는 탄력층(1800)이 배치될 수 있다. 상기 탄력층(1800)은 제 1 탄력층(1810), 상기 제 1 탄력층(1810) 상에 배치된 제 2 탄력층(1820), 및 제 2 탄력층(1820) 상에 배치된 제 3 탄력층(1830)을 포함한다.
복층 구조의 탄력층(1800)에 구비된 어느 하나의 탄력층은 상기 기판(301)의 제 1 방향(x 방향)으로 이웃하는 패드 단자(1100) 사이에 걸쳐서 연장될 수 있다. 구체적으로, 상기 1 탄력층(1810)은 이웃하는 패드 단자(1100)의 각각의 제 2 도전층(1140) 및 이웃하는 한 쌍의 패드 단자(1100) 사이의 간격(d)에 걸쳐서 연장될 수 있다.
상기 제 1 탄력층(1810)은 상기 상부 도전층(1120) 및 하부 도전층(1110)이 연장된 제 2 방향(y 방향)에 교차하는 제 1 방향(x 방향)으로 연장될 수 있다. 상기 제 1 탄력층(1810)은 스트라이프 형상이며, 편평한 면을 포함한다. 상기 제 1 탄력층(1810)의 양 단(1811)은 제 1 방향(x 방향)으로 상기 상부 도전층(1120)의 가장자리 바깥으로 돌출할 수 있다. 상기 제 1 탄력층(1810)은 유기 물질을 포함할 수 있다.
상기 제 2 탄력층(1820)은 각각의 패드 단자(1100)의 제 1 탄력층(1810) 상의 대응되는 영역에 배치될 수 있다. 상기 제 2 탄력층(1820)은 상기 상부 도전층(1120)이 접촉하는 부분에 곡률 패턴을 포함할 수 있다. 상기 제 2 탄력층(1820)은 각 패드 단자(1100) 상에 서로 이격되게 배치될 수 있다. 다른 일 실시예에 있어서, 상기 제 2 탄력층(1820)은 상기 제 1 탄력층(1810)과 일체형일 수 있다. 상기 제 2 탄력층(1820)은 유기 물질을 포함할 수 있다.
상기 제 3 탄력층(1830)은 상기 제 2 탄력층(1820) 상에 배치될 수 있다. 일 실시예에 있어서, 상기 제 3 탄력층(1830)은 상기 제 1 탄력층(1810)의 윗면과, 상기 제 2 탄력층(1820)의 윗면을 다같이 덮을 수 있다. 다른 일 실시예에 있어서, 상기 제 3 탄력층(1830)은 상기 제 2 탄력층(1820)의 외면만 덮을 수 있다. 상기 제 3 탄력층(1830)은 유기 물질을 포함할 수 있다.
각각의 상부 도전층(1120)은 각각의 하부 도전층(1110)이 배치된 영역 및 상기 탄력층(1800)이 배치된 영역에 연장될 수 있다. 각각의 상부 도전층(1120)은 도 19a의 제 2 도전층(1140)의 일부 영역 및 도 19b의 상기 제 2 도전층(1140)을 덮는 탄력층(1810)이 배치된 영역에 걸쳐서 연장될 수 있다. 이때, 각각의 상부 도전층(1120)은 상기 제 1 탄력층(1810) 상에 위치하며, 상기 제 1 탄력층(1810)의 돌출된 단부(1811)를 덮지 않을 수 있다. 상기 하부 도전층(1110)의 적어도 일부와, 상기 상부 도전층(1120)의 적어도 일부는 상기 탄력층(1800)이 배치되지 않은 영역에서 전기적으로 연결될 수 있다.
이처럼, 제 1 탄력층(1810)을 구비하는 탄력층(1800)은 이웃하는 패드 단자(1100)에 걸쳐서 연장되므로, 소정의 가압력이 가해질 때, 압력이 분산될 수 있다. 결과적으로, 상기 탄력층(1800)의 측부가 파손되는 현상을 방지할 수 있다.
본 실시예에 있어서, 상기 제 1 탄력층(1810)은 이웃하는 2개의 패드 단자(1100)에 걸쳐서 연장되지만, 상기 패드 단자(1100)의 개수는 이에 한정되는 것은 아니다. 예컨대, 도 20에 도시된 바와 같이, 탄력층(2000)은 3개 이상의 패드 단자(1100)에 걸쳐서 연장되거나, 도 21에 도시된 바와 같이, 탄력층(2100)은 이웃하는 2개의 패드 단자(1100) 및 이웃하는 3개의 패드 단자(1100)에 걸쳐서 연장되거나, 도 28에 도시된 바와 같이, 탄력층(2800)은 단일의 패드 단자(1100)에 걸쳐서 연장될 수 있다.
다른 일 실시예에 있어서, 도 29에 도시된 바와 같이, 상기 탄력층(2900)의 단부(2901)는 완만한 각도로 경사질 수 있다. 이처럼, 상기 탄력층(2900)은 상기 탄력층(2900)의 외면 일부에 소정의 곡률 패턴이 형성된다면 어느 하나에 한정되는 것은 아니다.
한편, 이웃하는 복수의 탄력층(1800, 2000, 2100, 2800, 2900) 사이에는 접착 테이프(550)의 용융된 접착 물질의 유동을 위한 유동 공간이 필요할 수 있다.
도 22는 본 발명의 다른 실시예에 따른 복수의 패드 단자(1100)가 배치된 기판(301)을 도시한 사시도이며, 도 23은 도 22의 한 쌍의 패드 단자(1100)를 도시한 평면도이며, 도 24a는 도 23의 Ⅰ-Ⅰ' 선을 따라 절개 도시한 패드 단자(1100)에 구동 단자(540)가 접속된 것을 도시한 단면도이며, 도 24b는 도 23의 Ⅱ-Ⅱ' 선을 따라 절개 도시한 패드 단자(1100)에 구동 단자(540)가 접속된 것을 도시한 단면도이다.
도 22, 도 23, 도 24a, 및 도 24b를 참조하면, 기판(301)의 패드 영역에는 복수의 패드 단자(1100)가 배치될 수 있다. 각각의 패드 단자(1100)는 하부 도전층(1110) 및 상기 하부 도전층(1110) 상에 배치된 상부 도전층(1120)을 포함한다. 일 실시예에 있어서, 복수의 패드 단자(1100)는 상기 기판(301) 상에 이격되게 배치될 수 있다.
상기 하부 도전층(1110)과 상부 도전층(1120) 사이에는 탄력층(2300)이 배치될 수 있다. 상기 탄력층(2300)은 제 1 탄력층(2310), 상기 제 1 탄력층(2310) 상에 배치된 제 2 탄력층(2320), 및 제 2 탄력층(2320) 상에 배치된 제 3 탄력층(2330)을 포함한다.
상기 1 탄력층(2310)은 기판(301)의 제 1 방향(x 방향)으로 이웃하는 패드 단자(1100)의 각각의 제 2 도전층(1140) 및 이웃하는 한 쌍의 패드 단자(1100) 사이의 간격(d)에 걸쳐서 연장될 수 있다. 상기 제 1 탄력층(2310)은 스트라이프 형상이며, 편평한 면을 포함한다. 도 18의 실시예와는 달리, 상기 제 1 탄력층(2310)의 양 단(2311)은 제 1 방향(x 방향)으로 상기 상부 도전층(1120)의 가장자리 안쪽 내에 위치할 수 있다. 상기 제 1 탄력층(2310)은 유기 물질을 포함할 수 있다.
상기 제 2 탄력층(2320)은 각각의 패드 단자(1100)의 제 1 탄력층(2310) 상의 대응되는 영역에 배치될 수 있다. 상기 제 2 탄력층(2320)은 상기 상부 도전층(1120)이 접촉하는 부분에 곡률 패턴을 포함할 수 있다. 상기 제 2 탄력층(2320)은 각 패드 단자(1100) 상에 서로 이격되게 배치될 수 있다. 다른 일 실시예에 있어서, 상기 제 2 탄력층(2320)은 상기 제 1 탄력층(2310)과 일체형일 수 있다. 상기 제 2 탄력층(2320)은 유기 물질을 포함할 수 있다.
상기 제 3 탄력층(2330)은 상기 제 2 탄력층(2320) 상에 배치될 수 있다. 일 실시예에 있어서, 상기 제 3 탄력층(2330)은 상기 제 1 탄력층(2310)의 윗면과, 상기 제 2 탄력층(2320)의 윗면을 다같이 덮을 수 있다. 다른 일 실시예에 있어서, 상기 제 3 탄력층(2330)은 상기 제 2 탄력층(2320)의 외면만 덮을 수 있다. 상기 제 3 탄력층(2330)은 유기 물질을 포함할 수 있다.
각각의 상부 도전층(1120)은 각각의 하부 도전층(1110)이 배치된 영역 및 상기 탄력층(2300)이 배치된 영역에 연장될 수 있다. 각각의 상부 도전층(1120)은 도 24a의 제 2 도전층(1140)의 일부 영역 및 도 24b의 상기 제 2 도전층(1140)을 덮는 탄력층(2300)이 배치된 영역에 걸쳐서 연장될 수 있다. 이때, 각각의 상부 도전층(1120)은 상기 제 1 탄력층(2310)의 단부(2311)를 덮을 수 있다. 상기 하부 도전층(1110)의 적어도 일부와, 상기 상부 도전층(1120)의 적어도 일부는 상기 탄력층(2300)이 배치되지 않은 영역에서 전기적으로 연결될 수 있다.
이처럼, 제 1 탄력층(2310)을 구비하는 탄력층(2300)은 이웃하는 패드 단자(1100)에 걸쳐서 연장됨에 따라서, 가압력에 기인한 탄력층(2300)의 측부가 파손되는 현상을 미연에 방지할 수 있다.
300...디스플레이 패널
301...기판
302...배리어막 308...게이트 전극
309...층간 절연막 312...보호막
316...픽셀 정의막 313...제 1 전극
331...제 1 절연막 332...제 2 절연막
333...탄력층 401...패드 단자
540...구동 단자 550...접착 테이프
1100...패드 단자 1110...하부 도전층
1120...상부 도전층 1130...제 1 도전층
1140...제 2 도전층 1200...탄력층
1210...제 1 탄력층 1220...제 2 탄력층
1230...제 3 탄력층
302...배리어막 308...게이트 전극
309...층간 절연막 312...보호막
316...픽셀 정의막 313...제 1 전극
331...제 1 절연막 332...제 2 절연막
333...탄력층 401...패드 단자
540...구동 단자 550...접착 테이프
1100...패드 단자 1110...하부 도전층
1120...상부 도전층 1130...제 1 도전층
1140...제 2 도전층 1200...탄력층
1210...제 1 탄력층 1220...제 2 탄력층
1230...제 3 탄력층
Claims (25)
- 기판; 및
상기 기판 상에 배치된 복수의 패드 단자;를 포함하되,
복수의 패드 단자의 각 패드 단자는 적어도 한 층의 하부 도전층과, 상기 하부 도전층 상에 배치된 상부 도전층을 구비하며,
상기 하부 도전층과 상부 도전층 사이에는 상기 하부 도전층의 적어도 일 영역을 덮는 적어도 한 층의 탄력층이 배치되며, 상기 하부 도전층의 적어도 일부 및 상기 상부 도전층의 적어도 일부는 상기 탄력층이 배치되지 않은 영역에서 전기적으로 연결된 디스플레이 장치. - 제 1 항에 있어서,
상기 탄력층은 상기 패드 단자의 상부 도전층의 직접 아래에 배치된 유기 물질을 포함하는 디스플레이 장치. - 제 2 항에 있어서,
상기 하부 도전층은 상기 기판 상의 디스플레이 영역으로부터 인출된 배선에 전기적으로 연결되며, 상기 기판 상에 이격되게 배치되고,
상기 상부 도전층은 상기 하부 도전층 상에 아일랜드형으로 배치된 디스플레이 장치. - 제 2 항에 있어서,
상기 기판 상에는 반도체층, 게이트 전극, 소스 전극, 및 드레인 전극을 구비한 박막 트랜지스터와, 제 1 전극, 발광층, 및 제 2 전극을 구비한 유기 발광 소자와, 복수의 터치 전극을 구비한 터치 센싱 유닛과, 상기 전극들 사이에 각각 개재된 복수의 절연막이 배치되며,
상기 하부 도전층과 상부 도전층은 상기 전극들중 선택된 각각의 전극과 동일한 층에 배치되며, 상기 탄력층은 상기 복수의 절연막중 선택된 적어도 하나의 절연막과 동일한 층에 배치된 디스플레이 장치. - 제 4 항에 있어서,
상기 탄력층에는 적어도 하나의 컨택 홀이 배치되며,
상기 하부 도전층의 적어도 일부 및 상기 상부 도전층의 적어도 일부는 상기 컨택 홀을 통하여 전기적으로 연결된 디스플레이 장치. - 제 5 항에 있어서,
상기 상부 도전층은 상기 컨택 홀을 통하여 하부 도전층이 노출된 영역과, 상기 하부 도전층을 덮는 탄력층이 배치된 영역에 걸쳐서 연장된 디스플레이 장치. - 제 6 항에 있어서,
상기 하부 도전층은 상기 게이트 전극과 동일한 층에 배치되며,
상기 상부 도전층은 상기 소스 전극 및 드레인 전극과 동일한 층에 배치되며,
상기 탄력층은 상기 게이트 전극과, 소스 전극 및 드레인 전극 사이에 개재된 층간 절연막과 동일한 층에 배치된 디스플레이 장치. - 제 6 항에 있어서,
상기 하부 도전층은 상기 게이트 전극과 동일한 층에 배치되며,
상기 상부 도전층은 상기 제 1 전극과 동일한 층에 배치되며,
상기 탄력층은 제 1 탄력층 및 제 2 탄력층을 구비하며,
상기 제 1 탄력층은 상기 게이트 전극과, 소스 전극 및 드레인 전극 사이에 개재된 층간 절연막과 동일한 층에 배치되며, 상기 제 2 탄력층은 상기 층간 절연막 상에 배치되며, 상기 소스 전극 및 드레인 전극을 덮는 보호막과 동일한 층에 배치된 디스플레이 장치. - 제 6 항에 있어서,
상기 하부 도전층은 상기 컨택 홀을 통하여 상기 하부 도전층이 노출되는 영역과 대응되는 크기를 가지며, 상기 하부 도전층과 상부 도전층이 컨택하는 부분에 대응되는 하부 도전층의 가장자리는 상기 탄력층으로 덮는 디스플레이 장치. - 제 4 항에 있어서,
상기 상부 도전층은 하부 도전층이 배치된 영역 및 상기 탄력층이 배치된 영역에 걸쳐서 연장되며,
적어도 한 층의 탄력층은 상기 상부 도전층이 접촉하는 부분에 곡률 패턴을 포함하는 디스플레이 장치. - 제 10 항에 있어서,
상기 하부 도전층은 제 1 도전층 및 상기 제 1 도전층 상에 배치된 제 2 도전층을 포함하며, 상기 제 1 도전층과 제 2 도전층은 상기 제 1 도전층의 적어도 일 부분을 덮는 절연막의 컨택 홀을 통하여 전기적으로 연결되며,
상기 탄력층은 상기 절연막의 컨택 홀을 통하여 노출된 제 2 도전층의 적어도 일부를 덮으며,
상기 상부 도전층은 상기 탄력층 상에 배치되며, 상기 탄력층이 배치되지 않은 영역에서 상기 제 2 도전층에 전기적으로 연결된 디스플레이 장치. - 제 11 항에 있어서,
상기 제 1 도전층은 상기 게이트 전극과 동일한 층에 배치되며,
상기 제 2 도전층은 상기 소스 전극 및 드레인 전극과 동일한 층에 배치되며,
상기 탄력층은 복수이며, 상기 게이트 전극과, 소스 전극 및 드레인 전극 사이에 개재된 층간 절연막, 상기 소스 전극 및 드레인 전극을 덮는 보호막, 서브 픽셀 영역을 한정하는 픽셀 정의막, 및 상기 터치 전극을 덮는 터치 전극용 절연막중 선택된 복수의 절연막과 동일한 층에 배치되며,
상기 상부 도전층은 상기 터치 전극과 동일한 층에 배치된 디스플레이 장치. - 제 10 항에 있어서,
상기 탄력층은 적층된 복수의 탄력층을 포함하며,
복수의 탄력층중 어느 한 층의 탄력층은 곡률 패턴을 포함하는 디스플레이 장치. - 제 13 항에 있어서,
상기 탄력층은,
상기 하부 도전층 상에 배치되며, 편평한 면을 가지는 제 1 탄력층;
상기 제 1 탄력층 상에 배치되며, 상기 곡률 패턴을 가지는 적어도 하나의 제 2 탄력층; 및
상기 제 2 탄력층 상에 배치되며, 상기 제 2 탄력층을 덮는 제 3 탄력층;을 포함하는 디스플레이 장치. - 제 14 항에 있어서,
상기 제 2 탄력층은 복수이며, 각각의 제 2 탄력층은 상기 제 1 탄력층 상에 이격되게 배치된 디스플레이 장치. - 제 15 항에 있어서,
각각의 제 2 탄력층은 반구체, 또는, 반타원체 형상을 포함하는 디스플레이 장치. - 제 15 항에 있어서,
각각의 제 2 탄력층은 만곡된 횡단면을 가지며, 상기 기판의 일 방향으로 연장된 스트라이프 형상을 포함하는 디스플레이 장치. - 제 17 항에 있어서,
복수의 제 2 탄력층중 최외곽에 배치된 제 2 탄력층은 상기 제 1 탄력층의 가장자리를 덮는 디스플레이 장치. - 제 14 항에 있어서,
상기 제 1 탄력층, 제 2 탄력층, 제 3 탄력층중 선택된 복수의 탄력층은 일체형인 디스플레이 장치. - 제 14 항에 있어서,
복수의 패드 단자는 상기 기판 상에 이격되게 배치되며,
복수의 탄력층중 어느 한 층의 탄력층은 이웃하는 패드 단자에 걸쳐서 연장되며, 연장된 탄력층은 이웃하는 패드 단자의 각 하부 도전층 및 이웃하는 한 쌍의 패드 단자 사이의 간격에 걸쳐서 연장된 디스플레이 장치. - 제 20 항에 있어서,
상기 연장된 탄력층은 상기 상부 도전층 및 하부 도전층이 연장된 방향에 교차하는 방향으로 연장된 디스플레이 장치. - 제 20 항에 있어서,
상기 연장된 탄력층은 제 1 탄력층에 대응되며,
상기 제 2 탄력층은 각 패드 단자의 제 1 탄력층 상에 배치되며,
상기 제 3 탄력층은 제 1 탄력층, 제 2 탄력층, 및 이웃하는 패드 단자 사이의 간격에 걸쳐서 연장된 디스플레이 장치. - 제 22 항에 있어서,
상기 제 1 탄력층의 양 단은 상기 상부 도전층의 가장자리 바깥으로 돌출되며, 상기 제 1 탄력층의 돌출된 영역에는 상기 상부 도전층이 덮지 않은 디스플레이 장치. - 제 22 항에 있어서,
상기 제 1 탄력층의 양 단은 상기 상부 도전층의 가장자리 안쪽 내에 위치하며, 상기 제 1 탄력층의 양 단은 상기 상부 도전층이 덮는 디스플레이 장치. - 제 13 항에 있어서,
상기 하부 도전층은 상기 게이트 전극, 소스 전극, 드레인 전극, 제 1 전극, 및 제 2 전극중 선택된 적어도 하나의 전극과 동일한 층에 배치되며,
상기 탄력층은 상기 소스 전극 및 드레인 전극을 덮는 층간 절연막, 상기 소스 전극 및 드레인 전극을 덮는 보호막, 상기 서브 픽셀 영역을 한정하는 픽셀 정의막, 상기 터치 전극을 덮는 터치 전극용 절연막중 선택된 복수의 절연막과 동일한 층에 배치되며,
상기 상부 도전층은 상기 터치 전극과 동일한 층에 배치된 디스플레이 장치.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US15/617,420 US10510821B2 (en) | 2016-06-10 | 2017-06-08 | Display device |
| CN201710435954.9A CN107492565B (zh) | 2016-06-10 | 2017-06-09 | 显示装置 |
| KR1020220098783A KR102575480B1 (ko) | 2016-06-10 | 2022-08-08 | 디스플레이 장치 |
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020160072711 | 2016-06-10 | ||
| KR20160072711 | 2016-06-10 | ||
| KR1020160131614 | 2016-10-11 | ||
| KR1020160131614A KR20170140754A (ko) | 2016-06-10 | 2016-10-11 | 디스플레이 장치 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020220098783A Division KR102575480B1 (ko) | 2016-06-10 | 2022-08-08 | 디스플레이 장치 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20170140764A true KR20170140764A (ko) | 2017-12-21 |
Family
ID=60936061
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020160131614A KR20170140754A (ko) | 2016-06-10 | 2016-10-11 | 디스플레이 장치 |
| KR1020170044401A KR20170140764A (ko) | 2016-06-10 | 2017-04-05 | 디스플레이 장치 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020160131614A KR20170140754A (ko) | 2016-06-10 | 2016-10-11 | 디스플레이 장치 |
Country Status (1)
| Country | Link |
|---|---|
| KR (2) | KR20170140754A (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102508016B1 (ko) | 2021-05-06 | 2023-03-10 | 주식회사와이테크 | 페라이트 층을 포함한 ltcc 이종접합 모듈 및 제조방법 |
| KR102407086B1 (ko) | 2021-05-06 | 2022-06-10 | 주식회사와이테크 | 혼, 패치 안테나 내장형 LTCC AiP |
-
2016
- 2016-10-11 KR KR1020160131614A patent/KR20170140754A/ko unknown
-
2017
- 2017-04-05 KR KR1020170044401A patent/KR20170140764A/ko active Application Filing
Also Published As
| Publication number | Publication date |
|---|---|
| KR20170140754A (ko) | 2017-12-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10510821B2 (en) | Display device | |
| US11094912B2 (en) | Flexible display apparatus | |
| US10748853B2 (en) | Flexible display device | |
| US20210193777A1 (en) | Display substrate and display device | |
| KR102654925B1 (ko) | 디스플레이 장치 및 이의 제조 방법 | |
| KR102432349B1 (ko) | 플렉서블 디스플레이 장치 | |
| JP5670994B2 (ja) | 有機発光表示装置及びその製造方法 | |
| US11907458B2 (en) | Sensing device | |
| KR20170080799A (ko) | 플렉서블 디스플레이 장치 | |
| KR20170065058A (ko) | 플렉서블 디스플레이 장치 | |
| TWI747914B (zh) | 顯示設備 | |
| JP2017151371A (ja) | 表示装置 | |
| CN113838871A (zh) | 显示面板及显示装置 | |
| KR20170140764A (ko) | 디스플레이 장치 | |
| US9905631B2 (en) | Display device | |
| KR102575480B1 (ko) | 디스플레이 장치 | |
| US20240184389A1 (en) | Electronic device | |
| CN215680696U (zh) | 显示面板及显示装置 | |
| KR20230050133A (ko) | 표시 장치 | |
| KR20230011243A (ko) | 표시 장치 및 표시 장치의 제조방법 | |
| CN117119849A (zh) | 显示面板和显示装置 | |
| CN111915998A (zh) | 微型发光二极管显示面板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| X091 | Application refused [patent] | ||
| AMND | Amendment | ||
| X601 | Decision of rejection after re-examination | ||
| A107 | Divisional application of patent |