KR20170139213A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20170139213A
KR20170139213A KR1020160071257A KR20160071257A KR20170139213A KR 20170139213 A KR20170139213 A KR 20170139213A KR 1020160071257 A KR1020160071257 A KR 1020160071257A KR 20160071257 A KR20160071257 A KR 20160071257A KR 20170139213 A KR20170139213 A KR 20170139213A
Authority
KR
South Korea
Prior art keywords
line
transistor
gate electrode
display device
data line
Prior art date
Application number
KR1020160071257A
Other languages
English (en)
Other versions
KR102477982B1 (ko
Inventor
최준원
변창수
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020160071257A priority Critical patent/KR102477982B1/ko
Priority to US15/600,909 priority patent/US10497720B2/en
Priority to EP20166540.3A priority patent/EP3693996B1/en
Priority to EP17174235.6A priority patent/EP3255672B1/en
Priority to CN201911299252.8A priority patent/CN110930948B/zh
Priority to CN201710412906.8A priority patent/CN107481672B/zh
Publication of KR20170139213A publication Critical patent/KR20170139213A/ko
Priority to US16/696,567 priority patent/US10998346B2/en
Priority to US17/237,646 priority patent/US11476284B2/en
Application granted granted Critical
Publication of KR102477982B1 publication Critical patent/KR102477982B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0242—Compensation of deficiencies in the appearance of colours

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Geometry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

한 실시예에 따른 표시 장치는 구동 게이트 전극, 상기 구동 게이트 전극과 이격되어 있으며 제1 방향으로 연장되어 있는 스캔선, 상기 스캔선과 교차하며 데이터 신호를 전달하는 제1 데이터선, 상기 스캔선과 교차하며 구동 전압을 전달하는 구동 전압선, 상기 구동 게이트 전극과 중첩하는 제1 채널 영역, 그리고 상기 제1 데이터선과 중첩하는 차폐부를 포함하는 반도체 부재, 그리고 상기 제1 방향으로 연장된 본선부 및 상기 제1 방향과 교차하는 제2 방향으로 뻗는 제1 부분을 포함하는 우회부를 포함하는 제어선을 포함하고, 상기 반도체 부재는 상기 우회부의 상기 제1 부분과 중첩하는 제2 채널 영역을 포함한다.

Description

표시 장치{DISPLAY DEVICE}
본 개시는 표시 장치에 관한 것으로, 더 구체적으로는 유기 발광 표시 장치에 관한 것이다.
표시 장치는 영상을 표시하는 단위인 복수의 화소를 포함한다. 특히 유기 발광 표시 장치의 화소는 캐소드, 애노드 및 유기 발광층을 포함하는 유기 발광 다이오드, 그리고 유기 발광 다이오드를 구동하기 위한 복수의 트랜지스터(transistor) 및 적어도 하나의 커패시터(capacitor)를 포함할 수 있다.
유기 발광 표시 장치의 유기 발광 다이오드는 두 개의 전극과 그 사이에 위치하는 유기 발광층을 포함하며, 두 전극 중 한 전극인 캐소드(cathode)로부터 주입된 전자(electron)와 다른 한 전극인 애노드(anode)로부터 주입된 정공(hole)이 유기 발광층에서 결합하여 여기자(exciton)를 형성하고, 여기자가 에너지를 방출하면서 발광할 수 있다.
복수의 트랜지스터는 적어도 하나의 스위칭 트랜지스터 및 구동 트랜지스터를 포함한다. 적어도 하나의 스위칭 소자는 스캔 신호에 따라 데이터 신호를 인가받고 이에 따른 전압을 구동 트랜지스터에 전달할 수 있다. 구동 트랜지스터는 유기 발광 다이오드에 직접적 또는 간접적으로 연결되어 유기 발광 다이오드에 전달되는 전류의 양을 제어할 수 있다.
커패시터는 구동 트랜지스터의 구동 게이트 전극에 연결되어 구동 게이트 전극의 전압을 유지하는 역할을 한다.
데이터선은 시간에 따라 바뀔 수 있는 데이터 신호를 전달하므로, 데이터선이 주변에 위치하는 도전체와 기생 커패시터를 형성하면 데이터 전압의 변화에 의해 도전체의 전압에 변동이 생길 수 있다. 특히 화소의 휘도에 영향을 주는 구동 트랜지스터의 구동 게이트 전극 또는 이에 연결된 도전체의 전압이 그에 인접한 데이터선이 전달하는 데이터 신호의 영향으로 바뀌면 화소의 휘도가 변하여 크로스톡(crosstalk)과 같은 화질 불량이 발생할 수 있다.
본 기재는 표시 장치에서 크로스톡과 같은 화질 불량이 발생하는 것을 줄이기 위한 것이다. 또한 본 기재는 데이터 신호에 불필요한 변화가 생기는 것을 방지하여 표시 장치가 표시하는 영상에 색편차, 얼룩 등의 표시 불량이 발생기는 것을 막기 위한 것이기도 하다. 또한 본 기재는 화소가 포함하는 커패시터의 용량을 높이고 공정 마진을 높여 표시 장치의 품질을 향상하기 위한 것이기도 하다.
한 실시예에 따른 표시 장치는 구동 게이트 전극, 상기 구동 게이트 전극과 이격되어 있으며 제1 방향으로 연장되어 있는 스캔선, 상기 스캔선과 교차하며 데이터 신호를 전달하는 제1 데이터선, 상기 스캔선과 교차하며 구동 전압을 전달하는 구동 전압선, 상기 구동 게이트 전극과 중첩하는 제1 채널 영역, 그리고 상기 제1 데이터선과 중첩하는 차폐부를 포함하는 반도체 부재, 그리고 상기 제1 방향으로 연장된 본선부 및 상기 제1 방향과 교차하는 제2 방향으로 뻗는 제1 부분을 포함하는 우회부를 포함하는 제어선을 포함하고, 상기 반도체 부재는 상기 우회부의 상기 제1 부분과 중첩하는 제2 채널 영역을 포함한다.
상기 반도체 부재는 상기 차폐부와 상기 제1 채널 영역 사이를 연결하며 상기 제2 채널 영역을 포함하는 제1 연결부를 포함하고, 상기 제1 연결부는 상기 우회부의 상기 제1 부분과 교차할 수 있다.
상기 차폐부는 상기 구동 전압선과 연결되어 구동 전압을 인가받을 수 있다.
상기 우회부의 상기 제1 부분은 평면상 상기 차폐부와 상기 구동 게이트 전극 사이에 위치하는 부분을 포함할 수 있다.
상기 우회부의 상기 제1 부분은 적어도 한 번 꺾여 있는 굴곡부를 포함할 수 있다.
상기 차폐부는 상기 굴곡부에 인접한 오목부를 포함할 수 있다.
상기 우회부는 상기 제1 부분에 연결되어 있으며 상기 제1 방향에 나란하게 뻗는 제2 부분을 더 포함할 수 있다.
상기 제2 채널 영역은 상기 우회부의 상기 굴곡부와 상기 제2 부분 사이에 위치할 수 있다.
상기 우회부의 상기 제2 부분은 평면상 상기 차폐부와 상기 스캔선 사이에 위치할 수 있다.
상기 우회부의 상기 제2 부분은 상기 제1 데이터선과 교차할 수 있다.
상기 반도체 부재는 상기 차폐부와 연결되어 있는 제2 연결부를 더 포함하고, 상기 구동 전압선은 상기 제2 연결부와 상기 구동 전압선 사이에 위치하는 절연막의 접촉 구멍을 통해 상기 제2 연결부와 연결되어 있을 수 있다.
상기 구동 게이트 전극은 평면상 상기 스캔선과 상기 제어선의 상기 본선부 사이에 위치할 수 있다.
상기 구동 전압선은 상기 제1 방향으로 확장되어 상기 구동 게이트 전극과 중첩하여 커패시터를 형성하는 확장부를 포함할 수 있다.
상기 제1 데이터선과 인접하는 제2 데이터선을 더 포함하고, 상기 차폐부는 상기 제1 및 제2 데이터선 모두와 중첩할 수 있다.
상기 제1 데이터선에 나란하게 뻗는 제3 데이터선을 더 포함하고, 상기 제1 데이터선과 상기 제3 데이터선 사이에 두 개의 상기 구동 게이트 전극이 위치하고, 상기 두 개의 구동 게이트 전극과 각각 중첩하는 두 개의 상기 확장부는 서로 연결되어 있을 수 있다.
상기 우회부는 상기 차폐부의 주변을 따라 뻗으며 상기 차폐부와 이격되어 있을 수 있다.
상기 차폐부는 상기 제1 데이터선과 중첩하지 않는 오목부를 포함하고, 상기 오목부는 상기 본선부의 가상의 연장선 상에 위치할 수 있다.
상기 반도체 부재는 상기 구동 게이트 전극을 기준으로 상기 제2 채널 영역의 반대쪽에 위치하는 세로부를 더 포함하고, 상기 세로부는 상기 본선부와 교차하는 부분을 포함할 수 있다.
본 기재의 실시예에 따르면, 표시 장치에서 크로스톡과 같은 화질 불량이 발생하는 것을 줄일 수 있다. 또한 데이터 신호에 불필요한 변화가 생기는 것을 방지하여 표시 장치가 표시하는 영상에 색편차, 얼룩 등의 표시 불량이 발생기는 것을 막을 수 있다. 또한 화소가 포함하는 커패시터의 용량을 높이고 공정 마진을 높여 표시 장치의 품질을 향상할 수 있다.
도 1은 한 실시예에 따른 표시 장치의 개략적인 배치도이고,
도 2는 한 실시예에 따른 표시 장치의 한 화소에 대한 회로도이고,
도 3은 한 실시예에 따른 표시 장치의 화소에 인가되는 신호의 타이밍도이고,
도 4는 한 실시예에 따른 표시 장치의 인접한 두 화소에 대한 배치도이고,
도 5는 한 실시예에 따른 표시 장치의 인접한 네 화소에 대한 배치도이고,
도 6은 도 4에 도시한 표시 장치를 VI-VIa 선을 따라 잘라 도시한 단면도이고,
도 7은 도 4에 도시한 표시 장치를 VII-VIIa 선을 따라 잘라 도시한 단면도이고,
도 8은 도 4에 도시한 표시 장치를 VIII-VIIIa 선을 따라 잘라 도시한 단면도이고,
도 9 및 도 10은 각각 한 실시예에 따른 표시 장치의 인접한 두 화소에 대한 배치도이고,
도 11은 한 실시예에 따른 표시 장치의 한 화소에 대한 회로도이고,
도 12는 한 실시예에 따른 표시 장치의 화소에 인가되는 신호의 타이밍도이고,
도 13은 한 실시예에 따른 표시 장치의 인접한 두 화소에 대한 배치도이고,
도 14는 한 실시예에 따른 표시 장치의 인접한 네 화소에 대한 배치도이고,
도 15는 한 실시예에 따른 표시 장치의 인접한 두 화소에 대한 배치도이다.
이하, 첨부한 도면을 참고로 하여 본 발명의 여러 실시예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예들에 한정되지 않는다.
본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다.
도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다. 도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 그리고 도면에서, 설명의 편의를 위해, 일부 층 및 영역의 두께를 과장되게 나타내었다.
층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 또는 "상에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다. 또한, 기준이 되는 부분 "위에" 또는 "상에" 있다고 하는 것은 기준이 되는 부분의 위 또는 아래에 위치하는 것이고, 반드시 중력 반대 방향 쪽으로 "위에" 또는 "상에" 위치하는 것을 의미하는 것은 아니다.
명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함" 한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
명세서 전체에서, "평면상"이라 할 때, 이는 대상 부분의 주면(main surface)을 위에서 보았을 때를 의미하며, "단면상"이라 할 때, 이는 대상 부분을 수직으로 자른 단면을 옆에서 보았을 때를 의미한다.
이제, 도 1을 참조하여 한 실시예에 따른 표시 장치에 대하여 설명한다.
도 1은 한 실시예에 따른 표시 장치의 개략적인 배치도이다.
도 1을 참조하면, 한 실시예에 따른 표시 장치는 표시 패널(100), 제1 구동부(200) 및 제2 구동부(300)를 포함한다.
표시 패널(100)은 영상을 표시할 수 있는 표시 영역(DA)을 포함한다. 표시 영역(DA)은 복수의 화소(PX) 및 복수의 신호선(151, 152, 153, 171, 172)을 포함한다. 하나의 화소(PX)는 영상을 표시하는 최소 단위로서, 표시 장치는 복수의 화소(PX)를 통해 영상을 표시할 수 있다.
화소(PX)는 복수의 신호선(151, 152, 153, 171, 172)에 연결되어 있는 복수의 트랜지스터(도시하지 않음), 커패시터(도시하지 않음) 및 유기 발광 다이오드(도시하지 않음)를 포함할 수 있다.
신호선(151, 152, 153, 171, 172)은 복수의 스캔선(151, 152), 복수의 제어선(153), 복수의 데이터선(171), 그리고 복수의 구동 전압선(172)을 포함할 수 있다.
복수의 스캔선(151, 152)은 스캔 신호를 전달할 수 있다. 스캔 신호는 화소(PX)가 포함하는 적어도 하나의 트랜지스터를 턴온/턴오프할 수 있는 게이트 온 전압 및 게이트 오프 전압을 전달할 수 있다. 한 화소(PX)에 연결되어 있는 스캔선(151, 152)은 현 스캔선(present scan line)(151) 및 현 스캔선(151)과 다른 타이밍에 게이트 온 전압을 전달할 수 있는 전단 스캔선(previous scan line)(152)을 포함할 수 있다. 특히 전단 스캔선(152)은 현 스캔선보다 이전 타이밍에 게이트 온 전압을 전달할 수 있다.
복수의 스캔선(151, 152)은 대체로 제1 방향(Dr1)에 나란하게 뻗을 수 있다.
제어선(153)은 제어 신호를 전달할 수 있으며, 특히 화소(PX)가 포함하는 유기 발광 다이오드의 발광을 제어할 수 있는 발광 제어 신호를 전달할 수 있다. 제어선(153)이 전달하는 제어 신호는 게이트 온 전압 및 게이트 오프 전압을 전달할 수 있으며 스캔선(151, 152)이 전달하는 스캔 신호와 다른 파형을 가질 수 있다.
제어선(153)은 일정한 방향으로 뻗지 않고 규칙적으로 굴곡되어 있다. (well type) 특히 도 1에 도시한 바와 같이 일정한 피치를 가지고 규칙적으로 형태가 바뀔 수 있다. 일정한 피치는 하나 이상의 화소(PX)의 제1 방향(Dr1)의 폭과 같을 수 있다. 특히, 제1 방향(Dr1)으로 반복되는 n개(n은 1 이상의 자연수)의 화소(PX)로 이루어진 반복 단위가 있을 경우, 하나 이상의 화소(PX)의 제1 방향(Dr1)의 폭은 반복 단위의 피치일 수 있다. 도 1은 제어선(153)이 하나의 화소(PX)의 제1 방향(Dr1)의 폭을 단위로 규칙적으로 굴곡되어 있는 예를 도시하나, 본 발명이 이에 한정되는 것은 아니다.
더 구체적으로, 제어선(153)은 대체로 제1 방향(Dr1)에 나란하게 뻗는 복수의 이격된 본선부(main line portion)(153a), 그리고 인접한 두 개의 본선부(153a) 사이에 위치하는 우회부(detour portion)(153b)를 포함할 수 있다.
우회부(153b)는 인접한 두 본선부(153a)의 서로 마주하는 두 끝 부분과 각각 연결되어 있다. 우회부(153b)는, 예를 들어, 인접한 두 본선부(153a)의 마주하는 두 끝 부분과 각각 연결되어 있는 한 쌍의 제1 부분(53) 및 한 쌍의 제1 부분(53) 사이에 위치하며 한 쌍의 제1 부분(53)을 연결하는 제2 부분(54)을 포함할 수 있다. 제1 부분(53)은 제1 방향(Dr1)에 교차하는 방향인 제2 방향(Dr2)에 대체로 나란하게 뻗을 수 있고, 제2 부분(54)은 대체로 제1 방향(Dr1)에 나란하게 뻗을 수 있으나, 본 발명이 이에 한정되는 것은 아니다. 본 기재에서 제2 방향(Dr2)은 제1 방향(Dr1)에 수직일 수 있다. 제2 부분(54)은 현 스캔선(151)과 이격되어 있고 현 스캔선(151)에 대략 나란하게 뻗을 수 있으나 이에 한정되는 것은 아니다. 도 1에서 도시하지 않았으나 제1 부분(53)은 적어도 한 번 꺾여 있는 굴곡부를 포함할 수 있다.
서로 연결되어 있는 하나의 본선부(153a) 및 하나의 우회부(153b)는 하나의 단위가 되어 제1 방향(Dr1)으로 반복적으로 배열될 수 있다. 한 우회부(153b)의 제2 부분(54)의 중심과 인접한 우회부(153b)의 제2 부분(54)의 중심 사이의 거리는 하나 이상의 화소(PX)의 제1 방향(Dr1)의 폭과 같을 수 있다.
데이터선(171)은 데이터 신호를 전달하고, 대체로 제2 방향(Dr2)에 나란하게 뻗어 스캔선(151, 152)과 교차할 수 있다.
구동 전압선(172)은 구동 전압(ELVDD)을 전달하고, 대체로 제2 방향(Dr2)에 나란하게 뻗어 스캔선(151, 152)과 교차할 수 있다.
도 1을 참조하면, 제어선(153)의 본선부(153a)는 데이터선(171)과 중첩하는 부분을 포함하지 않고, 제어선(153)의 우회부(153b)가 데이터선(171)과 교차하거나 중첩하는 부분을 포함할 수 있다. 즉, 제어선(153)은 제1 방향(Dr1)에 대체로 나란하게 뻗다가 데이터선(171)과 인접한 곳에서 꺾여 우회부(153b)를 이룰 수 있다. 더 구체적으로, 제어선(153)의 한 우회부(153b)가 포함하는 한 쌍의 제1 부분(53) 사이에 데이터선(171)이 위치하고, 우회부(153b)의 제2 부분(54)이 데이터선(171)과 교차하며 중첩할 수 있다.
제1 구동부(200) 및 제2 구동부(300)는 복수의 신호선(151, 152, 153, 171, 172)에 각각의 신호를 전달할 수 있다. 예를 들어, 제1 구동부(200)는 복수의 스캔선(151, 152)에 스캔 신호를 전달하는 스캔 구동부를 포함할 수 있고, 제2 구동부(300)는 데이터선(171)에 데이터 신호를 전달하는 데이터 구동부를 포함할 수 있다.
제1 구동부(200)는 화소(PX)가 포함하는 복수의 트랜지스터와 함께 표시 패널(100) 위에 직접 형성되어 있거나 적어도 하나의 구동 회로 칩의 형태로 표시 패널(100) 위에 부착되어 있을 수 있다. 이와 달리 제1 구동부(200)는 표시 패널(100)에 연결된 인쇄 회로 필름 위에 부착되어 표시 패널(100)에 신호를 전달할 수도 있다. 표시 패널(100) 위에 위치하는 제1 구동부(200) 또는 인쇄 회로 필름은 표시 영역(DA) 주변에 위치하는 주변 영역(도시하지 않음)에 위치할 수 있다.
도 1과 함께 도 2 및 도 3을 참조하여 한 실시예에 따른 표시 장치의 구체적인 구조 및 동작에 대하여 설명한다.
도 2는 한 실시예에 따른 표시 장치의 한 화소에 대한 회로도이고, 도 3은 한 실시예에 따른 표시 장치의 화소에 인가되는 신호의 타이밍도이다.
도 2를 참조하면, 본 실시예에 따른 표시 장치는 유기 발광 표시 장치로서, 하나의 화소(PX)는 복수의 신호선(151, 152, 153, 171, 172)에 연결되어 있는 복수의 트랜지스터(T1, T2, T3, T4, T5, T6, T7), 커패시터(Cst), 그리고 유기 발광 다이오드(OLED)를 포함할 수 있다. 하나의 화소(PX)는 하나의 유기 발광 다이오드를 포함할 수 있다.
트랜지스터(T1, T2, T3, T4, T5, T6, T7)는 제1 트랜지스터(T1), 제2 트랜지스터(T2), 제3 트랜지스터(T3), 제4 트랜지스터(T4), 제5 트랜지스터(T5), 제6 트랜지스터(T6) 및 제7 트랜지스터(T7)를 포함할 수 있다.
현 스캔선(151)은 제2 트랜지스터(T2) 및 제3 트랜지스터(T3)에 스캔 신호(Sn)를 전달할 수 있고, 전단 스캔선(152)은 제4 트랜지스터(T4) 및 제7 트랜지스터(T7)에 전단 스캔 신호(Sn-1)를 전달할 수 있으며, 제어선(153)은 제5 트랜지스터(T5) 및 제6 트랜지스터(T6)에 발광 제어 신호(EM)를 전달할 수 있다.
제1 트랜지스터(T1)의 게이트 전극(G1)은 커패시터(Cst)의 일단(Cst1)과 연결되어 있고, 제1 트랜지스터(T1)의 소스 전극(S1)은 제5 트랜지스터(T5)를 경유하여 구동 전압선(172)과 연결되어 있으며, 제1 트랜지스터(T1)의 드레인 전극(D1)은 제6 트랜지스터(T6)를 경유하여 유기 발광 다이오드(OLED)의 애노드(anode)와 전기적으로 연결되어 있다. 제1 트랜지스터(T1)는 제2 트랜지스터(T2)의 스위칭 동작에 따라 데이터선(171)이 전달하는 데이터 신호(Dm)를 전달받아 유기 발광 다이오드(OLED)에 구동 전류(Id)를 공급할 수 있다.
제2 트랜지스터(T2)의 게이트 전극(G2)은 현 스캔선(151)과 연결되어 있고, 제2 트랜지스터(T2)의 소스 전극(S2)은 데이터선(171)과 연결되어 있으며, 제2 트랜지스터(T2)의 드레인 전극(D2)은 제1 트랜지스터(T1)의 소스 전극(S1)과 연결되어 있으면서 제5 트랜지스터(T5)을 경유하여 구동 전압선(172)과 연결되어 있다. 제2 트랜지스터(T2)는 현 스캔선(151)을 통해 전달받은 스캔 신호(Sn)에 따라 턴온되어 데이터선(171)으로부터 전달된 데이터 신호(Dm)를 제1 트랜지스터(T1)의 소스 전극(S1)으로 전달할 수 있다.
제3 트랜지스터(T3)의 게이트 전극(G3)은 현 스캔선(151)에 연결되어 있고, 제3 트랜지스터(T3)의 소스 전극(S3)은 제1 트랜지스터(T1)의 드레인 전극(D1)과 연결되어 있으면서 제6 트랜지스터(T6)를 경유하여 유기 발광 다이오드(OLED)의 애노드와 연결되어 있다. 제3 트랜지스터(T3)의 드레인 전극(D3)은 제4 트랜지스터(T4)의 드레인 전극(D4), 커패시터(Cst)의 일단(Cst1) 및 제1 트랜지스터(T1)의 게이트 전극(G1)에 함께 연결되어 있다. 제3 트랜지스터(T3)는 현 스캔선(151)을 통해 전달받은 스캔 신호(Sn)에 따라 턴온되어 제1 트랜지스터(T1)의 게이트 전극(G1)과 드레인 전극(D1)을 서로 연결하여 제1 트랜지스터(T1)를 다이오드 연결시킬 수 있다.
제4 트랜지스터(T4)의 게이트 전극(G4)은 전단 스캔선(152)과 연결되어 있고, 제4 트랜지스터(T4)의 소스 전극(S4)은 초기화 전압(Vint) 단자와 연결되어 있으며, 제4 트랜지스터(T4)의 드레인 전극(D4)은 제3 트랜지스터(T3)의 드레인 전극(D3)을 거쳐 커패시터(Cst)의 일단(Cst1) 및 제1 트랜지스터(T1)의 게이트 전극(G1)에 함께 연결되어 있다. 제4 트랜지스터(T4)는 전단 스캔선(152)을 통해 전달받은 전단 스캔 신호(Sn-1)에 따라 턴온되어 초기화 전압(Vint)을 제1 트랜지스터(T1)의 게이트 전극(G1)에 전달하여 제1 트랜지스터(T1)의 게이트 전극(G1)의 전압을 초기화시키는 초기화 동작을 수행할 수 있다.
제5 트랜지스터(T5)의 게이트 전극(G5)은 제어선(153)과 연결되어 있으며, 제5 트랜지스터(T5)의 소스 전극(S5)은 구동 전압선(172)과 연결되어 있고, 제5 트랜지스터(T5)의 드레인 전극(D5)은 제1 트랜지스터(T1)의 소스 전극(S1) 및 제2 트랜지스터(T2)의 드레인 전극(D2)에 연결되어 있다.
제6 트랜지스터(T6)의 게이트 전극(G6)은 제어선(153)과 연결되어 있으며, 제6 트랜지스터(T6)의 소스 전극(S6)은 제1 트랜지스터(T1)의 드레인 전극(D1) 및 제3 트랜지스터(T3)의 소스 전극(S3)과 연결되어 있고, 제6 트랜지스터(T6)의 드레인 전극(D6)은 유기 발광 다이오드(OLED)의 애노드와 전기적으로 연결되어 있다. 제5 트랜지스터(T5) 및 제6 트랜지스터(T6)는 제어선(153)을 통해 전달받은 발광 제어 신호(EM)에 따라 동시에 턴온되고 이를 통해 구동 전압(ELVDD)이 다이오드 연결된 제1 트랜지스터(T1)를 통해 보상되어 유기 발광 다이오드(OLED)에 전달될 수 있다.
제7 트랜지스터(T7)의 게이트 전극(G7)은 전단 스캔선(152)과 연결되어 있고, 제7 트랜지스터(T7)의 소스 전극(S7)은 제6 트랜지스터(T6)의 드레인 전극(D6) 및 유기 발광 다이오드(OLED)의 애노드에 함께 연결되어 있고, 제7 트랜지스터(T7)의 드레인 전극(D7)은 초기화 전압(Vint) 단자 및 제4 트랜지스터(T4)의 소스 전극(S4)에 함께 연결되어 있다. 이와 달리 제7 트랜지스터(T7)의 게이트 전극(G7)은 별도의 제어선(도시하지 않음)에 연결되어 있을 수도 있다.
트랜지스터(T1, T2, T3, T4, T5, T6, T7)는 PMOS 등의 P형 채널 트랜지스터일 수 있으나, 본 발명은 이에 한정되는 것은 아니고, 트랜지스터(T1, T2, T3, T4, T5, T6, T7) 중 적어도 하나가 N형 채널 트랜지스터일 수도 있다.
커패시터(Cst)의 일단(Cst1)은 앞에서 설명한 바와 같이 제1 트랜지스터(T1)의 게이트 전극(G1)과 연결되어 있고, 타단(Cst2)은 구동 전압선(172)과 연결되어 있다. 유기 발광 다이오드(OLED)의 캐소드(cathode)는 공통 전압(ELVSS)을 전달하는 공통 전압(ELVSS) 단자와 연결되어 있다.
한 실시예에 따른 화소(PX)의 구조는 도 2에 도시한 구조에 한정되는 것은 아니고 한 화소(PX)가 포함하는 트랜지스터의 수와 커패시터의 수 및 연결 관계는 다양하게 변형 가능하다.
그러면, 도 2와 함께 도 3을 참조하여 한 실시예에 따른 표시 장치의 구동 방법에 대해 설명한다. 본 기재에서는 트랜지스터(T1, T2, T3, T4, T5, T6, T7)가 P형 채널 트랜지스터인 예를 기준으로 설명한다.
초기화 기간 동안 전단 스캔선(152)을 통해 로우 레벨(low level)의 전단 스캔 신호(Sn-1)가 공급된다.　 그러면, 로우 레벨의 전단 스캔 신호(Sn-1)에 대응하여 제4 트랜지스터(T4)가 턴온되며, 제4 트랜지스터(T4)를 통해 초기화 전압(Vint)이 제1 트랜지스터(T1)의 게이트 전극(G1)에 연결되고, 초기화 전압(Vint)에 의해 제1 트랜지스터(T1)가 초기화된다.
다음, 데이터 프로그래밍 및 보상 기간 동안 현 스캔선(151)을 통해 로우 레벨의 스캔 신호(Sn)가 공급되면 로우 레벨의 스캔 신호(Sn)에 대응하여 제2 트랜지스터(T2) 및 제3 트랜지스터(T3)가 턴온된다. 이때, 제1 트랜지스터(T1)는 턴온된 제3 트랜지스터(T3)에 의해 다이오드 연결되고, 순방향으로 바이어스된다. 그러면, 데이터선(171)으로부터 공급된 데이터 신호(Dm)에서 제1 트랜지스터(T1)의 문턱 전압(Vth)만큼 감소한 보상 전압(Dm+Vth, Vth는 (-)의 값)이 제1 트랜지스터(T1)의 게이트 전극(G1)에 인가된다. 즉, 제1 트랜지스터(T1)의 게이트 전극(G1)에 인가된 게이트 전압은 보상 전압(Dm+Vth)이 된다.
커패시터(Cst)의 양단에는 구동 전압(ELVDD)과 보상 전압(Dm+Vth)이 인가되고, 커패시터(Cst)에는 양단 전압 차에 대응하는 전하가 저장된다.
다음, 발광 기간 동안 제어선(153)으로부터 공급되는 발광 제어 신호(EM)가 하이 레벨에서 로우 레벨로 변경된다.　 그러면, 발광 기간 동안 로우 레벨의 발광 제어 신호(EM)에 의해 제5 트랜지스터(T5) 및 제6 트랜지스터(T6)가 턴온된다. 그러면, 제1 트랜지스터(T1)의 게이트 전극(G1)의 게이트 전압과 구동 전압(ELVDD) 간의 전압차에 따르는 구동 전류(Id)가 발생하고, 제6 트랜지스터(T6)를 통해 구동 전류(Id)가 유기 발광 다이오드(OLED)에 공급되어 유기 발광 다이오드(OLED)에 전류(Ioled)가 흐른다. 발광 기간 동안 커패시터(Cst)에 의해 제1 트랜지스터(T1)의 게이트-소스 전압(Vgs)은 '(Dm+Vth)-ELVDD'으로 유지되고, 제1 트랜지스터(T1)의 전류-전압 관계에 따르면, 구동 전류(Id)는 구동 게이트-소스 전압에서 문턱 전압을 차감한 값의 제곱 '(Dm-ELVDD)2'에 비례할 수 있다. 이에 따라, 구동 전류(Id)는 제1 트랜지스터(T1)의 문턱 전압(Vth)에 관계 없이 결정될 수 있다.
한편, 초기화 기간 동안 제7 트랜지스터(T7)는 전단 스캔선(152)을 통해 로우 레벨의 전단 스캔 신호(Sn-1)를 공급받아 턴온된다. 따라서, 구동 전류(Id)의 일부는 바이패스 전류(Ibp)로서 제7 트랜지스터(T7)를 통해 빠져나갈 수 있다.
이제, 앞에서 설명한 도 1 내지 도 3과 함께 도 4 내지 도 8을 참조하여 한 실시예에 따른 표시 장치의 상세 구조의 예에 대하여 설명한다.
도 4는 한 실시예에 따른 표시 장치의 인접한 두 화소에 대한 배치도이고, 도 5는 한 실시예에 따른 표시 장치의 인접한 네 화소에 대한 배치도이고, 도 6은 도 4에 도시한 표시 장치를 VI-VIa 선을 따라 잘라 도시한 단면도이고, 도 7은 도 4에 도시한 표시 장치를 VII-VIIa 선을 따라 잘라 도시한 단면도이고, 도 8은 도 4에 도시한 표시 장치를 VIII-VIIIa 선을 따라 잘라 도시한 단면도이다.
도 4 및 도 5을 참조하여 한 실시예에 따른 표시 장치의 평면상 구조에 대해 먼저 설명하고, 다음 도 6 내지 도 8을 참조하여 표시 장치의 단면상 구조에 대해 설명하도록 한다.
도 1 내지 도 3과 함께 도 4 및 도 5를 참조하면, 한 실시예에 따른 표시 장치의 한 화소(PX)는 현 스캔선(151), 전단 스캔선(152), 제어선(153), 데이터선(171) 및 구동 전압선(172)과 연결되어 있는 복수의 트랜지스터(T1, T2, T3, T4, T5, T6, T7) 및 커패시터(Cst)를 포함할 수 있다.
제1 방향(Dr1)으로 인접하는 두 화소(PX)는 그 사이의 경계선을 기준으로 선대칭인 구조를 가질 수 있으나 이에 한정되는 것은 아니다. 데이터선(171)과 구동 전압선(172)도 인접하는 두 화소(PX) 사이의 경계선을 기준으로 선대칭인 형태로 배치되어 있을 수 있다. 이에 따르면, 복수의 데이터선(171)은 바로 인접하는 두 데이터선(171)이 한 쌍을 이룰 수 있다.
데이터선(171) 및 구동 전압선(172)은 대체로 제2 방향(Dr2)에 나란하게 뻗을 수 있다.
데이터선(171)은 평면상 볼 때 일정한 전압을 인가받는 차폐부(135)와 포개어져 중첩할 수 있다. 데이터선(171)은 제1 방향(Dr1)으로 차폐부(135)와 완전히 중첩할 수 있다. 즉, 차폐부(135)의 제1 방향(Dr1)의 폭은 데이터선(171)의 제1 방향(Dr1)의 폭보다 크다. 차폐부(135)가 인접한 두 데이터선(171)과 중첩하는 경우 차폐부(135)의 제1 방향(Dr1)의 폭은 인접한 두 데이터선(171) 및 그 사이의 공간의 제1 방향(Dr1)의 폭의 합보다 클 수 있다.
이 밖의 차폐부(135)의 특징에 대해서는 뒤에서 자세히 설명하도록 한다.
구동 전압선(172)은 제1 방향(Dr1)으로 확장된 확장부(178)를 포함할 수 있다. 확장부(178)는 구동 전압선(172)에 바로 인접한 데이터선(171)과 반대쪽으로 확장되어 있으며, 각 화소(PX)에 하나의 확장부(178)가 위치할 수 있다. 데이터선(171)을 사이에 두지 않고 제1 방향(Dr1)으로 인접하는 두 화소(PX)에 위치하는 두 확장부(178)는 서로 연결되어 있을 수 있다. 이에 따라, 인접한 두 화소(PX)에 대해 서로 연결된 확장부(178)를 통해 구동 전압선(172)이 전달하는 구동 전압(ELVDD)이 제1 방향(Dr1)으로도 균일하게 전달될 수 있다.
확장부(178)는 확장부(178)의 위쪽 변에 위치하는 오목부(78)를 포함할 수 있다.
인접한 구동 전압선(172)은 연결 부재(154)를 통해서도 서로 연결될 수 있다. 연결 부재(154)는 대체로 제1 방향(Dr1)으로 뻗을 수 있다. 구동 전압선(172)은 접촉 구멍(68)을 통해 연결 부재(154)와 연결되어 있다. 이에 따라 구동 전압(ELVDD)은 구동 전압선(172)을 따라 제2 방향(Dr2)으로 전달되고 연결 부재(154)를 통해 제1 방향(Dr1)으로도 전달되어 표시 패널(100) 전체에서 메쉬(mesh) 구조로 전달될 수 있다. 따라서 표시 패널(100) 전체적으로 구동 전압(ELVDD)이 편차를 줄이고 일부 영역에서의 전압 강하를 최소화여 구동 전압(ELVDD)이 균일하게 전달될 수 있다.
도 4를 참조하면, 전단 스캔선(152)은 현 스캔선(151)의 위쪽에 위치할 수 있고, 제어선(153)은 현 스캔선(151)의 아래쪽에 위치할 수 있다.
제어선(153)은 앞에서 설명한 바와 같이 제1 방향(Dr1)에 나란하게 뻗는 복수의 본선부(153a) 및 본선부(153a)에 연결된 우회부(153b)를 포함한다. 본선부(153a)는 인접한 두 데이터선(171) 사이에 위치하며 데이터선(171)과 중첩하지 않을 수 있다. 본선부(153a)는 데이터선(171) 근처에서 꺾여 우회부(153b)로 연결된다. 우회부(153b)는 주로 제2 방향(Dr2)에 나란하게 뻗는 제1 부분(53) 및 제1 방향(Dr1)에 대체로 나란하게 뻗는 제2 부분(54)을 포함할 수 있다.
제1 부분(53)은 본선부(153a)로부터 시작하여 현 스캔선(151)을 향하여 뻗고 그 끝에서 제2 부분(54)에 연결될 수 있다. 제1 부분(53)은 적어도 한 번 꺾일 수 있는데, 구체적으로 도 4에 도시한 바와 같이 본선부(153a)로부터 현 스캔선(151)을 향하여 뻗다가 데이터선(171)을 향하여 꺾여 뻗다가 다시 현 스캔선(151)을 향하여 꺾여 뻗을 수 있다. 제1 부분(53)의 적어도 한 번 꺾인 부분을 굴곡부(53a)라 한다.
제2 부분(54)은 데이터선(171)과 교차하며 중첩할 수 있다.
도 4 및 도 5를 참조하면, 인접한 두 화소(PX)의 대칭 구조에 따라, 한 우회부(153b)의 제2 부분(54)의 중심과 인접한 우회부(153b)의 제2 부분(54)의 중심 사이의 거리는 대략 두 화소(PX)의 제1 방향(Dr1)의 폭과 같거나 클 수 있다. 여기서 두 화소(PX)의 제1 방향(Dr1)의 폭은, 제1 방향(Dr1)으로 반복되는 인접한 두 화소(PX)로 이루어진 단위의 제1 방향(Dr1)의 피치일 수 있다. 즉, 두 화소(PX)의 제1 방향(Dr1)의 폭은 도 4 및 도 5에 도시한 바와 같이 바로 인접한 한 쌍의 데이터선(171) 사이의 세로 중심선과 그 다음 인접한 한 쌍의 데이터선(171) 사이의 세로 중심선 사이의 거리와 같을 수 있다.
제2 부분(54)은 인접한 두 데이터선(171)을 사이에 두고 인접하는 두 화소(PX)의 경계와 중첩할 수 있다.
한 화소(PX)에 대한 복수의 트랜지스터(T1, T2, T3, T4, T5, T6, T7) 각각의 채널(channel)은 하나의 반도체 부재(130)의 내부에 형성될 수 있으며, 반도체 부재(130)는 다양한 형상으로 굴곡되어 있을 수 있다. 반도체 부재(130)는 다결정 규소, 산화물 반도체 등의 반도체 물질을 포함할 수 있다.
반도체 부재(130)는 트랜지스터(T1, T2, T3, T4, T5, T6, T7) 각각의 채널을 형성하는 채널 영역(channel region)(131) 및 도전 영역(conductive region)을 포함한다. 도면에서 각 트랜지스터(T1, T2, T3, T4, T5, T6, T7)의 채널 영역(131)을 각각 131a, 131b, 131c, 131d, 131e, 131f, 그리고 131g로 표시한다. 반도체 부재(130)의 도전 영역은 각 채널 영역(131a, 131b, 131c, 131d, 131e, 131f, 131g)의 양쪽에 위치하며 채널 영역(131a, 131b, 131c, 131d, 131e, 131f, 131g)의 캐리어 농도보다 높은 캐리어 농도를 가진다. 반도체 부재(130)에서 채널 영역(131a, 131b, 131c, 131d, 131e, 131f, 131g)을 제외한 나머지 부분은 대부분 도전 영역일 수 있다. 각 트랜지스터(T1, T2, T3, T4, T5, T6, T7)의 채널 영역(131a, 131b, 131c, 131d, 131e, 131f, 131g)의 양쪽에 위치하는 도전 영역은 해당 트랜지스터(T1, T2, T3, T4, T5, T6, T7)의 소스 영역 및 드레인 영역이 되어 소스 전극 및 드레인 전극으로서 기능할 수 있다.
도 4 및 도 5를 참조하면, 한 화소(PX)에 위치하는 반도체 부재(130)는 제1 트랜지스터(T1)의 채널 영역(131a)의 일단에 연결된 세로부(133), 채널 영역(131a)의 타단에 연결된 연결부(132), 그리고 연결부(132)에 연결된 차폐부(135)를 포함할 수 있다.
세로부(133)는 채널 영역(131a)을 기준으로 데이터선(171)의 반대쪽에 위치할 수 있다. 세로부(133)는 대부분 도전 영역일 수 있고, 대체로 제2 방향(Dr2)에 나란하게 뻗을 수 있다.
연결부(132)는 채널 영역(131a)을 기준으로 세로부(133)의 반대쪽에 위치하며 대체로 제1 방향(Dr1)으로 뻗을 수 있으나 이에 한정되는 것은 아니다.
차폐부(135)는 연결부(132)와 연결되어 있으며, 데이터선(171)과 중첩하여 데이터선(171)을 차폐(shielding)할 수 있다. 차폐부(135)는 반도체 부재(130)의 도전 영역에 포함될 수 있다. 앞에서 설명한 바와 같이 차폐부(135)는 제1 방향(Dr1)으로 데이터선(171)과 완전히 중첩할 수 있다. 즉, 차폐부(135)의 제1 방향(Dr1)의 폭은 데이터선(171)의 제1 방향(Dr1)의 폭보다 클 수 있다.
차폐부(135)는 접촉 구멍(65)을 통해 구동 전압선(172)과 연결되어 있는 연결부(134)와 연결되어 구동 전압(ELVDD)을 인가받을 수 있다. 연결부(134)는 반도체 부재(130)의 일부로서 대체로 제1 방향(Dr1)에 나란한 방향으로 뻗을 수 있다.
차폐부(135)는 데이터선(171)을 차폐하여 데이터선(171)이 전달하는 데이터 신호의 변화에 의해 다른 인접한 도전체의 전압에 변화가 생기는 것을 막을 수 있다.
도 4 및 도 5에 도시한 실시예에서는 인접한 두 화소(PX)의 대칭 구조에 따라, 하나의 차폐부(135)는 인접한 두 데이터선(171) 모두와 중첩할 수 있다. 이 경우 하나의 차폐부(135)는 제1 방향(Dr1)으로 인접한 두 데이터선(171)과 완전히 중첩할 수 있다. 즉, 하나의 차폐부(135)의 제1 방향(Dr1)의 폭은 인접한 두 데이터선(171) 및 그 사이의 공간의 제1 방향(Dr1)의 폭의 합보다 클 수 있다.
차폐부(135)는 제어선(153)의 굴곡부(53a)에 인접한 부분에 위치하는 오목부(32)를 포함할 수 있다. 오목부(32)에 의해 제어선(153)이 굴곡되어 뻗을 수 있는 공간이 확보될 수 있다. 오목부(32)와 제1 방향(Dr1)으로 인접한 차폐부(135)의 제1 방향(Dr1)의 폭은 차폐부(135)의 다른 부분의 제1 방향(Dr1)의 폭보다 작을 수 있다. 오목부(32)에서 차폐부(135)는 인접한 두 데이터선(171) 중 한 데이터선(171)의 폭 방향 전부와 중첩하지 못할 수 있다.
또한, 차폐부(135)는 적어도 하나의 오목부(31)를 더 포함할 수도 있다. 도 4는 한 쌍의 오목부(31)가 서로 마주하며 배치된 예를 도시한다. 오목부(31)에서 차폐부(135)는 데이터선(171)과 중첩하지 않을 수 있다. 오목부(31)는 제어선(153)의 본선부(153a)의 가상의 연장선 상에 위치할 수 있다. 오목부(31)의 사이즈는 차폐부(135)와 데이터선(171)의 중첩에 의한 데이터선(171)의 차폐 효과와 데이터 신호(Dm)의 지연 정도를 고려하여 적절히 조절될 수 있다.
한 실시예에 따르면, 반도체 부재(130)의 연결부(132)의 아래쪽, 그리고 채널 영역(131a)과 차폐부(135) 사이에는 반도체 부재(130)가 위치하지 않는다. 특히, 채널 영역(131a)을 기준으로 세로부(133)의 반대쪽에 위치하며 세로부(133)와 마주하는 영역(CA) 및 그 좌우 주변에는 반도체 부재(130)가 위치하지 않는다. 따라서 제어선(153)의 우회부(153b)가 포함하는 제1 부분(53)이 배치될 수 있는 공간의 여유가 커질 수 있다. 또한 제어선(153)의 제1 부분(53)과 차폐부(135) 사이의 간격(A3)도 충분히 넓힐 수 있다. 이에 따른 공정 마진이 커져 제어선(153)의 제1 부분(53)과 차폐부(135) 사이의 중첩 위험이 줄어들어 수율 감소를 줄일 수 있다. 제어선(153)의 제1 부분(53)과 차폐부(135) 사이의 간격(A3)은 대략 1um 이상일 수 있으나 이에 한정되는 것은 아니다. 특히 표시 장치의 해상도가 높아질수록 화소(PX)의 사이즈가 작아져 공정상 정렬 오차에 의한 불량이 생길 위험이 증가하나 본 실시예에 따르면 제어선(153)의 제1 부분(53)과 차폐부(135) 사이의 간격(A3)이 충분히 확보될 수 있으므로 고해상도의 표시 장치에 대해서도 공정상 정렬 오차에 의한 불량이 발생하는 것을 줄일 수 있다.
제1 트랜지스터(T1)는 채널 영역(131a), 채널 영역(131a)의 양쪽에 위치하는 반도체 부재(130)의 도전 영역인 소스 영역 및 드레인 영역, 그리고 채널 영역(131a)과 중첩하는 구동 게이트 전극(155a)을 포함한다.
채널 영역(131a)은 적어도 한 번 굴곡되어 있을 수 있다. 예를 들어 제1 트랜지스터(T1)의 채널 영역(131a)은 사행 형상(meandering shape) 또는 지그재그 형상(zigzag shape)을 가질 수 있다. 도 4 및 도 5는 채널 영역(131a)이 대략 U자 형태를 이루는 예를 도시한다. 채널 영역(131a)에 연결되어 있는 세로부(133)는 제1 트랜지스터(T1)의 드레인 영역에 해당하고, 채널 영역(131a)에 연결되어 있는 연결부(132)의 일부는 제1 트랜지스터(T1)의 소스 영역에 해당할 수 있다.
구동 게이트 전극(155a)은 평면상 반도체 부재(130)의 세로부(133)와 제어선(153)의 제1 부분(53) 사이에 위치할 수 있다. 구동 게이트 전극(155a)은 접촉 구멍(61)을 통해 연결 부재(174)와 연결될 수 있다. 연결 부재(174)는 확장부(178)의 오목부(78) 안에 위치하는 끝 부분을 포함할 수 있고, 접촉 구멍(61)은 확장부(178)의 오목부(78) 안에 위치할 수 있다.
제1 트랜지스터(T1)의 구동 게이트 전극(155a)과 채널 영역(131a)은 평면상 현 스캔선(151)과 제어선(153)의 본선부(153a) 사이에 위치할 수 있다. 또한 인접한 두 화소(PX)의 대칭 구조에 따라, 제1 방향(Dr1)으로 인접한 두 우회부(153b) 사이에는 한 쌍의 구동 게이트 전극(155a)과 한 쌍의 채널 영역(131a)이 위치할 수 있다.
제2 트랜지스터(T2)는 채널 영역(131b), 채널 영역(131b)의 양쪽에 위치하는 반도체 부재(130)의 도전 영역인 소스 영역 및 드레인 영역, 그리고 채널 영역(131b)과 중첩하는 게이트 전극(155b)을 포함한다. 현 스캔선(151) 중 반도체 부재(130)와 중첩하는 부분이 게이트 전극(155b)을 이룰 수 있다. 현 스캔선(151)을 기준으로 위쪽에 위치하며 채널 영역(131b)에 연결된 반도체 부재(130)의 도전 영역은 제2 트랜지스터(T2)의 소스 영역으로서 접촉 구멍(62)을 통해 데이터선(171)과 연결되어 있다. 채널 영역(131b)은 반도체 부재(130)의 연결부(132)와 연결되어 있다. 채널 영역(131b)과 연결부(132) 사이의 반도체 부재(130), 그리고 연결부(132)의 일부는 제2 트랜지스터(T2)의 드레인 영역에 해당한다.
제3 트랜지스터(T3)는 채널 영역(131c), 채널 영역(131c)의 양쪽에 위치하는 반도체 부재(130)의 도전 영역인 소스 영역 및 드레인 영역, 그리고 채널 영역(131c)과 중첩하는 게이트 전극(155c)을 포함한다. 현 스캔선(151) 중 반도체 부재(130)와 중첩하는 부분이 게이트 전극(155c)을 이룰 수 있다. 게이트 전극(155c)은 누설 전류 방지를 위해 두 부분으로 형성될 수 있다. 현 스캔선(151)을 기준으로 위쪽에 위치하며 채널 영역(131c)에 연결되어 있는 반도체 부재(130)의 도전 영역은 제3 트랜지스터(T3)의 드레인 영역으로서 접촉 구멍(63)을 통해 연결 부재(174)와 연결되어 있다. 채널 영역(131c)은 반도체 부재(130)의 세로부(133)와 연결되어 있으며, 세로부(133)는 제3 트랜지스터(T3)의 소스 영역에 해당한다.
제4 트랜지스터(T4)는 채널 영역(131d), 채널 영역(131d)의 양쪽에 위치하는 반도체 부재(130)의 도전 영역인 소스 영역 및 드레인 영역, 그리고 채널 영역(131d)과 중첩하는 게이트 전극(155d)을 포함한다. 전단 스캔선(152) 중 반도체 부재(130)와 중첩하는 부분이 게이트 전극(155d)을 이룰 수 있다. 게이트 전극(155d)은 누설 전류 방지를 위해 두 부분으로 형성될 수 있다. 전단 스캔선(152)을 기준으로 아래쪽에 위치하며 제3 트랜지스터(T3)와 연결되어 있지 않은 반도체 부재(130)의 도전 영역은 제4 트랜지스터(T4)의 소스 영역으로서 접촉 구멍(64)을 통해 연결 부재(175)와 연결되어 있다.
제5 트랜지스터(T5)는 채널 영역(131e), 채널 영역(131e)의 양쪽에 위치하는 반도체 부재(130)의 도전 영역인 소스 영역 및 드레인 영역, 그리고 채널 영역(131e)과 중첩하는 게이트 전극(155e)을 포함한다. 채널 영역(131e)은 연결부(132)의 일부일 수 있다. 제어선(153) 중 반도체 부재(130)의 연결부(132)와 중첩하는 부분이 게이트 전극(155e)을 이룰 수 있다. 특히, 제어선(153)의 우회부(153b)의 제1 부분(53) 중 반도체 부재(130)의 연결부(132)와 중첩하는 부분이 게이트 전극(155e)을 이룰 수 있다. 도 4는 제어선(153)의 제1 부분(53) 중 굴곡부(53a)의 위쪽 부분이 반도체 부재(130)의 연결부(132)와 교차하는 부분을 게이트 전극(155e)으로 하는 예를 도시한다. 채널 영역(131e)과 채널 영역(131a) 또는 채널 영역(131b) 사이에 위치하는 반도체 부재(130)의 도전 영역은 제5 트랜지스터(T5)의 드레인 영역에 해당한다. 채널 영역(131e)과 차폐부(135) 사이에 위치하는 반도체 부재(130)의 도전 영역 및 이에 연결된 차폐부(135)는 제5 트랜지스터(T5)의 소스 영역에 해당할 수 있다.
제6 트랜지스터(T6)는 채널 영역(131f), 채널 영역(131f)의 양쪽에 위치하는 반도체 부재(130)의 도전 영역인 소스 영역 및 드레인 영역, 그리고 채널 영역(131f)과 중첩하는 게이트 전극(155f)을 포함한다. 제어선(153) 중 반도체 부재(130)와 중첩하는 부분이 게이트 전극(155f)을 이룰 수 있다. 특히, 제어선(153)의 본선부(153a) 중 반도체 부재(130)와 중첩하는 부분이 게이트 전극(155f)을 이룰 수 있다. 제어선(153)을 기준으로 아래쪽에 위치하는 반도체 부재(130)의 도전 영역은 제6 트랜지스터(T6)의 드레인 영역으로서 접촉 구멍(66)을 통해 연결 부재(179)와 연결되어 있다. 채널 영역(131f)은 반도체 부재(130)의 세로부(133)와도 연결되어 있으며, 세로부(133)는 제6 트랜지스터(T6)의 소스 영역에 해당한다.
제7 트랜지스터(T7)는 채널 영역(131g), 채널 영역(131g)의 양쪽에 위치하는 반도체 부재(130)의 도전 영역인 소스 영역 및 드레인 영역, 그리고 채널 영역(131g)과 중첩하는 게이트 전극(155g)을 포함한다. 전단 스캔선(152) 중 반도체 부재(130)와 중첩하는 부분이 게이트 전극(155g)을 이룰 수 있다. 전단 스캔선(152)을 기준으로 아래쪽에 위치하는 반도체 부재(130)의 도전 영역은 제7 트랜지스터(T7)의 드레인 영역으로서 제4 트랜지스터(T4)의 소스 영역과 연결되며 접촉 구멍(64)을 통해 연결 부재(175)와 연결되어 있다. 전단 스캔선(152)을 기준으로 위쪽에 위치하는 반도체 부재(130)의 도전 영역은 제7 트랜지스터(T7)의 소스 영역으로서 제6 트랜지스터(T6)의 드레인 영역과 연결되며 접촉 구멍(66)을 통해 연결 부재(179)와 연결되어 있다
제1 트랜지스터(T1)의 채널 영역(131a)의 일단은 제2 트랜지스터(T2) 및 제5 트랜지스터(T5)와 연결되어 있으며, 채널 영역(131a)의 타단은 제3 트랜지스터(T3) 및 제6 트랜지스터(T6)과 연결될 수 있다.
커패시터(Cst)는 서로 중첩하는 구동 게이트 전극(155a)과 구동 전압선(172)의 확장부(178)를 두 단자로 포함할 수 있다. 커패시터(Cst)는 구동 전압선(172)을 통해 전달된 구동 전압(ELVDD)과 구동 게이트 전극(155a)의 전압 간의 차에 대응하는 전압차를 유지할 수 있다. 본 실시예와 같이 커패시터(Cst)를 제1 트랜지스터(T1)의 구동 게이트 전극(155a)과 구동 전압선(172)의 일부를 절연막을 사이에 두고 직접 중첩시켜 형성하면, 커패시터(Cst)를 형성하기 위한 별도의 전극을 형성할 필요가 없어 제조 비용을 낮출 수 있고, 넓은 면적의 커패시터(Cst)를 형성할 수 있어 공간 활용 효율을 높이고 충분한 용량의 커패시터(Cst)를 형성할 수 있다.
특히 본 실시예에 따르면, 앞에서 설명한 바와 같이 채널 영역(131a)과 차폐부(135) 사이에 반도체 부재(130)가 위치하지 않으므로 구동 게이트 전극(155a)을 제1 방향(Dr1)으로 더 넓힐 수 있는 공간이 확보되어 한 화소(PX)에서의 구동 게이트 전극(155a)의 상대적인 면적을 충분히 확보할 수 있고, 이에 따라 커패시터(Cst)의 용량을 충분히 확보할 수 있다. 또한 제1 트랜지스터(T1)을 형성할 수 있는 공간 마진을 더 확보할 수 있다.
또한 구동 게이트 전극(155a)의 제1 방향(Dr1)으로의 폭을 더욱 확장시킬 수 있으므로 구동 게이트 전극(155a)과 확장부(178)의 중첩 영역의 폭을 키울 수 있다. 특히 구동 게이트 전극(155a)이 구동 전압선(172)의 확장부(178) 중 오목부(78)의 좌우에 위치하는 부분과 중첩하는 부분의 제1 방향(Dr1)의 폭(A1)을 키울 수 있으므로 공정상 정렬 오차에 의해 구동 게이트 전극(155a)과 구동 전압선(172)의 확장부(178)의 중첩 면적에 편차가 생기는 것을 막을 수 있다. 따라서 공정 마진을 충분히 확보할 수 있고 커패시터(Cst)의 편차에 의한 표시 불량을 줄일 수 있다.
구동 게이트 전극(155a)은 접촉 구멍(61)을 통해 연결 부재(174)의 일단과 연결되어 있고, 연결 부재(174)의 타단은 접촉 구멍(63)을 통해 제3 트랜지스터(T3)의 드레인 영역 및 제4 트랜지스터(T4)의 드레인 영역과 연결되어 있다. 연결 부재(174)는 대체로 제2 방향(Dr2)에 나란한 방향으로 연장되어 있을 수 있다. 연결 부재(174)는 구동 게이트 전극(155a)과 함께 도 2에 도시한 회로도에 도시한 구동 게이트 노드(GN)에 해당한다.
연결 부재(179)는 접촉 구멍(81)을 통해 화소 전극(도시하지 않음)과 연결되어 있으며, 연결 부재(175)는 접촉 구멍(82)을 통해 초기화 전압(Vint)을 전달하는 초기화 전압선(도시하지 않음)과 연결될 수 있다.
본 실시예에서, 도전성을 가지는 차폐부(135)가 데이터선(171)과 중첩하여 데이터선(171)을 차폐하여 데이터선(171)과 인접한 구동 게이트 전극(155a) 또는 이에 연결된 도전체 사이의 기생 커패시터를 차단할 수 있다. 특히, 차폐부(135)는 데이터선(171)과 구동 게이트 전극(155a) 사이의 기생 커패시터를 차단하여 데이터 신호(Dm)의 신호 변화에 따라 구동 게이트 전극(155a)의 전압이 변화하여 유기 발광 다이오드(OLED)의 구동 전류(Id)가 변동되는 것을 방지할 수 있다. 즉, 데이터선(171)과 구동 게이트 전극(155a) 사이의 기생 커패시터에 의한 휘도 변화인 크로스톡과 같은 화질 불량을 방지할 수 있다.
차폐부(135)는 반도체 부재(130)의 일부이다. 따라서 데이터선(171)의 차폐를 위한 별도의 전극을 추가적으로 형성할 필요가 없으므로 표시 장치의 제조 비용을 높이지 않고도 용이하게 데이터선(171)을 차폐할 수 있다.
또한, 제어선(153), 특히 제어선(153)의 우회부(153b)가 평면상 데이터선(171)과 구동 게이트 전극(155a) 사이를 지나므로 데이터선(171)과 구동 게이트 전극(155a) 사이를 차폐하여 데이터선(171)과 구동 게이트 전극(155a) 사이의 기생 커패시터 발생을 더욱 효과적으로 차단할 수 있다.
본 실시예에 따르면, 반도체 부재(130)의 차폐부(135) 및 연결부(134)는 표시 패널(100)에서 주로 제1 방향(Dr1)으로 신호를 전달하는 신호선과 중첩하지 않을 수 있다. 구체적으로, 반도체 부재(130)의 차폐부(135)는 복수의 스캔선(151, 152) 및 복수의 제어선(153)과 중첩하지 않을 수 있다. 특히, 제어선(153)의 본선부(153a)의 가상의 연장선은 차폐부(135)를 지나지만 차폐부(135)는 제어선(153)과 실제로 중첩하지 않는다. 앞에서 설명한 바와 같이 제어선(153)의 본선부(153a)는 제1 방향(Dr1)으로 뻗다가 차폐부(135) 근처에서 제2 방향(Dr2)으로 꺾여 우회부(153b)를 이루고, 우회부(153b)는 차폐부(135)와 구동 게이트 전극(155a) 사이에서 주로 제2 방향(Dr2)으로 뻗으므로 제어선(153)은 차폐부(135)와 중첩하지 않는다.
우회부(153b)의 제1 부분(53)은 차폐부(135)의 가장자리를 따라 뻗으며 차폐부(135)와 이격되어 있을 수 있다. 차폐부(135)와 제어선(153)의 제1 부분(53) 또는 제2 부분(54) 사이의 평면상 간격은 0보다 클 수 있다.
만약, 제어선(153)이 우회부(153b)를 포함하지 않고 스캔선(151, 152)과 같이 제1 방향(Dr1)으로 일정하게 연장되어 있을 경우, 제어선(153)은 반도체 부재(130)의 차폐부(135)와 중첩하게 될 것이고, 이 경우 추가적인 기생 트랜지스터가 발생할 수 있다. 추가적인 기생 트랜지스터가 형성되면 차폐부(135)는 실질적으로 플로팅(floating) 상태가 되어 차폐부(135)의 전압은 구동 전압(ELVDD)과 같은 일정한 전압 레벨을 유지하지 못하고 변동된다. 그러면 차폐부(135)에 의해 데이터선(171)이 전달하는 데이터 신호(Dm)가 영향을 받아 표시 패널(100)이 표시하는 영상에 색편차가 생기거나 얼룩이 발생할 수 있다.
그러나 본 실시예에 따르면 제어선(153)이 반도체 부재(130)의 차폐부(135)와 중첩하지 않도록 우회하여 우회부(153b)를 이루고, 우회부(153b)는 차폐부(135)의 주변을 따라 뻗으며 차폐부(135)와 이격되어 중첩하지 않으므로 차폐부(135)와 제어선(153)의 불필요한 중첩 및 그에 따른 기생 트랜지스터의 형성이 이루어지지 않는다. 따라서 데이터선(171)이 전달하는 데이터 신호(Dm)에 불필요한 변화가 생기는 것을 방지하여 표시 장치가 표시하는 영상에 색편차 및 얼룩이 생기는 것을 막을 수 있다.
한 실시예에 따르면, 반도체 부재(130)의 연결부(132)의 아래쪽, 그리고 채널 영역(131a)과 차폐부(135) 사이에는 반도체 부재(130)가 위치하지 않는다. 특히, 채널 영역(131a)을 기준으로 세로부(133)의 반대쪽에 위치하며 세로부(133)와 마주하는 영역(CA) 및 그 좌우 주변에는 반도체 부재(130)가 위치하지 않는다. 따라서 차폐부(135)와 데이터선(171)의 중첩 마진을 더욱 크게 할 수 있다. 즉, 차폐부(135) 중 데이터선(171)과 중첩하는 영역의 바깥쪽에 남는 영역의 제1 방향(Dr1)의 폭(A2)이 커질 수 있다. 폭(A2)은 예를 들어 대략 1.0um 이상으로 충분한 폭을 가질 수 있다. 이에 따르면 일반적인 수준의 공정 오차가 존재하여도 차폐부(135)에 의해 덮이지 않는 데이터선(171)이 발생할 위험을 줄일 수 있다. 특히 표시 장치의 해상도가 높아질수록 화소(PX)의 사이즈가 작아져 공정상 정렬 오차에 의한 불량이 생길 위험이 증가하나 본 실시예에 따르면 차폐부(135)에 의해 덮이지 않는 데이터선(171)이 생길 위험이 작아져 고해상도의 표시 장치에 대해서도 데이터선(171)의 데이터 신호의 변화에 의한 영향을 줄일 수 있다.
이제, 앞에서 설명한 도 4 및 도 5와 함께 도 6 내지 도 8을 참조하여 한 실시예에 따른 표시 장치의 단면상 구조에 대해 설명한다.
한 실시예에 따른 표시 장치의 표시 패널은 기판(110)을 포함할 수 있다. 기판(110)은 유리, 석영, 세라믹, 플라스틱 등을 포함하는 절연성 기판일 수 있다.
기판(110) 위에는 버퍼층(120)이 위치할 수 있다. 버퍼층(120)은 기판(110)으로부터 버퍼층(120)의 상부층, 특히 반도체 부재(130)로 불순물이 전달되는 것을 차단하여 반도체 부재(130)의 특성을 향상시키고 스트레스를 완화시킬 수 있다. 버퍼층(120)은 질화 규소(SiNx) 또는 산화 규소(SiOx) 등의 무기 절연 물질 또는 유기 절연 물질을 포함할 수 있다. 버퍼층(120)의 적어도 일부는 생략될 수도 있다.
버퍼층(120) 위에는 앞에서 설명한 바와 같은 반도체 부재(130)가 위치하고, 반도체 부재(130) 위에 게이트 절연막(140)이 위치한다.
게이트 절연막(140) 위에는 앞에서 설명한 게이트 전극(155b, 155c)을 포함하는 현 스캔선(151), 게이트 전극(155d, 155g)을 포함하는 전단 스캔선(152), 게이트 전극(155e, 155f)을 포함하는 제어선(153), 구동 게이트 전극(155a), 그리고 연결 부재(154)를 포함하는 게이트 도전체가 위치할 수 있다. 게이트 도전체는 구리(Cu), 알루미늄(Al), 몰리브덴(Mo), 이들의 합금 등 금속을 포함할 수 있다.
게이트 도전체 및 게이트 절연막(140) 위에는 층간 절연막(160)이 위치한다. 층간 절연막(160)은 질화 규소(SiNx), 산화 규소(SiOx) 등의 무기 절연 물질 또는 유기 절연 물질을 포함할 수 있다.
층간 절연막(160) 및/또는 게이트 절연막(140)은 구동 게이트 전극(155a) 위에 위치하는 접촉 구멍(61), 제2 트랜지스터(T2)의 채널 영역(131b)에 연결된 소스 영역 위에 위치하는 접촉 구멍(62), 제3 트랜지스터(T3)의 채널 영역(131c)에 연결된 드레인 영역 또는 제4 트랜지스터(T4)의 채널 영역(131d)에 연결된 드레인 영역 위에 위치하는 접촉 구멍(63), 제4 트랜지스터(T4)의 채널 영역(131d)에 연결된 소스 영역 또는 제7 트랜지스터(T7)의 채널 영역(131g)과 연결된 드레인 영역 위에 위치하는 접촉 구멍(64), 제5 트랜지스터(T5)의 채널 영역(131e)에 연결된 소스 영역 위에 위치하는 접촉 구멍(65), 제6 트랜지스터(T6)의 채널 영역(131f)에 연결된 드레인 영역 위에 위치하는 접촉 구멍(66), 그리고 연결 부재(154) 위에 위치하는 접촉 구멍(68)을 포함할 수 있다.
층간 절연막(160) 위에는 데이터선(171), 확장부(178)를 포함하는 구동 전압선(172), 그리고 복수의 연결 부재(174, 175, 179)를 포함하는 데이터 도전체가 위치한다. 데이터 도전체는 구리(Cu), 알루미늄(Al), 몰리브덴(Mo), 이들의 합금 등 금속을 포함할 수 있다.
데이터선(171)은 게이트 절연막(140) 및 층간 절연막(160)에 형성된 접촉 구멍(62)을 통해 제2 트랜지스터(T2)의 채널 영역(131b)에 연결된 소스 영역과 연결될 수 있다. 도 8을 참조하면, 데이터선(171)은 층간 절연막(160) 및 게이트 절연막(140)을 사이에 두고 반도체 부재(130)의 차폐부(135)와 중첩할 수 있다.
도 6을 참조하면, 구동 전압선(172)의 확장부(178)는 층간 절연막(160)을 사이에 두고 구동 게이트 전극(155a)과 중첩하여 커패시터(Cst)를 형성할 수 있다.
도 7을 참조하면, 연결 부재(174)는 접촉 구멍(61)을 통해 구동 게이트 전극(155a)과 연결될 수 있고 접촉 구멍(63)을 통해 제3 트랜지스터(T3)의 채널 영역(131c)에 연결된 드레인 영역 및 제4 트랜지스터(T4)의 채널 영역(131d)에 연결된 드레인 영역과 연결될 수 있다.
연결 부재(175)는 접촉 구멍(64)을 통해 제4 트랜지스터(T4)의 채널 영역(131d)에 연결된 소스 영역 및 제7 트랜지스터(T7)의 채널 영역(131g)과 연결된 드레인 영역과 연결될 수 있다.
도 6을 참조하면, 연결 부재(179)는 접촉 구멍(66)을 통해 제6 트랜지스터(T6)의 채널 영역(131f)에 연결된 드레인 영역과 연결될 수 있다.
데이터 도전체와 층간 절연막(160) 위에는 보호막(180)이 위치한다. 보호막(180)은 폴리아크릴계 수지(polyacrylates resin), 폴리이미드계 수지(polyimides resin) 등의 유기 절연 물질을 포함할 수 있으며, 보호막(180)의 윗면은 실질적으로 평탄할 수 있다. 보호막(180)은 연결 부재(179) 위에 위치하는 접촉 구멍(81) 및 연결 부재(175) 위에 위치하는 접촉 구멍(82)을 포함할 수 있다.
보호막(180) 위에는 화소 전극(191) 및 초기화 전압선(192)이 위치할 수 있다. 도 6 및 도 7을 참조하면, 화소 전극(191)은 접촉 구멍(81)을 통해 연결 부재(179)와 연결될 수 있고, 초기화 전압선(192)은 접촉 구멍(82)을 통해 연결 부재(175)와 연결될 수 있다.
보호막(180), 초기화 전압선(192) 및 화소 전극(191) 위에는 화소 정의막(pixel defining layer, PDL)(350)이 위치할 수 있다. 화소 정의막(350)은 화소 전극(191) 위에 위치하는 개구부(351)를 가진다.
화소 전극(191) 위에는 유기 발광층(370)이 위치한다. 유기 발광층(370)은 개구부(351) 안에 위치할 수 있다.
유기 발광층(370) 위에는 공통 전극(270)이 위치한다. 공통 전극(270)은 화소 정의막(350) 위에도 형성되어 복수의 화소(PX)에 걸쳐 연장되어 있을 수 있다.
화소 전극(191), 유기 발광층(370) 및 공통 전극(270)은 함께 유기 발광 다이오드(OLED)를 이룬다.
공통 전극(270) 위에는 유기 발광 다이오드(OLED)를 보호하는 밀봉층(도시하지 않음)이 더 위치할 수 있다. 밀봉층은 교대로 적층된 무기막과 유기막을 포함할 수 있다.
다음, 앞에서 설명한 도면들과 함께 도 9를 참조하여 한 실시예에 따른 표시 장치에 대하여 설명한다. 앞에서 설명한 실시예와 동일한 구성 요소에 대한 동일한 설명은 생략한다.
도 9는 한 실시예에 따른 표시 장치의 인접한 두 화소에 대한 배치도이다.
도 9를 참조하면, 본 실시예에 따른 표시 장치는 앞에서 설명한 도 4 내지 도 8에 도시한 실시예에 따른 표시 장치와 대부분 동일하나, 제1 트랜지스터(T1)의 채널 영역(131a)의 평면상 형태가 다를 수 있다. 예를 들어 제1 트랜지스터(T1)의 채널 영역(131a)은 대략 S자 모양 또는 반전된 S자 모양을 가질 수 있다.
본 실시예에서도, 반도체 부재(130)의 채널 영역(131a)에 연결된 연결부(132)의 아래쪽, 그리고 채널 영역(131a)과 차폐부(135) 사이에는 반도체 부재(130)가 위치하지 않는다. 따라서 제어선(153)의 우회부(153b)가 포함하는 제1 부분(53)이 배치될 수 있는 공간의 여유가 커지고 제어선(153)의 제1 부분(53)과 차폐부(135) 사이의 간격(A3)도 충분히 확보될 수 있다. 또한 구동 게이트 전극(155a)의 제1 방향(Dr1)으로의 폭을 더욱 확장시킬 수 있으므로 구동 게이트 전극(155a)과 확장부(178)의 중첩 영역의 폭을 키울 수 있다. 특히 구동 게이트 전극(155a)이 구동 전압선(172)의 확장부(178) 중 오목부(78)의 좌우에 위치하는 부분과 중첩하는 부분의 제1 방향(Dr1)의 폭(A1)을 키울 수 있으므로 공정상 정렬 오차에 의해 구동 게이트 전극(155a)과 구동 전압선(172)의 확장부(178)의 중첩 면적에 편차가 생기는 것을 막을 수 있다. 이에 따라 공정 마진을 충분히 확보할 수 있고 커패시터(Cst)의 편차에 의한 표시 불량을 줄일 수 있다. 또한, 차폐부(135)와 데이터선(171)의 중첩 마진, 즉 차폐부(135) 중 데이터선(171)과 중첩하는 영역의 바깥쪽에 남는 영역의 제1 방향(Dr1)의 폭(A2)을 충분히 확보할 수 있으므로 공정 오차가 존재하여도 차폐부(135)에 의해 덮이지 않는 데이터선(171)이 발생할 위험을 줄일 수 있다. 이러한 효과는 특히 표시 장치의 해상도가 높아질수록 더 두드러질 수 있다.
이 밖의 특징들 및 효과는 앞에서 설명한 실시예와 동일하므로 상세한 설명은 생략한다.
다음, 앞에서 설명한 도면들과 함께 도 10을 참조하여 한 실시예에 따른 표시 장치에 대하여 설명한다.
도 10은 한 실시예에 따른 표시 장치의 인접한 두 화소에 대한 배치도이다.
도 10을 참조하면, 본 실시예에 따른 표시 장치는 앞에서 설명한 도 4 내지 도 8에 도시한 실시예에 따른 표시 장치와 대부분 동일하나 제1 방향(Dr1)으로 인접하는 두 화소(PX)가 대칭 구조를 이루지 않고 평면상 동일한 형태를 가질 수 있다.
이에 따라, 한 화소(PX)에 위치하는 구동 전압선(172)의 확장부(178)는 해당 화소(PX)의 영역에 한정되어 위치할 수 있다. 또한 반도체 부재(130)의 차폐부(135)는 인접한 두 화소(PX) 사이에 위치하는 하나의 데이터선(171)과 중첩할 수 있다.
제어선(153)이 굴곡된 공간적 주기인 피치는 대략 한 화소(PX)의 제1 방향(Dr1)의 폭과 같을 수 있다. 즉, 제어선(153)의 하나의 우회부(153b)의 제2 부분(54)의 중심과 인접한 우회부(153b)의 제2 부분(54)의 중심 사이의 거리는 대략 하나의 화소(PX)의 제1 방향(Dr1)의 폭과 같을 수 있다.
이 밖의 특징들 및 효과는 앞에서 설명한 실시예와 동일하므로 상세한 설명은 생략한다.
다음, 앞에서 설명한 도면들과 함께 도 11 및 도 12를 참조하여 한 실시예에 따른 표시 장치의 구조 및 동작에 대하여 설명한다.
도 11을 참조하면, 본 실시예에 따른 표시 장치는 앞에서 설명한 도 2에 도시한 실시예에 따른 표시 장치와 대부분 동일하나, 화소(PX)에 연결된 복수의 신호선은 전전단 스캔선(157)을 더 포함할 수 있다. 또한 제7 트랜지스터(T7)의 게이트 전극(G7)은 전단 스캔선(152)과 연결되어 있지 않고 전전단 스캔선(157)에 연결되어 있을 수 있다. 전전단 스캔선(157)은 제7 트랜지스터(T7)의 게이트 전극(G7)에 전전단 스캔 신호(Sn-2)를 전달할 수 있다.
도 11과 함께 도 12를 참조하면, 본 실시예에 따른 표시 장치의 동작은 앞에서 설명한 실시예와 대부분 동일하나, 초기화 기간에서, 전단 스캔선(152)에 전단 스캔 신호(Sn-1)가 공급되기 전에, 전전단 스캔선(157)에 전전단 스캔 신호(Sn-2)가 공급되어 제7 트랜지스터(T7)가 턴온될 수 있다. 그러면, 턴온된 제7 트랜지스터(T7)를 통해 유기 발광 다이오드(OLED)의 애노드에 초기화 전압(Vint)이 인가될 수 있다. 이후 전단 스캔선(152)에 전단 스캔 신호(Sn-1)이 공급되면 턴온된 제4 트랜지스터(T4)에 의해 제1 트랜지스터(T1)의 게이트 전극(G1)에 초기화 전압(Vint)이 공급되어 제1 트랜지스터(T1)가 초기화될 수 있다.
도 11 및 도 12에 도시한 실시예의 나머지 구조 및 동작에 대한 설명은 앞에서 설명한 바와 동일하므로 여기서 상세한 설명은 생략한다.
다음, 방금 설명한 도 11 및 도 12와 함께 도 13 및 도 14를 참조하여 한 실시예에 따른 표시 장치에 대하여 설명한다.
도 13 및 도 14를 참조하면, 본 실시예에 따른 표시 장치는 앞에서 설명한 도 4 내지 도 8에 도시한 실시예와 대부분 동일하나, 한 화소(PX)는 현 스캔선(151), 전단 스캔선(152), 전전단 스캔선(157), 제어선(153), 데이터선(171) 및 구동 전압선(172)과 연결되어 있는 복수의 트랜지스터(T1, T2, T3, T4, T5, T6, T7) 및 커패시터(Cst)를 포함할 수 있다. 전전단 스캔선(157)은 제어선(153)의 아래쪽에 위치할 수 있다.
전전단 스캔선(157) 중 반도체 부재(130)와 중첩하는 부분이 제7 트랜지스터(T7)의 게이트 전극(155g)을 이루고 전전단 스캔선(157)과 중첩하는 반도체 부재(130)는 제7 트랜지스터(T7)의 채널 영역(131g)을 이룰 수 있다. 전전단 스캔선(157)을 기준으로 아래쪽에 위치하는 반도체 부재(130)의 도전 영역은 제7 트랜지스터(T7)의 드레인 영역으로서 접촉 구멍(64)을 통해 연결 부재(175)와 연결되어 있다. 전전단 스캔선(157)을 기준으로 위쪽에 위치하는 반도체 부재(130)의 도전 영역은 제7 트랜지스터(T7)의 소스 영역으로서 제6 트랜지스터(T6)의 드레인 영역과 연결되며 접촉 구멍(66)을 통해 연결 부재(179)와 연결되어 있다.
이 밖의 특징은 앞에서 설명한 바와 동일하므로 나머지 특징에 대한 상세한 설명은 생략한다.
다음, 도 15를 참조하여 한 실시예에 따른 표시 장치에 대하여 설명한다.
도 15를 참조하면, 본 실시예에 따른 표시 장치는 앞에서 설명한 도 13 및 도 14에 도시한 실시예에 따른 표시 장치와 대부분 동일하나 제1 방향(Dr1)으로 인접하는 두 화소(PX)가 대칭 구조를 이루지 않고 평면상 동일한 형태를 가질 수 있다.
이 밖의 특징들 및 효과는 앞에서 설명한 실시예, 예를 들어 도 10에 대한 설명과 동일하므로 상세한 설명은 생략한다.
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
61, 62, 63, 64, 65, 66, 68, 81, 82: 접촉 구멍
130: 반도체 부재 131: 채널 영역
135: 차폐부
151, 152: 스캔선 153: 제어선
155a: 구동 게이트 전극 171: 데이터선
172: 구동 전압선 191: 화소 전극
270: 공통 전극

Claims (18)

  1. 구동 게이트 전극,
    상기 구동 게이트 전극과 이격되어 있으며 제1 방향으로 연장되어 있는 스캔선,
    상기 스캔선과 교차하며 데이터 신호를 전달하는 제1 데이터선,
    상기 스캔선과 교차하며 구동 전압을 전달하는 구동 전압선,
    상기 구동 게이트 전극과 중첩하는 제1 채널 영역, 그리고 상기 제1 데이터선과 중첩하는 차폐부를 포함하는 반도체 부재, 그리고
    상기 제1 방향으로 연장된 본선부 및 상기 제1 방향과 교차하는 제2 방향으로 뻗는 제1 부분을 포함하는 우회부를 포함하는 제어선
    을 포함하고,
    상기 반도체 부재는 상기 우회부의 상기 제1 부분과 중첩하는 제2 채널 영역을 포함하는
    표시 장치.
  2. 제1항에서,
    상기 반도체 부재는 상기 차폐부와 상기 제1 채널 영역 사이를 연결하며 상기 제2 채널 영역을 포함하는 제1 연결부를 포함하고,
    상기 제1 연결부는 상기 우회부의 상기 제1 부분과 교차하는
    표시 장치.
  3. 제2항에서,
    상기 차폐부는 상기 구동 전압선과 연결되어 구동 전압을 인가받는 표시 장치.
  4. 제3항에서,
    상기 우회부의 상기 제1 부분은 평면상 상기 차폐부와 상기 구동 게이트 전극 사이에 위치하는 부분을 포함하는 표시 장치.
  5. 제4항에서,
    상기 우회부의 상기 제1 부분은 적어도 한 번 꺾여 있는 굴곡부를 포함하는 표시 장치.
  6. 제5항에서,
    상기 차폐부는 상기 굴곡부에 인접한 오목부를 포함하는 표시 장치.
  7. 제5항에서,
    상기 우회부는 상기 제1 부분에 연결되어 있으며 상기 제1 방향에 나란하게 뻗는 제2 부분을 더 포함하는 표시 장치.
  8. 제7항에서,
    상기 제2 채널 영역은 상기 우회부의 상기 굴곡부와 상기 제2 부분 사이에 위치하는 표시 장치.
  9. 제7항에서,
    상기 우회부의 상기 제2 부분은 평면상 상기 차폐부와 상기 스캔선 사이에 위치하는 표시 장치.
  10. 제7항에서,
    상기 우회부의 상기 제2 부분은 상기 제1 데이터선과 교차하는 표시 장치.
  11. 제3항에서,
    상기 반도체 부재는 상기 차폐부와 연결되어 있는 제2 연결부를 더 포함하고,
    상기 구동 전압선은 상기 제2 연결부와 상기 구동 전압선 사이에 위치하는 절연막의 접촉 구멍을 통해 상기 제2 연결부와 연결되어 있는
    표시 장치.
  12. 제1항에서,
    상기 구동 게이트 전극은 평면상 상기 스캔선과 상기 제어선의 상기 본선부 사이에 위치하는 표시 장치.
  13. 제1항에서,
    상기 구동 전압선은 상기 제1 방향으로 확장되어 상기 구동 게이트 전극과 중첩하여 커패시터를 형성하는 확장부를 포함하는 표시 장치.
  14. 제13항에서,
    상기 제1 데이터선과 인접하는 제2 데이터선을 더 포함하고,
    상기 차폐부는 상기 제1 및 제2 데이터선 모두와 중첩하는 표시 장치.
  15. 제13항에서,
    상기 제1 데이터선에 나란하게 뻗는 제3 데이터선을 더 포함하고,
    상기 제1 데이터선과 상기 제3 데이터선 사이에 두 개의 상기 구동 게이트 전극이 위치하고,
    상기 두 개의 구동 게이트 전극과 각각 중첩하는 두 개의 상기 확장부는 서로 연결되어 있는
    표시 장치.
  16. 제1항에서,
    상기 우회부는 상기 차폐부의 주변을 따라 뻗으며 상기 차폐부와 이격되어 있는 부분을 포함하는 표시 장치.
  17. 제1항에서,
    상기 차폐부는 상기 제1 데이터선과 중첩하지 않는 오목부를 포함하고,
    상기 오목부는 상기 본선부의 상기 제1 방향으로 연장된 가상의 연장선 상에 위치하는
    표시 장치.
  18. 제1항에서,
    상기 반도체 부재는 상기 구동 게이트 전극을 기준으로 상기 제2 채널 영역의 반대쪽에 위치하는 세로부를 더 포함하고,
    상기 세로부는 상기 본선부와 교차하는 부분을 포함하는
    표시 장치.
KR1020160071257A 2016-06-08 2016-06-08 표시 장치 KR102477982B1 (ko)

Priority Applications (8)

Application Number Priority Date Filing Date Title
KR1020160071257A KR102477982B1 (ko) 2016-06-08 2016-06-08 표시 장치
US15/600,909 US10497720B2 (en) 2016-06-08 2017-05-22 Display device
EP20166540.3A EP3693996B1 (en) 2016-06-08 2017-06-02 Display device
EP17174235.6A EP3255672B1 (en) 2016-06-08 2017-06-02 Display device
CN201911299252.8A CN110930948B (zh) 2016-06-08 2017-06-05 显示装置
CN201710412906.8A CN107481672B (zh) 2016-06-08 2017-06-05 显示装置
US16/696,567 US10998346B2 (en) 2016-06-08 2019-11-26 Display device
US17/237,646 US11476284B2 (en) 2016-06-08 2021-04-22 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160071257A KR102477982B1 (ko) 2016-06-08 2016-06-08 표시 장치

Publications (2)

Publication Number Publication Date
KR20170139213A true KR20170139213A (ko) 2017-12-19
KR102477982B1 KR102477982B1 (ko) 2022-12-15

Family

ID=59067482

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160071257A KR102477982B1 (ko) 2016-06-08 2016-06-08 표시 장치

Country Status (4)

Country Link
US (3) US10497720B2 (ko)
EP (2) EP3693996B1 (ko)
KR (1) KR102477982B1 (ko)
CN (2) CN107481672B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190115166A (ko) * 2018-03-30 2019-10-11 삼성디스플레이 주식회사 유기 발광 표시 장치

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102173801B1 (ko) * 2012-07-12 2020-11-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치, 및 표시 장치의 제작 방법
KR102526110B1 (ko) * 2016-04-12 2023-04-27 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
KR20180088551A (ko) * 2017-01-26 2018-08-06 삼성디스플레이 주식회사 표시 장치
KR20180098442A (ko) * 2017-02-24 2018-09-04 삼성디스플레이 주식회사 화소 및 이를 가지는 유기전계발광 표시장치
CN110494798B (zh) * 2017-03-31 2022-03-08 夏普株式会社 有源矩阵基板、液晶显示装置
CN107481686B (zh) * 2017-08-21 2020-03-10 武汉华星光电技术有限公司 改善液晶面板显示状态的方法、液晶面板及液晶显示器
KR102584303B1 (ko) * 2018-06-25 2023-10-04 삼성디스플레이 주식회사 표시 장치
KR20210057280A (ko) * 2019-11-11 2021-05-21 삼성디스플레이 주식회사 표시 장치
CN113470577B (zh) * 2021-06-30 2022-11-22 合肥维信诺科技有限公司 显示面板及显示装置
KR20240035937A (ko) * 2021-07-30 2024-03-19 보에 테크놀로지 그룹 컴퍼니 리미티드 화소 구동 회로, 그 구동 방법 및 표시 패널
CN115312002B (zh) * 2022-06-30 2023-08-18 惠科股份有限公司 像素驱动电路、显示面板及显示装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150006729A (ko) * 2013-07-09 2015-01-19 삼성디스플레이 주식회사 유기 발광 표시 장치

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6056175B2 (ja) * 2012-04-03 2017-01-11 セイコーエプソン株式会社 電気光学装置及び電子機器
KR20140014693A (ko) 2012-07-25 2014-02-06 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR101486038B1 (ko) 2012-08-02 2015-01-26 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102061791B1 (ko) * 2012-11-13 2020-01-03 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법
KR102096051B1 (ko) 2013-03-27 2020-04-02 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 이를 포함하는 유기 발광 표시 장치
KR102049444B1 (ko) * 2013-05-10 2019-11-28 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 유기 발광 표시 장치 제조용 포토 마스크
KR102083432B1 (ko) 2013-05-30 2020-03-03 삼성디스플레이 주식회사 유기 발광 표시 장치
JP2015043008A (ja) 2013-08-26 2015-03-05 株式会社ジャパンディスプレイ 有機ｅｌ表示装置
KR20150054210A (ko) * 2013-11-11 2015-05-20 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102107565B1 (ko) 2013-12-18 2020-05-08 삼성디스플레이 주식회사 유기 발광 표시 장치
KR101640192B1 (ko) * 2014-08-05 2016-07-18 삼성디스플레이 주식회사 디스플레이 장치
US9941489B2 (en) 2014-09-01 2018-04-10 Samsung Display Co., Ltd. Organic light emitting diode display device and manufacturing method thereof
KR102624623B1 (ko) * 2018-04-03 2024-01-12 삼성디스플레이 주식회사 유기 발광 표시 장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150006729A (ko) * 2013-07-09 2015-01-19 삼성디스플레이 주식회사 유기 발광 표시 장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190115166A (ko) * 2018-03-30 2019-10-11 삼성디스플레이 주식회사 유기 발광 표시 장치
US11864430B2 (en) 2018-03-30 2024-01-02 Samsung Display Co., Ltd. Organic light emitting diode display device

Also Published As

Publication number Publication date
EP3693996B1 (en) 2024-05-01
CN110930948A (zh) 2020-03-27
US20200098794A1 (en) 2020-03-26
EP3693996A1 (en) 2020-08-12
EP3255672A1 (en) 2017-12-13
KR102477982B1 (ko) 2022-12-15
US11476284B2 (en) 2022-10-18
US10497720B2 (en) 2019-12-03
CN107481672B (zh) 2022-02-22
US20170358605A1 (en) 2017-12-14
CN110930948B (zh) 2022-09-16
EP3255672B1 (en) 2020-05-13
US20210242247A1 (en) 2021-08-05
CN107481672A (zh) 2017-12-15
US10998346B2 (en) 2021-05-04

Similar Documents

Publication Publication Date Title
KR102477982B1 (ko) 표시 장치
KR102047513B1 (ko) 표시 장치
US20220216291A1 (en) Display device including an emission layer
US10714561B2 (en) Display device
KR20180040185A (ko) 표시 장치
KR20180088550A (ko) 표시 장치
US10735629B2 (en) Display device having an emission layer
KR20200064230A (ko) 유기 발광 표시 장치
KR20160027917A (ko) 유기 발광 표시 장치 및 그 제조 방법
US20220254855A1 (en) Display panel and display device
CN114695491A (zh) 显示面板及显示装置
KR20230103569A (ko) 표시 장치
KR20230078022A (ko) 표시 장치
KR20240070203A (ko) 표시 패널 및 표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
GRNT Written decision to grant