CN110494798B - 有源矩阵基板、液晶显示装置 - Google Patents

有源矩阵基板、液晶显示装置 Download PDF

Info

Publication number
CN110494798B
CN110494798B CN201880022067.1A CN201880022067A CN110494798B CN 110494798 B CN110494798 B CN 110494798B CN 201880022067 A CN201880022067 A CN 201880022067A CN 110494798 B CN110494798 B CN 110494798B
Authority
CN
China
Prior art keywords
active matrix
matrix substrate
substrate according
row direction
sub
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880022067.1A
Other languages
English (en)
Other versions
CN110494798A (zh
Inventor
北川英树
今井元
伊藤俊克
菊池哲郎
铃木正彦
上田辉幸
原健吾
西宫节治
大东彻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN110494798A publication Critical patent/CN110494798A/zh
Application granted granted Critical
Publication of CN110494798B publication Critical patent/CN110494798B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136277—Active matrix addressed cells formed on a semiconductor substrate, e.g. of silicon
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1237—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a different composition, shape, layout or thickness of the gate insulator in different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device

Abstract

提供一种既抑制像素缺陷的产生又高清晰的有源矩阵基板。其具备：第1半导体膜，其与在行方向上相邻的2个子像素中的一个子像素对应；第2半导体膜，其与在行方向上相邻的2个子像素中的另一个子像素对应；晶体管，其将上述第1半导体膜的一部分作为行方向上的沟道；以及像素电极，其经由接触孔连接到上述晶体管的漏极电极，在俯视时，从上述沟道的漏极电极侧边缘到上述接触孔的底面为止的行方向上的距离(dc)为行方向上的子像素间距(dp)的0.15倍以上。

Description

有源矩阵基板、液晶显示装置
技术领域
本发明涉及有源矩阵基板。
背景技术
在专利文献1中公开了一种液晶显示装置，其具备TFT、像素电极、以及具有狭缝的共用电极，像素电极与TFT的漏极电极在接触孔处连接。
现有技术文献
专利文献
专利文献1：日本公开专利公报“特开2010-8758号公报(2010年1月14日公开)”
发明内容
发明要解决的问题
存在若是为了高清晰化而缩短TFT与接触孔的距离则会增加像素缺陷的问题。
用于解决问题的方案
本发明的一个方面的有源矩阵基板具备：第1半导体膜，其与在行方向上相邻的2个子像素中的一个子像素对应；第2半导体膜，其与在行方向上相邻的2个子像素中的另一个子像素对应；晶体管，其将上述第1半导体膜的一部分作为行方向上的沟道；以及像素电极，其经由接触孔连接到上述晶体管的漏极电极，在俯视时，从上述沟道的漏极电极侧边缘到上述接触孔的底面为止的行方向上的距离为行方向上的子像素间距的0.15倍以上。
发明效果
根据本发明的一个方面的有源矩阵基板，既能抑制像素缺陷的产生又能实现高清晰化。
附图说明
图1是示出本实施方式的显示装置的构成的图，(a)是示出整体构成的截面示意图，(b)是示出整体构成的俯视示意图，(c)是示出显示部的像素电路的电路图。
图2是示出实施方式1的显示面板的构成的俯视图。
图3是示出实施方式1的显示面板的构成的截面图。
图4是示出实施方式1的像素电极和共用电极的构成的俯视图。
图5是示出实施方式1的接触孔的位置的截面图。
图6是示出图5的接触孔的位置与像素缺陷的产生数量的关系的坐标图。
图7是示出实施方式2的构成的截面图。
具体实施方式
以下，基于图1～图7来说明本发明的实施方式。但是，这些实施方式不过是例示。
图1是示出本实施方式的显示装置的构成的图，(a)是示出整体构成的截面示意图，(b)是示出整体构成的俯视示意图，(c)是示出显示部的像素电路的电路图。
如图1所示，本实施方式的液晶显示装置10具备：背光源2；液晶面板6，其包含有源矩阵基板3、液晶层4以及彩色滤光片基板5；以及光学膜7。
在有源矩阵基板3的显示部3p中包含像素电极30、晶体管TR、数据信号线SL以及扫描信号线GL，在像素电路3g中，像素电极30经由晶体管TR连接到数据信号线SL和扫描信号线GL。有源矩阵基板3是包含与像素电极30相对的共用电极(未图示)的FFS(Fringe-FieldSwitching；边缘场开关)方式，使用该共用电极构成内嵌式触摸传感器。
在有源矩阵基板3的非显示部(非有源部)3q，设置有驱动扫描信号线GL的栅极驱动器(驱动电路)GD以及包含驱动数据信号线SL的源极驱动器的IC芯片Tp。此外，栅极驱动器GD和像素电路3g也可以单片地形成在同一基板3s上。
图2是示出实施方式1的显示面板的构成的俯视图，图3是示出实施方式1的显示面板的构成的截面图。
有源矩阵基板3具备：第1半导体膜25a，其与在行方向上相邻的2个子像素中的一个子像素对应；第2半导体膜25b，其与在行方向上相邻的2个子像素中的另一个子像素对应；晶体管TRa，其将第1半导体膜25a的一部分作为行方向上的沟道；以及像素电极30，其经由接触孔CHa连接到晶体管TRa的漏极电极DR。
晶体管TRa是底栅结构，其栅极电极GT是在玻璃基板GK上例如由钛(Ti)和铜(Cu)的层叠膜形成的。栅极电极GT是扫描信号线GL的一部分。
栅极绝缘膜24形成为覆盖栅极电极GT。栅极绝缘膜24例如包括氮化硅(SiNx)或二氧化硅(SiO2)。
在栅极绝缘膜24的上层形成有第1半导体膜25a和第2半导体膜25b。第1半导体膜25a和第2半导体膜25b例如是氧化物半导体膜，也可以包含In、Ga以及Zn中的至少1种金属元素。在本实施方式中，第1半导体膜25a和第2半导体膜25b例如包含In-Ga-Zn-O系的半导体。在此，In-Ga-Zn-O系的半导体是In(铟)、Ga(镓)、Zn(锌)的三元系氧化物，并且In、Ga以及Zn的比例(组成比)没有特别限定，例如包含In：Ga：Zn＝2：2：1、In：Ga：Zn＝1：1：1、In：Ga：Zn＝1：1：2等。
晶体管TRa的源极电极SR和漏极电极DR例如由钛(Ti)和铜(Cu)的层叠膜以相互分开的方式形成在第1半导体膜25a上。此外，源极电极SR是数据信号线SL的一部分。
无机绝缘膜27例如由氮化硅(SiNx)或二氧化硅(SiO2)以覆盖源极电极SR和漏极电极DR的方式形成。在无机绝缘膜27上，例如由聚甲基丙烯酸甲酯树脂(PMMA)等丙烯酸系树脂材料形成作为有机绝缘膜的平坦化膜28。
在平坦化膜28上隔着无机绝缘膜29形成有像素电极30。另外，在像素电极30上隔着无机绝缘膜31形成有共用电极32。像素电极30和共用电极32是透明电极，并且例如包括ITO(Indium Tin Oxide；铟锡氧化物)、ZnO(Zinc Oxide；氧化锌)、IZO(Indium ZincOxide；铟锌氧化物)、IGZO(Indium Gallium Zinc Oxide；铟镓锌氧化物)、ITZO(IndiumTin Zinc Oxide；铟锡锌氧化物)等材料。
层间绝缘膜SZ包括无机绝缘膜27、平坦化膜28以及无机绝缘膜29，漏极电极DR与像素电极30通过贯通层间绝缘膜SZ的2个接触孔CHa、CHb连接。
〔实施方式1〕
图2是示出实施方式1的显示面板的构成的俯视图。图3是示出实施方式1的显示面板的构成的截面图。此外，图2、图3示出了5型(5英寸)的全HD液晶面板(像素密度为441ppi)。
在实施方式1中，将俯视时的从晶体管TRa的沟道CN的漏极电极侧边缘CNe到接触孔CHa的底面BF为止的行方向(在图中为X方向)上的距离dc设为行方向上的子像素间距dp(例如19.2μm)的0.154倍(例如2.96μm)以上。在图2、图3中，作为更优选的构成，设为了0.234倍(例如dc＝4.49μm)。
贯通层间绝缘膜SZ的接触孔Cha是随着去往底侧(玻璃基板侧)而逐渐变细(底面比开口面小)的正锥形形状。距离dc是层间绝缘膜SZ的厚度(例如2.8μm)的1.2倍以上，在图2、图3中，作为更优选的构成，设为了1.6倍。
第1半导体膜25a的行方向上的长度设为像素间距的0.45倍以上。在图2、图3中，作为更优选的构成，设为了0.55倍(例如10.6μm)。另外，第1和第2半导体膜25a、25b隔开比子像素间距dp的0.48倍小的间隙在行方向上排列。在图2、图3中，作为更优选的构成，设为了0.45倍(例如8.6μm)。
接触孔CHa的底面BF的行方向上的宽度为子像素间距dp的0.21倍以上。在图2、图3中，作为更优选的构成，设为了0.24倍(例如4.6μm)。
第2半导体膜25b与接触孔CHa的底面BF在行方向上的间隙dt比子像素间距dp的0.19倍小。在图2、图3中，作为更优选的构成，设为了0.18倍(例如3.5μm)。
漏极电极DR的行方向上的宽度为子像素间距dp的0.38倍以上。在图2、图3中，作为更优选的构成，设为了0.42倍(例如8.1μm)。
像素电极的行方向上的宽度为子像素间距dp的0.68倍以上。在图2、图3中，作为更优选的构成，设为了0.72倍(例如13.8μm)。
数据信号线SL的宽度为子像素间距dp的0.16倍以上。在图2、图3中，作为更优选的构成，设为了0.19倍(例如3.6μm)。
接触孔CHa的底面BF的一部分Cg(第2半导体膜25b侧的沿着Y方向的端部)与漏极电极DR不重叠。
图4是示出实施方式1的像素电极和共用电极的构成的俯视图。如图4所示，像素电极30和共用电极32隔着无机绝缘膜31相对，在共用电极32形成有狭缝32s(FFS方式)。
图5是示出接触孔的位置(底面的位置)的截面图，图6是示出图5的接触孔的位置与像素缺陷的产生数量的关系的坐标图。如图5的(a)、图6所示，可知若是为了高清晰化而缩短晶体管与接触孔的距离，则会增加像素缺陷。并且可知，在dc＝2.75μm时，像素缺陷的产生数量高，而在dc＝2.96μm时，像素缺陷的产生数量大幅下降，当如图5的(b)那样设dc＝4.5μm时，产生数量大致变为0。即，通过像图2和图3那样构成有源矩阵基板3，既能抑制像素缺陷的产生又能实现高清晰化。
〔实施方式2〕
实施方式2的有源矩阵基板按每个像素具备TFT(像素用TFT)。作为像素用TFT，例如使用将In-Ga-Zn-O系的半导体膜作为活性层的氧化物半导体TFT。
有时也会在与像素用TFT同一个基板上一体地形成周边驱动电路的一部分或整体。这种有源矩阵基板被称为驱动器单片的有源矩阵基板。在驱动器单片的有源矩阵基板中，周边驱动电路设置在包含多个像素的区域(显示区域)以外的区域(非显示区域或边框区域)。构成周边驱动电路的TFT(电路用TFT)例如使用将多晶硅膜作为活性层的结晶质硅TFT。若是像这样使用氧化物半导体TFT作为像素用TFT，使用结晶质硅TFT作为电路用TFT，则能在显示区域降低功耗，而且能缩小边框区域。
图7是示出实施方式2的有源矩阵基板的构成的截面图。如图7所示，在有源矩阵基板300中，在驱动电路形成区域101形成有薄膜晶体管10A作为电路用TFT，在显示区域102的各像素形成有薄膜晶体管10B作为像素用TFT。
有源矩阵基板300具备：基板11；基底膜12，其形成在基板11的表面；薄膜晶体管10A，其形成在基底膜12上；以及薄膜晶体管10B，其形成在基底膜12上。薄膜晶体管10A具有主要包含结晶质硅的活性区域。薄膜晶体管10B具有主要包含氧化物半导体的活性区域。
薄膜晶体管10A和薄膜晶体管10B一体地制作于基板11。此处所说的“活性区域”是指成为TFT的活性层的半导体层中的形成沟道的区域。
薄膜晶体管10A具有：结晶质硅半导体层(例如低温多晶硅层)13，其形成在基底膜12上；第1绝缘层14，其覆盖结晶质硅半导体层13；以及栅极电极15A，其设置在第1绝缘层14上。第1绝缘层14中的位于结晶质硅半导体层13与栅极电极15A之间的部分作为薄膜晶体管10A的栅极绝缘膜发挥功能。结晶质硅半导体层13具有：区域(活性区域)13c，其形成沟道；以及源极区域13s和漏极区域13d，其分别位于活性区域的两侧。
在该例中，结晶质硅半导体层13中的隔着第1绝缘层14与栅极电极15A重叠的部分成为活性区域13c。薄膜晶体管10A还具有分别连接到源极区域13s和漏极区域13d的源极电极18sA和漏极电极18dA。也可以是，源极和漏极电极18sA、18dA设置在覆盖栅极电极15A和结晶质硅半导体层13的绝缘膜(在此，为第2绝缘层16)上，在形成于绝缘膜的接触孔内与结晶质硅半导体层13连接。
薄膜晶体管10B具有：栅极电极15B，其设置在基底膜12上；第2绝缘层16，其覆盖栅极电极15B；以及氧化物半导体层17(第1半导体膜)，其配置在第2绝缘层16上。
如图7所示，作为薄膜晶体管10A的栅极绝缘膜的第1绝缘层14也可以延伸设置到打算形成薄膜晶体管10B的区域。在这种情况下，氧化物半导体层17也可以形成在第1绝缘层14上。第2绝缘层16中的位于栅极电极15B与氧化物半导体层17之间的部分作为薄膜晶体管10B的栅极绝缘膜发挥功能。
氧化物半导体层17具有：区域(活性区域)17c，其形成沟道；以及源极接触区域17s和漏极接触区域17d，其分别位于活性区域的两侧。在该例中，氧化物半导体层17中的隔着第2绝缘层16与栅极电极15B重叠的部分成为活性区域17c。另外，薄膜晶体管10B还具有分别连接到源极接触区域17s和漏极接触区域17d的源极电极18sB和漏极电极18dB。此外，也能设为在基板11上不设置基底膜12的构成。
这些薄膜晶体管10A、10B被钝化膜19和平坦化膜20覆盖。在作为像素用TFT发挥功能的薄膜晶体管10B中，栅极电极15B连接到栅极总线(未图示)，源极电极18sB连接到源极总线(未图示)，漏极电极18dB连接到像素电极23。在该例中，漏极电极18dB在形成于钝化膜19和平坦化膜20的接触孔CH内与对应的像素电极23连接。视频信号经由源极总线供应到源极电极18sB，基于来自栅极总线的栅极信号向像素电极23写入所需的电荷。
在实施方式2中，也是将俯视时的从晶体管10B的沟道的漏极电极侧边缘CNe到接触孔CH的底面为止的行方向(在图中为横向)上的距离dc设为行方向上的子像素间距的0.154倍以上，更优选的是设为0.234倍。
此外，也可以如图所示，在平坦化膜20上形成有透明导电层21作为共用电极，在透明导电层(共用电极)21与像素电极23之间形成有第3绝缘层22。在这种情况下，也可以在像素电极23设置有狭缝状的开口。这种有源矩阵基板300例如能应用于FFS(Fringe FieldSwitching；边缘场开关)模式的显示装置。FFS模式是在其中一个基板设置一对电极并且在与基板面平行的方向(横向)上对液晶分子施加电场的横向电场方式的模式。
在该例中，生成由从像素电极23发出并穿过液晶层(未图示)然后穿过像素电极23的狭缝状的开口而到达共用电极21的电力线所表示的电场。该电场相对于液晶层具有横向的成分。其结果是，能够将横向的电场施加到液晶层。在横向电场方式中，由于液晶分子不从基板立起，因此，与纵向电场方式相比具有能够实现宽视角的优点。
在图示的例子中，薄膜晶体管10A具有在栅极电极15A与基板11(基底膜12)之间配置有结晶质硅半导体层13的顶栅结构。另一方面，薄膜晶体管10B具有在氧化物半导体层17与基板11(基底膜12)之间配置有栅极电极15B的底栅结构。通过采用这种结构，当在同一基板11上一体地形成两种薄膜晶体管10A、10B时，能更有效地抑制制造工序数或制造成本的增加。
薄膜晶体管10A和薄膜晶体管10B的TFT结构不限于上述结构。例如，这些薄膜晶体管10A、10B也可以具有相同的TFT结构。或者，也可以是薄膜晶体管10A具有底栅结构，薄膜晶体管10B具有顶栅结构。另外，在底栅结构的情况下，可以如薄膜晶体管10A那样是沟道蚀刻型，也可以是蚀刻阻挡型。另外，也可以是源极电极和漏极电极位于半导体层的下方的底部接触型。
也可以是，作为薄膜晶体管10B的栅极绝缘膜的第2绝缘层16延伸设置到形成薄膜晶体管10A的区域，作为覆盖薄膜晶体管10A的栅极电极15A和结晶质硅半导体层13的层间绝缘膜发挥功能。在薄膜晶体管10A的层间绝缘膜与薄膜晶体管10B的栅极绝缘膜像这样形成在同一层(第2绝缘层)16内的情况下，第2绝缘层16也可以具有层叠结构。
薄膜晶体管10A的栅极电极15A与薄膜晶体管10B的栅极电极15B也可以形成在同一层内。另外，薄膜晶体管10A的源极和漏极电极18sA、18dA、与薄膜晶体管10B的源极和漏极电极18sB、18dB也可以形成在同一层内。“形成在同一层内”是指使用同一膜(导电膜)形成。从而，能够抑制制造工序数和制造成本的增加。
实施方式2中的氧化物半导体层17例如包含In-Ga-Zn-O系的半导体(以下称为“In-Ga-Zn-O系半导体”)。在此，In-Ga-Zn-O系半导体是In(铟)、Ga(镓)、Zn(锌)的三元系氧化物，并且In、Ga以及Zn的比例(组成比)没有特别限定，例如包含In：Ga：Zn＝2：2：1、In：Ga：Zn＝1：1：1、In：Ga：Zn＝1：1：2等。
In-Ga-Zn-O系的半导体可以是非晶质，也可以是结晶质。作为结晶质In-Ga-Zn-O系的半导体，优选c轴大体垂直于层面进行取向的结晶质In-Ga-Zn-O系的半导体。这种In-Ga-Zn-O系半导体的结晶结构例如公开于特开2012-134475号公报。为了参考，将特开2012-134475号公报的所有公开内容援引至本说明书中。
氧化物半导体层17也可以包含其它氧化物半导体来取代In-Ga-Zn-O系半导体。例如也可以包含Zn-O系半导体(ZnO)、In-Zn-O系半导体、Zn-Ti-O系半导体(ZTO)、Cd-Ge-O系半导体、Cd-Pb-O系半导体、CdO(氧化镉)、Mg-Zn-O系半导体、In-Sn-Zn-O系半导体(例如In2O3-SnO2-ZnO)、In-Ga-Sn-O系半导体等。
〔总结〕
本发明的方面能够包含以下方面。
方面1：一种有源矩阵基板，具备：第1半导体膜，其与在行方向上相邻的2个子像素中的一个子像素对应；第2半导体膜，其与在行方向上相邻的2个子像素中的另一个子像素对应；晶体管，其将上述第1半导体膜的一部分作为行方向上的沟道；以及像素电极，其经由接触孔连接到上述晶体管的漏极电极，在俯视时，从上述沟道的漏极电极侧边缘到上述接触孔的底面为止的行方向上的距离为行方向上的子像素间距的0.15倍以上。
方面2：例如根据方面1所述的有源矩阵基板，上述距离为上述子像素间距的0.23倍以上。
方面3：例如根据方面1或2所述的有源矩阵基板，上述接触孔为正锥形形状，贯通层间绝缘膜。
方面4：例如根据方面3所述的有源矩阵基板，上述距离为上述层间绝缘膜的厚度的1.2倍以上。
方面5：例如根据方面1～4中的任意一项所述的有源矩阵基板，上述第1半导体膜的行方向上的长度为上述子像素间距的0.45倍以上。
方面6：例如根据方面1～5中的任意一项所述的有源矩阵基板，上述第1半导体膜和上述第2半导体膜隔开比上述子像素间距的0.48倍小的间隙在行方向上排列。
方面7：例如根据方面1～6中的任意一项所述的有源矩阵基板，上述底面的行方向上的宽度为上述子像素间距的0.21倍以上。
方面8：例如根据方面1～7中的任意一项所述的有源矩阵基板，上述第2半导体膜与上述底面在行方向上的间隙比上述子像素间距的0.19倍小。
方面9：例如根据方面1～8中的任意一项所述的有源矩阵基板，上述漏极电极的行方向上的宽度为上述子像素间距的0.38倍以上。
方面10：例如根据方面1～9中的任意一项所述的有源矩阵基板，上述像素电极的行方向上的宽度为上述子像素间距的0.68倍以上。
方面11：例如根据方面1～10中的任意一项所述的有源矩阵基板，数据信号线连接到上述晶体管的源极电极，上述数据信号线的宽度为像素间距的0.16倍以上。
方面12：例如根据方面1～11中的任意一项所述的有源矩阵基板，上述层间绝缘膜包含无机绝缘膜和有机绝缘膜。
方面13：例如根据方面1～12中的任意一项所述的有源矩阵基板，上述接触孔的底面的一部分与上述漏极电极不重叠。
方面14：例如根据方面1～13中的任意一项所述的有源矩阵基板，包含隔着比上述像素电极靠上层的无机绝缘膜而与上述像素电极相对的共用电极，在上述像素电极和上述共用电极中的至少一方形成有狭缝。
方面15：例如根据方面1～14中的任意一项所述的有源矩阵基板，每1英寸的子像素数为1200以上。
方面16：例如根据方面1～15中的任意一项所述的有源矩阵基板，上述第1半导体膜和上述第2半导体膜包括氧化物半导体。
方面17：例如根据方面1～18中的任意一项所述的有源矩阵基板，具备包括与上述第1半导体膜和上述第2半导体膜不同的材料的第3半导体膜。
方面18：例如根据方面17所述的有源矩阵基板，上述晶体管和将上述第3半导体膜作为沟道的晶体管中的一方是底栅结构，另一方是顶栅结构。
方面19：一种液晶显示装置，例如具备方面1～18所述的有源矩阵基板。
本发明不限于上述实施方式，将不同的实施方式分别公开的技术手段适当地组合而得到的实施方式也包含在本发明的技术范围内。而且，将各实施方式分别公开的技术手段组合起来，从而形成新的技术特征能够。
附图标记说明
3 有源矩阵基板
10 液晶面板
GL 扫描信号线
SL 数据信号
DR 漏极电极
CHa、CHb、CH 接触孔
dp 子像素间距
25a 第1半导体膜
25b 第2半导体膜。

Claims (18)

1.一种有源矩阵基板，其特征在于，
具备：第1半导体膜，其与在行方向上相邻的2个子像素中的一个子像素对应；第2半导体膜，其与在行方向上相邻的2个子像素中的另一个子像素对应；晶体管，其将上述第1半导体膜的一部分作为行方向上的沟道；以及像素电极，其经由接触孔连接到上述晶体管的漏极电极，
在俯视时，从上述沟道的漏极电极侧边缘到上述接触孔的底面为止的行方向上的距离为行方向上的子像素间距的0.23倍以上。
2.根据权利要求1所述的有源矩阵基板，
上述接触孔为正锥形形状，贯通层间绝缘膜。
3.根据权利要求2所述的有源矩阵基板，
上述距离为上述层间绝缘膜的厚度的1.2倍以上。
4.根据权利要求2或3所述的有源矩阵基板，
上述层间绝缘膜包含无机绝缘膜和有机绝缘膜。
5.根据权利要求1～3中的任意一项所述的有源矩阵基板，
上述第1半导体膜的行方向上的长度为上述子像素间距的0.45倍以上。
6.根据权利要求1～3中的任意一项所述的有源矩阵基板，
上述第1半导体膜和上述第2半导体膜隔开比上述子像素间距的0.48倍小的间隙在行方向上排列。
7.根据权利要求1～3中的任意一项所述的有源矩阵基板，
上述底面的行方向上的宽度为上述子像素间距的0.21倍以上。
8.根据权利要求1～3中的任意一项所述的有源矩阵基板，
上述第2半导体膜与上述底面在行方向上的间隙比上述子像素间距的0.19倍小。
9.根据权利要求1～3中的任意一项所述的有源矩阵基板，
上述漏极电极的行方向上的宽度为上述子像素间距的0.38倍以上。
10.根据权利要求1～3中的任意一项所述的有源矩阵基板，
上述像素电极的行方向上的宽度为上述子像素间距的0.68倍以上。
11.根据权利要求1～3中的任意一项所述的有源矩阵基板，
数据信号线连接到上述晶体管的源极电极，
上述数据信号线的宽度为像素间距的0.16倍以上。
12.根据权利要求1～3中的任意一项所述的有源矩阵基板，
上述接触孔的底面的一部分与上述漏极电极不重叠。
13.根据权利要求1～3中的任意一项所述的有源矩阵基板，
包含隔着比上述像素电极靠上层的无机绝缘膜而与上述像素电极相对的共用电极，在上述像素电极和上述共用电极中的至少一方形成有狭缝。
14.根据权利要求1～3中的任意一项所述的有源矩阵基板，
每1英寸的子像素数为1200以上。
15.根据权利要求1～3中的任意一项所述的有源矩阵基板，
上述第1半导体膜和上述第2半导体膜包括氧化物半导体。
16.根据权利要求1～3中的任意一项所述的有源矩阵基板，
具备包括与上述第1半导体膜和上述第2半导体膜不同的材料的第3半导体膜。
17.根据权利要求16所述的有源矩阵基板，
上述晶体管和将上述第3半导体膜作为沟道的晶体管中的一方是底栅结构，另一方是顶栅结构。
18.一种液晶显示装置，其特征在于，
具备权利要求1～17中的任意一项所述的有源矩阵基板。
CN201880022067.1A 2017-03-31 2018-03-26 有源矩阵基板、液晶显示装置 Active CN110494798B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017-071773 2017-03-31
JP2017071773 2017-03-31
PCT/JP2018/012061 WO2018181142A1 (ja) 2017-03-31 2018-03-26 アクティブマトリクス基板、液晶表示装置

Publications (2)

Publication Number Publication Date
CN110494798A CN110494798A (zh) 2019-11-22
CN110494798B true CN110494798B (zh) 2022-03-08

Family

ID=63676103

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880022067.1A Active CN110494798B (zh) 2017-03-31 2018-03-26 有源矩阵基板、液晶显示装置

Country Status (4)

Country Link
US (1) US11189645B2 (zh)
JP (1) JP6855564B2 (zh)
CN (1) CN110494798B (zh)
WO (1) WO2018181142A1 (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000010123A (ja) * 1998-04-20 2000-01-14 Sony Corp カラ―表示装置
EP1213602A2 (en) * 2000-12-05 2002-06-12 International Business Machines Corporation Thin film transistor pixel cell for a display device
JP2006178235A (ja) * 2004-12-22 2006-07-06 Nec Corp 薄膜トランジスタアレイ基板及び液晶表示装置
CN102893315A (zh) * 2010-05-11 2013-01-23 夏普株式会社 有源矩阵基板和显示面板
CN105814481A (zh) * 2013-12-10 2016-07-27 夏普株式会社 半导体装置及其制造方法
CN105993077A (zh) * 2014-02-14 2016-10-05 夏普株式会社 有源矩阵基板

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001332738A (ja) * 2000-05-24 2001-11-30 Sony Corp 薄膜半導体装置、液晶表示装置及びエレクトロルミネッセンス表示装置
JP2002182241A (ja) * 2000-12-13 2002-06-26 Toshiba Corp アレイ基板及びその製造方法
JP2002319679A (ja) 2001-04-20 2002-10-31 Semiconductor Energy Lab Co Ltd 半導体装置
JP2010231233A (ja) * 2001-09-28 2010-10-14 Sharp Corp 液晶表示装置用基板及びそれを用いた液晶表示装置
JP3937956B2 (ja) * 2002-07-22 2007-06-27 セイコーエプソン株式会社 薄膜半導体装置の製造方法
JP5348521B2 (ja) 2008-06-27 2013-11-20 株式会社ジャパンディスプレイ 液晶表示パネル
KR20140014693A (ko) * 2012-07-25 2014-02-06 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
US9608008B2 (en) * 2014-02-21 2017-03-28 Sharp Kabushiki Kaisha Active matrix substrate and method for producing same
US9989828B2 (en) * 2014-08-20 2018-06-05 Sharp Kabushiki Kaisha Semiconductor device and liquid crystal display device
US9941489B2 (en) * 2014-09-01 2018-04-10 Samsung Display Co., Ltd. Organic light emitting diode display device and manufacturing method thereof
JP6518466B2 (ja) * 2015-03-11 2019-05-22 株式会社ジャパンディスプレイ 薄膜トランジスタ
KR102477982B1 (ko) * 2016-06-08 2022-12-15 삼성디스플레이 주식회사 표시 장치
KR102530472B1 (ko) * 2018-09-18 2023-05-09 삼성디스플레이 주식회사 표시 장치
KR20210086292A (ko) * 2019-12-31 2021-07-08 엘지디스플레이 주식회사 표시 장치와 이를 이용한 멀티 표시 장치

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000010123A (ja) * 1998-04-20 2000-01-14 Sony Corp カラ―表示装置
EP1213602A2 (en) * 2000-12-05 2002-06-12 International Business Machines Corporation Thin film transistor pixel cell for a display device
JP2006178235A (ja) * 2004-12-22 2006-07-06 Nec Corp 薄膜トランジスタアレイ基板及び液晶表示装置
CN102893315A (zh) * 2010-05-11 2013-01-23 夏普株式会社 有源矩阵基板和显示面板
CN105814481A (zh) * 2013-12-10 2016-07-27 夏普株式会社 半导体装置及其制造方法
CN105993077A (zh) * 2014-02-14 2016-10-05 夏普株式会社 有源矩阵基板

Also Published As

Publication number Publication date
US11189645B2 (en) 2021-11-30
JP6855564B2 (ja) 2021-04-07
WO2018181142A1 (ja) 2018-10-04
JPWO2018181142A1 (ja) 2019-12-26
US20210305280A1 (en) 2021-09-30
CN110494798A (zh) 2019-11-22

Similar Documents

Publication Publication Date Title
US10317763B2 (en) Display device
CN107636841B (zh) 有源矩阵基板及其制造方法和使用有源矩阵基板的显示装置
US10439010B2 (en) Display device
JP6799123B2 (ja) アクティブマトリクス基板およびその製造方法
JP5654677B2 (ja) 液晶表示パネル及び液晶表示装置
JP6655720B2 (ja) アクティブマトリクス基板と、それを備えたタッチパネル付き表示装置及び液晶表示装置
JP5784732B2 (ja) 液晶表示装置、および液晶表示装置の製造方法
JP5764665B2 (ja) 薄膜トランジスタアレイ基板及び液晶表示装置
US9853164B2 (en) Semiconductor device and display device
KR20140129504A (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판
CN112305819B (zh) 液晶显示装置
US20150255491A1 (en) Active-matrix substrate and liquid-crystal display device
US20200124891A1 (en) Active matrix substrate, liquid crystal display panel, and method for manufacturing liquid crystal display panel
WO2014054558A1 (ja) 半導体装置及び表示装置
US20200004073A1 (en) Liquid crystal display device
CN110494798B (zh) 有源矩阵基板、液晶显示装置
US10777587B2 (en) Active matrix substrate and display device provided with active matrix substrate
US9082859B2 (en) Thin film transistor and flat display device
WO2013157336A1 (ja) アクティブマトリクス基板および液晶表示装置
JP2019101382A (ja) 液晶表示装置
KR20120058231A (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판
KR101970801B1 (ko) 액정표시장치 어레이 기판

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant