KR20170122459A - 온도 검출 회로 및 방법과, 이를 구비하는 저항성 메모리 장치 - Google Patents

온도 검출 회로 및 방법과, 이를 구비하는 저항성 메모리 장치 Download PDF

Info

Publication number
KR20170122459A
KR20170122459A KR1020160051433A KR20160051433A KR20170122459A KR 20170122459 A KR20170122459 A KR 20170122459A KR 1020160051433 A KR1020160051433 A KR 1020160051433A KR 20160051433 A KR20160051433 A KR 20160051433A KR 20170122459 A KR20170122459 A KR 20170122459A
Authority
KR
South Korea
Prior art keywords
temperature
resistive memory
change amount
resistance value
cell
Prior art date
Application number
KR1020160051433A
Other languages
English (en)
Inventor
신민철
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020160051433A priority Critical patent/KR20170122459A/ko
Publication of KR20170122459A publication Critical patent/KR20170122459A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0033—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 기술의 일 실시예에 의한 온도 검출 회로는 저항성 메모리 장치를 위한 온도 검출 회로로서, 저항성 메모리 셀의 초기 저항값을 저장하며, 온도 검출 이벤트에 응답하여 적어도 하나의 기준 저항성 메모리 셀로부터 측정된 셀 저항값을 제공받도록 구성되는 저항 감지부 및 초기 저항값과 셀 저항값 간의 저항 변화량에 기초하여 온도 감지 신호를 생성하도록 구성되는 온도 감지부를 포함하도록 구성될 수 있다.

Description

온도 검출 회로 및 방법과, 이를 구비하는 저항성 메모리 장치{Circuit and Method for Detection of Temperature and Resistance Memory Apparatus Having the Same}
본 발명은 반도체 집적 장치에 관한 것으로, 보다 구체적으로는 온도 검출 회로 및 방법과, 이를 구비하는 저항성 메모리 장치에 관한 것이다.
저항성 메모리 장치는 저비용, 랜덤 액세스, 고속 동작, 낮은 소비 전력, 비휘발성 특성 등의 장점들만을 융합한 차세대 메모리 장치로 주목받고 있다.
저항성 메모리 장치는 한 쌍의 전극 사이에 데이터 저장물질층을 배치하고, 전류 또는 전압을 인가하여 데이터 저장물질층의 저항 상태를 변화시켜 데이터를 기록하는 메모리 장치이다.
저항성 메모리 장치의 하나인 상변화 메모리 장치는 액세스 소자와 상변화 물질로 이루어지는 데이터 저장물질층을 기본 구성으로 한다. 상변화 메모리 장치에 데이터를 라이트(프로그램)하기 위해 워드라인과 비트라인 간에 기 설정된 전압을 인가하면 데이터 저장물질층에 라이트 전류가 인가되어 데이터 저장물질층의 저항 상태를 결정 상태(저저항 상태) 또는 비정질 상태(고저항 상태)로 변화시킬 수 있다.
저항성 메모리 장치를 구성하는 데이터 저장물질은 온도 등과 같은 주변 환경, 라이트 동작시 발생하는 열, 라이트 이후의 경과 시간에 따라 저항상태가 변화되는 디스터번스(Disturbance) 현상이 발현되는 특성이 있다.
디스터번스 현상에 의해 리드(read)/라이트(write) 마진이 감소하고 이는 데이터 보유 시간(data retention time)을 감소시키는 결과를 유발한다.
그러므로 저항성 메모리 장치에 저장된 데이터를 정확하게 판독하기 위한 방안이 필요하다.
본 기술의 실시예는 저항성 메모리 장치의 저항 변동 특성을 반영하여 동작 온도를 검출할 수 있는 온도 검출 회로 및 방법과, 이를 구비하는 저항성 메모리 장치를 개시하는 데 그 기술적 과제가 있다.
본 기술의 일 실시예에 의한 온도 검출 회로는 저항성 메모리 장치를 위한 온도 검출 회로로서, 저항성 메모리 셀의 초기 저항값을 저장하며, 온도 검출 이벤트에 응답하여 적어도 하나의 기준 저항성 메모리 셀로부터 측정된 셀 저항값을 제공받도록 구성되는 저항 감지부; 및 상기 초기 저항값과 상기 셀 저항값 간의 저항 변화량에 기초하여 온도 감지 신호를 생성하도록 구성되는 온도 감지부;를 포함하도록 구성될 수 있다.
본 기술의 일 실시예에 의한 온도 검출 방법은 저항성 메모리 장치를 위한 온도 검출 회로의 온도 검출 방법으로서, 온도 검출 이벤트에 응답하여 적어도 하나의 기준 저항성 메모리 셀로부터 측정된 셀 저항값을 제공받는 단계; 및 기 저장되어 있는 초기 저항값과 상기 셀 저항값 간의 저항 변화량에 기초하여 온도 감지 신호를 생성하는 단계;를 포함하도록 구성될 수 있다.
본 기술의 일 실시예에 의한 저항성 메모리 장치는 복수의 저항성 메모리 셀을 포함하는 메모리 영역; 접근하고자 하는 저항성 메모리 셀을 선택하기 위한 어드레스 디코더; 상기 메모리 영역에 데이터를 라이트하는 쓰기 회로부; 상기 메모리 영역으로부터 데이터를 리드하는 읽기 회로부; 및 온도 검출 이벤트에 응답하여, 상기 메모리 영역에서 선택되는 적어도 하나의 기준 저항성 메모리 셀로부터 측정된 셀 저항값을 상기 읽기 회로부터로부터 제공받으며, 기 저장되어 있는 초기 저항값과 상기 셀 저항값 간의 저항 변화량에 기초하여 온도 감지 신호를 생성하도록 구성되는 온도 검출 회로;를 포함하도록 구성될 수 있다.
본 기술에 의하면 저항성 메모리 장치의 동작 온도를 검출함에 있어서 저항성 메모리 셀의 온도에 따른 저항 변화 특성을 반영할 수 있다. 따라서 동작 온도에 따라 리드/라이트 동작 조건을 가변시켜 동작 마진을 확보할 수 있고, 이에 따라 데이터 보유 시간을 증가시킬 수 있고 동작 신뢰성을 확보할 수 있다.
도 1은 일 실시예에 의한 온도 검출 회로의 구성도이다.
도 2a 및 도 2b는 온도 감지부의 동작을 설명하기 위한 예시적인 그래프이다.
도 3은 일 실시예에 의한 저항성 메모리 장치의 구성도이다.
도 4는 일 실시예에 의한 온도 제어 회로의 구성도이다.
도 5는 일 실시예에 의한 온도 보상 회로의 구성도이다.
도 6는 일 실시예에 의한 읽기 회로부의 구성도이다.
도 7은 일 실시예에 의한 전자 시스템의 구성도이다.
이하, 첨부된 도면을 참조하여 본 기술의 실시예를 보다 구체적으로 설명한다.
도 1은 일 실시예에 의한 온도 검출 회로의 구성도이다.
도 1을 참조하면, 온도 검출 회로(10)는 저항 감지부(110) 및 온도 감지부(120)를 포함할 수 있다.
저항 감지부(110)는 초기값 저장부(112) 및 측정값 저장부(114)를 포함할 수 있다. 초기값 저장부(112)는 저항성 메모리 셀의 초기 저항값(Rinit)을 저장 및 제공하도록 구성될 수 있다. 측정값 저장부(114)는 온도 검출 이벤트에 응답하여 기준이 되는 저항성 메모리 셀로부터 측정된 저항값(Rrd)을 제공받아 셀 저항값(Rcell)을 저장 및 제공하도록 구성될 수 있다.
일 실시예에서, 초기 저항값(Rinit)은 처음 저항성 메모리 칩을 제작하고 출시하기 전 기 설정된 온도(예를 들어 20~30℃)에서 저항성 메모리 셀에 기 설정된 크기의 라이트 펄스를 기 설정된 시간 동안 인가한 후 리드 동작을 통해 읽어 낸 저항값일 수 있다.
셀 저항값(Rcell)은 저항성 메모리 장치의 출시 후 사용 중에 저항성 메모리 장치를 구성하는 저항성 메모리 셀 어레이 중에서 선택된 적어도 하나의 저항성 메모리 셀로부터 읽어 낸 저항값일 수 있다. 일 실시예에서, 저항성 메모리 장치는 복수의 뱅크로 구성될 수 있고, 뱅크당 적어도 하나의 저항성 메모리 셀을 기준 메모리 셀로 하여 이로부터 셀 저항값(Rcell)을 측정할 수 있다. 일 실시예에서, 저항성 메모리 장치의 각 뱅크는 복수의 매트를 포함할 수 있으며, 매트당 적어도 하나의 저항성 메모리 셀을 기준 메모리 셀로 하여 셀 저항값(Rcell)을 측정할 수 있다.
일 실시예에서, 저항성 메모리 장치의 동작 중에, 유휴 상태에 있는 뱅크 또는 매트에 포함된 적어도 하나의 저항성 메모리 셀을 기준 메모리 셀로 하여 셀 저항값(Rcell)을 측정할 수 있고, 이 경우 온도 검출을 위한 별도의 시간을 할애하지 않고도 호스트 장치가 요구할 때 온도 검출 동작을 수행할 수 있다.
일 실시예에서, 초기값 저장부(Rinit)에서 제공되는 초기 저항값(Rinit) 및 측정값 저장부(Rcell)에서 제공되는 셀 저항값(Rcell)은 디지털 코드 형태일 수 있다.
저항성 메모리 장치를 구성하는 읽기 회로부는 디지털 방식으로 리드 결과를 출력할 수 있으며, 본 기술에서는 저항성 메모리 장치에 기본적으로 구비되어 있는 디지털 방식의 읽기 회로부의 리드 결과를 온도 검출에 이용할 수 있다. 따라서, 온도 검출 회로를 구성하는 데 소요되는 면적 소모량을 최소화할 수 있다.
온도 감지부(120)는 초기 저항값(Rinit) 및 셀 저항값(Rcell)을 제공받아 저항값 변화에 따른 온도 감지 신호(TEMP)를 생성하도록 구성될 수 있다. 일 실시예에서, 온도 감지부(120)는 저항값 변화에 따른 온도 변화량을 온도 감지 신호(TEMP)로 생성하거나, 저항값 변화에 따른 온도값을 온도 감지 신호(TEMP)로 생성할 수 있다.
일 실시예에서, 초기 저항값(Rinit)보다 셀 저항값(Rcell)보다 작은 값을 갖는다면 온도가 하강한 것이고, 그 반대의 경우는 온도가 상승한 것으로 판단할 수 있다. 그리고 온도 감지부(120)는 온도의 하강 또는 상승 여부 판단 후 저항값 변화에 따른 온도 변화량 또는 온도값을 온도 감지 신호(TEMP)로 생성할 수 있다.
일 실시예에서, 저항성 메모리 칩 제작 후 테스트 과정을 통해 초기 저항값을 측정하고, 저항성 메모리 칩의 동작 온도를 변화시키면서 저항성 메모리 셀의 저항값을 측정할 수 있다. 그리고, 저항값 변화에 따른 온도 변화량 또는 온도값을 룩업 테이블 형태로 작성하여 온도 감지부(120)에 저장해 둘 수 있다. 그리고, 온도 감지부(120)는 온도 검출 이벤트가 발생하면 초기 저항값(Rinit)과 셀 저항값(Rcell) 간의 차이 즉, 저항 변화량에 기초하여 온도의 하강 또는 상승 여부를 판단하고 룩업 테이블을 참조하여 감지된 온도 변화량 또는 온도값을 온도 감지 신호(TEMP)를 생성할 수 있다.
일 실시예에서, 저항성 메모리 칩 제작 후 테스트 과정을 통해 초기 저항값을 측정하고, 저항성 메모리 칩의 동작 온도를 변화시키면서 저항성 메모리 셀의 저항값을 측정할 수 있다. 그리고, 저항값 변화에 따른 온도 변화량 산출식 또는 온도값 산출식을 온도 감지부(120)에 저장해 둘 수 있다. 그리고, 온도 감지부(120)는 초기 저항값(Rinit)과 셀 저항값(Rcell) 간의 차이 즉, 저항 변화량 및 온도 변화량 산출식이나 온도값 산출식에 기초하여 온도 감지 신호(TEMP)를 생성할 수 있다.
온도 감지부(120)에서 저항값 변화에 따라 온도 감지 신호(TEMP)를 생성하는 기법은 이에 한정되는 것은 아니며, 다양한 방법이 채택될 수 있음은 물론이다.
도 2a 및 도 2b는 온도 감지부의 동작을 설명하기 위한 예시적인 그래프이다.
도 2a는 저항성 메모리 셀의 온도에 따른 저항값 특성을 나타내는 예시적인 그래프이다.
저항 감지부(110)에서 제공되는 초기 저항값(Rinit) 및 셀 저항값(Rcell)은 디지털 방식의 읽기 회로부에 의해 디지털 코드 형태로 출력될 수 있다. 따라서, 도 2a의 그래프는 도 2b와 같이 나타내어질 수 있다.
초기 저항값(Rinit)은 예를 들어 25℃의 온도에서 라이트 전류(IWRITE1)를 인가하여 측정될 수 있다. 그리고, 초기 저항값(Rinit)은 디지털 코드(Code1) 형태로 초기값 저장부(112)에 제공될 수 있다.
저항성 메모리 장치의 동작 온도가 하강한 경우 측정된 셀 저항값(Rcell_1)은 디지털 코드(Code0) 형태로 측정값 저장부(114)에 제공될 수 있다. 온도 감지부(120)는 초기 저항값(Rinit)과 셀 저항값(Rcell_1) 간의 변화량에 기초하여 기 저장되어 있는 룩업 테이블 또는 온도 변화량 산출식 또는 온도값 산출식에 따라 온도 감지 신호(TEMP)를 생성할 수 있다.
저항성 메모리 장치의 동작 온도가 상승한 경우 측정된 셀 저항값(Rcell_2)은 디지털 코드(Code2) 형태로 측정값 저장부(114)에 제공될 수 있다. 온도 감지부(120)는 초기 저항값(Rinit)과 셀 저항값(Rcell_2) 간의 변화량에 기초하여 기 저장되어 있는 룩업 테이블 또는 온도 변화량 산출식이나 온도값 산출식에 따라 온도 감지 신호(TEMP)를 생성할 수 있다.
즉, 초기 저항값(Rinit)과 셀 저항값(Rcell) 간의 저항 변화량에 따른 온도 변화량 또는 온도값을 룩업 테이블 형태로 작성해 두거나, 또는 저항 변화량에 따른 온도 변화량 산출식 또는 온도값 산출식을 온도 감지부(120)에 저장해 둠으로써, 저항 감지부(110)에서 제공되는 디지털 코드 형태의 초기 저항값(Rinit) 및 셀 저항값(Rcell)에 기초하여 온도 변화량 또는 온도값이 결정되어질 수 있고, 이에 기초하여 온도 감지 신호(TEMP)가 생성될 수 있다.
이와 같이, 본 기술에서는 저항성 메모리 장치의 동작 중에 발생하는 온도 검출 이벤트에 따라, 기준 메모리 셀로부터 셀 저항값(Rcell)을 획득하고, 초기 저항값(Rinit)과 셀 저항값(Rcell) 간의 차이에 기초하여 온도 감지 신호(TEMP)를 생성할 수 있다. 온도 검출 이벤트는 기 설정된 주기로 발생될 수 있으며, 따라서 저항성 메모리 장치의 동작 온도 변동에 따른 특성 변화를 주기적으로 반영하여 시스템 성능을 향상시킬 수 있다.
온도를 검출함에 있어서 저항성 메모리 장치 주변 온도의 절대값이 아닌 저항성 메모리 셀 자체의 온도 특성을 반영하므로, 저항성 메모리 장치의 온도적 특성이 반영된 온도 검출 동작이 가능하게 된다.
도 3은 일 실시예에 의한 저항성 메모리 장치의 구성도이다.
본 발명의 일 실시예에 의한 저항성 메모리 장치(20)는 메모리 영역(210), 로우 선택부(220), 컬럼 선택부(230), 읽기/쓰기 제어부(240), 컨트롤러(250), 전압 생성부(260) 및 온도 제어 회로(270)를 포함할 수 있다.
메모리 영역(210)은 워드라인 및 비트라인 간에 접속된 저항성 메모리 셀을 어레이로 배열하여 구성할 수 있다. 저항성 메모리 셀은 예를 들어, 칼코겐 화합물을 이용한 상변화 메모리 셀, 자기 터널링 효과를 이용한 자성 메모리 셀, 전이 금속 산화물을 이용한 저항 메모리 셀, 폴리머 메모리 셀, 페로브스카이트를 이용한 메모리 셀, 강유전 캐패시터를 이용한 강유전 메모리 셀 등이 될 수 있으나 이에 한정되는 것은 아니다. 나아가, 저항성 메모리 셀은 적어도 2 이상의 데이터를 저장하는 멀티 레벨 셀일 수 있다. 일 실시예에서 메모리 영역(210)은 크로스 포인트 구조 또는 적층 셀 구조일 수 있다.
메모리 영역(210)은 복수의 뱅크로 구분될 수 있고, 각각의 뱅크는 복수의 매트를 포함할 수 있다.
로우 선택부(220) 및 컬럼 선택부(230)는 각각 어드레스 디코더를 포함할 수 있고, 각각 외부 어드레스 신호를 인가받는다. 그리고 컨트롤러(250)의 제어에 의해 메모리 영역(210) 내 접근하고자 하는 메모리 셀의 로우 어드레스 및 컬럼 어드레스 즉, 워드라인 주소 및 비트라인 주소를 디코딩한다.
읽기/쓰기 제어부(240)는 데이터 입출력 회로 블럭(미도시)으로부터 데이터를 제공받아, 컨트롤러(250)의 제어에 의해 메모리 영역(210)에 데이터를 라이트하는 쓰기 회로부와, 컨트롤러(250)의 제어에 의해 메모리 영역(210)의 선택된 메모리 셀로부터 독출된 데이터를 데이터 입출력 회로 블록으로 제공하는 읽기 회로부를 포함할 수 있다.
컨트롤러(250)는 외부장치 또는 호스트로부터 입력되는 라이트 명령에 응답하여 로우 선택부(220), 컬럼 선택부(230), 읽기/쓰기 제어부(240)를 제어하여 메모리 영역(210)에 데이터를 라이트한다. 또한, 외부장치 또는 호스트로부터 입력되는 리드 명령에 응답하여 로우 선택부(220), 컬럼 선택부(230), 읽기/쓰기 제어부(240)를 제어하여 메모리 영역(210)으로부터 데이터를 리드한다.
전압 생성부(260)는 컨트롤러(250)의 제어에 따라 라이트동작용 라이트 전압, 검증용 리드 전압, 리드동작용 리드 전압 등과 같은 동작전압을 생성하여 로우 선택부(220), 컬럼 선택부(230) 등으로 제공한다.
온도 제어 회로(270)는 온도 검출 이벤트에 응답하여, 메모리 영역(210)에서 선택되어지는 적어도 하나의 기준 저항성 메모리 셀로부터 측정된 셀 저항값(Rcell)을 읽기/쓰기 제어부(240)를 통해 제공받도록 구성될 수 있다. 그리고, 온도 제어 회로(270)는 기 저장되어 있는 초기 저항값(Rinit)과 셀 저항값(Rcell) 간의 저항 변화량에 기초하여 온도 감지 신호(TEMP)를 생성하도록 구성될 수 있다.
일 실시예에서 메모리 영역(210)은 복수의 뱅크로 구분되어질 수 있고, 각 뱅크는 복수의 매트로 구분되어 질 수 있다. 온도 검출 이벤트가 발생하는 경우 각각의 뱅크 또는 각각의 매트에서 선택된 적어도 하나의 메모리 셀을 기준 메모리 셀로 이용하여 온도 검출을 위한 셀 저항값(Rcell)을 읽어낼 수 있다. 또한, 온도 검출 이벤트가 발생할 때 유휴 상태에 있는 뱅크 또는 매트로부터 기준 메모리 셀을 선택함에 의해 저항성 메모리 장치의 리드 또는 라이트 동작과 동시에 온도 검출 동작을 수행할 수 있다.
온도 제어 회로(270)는 또한 온도 감지 신호(TEMP)가 생성됨에 따라, 이에 기초하여 동작 기준값(REF)을 조절할 수 있다.
도 4는 일 실시예에 의한 온도 제어 회로의 구성도이다.
도 4를 참조하면, 온도 제어 회로(270)는 온도 검출 회로(272) 및 온도 보상 회로(274)를 포함할 수 있다.
온도 검출 회로(272)는 온도 검출 이벤트에 응답하여 기준 메모리 셀로부터 측정된 셀 저항값(Rcell)과 기 저장되어 있는 초기 저항값(Rinit) 간의 저항 변화량에 기초하여 온도 감지 신호(TEMP)를 생성하도록 구성될 수 있다. 온도 검출 회로(272)는 도 1에 도시한 온도 검출 회로(10)로 구성될 수 있다.
온도 보상 회로(274)는 온도 감지 신호(TEMP)에 기초하여 동작 기준값(REF)을 조절하도록 구성될 수 있다. 동작 기준값(REF)은 리드 동작시의 기준전압 및/또는 라이트 전압이 될 수 있으나 이에 한정되지 않는다.
상술하였듯이, 초기 저항값(Rinit) 및 셀 저항값(Rcell)은 디지털 방식으로 동작하는 읽기 회로부로부터 디지털 코드 형태로 제공될 수 있다.
도 5는 일 실시예에 의한 온도 보상 회로의 구성도이다.
도 5를 참조하면, 일 실시예에 의한 온도 보상 회로(274)는 기준전류 생성부(2741), 트리밍 코드 생성부(2743) 및 펄스 생성부(2745)를 포함할 수 있다.
기준전류 생성부(2741)는 기 설정된 크기의 기준 전류를 생성하도록 구성될 수 있다.
트리밍 코드 생성부(2743)는 온도 감지 신호(TEMP)에 응답하여 트리밍 코드(TRIM<1:m>)를 생성하도록 구성될 수 있다. 일 실시예에서, 온도 감지 신호(TEMP)는 복수 비트의 디지털 코드 형태로 제공될 수 있고, 트리밍 코드 생성부(2743)는 온도 감지 신호(TEMP)를 디코딩하여 복수 비트의 트리밍 코드(TRIM<1:m>)를 생성할 수 있다.
펄스 생성부(2745)는 트리밍 코드(TRIM<1:m>)에 응답하여 동작 전류를 생성하여 읽기 쓰기 제어부(240)로 제공하도록 구성될 수 있다.
일 실시예에서, 펄스 생성부(2745)는 기준전류를 미러링하는 미러링부(2747) 및 미러링된 전류의 크기를 조절하는 크기 조절부(2749)를 포함할 수 있다.
미러링부(2747)는 기준전류에 응답하여 구동되어 미러링 전류를 출력하도록 구성되는 복수의 스위칭 소자를 포함하도록 구성될 수 있다.
크기 조절부(2749)는 트리밍 코드(TRIM<1:m>)에 응답하여 구동되어 미러링 전류의 크기를 조절하도록 구성되는 복수의 스위칭 소자를 포함하도록 구성될 수 있다. 크기 조절부(2749)의 출력 신호는 결국 동작 기준값(REF)이 될 수 있다.
도 5에 도시한 온도 보상 회로(274)는 일 실시예일뿐이며, 온도 감지 신호(TEMP)에 응답하여 동작 기준값(REF)을 조절할 수 있는 다양한 회로가 이용될 수 있음은 물론이다.
도 6는 일 실시예에 의한 읽기 회로부의 구성도이다.
도 6를 참조하면, 읽기 회로부(30)는 리드 전류 공급부(310), 제 1 비교부(320), 제 2 비교부(330) 및 아날로그-디지털 변환부(ADC, 340)를 포함할 수 있다.
리드 전류 공급부(310)는 선택된 메모리 셀(MC)로 리드 전류를 제공할 수 있다.
비트라인(BL)과 워드라인(WL) 간에 접속되어 있는 선택된 메모리 셀(MC)의 저항 상태에 따라 메모리 셀(MC)을 통해 흐르는 전류량이 결정되고, 결국 센싱노드(N1)에 인가되는 전압 레벨이 결정될 수 있다.
제 1 비교부(320)는 기준전압(Vref)과 센싱노드(N1)에 인가된 전압을 비교하여 출력 신호를 생성하도록 구성될 수 있다.
제 2 비교부(330)는 센싱노드(N1)에 인가된 전압과 아날로그 출력 노드(N2)에 인가되는 전압을 비교하도록 구성될 수 있다.
아날로그-디지털 변환부(340)는 아날로그 출력 노드(N2)에 인가되는 신호를 디지털 코드(Code)로 변환하여 출력하도록 구성될 수 있다.
도 6에서, 기준전압(Vref)은 온도 제어 회로(270)의 온도 감지 결과에 따라 조절될 수 있다.
도 6에 도시한 읽기 회로부는 일 예일 뿐이며, 선택된 메모리 셀(MC)의 저항값에 따른 리드 결과를 디지털 코드(Code) 형태로 출력할 수 있는 구성이라면 어느 것이든지 채택 가능함은 물론이다.
도 7은 일 실시예에 의한 전자 시스템의 구성도이다.
일 실시예에 의한 전자 시스템(40)은 프로세서(410), 메모리 컨트롤러(420), 메모리 장치(421), IO 컨트롤러(430), IO 장치(431), 디스크 컨트롤러(440) 및 디스크 드라이버(441)를 포함할 수 있다.
프로세서(410)는 적어도 하나 구비될 수 있으며, 독립적으로 또는 다른 프로세서와 연동하여 동작할 수 있다. 프로세서(410)는 버스(제어 버스, 어드레스 버스, 데이터 버스)를 통해 다른 요소들, 예를 들어 메모리 컨트롤러(420), IO 컨트롤러(430) 및 디스크 컨트롤러(440)와 통신할 수 있는 환경을 갖추고 있다.
메모리 컨트롤러(420)는 적어도 하나의 메모리 장치(421)와 접속된다. 메모리 컨트롤러(420)는 프로세서(410)로부터 제공되는 요청을 수신하고, 이에 기초하여 적어도 하나의 메모리 장치(421)를 제어한다.
메모리 장치(421)는 예를 들어 도 3을 참조하여 상술한 저항성 메모리 장치(20)일 수 있다.
IO 컨트롤러(430)는 프로세서(410)와 IO 장치(431) 간에 접속되어 IO 장치(431)로부터의 입력을 프로세서(410)로 전달하거나, 프로세서(410)의 처리 결과를 IO 장치(431)로 제공할 수 있다. IO 장치(431)는 키보드, 마우스, 터치 스크린, 마이크 등과 같은 입력 장치 및, 디스플레이, 스피커 등과 같은 출력 장치를 포함할 수 있다.
디스크 컨트롤러(440)는 프로세서(410)의 제어에 따라 적어도 하나의 디스크 드라이버(441)를 제어할 수 있다.
이러한 전자 시스템(40)에서, 프로세서(410)의 제어 하에 메모리 장치(421)에 온도 검출 이벤트가 발생하는 경우, 메모리 장치(421)는 메모리 셀로부터 측정한 셀 저항값(Rcell)과 기 저장되어 있는 초기 저항값(Rinit) 간의 저항 변화량에 따라 온도 변화량 또는 온도값을 감지하고, 이에 기초하여 온도 감지 신호(TEMP)를 생성할 수 있다. 그리고, 생성된 온도 감지 신호(TEMP)에 기초하여 동작 기준값(REF)을 조절할 수 있다.
이와 같이, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
10 : 온도 검출 회로
20 : 저항성 메모리 장치
30 : 읽기 회로부
40 : 전자 시스템

Claims (28)

  1. 저항성 메모리 장치를 위한 온도 검출 회로로서,
    저항성 메모리 셀의 초기 저항값을 저장하며, 온도 검출 이벤트에 응답하여 적어도 하나의 기준 저항성 메모리 셀로부터 측정된 셀 저항값을 제공받도록 구성되는 저항 감지부; 및
    상기 초기 저항값과 상기 셀 저항값 간의 저항 변화량에 기초하여 온도 감지 신호를 생성하도록 구성되는 온도 감지부;
    를 포함하도록 구성되는 온도 검출 회로.
  2. 제 1 항에 있어서,
    상기 초기 저항값 및 상기 셀 저항값은 디지털 코드 형태로 제공되도록 구성되는 온도 검출 회로.
  3. 제 1 항에 있어서,
    상기 온도 감지부는 상기 저항 변화량에 기초하여 온도 변화량 또는 온도값을 감지하고, 상기 온도 변화량 또는 온도값에 기초하여 상기 온도 감지 신호를 생성하도록 구성되는 온도 검출 회로.
  4. 제 1 항에 있어서,
    상기 온도 감지부는, 상기 저항 변화량에 따른 온도 변화량 또는 온도값에 대한 룩업 테이블을 포함하도록 구성되는 온도 검출 회로.
  5. 제 1 항에 있어서,
    상기 온도 감지부는, 상기 저항 변화량에 따른 온도 변화량 산출식 또는 온도값 산출식을 저장하도록 구성되는 온도 검출 회로.
  6. 제 1 항에 있어서,
    상기 저항성 메모리 장치는 적어도 하나의 뱅크로 구분되고, 상기 기준 저항성 메모리 셀은 적어도 하나의 상기 뱅크로부터 적어도 하나 선택되는 온도 검출 회로.
  7. 제 6 항에 있어서,
    상기 기준 저항성 메모리 셀은 상기 온도 검출 이벤트 발생시 유휴 상태에 있는 적어도 하나의 뱅크로부터 선택되는 온도 검출 회로.
  8. 제 1 항에 있어서,
    상기 저항성 메모리 장치는 적어도 하나의 뱅크로 구분되고 각각의 상기 뱅크는 적어도 하나의 매트로 구분되며, 상기 기준 저항성 메모리 셀은 적어도 하나의 상기 매트로부터 적어도 하나 선택되는 온도 검출 회로.
  9. 제 8 항에 있어서,
    상기 기준 저항성 메모리 셀은 상기 온도 감출 이벤트 발생시 유휴 상태에 있는 적어도 하나의 매트로부터 선택되는 온도 검출 회로.
  10. 복수의 저항성 메모리 셀을 포함하는 메모리 영역;
    접근하고자 하는 저항성 메모리 셀을 선택하기 위한 어드레스 디코더;
    상기 메모리 영역에 데이터를 라이트하는 쓰기 회로부;
    상기 메모리 영역으로부터 데이터를 리드하는 읽기 회로부; 및
    온도 검출 이벤트에 응답하여, 상기 메모리 영역에서 선택되는 적어도 하나의 기준 저항성 메모리 셀로부터 측정된 셀 저항값을 상기 읽기 회로부터로부터 제공받으며, 기 저장되어 있는 초기 저항값과 상기 셀 저항값 간의 저항 변화량에 기초하여 온도 감지 신호를 생성하도록 구성되는 온도 검출 회로;
    를 포함하도록 구성되는 저항성 메모리 장치.
  11. 제 10 항에 있어서,
    상기 온도 감지부는 상기 온도 감지 신호에 응답하여 동작 기준값을 조절하여 상기 쓰기 회로부 또는 상기 읽기 회로부로 제공하도록 구성되는 저항성 메모리 장치.
  12. 제 10항에 있어서,
    상기 초기 저항값 및 상기 셀 저항값은 디지털 코드 형태로 제공되도록 구성되는 저항성 메모리 장치.
  13. 제 10 항에 있어서,
    상기 온도 검출 회로는 상기 저항 변화량에 기초하여 온도 변화량 또는 온도값을 감지하고, 상기 온도 변화량 또는 온도값에 기초하여 상기 온도 감지 신호를 생성하도록 구성되는 저항성 메모리 장치.
  14. 제 10 항에 있어서,
    상기 온도 검출 회로는, 상기 저항 변화량에 따른 온도 변화량 또는 온도값에 대한 룩업 테이블을 포함하도록 구성되는 저항성 메모리 장치.
  15. 제 10 항에 있어서,
    상기 온도 검출 회로는, 상기 저항 변화량에 따른 온도 변화량 산출식 또는 온도값 산출식을 저장하도록 구성되는 저항성 메모리 장치.
  16. 제 10 항에 있어서,
    상기 메모리 영역은 적어도 하나의 뱅크로 구분되고, 상기 기준 저항성 메모리 셀은 적어도 하나의 상기 뱅크로부터 적어도 하나 선택되는 저항성 메모리 장치.
  17. 제 16 항에 있어서,
    상기 기준 저항성 메모리 셀은 상기 온도 검출 이벤트 발생시 유휴 상태에 있는 적어도 하나의 뱅크로부터 선택되는 저항성 메모리 장치.
  18. 제 10 항에 있어서,
    상기 메모리 영역은 적어도 하나의 뱅크로 구분되고 각각의 상기 뱅크는 적어도 하나의 매트로 구분되며, 상기 기준 저항성 메모리 셀은 적어도 하나의 상기 매트로부터 적어도 하나 선택되는 저항성 메모리 장치.
  19. 제 18 항에 있어서,
    상기 기준 저항성 메모리 셀은 상기 온도 감출 이벤트 발생시 유휴 상태에 있는 적어도 하나의 매트로부터 선택되는 저항성 메모리 장치.
  20. 저항성 메모리 장치를 위한 온도 검출 회로의 온도 검출 방법으로서,
    온도 검출 이벤트에 응답하여 적어도 하나의 기준 저항성 메모리 셀로부터 측정된 셀 저항값을 제공받는 단계; 및
    기 저장되어 있는 초기 저항값과 상기 셀 저항값 간의 저항 변화량에 기초하여 온도 감지 신호를 생성하는 단계;
    를 포함하도록 구성되는 온도 검출 방법.
  21. 제 20 항에 있어서,
    상기 초기 저항값 및 상기 셀 저항값은 디지털 코드 형태로 제공되도록 구성되는 온도 검출 방법.
  22. 제 20 항에 있어서,
    상기 온도 감지 신호를 생성하는 단계는 상기 저항 변화량에 기초하여 온도 변화량 또는 온도값을 감지하는 단계; 및
    상기 온도 변화량 또는 온도값에 기초하여 상기 온도 감지 신호를 생성하는 단계;
    를 더 포함하도록 구성되는 온도 검출 방법.
  23. 제 20 항에 있어서,
    상기 온도 감지 신호를 생성하는 단계는, 상기 저항 변화량에 따른 온도 변화량 또는 온도값에 대한 룩업 테이블을 참조하여 상기 온도 감지 신호를 생성하는 단계를 포함하도록 구성되는 온도 검출 방법.
  24. 제 20 항에 있어서,
    상기 온도 감지 신호를 생성하는 단계는, 상기 저항 변화량에 따른 온도 변화량 산출식 또는 온도값 산출식에 기초하여 상기 온도 감지 신호를 생성하는 단계를 포함하도록 구성되는 온도 검출 방법.
  25. 제 20 항에 있어서,
    상기 메모리 영역은 적어도 하나의 뱅크로 구분되고, 상기 기준 저항성 메모리 셀은 적어도 하나의 상기 뱅크로부터 적어도 하나 선택되는 온도 검출 방법.
  26. 제 25 항에 있어서,
    상기 기준 저항성 메모리 셀은 상기 온도 검출 이벤트 발생시 유휴 상태에 있는 적어도 하나의 뱅크로부터 선택되는 온도 검출 방법.
  27. 제 20 항에 있어서,
    상기 메모리 영역은 적어도 하나의 뱅크로 구분되고 각각의 상기 뱅크는 적어도 하나의 매트로 구분되며, 상기 기준 저항성 메모리 셀은 적어도 하나의 상기 매트로부터 적어도 하나 선택되는 온도 검출 방법.
  28. 제 27 항에 있어서,
    상기 기준 저항성 메모리 셀은 상기 온도 감출 이벤트 발생시 유휴 상태에 있는 적어도 하나의 매트로부터 선택되는 온도 검출 방법.
KR1020160051433A 2016-04-27 2016-04-27 온도 검출 회로 및 방법과, 이를 구비하는 저항성 메모리 장치 KR20170122459A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160051433A KR20170122459A (ko) 2016-04-27 2016-04-27 온도 검출 회로 및 방법과, 이를 구비하는 저항성 메모리 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160051433A KR20170122459A (ko) 2016-04-27 2016-04-27 온도 검출 회로 및 방법과, 이를 구비하는 저항성 메모리 장치

Publications (1)

Publication Number Publication Date
KR20170122459A true KR20170122459A (ko) 2017-11-06

Family

ID=60384384

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160051433A KR20170122459A (ko) 2016-04-27 2016-04-27 온도 검출 회로 및 방법과, 이를 구비하는 저항성 메모리 장치

Country Status (1)

Country Link
KR (1) KR20170122459A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT202000020416A1 (it) * 2020-08-25 2022-02-25 St Microelectronics Srl Dispositivo di memoria

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT202000020416A1 (it) * 2020-08-25 2022-02-25 St Microelectronics Srl Dispositivo di memoria
US11798630B2 (en) 2020-08-25 2023-10-24 Stmicroelectronics S.R.L. Memory device

Similar Documents

Publication Publication Date Title
US7830705B2 (en) Multi-level phase change memory device and related methods
US8576651B2 (en) Temperature compensation of conductive bridge memory arrays
KR101094904B1 (ko) 기준전압 생성 회로 및 방법, 이를 이용한 상변화 메모리 장치 및 리드 방법
KR101311499B1 (ko) 가변 저항 메모리 장치 및 그것의 프로그램 방법
KR102140787B1 (ko) 저항성 메모리 장치, 저항성 메모리 시스템 및 저항성 메모리 장치의 동작방법
US11120872B2 (en) Resistive memory devices and methods of operating resistive memory devices
US8050083B2 (en) Phase change memory device and write method thereof
US20140211553A1 (en) Load and short current measurement by current summation technique
KR20120028166A (ko) 저항성 메모리 장치 및 저항성 메모리 장치의 리프레시 제어 방법
WO2016053533A1 (en) Apparatus and methods for sensing hard bit and soft bits
US9299428B2 (en) Resistive memory apparatus and operation method thereof
US10817222B2 (en) Nonvolatile memory apparatus, semiconductor system including the nonvolatile memory apparatus, and operating method of the nonvolatile memory apparatus
KR20140080945A (ko) 비휘발성 메모리 장치
KR20130047599A (ko) 비휘발성 메모리 기준 전류에 대한 빌트-인 셀프-트림
KR20150091863A (ko) 저항체를 이용한 비휘발성 메모리 장치
KR20140061849A (ko) 비휘발성 메모리 장치 및 그의 구동방법
KR20200032290A (ko) 메모리 장치
JP7097792B2 (ja) メモリ装置及びその動作方法
KR102055375B1 (ko) 저항체를 이용한 비휘발성 메모리 장치 및 이를 포함하는 메모리 시스템
US11011228B2 (en) Memory device having an increased sensing margin
KR20170122459A (ko) 온도 검출 회로 및 방법과, 이를 구비하는 저항성 메모리 장치
KR20180024070A (ko) 반도체 메모리 장치 및 이의 동작 방법
KR102451354B1 (ko) 판독 및 기록 마진이 증가된 메모리 디바이스 및 방법
CN115295067A (zh) 记忆体系统、记忆体控制器及延长记忆体单元寿命的方法
KR20110077570A (ko) 반도체 메모리 장치