CN115295067A - 记忆体系统、记忆体控制器及延长记忆体单元寿命的方法 - Google Patents

记忆体系统、记忆体控制器及延长记忆体单元寿命的方法 Download PDF

Info

Publication number
CN115295067A
CN115295067A CN202210248018.8A CN202210248018A CN115295067A CN 115295067 A CN115295067 A CN 115295067A CN 202210248018 A CN202210248018 A CN 202210248018A CN 115295067 A CN115295067 A CN 115295067A
Authority
CN
China
Prior art keywords
memory
memory cell
controller
amplitude
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210248018.8A
Other languages
English (en)
Inventor
李永辉
廖珮君
林建宏
贺大伟
郭文贤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN115295067A publication Critical patent/CN115295067A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G11C29/4401—Indication or identification of errors, e.g. for repair for self repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0033—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0035—Evaluating degradation, retention or wearout, e.g. by counting writing cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/12005—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0026—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/009—Write using potential difference applied between cell electrodes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0092—Write characterized by the shape, e.g. form, length, amplitude of the write pulse
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Semiconductor Memories (AREA)

Abstract

本揭露是一种记忆体系统、记忆体控制器及延长记忆体单元的寿命的方法。在一个态样中，记忆体控制器向记忆体单元施加具有第一振幅的第一脉冲以将输入数据写入至记忆体单元。在一个态样中，记忆体控制器向记忆体单元施加具有大于第一振幅的第二振幅的第二脉冲以延长记忆体单元的寿命。记忆体单元可包括电阻式记忆体装置或相位变化随机存取记忆体装置。在一个态样中，响应于判定记忆体单元已故障，记忆体控制器向记忆体单元施加第二脉冲以修复记忆体单元。在一个态样中，在记忆体单元故障之前，记忆体控制器周期性地向记忆体单元施加第二脉冲。

Description

记忆体系统、记忆体控制器及延长记忆体单元寿命的方法
技术领域
本揭露的实施例是关于一种记忆体系统，且特别是关于一种记忆体系统、记忆体控制器及延长记忆体单元的寿命的方法。
背景技术
诸如计算机、可携式装置、智能手机、物联网(internet of thing，IoT)装置等的电子装置的发展促使对记忆体装置的需求增加。一般而言，记忆体装置可为挥发性记忆体装置或非挥发性记忆体装置。挥发性记忆体装置可在供电时储存数据，但一旦断电可能会丢失经储存的数据。与挥发性记忆体装置不同，非挥发性记忆体装置即使在断电后也可以保留(retain)数据，但可能比挥发性记忆体装置更慢。
发明内容
本揭露的实施例的目的在于提出一种记忆体系统，包括记忆体单元及耦接至记忆体单元的记忆体控制器。记忆体控制器用以：向记忆体单元施加第一电压以将输入数据写入至记忆体单元；及向记忆体单元施加大于第一电压的第二电压以延长记忆体单元的寿命。
本揭露的实施例的目的在于另提出一种延长记忆体单元的寿命的方法，包括：由记忆体控制器侦测记忆体单元是否已故障；响应于判定记忆体单元已故障，通过向记忆体单元施加具有第一振幅的第一脉冲以由记忆体控制器修复记忆体单元；及响应于修复记忆体单元，通过向记忆体单元施加具有小于第一振幅的第二振幅的第二脉冲以由记忆体控制器将输入数据写入至记忆体单元。
本揭露的实施例的目的在于另提出一种记忆体控制器，包括振幅控制器及耦接至振幅控制器的脉冲产生器。振幅控制器用以：选择第一振幅以将输入数据写入记忆体单元；及选择第二振幅以延长记忆体单元的寿命。脉冲产生器用以：向记忆体单元施加脉冲，该脉冲具有由振幅控制器所选择的第一振幅或第二振幅的一者。
附图说明
结合附图，根据以下详细描述可以最好地理解本揭示内容的各态样。注意，根据行业中的标准实务，各种特征未按比例绘制。实际上，为了讨论清楚起见，各种特征的尺寸可任意增加或减小。
图1是根据一些实施例的记忆体系统的示意图；
图2是根据一些实施例的记忆体单元以及用于记忆体单元的不同操作所施加的示例电压的示意图；
图3A是根据一些实施例的PCRAM装置的剖视图；
图3B是根据一些实施例的剖视图的一部分的放大图；
图4是根据一些实施例的在多次的写入操作之后的电阻式记忆体装置的故障的曲线图；
图5是根据一个实施例的记忆体控制器的方块图；
图6A是根据一些实施例的施加到记忆体单元以延长记忆体单元的寿命的脉冲的时序图的示意图；
图6B是根据一些实施例的施加到记忆体单元以延长记忆体单元的寿命的脉冲的时序图的示意图；
图7A是根据一些实施例的施加到记忆体单元以延长记忆体单元的寿命的脉冲的时序图的示意图；
图7B是根据一些实施例的施加到记忆体单元以延长记忆体单元的寿命的脉冲的时序图的示意图；
图8是根据一些实施例的延长记忆体单元的寿命的方法的流程图；
图9是根据一些实施例的延长记忆体单元的寿命的方法的流程图；
图10A是根据一些实施例的执行恢复操作之前的相位变化记忆体装置的电阻与执行恢复操作之后的相位变化记忆体装置的电阻的比较的图；
图10B是根据一些实施例的执行恢复操作之前的电阻式记忆体装置发生故障的周期数与执行恢复操作之后的电阻式记忆体装置发生故障的周期数的比较的图；
图11是根据本揭露的一些实施例的计算系统的示例方块图。
【符号说明】
100:记忆体系统
105,1140:记忆体控制器
120,1145:记忆体阵列
125:记忆体单元
210:晶体管
220:电阻式记忆体装置
310:PCRAM装置的剖视图
315A,TE:顶电极
315B,BE:底电极
320:一部分
325:相位变化材料
330:多孔区域
330A,330B:接触
400:曲线图
410,1010B:第二电阻
420,1010A:第一电阻
430:固定电阻
510:字元线控制器
515,525:脉冲产生器
520:位元线控制器
530:时序控制器
540:振幅控制器
550:记忆体周期计数器
560:记忆体测试器
570:记忆体阻断器
600,660,700,760:时序图
605,625,635:时间段
610,612,614,616,618,622,716,722:脉冲
800,900:方法
810,820,830,840,850,910,920,930,940:操作
1000,1050:比较图
1010C:第三电阻
1020A,1020B,1020C:电阻
1060,1070:曲线
1100:计算系统
1105:主机装置
1110:记忆体装置
1115:输入装置
1120:输出装置
1125A,1125B,1125C:接口
1130A,1130N:CPU核心
1135:标准单元应用
BL0,BL1,BL2,BLK:位元线
GeSbTe:锗-锑-碲
RESET:重置
SET:设置
T1,T2,T3,T4:时间
VBL,VBULK,VSL,VWL:电压
WL0,WL1,WL2,WLJ:字元线
具体实施方式
以下的揭露提供了许多不同的实施例或例子，以实施所提供标的的不同特征。以下描述的构件与安排的特定例子，以简化本揭露。当然，这些仅仅是例子而不是用以限制本揭露。例如，在说明中，第一特征形成在第二特征之上方或之上，这可能包含第一特征与第二特征以直接接触的方式形成的实施例，这也可以包含额外特征可能形成在第一特征与第二特征之间的实施例，这使得第一特征与第二特征可能没有直接接触。此外，本揭露可能会在各种例子中重复参考数字及/或文字。此重复是为了简明与清晰的目的，但本身并非用以指定所讨论的各种实施例及/或架构之间的关系。
再者，在此可能会使用空间相对用语，例如“底下(beneath)”、“下方(below)”、“较低(lower)”、“上方(above)”、“较高(upper)”等等，以方便说明如附图所绘示的一元件或一特征与另一(另一些)元件或特征的关系。这些空间上相对的用语除了涵盖在附图中所绘示的方向，也欲涵盖装置在使用或操作中不同的方向。设备可能以不同方式定位(例如旋转90度或在其他方位上)，而在此所使用的空间上相对的描述同样也可以有相对应的解释。
本文所揭露者是关于延长记忆体单元(memory cell)的寿命(lifetime)的系统与方法。在一个态样中，记忆体控制器向记忆体单元施加具有第一振幅或第一电压的第一脉冲，以将输入数据写入至记忆体单元。在一个态样中，记忆体控制器施加具有第二振幅或第二电压的第二脉冲以延长记忆体单元的寿命。在一个态样中，第二振幅的幅值(magnitude)大于第一振幅的幅值。
在一个态样中，记忆体单元包括电阻式(resistive)记忆体装置，例如相位变化随机存取记忆体(phase change random access memory，PCRAM)、电阻式随机存取记忆体(resistive random access memory，ReRAM)、磁阻式随机存取记忆体(Magnetoresistiverandom-access memory，MRAM)等。记忆体控制器可设定或配置电阻式记忆体装置的电阻值以储存数据。举例而言，记忆体控制器可向电阻式记忆体装置施加第一写入脉冲或第一写入电压，使得电阻式记忆体装置具有低于阀值电阻值的低电阻值以表示逻辑“0”。相似地，记忆体控制器可向电阻式记忆体装置施加第二写入脉冲或第二写入电压，使得电阻式记忆体装置具有高于阀值电阻值的高电阻值以表示逻辑“1”。在一个态样中，电阻式记忆体装置可在没有电源的情况下保留(retain)其电阻值，因此可操作为非挥发性记忆体装置。
尽管电阻式记忆体装置具有优势，但电阻式记忆体装置可能会在大量写入操作后故障(fail)。例如，在对电阻式记忆体执行超过十亿次写入操作之后，可能在电阻式记忆体装置内形成多孔区域(porous areas)。由于多孔区域，电阻式记忆体装置可能会变得对于第一写入电压与第二写入电压无响应(nonresponsive)，使得尽管施加了第一写入电压或第二写入电压，电阻式记忆体装置的电阻值可能不会改变。
在一个态样中，本文所揭露的记忆体控制器可以向电阻式记忆体装置施加恢复(recovery)电压或恢复脉冲，以延长电阻式记忆体装置的寿命。恢复电压可具有比第一写入电压及第二写入电压更高的电压。通过施加具有比第一写入脉冲及第二写入脉冲的更高振幅的恢复电压或恢复脉冲，可减少多孔区域或者是可定向(oriented)电阻式记忆体装置内的材料，使得可根据第一写入电压或第二写入电压来改变电阻式记忆体装置的电阻值。
在一个态样中，记忆体控制器可向记忆体装置施加恢复电压或恢复脉冲以作为校正(corrective)方法、预防(preventive)方法、或校正方法与预防方法。作为一种校正方法，记忆体控制器向已故障的电阻式记忆体装置施加恢复电压或恢复脉冲。例如，记忆体控制器侦测出已故障的电阻式记忆体装置，并向已故障的电阻式记忆体装置施加恢复电压或恢复脉冲，以修复已故障的电阻式记忆体装置。作为预防方法，记忆体控制器向电阻式记忆体装置周期性地施加恢复电压或恢复脉冲，以延长电阻式记忆体装置的寿命。例如，记忆体控制器计数在电阻式记忆体装置上执行的写入操作的次数，并在所计数的次数达到预定阈值时(例如，每千次写入操作)向电阻式记忆体装置施加恢复电压或恢复脉冲。通过向记忆体装置施加恢复电压或恢复脉冲以作为校正方法、预防方法或校正方法与预防方法，可以延长记忆体装置的寿命。
尽管本文所揭露的各种实施例是关于包括PCRAM装置的记忆体单元描述的，但是在一些实施例中可以实现不同的电阻式记忆体装置(例如，磁性穿隧街面(magnetictunneling junction)装置)或不同的记忆体装置。
图1是根据一些实施例的记忆体系统100的示意图。在一些实施例中，记忆体系统100包括记忆体控制器105与记忆体阵列120。记忆体阵列120可包括以二维或三维阵列排列的多个储存电路或多个记忆体单元125。每个记忆体单元125可耦接到对应的字元线WL与对应的位元线BL。记忆体控制器105可根据通过字元线WL与位元线BL的电信号来向记忆体阵列120写入数据或从记忆体阵列120读取数据。在其他实施例中，记忆体系统100包括比图1所示的更多元件、更少元件或不同的元件。
在一些实施例中，记忆体阵列120是储存数据的硬件元件。在一个态样中，记忆体阵列120实施为半导体记忆体装置。记忆体阵列120包括多个储存电路或多个记忆体单元125。记忆体阵列120包括字元线WL0、WL1、WL2…WLJ以及位元线BL0、BL1、BL2…BLK，每条字元线系沿着第一方向(例如，X方向)延伸，每条位元线系沿着第二方向(例如，Y方向)延伸。字元线WL与位元线BL可为导电迹线(conductive traces)或金属轨(metal rails)。在一个态样中，每个记忆体单元125耦接至对应的字元线WL与对应的位元线，且可根据通过该对应的字元线WL与该对应的位元线BL的电压或电流来操作每个记忆体单元125。在一个态样中，每个记忆体单元125包括一个或多个电阻式记忆体装置(例如，一个或多个PCRAM装置)。记忆体单元125可为非挥发性记忆体，其在没有电源的情况下储存或保留数据。在一些实施例中，记忆体阵列120包括额外的线(例如，选择线、参考线、参考控制线、电源轨、源极线等)。
在一些实施例中，记忆体控制器105是控制记忆体阵列120的操作的硬件元件。所执行的操作的示例包括在记忆体单元125处写入数据、从记忆体单元125读取数据等。为了在记忆体单元125处写入数据，记忆体控制器105可以向耦接到记忆体单元125的字元线以及耦接到记忆体单元125的位元线提供电压、电流和/或脉冲。为了从记忆体单元125读取数据，记忆体控制器105可以向耦接到记忆体单元125的字元线提供电压、电流和/或脉冲，且记忆体控制器105可以感测通过耦接到记忆体单元125的位元线或源极线的电压或电流。
在一些实施例中，记忆体控制器105可执行操作以延长记忆体单元的寿命。在一些实施例中，记忆体控制器105可执行用于修复已故障的记忆体单元125的校正操作、用于避免记忆体单元125出现故障的预防操作、或其组合。在对电阻式记忆体单元执行大量写入操作(例如，超过十亿次写入操作)之后，电阻式记忆体单元可能会故障。例如，在大量写入操作之后，可以在记忆体单元内形成多孔区域。这些多孔区域可能导致记忆体单元对于用于写入数据的电压、电流或脉冲无响应(non-responsive)。在一种方法中，记忆体控制器105侦测记忆体单元是否故障，且记忆体控制器105执行校正操作以修复已故障的记忆体单元。在一种方法中，记忆体控制器105周期性地执行预防操作以避免记忆体单元故障。为了修复已故障的记忆体单元125和/或避免记忆体单元125故障，记忆体控制器105可以向记忆体单元125施加恢复脉冲。在一个态样中，恢复脉冲所具有的电压或振幅大于写入数据的脉冲的电压或振幅。通过施加具有较高电压或振幅的恢复脉冲，可以向记忆体单元125施加应力。由于施加到记忆体单元125的应力，可以以可以减少记忆体装置内的多孔区域的方式来配置或定向记忆体单元125内的材料。因此，记忆体单元125可以变得更加响应于用于写入数据的脉冲。以下提供关于图2至图9与图10A至图10B的记忆体系统100的配置与操作的详细描述。
图2是根据一些实施例的记忆体单元125以及用于记忆体单元125的不同操作所施加的示例电压的示意图。在一些实施例中，记忆体单元125包括传输晶体管(passtransistor)210与电阻式记忆体装置220。在一些实施例中，晶体管210实施为金属-氧化物-半导体场效晶体管(metal-oxide-semiconductor field-effect transistor，MOSFET)、鳍式场效应晶体管(fin field-effect transistor，FinFET)或任何晶体管。晶体管210可为N型晶体管或P型晶体管。在一些实施例中，电阻式记忆体装置220实施为PCRAM装置。晶体管210与电阻式记忆体装置220可以一起操作以根据由记忆体控制器105所施加的电压、电流或脉冲来储存数据。在一些实施例中，记忆体单元125包括比图2中所示的更多元件、更少元件或不同的元件。
在一种配置中，传输晶体管210与电阻式记忆体装置220彼此串联耦接。在一个态样中，晶体管210包括耦接到源极线(例如具有电压VSL)的第一电极(例如，源极电极)、耦接到字元线(例如具有电压VWL)的第二电极(例如，栅极电极)以及耦接到电阻式记忆体装置220的第一电极的第三电极。在一个态样中，电阻式记忆体装置220包括耦接到位元线(例如具有电压VBL)的第二电极。晶体管210的基板电极接收电压VBULK。
在此配置中，记忆体控制器105可通过字元线、位元线与源极线向记忆体单元125施加各种电压或脉冲以将数据写入电阻式记忆体装置220或读取由电阻式记忆体装置220所储存的数据。在一种方法中，记忆体控制器105可以通过在第一时间段向字元线施加第一写入电压并且在第二时间段向位元线施加第一位元线电压来设置电阻式记忆体装置220的电阻。例如，为了将电阻式记忆体装置220的电阻设置为具有第一状态(例如，逻辑“1”)，记忆体控制器105可以向字元线施加1.1V持续400ns并且向位元线施加2.0V持续800ns。在一种方法中，记忆体控制器105可以通过在第三时间段向字元线施加第二写入电压并且在第四时间段向位元线施加第一位元线电压来重置电阻式记忆体装置220的电阻。例如，为了将电阻式记忆体装置220的电阻重置为具有第二状态(例如，逻辑“0”)，记忆体控制器105可以向字元线施加1.8V持续100ns并且向位元线施加2.0V持续200ns。在一种方法中，记忆体控制器105可以通过向字元线施加读取电压并且向位元线施加第二位元线电压来读取由电阻式记忆体装置220所储存的电阻。例如，为了读取由电阻式记忆体装置220所储存的电阻，记忆体控制器105可以向字元线施加1.1V并且向位元线施加0.1V。
图3A是根据一些实施例的PCRAM装置的剖视图310。图3B是根据一些实施例的剖视图310的一部分320的放大图。PCRAM装置可为图2的电阻式记忆体装置220。在一些实施例中，PCRAM装置包括顶电极(top electrode，TE)315A与底电极(bottom electrode，BE)315B。PCRAM装置还可在TE 315与BE 315B之间包括相位变化材料325(例如锗-锑-碲(GeSbTe))。TE 315A可连接到包括导电材料的接触330A，且BE 315B可连接到包括导电材料的接触330B。通过接触330A、330B，电压或电流可施加到TE 315A与BE 315B。相位变化材料325可根据跨越TE 315A与BE 315B施加的电压、电流或脉冲来改变配置或定向(orientation)。通过改变相位变化材料325的配置或定向，可设置(SET)或重置(RESET)PCRAM装置310的电阻。
在一个态样中，在对PCRAM装置执行大量写入操作(例如，超过10亿次的写入操作)之后，可在相位变化材料325内形成一个或多个多孔区域330。由于多孔区域330，PCRAM装置可能变得无响应(nonresponsive)于写入电压或写入脉冲，使得PCRAM装置310的电阻可能不会改变。
图4是根据一些实施例的在多次的写入操作之后的电阻式记忆体装置220的故障的曲线图400。当电阻式记忆体装置220操作在正常条件下而没有故障时，电阻式记忆体装置220可根据施加到电阻式记忆体装置220的电压、电流或脉冲而被设置(SET)为具有第一电阻420或被重置(RESET)以具有第二电阻410。然而，在大量的写入操作(例如，超过十亿次的写入操作)之后，电阻式记忆体装置220可能具有固定电阻430并且变得对用于写入数据的电压、电流或脉冲无响应(non-responsive)。例如，如以上关于图3A与图3B所描述的，电阻式记忆体装置220可具有多孔区域，尽管有用于写入数据的电压、电流或脉冲，多孔区域仍能防止电阻式记忆体装置220的电阻发生改变。
图5是根据一个实施例的记忆体控制器105的方块图。在一些实施例中，记忆体控制器105包括字元线控制器510、位元线控制器520、时序(timing)控制器530、振幅控制器540、记忆体周期计数器(cycle counter)550、记忆体测试器560与记忆体阻断器(blocker)570。这些元件可以一起操作以在记忆体单元125处写入数据。这些元件可以实施为数位逻辑电路、特定应用集成电路(application specific integrated circuit，ASIC)、或其组合。在一些实施例中，记忆体控制器105包括比图5中所示的更多元件、更少元件或不同的元件。
在一些实施例中，时序控制器530是同步字元线控制器510、位元线控制器520、振幅控制器540、记忆体周期计数器550、记忆体测试器560、记忆体阻断器570、或它们的任何组合的操作的电路。在一种配置中，时序控制器530通过导电迹线或金属导轨耦接到字元线控制器510、位元线控制器520、振幅控制器540、记忆体周期计数器550、记忆体测试器560、记忆体阻断器570、或它们的任何组合。在此配置中，时序控制器530可产生控制信号或时脉信号，并将控制信号或时脉信号提供给字元线控制器510、位元线控制器520、振幅控制器540、记忆体周期计数器550、记忆体测试器560、记忆体阻断器570、或它们的任何组合。在一些实施例中，时序控制器530被执行本文描述的时序控制器530的类似功能的不同元件所替代。根据控制信号或时脉信号，字元线控制器510、位元线控制器520、振幅控制器540、记忆体周期计数器550、记忆体测试器560、和/或记忆体阻断器570可以以同步方式执行各种操作(例如，写入数据、读取数据、侦测已故障的记忆体单元125、修复已故障的记忆体单元125、防止记忆体单元125发生故障等)。
在一些实施例中，字元线控制器510包括脉冲产生器515，其通过记忆体阵列120的一条或多条字元线WL提供电压或电流。在一些实施例中，位元线控制器520包括脉冲产生器525，其通过记忆体阵列120的一条或多条位元线BL提供电压或电流。字元线控制器510的脉冲产生器515可耦接到记忆体阵列120的字元线WL，并且位元线控制器520的脉冲产生器525可耦接到记忆体阵列120的位元线BL。在这种配置中，字元线控制器510的脉冲产生器515可产生与执行操作相对应的脉冲并将脉冲提供给耦接到记忆体单元125的字元线。类似地，位元线控制器520的脉冲产生器525可产生与执行操作相对应的脉冲并将该脉冲提供给耦接到记忆体单元125的位元线。每个脉冲产生器515、525可包括或可被实施为升压转换器、低压降调节器(low-dropout regulator，LDO)、电荷泵浦(charge pump)等。在一些实施例中，位元线控制器520包括通过位元线或源极线感测记忆体单元125处的电压或电流的感测器或感测放大器(sense amplifier)，并根据感测到的电压或电流决定由记忆体单元125所储存的数据。在一些实施例中，字元线控制器510与位元线控制器520由不同的元件所代替，这些元件执行本文描述的字元线控制器510与位元线控制器520的类似功能。
在一些实施例中，振幅控制器540是选择电压的元件、选择电流的元件、或选择由脉冲产生器515、525产生的脉冲的振幅的元件。振幅控制器540可通过导电迹线或金属轨耦接到脉冲产生器515、525。在该配置中，振幅控制器540确定要执行的操作，并根据要执行的操作选择电压、电流或脉冲的振幅。在一种方法中，振幅控制器540选择不同振幅，这些不同振幅用于写入第一状态(例如，逻辑“1”)、写入第二状态(例如，逻辑“0”)、以及修复已故障的记忆体单元125或防止记忆体单元125发生故障。振幅控制器540可产生与所选振幅相对应的指令或信号，并将指令或信号提供给相应的脉冲产生器515、525。根据来自振幅控制器540的指令或信号，脉冲产生器515、525可产生具有选定振幅的脉冲。在一些实施例中，振幅控制器540与脉冲产生器515、525被整合为单个元件。在一些实施例中，振幅控制器540被执行本文描述的振幅控制器540的类似功能的不同元件替代。
在一些实施例中，记忆体周期计数器550是对在记忆体单元125上执行的操作进行计数的元件。记忆体周期计数器550可通过导电迹线或金属轨耦接到字元线控制器510和/或位元线控制器520。在该配置中，记忆体周期计数器550可以对在记忆体单元125上执行的写入操作周期的数量进行计数。在一种方法中，记忆体周期计数器550可以为每个记忆体单元125计数所执行的写入操作的相应数量。在一种方法中，记忆体周期计数器550可以为一组记忆体单元125计数所执行的写入操作的平均次数。在一些实施例中，记忆体周期计数器550被执行本文描述的记忆体周期计数器550的类似功能的不同元件所替代。
在一些实施例中，记忆体测试器560是侦测已故障的记忆体单元125的元件。记忆体测试器560可通过导电迹线或金属轨耦接到字元线控制器510与位元线控制器520。在此配置中，记忆体测试器560可确定记忆体单元125是否已发生故障。在一种方法中，记忆体测试器560取得提供给字元线控制器510以在记忆体单元125处写入的输入数据，并且从位元线控制器520取得由记忆体单元125所储存的数据。记忆体测试器560可比较输入数据与由记忆体单元125所储存的数据。响应于确定输入数据与经储存的数据不同，记忆体测试器560可确定记忆体单元125已经发生故障。响应于确定输入数据与经储存的数据彼此相等，记忆体测试器560可确定记忆体单元125没有发生故障。在一些实施例中，记忆体测试器560、字元线控制器510与位元线控制器520被整合为单个元件。在一些实施例中，记忆体测试器560被执行本文描述的记忆体测试器560的类似功能的不同元件替代。
在一些实施例中，记忆体阻断器570是阻断已故障的记忆体单元125的元件。在一种配置中，记忆体阻断器570通过导电迹线或金属轨耦接到记忆体测试器560。在该配置中，即使在执行恢复操作之后，记忆体阻断器570也可确定记忆体单元125是否已发生故障。响应于在执行恢复操作之后确定记忆体单元125没有发生故障，记忆体阻断器570可以不阻断记忆体单元125。响应于确定即使在执行恢复操作之后记忆体单元125已发生故障，记忆体阻断器570可确定记忆体单元125是不可修复的(irreparable)并且可以阻断记忆体单元125。可以避免(precluded)被阻断的记忆体单元125储存数据。在一种方法中，记忆体阻断器570储存被阻断的记忆体单元125的地址。在一些实施例中，记忆体阻断器570被执行本文描述的记忆体阻断器570的类似功能的不同元件所替代。
在一个示例中，为了将输入数据逻辑“1”写入记忆体单元125，振幅控制器540可以为字元线选择第一写入电压(例如，1.1V)并且可以为位元线选择第一偏置(bias)电压(例如，2.0V)。根据所选择的电压或振幅，字元线控制器510的脉冲产生器515可通过耦接至记忆体单元125的字元线提供第一写入电压至记忆体单元125，并通过耦接到记忆体单元125的位元线提供第一偏置电压至记忆体单元125。
在一个示例中，为了将输入数据逻辑“0”写入记忆体单元125，振幅控制器540可以为字元线选择第二写入电压(例如，1.8V)并且可以为位元线选择第一偏置电压(例如，2.0V)。根据所选择的振幅，字元线控制器510的脉冲产生器515可以通过字元线WL提供第二写入电压至记忆体单元125，并通过位元线BL提供第一偏置电压至记忆体单元125。
在一个示例中，为了读取由记忆体单元125储存的数据，振幅控制器540可以为字元线选择读取电压(例如，1.1V)并且可以为位元线选择第二偏置电压(例如，0.1V)。根据所选择的振幅，字元线控制器510的脉冲产生器515可以通过字元线WL向记忆体单元125提供读取电压，并通过位元线BL向记忆体单元125提供第二偏置电压。在一些实施例中，位元线控制器520可感测通过位元线或通过源极线的电压或电流，并根据感测到的电压或电流确定记忆体单元125所储存的数据。
在一个示例中，为了执行校正操作(corrective operation)以修复已故障的记忆体单元，振幅控制器540可以为位元线选择恢复电压(例如，4.0V)。恢复电压可为正电压或负电压。恢复电压的幅值(magnitude)可以比用于写入数据的位元线电压(例如，2.0V)的幅值大至少百分之二十。通过向记忆体单元125施加恢复电压，可以向记忆体单元125施加应力。由于施加到记忆体单元125的应力，记忆体单元125内的材料可以以可以减少记忆体装置内的多孔区域的方式配置或定向。通过减少多孔区域，可以根据写入脉冲设置或重置记忆体单元125的电阻。
在一个态样中，为了承受由于恢复脉冲而施加的应力，记忆体单元125的元件的尺寸可以增加。例如，为了支持或允许额外的电流流动，相较于没有在本文揭露的恢复特征的电阻式记忆体装置设计的其他晶体管，晶体管210可以具有更大的尺寸。类似地，为了支持或允许额外的电流流动，相较于没有在本文揭露的恢复特征的电阻式记忆体装置设计的金属轨，金属轨可以具有更大的宽度。
在一种方法中，振幅控制器540选择恢复电压，并且位元线控制器520可以将恢复脉冲施加到记忆体装置作为校正方法、预防方法、或者是校正方法与预防方法。作为校正方法，记忆体测试器560可以侦测出已故障的记忆体单元125，并且振幅控制器540可以响应于侦测到已故障的记忆体单元125来选择用于修复操作的电压或振幅。位元线控制器520可接着将具有所选择的电压或振幅的恢复脉冲施加到已故障的记忆体单元125。作为一种预防方法，记忆体周期计数器550对于在记忆体单元125上执行的写入操作的次数进行计数，并且振幅控制器540响应于写入操作的次数达到预定阈值(例如，十或一千)来选择用于预防性操作的电压或振幅。位元线控制器520可接着将具有所选择的电压或振幅的恢复脉冲施加到记忆体单元125。通过将恢复电压施加到记忆体装置作为校正方法、预防方法、或者是校正方法与预防方法，可以延长记忆体装置的寿命。
图6A是根据一些实施例的施加到记忆体单元125以延长记忆体单元125的寿命的脉冲的时序图600的示意图。在图6A所示的时序图600中，恢复脉冲622被施加以作为修复已故障的记忆体单元125的校正方法。在其他实施例中，以与图6A所示的不同的方式来施加脉冲。
在一种方法中，在时间段605期间，在正常条件下操作记忆体单元125，使得记忆体单元125可以通过施加各种脉冲来储存数据。在一个示例中，记忆体控制器105可以将脉冲610、614、618施加到耦接到记忆体单元125的字元线并且将脉冲612、616、612施加到耦接到记忆体单元125的位元线以在记忆体单元125处写入数据。例如，记忆体控制器105将具有第一写入电压(例如，1.1V)的脉冲610施加到字元线并且将具有第一位元线电压(例如，2.0V)的脉冲612施加到位元线以将记忆体单元125的电阻设置(set)为具有第一状态。例如，记忆体控制器105将具有读取电压(例如，1.1V)的脉冲614施加到字元线并且将具有第二位元线电压(例如，0.1V)的脉冲616施加到位元线以读取记忆体单元125所储存的数据。例如，记忆体控制器105将具有第二写入电压(例如，1.8V)的脉冲618施加到字元线并且将具有第一位元线电压(例如，2.0V)的脉冲612施加到位元线以将记忆体单元125的电阻重置(reset)为具有第二状态。
在一种方法中，在时间Tl，记忆体控制器105侦测记忆体单元125的故障。响应于侦测到已故障的记忆体单元125，记忆体控制器105可以在时间段620对已故障的记忆体单元125执行恢复操作。在一种方法中，记忆体控制器105可以向字元线施加脉冲614、610、618并且向位元线施加脉冲622、616、622。例如，记忆体控制器105将具有读取电压(例如，1.1V)的脉冲614施加到字元线并且将具有恢复电压(例如，4.0V)的脉冲622施加到位元线。例如，记忆体控制器105向字元线施加具有第一写入电压(例如，1.1V)的脉冲610并且施加具有第二位线电压的脉冲616。例如，记忆体控制器105向字元线施加具有第二写入电压(例如，1.8V)的脉冲618并且施加具有恢复电压(例如，4.0V)的脉冲622。记忆体控制器105可以在时间段625期间将脉冲622施加为达预定数量的周期以修复已故障的记忆体单元125。
在一种方法中，在时间T2，记忆体控制器105确定记忆体单元125已被修复。响应于确定记忆体单元125已被修复，记忆体控制器105可以在时间段635期间在记忆体单元125处写入数据。
图6B是根据一些实施例的施加到记忆体单元125以延长记忆体单元125的寿命的脉冲的时序图660的示意图。在图6B所示的时序图660中，恢复脉冲622被施加到记忆体单元125以作为预防方法。在其他实施例中，以与图6B所示的不同的方式来施加脉冲。
在一个态样中，记忆体控制器105在时间段605、625、635期间以与上述的关于图6A所述的类似的方式将脉冲610、612、614、616、618、622施加到记忆体单元125，除了记忆体控制器105在时间段605期间将脉冲610、612、614、616、618施加为预定数量的周期之外，然后在时间段625期间施加脉冲610、614、618、622、616。因此，为简洁起见，此处省略对其重复部分的详细描述。在一个态样中，记忆体控制器105对于在记忆体单元125上执行的写入操作的次数进行计数。响应于在时间T3计数的次数达到预定阈值(例如，一千)，记忆体控制器105可以在时间段625期间向位元线施加恢复脉冲622以作为预防操作。通过施加恢复脉冲622，可以延长记忆体单元125的寿命。记忆体控制器105可以在时间段620期间施加脉冲622为预定数量的周期(例如，十个周期)。在时间T4，响应于在时间段625期间对记忆体单元125执行预防操作为预定数量的周期，记忆体控制器105可以在时间段635期间在记忆体单元125处写入数据。通过周期性地施加恢复脉冲622来执行预防操作，可以延长记忆体单元125的寿命。
图7A是根据一些实施例的施加到记忆体单元以延长记忆体单元125的寿命的脉冲的时序图700的示意图。在图7A所示的时序图700中，恢复脉冲722被施加到已故障的记忆体单元125以修复已故障的记忆体单元125作为校正方法。在一个态样中，记忆体控制器105在时间段605、635期间以与上述的关于图6A所述的类似的方式将脉冲610、612、614、616、618施加到记忆体单元125，除了记忆体控制器105在时间段625期间向位元线施加具有负振幅的脉冲722、716之外。因此，为简洁起见，此处省略对其重复部分的详细描述。在一个态样中，脉冲722的幅值(magnitude)比脉冲612的幅值高至少百分之二十。通过在时间段625期间施加具有负电压的脉冲722，可以修复已故障的记忆体单元125。
图7B是根据一些实施例的施加到记忆体单元125以延长记忆体单元125的寿命的脉冲的时序图760的示意图。在图7B所示的时序图760中，恢复脉冲722被施加到记忆体单元125以作为预防方法。在其他实施例中，以与图7B所示的不同的方式来施加脉冲。在一个态样中，记忆体控制器105在时间段605、635期间以与上述的关于图6B所述的类似的方式将脉冲610、612、614、616、618施加到记忆体单元125，除了记忆体控制器105在时间段625期间向位元线施加具有负振幅的脉冲722、716之外。因此，为简洁起见，此处省略对其重复部分的详细描述。通过在时间段625期间施加具有负电压的脉冲722，可以延长记忆体单元125的寿命。
图8是根据一些实施例的延长记忆体单元125的寿命的方法800的流程图。方法800可由图1的记忆体控制器105所执行。在一些实施例中，方法800由其他实体(entities)执行。在一个态样中，记忆体控制器105执行校正操作以修复已故障的记忆体单元125。在一些实施例中，方法800包括比图8中所示的更多操作、更少操作或不同的操作。
于操作810，记忆体控制器105在记忆体单元125处写入数据。在一种方法中，记忆体控制器105接收要写入的输入数据，并选择对应于输入数据的脉冲的振幅。记忆体控制器105可以将具有所选择的振幅的脉冲施加到记忆体单元125。例如，记忆体控制器105向字元线施加第一写入电压(例如，1.1V)并且向位元线施加第一位元线电压(例如，2.0V)以将记忆体单元125的电阻设置(set)为具有第一状态。例如，记忆体控制器105向字元线施加第二写入电压(例如，1.8V)并且向位元线施加第一位元线电压(例如，2.0V)以将记忆体单元125的电阻设置为具有第二种状态。
于操作820，记忆体控制器105测试记忆体单元125以侦测任何故障。记忆体控制器105可在每次写入操作或预定次数的写入操作之后测试记忆体单元125。为了测试记忆体单元125，记忆体测试器560可以读取记忆体单元125所储存的数据，并将提供给字元线控制器510和/或位元线控制器520的输入数据与记忆体单元125所储存的数据进行比较。响应于确定输入数据不同于记忆体单元125所储存的数据，记忆体控制器105可以确定记忆体单元125已发生故障。响应于确定输入数据与记忆体单元125所储存的数据相同，记忆体控制器105可以确定记忆体单元125没有发生故障。如果没有侦测到记忆体单元125的故障，则记忆体控制器105可以进行到操作810并且在记忆体单元125处写入数据。例如，响应于记忆体测试器560确定记忆体单元125没有发生故障，振幅控制器540可以选择电压或脉冲的振幅以将输入数据写入至记忆体单元125。然后，脉冲产生器525可以将具有所选择的电压或振幅的脉冲施加到记忆体单元125。例如，脉冲产生器525可以向位元线施加2.0V以在记忆体单元125处写入数据。如果侦测到记忆体单元125的故障，则记忆体控制器105可以进行到操作830。
于操作830，响应于侦测到记忆体单元125的故障，记忆体控制器105可以修复已故障的记忆体单元125。在一种方法中，记忆体控制器105施加具有大于用于写入数据的脉冲的振幅的振幅的恢复脉冲。例如，响应于记忆体测试器560确定记忆体单元125没有发生故障，振幅控制器540选择具有比用于写入数据的脉冲更高的电压或振幅的恢复脉冲的电压或振幅。然后，脉冲产生器525可以向已故障的记忆体单元125施加具有所选择的电压或振幅的脉冲。例如，脉冲产生器525可以向位元线施加4.0V以修复已故障的记忆体单元125。通过施加具有大于用于写入数据而施加的脉冲的振幅的振幅的恢复脉冲，可以减少记忆体单元125内的多孔区域。因此，可以修复记忆体单元125并储存数据。
于操作840，记忆体控制器105测试记忆体单元125以确定记忆体单元125是否已被修复。在一种方法中，记忆体控制器105可以执行操作810、820以确定记忆体控制器105是否可以正确地储存输入数据。例如，记忆体控制器105可以在记忆体单元125处写入测试数据(或额外的输入数据)并将记忆体单元125所储存的数据与测试数据进行比较以确定记忆体单元125是否可以正确地储存测试数据。如果记忆体控制器105能够正确地储存测试数据，则记忆体控制器105可以确定记忆体单元被修复并且进行到操作810以供进一步使用。如果记忆体控制器105没有储存正确的测试数据，则记忆体控制器105可以确定无法通过恢复操作来修复记忆体单元125，并进行操作850以阻断使用记忆体单元125。
图9是根据一些实施例的延长记忆体单元的寿命的方法900的流程图。方法900可由图1的记忆体控制器105所执行。在一些实施例中，方法900由其他实体(entities)执行。在一个态样中，记忆体控制器105执行预防操作以延长记忆体单元125的寿命。在一些实施例中，方法900包括比图8中所示的更多操作、更少操作或不同的操作。
于操作910，记忆体控制器105在记忆体单元125处写入数据。在一种方法中，记忆体控制器105接收要写入的输入数据并选择对应于输入数据的脉冲的振幅。记忆体控制器105可以将具有所选择的振幅的脉冲施加到记忆体单元125。例如，记忆体控制器105向字元线施加第一写入电压(例如，1.1V)并且向位元线施加第一位元线电压(例如，2.0V)以将记忆体单元125的电阻设置(set)为具有第一状态。例如，记忆体控制器105向字元线施加第二写入电压(例如，1.8V)并且向位元线施加第一位元线电压(例如2.0V)以将记忆体单元125的电阻设置为具有第二种状态。
于操作920，记忆体控制器105确定记忆体使用计数(memory usage count)是否已达到预定阈值(例如，一千)。例如，记忆体周期计数器550对于在记忆体单元125上执行的写入操作的次数进行计数。如果计数的次数小于预定阈值，则记忆体控制器105可进行到操作910并在记忆体单元125处写入数据。例如，响应于记忆体周期计数器550确定计数的次数小于预定阈值，振幅控制器540可选择电压或脉冲的振幅以将输入数据写入记忆体单元125。然后，脉冲产生器525可以向记忆体单元125施加具有所选择的电压或振幅的脉冲。例如，脉冲产生器525可以向位元线施加2.0V以在记忆体单元125写入数据。如果计数的次数相等于预定阈值，记忆体控制器105可以进行到操作930。
于操作930，记忆体控制器105向记忆体单元125施加恢复脉冲。相较于用于写入数据而施加的脉冲，恢复脉冲可以具有更高的振幅。例如，响应于记忆体周期计数器550确定计数的次数等于预定阈值，振幅控制器540可以选择恢复脉冲的电压或振幅，相较于用于写入数据的脉冲，恢复脉冲具有更高的电压或振幅。然后，脉冲产生器525可以向记忆体单元125施加具有所选择的电压或振幅的脉冲。例如，脉冲产生器525可以向耦接到记忆体单元125的位元线施加4.0V。通过施加恢复脉冲(相较于用于写入数据而施加的脉冲，恢复脉冲具有更高的振幅)，可以减少或重新定向(reoriented)记忆体单元125内的多孔区域。因此，可以延长记忆体单元125的寿命。
于操作940，在施加恢复脉冲之后，记忆体控制器105将记忆体使用计数(memoryusage count)重置(reset)为初始值(例如，“0”)。在重置记忆体使用计数之后，记忆体控制器105可以进行到操作910，并且在记忆体单元125处写入数据。
图10A是根据一些实施例的执行恢复操作之前的相位变化记忆体装置的电阻与执行恢复操作之后的相位变化记忆体装置的电阻的比较的图1000。在一个态样中，无故障操作的相位变化记忆体装置具有响应于第一电压(例如，0～0.25V)的第一电阻1010A，具有响应于第二电压(例如，0.3～0.5V)的第二电阻1010B，具有响应于第三电压(例如，0.9～1.2V)的第三电阻1010C。在相位变化记忆体装置发生故障后，相位变化记忆体装置的电阻可能不会根据施加的第一电压、第二电压或第三电压而改变。通过对于已故障的记忆体单元125执行恢复操作，记忆体单元125可以响应于所施加的电压并且具有与电阻1010A、1010B、1010C相似的电阻1020A、1020B、1020C。在一个态样中，在执行恢复操作之后，电阻曲线可能发生偏移。因此，为了在执行恢复操作之后在记忆体单元125处写入数据，相较于在执行恢复操作之前施加给记忆体单元125的电压，脉冲产生器525或脉冲产生器515可以施加更高的电压。
图10B是根据一些实施例的执行恢复操作之前的电阻式记忆体装置发生故障的周期数与执行恢复操作之后的电阻式记忆体装置发生故障的周期数的比较的图1050。在一个态样中，相位变化记忆体装置可能在大约一亿次的写入操作周期到十亿次的写入操作周期之后发生故障，如曲线1060所示。在执行恢复操作之后，已修复的电阻式记忆体装置可以正常工作(functional)，直到大约额外的十万次的写入操作周期到一百万次的写入操作周期被执行，如曲线1070所示。因此，可以通过执行如本文所揭露的恢复操作来延长电阻式记忆体装置的寿命。
参照图11是根据本揭露的一些实施例的计算系统1100的示例方块图。计算系统1100可由电路或布局设计者用于集成电路设计。如本文所使用的“电路”是电性元件的互连，电性元件例如电阻器、晶体管、开关、电池、电感器或其他类型的被配置用于实现所需功能的半导体装置。计算系统1100包括与记忆体装置1110相关联的主机装置1105。主机装置1105可以被配置为从一个或多个输入装置1115接收输入并向一个或多个输出装置1120提供输出。主机装置1105可以是被配置为分别通过适当的接口1125A、1125B及1125C而与记忆体装置1110、输入装置1115及输出装置1120进行通讯。计算系统1100可以在各种计算装置中实现，各种计算装置例如计算机(例如，桌上型计算机、膝上型计算机、服务器、数据中心等)、平板计算机、个人数字助理、移动装置、其他手持或可携式装置、或适合使用主机装置1105执行原理图设计(schematic design)和/或布局设计(layout design)的任何其他计算单元。
输入装置1115可以包括多种输入技术中的任何一种，多种输入技术例如键盘、触控笔、触控屏幕、鼠标、轨迹球、小键盘、麦克风、语音识别、动作识别、遥控器、输入端口、一个或多个按钮、拨号盘(dials)、摇杆，以及与主机装置1105相关联并且允许外部源(例如使用者(例如，电路或布局设计者))将信息(例如，数据)输入到主机装置中并发送指令到主机装置的任何其他输入周边。类似地，输出装置1120可以包括各种输出技术，例如外部记忆体、印表机、喇叭、显示器、麦克风、发光二极管、耳机、视频装置以及被配置为接收来自主机装置1105的信息(例如，数据)的任何其他输出周边。输入到主机装置1105和/或从主机装置输出的“数据”可以包括多种文字(textual)数据、电路数据、信号数据、半导体装置数据、图形数据、其组合、或适合使用计算系统1100处理的其他类型的模拟和/或数字数据。
主机装置1105包括一个或多个处理单元/处理器或者是主机装置1105与一个或多个处理单元/处理器相关联，一个或多个处理单元/处理器例如中央处理单元(CentralProcessing Unit，CPU)核心1130A-1130N。CPU核心1130A-1130N可以实现为特殊应用集成电路(Application Specific Integrated Circuit，ASIC)、现场可程序化逻辑门阵列(Field Programmable Gate Array，FPGA)或任何其他类型的处理单元。CPU核心1130A-1130N中的每一个可以被配置为执行用于运行主机装置1105的一个或多个应用的指令。在一些实施例中，用于运行一个或多个应用的指令与数据可以被储存在记忆体装置1110内。主机装置1105还可以被配置为将运行一个或多个应用的结果储存在记忆体装置1110内。因此，主机装置1105可以被配置为请求记忆体装置1110执行各种操作。例如，主机装置1105可以请求记忆体装置1110读取数据、写入数据、更新或删除数据、和/或执行管理或其他操作。主机装置1105可以被配置为运行的一种这样的应用可以是标准单元应用(standard cellapplication)1135。标准单元应用1135可以是可以由主机装置1105的使用者所使用、创建或修改电路的标准单元的计算机辅助设计(computer aided design)或电子设计自动化软件套件(electronic design automation software suite)的一部分。在一些实施例中，执行或运行标准单元应用1135的指令可以储存在记忆体装置1110内。可以使用与来自记忆体装置1110的标准单元应用相关联的指令来由CPU核心1130A-1130N中的一个或多个来执行标准单元应用1135。在一个示例中，标准单元应用1135允许使用者利用预产生(pre-generated)的记忆体系统100或记忆体系统100的一部分的原理图设计和/或布局设计来辅助集成电路设计。在集成电路的布局设计完成之后，可由制造设备(fabricationfacility)根据布局设计来制造多个集成电路(例如包含记忆体系统100或记忆体系统100的一部分)。
仍参照图11，记忆体装置1110包括记忆体控制器1140，记忆体控制器1140被配置为从记忆体阵列1145读取数据或将数据写入记忆体阵列1145。记忆体阵列1145可以包括各种挥发性和/或非挥发性记忆体。例如，在一些实施例中，记忆体阵列1145可以包括NAND快闪记忆体核心。在其他实施例中，记忆体阵列1145可包括NOR快闪记忆体核心、SRAM核心、动态随机存取记忆体(Dynamic Random Access Memory，DRAM)核心、磁阻式随机存取记忆体(Magnetoresistive random-access memory，MRAM)核心、相位变化记忆体(Phase ChangeMemory，PCM)核心、电阻式随机存取记忆体(Resistive Random Access Memory，ReRAM)核心、3D XPoint记忆体核心、铁电式随机存取记忆体(ferroelectric random-accessmemory，FeRAM)核心、以及适合在记忆体阵列内使用的其他类型的记忆体核心。在记忆体阵列1145内的记忆体可由记忆体控制器1140个别且独立地控制。换言之，记忆体控制器1140可经配置以个别且独立地与记忆体阵列1145内的每个记忆体进行通讯。通过与记忆体阵列1145进行通讯，记忆体控制器1140可以被配置为响应于由主机装置1105接收到的指令而从记忆体阵列读取数据或向记忆体阵列写入数据。虽然记忆体控制器在附图中被示为记忆体装置1110的一部分，但在一些实施例中，记忆体控制器1140可以是主机装置1105的一部分或计算系统1100的其他元件的一部分并且与记忆体装置相关联。记忆体控制器1140可以被实现为在软件、硬件、固件、或其组合中的逻辑电路，以执行本文所述的功能。例如，在一些实施例中，记忆体控制器1140可以被配置为在接收到来自主机装置1105的请求时检索与储存在记忆体装置1110的记忆体阵列1145中的标准单元应用1135相关联的指令。
应理解的是，图11中仅示出和描述了计算系统1100的一些元件。然而，计算系统1100可以包括其他元件，例如各种电池及电源、网络接口、路由器、开关、外部记忆体系统、控制器等。一般来说，计算系统1100可以包括在执行本文所述的功能时需要或被认为是合乎需求的各种硬件、软件和/或固件元件中的任一者。类似地，主机装置1105、输入装置1115、输出装置1120以及包括记忆体控制器1140与记忆体阵列1145的记忆体装置1110可以包括在执行本文所述的功能时被认为是必需或合乎需求的其他硬件、软件和/或固件元件。
本实施方式的一种态样关联于一种记忆体系统。在一些实施例中，记忆体系统包括记忆体单元及耦接至记忆体单元的记忆体控制器。在一些实施例中，记忆体控制器用以向记忆体单元施加第一电压以将输入数据写入至记忆体单元及向记忆体单元施加大于第一电压的第二电压以延长记忆体单元的寿命。在一些实施例中，记忆体单元包括电阻式记忆体装置。响应于第二电压大于第一电压，可校正电阻式记忆体装置的电阻值。在一些实施例中，电阻式记忆体装置包括相位变化随机存取记忆体装置。在一些实施例中，记忆体控制器包括记忆体测试器及振幅控制器。记忆体测试器耦接至记忆体单元，记忆体测试器侦测记忆体单元的故障。振幅控制器用以：响应于记忆体测试器判定记忆体单元未故障，选择第一电压以将输入数据写入至记忆体单元；及响应于记忆体测试器判定记忆体单元已故障，选择第二电压以修复记忆体单元。在一些实施例中，在修复记忆体单元之后，振幅控制器用以选择大于第二电压的第三电压以将额外输入数据写入至记忆体单元。在一些实施例中，记忆体测试器用以：读取由记忆体单元储存的数据；比较输入数据与由记忆体单元储存的数据以产出比较结果；及根据比较结果来判定记忆体单元是否已故障。在一些实施例中，记忆体控制器包括：记忆体周期计数器及振幅控制器。记忆体周期计数器耦接至记忆体单元，记忆体周期计数器计数记忆体单元的写入操作周期数目。振幅控制器用以：响应于写入操作周期数目小于预定阀值，选择第一电压以将输入数据写入至记忆体单元；及响应于写入操作周期数目大于预定阀值，选择第二电压以延长记忆体单元的寿命。在一些实施例中，响应于向记忆体单元施加第二电压，记忆体周期计数器重置写入操作周期数目。
本实施方式的一种态样关联于一种延长记忆体单元的寿命的方法。在一些实施例中，所述方法包括由记忆体控制器侦测记忆体单元是否已故障。在一些实施例中，所述方法包括响应于判定记忆体单元已故障，通过向记忆体单元施加具有第一振幅的第一脉冲以由记忆体控制器修复记忆体单元。在一些实施例中，所述方法包括响应于修复记忆体单元，通过向记忆体单元施加具有小于第一振幅的第二振幅的第二脉冲以由记忆体控制器将输入数据写入至记忆体单元。在一些实施例中，记忆体单元包括电阻式记忆体装置。响应于具有大于第二振幅的第一振幅的第一脉冲，可校正电阻式记忆体装置的电阻值。在一些实施例中，电阻式记忆体装置包括相位变化随机存取记忆体装置。在一些实施例中，所述方法还包括响应于判定记忆体单元未故障，通过施加具有小于第一振幅的第三振幅的第三脉冲以由记忆体控制器将输入数据写入至记忆体单元。在一些实施例中，第三振幅小于第二振幅。在一些实施例中，由记忆体控制器侦测记忆体单元是否已故障包括：由记忆体控制器将额外输入数据写入至记忆体单元；由记忆体控制器读取由记忆体单元储存的数据；由记忆体控制器比较额外输入数据与由记忆体单元储存的数据以产出比较结果；及根据比较结果来判定记忆体单元是否已故障。
本实施方式的一种态样关联于一种记忆体控制器。在一些实施例中，记忆体控制器包括振幅控制器及耦接至振幅控制器的脉冲产生器。振幅控制器用以选择第一振幅以将输入数据写入记忆体单元及选择第二振幅以延长记忆体单元的寿命。在一些实施例中，脉冲产生器用以向记忆体单元施加脉冲，该脉冲具有由振幅控制器所选择的第一振幅或第二振幅的一者。在一些实施例中，记忆体单元包括相位变化随机存取记忆体装置。在一些实施例中，第二振幅的幅值高于第一振幅的幅值。在一些实施例中，第一振幅具有正电压且第二振幅具有负电压。在一些实施例中，记忆体控制器还包括记忆体测试器，记忆体测试器耦接至记忆体单元，记忆体测试器侦测记忆体单元的故障。振幅控制器用以：响应于记忆体测试器判定记忆体单元未故障，选择第一电压以将输入数据写入记忆体单元；及响应于记忆体测试器判定记忆体单元已故障，选择第二电压以修复记忆体单元。在一些实施例中，记忆体控制器还包括记忆体周期计数器。记忆体周期计数器计数记忆体单元的写入操作周期数目。振幅控制器用以：响应于写入操作周期数目小于预定阀值，选择第一电压以将输入数据写入记忆体单元；及响应于写入操作周期数目大于预定阀值，选择第二电压以延长记忆体单元的寿命。
以上概述了数个实施例的特征，因此熟悉此技艺者可以更了解本揭露的态样。熟悉此技艺者应了解到，其可轻易地把本揭露当作基础来设计或修改其他的制程与结构，借此实现和在此所介绍的这些实施例相同的目标及/或达到相同的优点。熟悉此技艺者也应可明白，这些等效的建构并未脱离本揭露的精神与范围，并且他们可以在不脱离本揭露精神与范围的前提下做各种的改变、替换与变动。

Claims (10)

1.一种记忆体系统，其特征在于，包括：
一记忆体单元；及
一记忆体控制器，耦接至该记忆体单元，该记忆体控制器用以：
向该记忆体单元施加一第一电压以将一输入数据写入至该记忆体单元；及
向该记忆体单元施加大于该第一电压的一第二电压以延长该记忆体单元的一寿命。
2.根据权利要求1所述的记忆体系统，其特征在于，其中该记忆体单元包括一电阻式记忆体装置，其中响应于大于该第一电压的该第二电压，校正该电阻式记忆体装置的一电阻值。
3.根据权利要求2所述的记忆体系统，其特征在于，其中该电阻式记忆体装置为一相位变化随机存取记忆体装置。
4.根据权利要求1所述的记忆体系统，其特征在于，其中该记忆体控制器包括：
一记忆体测试器，耦接至该记忆体单元，该记忆体测试器侦测该记忆体单元的一故障；及
一振幅控制器，用以：
响应于该记忆体测试器判定该记忆体单元未故障，选择该第一电压以将该输入数据写入至该记忆体单元；及
响应于该记忆体测试器判定该记忆体单元已故障，选择该第二电压以修复该记忆体单元。
5.一种延长记忆体单元寿命的方法，其特征在于，包括：
由一记忆体控制器侦测一记忆体单元是否已故障；
响应于判定该记忆体单元已故障，通过向该记忆体单元施加具有一第一振幅的一第一脉冲以由该记忆体控制器修复该记忆体单元；及
响应于修复该记忆体单元，通过向该记忆体单元施加具有小于该第一振幅的一第二振幅的一第二脉冲以由该记忆体控制器将一输入数据写入至该记忆体单元。
6.根据权利要求5所述的方法，其特征在于，其中该记忆体单元包括一电阻式记忆体装置，其中响应于具有大于该第二振幅的该第一振幅的该第一脉冲，校正该电阻式记忆体装置的一电阻值。
7.根据权利要求6所述的方法，其特征在于，其中该电阻式记忆体装置包括一相位变化随机存取记忆体单元装置。
8.一种记忆体控制器，其特征在于，包括：
一振幅控制器，用以：
选择一第一振幅以将一输入数据写入一记忆体单元；及
选择一第二振幅以延长该记忆体单元的一寿命；及
一脉冲产生器，耦接至该振幅控制器，该脉冲产生器用以：
向该记忆体单元施加一脉冲，该脉冲具有由该振幅控制器所选择的该第一振幅或该第二振幅的一者。
9.根据权利要求8所述的记忆体控制器，其特征在于，其中该记忆体单元包括一相位变化随机存取记忆体装置。
10.根据权利要求8所述的记忆体控制器，其特征在于，其中该第二振幅的一幅值高于该第一振幅的一幅值。
CN202210248018.8A 2021-07-08 2022-03-14 记忆体系统、记忆体控制器及延长记忆体单元寿命的方法 Pending CN115295067A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/370,763 US11972826B2 (en) 2021-07-08 2021-07-08 System and method for extending lifetime of memory device
US17/370,763 2021-07-08

Publications (1)

Publication Number Publication Date
CN115295067A true CN115295067A (zh) 2022-11-04

Family

ID=83820575

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210248018.8A Pending CN115295067A (zh) 2021-07-08 2022-03-14 记忆体系统、记忆体控制器及延长记忆体单元寿命的方法

Country Status (3)

Country Link
US (1) US11972826B2 (zh)
CN (1) CN115295067A (zh)
TW (1) TW202303926A (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7539050B2 (en) * 2006-11-22 2009-05-26 Qimonda North America Corp. Resistive memory including refresh operation
US8036016B2 (en) * 2009-09-01 2011-10-11 Micron Technology, Inc. Maintenance process to enhance memory endurance
US8347175B2 (en) * 2009-09-28 2013-01-01 Kabushiki Kaisha Toshiba Magnetic memory
KR102478221B1 (ko) * 2018-07-09 2022-12-15 에스케이하이닉스 주식회사 읽기 동작을 제어하는 제어회로를 포함하는 반도체 메모리 장치

Also Published As

Publication number Publication date
US20230009913A1 (en) 2023-01-12
TW202303926A (zh) 2023-01-16
US11972826B2 (en) 2024-04-30

Similar Documents

Publication Publication Date Title
US9508427B2 (en) Apparatuses and methods including supply current in memory
US8842468B2 (en) Load and short current measurement by current summation technique
US11657873B2 (en) Non-volatile static random access memory (nvSRAM) with multiple magnetic tunnel junction cells
JP2023508514A (ja) メモリセルの三状態プログラミング
US20230386536A1 (en) Memory device with source line control
CN106710623B (zh) 具有非易失性存储器压力抑制的集成电路系统及制造方法
KR20200032290A (ko) 메모리 장치
US9627051B2 (en) Non-volatile memory including reference signal path
US11238906B2 (en) Series of parallel sensing operations for multi-level cells
CN111902873B (zh) 具有差分架构的2t2r阻变式存储器、mcu及设备
US11437092B2 (en) Systems and methods to store multi-level data
CN115295067A (zh) 记忆体系统、记忆体控制器及延长记忆体单元寿命的方法
WO2021039215A1 (ja) メモリチップ及びメモリチップの制御方法
CN114514579A (zh) 用于减少存储器单元中的读取干扰的电压分布
Zhang et al. A Write-Verification Method for Non-Volatile Memory
CN113362880B (zh) 存储器系统及其操作方法
CN220821108U (zh) 内存装置
CN219658388U (zh) 记忆体装置及其写入电路
TW202314701A (zh) 記憶體陣列
CN116524978A (zh) 用于交叉点存储器装置的编程电流控制器和感测电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication