CN113362880B - 存储器系统及其操作方法 - Google Patents

存储器系统及其操作方法 Download PDF

Info

Publication number
CN113362880B
CN113362880B CN202110586177.4A CN202110586177A CN113362880B CN 113362880 B CN113362880 B CN 113362880B CN 202110586177 A CN202110586177 A CN 202110586177A CN 113362880 B CN113362880 B CN 113362880B
Authority
CN
China
Prior art keywords
memory cell
memory
line
coupled
memory cells
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110586177.4A
Other languages
English (en)
Other versions
CN113362880A (zh
Inventor
吕士濂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US17/203,890 external-priority patent/US11437092B2/en
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN113362880A publication Critical patent/CN113362880A/zh
Application granted granted Critical
Publication of CN113362880B publication Critical patent/CN113362880B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5657—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using ferroelectric storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/221—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using ferroelectric capacitors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2253—Address circuits or decoders
    • G11C11/2255—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2253—Address circuits or decoders
    • G11C11/2257—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2273—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2275—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2297—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5678—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0026—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0038—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1069—I/O lines read out arrangements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1096—Write circuits, e.g. I/O line write drivers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/18—Bit line organisation; Bit line lay-out
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/14—Word line organisation; Word line lay-out

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Debugging And Monitoring (AREA)
  • Read Only Memory (AREA)

Abstract

在此公开的涉及一种存储器系统和一种操作该存储器系统的方法。在一个方面，单独设置第一存储器单元、第二存储器单元、第三存储器单元和第四存储器单元的电阻。在一个方面，第一存储器单元和第二存储器单元在第一线和第二线之间彼此串联耦合，第三存储器单元和第四存储器单元在第二线和第三线之间彼此串联耦合。在一个方面，根据以下的并联电阻来感测通过第二线的电流：i)第一存储器单元和第二存储器单元的串联电阻，以及ii)第三存储器单元和第四存储器单元的串联电阻。

Description

存储器系统及其操作方法
技术领域
本发明的实施例涉及存储器系统及其操作方法。
背景技术
电子器件(例如计算机、便携式器件、智能电话、物联网(IoT)器件等)的发展促使人们对存储器器件的需求增加。通常，存储器器件可以是易失性存储器器件和非易失性存储器器件。易失性存储器器件可以在通电时存储数据，但是一旦断电可能会丢失存储的数据。与易失性存储器器件不同，非易失性存储器器件即使在电源关闭后也可以保留数据，但是可能比易失性存储器器件慢。
发明内容
根据本发明实施例的一个方面，提供了一种存储器系统，包括：存储器单元组，包括：第一存储器单元和第二存储器单元，在第一线和第二线之间串联耦合，和第三存储器单元和第四存储器单元，在第二线和第三线之间串联耦合；以及存储器控制器，耦合到存储器单元组，其中，存储器控制器用于：电解耦第一线和第三线以单独对存储器单元组进行编程，和通过根据单独编程的存储器单元感测通过第二线的电流，将第一线和第三线电耦合以读取由存储器单元组存储的多级数据。
根据本发明实施例的另一个方面，提供了一种操作存储器系统的方法，包括：单独设置第一存储器单元、第二存储器单元、第三存储器单元和第四存储器单元的电阻，其中，第一存储器单元和第二存储器单元在第一线和第二线之间串联耦合，并且其中，第三存储器单元和第四存储器单元在第二线和第三线之间串联耦合。根据以下的并联电阻来感测通过第二线的电流：i)第一存储器单元和第二存储器单元的第一串联电阻，以及ii)第三存储器单元和第四存储器单元的第二串联电阻；和根据感测到的电流，确定第一存储器单元、第二存储器单元、第三存储器单元和第四存储器单元存储的多级数据。
根据本发明实施例的又一个方面，提供了一种存储器系统，包括：存储器单元组，包括：第一存储器单元和第二存储器单元，在第一线和第二线之间串联耦合，和第三存储器单元和第四存储器单元，在第二线和第三线之间串联耦合，其中，第一存储器单元和第三存储器单元耦合到第一字线，其中，第二存储器单元和第四存储器单元存储器单元耦合到第二字线；以及存储器控制器，耦合到存储器单元组，其中，存储器控制器用于：在第一时间期间向第一字线施加第一脉冲以对第一存储器单元和第三存储器单元进行编程，和在第二时间期间向第二字线施加第二脉冲以对第三存储器单元和第四存储器单元进行编程，和根据编程的存储器单元，在第三时间周期期间将第三脉冲施加到第一字线和第二字线以感测通过第二线的电流。
附图说明
当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各个方面。应该强调，根据工业中的标准实践，各个部件未按比例绘制并且仅用于说明的目的。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。
图1是根据一个实施例的存储器系统的图。
图2是根据一个实施例的被配置为用作多级单元的多个存储器单元的图。
图3A是示出根据一个实施例的施加到单独编程的存储器单元的电压的图。
图3B是示出根据一个实施例的施加到单独编程的存储器单元的电压的图。
图4A是示出根据一个实施例的被施加以在存储器单元处写入第一逻辑状态的电压的图。
图4B是示出了根据一个实施例的被施加以在存储器单元处写入第二逻辑状态的电压的图。
图5是示出根据一个实施例的读取由图2的多个存储器单元存储的多级数据的配置的图。
图6A是示出根据一个实施例的读取由存储器单元组存储的多级数据的示例配置的图。
图6B是根据一个实施例的图6A所示的存储器单元组的等效电路图。
图7示出了根据一个实施例的存储器单元组的不同编程状态，以表示多级数据。
图8示出了根据一个实施例的根据变化的编程状态的存储器单元组的电阻的变化。
图9示出了根据一个实施例的用于存储多级数据的存储器单元组。
图10示出了根据一个实施例的被配置为用作多级单元操作的多个存储器单元。
图11是根据一些实施例的操作多个存储器单元的方法的流程图。
图12是根据一些实施例的读取由存储器单元组存储的多级数据的方法的流程图。
图13是根据一些实施例的计算系统的示例框图。
具体实施方式
以下公开内容提供了许多用于实现本发明的不同特征不同的实施例或实例。下面描述了组件和布置的具体实施例或实例以简化本发明。当然，这些仅是实例而不旨在限制。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可以在各个示例中重复参考数字和/或字母。该重复是为了简单和清楚的目的，并且其本身不指示讨论的各个实施例和/或配置之间的关系。
此外，为了便于描述，本文中可以使用诸如“在…下方”、“在…下面”、“下部”、“在…上面”、“上部”等的间隔关系术语，以描述如图中所示的一个元件或部件与另一元件或部件的关系。除了图中所示的方位外，间隔关系术语旨在包括器件在使用或操作工艺中的不同方位。装置可以以其它方式定位(旋转90度或在其它方位)，并且在本文中使用的间隔关系描述符可以同样地作相应地解释。
根据一些实施例，一种存储器系统可以基于存储器单元的一个或多个串联、一个或多个并联、或它们的组合来存储多级数据。在一个方面，存储器系统包括多个存储器单元和耦合到多个存储器单元的存储器控制器。多个存储器单元可以包括：第一存储器单元和第二存储器单元，在第一线和第二线之间彼此串联耦合；第三存储器单元和第四存储器单元，在第二线和第三线之间彼此串联耦合。存储器控制器可以被配置为将第一线和第三线电解耦，以单独对第一存储器单元、第二存储器单元、第三存储器单元和第四存储器单元中的每个进行编程。在一些实施例中，根据单独编程的存储器单元，存储器控制器被配置为通过感测通过第二线的电流将第一线和第三线电耦合或感测通过电耦合的第一线和第三线的电流，以读取由多个存储器单元存储的多级数据。
有利地，存储器系统可以以区域有效的方式存储多级数据(或多个位)。在一光个方面，根据二进制逻辑状态(例如，逻辑“0”或逻辑“1”)对每个存储器单元进行编程。每个存储器单元可以具有与编程状态相对应的电阻。存储器单元组可以被布置为具有一个或多个串联连接、一个或多个并联连接或它们的组合。因此，根据存储器单元组的布置和存储器单元组的编程逻辑状态，存储器单元组可以具有有效电阻。存储器单元组的有效电阻可以表示多级数据的对应状态或与多级数据的对应状态相关联。例如，存储器单元组的有效电阻的值可以对应于多个状态(例如，“000”，“001”，“010”，“011”，“100”，“101”等)中的一个。在一个方面，存储器单元组的可用有效电阻的数量大于组中的存储器单元的数量。因此，可以由存储器单元组表示的可用状态的数量大于组中的存储器单元的数量。因此，可以实现区域效率来存储多级数据。
尽管关于包括电阻式存储器单元的存储器系统描述了本文公开的各种实施例，但是在一些实施例中可以实现不同的存储器单元。例如，存储器系统可以包括任何非易失性存储器单元或可以以一个或多个串联连接、一个或多个并联连接或它们的任何组合布置的任何存储器单元。
图1是根据一个实施例的存储器系统100的图。在一些实施例中，存储器系统100包括存储器控制器105和存储器阵列120。存储器阵列120可以包括以二维或三维阵列布置的多个存储电路或存储器单元125。每个存储器单元125可以连接到对应的字线WL和对应的位线BL。存储器控制器105可以根据通过字线WL和位线BL的电信号向存储阵列120写入数据或从存储阵列120读取数据。在其他实施例中，存储器系统100包括比图1所示更多、更少或不同的组件。
存储器阵列120是存储数据的硬件组件。在一个方面，存储阵列120被实现为半导体存储器器件。存储阵列120包括多个存储器单元125。存储阵列120包括每个在第一方向(例如，X方向)上延伸的字线WL0、WL1…WLJ和每个在第二方向(例如，Y方向)上延伸的位线BL0、BL1…BLK。字线WL和位线BL可以是导电金属或导电轨。在一个方面，每个存储器单元125连接到相应的字线WL和相应的位线BL，并且可以根据通过相应的字线WL和相应的位线BL的电压或电流来操作。在一个方面，每个存储器单元125可以是铁电场效应晶体管(FeFET)、电阻式存储器单元或任何非易失性存储器单元。在一些实施例中，存储器阵列120包括附加线(例如，选择线、参考线、参考控制线、电源轨等)。存储器阵列120可以存储用于构造神经网络的权重数据或偏差数据。存储器阵列120可以通过由存储器单元125的组存储多级数据来提高存储密度。因此，就硬件资源(或存储器的数量)而言，可以以有效的方式实现用于构建神经网络的大量数据。下面相对于图2至图12提供了关于存储器系统100的配置和操作的详细描述。
存储器控制器105是控制存储器阵列120的操作的硬件组件。在一些实施例中，存储器控制器105包括位线控制器112、字线控制器114和时序控制器110。字线控制器114是通过存储阵列120的一个或多个字线WL提供电压或电流的电路，而位线控制器112是通过一个或多个提供或感测电压或电流的电路存储器阵列120的位线BL。在一种配置中，时序控制器110是提供控制信号或时钟信号以使位线控制器112和字线控制器114的操作同步的电路。位线控制器112可以是字线控制器114可以连接到存储阵列120的位线BL，并且字线控制器114可以连接到存储阵列120的字线WL。在一个示例中，为了将数据写入存储器单元125，字线控制器114通过连接到存储器单元125的字线WL向存储器单元125提供电压或电流，并且位线控制器112通过位线BL和/或连接到存储器单元125选择线向存储器单元125施加偏置电压。在一个示例中，为了从存储器单元125读取数据，字线控制器114通过连接到存储器单元125的字线WL向存储器单元125提供电压或电流。位线控制器112通过连接到存储器单元125的位线和/或选择线感测与存储器单元125存储的数据相对应的电压或电流。在一些实施例中，存储器控制器105包括比图1所示更多、更少或不同组件。
图2是根据一个实施例的被配置为用作多级单元(MLC)操作的多个存储器单元125的图。在一些实施例中，存储器单元125以二维阵列或三维阵列布置。每个存储器单元125可以是FeFET、电阻式存储器单元或任何非易失性存储器单元。在一个示例中，存储器单元125包括布置在第一行中的存储器单元125AA…125AF，布置在第二行中的存储器单元125BA…125BF，布置在第三行中的存储器单元125CA…125CF以及布置在第四行中的存储器单元125DA…125DF。在一个方面，可以以一个或多个串联连接、一个或多个并联连接或它们的组合来配置存储器单元125以存储多级数据。在一些实施例中，存储器单元125包括更多或更少的存储器单元。在一些实施例中，存储器单元125以与图2所示不同的配置来布置。
在一种配置中，存储器单元125AA、125CA的源电极连接至选择线SL1，并且存储器单元125AA、125CA的漏电极连接至位线BL1。在一种配置中，存储器单元125AB、125CB的源电极连接到选择线SL2，并且存储器单元125AB、125CB的漏电极连接到位线BL2。在一种配置中，存储器单元125AC、125CC的源电极连接到选择线SL3，并且存储器单元125AC、125CC的漏电极连接到位线BL3。在一种配置中，存储器单元125AD、125CD的源电极连接至选择线SL4，并且存储器单元125AD、125CD的漏电极连接至位线BL4。在一种配置中，存储器单元125AE、125CE的源电极连接到选择线SL5，并且存储器单元125AE、125CE的漏电极连接到位线BL5。在一种配置中，存储器单元125AF、125CF的源电极连接至选择线SL6，并且存储器单元125AF、125CF的漏电极连接至位线BL6。选择线SL和位线BL可以以交错的方式沿着平行方向延伸。
在一种配置中，存储器单元125BA、125DA的源电极连接至选择线SL2，并且存储器单元125BA、125DA的漏电极连接至位线BL1。在一种配置中，存储器单元125BB、125DB的源电极连接至选择线SL3，并且存储器单元125BB、125DB的漏电极连接至位线BL2。在一种配置中，存储器单元125BC、125DC的源电极连接到选择线SL4，并且存储器单元125BC、125DC的漏电极连接到位线BL3。在一种配置中，存储器单元125BD、125DD的源电极连接到选择线SL5，并且存储器单元125BD、125DD的漏电极连接到位线BL4。在一种配置中，存储器单元125BE、125DE的源电极连接到选择线SL6，并且存储器单元125BE、125DE的漏电极连接到位线BL5。在一种配置中，存储器单元125BF、125DF的源电极连接到选择线SL7，并且存储器单元125BF、125DF的漏电极连接到位线BL6。
在一种配置中，存储器单元125AA、125AB、125AC、125AD、125AE、125AF的栅电极连接至字线WL1。在一种配置中，存储器单元125BA、125BB、125BC、125BD、125BE、125BF的栅电极连接至字线WL2。在一种配置中，存储器单元125CA、125CB、125CC、125CD、125CE、125CF的栅电极连接至字线WL3。在一种配置中、存储器单元125DA、125DB、125DC、125DD、125DE、125DF的栅电极连接至字线WL4。字线WL1…WL4可以沿着与选择线SL和位线BL的方向垂直的方向延伸。
在一个方面，存储器控制器105可以通过字线WL1-WL4、选择线SL1-SL7或位线BL1-BL6施加电压或电流，以单独对存储器单元125进行编程。在一个方面，每个存储器单元125根据二进制状态被编程。例如，存储器单元125AA被编程为具有低电阻(例如，小于4kΩ)的第一状态，并且存储器单元125AB被编程为具有高电阻(例如，大于40kΩ)的第二状态。下面参照图3A、图3B、图4A和图4B提供编程存储器单元125的示例。
在一个方面，存储器控制器105可通过字线WL1-WL4、选择线SL1-SL7或位线BL1-BL6施加电压或电流以读取由多个存储器单元125存储的多级数据。在一种方法中，存储器控制器105可以将多个存储器单元125配置为具有一个或多个串联连接、一个或多个并联连接或它们的组合。例如，存储器控制器105可以在电耦合选择线SL1、SL3的同时电浮置位线BL1、BL2。通过在电耦合选择线SL1、SL3的同时电浮置位线BL1、BL2，可以以第一串联连接配置存储器单元125AA、125BA，并且可以以第二串联连接配置存储器单元125AB、125BB。第一串联连接和第二串联连接可以在选择线SL1、SL2之间具有并联连接。通过将存储器单元125布置为具有一个或多个串联连接、一个或多个并联连接或它们的组合，可以读取由存储器单元125存储的多级数据。在一些实施例中，存储器控制器105可以配置三个或更多个存储器单元125以形成串联连接。下面相对于图5、图6A、图6B、图7、图8和图12提供读取由多个存储器单元125存储的多级数据的示例。
图3A是示出根据一个实施例的施加到单独编程的存储器单元125AA、125AC、125AD的电压的图。在一种方法中，存储器控制器105向字线WL1施加第一写入电压-Vwr/2，并且向线SL1、BL1、SL3、BL3、SL4、BL4施加第二写入电压Vwr/2，使得可以在每个存储器单元125AA、125AC、125AD的i)栅电极和ii)源/漏电极之间施加电压差-Vwr。通过在每个存储器单元125AA、125AC、125AD的i)栅电极和ii)源/漏电极之间施加电压差-Vwr，可以将每个存储器单元125AA、125AC、125AD编程为具有第一状态(例如逻辑“0”)。存储器控制器105可以将地电压施加到线SL2、BL2、SL5、BL5、SL6、BL6，使得可以在每个存储器单元125AB、125AE、125AF的i)栅电极和ii)源/漏电极之间施加电压差-Vwr/2。通过在存储器单元125AB、125AE、125AF中的每个的i)栅极和ii)源极/漏极之间施加小于电压Vwr的电压差-Vwr/2，存储器单元125AB、125AE、125AF可以不被编程。存储器控制器105可以将接地电压施加到字线WL2、WL3、WL4，使得尽管向线SL1…SL7，BL1…BL6施加电压也可以不对存储器单元125BA...125BF、125CA...125CF、125DA...125DF进行编程。在对第一行中的一个或多个存储器单元125进行编程之后，存储器控制器105可以将写入电压-Vwr/2施加至随后的字线(例如，WL2)，以对后续行中的一个或多个存储器单元进行编程。因此，可以对选择的存储器单元进行编程。
图3B是示出根据一个实施例的施加到单独编程的存储器单元125AB、125AE、125AF的电压的图。在一种方法中，存储器控制器105向字线WL1施加第二写入电压Vwr/2，并且向线SL2、BL2、SL5、BL5、SL6、BL6施加第一写入电压-Vwr/2，使得可以在每个存储器单元125AB、125AE、125AF的i)栅电极和ii)源/漏电极之间施加电压差Vwr。通过在每个存储器单元125AB、125AE、125AF的i)栅电极和ii)源/漏电极之间施加电压差Vwr，可以将每个存储器单元125AB、125AE、125AF编程为具有第二状态(例如，逻辑“1”)。存储器控制器105可以将地电压施加到线SL1、BL1、SL3、BL3、SL4、BL4，使得可以在每个存储器单元125AA、125AC、125AD的i)栅电极和ii)栅电极的源/漏电极之间施加电压差Vwr/2。通过在每个存储器单元125AA、125AC、125AD的i)栅电极和ii)源/漏电极之间施加小于电压Vwr的电压差Vwr/2，可以不对存储器单元125AA、125AC、125AD进行编程。存储器控制器105可以将接地电压施加到字线WL2、WL3、WL4，使得尽管向线SL1…SL7，BL1…BL6施加电压也可以不对存储器单元125BA...125BF、125CA...125CF、125DA...125DF进行编程。
在一个方面，存储器控制器105可以在第一时间周期期间将第一存储器单元组编程为具有第一状态，并且在第二时间周期期间可以将第二存储器单元组编程为具有第二状态。例如，在如图3A所示的对存储器单元125AA、125AC、125AD进行编程之前或之后，存储器控制器105可以如图3B所示对存储器单元125AB、125AE、125AF进行编程，使得存储器单元125AA、125AB、125AC、125AD、125AE、125AF可以存储状态[010011]。在对第一行中的一个或多个存储器单元125进行编程之后，存储器控制器105可以将写入电压Vwr/2或-Vwr/2施加至后续的字线(例如，WL2)以对后续的一个或多个存储器单元进行编程。因此，可以将选择的存储器单元125单独编程为具有不同的状态。
图4A是示出了根据一个实施例的被施加以在存储器单元125CB处写入第一逻辑状态(例如，“0”)的电压的图。在一些实施例中，存储器控制器105将具有写入电压Vwr/2的幅度的脉冲P1、P2分别施加到线SL2、BL2，同时将地电压施加到线SL1、BL1、SL3、BL3、SL4。当分别将具有写入电压Vwr/2的幅度的脉冲P1、P2施加到线SL2、BL2时，存储器控制器105可以将具有-Vwr/2的幅度的脉冲P3施加到字线WL3。存储器控制器105可以在将脉冲P3施加到字线WL3的同时，将接地电压施加到字线WL1、WL2、WL4。如图4A所示，通过分别将脉冲P1、P2、P3施加到线SL2、BL2、WL3，可以在存储器单元125CB的i)栅电极和ii)源/漏电极之间施加电压差-Vwr。通过在存储器单元125CB的i)栅电极和ii)源/漏电极之间施加电压差-Vwr，存储器单元125CB可以具有第一状态(例如，逻辑“0”)。可以不对其他存储器单元125AA…125AC、125BA…125BC、125CA、125CC、125DA…125DC进行编程，因为在(i)栅电极和ii)源/漏电极之间施加的电压差的大小小于Vwr。因此，可以单独地编程选择的存储器单元125CB。
图4B是示出了根据一个实施例的被施加以在存储器单元125CB处写入第二逻辑状态(例如，“1”)的电压的图。在一些实施例中，存储器控制器105将具有写入电压-Vwr/2的幅度的脉冲P1'、P2'施加到线SL2、BL2，同时将地电压施加到线SL1、BL1、SL3、BL3、SL4。在将具有写入电压-Vwr/2的幅度的脉冲P1'、P2'施加到线SL2、BL2时，存储器控制器105可以将具有Vwr/2的幅度的脉冲P3'施加到字线WL3。存储器控制器105可以在将脉冲P3'施加到字线WL3的同时，将接地电压施加到字线WL1、WL2、WL4。如图4B所示，通过分别向线SL2、BL2、WL3施加脉冲P1'、P2'、P3'，可以在存储器单元125CB的i)栅电极和ii)源/漏电极之间施加电压差Vwr。通过在存储器单元125CB的i)栅电极和ii)源/漏电极之间施加电压差Vwr，存储器单元125CB可以具有第二状态(例如，逻辑“1”)。可以不对其他存储器单元125AA…125AC、125BA…125BC、125CA、125CC、125DA…125DC进行编程，因为在(i)栅电极和ii)源/漏电极之间施加的电压差的大小小于Vwr。因此，可以单独地编程选择的存储器单元125CB。
图5是示出根据一个实施例的读取由图2的多个存储器单元125存储的多级数据的配置的图。在一些实施例中，存储器控制器105可以电浮置位线BL1、BL2、BL3、BL4、BL5、BL6，使得存储器单元125可以被布置为具有串联连接。例如，存储器单元125AA、125BA可以在线SL1、SL2之间具有串联连接；而存储器单元125AA、125BA可以具有串联连接。存储器单元125AB、125BB可以在线SL2、SL3之间具有串联连接；存储器单元125AB、125BB可以在线SL2、SL3之间具有串联连接。存储器单元125AC、125BC可以在线SL3、SL4之间具有串联连接；存储器单元125AC、125BC可以在线SL3、SL4之间具有串联连接。存储器单元125AD、125BD可以在线SL4、SL5之间具有串联连接；存储器单元125AD、125BD可以在线SL4、SL5之间具有串联连接。存储器单元125AE、125BE可以在线SL5、SL6之间具有串联连接；存储器单元125AE、125BE可以在线SL5、SL6之间具有串联连接。存储器单元125AF、125BF和存储器单元125AF、125BF可以在线SL6、SL7之间具有串联连接。在一种方法中，存储器控制器105可以在不同的时间周期期间将写入脉冲施加到不同的字线，使得可以单独地编程耦合到不同字线的不同行中的存储器单元125。在对存储器单元125进行编程之后，存储器控制器105可以在一段时间内将位线BL电浮置同时向两个或更多个相邻的字线(例如，WL1、WL2)施加读取脉冲，使得电流可以通过两个或更多个串联布置的存储器单元125。响应于读取脉冲，根据存储器单元125的编程状态，电流可以通过以串联方式布置的两个或更多个存储器单元125。
在一个方面，根据两个或更多个存储器单元125的编程状态，串联布置的两个或更多个存储器单元125可具有有效电阻。存储器控制器105可感测与该有效电阻对应的电流。确定存储器单元125存储的多级数据。例如，存储器控制器105可以根据存储器单元125AA、125BA的编程状态来感测通过选择线SL1、SL2的电流。对于另一个示例，存储器控制器105可以根据存储器单元125AB、125BB的编程状态来感测通过选择线SL2、SL3的电流。
在一个方面，存储器单元125的组的可用有效电阻的数量大于存储器单元125的组中的存储器单元125的数量。在一个方面，可用有效电阻的数量或可表示的组合的数量是C(X，Y)，其中，X是并联连接和串行连接的组中的存储器单元125的总数量，Y是串联连接的存储器单元125的数量。例如，如果组中的存储器单元125的总数量是4(X＝4)，其中每个串联连接具有两个存储器单元125(例如，Y＝2)，则可表示的组合C(4，2)的数量例如是6。例如，如果组中的存储器单元125的总数量是8(例如，X＝8)，其中每个串联连接具有两个存储器单元125(例如，Y＝2)，则可表示的组合的数量C(6，2)是15。例如，如果组中的存储器单元125的总数量是6(例如，X＝6)，其中每个串联连接具有三个存储器单元125(例如，Y＝3)，则可表示的组合的数量C(5，2)是10。例如，在给定的情况下，如果组中的存储器单元125的总数为9(例如X＝9)，其中每个串联连接具有两个存储器单元125(例如Y＝3)，则可表示的组合C(6，2)的数量为20。因此，可用有效电阻的数量或可由存储器单元125的组表示的可用状态的数量大于组中的存储器单元125的数量。因此，可以实现区域效率来存储多级数据。
图6A是示出根据一个实施例的用于读取由包括存储器单元125AA、125AB、125BA、125BB的存储器单元125的组存储的多级数据的示例配置的图。图6B是根据一个实施例的图6A所示的存储器单元125的组的等效电路图。在一种方法中，存储器控制器105可以电浮置位线BL1、BL2并且电耦合选择线SL1、SL3。例如，存储器控制器105可以使选择线SL1、SL3之间的晶体管或开关能够电耦合选择线SL1、SL3。通过电浮置位线BL1、BL2并电耦合选择线SL1、SL3，可以将存储器单元125AA，125BA布置成在选择线SL1、SL2与存储器单元125AB、125BB之间具有第一串联连接。可以将其布置为在选择线SL2、SL1(或SL3)之间具有第二串联连接。如图6A和图6B所示，第一串联连接和第二串联连接可以在选择线SL1、SL2之间具有并联连接。
图7示出了根据一个实施例的存储器单元125的组的不同编程状态，以表示多级数据。存储器单元125可以被编程为具有六个可代表的组合700A…700F中的一个，如图7所示。在第一组合700A中，四个存储器单元125AA、125BA、125AB、125BB中的每个被编程为具有第一状态“0”。在第二组合700B中，存储器单元125AA、125BA、125BB中的每个被编程为具有第一状态“0”，其中存储器单元125AB被编程为具有第二状态“1”。在第三组合700C中，每个存储器单元125AA、125BB被编程为具有第一状态“0”，其中每个存储器单元125BA、125AB被编程为具有第二状态“1”。在第四组合700D中，每个存储器单元125AA、125BA被编程为具有第二状态“1”，其中每个存储器单元125BB、125AB被编程为具有第一状态“0”。在第五组合700E中，存储器单元125AA被编程为具有第一状态“0”，其中每个存储器单元125BA、125BB、125AB被编程为具有第二状态“1”。在第六组合700F中，每个存储器单元125AA、125BA、125BB、125AB被编程为具有第二状态“1”。存储器控制器105可以将存储器单元125AA、125AB、125BA、125BB编程到组合700A-700F中的任何一个以存储相应的多级数据。
图8示出了根据一个实施例的曲线图800，其指示根据变化的编程状态的存储器单元125的组AA、125AB、125BA、125BB的有效电阻的变化。在一个示例中，以组合700A…700F布置的存储器单元125的组AA…125BB的有效电阻可以线性或非线性地增加。存储器控制器105可以通过选择线SL2或电耦合的选择线SL1、SL3来感测与存储器单元125的组的有效电阻相对应的电流。根据感测到的电流，存储器控制器105可以确定由存储器单元125的组存储的多级数据。有利地，代替采用多个传感器或分别感测通过每个存储器单元125的电流，可以基于通过存储器单元125的组的电流的单次测量来确定多级数据。因此，存储器系统100可以实现区域效率。
图9示出了根据一个实施例的被配置为用作多级单元操作的多个存储器单元125。在一种配置中，存储器控制器105可以在电浮置位线BL1-BL6的同时电耦合选择线SL1、SL3、SL5、SL7。存储器控制器105还可以将选择线SL2、SL4、SL6电耦合。通过电耦合选择线SL1、SL3、SL5、SL7同时电浮置位线BL1-BL6并且电耦合选择线SL2、SL4、SL6，可以将存储器单元125AA-125AF、125BA-125BF布置为具有并联的串联连接的多对存储器单元的连接。例如，存储器单元125AA-125AF、125BA-125BF可以被布置为具有六对串联连接的存储器单元125。在方法中，存储器控制器105可以电耦合字线WL1、WL3，并且电耦合字线WL2、WL4，使得可以添加另外的存储器单元对，并且有助于存储器单元的组的有效电阻。
图10示出了根据一个实施例的用于存储多级数据的存储器单元125的组的等效电路图。在一些实施例中，八个存储器单元125AA-125AD、125BA-125BD可以被布置为具有串联连接的四对存储器单元的并联连接。在方法中，存储器控制器105可以电耦合选择线SL2、SL4并且电耦合选择线SL1、SL3、SL5，同时电浮置位线BL1、BL2、BL3、BL4。通过将存储器单元125配置为具有串联连接的附加存储器单元125的并联连接，可以增加可用有效电阻的数量。
图11是根据一些实施例的操作多个存储器单元125的方法1100的流程图。方法1100可以由图1的存储器控制器105执行。在一些实施例中，方法1100由其他实体执行。在一些实施例中，方法1100包括比图11所示的更多、更少或不同的操作。
在操作1110中，存储器控制器105对多个存储器单元125进行单独编程。存储器控制器105可以对一个或多个存储器单元125进行编程，如上关于图3A、图3B、图4A或图4B所描述的。在一种方法中，存储器控制器105将第一写入电压-Vwr/2施加到连接到存储器单元125的字线WL，并且将第二写入电压Vwr/2施加到连接到存储器单元125的线SL、BL，使得可以在存储器单元125的i)栅电极和ii)源/漏电极之间施加电压差-Vwr。通过在存储器单元125的i)栅电极与ii)源/漏电极之间施加电压差-Vwr，存储器单元125可以被编程为具有第一状态(例如，逻辑“0”)。在一种方法中，存储器控制器105将第二写入电压Vwr/2施加到连接到存储器单元125的字线WL，并且将第一写入电压-Vwr/2施加到连接到存储器单元125的线SL、BL，使得可以在存储器单元125的i)栅电极和ii)源/漏电极之间施加电压差Vwr。通过在存储器单元125的i)栅电极和ii)栅电极的源/漏电极之间施加电压差Vwr，存储器单元125可以被编程为具有第二状态(例如，逻辑“1”)。
在操作1120中，存储器控制器105从多个存储器单元125中选择存储器单元125的组。在一个方面，存储器单元125的组可以被配置为根据单独编程的状态来集体地存储多级数据。
在操作1130中，存储器控制器105读取由所选的存储器单元125的组存储的多级数据。存储器控制器105可读取多级数据，如以上相对于图5-图7所描述的。在一种方法中，存储器控制器105可以布置或配置存储器单元125的组以具有串联连接、并联连接或它们的组合。存储器控制器105可以根据存储器单元125的组的等效电阻来感测通过存储器单元125的组的电流。
在操作1140中，存储器控制器105确定是否存在附加的存储器单元的组。响应于确定存在用于读取多级数据的附加存储器单元的组，存储器控制器105可以进行到操作1120，并从多个存储器单元125中选择后续的存储器单元125的组以确定由后续的存储器单元125的组存储的附加多级数据。响应于确定不存在读取多级数据的附加存储器单元的组，存储器控制器105可以在操作1150中完成方法1100。
有利地，可以以有效方式存储和读取多级数据(或多个位)。在一个方面，根据二进制逻辑状态(例如，逻辑“0”或逻辑“1”)对每个存储器单元125进行编程。每个存储器单元125可以具有与编程值相对应的电阻。存储器单元125的组可以被布置为具有一个或多个串联连接、一个或多个并联连接或它们的组合。因此，根据存储器单元125的组的布置和存储器单元125的组的编程逻辑状态，存储器单元125的组可以具有有效电阻。存储器单元125的组的有效电阻可以表示多级数据的相应状态或者可以与多级数据的相应状态相关联。在一个方面，存储器单元125的组的可用有效电阻的数量大于组中的存储器单元125的数量。因此，由存储器单元125的组表示的多级数据的数量大于组中的存储器单元125的位数。因此，可以基于通过存储器单元125的组的电流的单次测量来读取由存储器单元125的组存储的多级数据。
图12是根据一些实施例的读取由存储器单元组存储的多级数据的操作1130的流程图。方法1200可以由图1的存储器控制器105执行。在一些实施例中，方法1200由其他实体执行。在一些实施例中，方法1200包括比图12中所示的更多、更少或不同的操作。
在操作1210中，存储器控制器105使连接到存储器单元125的组的一个或多个线电浮置。存储器单元125的组可以是从操作1120中选择存储器单元125的组。例如，存储器控制器105使连接到存储器单元125AA、125BA的位线BL1电浮置，并且使连接到存储器单元125AB、125BB的位线BL2电浮置。通过电浮置位线BL1、BL2，一对存储器单元125可以串联连接在两个感测线之间。例如，存储器单元125AA、125BA可以连接在选择线SL1、SL2之间。例如，存储器单元125AB、125BB可以连接在选择线SL2、SL3之间。
在操作1220中，存储器控制器105电耦合连接到存储器单元125的组的两个或更多个线，同时电浮置一个或多个线。例如，存储器控制器105电耦合选择线SL1、SL3以读取由存储器单元存储的多级数据。通过电耦合选择线SL1、SL3，可以形成选择线SL1、SL3之间的两个分支的并联连接。例如，第一分支可以包括在选择线SL1、SL2之间彼此串联连接的存储器单元125AA、125BA。例如，第二分支可以包括在选择线SL2、SL3之间彼此串联连接的存储器单元125AB、125BB。在一个方面，根据串联连接的成对的存储器单元125的并联连接和存储器单元125的编程状态，存储器单元125的组可以具有有效电阻。
在操作1230中，存储器控制器105感测通过存储器单元125的组的电流。在一种方法中，存储器控制器105同时将读取脉冲施加到两个或更多个相邻的字线，以使电流通过串联连接的存储器单元125。响应于读取脉冲，电流可以根据两个或更多个存储器单元125的编程状态通过存储器单元125的组。例如，存储器控制器105可以在选择线SL2上施加电压，并且感测通过电耦合的线SL1、SL3的电流。对于另一个示例，存储器控制器105可以在电耦合的线SL1、SL3上施加电压，并且感测通过选择线SL2的电流。通过存储器单元125的组的电流可以对应于该存储器单元125的组的有效电阻。
在操作1240中，存储器控制器105根据感测到的电流确定由存储器单元125的组存储的多级数据。在一种方法中，存储器控制器105将感测到的电流与不同的阈值电压进行比较。举例来说，响应于所感测的电流在第一范围内，存储器控制器105可确定存储器单元125的组存储多级数据的第一级(例如，[0001])。举例来说，响应于所感测的电流在第二范围内，存储器控制器105可确定存储器单元125的组存储多级数据的第二级(例如，[0010])。
有益地，存储器控制器105可以实现各种优点。在一个方面，存储器系统100可以实现区域效率，因为可由存储器单元125的组表示的位数比组中的存储器单元数高。在一个方面，存储器系统100可以基于通过存储器单元组152的电流的单次测量以迅速的方式读取多级数据。例如，存储器控制器105可以配置存储器单元组的布置或连接，并基于在配置的布置或连接中通过存储器单元125的组的电流的单次测量来确定由存储器单元125的组存储的多级数据。
现在参考图13，示出了根据本公开的一些实施例的计算系统1300的示例框图。电路或布局设计器可以将计算系统1300用于集成电路设计。如本文所使用的“电路”是电组件的互连，诸如电阻器、晶体管、开关、单元、电感器或被配置用于实现期望功能的其他类型的半导体器件。计算系统1300包括与存储器器件1310关联的主机器件1305。主机器件1305可配置为从一个或多个输入器件1315接收输入并将输出提供给一个或多个输出器件1320。主机器件1305可以是配置为分别经由适当的接口1325A、1325B和1325C与存储器器件1310、输入器件1315和输出器件1320通信。可以在诸如计算机(例如，台式机、膝上型计算机、服务器、数据中心等)、平板电脑、个人数字助理、移动器件、其他手持式或便携式器件或适于使用主机器件1305执行示意图设计和/或布局设计的任何其他器件的各种计算器件中实现计算系统1300。
输入器件1315可以包括多种输入技术中的任何一种，诸如键盘、手写笔、触摸屏、鼠标、跟踪球、小键盘、麦克风、语音识别、运动识别、遥控器、输入端口、一个或多个按钮、转盘、操纵杆以及与主机器件1305相关联的任何其他输入外围器件，并允许诸如用户(例如，电路或布局设计者)的外部源将信息(例如，数据)输入到主机主机器件并向主机器件发送指令。类似地，输出器件1320可以包括各种输出技术，例如外部存储器、打印机、扬声器、显示器、麦克风、发光二极管、耳机、视频器件以及被配置为接收信息(例如，数据)的任何其他输出外围器件。从主机器件1305输入和/或从主机器件输出的“数据”可以包括多种文本数据、电路数据、信号数据、半导体器件数据、图形数据其组合或适合使用计算系统1300处理的其他类型的模拟和/或数字数据中的任何一种，。
主机器件1305包括一个或多个处理单元/处理器或者与一个或多个处理单元/处理器相关联，诸如中央处理单元(“CPU”)核心1330A-1330N。CPU核心1330A-1330N可以被实现为专用集成电路(“ASIC”)、现场可编程门阵列(“FPGA”)或任何其他类型的处理单元。每个CPU核心1330A-1330N可以配置为执行用于运行主机器件1305的一个或多个应用程序的指令。在一些实施例中，用于运行一个或多个应用程序的指令和数据可以存储在存储器器件1310中。主机器件1305还可以配置为将运行一个或多个应用程序的结果存储在存储器器件1310中。因此，主机器件1305可以配置为请求存储器器件1310执行各种操作。例如，主机器件1305可以请求存储器器件1310读取数据、写入数据、更新或删除数据和/或执行管理或其他操作。主机器件1305可以配置为运行的一个此类应用程序可以是标准单元格应用程序1335。标准单元格应用程序1335可以是主机用户可以使用的计算机辅助设计或电子设计自动化软件套件的一部分。器件1305使用、创建或修改电路的标准单元。在一些实施例中，可以将执行或运行标准单元格应用程序1335的指令存储在存储器器件1310内。可以由一个或多个CPU核心1330A-1330N使用与标准单元相关联的指令来执行标准单元格应用程序1335。在一个示例中，标准单元应用程序1335允许用户利用存储器系统100或存储器系统100的一部分的预先生成的示意图和/或布局设计来辅助集成电路设计。在完成集成电路的布局设计之后，可以通过制造器件根据布局设计来制造多个集成电路，例如包括存储器系统100或一部分存储器系统100。
仍然参考图13，存储器器件1310包括存储器控制器1340，其被配置为从存储器阵列1345读取数据或向存储器阵列1345写入数据。存储器阵列1345可以包括各种易失性和/或非易失性存储器。例如，在一些实施例中，存储器阵列1345可以包括NAND(与非)闪存核心。在其他实施例中，存储器阵列1345可以包括NOR(或非)闪存存储器核心、SRAM核心、动态随机存取存储器(DRAM)核心、磁阻随机存取存储器(MRAM)核心、相变存储器(PCM)核心、电阻式随机存取存储器(ReRAM)核心、3D XPoint存储器核心、铁电随机存取存储器(FeRAM)核心以及适用于该存储器阵列的其他类型的存储器核心。存储器阵列1345内的存储器可以由存储器控制器1340单独地和独立地控制。换句话说，存储器控制器1340可以被配置成单独地并且独立地与存储器阵列1345内的每个存储器通信。通过与内存阵列1345通信，内存控制器1340可配置为响应从主机器件1305接收到的指令从内存阵列读取数据或向内存阵列写入数据。尽管显示为内存器件1310的一部分，但在某些情况下在实施例中，存储器控制器1340可以是主机器件1305的一部分或计算系统1300的另一组件的一部分并且与存储器器件相关联。存储器控制器1340可以被实现为软件、硬件、固件或其组合中的逻辑电路，以执行本文描述的功能。例如，在一些实施例中，存储器控制器1340可以被配置为在从主机器件1305接收到请求之后取回与存储在存储器器件1310的存储器阵列1345中的标准单元应用1335相关联的指令。
应当理解，在图13中仅示出和描述了计算系统1300的一些组件。然而，计算系统1300可以包括其他组件，例如各种单元和电源、网络接口、路由器、交换机、外部存储器系统、控制器等。通常来说，计算系统1300可以包括多种硬件中的任何一种，在执行本文所述功能时需要或认为合乎需要的软件、软件和/或固件组件。类似地，包括存储器控制器1340和存储器阵列1345的主机器件1305、输入器件1315、输出器件1320和存储器器件1310可以包括被认为是执行本文描述的功能时必要或期望的其他硬件、软件和/或固件组件。
本说明书的在一个方面涉及一种存储器系统。在一些实施例中，存储器系统包括存储器单元组和耦合到该存储器单元组的存储器控制器。在一些实施例中，该存储器单元组包括在第一线和第二线之间彼此串联耦合的第一存储器单元和第二存储器单元，以及在第二线和第三线之间串联耦合的第三存储器单元和第四存储器单元。在一些实施例中，存储器控制器被配置为将第一线和第三线电解耦，以单独地编程该存储器单元组。在一些实施例中，通过根据单独编程的存储器单元感测通过第二线的电流，将第一线和第三线电耦合以读取由存储器单元组存储的多级数据。
在上述存储器系统中，存储器控制器单独设置第一存储器单元、第二存储器单元、第三存储器单元和第四存储器单元的电阻，以单独对存储器单元组进行编程。
在上述存储器系统中，存储器控制器根据以下的并联电阻来感测通过第二线的电流：i)第一存储器单元和第二存储器单元的串联电阻，以及ii)第三存储器单元和第四存储器单元的串联电阻。
在上述存储器系统中，其中，第一存储器单元的栅电极和第三存储器单元的栅电极耦合到第一字线，以及其中，第二存储器单元的栅电极和第四存储器单元的栅电极耦合到第二字线。
在上述存储器系统中，其中，第一字线和第二字线沿着第一方向延伸，其中，第一线、第二线和第三线沿着横向于第一方向的第二方向延伸。
在上述存储器系统中，其中，第一存储器单元耦合在第一线与第四线之间，其中，第二存储器单元耦合在第四线与第二线之间，其中，第三存储器单元耦合在第二线和第五线之间，以及其中，第四存储器单元耦合在第五线和第三线之间。
在上述存储器系统中，存储器控制器向第四线和第五线施加一个或多个电压，以单独对存储器单元组进行编程。
在上述存储器系统中，存储器控制器使第四线和第五线电浮置，以读取由存储器单元组存储的多级数据。
在上述存储器系统中，第四线和第五线沿着第二方向延伸。
在上述存储器系统中，存储器单元组还包括：第五存储器单元和第六存储器单元，串联耦合在第一线和第二线之间，以及第七存储器单元和第八存储器单元，串联耦合在第二线和第三线之间，其中，存储器控制器根据以下的的并联电阻来感测通过第二线的电流：i)第一存储器单元和第二存储器单元的串联电阻，ii)第三存储器单元和第四存储器单元的串联电阻，iii)第五存储器单元和第六存储器单元的串联电阻，以及iv)第七存储器单元和第八存储器单元的串联电阻。
在上述存储器系统中，存储器单元组包括：一个或多个存储器单元，在第一线和第二线之间串联耦合到第一存储器单元和第二存储器单元，以及附加的一个或多个存储器单元，在第二线和第三线之间串联耦合到第三存储器单元和第四存储器单元。
本说明书的一个方面涉及一种操作存储器系统的方法。在一些实施例中，该方法包括单独设置第一存储器单元、第二存储器单元、第三存储器单元和第四存储器单元的电阻。在一些实施例中，第一存储器单元和第二存储器单元在第一线和第二线之间串联耦合，并且其中，第三存储器单元和第四存储器单元在第二线和第三线之间串联耦合。在一些实施例中，该方法包括：根据以下的并联电阻来感测通过第二线的电流：i)第一存储器单元和第二存储器单元的第一串联电阻，以及ii)第三存储器单元和第四存储器单元的第二串联电阻。在一些实施例中，该方法包括：根据感测到的电流，确定第一存储器单元、第二存储器单元、第三存储器单元和第四存储器单元存储的多级数据。
在上述方法中，还包括：电解耦第一线和第三线，以单独设置第一存储器单元、第二存储器单元、第三存储器单元和第四存储器单元的电阻。
在上述方法中，还包括：电耦合第一线和第三线以感测通过第二线的电流。
在上述方法中，其中，第一存储器单元耦合在第一线与第四线之间，其中，第二存储器单元耦合在第四线与第二线之间，其中，第三存储器单元耦合在第二线和第五线之间，以及其中，第四存储器单元耦合在第五线和第三线之间。
在上述方法中，还包括：将一个或多个电压施加到第四线和第五线以单独设置第一存储器单元、第二存储器单元、第三存储器单元和第四存储器单元的电阻。
在上述方法中，还包括：使第四线和第五线电浮置，以感测通过第二线的电流。
本说明书的一个方面涉及一种存储器系统。在一些实施例中，存储器系统包括存储器单元组和耦合到该存储器单元组的存储器控制器。在一些实施例中，多个存储器单元包括在第一线和第二线之间彼此串联耦合的第一存储器单元和第二存储器单元，以及在第二线和第三线之间串联耦合的第三存储器单元和第四存储器单元。在一些实施例中，第一存储器单元和第三存储器单元耦合到第一字线，其中，第二存储器单元和第四存储器单元存储器单元耦合到第二字线。在一些实施例中，存储器控制器被配置为在第一时间期间向第一字线施加第一脉冲以对第一存储器单元和第三存储器单元进行编程，并且在第二时间期间向第二字线施加第二脉冲以对第三存储器单元和第四存储器单元进行编程。在一些实施例中，根据编程的存储器单元，在第三时间周期期间将第三脉冲施加到第一字线和第二字线以感测通过第二线的电流。
在上述存储器系统中，响应于施加到第一字线和第二字线的第三脉冲，存储器控制器根据以下的并联电阻来感测通过第二线的电流：i)第一存储器单元和第二存储器单元的串联电阻，以及ii)第三存储器单元和第四存储器单元的串联电阻。
在上述存储器系统中，存储器控制器根据感测的通过第二线的电流来读取由存储器单元组存储的多级数据。
上述概述了几个实施例的特征，以便本领域技术人员可以更好地理解本公开的各个方面。本领域技术人员应当理解，他们可以容易地使用本公开作为设计或修改用于实现本文所介绍的实施例的相同目的和/或实现其相同优点的其它过程和结构的基础。本领域技术人员还应当认识到，此类等效结构不背离本发明的精神和范围，并且它们可以在不背离本发明的精神和范围的情况下在本发明中进行各种改变、替换以及改变。

Claims (20)

1.一种存储器系统，包括：
存储器单元组，包括：
第一存储器单元和第二存储器单元，串联耦合在第一线和第二线之间，和
第三存储器单元和第四存储器单元，串联耦合在第二线和第三线之间；以及
存储器控制器，耦合到所述存储器单元组，其中，所述存储器控制器用于：
电解耦所述第一线和所述第三线以单独对所述存储器单元组进行编程，和
通过根据单独编程的所述存储器单元感测通过所述第二线的电流，电耦合所述第一线和所述第三线以读取由所述存储器单元组存储的多级数据。
2.根据权利要求1所述的存储器系统，其中，所述存储器控制器单独设置所述第一存储器单元、所述第二存储器单元、所述第三存储器单元和所述第四存储器单元的电阻，以单独对所述存储器单元组进行编程。
3.根据权利要求1所述的存储器系统，其中，所述存储器控制器根据以下的并联电阻来感测通过所述第二线的所述电流：i)所述第一存储器单元和所述第二存储器单元的串联电阻，以及ii)所述第三存储器单元和所述第四存储器单元的串联电阻。
4.根据权利要求1所述的存储器系统，
其中，所述第一存储器单元的栅电极和所述第三存储器单元的栅电极耦合到第一字线，以及
其中，所述第二存储器单元的栅电极和所述第四存储器单元的栅电极耦合到第二字线。
5.根据权利要求4所述的存储器系统，
其中，所述第一字线和所述第二字线沿着第一方向延伸，其中，所述第一线、所述第二线和所述第三线沿着横向于所述第一方向的第二方向延伸。
6.根据权利要求5所述的存储器系统，
其中，所述第一存储器单元耦合在所述第一线与第四线之间，
其中，所述第二存储器单元耦合在所述第四线与所述第二线之间，
其中，所述第三存储器单元耦合在所述第二线和第五线之间，以及
其中，所述第四存储器单元耦合在所述第五线和所述第三线之间。
7.根据权利要求6所述的存储器系统，其中，所述存储器控制器向所述第四线和所述第五线施加一个或多个电压，以单独对所述存储器单元组进行编程。
8.根据权利要求6所述的存储器系统，其中，所述存储器控制器使所述第四线和所述第五线电浮置，以读取由所述存储器单元组存储的所述多级数据。
9.根据权利要求6所述的存储器系统，其中，所述第四线和所述第五线沿着所述第二方向延伸。
10.根据权利要求1所述的存储器系统，其中，所述存储器单元组还包括：
第五存储器单元和第六存储器单元，串联耦合在所述第一线和所述第二线之间，以及
第七存储器单元和第八存储器单元，串联耦合在所述第二线和所述第三线之间，
其中，所述存储器控制器根据以下的并联电阻来感测通过所述第二线的所述电流：i)所述第一存储器单元和所述第二存储器单元的串联电阻，ii)所述第三存储器单元和所述第四存储器单元的串联电阻，iii)所述第五存储器单元和所述第六存储器单元的串联电阻，以及iv)所述第七存储器单元和所述第八存储器单元的串联电阻。
11.根据权利要求1所述的存储器系统，其中，所述存储器单元组包括：
一个或多个存储器单元，在所述第一线和所述第二线之间串联耦合到所述第一存储器单元和所述第二存储器单元，以及
附加的一个或多个存储器单元，在所述第二线和所述第三线之间串联耦合到所述第三存储器单元和所述第四存储器单元。
12.一种操作存储器系统的方法，包括：
单独设置第一存储器单元、第二存储器单元、第三存储器单元和第四存储器单元的电阻，其中，所述第一存储器单元和所述第二存储器单元在第一线和第二线之间串联耦合，并且其中，所述第三存储器单元和所述第四存储器单元在所述第二线和第三线之间串联耦合；
根据以下的并联电阻来感测通过所述第二线的电流：i)所述第一存储器单元和所述第二存储器单元的第一串联电阻，以及ii)所述第三存储器单元和所述第四存储器单元的第二串联电阻；和
根据感测到的所述电流，确定所述第一存储器单元、所述第二存储器单元、所述第三存储器单元和所述第四存储器单元存储的多级数据。
13.根据权利要求12所述的方法，还包括：
电解耦所述第一线和所述第三线，以单独设置所述第一存储器单元、所述第二存储器单元、所述第三存储器单元和所述第四存储器单元的电阻。
14.根据权利要求13所述的方法，还包括：
电耦合所述第一线和所述第三线以感测通过所述第二线的所述电流。
15.根据权利要求12所述的方法，
其中，所述第一存储器单元耦合在所述第一线与第四线之间，
其中，所述第二存储器单元耦合在所述第四线与所述第二线之间，
其中，所述第三存储器单元耦合在所述第二线和第五线之间，以及
其中，所述第四存储器单元耦合在所述第五线和所述第三线之间。
16.根据权利要求15所述的方法，还包括：
将一个或多个电压施加到所述第四线和所述第五线，以单独设置所述第一存储器单元、所述第二存储器单元、所述第三存储器单元和所述第四存储器单元的电阻。
17.根据权利要求16所述的方法，还包括：
使所述第四线和所述第五线电浮置，以感测通过所述第二线的所述电流。
18.一种存储器系统，包括：
存储器单元组，包括：
第一存储器单元和第二存储器单元，在第一线和第二线之间串联耦合，和
第三存储器单元和第四存储器单元，在所述第二线和第三线之间串联耦合，其中，所述第一存储器单元和所述第三存储器单元耦合到第一字线，其中，所述第二存储器单元和所述第四存储器单元存储器单元耦合到第二字线；以及
存储器控制器，耦合到所述存储器单元组，其中，所述存储器控制器用于：
在第一时间期间向所述第一字线施加第一脉冲以对所述第一存储器单元和所述第三存储器单元进行编程，和
在第二时间期间向所述第二字线施加第二脉冲以对所述第三存储器单元和所述第四存储器单元进行编程，和
根据编程的所述存储器单元，在第三时间周期期间将第三脉冲施加到所述第一字线和所述第二字线以感测通过所述第二线的电流。
19.根据权利要求18所述的存储器系统，其中，响应于施加到所述第一字线和所述第二字线的所述第三脉冲，所述存储器控制器根据以下的并联电阻来感测通过所述第二线的电流：i)所述第一存储器单元和所述第二存储器单元的串联电阻，以及ii)所述第三存储器单元和所述第四存储器单元的串联电阻。
20.根据权利要求19所述的存储器系统，其中，所述存储器控制器根据感测的通过所述第二线的所述电流来读取由所述存储器单元组存储的多级数据。
CN202110586177.4A 2020-05-27 2021-05-27 存储器系统及其操作方法 Active CN113362880B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202063030643P 2020-05-27 2020-05-27
US63/030,643 2020-05-27
US17/203,890 US11437092B2 (en) 2020-05-27 2021-03-17 Systems and methods to store multi-level data
US17/203,890 2021-03-17

Publications (2)

Publication Number Publication Date
CN113362880A CN113362880A (zh) 2021-09-07
CN113362880B true CN113362880B (zh) 2023-08-08

Family

ID=77527954

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110586177.4A Active CN113362880B (zh) 2020-05-27 2021-05-27 存储器系统及其操作方法

Country Status (3)

Country Link
US (2) US11948628B2 (zh)
CN (1) CN113362880B (zh)
TW (1) TWI784515B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6449188B1 (en) * 2001-06-19 2002-09-10 Advanced Micro Devices, Inc. Low column leakage nor flash array-double cell implementation
CN204667887U (zh) * 2014-09-15 2015-09-23 拉姆伯斯公司 存储器件

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6975539B2 (en) * 1999-01-14 2005-12-13 Silicon Storage Technology, Inc. Digital multilevel non-volatile memory system
US7593264B2 (en) * 2006-01-09 2009-09-22 Macronix International Co., Ltd. Method and apparatus for programming nonvolatile memory
JP4745395B2 (ja) * 2006-11-17 2011-08-10 パナソニック株式会社 抵抗変化型記憶装置
US7978515B2 (en) * 2007-03-23 2011-07-12 Sharp Kabushiki Kaisha Semiconductor storage device and electronic equipment therefor
TWI336889B (en) * 2007-04-17 2011-02-01 Elite Semiconductor Esmt Nonvolatile semiconductor memory device and method of programming same
JP5065401B2 (ja) * 2007-09-10 2012-10-31 パナソニック株式会社 不揮発性記憶装置および不揮発性記憶装置へのデータ書込方法
WO2009094298A1 (en) * 2008-01-25 2009-07-30 Rambus Inc. Multi-page parallel program flash memory
US8125835B2 (en) * 2008-09-22 2012-02-28 Cypress Semiconductor Corporation Memory architecture having two independently controlled voltage pumps
KR101619249B1 (ko) * 2009-11-26 2016-05-11 삼성전자주식회사 프로그램 방법
US8218366B2 (en) * 2010-04-18 2012-07-10 Sandisk Technologies Inc. Programming non-volatile storage including reducing impact from other memory cells
TWI530949B (zh) * 2011-04-06 2016-04-21 英特利紙張有限公司 記憶體程式化方法及記憶體程式化裝置
US9318199B2 (en) * 2012-10-26 2016-04-19 Micron Technology, Inc. Partial page memory operations
US10127964B2 (en) 2014-07-03 2018-11-13 Yale University Circuitry for ferroelectric FET-based dynamic random access memory and non-volatile memory
KR20180133073A (ko) 2017-06-05 2018-12-13 에스케이하이닉스 주식회사 다수의 강유전체 전계 효과 트랜지스터들을 가진 시냅스를 포함하는 뉴로모픽 소자의 시냅스 어레이
US10460817B2 (en) * 2017-07-13 2019-10-29 Qualcomm Incorporated Multiple (multi-) level cell (MLC) non-volatile (NV) memory (NVM) matrix circuits for performing matrix computations with multi-bit input vectors
US10482929B2 (en) * 2017-07-13 2019-11-19 Qualcomm Incorporated Non-volative (NV) memory (NVM) matrix circuits employing NVM matrix circuits for performing matrix computations
US11437092B2 (en) * 2020-05-27 2022-09-06 Taiwan Semiconductor Manufacturing Company, Ltd. Systems and methods to store multi-level data

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6449188B1 (en) * 2001-06-19 2002-09-10 Advanced Micro Devices, Inc. Low column leakage nor flash array-double cell implementation
CN204667887U (zh) * 2014-09-15 2015-09-23 拉姆伯斯公司 存储器件

Also Published As

Publication number Publication date
TW202145504A (zh) 2021-12-01
US11948628B2 (en) 2024-04-02
TWI784515B (zh) 2022-11-21
US20220366972A1 (en) 2022-11-17
US20240242763A1 (en) 2024-07-18
CN113362880A (zh) 2021-09-07

Similar Documents

Publication Publication Date Title
JP7429295B2 (ja) メモリセルのマルチステートプログラミング
US11107530B2 (en) Non-volatile static random access memory (nvSRAM) with multiple magnetic tunnel junction cells
US20230386536A1 (en) Memory device with source line control
US9812196B2 (en) Geometry dependent voltage biases for asymmetric resistive memories
US20230377614A1 (en) Series of parallel sensing operations for multi-level cells
US12062408B2 (en) Switches to reduce routing rails of memory system
US11437092B2 (en) Systems and methods to store multi-level data
CN113707200A (zh) 存储器及其读、写、擦除方法
CN113362880B (zh) 存储器系统及其操作方法
US20230061700A1 (en) Three-dimensional one time programmable memory
US11854616B2 (en) Memory including metal rails with balanced loading
TWI757086B (zh) 存儲系統及操作存儲系統的方法
US11972826B2 (en) System and method for extending lifetime of memory device
JP7561906B2 (ja) メモリシステム及びメモリシステムの操作方法
US11823769B2 (en) Reducing capacitive loading of memory system based on switches
US20240355364A1 (en) Switches to reduce routing rails of memory system

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant