KR20170091984A - 반도체 패키지 테스트 장치 - Google Patents

반도체 패키지 테스트 장치 Download PDF

Info

Publication number
KR20170091984A
KR20170091984A KR1020160012956A KR20160012956A KR20170091984A KR 20170091984 A KR20170091984 A KR 20170091984A KR 1020160012956 A KR1020160012956 A KR 1020160012956A KR 20160012956 A KR20160012956 A KR 20160012956A KR 20170091984 A KR20170091984 A KR 20170091984A
Authority
KR
South Korea
Prior art keywords
pogo pin
semiconductor package
terminal
socket
plunger
Prior art date
Application number
KR1020160012956A
Other languages
English (en)
Other versions
KR101782600B1 (ko
Inventor
오창수
강기원
Original Assignee
(주)티에스이
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)티에스이 filed Critical (주)티에스이
Priority to KR1020160012956A priority Critical patent/KR101782600B1/ko
Publication of KR20170091984A publication Critical patent/KR20170091984A/ko
Application granted granted Critical
Publication of KR101782600B1 publication Critical patent/KR101782600B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/06705—Apparatus for holding or moving single probes
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/06711—Probe needles; Cantilever beams; "Bump" contacts; Replaceable probe pins
    • G01R1/06716—Elastic
    • G01R1/06722—Spring-loaded
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/06711—Probe needles; Cantilever beams; "Bump" contacts; Replaceable probe pins
    • G01R1/06755—Material aspects
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2642—Testing semiconductor operation lifetime or reliability, e.g. by accelerated life tests
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
    • G01R31/2879—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to electrical aspects, e.g. to voltage or current supply or stimuli or to electrical loads
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2889—Interfaces, e.g. between probe and tester

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Environmental & Geological Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Measuring Leads Or Probes (AREA)

Abstract

본 발명은 반도체 패키지의 테스트 시, 스크러빙에 의한 접촉을 통해 반도체 패키지의 단자와 포고핀의 접촉 면적을 확대시켜 테스트 성능을 향상시킬 수 있도록 하는 반도체 패키지의 테스트 장치를 제공하는데 있다.
이를 위해, 반도체 패키지의 단자와 테스트 기판을 전기적으로 연결시키기 위해 제공된 포고핀과, 상기 포고핀이 관통 설치되도록 관통공이 마련된 소켓을 포함하는 반도체 패키지 테스트 장치에 있어서, 상기 포고핀은 상기 소켓에 경사지도록 설치되어 테스트 시, 스크러빙 동작에 의해 단자와 포고핀의 접촉 면적을 확대시킨 것을 특징으로 하는 반도체 패키지 테스트 장치를 제공한다.

Description

반도체 패키지 테스트 장치{Apparatus for testing semiconductor package}
본 발명은 반도체 패키지의 테스트를 위한 반도체 패키지 테스트 장치에 관한 것으로, 보다 구체적으로는 반도체 패키지의 테스트 시, 스크러빙 동작에 의해 반도체 패키지의 단자와 포고핀의 접촉 면적을 극대화 시킬 수 있도록 하는 반도체 패키지 테스트 장치에 관한 것이다.
일반적으로 반도체 패키지 제조 공정에 의해 제조된 반도체 패키지는 출하되기 전에 전기적 특성 검사(electrical die sorting:EDS)와 기능 테스트(fuction test)와 같은 신뢰성 테스트를 거치게 된다.
한편, 상기한 테스트는 반도체 패키지의 모든 입출력 단자를 검사 신호 발생 회로와 연결하여 정상적인 동작 및 단선 여부를 검사하는 전기적 특성 테스트와 반도체 패키지의 전원 입력 단자 등 몇몇 입출력 단자들을 검사신호 발생 회로와 연결하여 정상 동작 조건보다 높은 온도, 전압 및 전류 등으로 스트레스를 인가하여 반도체 패키지의 수명 및 결함 발생 여부를 체크하는 번인 테스트(Burn-In Test)가 있다.
여기서, 전기적 특성 테스트는 검사 신호 발생 회로가 형성된 테스트 회로 기판 상에 반도체 칩의 모든 입출력 단자를 접촉시켜 반도체 칩의 정상적인 동작 및 단선 여부를 검사하는 테스트이다. 반도체 패키지의 전기적 특성 테스트에는 주로 반도체 패키지 테스트 장치인 핸들러가 사용된다.
종래의 반도체 패키지 테스트 장치는 테스트 회로가 형성된 테스트 기판과 반도체 패키지 사이를 전기적으로 연결하는 소켓이 인서트의 하부에 형성되어 있고, 인서트의 인서트 홀 내에 삽입된 반도체 패키지가 푸셔에 의해 가압되도록 형성되어 있으며, 반도체 패키지는 소켓의 중심에 형성된 복수개의 포고핀에 의해 테스트 회로와 전기적으로 연결된다. 소켓의 둘레에는 소켓을 보호하는 소켓 가이드가 형성되어 있다.
이러한 반도체 패키지 테스트 장치를 통해 테스트를 하는 과정에서, 반도체 패키지의 단자가 공기중의 산소와 접촉하면서 표면에 절연 산화막이 발생하게 되는데 이 산화막을 제거하면서 포고핀과 접촉되도록 하기 위해 포고핀 상단을 크라운 형상의 팁 구조로 뾰족하게 돌출되도록 제조하여 소켓에 수직 방향으로 설치가 되었다.
이러한 형상으로 형성된 포고핀이 반도체 패키지의 단자와 접촉될 경우 접촉되는 유효 접촉면적이 작아지게 되고, 세밀한 단자 피치(pitch)가 적용된 반도체 패키지 간의 접촉 시 단자와 포고핀 간의 정렬이 틀어지는 문제점이 있었다.
또한, 크라운 형상의 팁 끝부분이 쉽게 마모되어 내마모성이 떨어지는 것과 더불어 팁 내부 측에 이물질이 쌓여 오염이 발생되는 문제점이 있었다. 이로 인해 반도체 패키지의 테스트 시, 전기적인 접촉능력이 저하되고, 이물질 제거 과정에서 포고핀에 기계적인 손상이 발생하여 포고핀의 수명을 단축시키는 문제점이 있었다.
본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 안출된 것으로서, 본 발명의 목적은 반도체 패키지의 테스트 시, 스크러빙 동작에 의한 접촉을 통해 반도체 패키지의 단자와 포고핀의 접촉 면적을 확대시켜 테스트 성능을 향상시킬 수 있도록 하는 반도체 패키지의 테스트 장치를 제공하는데 있다.
상기와 같은 목적을 달성하기 위하여, 본 발명은 반도체 패키지의 단자와 테스트 기판을 전기적으로 연결시키기 위해 제공된 포고핀과, 상기 포고핀이 관통 설치되도록 관통공이 마련된 소켓을 포함하는 반도체 패키지 테스트 장치에 있어서, 상기 포고핀은 상기 소켓에 경사지도록 설치되어 테스트 시, 스크러빙 동작에 의해 단자와 포고핀의 접촉 면적을 확대시킨 것을 특징으로 하는 반도체 패키지 테스트 장치를 제공한다.
상기 포고핀은 상기 반도체 패키지의 단자에 전기적으로 접촉하도록 제공된 플런저 및 상기 플런저의 일단이 끼워져 플런저에 탄성력을 제공하는 코일 스프링을 포함하는 것을 특징으로 한다.
상기 포고핀은 상기 소켓에 경사지게 설치되되, 상기 단자에 대해 상기 포고핀이 스크러빙에 의해 압착될 경우, 최대한 압착된 상태의 각도 범위가 1도 내지 7도 범위 내에서 이루어지도록 경사지게 설치된 것을 특징으로 한다.
상기 포고핀은 상기 스크러빙의 균형된 동작을 위해 상기 소켓의 중심으로부터 상, 하, 좌, 우 대각선 방향으로 대칭되도록 배치된 것을 특징으로 한다.
상기 포고핀은 상기 스크러빙의 균형된 동작을 위해 상기 소켓의 중심으로부터 각 열과 행에 대해 지그재그 방향으로 대칭되도록 배치된 것을 특징으로 한다.
상기 반도체 패키지의 단자와 접촉되는 상기 포고핀의 플런저 상면은 상기 단자의 형상이 구 형상일 경우 편평한 상태로 형성되고, 상기 단자의 형상이 편평한 형상일 경우 구 형상으로 형성된 것을 특징으로 한다.
상기 관통공의 내주면에는 세라믹 재질에 의해 코팅되어 포고핀에서 발생되는 열을 외부로 방열시킬 수 있도록 한 것을 특징으로 한다.
상기 포고핀은 상기 포고핀에서 발생되는 열을 외부로 방열시킬 수 있도록 세라믹 재질에 의해 제작된 것을 특징으로 한다.
본 발명에 따른 반도체 패키지의 테스트 장치는 포고핀을 소켓에 경사지게 설치되어 스크러빙 동작에 의해 테스트가 진행되도록 한 것과, 포고핀의 플런저 상면을 편평하게 형성한 것에 의해 반도체 패키지의 단자와 플런저 간의 접촉 시, 넓은 접촉 면적을 갖게 되어 테스트 성능을 향상시킬 수 있는 효과를 제공할 수 있다.
또한, 본 발명에 의하면 반도체 패키지의 단자와 포고핀의 플런저가 스크러빙 동작에 의해 접촉됨에 따라 작은 접촉 하중으로도 단자 표면의 절연 산화막을 제거할 수 있는 효과를 제공할 수 있다.
또한, 본 발명에 의하면 스크러빙 동작에 의한 접촉에 의해 셀프 크리닝이 가능하여 포고핀의 플런저 상면에 이물질이 쌓이는 것을 방지함에 따라 소켓의 수명을 연장할 수 있는 효과를 제공할 수 있다.
또한, 본 발명에 의하면 포고핀의 플런저 상면을 편평하게 형성한 것에 의해 단자 간의 접촉 유효면적이 증가되어 미스 얼라인을 방지할 수 있고, 포고핀의 플런저와 단자 간의 접촉 시 단자의 손상을 방지할 수 있는 효과를 제공할 수 있다.
또한, 본 발명에 의하면 포고핀이 설치된 관통공의 내주면에 절연성이 우수한 세락믹 코팅을 한 것에 의해 포고핀으로부터 발생되는 열을 외부로 빠르게 배출시킬 수 있는 효과를 제공할 수 있다.
도 1은 본 발명의 실시예에 따른 반도체 패키지 테스트 장치를 개략적으로 나타낸 도면.
도 2는 본 발병의 실시예에 따른 반도체 패키지 테스트 장치의 단자와 포고핀이 접촉하는 상태를 개략적으로 나타낸 도면.
도 3은 본 발명의 실시예에 따른 반도체 패키지의 단자와 포고핀이 스크러빙에 의해 접촉되어 압착되는 상태를 개략적으로 나타낸 도면.
도 4 내지 도 6은 본 발명의 실시예에 따른 소켓에 포고핀이 배열된 상태의 예를 개략적으로 나타낸 도면.
이하, 본 발명에 따른 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명한다. 이 때 첨부된 도면에서 동일한 구성 요소는 가능한 동일한 부호로 나타내고 있음에 유의해야 한다. 그리고 본 발명의 요지를 흐리게 할 수 있는 공지 기능 및 구성에 대한 상세한 설명은 생략할 것이다.
이하, 첨부된 도면 도 1 내지 도 6을 참조로 본 발명의 실시예를 설명한다.
먼저, 도 1은 본 발명의 실시예에 따른 반도체 패키지 테스트 장치를 개략적으로 나타낸 도면이고, 도 2는 본 발병의 실시예에 따른 반도체 패키지 테스트 장치의 단자와 포고핀이 접촉하는 상태를 개략적으로 나타낸 도면이며, 도 3은 본 발명의 실시예에 따른 반도체 패키지의 단자와 포고핀이 스크러빙에 의해 접촉되어 압착되는 상태를 개략적으로 나타낸 도면이다.
다음, 도 4 내지 6은 본 발명의 실시예에 따른 소켓에 포고핀이 배열된 상태의 예를 개략적으로 나타낸 도면이다. 이때, 도 4 및 도 5는 포고핀이 배열된 예를 단면도로 나타낸 것이고, 도 6은 포고핀이 배열된 예를 평면으로 나타낸 요부 사시도이다.
도 1 및 도 2를 참조하면, 본 발명의 실시예에 따른 반도체 패키지 테스트 장치(10)는 크게 인서트(100)와, 소켓 가이드(200)와, 소켓(300), 포고핀(500), 그리고 푸셔(600)를 포함한다.
인서트(100)는 반도체 테스트의 피대상물인 반도체 패키지를 수용하여 반도체 패키지(30)가 안정된 상태에서 테스트가 이루어 질 수 있도록 한다.
이러한 인서트(100)는 외형을 이루는 인서트 몸체(110)와 반도체 패키지가 수용되는 수납부(120), 그리고 인서트 몸체(110)의 하측에 형성된 가이드 홈(130)을 포함한다. 수납부(120)는 반도체 패키지의 종류에 대응하도록 형성될 수 있다.
소켓 가이드(200)는 후술하는 소켓(300)의 장착을 가이드 하는 역할을 한다. 이러한 소켓 가이드(200)는 소켓(300)의 설치를 위해 제공된 장착부(210)와, 인서트 몸체(110)에 형성된 가이드 홈(130)에 대응하는 위치에 형성된 가이드 돌기(220)를 포함한다. 장착부(210)는 소켓(300)에 대응되는 형상을 가지며, 소켓(300)의 가장자리를 지지하는 홈과 소켓(300)의 중앙부가 상부로 노출될 수 있도록 홀로 이루어질 수 있다.
소켓 가이드(200)에 형성된 가이드 돌기(220)는 인서트 몸체(110)에 형성된 가이드 홈(130)에 결합되도록 하여 소켓 가이드(200)에 인서트(100)가 견고하고 안정적으로 설치될 수 있도록 한다.
소켓(300)은 소켓 가이드(200)의 장착부(210)에 삽입되어 고정 설치되며, 복수개의 포고핀(500)이 설치된다. 일 예로서, 소켓(300)은 반도체 패키지(S)의 형상에 대응되도록 단차를 가진 플레이트 형상을 가질 수 있으며, 복수개의 포고핀(500)는 반도체 패키지(S)의 단자(S1)의 배치 형상에 대응되도록 복수개의 열을 이루도록 설치될 수 있다.
한편, 소켓(300)의 상부에는 반도체 패키지(S)의 단자(S1)를 가이드 하기 위해 가이드 홀(410)이 마련된 단자 가이드(400)가 더 설치될 수 있다.
더욱 구체적으로 단자 가이드(400)는 반도체 패키지의 테스트 시, 반도체 패키지(S)의 단자(S1)가 포고핀(500)에 접촉될 경우 단자 가이드(400)에 마련된 가이드 홀(410)에 삽입되도록 하여 정확한 접촉 위치를 안내한다.
포고핀(500)은 전기적 신호 전달이 가능하게 구성되며, 코일 스프링(520)에 지지되어 승강 가능하게 소켓(300)에 설치되어 반도체 패키지(S)의 단자(S1)에 접속될 수 있다.
더욱 구체적으로 포고핀(500)은 도전성이 양호한 봉체 형상의 플런저(510)와, 코일 스프링(520)과 같은 탄성 부재를 포함한다.
이때, 플런저(510)는 상부 플런저(511)와 하부 플런저(512)가 일체로 연결되고, 상부 플런저(511)가 하부 플런저(512)보다 작은 직경을 갖는 구조로 이루어진다. 상부 플런저(511)의 일부분, 즉 하부 플런저(512)에 이웃한 일부분의 외주면에 스토퍼(513)가 돌출하여 연장 형성될 수 있다.
이때, 하부 플런저(512)가 코일 스프링(520)의 내경부에 삽입 설치된다.
한편, 포고핀(500)이 삽입 설치되는 소켓(300)의 관통홀(310)의 각각은 소구경부(311)와 대구경부(312)로 이루어지며, 소구경부(311)가 상부 플런저(511)를 수용하기에 적합한 구경을 갖고, 대구경부(312)가 스토퍼(513)를 수용하기에 적합한 구경을 갖는다.
따라서, 소구경부(311)와 대구경부(312)의 경계 부분에 단차부(313)가 형성된다. 단차부(313)는 상부 플런저(511)를 소켓(300)의 상측으로 돌출되는 높이를 일정하게 유지시켜 주는 것과 더불어 외부로 이탈되는 것을 방지하는 역할을 한다.
본 발명의 실시예에 따른 포고핀(500)은 소켓(300)에 경사지게 설치되어 반도체 패키지(S)의 단자(S1)와의 접촉 시, 스크러빙 동작 의해 단자(S1)와 포고핀(500)의 접촉 면적이 확대된 상태로 접촉될 수 있도록 한다.
이때, 도 3을 참조하면, 포고핀(500)은 소켓(300)에 경사지게 설치되되, 단자(S1)에 대해 포고핀(500)이 스크러빙 동작에 의해 압착될 경우, 최대한 압착된 상태의 각도(스크러빙 각도, A) 범위가 1도 내지 7도 범위 내에서 이루어지도록 경사지게 설치되는 것이 바람직하다. 이때, 도 3에 점선으로 표시된 것은 단자와 포고핀(500)의 상부 플런저(511)가 접촉되어 압착되는 과정을 나타낸 것이고, 실선으로 표시된 것은 단자와 포고핀(500)이 접촉되어 압착된 상태를 나타낸 것이다.
즉, 단자(S1)와 포고핀(500)의 상부 플런저(511)와 접촉되는 과정에서 스크러빙 각도(A) 범위를 1도 내지 7도 범위 내에서 형성한 것은 반도체 패키지의 테스트 과정에서 스크러빙 동작을 통해 단자(S1)에 형성된 산화막을 접촉 하중만으로 제거할 수 있는 범위를 한정한 것이다.
이때, 스크러빙 각도(A)가 1도 보다 작을 경우, 포고핀(500)과 접촉되는 단자(S1)에 형성된 산화막을 제거할 수 있는 충분한 스크러빙 동작을 얻을 수 없으며, 7도 보다 클 경우 스크러빙 과정에서 단자(S1)의 손상이 발생될 수 있어 스크러빙 각도(A) 범위는 1도 내지 7도 범위 내에서 이루어지는 것이 바람직하다.
이때, 다시 도 3에 도시된 바와 같이, 반도체 패키지(S)의 단자(S1)와 접촉되는 포고핀(500)의 플런저(510) 상면은 단자의 형상이 구 형상일 경우 편평한 상태로 형성되는 것이 바람직하고, 도시되지는 않았지만, 단자의 형상이 편평한 형상일 경우 플런저의 상면은 구 형상으로 형성되는 것이 바람직하다. 이는 반도체 패키지(S)의 단자(S1)와 플런저(510) 간의 접촉 면적을 확대시키기 위한 것과 더불어 플런저(510) 상면에 이물질이 쌓이는 것을 방지하기 위함이다.
한편, 도 4에 도시된 바와 같이, 포고핀(500)은 상기 소켓(300)의 중심으로부터 상, 하, 좌, 우 대각선 방향으로 대칭되도록 배치된 것이 바람직하다. 이때, 포고핀(500)이 소켓(300)의 중앙을 중심으로 상측 부분이 내측을 향해 경사지도록 설치될 수 있다.
즉, 포고핀(500)이 하측 피치가 상측 피치에 비해 크게 형성되도록 경사지게 설치함에 따라 반도체 패키지(S)의 조밀한 단자에 용이하게 적용할 수 있다. 또한, 단자(S1)와 포고핀(500)의 접촉 시 상, 하, 좌, 우, 대각선 방향으로 대칭되도록 배치됨에 따라 균형된 스크러빙 동작을 유도하여 일측으로만 스크러빙이 되는 현상을 방지할 수 있다.
물론, 도 5에 도시된 바와 같이, 도 4에 도시된 포고핀이 설치된 반대 방향으로 소켓(300)에 대해 포고핀(500)이 경사지도로 배치하는 것도 가능하고, 도 6에 도시된 바와 같이, 포고핀(500)이 하나의 열씩 상호 마주보도록 지그재그 형태로 경사지게 배치되거나, 소켓(300)의 중심 및 대각선 방향을 중심으로 대칭되도록 다양한 구조로 배치되도록 함으로써, 단자(S1)와 포고핀(500)의 접촉 시 상, 하, 좌, 우 균형된 스크러빙 동작을 유도하여 일측으로만 스크러빙이 되는 현상을 방지할 수 있다. 이때, 도 6에 도시된 일점 쇄선은 도시되지 않은 소켓의 중심 부위를 표현하기 위해 도시된 것이다.
푸셔(600)는 인서트 몸체(110)의 수납부(120)에 안착된 반도체 패키지(S)를 일정한 압력으로 가압시키는 역할을 한다. 따라서, 푸셔(600)에 의해 가압되는 반도체 패키지(S)는 소켓(300)에 설치된 포고핀(500)을 통해 테스트 기판(미도시)에 전기적으로 연결될 수 있다.
한편, 본 발명의 실시예에 따른 관통공(310)의 내주면에는 세라믹 재질에 의해 코팅되어 포고핀(500)에서 발생되는 열을 외부로 방열시킬 수 있다. 또한, 포고핀(500)을 세라믹 재질에 의해 제작하여 포고핀(500)에서 발생되는 열을 외부로 방열시킬 수 있다.
즉, 포고핀(500)이 설치된 소켓(300)의 관통공(310)에는 포고핀(500)이 작동하는 과정에서 이물질이 쌓여 열화 현상이 발생할 수 있다. 이때, 관통공(310)의 내주면에 열전도성이 우수한 세라믹 재질로 코팅함과 더불어 포고핀(500)을 세라믹 재질로 제작함으로써, 포고핀(500)의 작동 시 발생되는 열을 외부로 빠르게 방열할 수 있다.
이상 전술한 바와 같이 본 발명의 실시예에 따른 반도체 패키지 테스트 장치(10)는 포고핀(500)을 소켓(300)에 경사지게 설치되어 스크러빙 동작에 의해 테스트가 진행되도록 한 것과, 포고핀(500)의 플런저(510) 상면을 편평하게 형성한 것에 의해 반도체 패키지(S)의 단자(S1)와 플런저(510) 간의 접촉 시, 넓은 접촉 면적을 갖게 되어 테스트 성능을 향상시킬 수 있다.
또한, 반도체 패키지(S)의 단자(S1)와 포고핀(500)의 플런저(510)가 스크리빙 동작에 의해 접촉됨에 따라 작은 접촉 하중으로도 단자(S1) 표면의 절연 산화막을 제거할 수 있다.
또한, 스크러빙 동작에 의한 접촉에 의해 셀프 크리닝이 가능하여 포고핀(500)의 플런저(510) 상면에 이물질이 쌓이는 것을 방지함에 따라 소켓(300)의 수명을 연장할 수 있다.
또한, 포고핀(500)의 플런저(510) 상면을 편평하게 형성한 것에 의해 단자 간의 접촉 유효면적이 증가되어 미스 얼라인을 방지할 수 있고, 포고핀(500)의 플런저(510)와 단자(S1) 간의 접촉 시 단자의 손상을 방지할 수 있다.
이상으로 본 발명에 관하여 실시예를 들어 설명하였지만 반드시 이에 한정하는 것은 아니며, 본 발명의 기술적 사상의 범주 내에서는 얼마든지 수정 및 변형 실시가 가능하다.
10: 반도체 패키지 테스트 장치 100: 인서트
110: 인서트 몸체 120: 수납부
130: 가이드 홈 200: 소켓 가이드
210: 장착부 220: 가이드 돌기
300: 소켓 310: 관통홀
311: 소구경부 312: 대구경부
313: 단차부 400: 단자 가이드
410: 가이드 홀 500: 포고핀
510: 플런저 511: 상부 플런저
512: 하부 플런저 513: 스토퍼
520: 코일 스프링 600: 푸셔
S: 판도체 패키지 S1: 단자
A: 스크러빙 각도

Claims (8)

  1. 반도체 패키지(S)의 단자(S1)와 테스트 기판을 전기적으로 연결시키기 위해 제공된 포고핀(500)과, 상기 포고핀(500)이 관통 설치되도록 관통공(310)이 마련된 소켓(300)을 포함하는 반도체 패키지 테스트 장치(10)에 있어서,
    상기 포고핀(500)은 상기 소켓(300)에 경사지도록 설치되어 테스트 시, 스크러빙 동작에 의해 단자(S1)와 포고핀(500)의 접촉 면적을 확대시킨 것을 특징으로 하는 반도체 패키지 테스트 장치.
  2. 제 1 항에 있어서,
    상기 포고핀(500)은
    상기 반도체 패키지(S)의 단자(S1)에 전기적으로 접촉하도록 제공된 플런저(510); 및
    상기 플런저(510)의 일단이 끼워져 플런저(510)에 탄성력을 제공하는 코일 스프링(520);을 포함하는 것을 특징으로 하는 반도체 패키지 테스트 장치.
  3. 제 2 항에 있어서,
    상기 포고핀(500)은 상기 소켓(300)에 경사지게 설치되되,
    상기 단자(S1)에 대해 상기 포고핀(500)이 스크러빙 동작에 의해 압착될 경우, 최대한 압착된 상태의 각도 범위가 1도 내지 7도 범위 내에서 이루어지도록 경사지게 설치된 것을 특징으로 하는 반도체 패키지 테스트 장치.
  4. 제 3 항에 있어서,
    상기 포고핀(500)은
    상기 스크러빙의 균형된 동작을 위해 상기 소켓(300)의 중심으로부터 상, 하, 좌, 우 대각선 방향으로 대칭되도록 배치된 것을 특징으로 하는 반도체 패키지 테스트 장치.
  5. 제 3 항에 있어서,
    상기 포고핀(500)은
    상기 스크러빙의 균형된 동작을 위해 상기 소켓(300)의 중심으로부터 각 열과 행에 대해 지그재그 방향으로 대칭되도록 배치된 것을 특징으로 하는 반도체 패키지 테스트 장치.
  6. 제 2 항 내지 제 5항 중 어느 한 항에 있어서,
    상기 반도체 패키지(S)의 단자(S1)와 접촉되는 상기 포고핀(500)의 플런저(510) 상면은 상기 단자(S1)의 형상이 구 형상일 경우 편평한 상태로 형성되고, 상기 단자(S1)의 형상이 편평한 형상일 경우 구 형상으로 형성된 것을 특징으로 하는 반도체 패키지 테스트 장치.
  7. 제 6 항 있어서,
    상기 관통공(310)의 내주면에는 세라믹 재질에 의해 코팅되어 포고핀(500)에서 발생되는 열을 외부로 방열시킬 수 있도록 한 것을 특징으로 하는 반도체 패키지 테스트 장치.
  8. 제 6 항 있어서,
    상기 포고핀(500)은
    상기 포고핀(500)에서 발생되는 열을 외부로 방열시킬 수 있도록 세라믹 재질에 의해 제작된 것을 특징으로 하는 반도체 패키지 테스트 장치.
KR1020160012956A 2016-02-02 2016-02-02 반도체 패키지 테스트 장치 KR101782600B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160012956A KR101782600B1 (ko) 2016-02-02 2016-02-02 반도체 패키지 테스트 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160012956A KR101782600B1 (ko) 2016-02-02 2016-02-02 반도체 패키지 테스트 장치

Publications (2)

Publication Number Publication Date
KR20170091984A true KR20170091984A (ko) 2017-08-10
KR101782600B1 KR101782600B1 (ko) 2017-10-23

Family

ID=59652179

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160012956A KR101782600B1 (ko) 2016-02-02 2016-02-02 반도체 패키지 테스트 장치

Country Status (1)

Country Link
KR (1) KR101782600B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200078560A (ko) * 2017-10-26 2020-07-01 자일링크스 인코포레이티드 집적 회로 패키지 워크프레스 테스팅 시스템들에 대한 밸런싱된 합치력 메커니즘
WO2021131723A1 (ja) * 2019-12-26 2021-07-01 株式会社エンプラス Ｉｃソケット
KR20230057813A (ko) 2021-10-22 2023-05-02 주식회사 휴로 멀티 핀을 이용한 반도체 소자 테스트 장치

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20240045006A (ko) 2022-09-29 2024-04-05 (주)포인트엔지니어링 보호 필름 및 이를 포함하는 검사 장치
KR20240068400A (ko) 2022-11-10 2024-05-17 (주)테크벤쳐스 반도체 테스트용 소켓

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003204156A (ja) 1999-11-10 2003-07-18 Ibiden Co Ltd セラミック基板
JP3587301B2 (ja) * 2001-06-20 2004-11-10 株式会社エンプラス 電気部品用ソケット
JP2003043101A (ja) * 2001-08-01 2003-02-13 Hitachi Ltd 半導体装置の製造方法
KR101320232B1 (ko) * 2013-01-03 2013-10-21 우성호 포고 핀과 가이드 플레이트가 포함된 프로브 카드

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200078560A (ko) * 2017-10-26 2020-07-01 자일링크스 인코포레이티드 집적 회로 패키지 워크프레스 테스팅 시스템들에 대한 밸런싱된 합치력 메커니즘
WO2021131723A1 (ja) * 2019-12-26 2021-07-01 株式会社エンプラス Ｉｃソケット
JP2021105550A (ja) * 2019-12-26 2021-07-26 株式会社エンプラス Ｉｃソケット
KR20230057813A (ko) 2021-10-22 2023-05-02 주식회사 휴로 멀티 핀을 이용한 반도체 소자 테스트 장치

Also Published As

Publication number Publication date
KR101782600B1 (ko) 2017-10-23

Similar Documents

Publication Publication Date Title
KR101782600B1 (ko) 반도체 패키지 테스트 장치
JP4328145B2 (ja) 集積回路テストプローブ
KR100843203B1 (ko) 포고 핀 및 그 포고 핀을 포함한 반도체 소자 테스트용콘택터
KR101071371B1 (ko) 반도체칩패키지 검사용 소켓
CN115917331A (zh) 垂直型探针以及具备其的探针卡
KR100929645B1 (ko) 반도체 칩 검사용 소켓
JP2006302906A (ja) 集積回路素子用ソケット及び回路基板
KR102520051B1 (ko) 테스트 소켓 및 반도체 패키지 테스트 방법
JP2016035441A (ja) 弾性体ｓコンタクタを有する半導体デバイステスト用ソケット
US11821943B2 (en) Compliant ground block and testing system having compliant ground block
KR101485433B1 (ko) 인서트 및 이를 포함하는 반도체 패키지 테스트 장치
KR20170070831A (ko) 인터페이스 구조
KR102132232B1 (ko) 프로브 핀, 이의 제조 방법 및 이를 포함하는 반도체 검사 장치
KR20070073233A (ko) Ｂｇａ 패키지용 테스트 소켓
KR101483757B1 (ko) 전기접속용 커넥터
KR20140005775U (ko) 프로브 및 이를 포함한 테스트 소켓
KR101004708B1 (ko) 반도체 패키지 검사용 탐침 장치
KR101041219B1 (ko) 검사용 컨택모듈
KR102287237B1 (ko) 반도체 패키지를 수납하기 위한 인서트 조립체 및 이를 포함하는 테스트 트레이
JP2002270320A (ja) 半導体パッケージ用ソケット
KR102158027B1 (ko) 중공형 테스트 핀
KR20220052449A (ko) 포고 핀
KR20020037484A (ko) 패키지 테스트 소켓
KR102484329B1 (ko) 인터포저
KR102456348B1 (ko) 인터포저 및 이를 구비하는 테스트 소켓

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant