KR101320232B1 - 포고 핀과 가이드 플레이트가 포함된 프로브 카드 - Google Patents

포고 핀과 가이드 플레이트가 포함된 프로브 카드 Download PDF

Info

Publication number
KR101320232B1
KR101320232B1 KR1020130000447A KR20130000447A KR101320232B1 KR 101320232 B1 KR101320232 B1 KR 101320232B1 KR 1020130000447 A KR1020130000447 A KR 1020130000447A KR 20130000447 A KR20130000447 A KR 20130000447A KR 101320232 B1 KR101320232 B1 KR 101320232B1
Authority
KR
South Korea
Prior art keywords
guide plate
pogo
holes
pin
pogo pin
Prior art date
Application number
KR1020130000447A
Other languages
English (en)
Inventor
우성호
Original Assignee
우성호
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 우성호 filed Critical 우성호
Priority to KR1020130000447A priority Critical patent/KR101320232B1/ko
Application granted granted Critical
Publication of KR101320232B1 publication Critical patent/KR101320232B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • G01R1/073Multiple probes
    • G01R1/07307Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26Testing of individual semiconductor devices
    • G01R31/2601Apparatus or methods therefor

Abstract

본 발명은 가이드 플레이트에 형성되어 포고 핀의 위치를 고정하는 미세 구멍(micro-hall)의 구조를 개선하여, 포고 핀의 팁이 형성하는 배열(array)의 위치를 더욱 정확하게 만들 수 있는 가이드 플레이트 구조에 관한 것이다. 본 발명은 다수의 포고 핀(pogo pin)이 300um이하의 협(狹)피치(fine pitch)로 배열(array)된 프로브 카드(probe card), 반도체 검사 소켓(socket), 전기검사 지그(jig) 등의 제품에 활용될 수 있다.
포고 핀이 삽입되는 미세 구멍이 가지는 구멍의 중심점과 삽입된 포고 핀의 돌출되는 미세 구멍이 가지는 구멍의 중심점이 플레이트 수직에서 보았을 때 서로 일치하지 않고 10um 이상 오프셋(off-set)을 가지며, 이러한 수평 방향의 오프셋으로 인해 포고 핀이 편심을 받으면서 미세 구멍의 한 쪽 벽면으로 일정하게 밀리게 되는 구조이다. 즉 모든 포고 핀이 일정한 방향으로 기울어질 수 있도록 가이드 플레이트의 구조를 개선한 것이다.
상기 가이드 플레이트의 포고 핀이 돌출되는 쪽에서 보았을 때, 인서트 되는 구멍의 중심점에 대해 돌출되는 구멍의 중심점이 멀어진 방향 쪽으로, 가이드 플레이트에서 돌출되는 포고 핀이 돌출되는 구멍의 한 쪽 벽면에 근접하게 붙어서 가이드 플레이트 표면으로 돌출되는 형태를 가지게 된다.
본 발명에 의한 가이드 플레이트 구조에서는 포고 핀의 팁이 가지는 배열(array)의 위치 정확도가 획기적으로 향상되며, 기존의 가이드 플레이트 구조에서는 구현이 불가능한 협 피치(pitch) 배열도 가능하게 된다.

Description

포고 핀과 가이드 플레이트가 포함된 프로브 카드{Probe card including pogo pins and guide plate}
본 발명은 전기 소자 등에 전기적 접촉을 이루기 위해 사용되는 포고 핀(pogo-pin)의 가이드 플레이트(guide plate)에 관한 것이다. 더 자세하게는 가이드 플레이트에 형성되어 포고 핀의 위치를 고정하는 미세 구멍(micro-hall)의 배열 구조를 개선하여, 포고 핀이 가지는 배열(array)의 위치를 더욱 정확하게 만들 수 있는 가이드 플레이트 구조에 관한 것이다. 본 발명은 다수의 포고 핀(pogo pin)이 300um이하의 협(狹)피치(fine pitch)로 배열(array)된 프로브 카드(probe card), 반도체 검사 소켓(socket), 전기검사 지그(jig) 등의 제품에 활용될 수 있다.
웨이퍼 위에 형성된 반도체 소자의 성능 검사를 위한 프로브 카드(probe card), 패키징 된 반도체 소자의 성능 검사를 위한 반도체 검사 소켓(socket), 회로 기판의 성능 검사를 위한 전기 검사 지그(jig) 등에서는 전기적 검사를 위해서 피 검사체와 테스터 사이에 임시로 전기적 접촉(contact)을 만들게 되는데, 이러한 일시적 전기적 접촉을 만들기 위한 가장 일반적인 방법 중에 하나는 포고 핀을 활용하는 것이다.
전기적 접촉이 필요한 반도체 소자의 단자와 동일한 배열(array)을 가질 수 있도록 포고 핀을 배열하여, 포고 핀의 한 쪽 끝은 테스트 할 소자(device) 또는 기판(board)의 단자에 직접 접촉하게 하고, 포고 핀의 다른 한 쪽은 공간 변형기(space transformer)를 통하여 테스터(tester) 설비에 연결해서 소자 또는 기판의 전기적 특성을 검사할 수 있다.
그런데, 반도체 산업의 눈부신 발전과 함께, 반도체 소자의 기능은 더욱 복잡해지면서 반도체 소자가 외부와 전기적으로 연결되는 단자의 수가 증가 크게 증가하고 있으며, 더하여 반도체 소자의 물리적인 크기는 지속적으로 축소되고 있다. 따라서 소자의 표면에 형성되어 외부로 연결되는 단자(pad)의 크기는 축소되고 단자 간의 간격(pitch)도 점점 더 좁아지게 되었다.
매우 좁은 간격(pitch)로 형성된 작은 단자에 정확히 포고 핀을 접촉시키기 위해서는 포고 핀의 정렬(array)이 매우 정밀하고 정확해야만 한다. 이러한 정밀한 포고 핀의 정렬은 가이드 플레이트의 가공 정밀도에 의해 결정되므로 가이드 플레이트의 가공 정밀도가 매우 중요하다. 가이드 플레이트에 형성되어 포고 핀이 위치하게 되는 미세 구멍(micro-hall)의 위치 정확도와 크기 정밀도를 정확히 조정하여 포고 핀의 정렬 정밀도를 제어할 수 있다.
가이드 플레이트에 형성되어 포고 핀이 위치하게 되는 미세 구멍(micro-hall)을 정확한 위치에 정밀한 크기로 형성함으로써 포고 핀의 정렬(array) 정확도를 향상시킬 수 있다. 그러나 실제로는 조립할 때 포고 핀이 쉽게 미세 구멍에 들어갈 수 있도록 가이드 플레이트에 형성되는 미세 구멍의 내경 크기를 포고 핀의 외경보다 더 크게 설계하고 가공하게 된다. 또한 기계 가공이 가지는 가공 공차로 인해 실제로 구현 가능한 미세 구멍의 크기 정밀도와 위치 정확도는 이상적인 설계 값에서 상당히 벗어나게 된다.
상기의 설계 공차와 가공 공차로 인하여 포고 핀은 미세 구멍 내에서 조금씩 서로 다른 위치를 가질 수 있으며, 결과적으로 포고 핀의 끝 단(tip)이 이루는 배열(array)은 원래의 설계 도면에서 크게는 수십um 이상 벗어나게 되는 문제점이 있다. 핀 간 간격을 나타내는 피치(pitch)가 수천um로 매우 넓을 때는 수십um의 공차가 있어도 큰 문제가 되지 않으나 피치가 점차 좁아지면서 수십um의 공차는 매우 심각한 문제를 유발시키게 되었다. 대략 300um 이하의 좁은 피치를 가지는 단자들의 배열(array)에 대해서는 기존의 가이드 플레이트 구조와 가공 공차로는 각 단자에 대응되어 안정적이고 정밀한 접촉을 이룰 수 있는 포고 핀의 정렬(array)을 형성하기 어렵다는 문제가 있다.
본 발명은 가이드 플레이트의 구조를 개선하여 300um 이하의 좁은 피치를 가지는 단자들의 배열에 위치적으로 정확하게 대응되도록 포고 핀의 끝 단(tip)을 보다 정밀하게 정렬할 수 있도록 하는데 목적이 있다. 이렇게 정렬된 포고 핀은 각 단자에 정확히 접촉하여 전기적 신호를 전달함으로써 포고 핀에 접촉된 소자(device)의 성능을 검사하거나 평가할 수 있게 한다.
상기와 같은 본 발명의 목적을 달성하기 위해서 본 발명은,
포고 핀이 삽입되는 가이드 플레이트의 미세 구멍(micro-hall)의 구조를 개선한 것이다.
상기 포고 핀(pogo pin)은 중심 축을 이루는 플란자(plunger)와 상기 플란자와 동일한 중심축을 갖는 코일 스프링 등으로 이루어지며,
상기 가이드 플레이트(guide plate)는 상기 포고 핀의 길이보다 얇은 두께를 가지는 판재의 형상의 플레이트(plate)로서, 이 플레이트를 관통하는 다수(多數)개의 미세 관통 구멍(micro-halls)이 일정한 배열로 형성되어 있어서,
상기 가이드 플레이트에 형성된 각 미세 관통 구멍에 상기 포고 핀들을 삽입하여, 삽입된 상기 포고 핀들의 플란자 팁(plunger tip)이 상기 플레이트의 삽입 구멍의 반대편 표면의 미세 관통 구멍으로 돌출되며, 돌출된 포고 핀 팁들이 모여서 배열(array)을 이루게 된다.
기존의 가이드 플레이트 구조는 상기 가이드 플레이트에 형성되어 포고 핀이 삽입되는 미세 관통구에 있어,
관통구가 시작되는 지점의 구멍의 중심과 관통구가 가이드 플레이트를 통과하여 끝나는 지점의 구멍의 중심이 서로 완전히 일치하도록 하는 반면에,
개선된 구조는 상기 상기 가이드 플레이트에 형성되어 포고 핀이 삽입되는 관통구에 있어,
관통구가 시작되는 지점의 미세 구멍의 중심과 관통구가 가이드 플레이트를 통과하여 끝나는 지점의 미세 구멍의 중심이, 플레이트의 표면에서 수직 방향에서 보았을 때 서로 일치되지 않도록 플레이트 표면에 형성되는 구멍의 두 중심간에 일정한 크기의 수평 위치 오프셋(off set)을 주는 구조이다.
상기 오프셋(off set)으로 인해서 미세 구멍 내부에 위치하게 되는 포고 핀은 플레이트 표면에서 수직한 방향에서 약간의 각도를 가지고 기울어지게(tilting) 되며, 이로 인해 포고 핀은 측면 방향으로 힘(sheer stress)을 받게 되어, 모든 포고 핀들은 미세 구멍 내부에서 일정한 방향으로 밀려서 위치하게 된다.
상기 포고 핀의 외경에 비해서 상기 가이드 플레이트에 형성되는 미세 구멍의 내경은 설계 공차와 가공 공차로 인해 항상 어느 정도 더 크다. 따라서 상기의 오프셋(off-set)이 없는 기존 구조에서는 포고 핀의 외경과 미세 구멍의 내경의 차이에 해당하는 공간에서 포고 핀의 위치는 항상 변화가 가능하며, 포고 핀이 플레이트의 수직 방향에 대해서 기울어지는 방향도 랜덤(random)하다.
반면에 관통구의 입구와 출구에 오프셋(off-set)이 적용된 상기의 개선된 가이드 플레이트의 구조에서는 상기 미세 구멍 내부에서 상기 포고 핀들이 모두 일정한 방향으로 밀려서 고정되므로, 각 포고 핀들의 임의적 위치 변화는 크게 감소하게 되며, 포고 핀이 가이드 플레이트의 수직 방향에 대해서 모두 동일한 방향으로 기울어지게 된다. 따라서 수십um에 해당하는 포고 핀의 위치 공차가 제거되어 포고 핀의 끝 단(tip)들이 모여서 형성하는 정렬(array)의 정밀도는 대폭 향상되는 효과를 얻을 수 있다.
도 1a, 1b, 1c는 포고 핀들의 개념도.
도 2는 전기 소자의 검사를 위한 회로 구성 개념도.
도 3은 이상적인 조건에서의 포고 핀이 가이드 플레이트에 삽입된 상태의 평면도 및 단면도
도 4a, 4b는 공차로 인한 포고 핀의 유동과 이로 인한 포고 핀 배열의 틀어짐을 나타내는 평면도 및 단면도.
도 5는 본 발명의 상하 구멍 중심의 오프셋(off set)에 따른 핀의 기울어짐과 이에 따라 분산되는 힘 벡터(force vector) 개념도.
도 6a, 6b는 본 발명에 따른 상하 구멍 중심의 오프셋(off set)이 적용으로 인한 포고 핀 배열의 정확도 향상을 나타내는 평면도 및 단면도. (가이드 플레이트가 하나의 플레이트로 구성됨)
도 7a, 7b는 본 발명에 따른 상하 구멍 중심의 오프셋(off set)이 적용으로 인한 포고 핀 배열의 정확도 향상을 나타내는 평면도 및 단면도. (가이드 플레이트가 두 개의 플레이트로 구성됨)
도 8은 포고 핀의 삽입을 위한 결합공(align hall)과 포고 핀 삽입 후 오프셋 인가를 위한 별도의 결합공(align hall)을 가지는 가이드 플레이트 상부 면의 평면도.
도 9a, 9b는 포고 핀의 삽입 구멍과 돌출 구멍의 배열(array)을 서로 달리해서 협 피치(pitch)를 구현함과 동시에 포고 핀의 위치 정밀도를 향상시키는 구조의 평면도와 단면도.
도 10a, 10b는 포고 핀의 삽입 구멍은 2줄로 배열하고 포고 핀의 돌출 구멍은 1줄로 배열하여 포고 핀의 팁이 협 피치(pitch)의 한 줄 배열(array)을 형성한 구조의 평면도와 단면도.

도 11는 포고 핀의 삽입 구멍은 4줄로 배열하고 포고 핀의 돌출 구멍은 1줄로 배열하여 포고 핀의 팁이 협 피치의 한 줄 접촉 배열(array)을 형성한 구조의 평면도.
이하, 본 발명의 바람직한 실시예를 첨부된 도면들을 참조하여 상세히 설명한다. 우선 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가지도록 하고 있음에 유의해야 한다. 또한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략한다.
도 1a, 1b, 1c는 포고 핀들의 개념도이다.
포고 핀은 기본적으로 플란자(plunger)와 스프링 그리고 바렐(barrel)로 구성되어 있으나, 바렐이 없는 구조도 가능하다. 바렐은 통으로서의 스프링을 보호하는 역할과 함께 도선으로서의 역할 하게 된다. 바렐이 없는 경우에는 전류가 스프링을 통해서 전도되기 때문에 스프링의 단면이 넓고 스프링의 길이는 짧은 것이 저항이 낮고 인덕턴스가 낮아서 전기적 특성에서 유리하다. 전류가 가능하면 스프링 보다는 플란자와 바렐을 통하여 전도하기 위해서 포고 핀 내부에서 스프링이 약간 기울여(tilting) 질 수 있도록 구조를 만드는 것이 바람직하다.
도 2는 전기 소자의 검사를 위한 회로 구성 개념도이다.
측정하고자 하는 웨이퍼 또는 칩(chip)에 형성된 단자의 배열(array)과 동일한 배열을 갖는 포고 핀이 직접 각 단자에 접촉(contact)되고, 포고 핀의 다른 한 쪽은 공간 변형기를 통하여 테스터에 전기적으로 연결된다. 이러한 포고 핀의 직접적인 접촉을 통하여 테스터는 웨이퍼 또는 칩의 성능을 평가할 수 있다. 반도체 산업의 발전과 함께 웨이퍼에 형성된 단자의 크기가 작아지고, 단자 간의 피치(pitch)도 좁아짐에 따라 칩의 성능 검사를 위한 포고 핀의 정렬도 더욱 정확해지고 정밀해져야만 한다.
도 3은 이상적인 조건에서의 포고 핀과 가이드 플레이트의 조립도이다.
도 3a는 도 2에 나타난 가이드 플레이트를 웨이퍼와 같은 피검사체 쪽에서 바라본 방향에서의 평면도이다.
이상적인 조건에서는 포고 핀과 가이드 플레이트 사이에 거의 틈이 없으며, 모든 포고 핀은 각 구멍의 중심에 정확히 위치하게 됨으로 포고 핀의 플란자 끝 단(tip)은 모두 가이드 플레이트에 형성된 관통구의 중심에 정확히 일치하는 위치를 갖게 된다. 그리고 이렇게 배열된 포고 핀의 팁들은 피검사체 표면에 형성된 단자 중심의 정확한 위치에서 피검사체와 전기적 접촉을 하게 된다.
하지만 실제로는 포고 핀의 외경은 가이드 플레이트에 형성된 미세 구멍의 내경보다 작아야만 포고 핀을 미세 구멍 안으로 삽입할 수가 있다. 또한 포고 핀의 신축에 따른 구멍 벽면과의 마찰을 줄이기 위해서도 포고 핀과 미세 구멍 사이에는 어느 정도의 공간이 필요하다. 따라서 용이한 포고 핀의 삽입과 포고 핀의 운동을 위해서 10~20um의 공차를 주게 된다. 현실적으로 설계에서 주는 공차에 더해서 미세 구멍을 형성하는 기계 가공에서 발생하는 공차도 발생하게 된다. 따라서 가이드 플레이트의 미세 구멍 내부에 위치한 포고 핀들은 서로 그 구멍 내에서 조금씩 위치 차이가 날 수 있으며, 플레이트 표면에서 수직한 방향이 아니라 조금은 기울어진 각도로 각 포고 핀의 플란자(plunger)가 플레이트 표면에서 돌출되게 된다.
도 4a, 4b는 공차로 인한 포고 핀의 유동과 이로 인한 포고 핀의 배열 틀어짐을 나타내는 평면도 및 단면도이다.
인접한 포고 핀이 기울어지는 방향에 의해서 포고 핀의 끝 단(plunger tip)들은 서로 가까워질 수도 있고, 반대로 서로 멀어질 수도 있다.
가이드 플레이트에 포고 핀이 삽입되는 하부 면의 미세 구멍에서 15um의 유동이 가능하고, 가이드 플레이트에서 포고 핀이 돌출되는 상부 면의 미세 구멍에서 10um의 유동이 가능하며, 상기 가이드 플레이트의 두께가 10,000um라고 가정할 때, 플레이트 표면에 돌출된 플란자 축(plunger shift)의 길이가 1,000um라면 핀의 끝 단(plunger tip)은 최대 10.25um 위치 변화가 있게 된다. 왜냐하면 이미 상부 가이드 플레이트에서 10um의 위치 변화가 생겼으며, 더하여 돌출된 길이 1,000um의 끝에서는 추가적으로 2.5um가 더 틀어지기 때문이다.
인접한 포고 핀들은 서로 랜덤한 방향으로 틀어지게 되는데, 인접한 핀이 서로 접근하거나 멀어지는 경우에 포고 핀의 팁 간격(pitch)는 최고 20.5um까지 늘어나거나 줄어들 수 있게 된다.
이러한 위치 틀어짐은 핀의 가이드 플레이트에 있는 미세 구멍(micro-hall) 내경과 핀의 외경차가 크면 클수록 더욱 커지며, 플란자 팀(plunger tip)의 돌출량이 크면 클수록 비례하여 더욱 커지게 된다.
포고 핀의 배열(array) 피치(pitch)가 충분히 큰 경우에는 이러한 위치 공차를 무시할 수 있었으나, 포고 핀의 배열 피치(pitch)가 점차 미세화 됨에 따라, 가공 공차와 포고 핀의 위치 불균일성은 안정된 전기적 접촉에 심각한 악영향을 끼치게 되었다.
가이드 플레이트 가공과 포고 핀 삽입에 있어서 일정한 크기 이상의 공차는 피할 수 없는 현실이다. 작은 크기의 공차이지만 이 공차로 인해서 플란자 팁(plunger tip)이 랜덤(random)한 방향으로 분산되는 것이 문제이다. 본 발명에서는 이러한 문제점을 극복하기 위해서 상기 공차로 인해 플란자 팁(plunger tip)의 기울어지는 방향을 모두 일정하게 제어하는 방식을 도입하였다. 즉 모든 포고 핀이 일정한 방향으로 기울어질 수 있도록 가이드 플레이트의 구조를 개선한 것이다.
도 5는 본 발명의 오프셋(off set)에 따른 핀의 기울어짐과 이에 따라 분산되는 힘 벡터(force vector) 개념도이다.
포고 핀을 처음부터 조금 기울여 놓는다면, 포고 핀이 받는 힘의 일부는 가이드 플레이트의 표면과 평행한 방향으로 작용하게 된다. 구체적으로는 전체 힘의 cosθ 만큼은 가이드 플레이트의 수직 방향으로 작용할 것이며, 전체 힘의 sinθ 만큼은 가이드 플레이트의 수평 방향으로 작용하게 될 것이다. θ가 충분히 작은 경우는 수평 방향의 힘은 매우 미미하게 되며, 이를 잘 조정하는 경우에 포고 핀에 큰 무리를 주지 않으면서 포고 핀이 미세 구멍의 한 쪽 방향으로 모두 몰려 있도록 만들 수 있다. θ가 6° 이하일 때 수평 방향의 힘은 전체 포고 핀에 인가되는 힘의 10% 이하가 된다. 안정적 전기적 접촉을 이루는 힘을 5gf로 가정하면 수평 방향의 힘은 0.5gf로서 포고 핀이 견딜 수 있을 정도가 된다.
가이드 플레이트에 형성된 미세 관통 구멍에 삽입된 포고 핀들이 모두 가이드 플레이트 표면의 수직 방향에서 30°이하의 예각 θ(54)을 가지고 동일한 방향으로 기울어지게(tilt) 되어서 전체 핀들의 위치 균일성이 향상된다.
가이드 플레이트에 형성되는 미세 관통 구멍의 내경은 핀의 외경보다 최소한 10um이상은 더 커야 포고 핀의 삽입 공정이 무난히 이루어 질 수 있다. 따라서 핀이 가이드 플레이트의 벽에 부딪혀 구속 받는 조건의 오프셋을 주기 위해서는 최소한 10um 이상의 오프셋을 주어야만 한다. 즉 오프셋(off set)의 효과를 보기 위해서는 핀이 삽입되는 구멍의 중심과 핀이 관통하여 표면으로 돌출되는 구멍의 중심은 최소한 10um이상 서로 떨어져 있어야만 한다.
본 발명에서 제안한 대로 핀을 기울여서(titling) 강제로 수평 방향의 오프셋(off set)을 주는 경우, 또 하나 고려해야 할 점은 플란자 축(plunger shift)의 마찰력이다. 기존의 구조에서는 발생하지 않는 힘이지만, 본 발명에서 제안하는 구조의 가이드 플레이트에서는 플란자 축이 가이드 플레이트와 닿아서 마찰력이 발생할 수 있기 때문에, 포고 핀의 신축에 따라 플란자가 움직일 때 일정한 크기의 마찰 저항력을 받을 수 있게 된다. 이러한 마찰력을 줄이기 위해서는 플레이트 표면의 수평 방향으로 가해지는 오프셋의 크기를 최소로 하면서 전체 핀이 일정한 방향으로 누울 수 있도록 해야만 한다.
도 6a, 6b는 본 발명에 따른 오프셋(off set)의 적용으로 인한 포고 핀 배열 정확도 향상을 나타내는 평면도 및 단면도이다.
도 6a, 6b는 가이드 플레이트가 하나의 플레이트로 구성되었을 때, 본 발명에 따른 오프셋(off set)의 적용으로 인한 포고 핀 배열 정확도 향상을 나타내는 평면도 및 단면도이다. 미세 구멍으로 가이드 플레이트를 관통할 때, 처음부터 드릴의 삽입 각도를 일정하게 기울여서(tilting) 관통구를 형성하는 구조이다. 이러한 구조를 형성하기 위해서는 가이드 플레이트를 원하는 각도 θ°만큼 기울여서 드릴 가공을 해야 한다. 기울어진 관통구 내부에 위치한 포고 핀은 자연스럽게 한 방향으로 모든 포고 핀이 기울어지게 되며, 포고 핀에 예압(pre-load)을 인가하면, 포고 핀은 모두 한 방향으로 기울어져 미세구멍 내에서 기울어진 상태로 고정되게 된다.
상기 도 6a, 6b의 구조에서 주목해야 할 점은 가이드 플레이트를 관통하는 미세 구멍의 중심점이다. 가이드 플레이트 하부에 구성되어 포고 핀이 삽입되는 미세 구멍이 가지는 구멍의 중심점과 가이드 플레이트 상부의 구성되어 하부에서 삽입된 포고 핀의 돌출되는 미세 구멍이 가지는 구멍의 중심점은 모든 미세 관통구에서 한 방향으로 일정한 크기의 오프셋(off set)을 가지며, 이러한 수평 방향의 오프셋으로 인해 포고 핀이 편심을 가지면서 미세 구멍의 한 쪽 벽면으로 일정하게 밀리게 되는 것이다.
상기 가이드 플레이트의 포고 핀이 돌출되는 쪽에서 보았을 때, 인서트 되는 구멍의 중심점에 대해 돌출되는 구멍의 중심점이 멀어진 방향 쪽으로, 가이드 플레이트에서 돌출되는 포고 핀이 돌출되는 구멍의 한 쪽 벽면에 근접하게 붙어서 돌출되는 형태를 가지게 된다.
상기 오프셋에 의해서 포고 핀의 플란자가 미세 구멍의 한 쪽으로 쏠림에 따라 포고 핀의 플란자는 더 이상 미세 구멍 안에서 랜덤(random)한 방향으로 흔들리지 않게 되고, 포고 핀의 플란자 팁들이 형성하는 배열(array)은 포고 핀이 돌출되는 미세 구멍들이 형성하는 배열(array)와 동일하게 형성된다. 즉 상기 오프셋이 적용된 가이드 플레이트는 기존 가이드 플레이트 구조에서는 피할 수 없이 동반되던 공차를 없애는 효과를 발휘하게 되어 보다 정확한 포고 핀 정렬(array)를 구현할 수 있게 되는 것이다.
이렇게 포고 핀이 편심의 방향으로 힘을 받게 됨에 따라 플란자 축(plunger shift)를 감싸고 있는 스프링이 전체적으로 휘게 되면서 플란자 축과 더욱 많은 면적을 접촉하게 되는데, 이렇게 됨에 따라 전류는 스프링 보다는 플란자 축을 따라서 흐르게 된다. 즉 오프셋을 주면 포고 핀이 위치 정확도가 향상되면서 동시에 포고 핀의 적기적 특성도 향상되는 효과를 볼 수 있다.
도 7a, 7b는 본 발명에 따른 오프셋(off set)이 적용으로 인한 배열 정확도 향상을 나타내는 평면도 및 단면도이다.
도 7a, 7b는 가이드 플레이트가 두 개의 플레이트로 구성되었을 때, 본 발명에 따른 오프셋(off set)이 적용으로 인한 포고 핀 배열 정확도 향상을 나타내는 평면도 및 단면도이다. 이 구조에서도 전체 가이드 플레이트로 봐서 포고 핀이 삽입되는 하부의 미세 구멍의 중심점과 가이드 플레이트를 관통하여 포고 핀이 돌출되는 상부의 미세 구멍 중심점은 서로 일정한 크기의 오프셋(off set)을 가진다. 그리고 앞의 도 6과 마찬가지로 수평 방향의 오프셋으로 인해 포고 핀이 편심을 받으면서 미세 구멍의 한 쪽 벽면으로 포고 핀들의 플란자가 일정하게 쏠리게 된다.
도 7의 구조에서는 도 6과 달리 포고 핀의 삽입에서 문제가 발생할 수 있다. 즉, 상판에 형성된 미세 구멍과 하판에 형성된 미세 구멍의 중심이 일치하지 않으며, 상판과 하판 사이에 공간이 있으므로, 하판에서 삽입된 핀이 상판의 미세 구멍에 잘 들어가지 않으며, 심한 경우에는 상판에서 특정 포고 핀이 들어 가야할 미세 구멍 옆의 다른 미세 구멍으로 들어가 버리는 경우도 발생할 수도 있다. 이러한 문제점을 해결하기 위해서는 인위적인 오프셋(off set)이 제로(zero)인 접합공(align hall)을 이용하여 수평 방향의 오프셋을 가하지 않은 상태에서 포고 핀을 삽입하고, 전체 포고 핀의 삽입이 끝나는 시점에 일정한 크기의 오프 셋을 줄 수 있는 다른 접합공(align hall)을 이용하여 수평 방향의 오프 셋을 인가하는 것이 바람직하다.
포고 핀을 가이드 플레이트에 삽입(insert)하는 단계에서는 가이드 플레이트의 상하면이 서로 바뀔 수 있도록 플레이트를 뒤집어 놓고 오프셋이 없는 상태에서 위에서 아래로 핀을 삽입한 후에, 오프셋을 주어서 포고 핀들이 미세 구멍의 한 쪽으로 방향으로 일정하게 쏠리게 하는 것이 바람직하다.
도 8은 포고 핀의 삽입을 위한 결합공(align hall)과 포고 핀 삽입 후 오프셋 인가를 위한 별도의 결합공(align hall)을 가지는 가이드 플레이트 상부 면의 평면도이다.
도 8은 오프셋 크기에 따른 결합공(align hall)의 조합을 복수로 형성하여, 필요에 따라 오프셋의 크기를 조정할 수 있게 한 구조를 보여 주고 있다. 경우에 따라 오프셋의 크기나 방향을 조정하기 위해서 하나의 가이드 플레이트에 다양한 오프 셋에 해당하는 복수의 접합공을 형성할 수도 있다. 특히 하나의 가이드 플레이트에서 포고 핀의 위치에 따라 두 종류 이상의 오프 셋을 줄 수도 있는데, 이러한 경우에 각각의 오프셋에 해당하는 접합공(align hall)을 두면 포고 핀의 삽입과 가이드 플레이트의 조립 공정이 매우 편리해 질 수 있다.
도 8의 가이드 플레이트 네 모서리에는 가이드 플레이트를 공간변형기(space transformer)나 PCB(printed circuit board) 등에 기구적으로 부착할 수 있도록 관통구가 형성되어 있다. 상기 관통 구멍과 볼트 등을 이용하여 가이드 플레이트를 기구적으로 고정할 수 있다. 상기 기구적 고정용 관통 구멍은 앞서 설명된 개선된 미세 관통 구멍과는 달리 가이드 플레이트의 표면에서 수직한 방향으로 형성된다. 따라서 가이드 플레이트에 삽입된 포고 핀은 가이드 플레이트 표면에 대해서 수직에서 조금 기울어진(tilting) 상태이나, 가이드 플레이트를 고정하는 볼트 등은 가이드 플레이트를 수직으로 관통하게 된다.
도 9는 오프셋 인가를 통한 피치 축소용 핀 정렬(array)을 나타내는 평면도 및 단면도이다.
근접한 두 미세 구멍에서 서로 대칭이 되도록 오프셋(off set)을 양쪽 방향으로 주는 경우에,
가이드 플레이트를 통과하여 돌출되는 포고 핀의 팁(tip)은 서로 가까워져서 미세 구멍보다 좁은 피치(93)을 갖게 된다. 반대로 포고 핀이 삽입되는 구멍이 있는 가이드 플레이트 표면에서는 삽입이 덜되어 표면에 돌출되는 포고 핀의 팁(tip)들이 서로 멀어지게 되어 넓은 피치(94)를 형성하게 된다. 이러한 구조를 활용함으로써 포고 핀을 수직으로 세울 때는 포고 핀의 굵기가 너무 굵어서 대응하지 못하는 협 피치(fine pitch)에 대응할 수 있는 포고 핀 팁(tip)의 배열(array)을 만들 수 있게 된다.
또한 가이드 플레이트의 하부에서는 피치가 넓어져서 공간 변형기가 협 피치를 대응해야하는 부담을 덜게 된다. 즉, 가이드 플레이트가 일부 공간 변형기의 역할을 하게 되는 것이다. 아래로 돌출되는 핀의 길이가 길면 길수록, 편심 각도가 크면 클수록 이러한 협 피치 대응에는 더욱 유리해 진다.
이러한 가이드 플레이트의 구조는 오프셋을 이용하여 협 피치(fine pitch)를 만듬과 동시에 편심으로 인해서 포고 핀의 위치 정밀도가 향상되므로, 포고 핀을 이용한 협 피치 대응 기술로서 가치가 매우 높다고 할 수 있다.
이 때 주의 해야만 할 점은 미세 관통구의 배열 위치를 정확히 계산해야 한다는 것이다. 앞서 모든 미세 구멍에서 핀들이 한 쪽 방향으로 일정하게 쏠리는 경우에는 핀 간 간격은 변화가 없었으므로 기본적으로 미세 구멍이 가지는 배열 그대로를 포고 핀의 배열이 가지게 된다. 그러나 도 9에서와 같이 미세 구멍들이 서로 다른 수평 방향으로 오프셋을 가지게 되는 경우, 포고 핀의 플란자 팁 (plunger tip)이 형성하는 배열(array)은 미세 구멍들의 배열과는 상당한 차이를 가지게 된다. 따라서 협 피치를 위해서 두 방향 이상의 오프셋을 가지는 구조에서는 플란자 팁들이 모두 원하는 위치에 올 수 있도록 사전에 오프셋 크기와 플란자 돌출 길이 등을 모두 고려해서 미세 구멍의 위치를 정확히 계산해서 미세 구멍을 뚫어야만 한다.
도 10a, 10b는 포고 핀의 삽입 구멍은 2줄로 배열하고 포고 핀의 돌출 구멍은 1줄로 배열하여 협 피치의 한 줄 접촉 배열(array)을 형성한 구조의 평면도와 단면도이다. 이 같은 방법을 활용하면 구현 가능한 피치는 오프셋이 없을 때와 비교해서 절반으로 줄어 들게 된다.
도 11는 포고 핀의 삽입 구멍은 4줄로 배열하고 포고 핀의 돌출 구멍은 1줄로 배열하여 협 피치의 한 줄 접촉 배열(array)을 형성한 구조의 평면도이다. 도 10의 개념을 확장시킴으로서 더욱 밀집도가 더욱 높은 선 배열을 구현할 수 있는 방법이다.
동일한 방법을 확장하여 1차원인 선 배열 뿐만 아니라 2차원 평면으로 배열된 포고 핀의 배열(array)에서도 매우 미소한(fine) 핀 간 최소 피치를 구현할 수 있다.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
11: 플란자 축 (plunger shift)
12: 플란자 끝 단 (plunger tip)
13: 스프링 (spring)
21: 포고 핀 (pogo pin)
22: 공간 변형기 (space transformer)
23: 테스터 (tester)
24: 웨이퍼 등의 피검사체 (wafer, device)
31: 가이드 플레이트 (guide plate)
32: 가이드 플레이트의 상부면 미세 구멍 (micro-hall at upper surface of guide plate)
33: 가이드 플레이트의 하부면 미세 구멍 (micro-hall at down surface of guide plate)
34: 가이드 플레이트의 상부면 미세 구멍 중심 (center of micro-hall at upper surface)
35: 가이드 플레이트의 하부면 미세 구멍 중심 (center of micro-hall at down surface)
41: 설계 피치 (designed pitch)
42: 축소된 피치 (reduced pitch; smaller than designed value)
43: 증가된 피치 (expanded pitch; larger than designed value)
51: 포고 핀에 인가된 힘 (force vector induced to pogo pin)
52: 수직 방향의 힘 벡터 (force vector to vertical direction)
53: 수평 방향의 힘 벡터 (force vector to horizontal direction)
54: 기울어진 편심 각도 (tilting angle (θ))
71: 상부 가이드 플레이트 (upper guide plate)
72: 하부 가이드 플레이트 (lower guide plate)
81, 82: 포고 핀 삽입을 위한 접합공 (a set of align halls for pogo pin insert)
83, 84: 작은 값의 오프셋을 위한 접합공 (a set of align halls for small off-set)
85, 86: 큰 값의 오프셋을 위한 접합공 (a set of align halls for large off-set)
87: 가이드 플레이트 고정을 위한 관통 구멍 (halls for guide plate attachment)
91: 가이드 플레이트를 통과하여 돌출된 포고 핀의 끝 단(tip) (upper tip of pogo pin)
92: 가이드 플레이트에 인서트 되는 쪽의 포고 핀의 끝 단(tip) (lower tip of pogo pin)
93: 가이드 플레이트를 통과하여 돌출된 포고 핀 팁의 정렬 피치(pitch) (upper pitch of pogo pin tip array)
94: 가이드 플레이트에 인서트 되는 쪽의 포고 핀 팁의 정렬 피치(pitch) (lower pitch of pogo pin tip array)

Claims (5)

  1. 웨이퍼 위에 형성된 반도체 소자에 직접 접촉하여 반도체 소자의 전기적 특성을 검사하는 프로브 카드(probe card)에 있어서:

    스프링(spring)(13)과 플란자(plunger)(11)로 이루어진 다수의 포고 핀(pogo pin)(21)과;

    상기 포고 핀의 길이보다 얇은 두께를 가지며, 상기 포고 핀들이 수직으로 삽입되어 위치할 수 있는 다수의 관통 구멍(32, 33)이 형성된 가이드 플레이트(guide plate)(31)를 포함하며,

    상기 가이드 플레이트 표면의 수직 방향에서 보았을 때, 포고 핀이 삽입되는 쪽의 구멍들의 중심점(34)과 반대 편 포고 핀이 돌출되는 쪽의 구멍들의 중심점(35)이 서로 동일한 위치에 일치되어 있지 않고, 서로 최소 10um이상의 일정한 위치 편차가 있는 것을 특징으로 하는 프로브 카드.
  2. 제 1 항에 있어서,

    상기 가이드 플레이트가 두 장 이상의 판을 겹쳐서 만들어진 구조이며,
    상기 두 장 이상의 판들을 서로 겹쳐서 일체화 할 때, 각 판에 형성된 관통 구멍들이 서로 정확한 위치에 정열(align)될 수 있도록 각 판에 하나 이상의 접합공(align hall)이 형성되어 있는 프로브 카드.
  3. 제 1 항에 있어서,

    가이드 플레이트에 형성된 구멍으로 돌출된 포고 핀들이 각각의 구멍 내에서 랜덤(random)하게 위치하지 않고, 구멍 내에서 일정한 방향으로 밀려서 동일한 편심을 가지고 위치하는 것을 특징으로 하는 프로브 카드.
  4. 제 1 항에 있어서,

    상기 가이드 플레이트 표면의 수직 방향에서 보았을 때, 포고 핀이 삽입되는 쪽의 구멍들 간의 최소 거리(minimum pitch)가 반대 편 포고 핀이 돌출되는 쪽의 구멍들 간의 최소 거리(minimum pitch)보다 최소 10um이상 더 큰 것을 특징으로 하는 프로브 카드.
  5. 삭제
KR1020130000447A 2013-01-03 2013-01-03 포고 핀과 가이드 플레이트가 포함된 프로브 카드 KR101320232B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130000447A KR101320232B1 (ko) 2013-01-03 2013-01-03 포고 핀과 가이드 플레이트가 포함된 프로브 카드

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130000447A KR101320232B1 (ko) 2013-01-03 2013-01-03 포고 핀과 가이드 플레이트가 포함된 프로브 카드

Publications (1)

Publication Number Publication Date
KR101320232B1 true KR101320232B1 (ko) 2013-10-21

Family

ID=49638884

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130000447A KR101320232B1 (ko) 2013-01-03 2013-01-03 포고 핀과 가이드 플레이트가 포함된 프로브 카드

Country Status (1)

Country Link
KR (1) KR101320232B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101782600B1 (ko) * 2016-02-02 2017-10-23 (주)티에스이 반도체 패키지 테스트 장치
KR20220041716A (ko) * 2020-09-25 2022-04-01 에세, 아이엔씨. 이중 각도 공동을 갖는 집적 회로 디바이스 테스트 툴링

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008026248A (ja) 2006-07-25 2008-02-07 Japan Electronic Materials Corp プローブ、このプローブを用いたプローブユニット、このプローブユニットを用いたプローブカード及びプローブユニットの製造方法
KR20110024267A (ko) * 2009-09-01 2011-03-09 주식회사 엔티에스 프로브 핀
KR20120082734A (ko) * 2011-01-14 2012-07-24 리노공업주식회사 프로브
KR20120127083A (ko) * 2011-05-13 2012-11-21 리노공업주식회사 프로브 및 그 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008026248A (ja) 2006-07-25 2008-02-07 Japan Electronic Materials Corp プローブ、このプローブを用いたプローブユニット、このプローブユニットを用いたプローブカード及びプローブユニットの製造方法
KR20110024267A (ko) * 2009-09-01 2011-03-09 주식회사 엔티에스 프로브 핀
KR20120082734A (ko) * 2011-01-14 2012-07-24 리노공업주식회사 프로브
KR20120127083A (ko) * 2011-05-13 2012-11-21 리노공업주식회사 프로브 및 그 제조방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101782600B1 (ko) * 2016-02-02 2017-10-23 (주)티에스이 반도체 패키지 테스트 장치
KR20220041716A (ko) * 2020-09-25 2022-04-01 에세, 아이엔씨. 이중 각도 공동을 갖는 집적 회로 디바이스 테스트 툴링
KR102591452B1 (ko) 2020-09-25 2023-10-18 에세, 아이엔씨. 이중 각도 공동을 갖는 집적 회로 디바이스 테스트 툴링

Similar Documents

Publication Publication Date Title
TWI585416B (zh) 接觸測試裝置
CN105629150B (zh) 接触检查装置
CN108539468B (zh) 电触头及电连接装置
KR100920777B1 (ko) 프로브 카드
TW200809230A (en) Mechanism for adjusting the parallelness of a probe card
US7119561B2 (en) Electrical connecting apparatus
JP2018200289A (ja) 電気的接続装置
EP1742073A1 (en) Electric connecting device
KR101320232B1 (ko) 포고 핀과 가이드 플레이트가 포함된 프로브 카드
CN111751583B (zh) 探针头及探针卡
US11067601B2 (en) High accuracy electrical test interconnection device and method for electrical circuit board testing
CN110392839B (zh) 电连接装置
KR101662951B1 (ko) 푸쉬 플레이트가 있는 프로브 카드
US7170306B2 (en) Connecting a probe card and an interposer using a compliant connector
KR102283282B1 (ko) 정렬효율이 향상된 수직형 프로브 카드
CN111239449B (zh) 探针卡装置及其探针座
KR101168289B1 (ko) 프로브 카드용 니들 구조
KR20090073747A (ko) 프로브 유닛 및 프로브 카드
US20180149675A1 (en) Probe card for testing semiconductor wafers
US9933479B2 (en) Multi-die interface for semiconductor testing and method of manufacturing same
CN220650725U (zh) 一种阻值测试探针夹具
US11085950B2 (en) Interface apparatus for semiconductor testing
KR100873728B1 (ko) 반도체 디바이스 테스트 시스템의 커넥팅 장치
US20180358323A1 (en) Pressing solder bumps to match probe profile during wafer level testing
JP2023507914A (ja) 自動検査装置のプローブカードパッド配置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170912

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180723

Year of fee payment: 6