KR20170089443A - 회로기판용 더스트 프리 캐비티 제조방법 - Google Patents

회로기판용 더스트 프리 캐비티 제조방법 Download PDF

Info

Publication number
KR20170089443A
KR20170089443A KR1020160009105A KR20160009105A KR20170089443A KR 20170089443 A KR20170089443 A KR 20170089443A KR 1020160009105 A KR1020160009105 A KR 1020160009105A KR 20160009105 A KR20160009105 A KR 20160009105A KR 20170089443 A KR20170089443 A KR 20170089443A
Authority
KR
South Korea
Prior art keywords
substrate
cavity
slot
manufacturing
circuit board
Prior art date
Application number
KR1020160009105A
Other languages
English (en)
Other versions
KR101785471B1 (ko
Inventor
이충식
황정호
윤기호
신윤철
Original Assignee
대덕지디에스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 대덕지디에스 주식회사 filed Critical 대덕지디에스 주식회사
Priority to KR1020160009105A priority Critical patent/KR101785471B1/ko
Publication of KR20170089443A publication Critical patent/KR20170089443A/ko
Application granted granted Critical
Publication of KR101785471B1 publication Critical patent/KR101785471B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits

Abstract

본 발명은 회로기판의 캐비티 제작 단계에 레진(resin), 필러(filler) 등의 이물질이 캐비티 내벽에 잔존하고 있다가 후속 공정에서 더스트(dust)로 작용하여 흑점 불량 등을 일으키는 것을 방지하는 회로기판 제조방법에 관한 것이다. 본 발명은 캐비티 제작과정 중에 발생하는 더스트를 원천 차단하기 위하여 캐비티 내벽에 도금피막을 입히는 것을 특징으로 한다.

Description

회로기판용 더스트 프리 캐비티 제조방법{METHOD OF MANUFACTURING A DUST-FREE CAVITY FOR PRINTED CIRCUIT BOARD}
본 발명은 인쇄회로기판(PCB; Printed Ciruit Board) 제조방법에 관한 것으로서, 특히 반도체 칩 또는 기타 부품을 실장하기 위한 캐비티(cavity) 제조 방법에 관한 것이다. 보다 상세하게는, 회로기판의 캐비티 제작 단계에 레진(resin), 필러(filler) 등의 이물질이 캐비티 내벽에 잔존하고 있다가 후속 공정에서 더스트(dust)로 작용하여 흑점 불량 등을 일으키는 것을 방지하는 회로기판 제조방법에 관한 것이다.
최근 전자제품 구성부품의 경박단소화와 시스템집적기술의 집약화가 요구되고 있다. 이와 같은 요구에 부응하기 위하여, 반도체용 패키지 기판의 캐비티 내에 반도체 또는 부품을 삽입 조립하여 부품의 최종 두께를 박판화 하고, 회로 길이를 축소시켜 신호전달 속도를 높이고, 방열효과도 개선함과 동시에, 회로집적도도 증가시킬 수 있는 캐비티형 기판제조 공법의 개발이 요구되고 있다.
종래기술은 동박과 프리프레그 등 레진이 반복 적층 된 기판에 대해 드릴공정을 실시해서 캐비티를 형성하는데, 캐비티 제작단계에서 발생하는 더스트(dust) 들이 캐비티 내벽에 들러붙어 있다가, 후속 공정에서 주요 소자 또는 회로에 옮겨 붙어 불량을 유발하는 경우가 있다.
도1은 종래기술에 따라 캐비티 제작 단계에 레진(resin), 필러(filler) 등의 이물질이 캐비티 내벽에 잔존하고 있다가 후속 공정에서 더스트(dust)로 작용하여 흑점 불량 등을 일으키는 것을 나타낸 도면이다. 특히, 이미지 센서를 탑재한 캐비티 기판의 경우 레진 또는 필러 등 이물질(dust)들이 카메라 렌즈에 들러붙는 경우 흑점 불량으로 이어지게 된다.
1. 대한민국 특허 제10-1304359호. 2. 대한민국 특허 제10-1233642호. 3. 대한민국 특허 제10-063385호.
본 발명의 목적은 캐비티 제작 단계에 레진(resin), 필러(filler) 등의 이물질이 캐비티 내벽에 잔존하고 있다가 후속 공정에서 더스트(dust)로 작용하는 것을 방지한 회로기판 제조공법을 제공하는 데 있다.
본 발명의 제1 실시예는, 회로기판을 제조하는 방법에 있어서, (a) 동박과 절연층으로 적층된 기판에 대해 기판 단면 상하를 관통하는 슬롯을 가공하는 단계; (b) 동도금을 실시해서 기판 전면과 슬롯 내벽면에 동도금 피막을 형성하고 외층에 회로패턴을 전사하여 회로를 형성하는 단계; (c) 솔더레지스트를 인쇄함으로써 보호피막을 형성하고 노출된 동(Cu) 표면 위에 피니시처리 피막을 형성하는 단계; (d) 상기 단계 (c) 결과 기판의 하부면에 접착부재를 부착하는 단계; (e) 레이저 가공을 통해 상기 슬롯 내부영역의 구조물을 제거함으로써 캐비티를 형성하는 단계; 및 (f) 상기 단계 (e) 결과 구조물 하부면에 보강재를 부착하는 단계를 포함하는 회로기판 제조방법을 제공한다.
본 발명의 제2 실시예는 회로기판을 제조하는 방법에 있어서, (a) 동박과 절연층으로 적층된 기판에 대해 기판 단면 상하를 관통하되, 기판의 특정 레이어까지 슬롯을 가공하는 단계; (b) 동도금을 실시해서 기판 전면과 슬롯 내벽면에 동도금 피막을 형성하는 단계; (c) 상기 슬롯 내부영역의 구조물을 제거함으로써 캐비티를 형성하는 단계; 및 (d) 솔더레지스트를 인쇄함으로써 보호피막을 형성하고 노출된 동(Cu) 표면 위에 피니시처리 피막을 형성하는 단계를 포함하는 회로기판 제조방법을 제공한다.
본 발명은 캐비티 내벽을 동도금 피막으로 피복함으로써 레진 또는 필러 등 이물질이 더스트로 작용하는 것을 원천적으로 차단하므로, 흑점 불량 등을 일으키는 것을 방지할 수 있다.
도1은 종래기술에 따라 캐비티 제작 단계에 레진(resin), 필러(filler) 등의 이물질이 캐비티 내벽에 잔존하고 있다가 후속 공정에서 더스트(dust)로 작용하여 흑점 불량 등을 일으키는 것을 나타낸 도면.
도2a 내지 도2f는 본 발명의 제1 실시예에 따른 회로기판 제조방법을 나타낸 도면.
도3a 내지 도3d는 본 발명의 제2 실시예에 따른 회로기판 제조방법을 나타낸 도면.
본 발명은 캐비티 제작과정 중에 발생하는 더스트를 원천 차단하기 위하여 캐비티 내벽에 도금피막을 입히는 것을 특징으로 한다.
이하, 첨부도면 도2 및 도3을 참조해서 본 발명을 상세히 설명하기로 한다. 도2a 내지 도2f는 본 발명의 제1 실시예에 따른 회로기판 제조방법을 나타낸 도면이다.
도2a를 참조하면, 프리프레그 등 레진 절연층과 동박을 반복 적층해서 빌드업 기판을 제작한 후 기판(100)의 단면을 상하로 관통하는 슬롯(110)을 제작한다. 슬롯(110) 제작은 레이저 드릴 또는 라우터를 사용해서 할 수 있다.
도2b를 참조하면, 기판 전면에 동도금을 실시해서 슬롯의 내벽에도 동으로 피막(120)을 형성한 후, 사진, 현상, 식각 등 이미지 프로세스를 진행해서 외층에 회로를 형성한다.
도2c를 참조하면, 외층에 솔더레지스트(PSR) 등으로 보호피막(130)을 인쇄한 후, 금도금 또는 OSP 처리 등 피니시처리를 진행해서 표면이 노출된 동박 위에 피니시 처리 피막(140)을 형성한다.
도2d를 참조하면, 기판의 하부에 접착제 또는 접착필름 등과 같은 접착부재(150)를 부착한다. 이어서, 도2e를 참조하면 레이저 가공을 통해 슬롯 가공부의 접착제를 제거하고 PCB에 캐비티가 구현될 부위를 관통한다.
도2f를 참조하면, 기판의 하부면 접착부재(150) 아래에 보강재(190)를 부착하여 캐비티 형상을 완성한다. 본 발명에 따른 보강재(190)의 양호한 실시예로서, SUS 또는 메탈 계열의 자재를 사용할 수 있다.
도3a 내지 도3f는 본 발명의 제2 실시예에 따른 회로기판 제조방법을 나타낸 도면이다. 도3a를 참조하면, 프리프레그 등 레진 절연층과 동박을 반복 적층해서 빌드업 기판을 제작한 후, 기판(200)의 단면을 상하로 관통하는 슬롯(210)을 제작하되, 빌드업 기판(210)의 일부분까지만을 관통하도록 슬롯(210)을 제작한다.
도3a에 상세히 도시하지는 않았지만, 본 발명의 양호한 실시예로서 슬롯(210)은 기판 내부 동박 층까지 가공되어 제작되며, 내부 동박 층 위에는 릴리스 필름이 피복되는 것이 바람직하다.
도3b를 참조하면, 슬롯(210)이 제작되어 있는 상태에서 기판 전면에 대해 동도금을 진행해서 동도금 피막(220)을 형성하고, 사진, 현상, 식각 등 이미지 프로세스를 진행해서 외층에 회로를 형성한다.
도3c를 참조하면, 남아있는 아일랜드(220)를 제거함으로써 캐비티(230)를 형성한다. 도3d를 참조하면, 최종적으로 PSR과 같은 보호피막(240)을 인쇄하고 금도금 또는 OSP 피니시 처리하여 피니시처리 피막을 형성한다.
본 발명의 제1 실시예 및 제2 실시예에 따르면, 캐비티 내벽에 동도금 피막(120, 220)이 형성되므로, 내벽에 레진 또는 필러에 의한 더스트가 발생하는 것을 원천적으로 차단하는 효과가 있다.
전술한 내용은 후술할 발명의 특허 청구 범위를 더욱 잘 이해할 수 있도록 본 발명의 특징과 기술적 장점을 다소 폭넓게 개선하였다. 본 발명의 특허 청구 범위를 구성하는 부가적인 특징과 장점들이 이하에서 상술될 것이다. 개시된 본 발명의 개념과 특정 실시예는 본 발명과 유사 목적을 수행하기 위한 다른 구조의 설계나 수정의 기본으로서 즉시 사용될 수 있음이 당해 기술 분야의 숙련된 사람들에 의해 인식되어야 한다.
또한, 본 발명에서 개시된 발명 개념과 실시예가 본 발명의 동일 목적을 수행하기 위하여 다른 구조로 수정하거나 설계하기 위한 기초로서 당해 기술 분야의 숙련된 사람들에 의해 사용될 수 있을 것이다. 또한, 당해 기술 분야의 숙련된 사람에 의한 그와 같은 수정 또는 변경된 등가 구조는 특허 청구 범위에서 기술한 발명의 사상이나 범위를 벗어나지 않는 한도 내에서 다양한 진화, 치환 및 변경이 가능하다.
본 발명은 캐비티 내벽을 동도금 피막으로 피복함으로써 레진 또는 필러 등 이물질이 더스트로 작용하는 것을 원천적으로 차단하므로, 흑점 불량 등을 일으키는 것을 방지할 수 있다.

Claims (2)

  1. 회로기판을 제조하는 방법에 있어서,
    (a) 동박과 절연층으로 적층된 기판에 대해 기판 단면 상하를 관통하는 슬롯을 가공하는 단계;
    (b) 동도금을 실시해서 기판 전면과 슬롯 내벽면에 동도금 피막을 형성하고 외층에 회로패턴을 전사하여 회로를 형성하는 단계;
    (c) 솔더레지스트를 인쇄함으로써 보호피막을 형성하고 노출된 동(Cu) 표면 위에 피니시처리 피막을 형성하는 단계;
    (d) 상기 단계 (c) 결과 기판의 하부면에 접착부재를 부착하는 단계;
    (e) 레이저 가공을 통해 상기 슬롯 내부영역의 구조물을 제거함으로써 캐비티를 형성하는 단계; 및
    (f) 상기 단계 (e) 결과 구조물 하부면에 보강재를 부착하는 단계
    를 포함하는 회로기판 제조방법.
  2. 회로기판을 제조하는 방법에 있어서,
    (a) 동박과 절연층으로 적층된 기판에 대해 기판 단면 상하를 관통하되, 기판의 특정 레이어까지 슬롯을 가공하는 단계;
    (b) 동도금을 실시해서 기판 전면과 슬롯 내벽면에 동도금 피막을 형성하는 단계;
    (c) 상기 슬롯 내부영역의 구조물을 제거함으로써 캐비티를 형성하는 단계; 및
    (d) 솔더레지스트를 인쇄함으로써 보호피막을 형성하고 노출된 동(Cu) 표면 위에 피니시처리 피막을 형성하는 단계;
    를 포함하는 회로기판 제조방법.
KR1020160009105A 2016-01-26 2016-01-26 회로기판용 더스트 프리 캐비티 제조방법 KR101785471B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160009105A KR101785471B1 (ko) 2016-01-26 2016-01-26 회로기판용 더스트 프리 캐비티 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160009105A KR101785471B1 (ko) 2016-01-26 2016-01-26 회로기판용 더스트 프리 캐비티 제조방법

Publications (2)

Publication Number Publication Date
KR20170089443A true KR20170089443A (ko) 2017-08-04
KR101785471B1 KR101785471B1 (ko) 2017-10-16

Family

ID=59654321

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160009105A KR101785471B1 (ko) 2016-01-26 2016-01-26 회로기판용 더스트 프리 캐비티 제조방법

Country Status (1)

Country Link
KR (1) KR101785471B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220000461A (ko) 2020-06-26 2022-01-04 대덕전자 주식회사 양면 실장용 회로기판 및 제조방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3015080B2 (ja) * 1990-08-14 2000-02-28 松下電工株式会社 表示灯付きスイッチ
JP4717316B2 (ja) * 2002-10-08 2011-07-06 大日本印刷株式会社 部品内蔵配線板、部品内蔵配線板の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220000461A (ko) 2020-06-26 2022-01-04 대덕전자 주식회사 양면 실장용 회로기판 및 제조방법

Also Published As

Publication number Publication date
KR101785471B1 (ko) 2017-10-16

Similar Documents

Publication Publication Date Title
US10103113B2 (en) Method of manufacturing printed circuit board
JP2007088475A (ja) キャビティを備えた基板製造方法
JP2007088477A (ja) キャビティを備えた基板の製造方法
KR20090096809A (ko) 반도체 부품 내장형 인쇄회로기판 제조 방법
KR20110025250A (ko) 미세 피치의 구리 범프 제조 방법
US9883599B2 (en) Manufacturing method for multi-layer circuit board having cavity
KR20080114052A (ko) 레이저 커팅을 이용한 다층 인쇄회로 기판의 개구부 구현방법 및 그에 의해 제조된 개구부 구현 다층 인쇄회로 기판
JP2007088476A (ja) キャビティを備えた基板の製造方法
KR101785471B1 (ko) 회로기판용 더스트 프리 캐비티 제조방법
US10219383B2 (en) Printed wiring board and method for manufacturing the same
JP2016082163A (ja) プリント配線板
JP2009117699A (ja) 半導体パッケージ用部品及び半導体パッケージ用部品の製造方法
KR101750836B1 (ko) 캐비티 회로기판 제조방법
KR20150024093A (ko) 인쇄회로기판 및 인쇄회로기판 제조 방법
JP2007053235A (ja) 基台及び半導体デバイス
US20150228507A1 (en) Method of manufacturing stacked package
TWI747751B (zh) 具導通孔之電路板線路結構製作方法及所製成的具導通孔之電路板線路結構
JP2005311076A (ja) 多層基板の製造方法
KR101865123B1 (ko) 메탈 포스트를 구비한 회로기판 제조방법 및 그 제조방법에 의해 제조된 회로기판
KR20170081774A (ko) 회로기판 제조방법
JPH11145580A (ja) プリント基板の製造方法
JP2004289109A (ja) レーザ加工方法およびこれに用いるキャリア付金属箔
KR101436827B1 (ko) 인쇄회로기판 및 제조방법
KR100305570B1 (ko) 인쇄회로기판및그제조방법
KR100815322B1 (ko) 인쇄회로기판 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right