KR20170088448A - 반도체 장치 - Google Patents

반도체 장치 Download PDF

Info

Publication number
KR20170088448A
KR20170088448A KR1020177020756A KR20177020756A KR20170088448A KR 20170088448 A KR20170088448 A KR 20170088448A KR 1020177020756 A KR1020177020756 A KR 1020177020756A KR 20177020756 A KR20177020756 A KR 20177020756A KR 20170088448 A KR20170088448 A KR 20170088448A
Authority
KR
South Korea
Prior art keywords
epoxy resin
general formula
semiconductor device
polyimide
semiconductor
Prior art date
Application number
KR1020177020756A
Other languages
English (en)
Inventor
다츠 스즈키
Original Assignee
스미토모 베이클리트 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스미토모 베이클리트 컴퍼니 리미티드 filed Critical 스미토모 베이클리트 컴퍼니 리미티드
Publication of KR20170088448A publication Critical patent/KR20170088448A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/296—Organo-silicon compounds
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08G—MACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G73/00—Macromolecular compounds obtained by reactions forming a linkage containing nitrogen with or without oxygen or carbon in the main chain of the macromolecule, not provided for in groups C08G12/00 - C08G71/00
    • C08G73/06—Polycondensates having nitrogen-containing heterocyclic rings in the main chain of the macromolecule
    • C08G73/10—Polyimides; Polyester-imides; Polyamide-imides; Polyamide acids or similar polyimide precursors
    • C08G73/1046—Polyimides containing oxygen in the form of ether bonds in the main chain
    • C08G73/105—Polyimides containing oxygen in the form of ether bonds in the main chain with oxygen only in the diamino moiety
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08G—MACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G73/00—Macromolecular compounds obtained by reactions forming a linkage containing nitrogen with or without oxygen or carbon in the main chain of the macromolecule, not provided for in groups C08G12/00 - C08G71/00
    • C08G73/06—Polycondensates having nitrogen-containing heterocyclic rings in the main chain of the macromolecule
    • C08G73/10—Polyimides; Polyester-imides; Polyamide-imides; Polyamide acids or similar polyimide precursors
    • C08G73/1057—Polyimides containing other atoms than carbon, hydrogen, nitrogen or oxygen in the main chain
    • C08G73/1064—Polyimides containing other atoms than carbon, hydrogen, nitrogen or oxygen in the main chain containing sulfur
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08G—MACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G73/00—Macromolecular compounds obtained by reactions forming a linkage containing nitrogen with or without oxygen or carbon in the main chain of the macromolecule, not provided for in groups C08G12/00 - C08G71/00
    • C08G73/06—Polycondensates having nitrogen-containing heterocyclic rings in the main chain of the macromolecule
    • C08G73/10—Polyimides; Polyester-imides; Polyamide-imides; Polyamide acids or similar polyimide precursors
    • C08G73/12—Unsaturated polyimide precursors
    • C08G73/124—Unsaturated polyimide precursors the unsaturated precursors containing oxygen in the form of ether bonds in the main chain
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08G—MACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G73/00—Macromolecular compounds obtained by reactions forming a linkage containing nitrogen with or without oxygen or carbon in the main chain of the macromolecule, not provided for in groups C08G12/00 - C08G71/00
    • C08G73/06—Polycondensates having nitrogen-containing heterocyclic rings in the main chain of the macromolecule
    • C08G73/10—Polyimides; Polyester-imides; Polyamide-imides; Polyamide acids or similar polyimide precursors
    • C08G73/12—Unsaturated polyimide precursors
    • C08G73/125—Unsaturated polyimide precursors the unsaturated precursors containing atoms other than carbon, hydrogen, oxygen or nitrogen in the main chain
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08G—MACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G73/00—Macromolecular compounds obtained by reactions forming a linkage containing nitrogen with or without oxygen or carbon in the main chain of the macromolecule, not provided for in groups C08G12/00 - C08G71/00
    • C08G73/06—Polycondensates having nitrogen-containing heterocyclic rings in the main chain of the macromolecule
    • C08G73/10—Polyimides; Polyester-imides; Polyamide-imides; Polyamide acids or similar polyimide precursors
    • C08G73/12—Unsaturated polyimide precursors
    • C08G73/126—Unsaturated polyimide precursors the unsaturated precursors being wholly aromatic
    • C08G73/127—Unsaturated polyimide precursors the unsaturated precursors being wholly aromatic containing oxygen in the form of ether bonds in the main chain
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08K—Use of inorganic or non-macromolecular organic substances as compounding ingredients
    • C08K5/00—Use of organic ingredients
    • C08K5/54—Silicon-containing compounds
    • C08K5/541—Silicon-containing compounds containing oxygen
    • C08K5/5435—Silicon-containing compounds containing oxygen containing oxygen in a ring
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08L—COMPOSITIONS OF MACROMOLECULAR COMPOUNDS
    • C08L61/00—Compositions of condensation polymers of aldehydes or ketones; Compositions of derivatives of such polymers
    • C08L61/04—Condensation polymers of aldehydes or ketones with phenols only
    • C08L61/06—Condensation polymers of aldehydes or ketones with phenols only of aldehydes with phenols
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D179/00—Coating compositions based on macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing nitrogen, with or without oxygen, or carbon only, not provided for in groups C09D161/00 - C09D177/00
    • C09D179/04—Polycondensates having nitrogen-containing heterocyclic rings in the main chain; Polyhydrazides; Polyamide acids or similar polyimide precursors
    • C09D179/08—Polyimides; Polyester-imides; Polyamide-imides; Polyamide acids or similar polyimide precursors
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J163/00—Adhesives based on epoxy resins; Adhesives based on derivatives of epoxy resins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Abstract

본 발명에 의하면, 폴리이미드에 의해 일부 또는 전부가 피복된 반도체 소자를 에폭시 수지(A), 페놀 수지(B), 경화 촉진제(C), 무기충전재(D) 및 일반식 (1) :
Figure pat00027
(1)
(일반식 (1)에 있어서, R1, R2, R3은 탄소수 1 ~ 4의 탄화수소기이고, 서로 동일하거나 상이할 수 있으며, n은 0 ~ 2의 정수이다)
로 표시되는 실란 커플링제(E) 및/또는 그를 가수분해하고 축중합하여 얻어지는 것을 포함하는 반도체 봉지용 에폭시 수지 조성물에 의해 봉지되는 것을 특징으로 하는 반도체 장치가 제공된다.

Description

반도체 장치{SEMICONDUCTOR DEVICE}
본 발명은 반도체 장치에 관한 것이며, 특히, 프린트 배선판이나 금속 리드 프레임의 편면에 폴리이미드에 의해 일부 또는 전부가 피복된 반도체 소자를 탑재하고, 그 탑재면만을 봉지 수지로 봉지하여 얻을 수 있는 영역 실장형(area mounting-type) 반도체 장치에 관한 것이다.
최근의 전자기기의 소형화, 경량화, 고성능화의 시장 동향에 있어서, 반도체 소자의 고집적화가 해마다 진행되고, 또, 반도체 장치의 표면 실장화가 촉진되는 가운데, 신규로 영역 실장형 반도체 장치가 개발되어 종래 구조의 반도체 장치로부터 이행이 시작되고 있다. 반도체 장치의 소형화, 박형화에 따라 반도체 봉지용 에폭시 수지 조성물에 대해서는 더욱 저점도화, 고강도화가 요구되고 있다. 또, 환경 문제로부터 브롬 화합물, 산화안티몬 등의 난연제를 사용하지 않고 반도체 봉지용 에폭시 수지 조성물을 난연화 하는 요구가 증가하고 있다. 또, 반도체 장치를 실장할 때 종래보다 융점이 높은 무연 납땜의 사용이 높아지고 있다. 이 납땜의 적용에 의해 실장 온도를 종래에 비해 약 20℃ 높게 할 필요가 있고 실장 후의 반도체 장치의 신뢰성이 현상에 비해 현저하게 저하되는 문제가 생기고 있다.
영역 실장형 반도체 장치로는 BGA(ball grid array) 및 더욱 소형화를 추구한 CSP(chip scale package) 등이 대표적이지만, 이들은 종래의 QFP(quad flat package), SOP(small outline package) 등으로 대표되는 표면 실장형 반도체 장치로는 한계에 근접하고 있는 다핀화, 고속화에 대한 요구에 대응하기 위해 개발된 것이다. 이러한 영역 실장형 반도체 장치는 BT 수지/구리박 회로 기판(비스말레이미드 트리아진 수지/유리 섬유 기판)으로 대표되는 경질 회로 기판, 또는 폴리이미드 수지 필름/구리박 회로 기판으로 대표되는 플렉시블(flexible) 회로 기판의 편면에 반도체 소자를 탑재하고, 그 반도체 소자 탑재면, 즉 기판의 편면을 에폭시 수지 조성물 등으로 성형·봉지함으로써 얻을 수 있다. 또한, 기판의 반도체 소자 탑재면의 반대면에 납땜 볼을 2차원적으로 병렬로 형성하여 반도체 장치를 실장하는 회로 기판과 접합을 행하는 특징을 가지고 있다. 게다가, 반도체 소자를 탑재하는 기판으로서 상기 유기회로 기판 이외에도 리드 프레임 등의 금속 기판이 개발되고 있다.
이 영역 실장형 반도체 장치는 기판의 반도체 소자 탑재면만을 에폭시 수지 조성물로 봉지하고, 납땜 볼 형성면 측은 봉지하지 않는 편면 봉지의 형태를 취하고 있다. 리드 프레임 등의 금속 기판 등에서는 납땜 볼 형성면에도 수십 ㎛ 정도의 봉지 수지층이 존재하기도 하지만, 반도체 소자 탑재면에는 수백 ㎛ 내지 수 ㎜ 정도의 봉지 수지층이 형성되기 때문에 실질적으로 편면 봉지가 되고 있다.
또, 적외선 리플로우(reflow), 기상 땜납(vapor phase soldering) 및 침지 납땜 등의 수단으로의 납땜 처리에 의해 영역 실장형 반도체 장비의 납땜접합을 하는 경우, 에폭시 수지 조성물의 경화물 및 유기 기판의 흡습 등에 의해 반도체 장치 내부에 존재하는 수분이 고온에서 급격하게 기화하는 것에 의한 응력으로, 유기 기판의 반도체 소자 탑재면과 에폭시 수지 조성물의 경화물의 계면에서 박리가 발생할 수 있다. 따라서, 영역 실장형 반도체 봉지용 에폭시 수지 조성물에 있어서, 내납땜 특성을 만족시키는 기술이 요구되고 있다.
반도체 소자는 봉지 수지와 소자의 응력 완화나 봉지 수지로부터 α선 차단을 위해 소자 표면이 폴리이미드 막으로 피복될 수 있다. 이 때문에 폴리이미드 수지 자체에 감광성을 부여하는 기술이 최근 주목받고 있다. 이러한 감광성을 부여한 폴리이미드 수지를 사용하면 부여하지 않은 폴리이미드 수지와 비교하여 패턴 작성 공정의 간소화가 가능해질 뿐만 아니라, 독성이 강한 에칭 액을 사용하지 않아도 되므로, 안전하고 공해에도 뛰어나서 폴리이미드 수지의 감광성화는 중요한 기술이 될 것으로 기대되고 있다.
한편, 폴리이미드 막과 봉지 수지의 밀착성이 낮다는 문제가 있다. 폴리이미드 막과 봉지 수지의 밀착성이 낮은 이유로는, 폴리이미드 막과 봉지 수지의 화학결합이 약한 것이나, 폴리이미드 막 표면이 평활하기 때문에 앵커 효과(anchoring effect)가 약한 것이 생각되고 있다. 게다가, 감광성을 부여한 폴리이미드 수지에 있어서는 감광성을 부여하기 위한 첨가제 등이 봉지 수지와의 밀착성을 저해하고 있다고도 생각된다.
폴리이미드 막과 봉지 수지의 밀착성을 향상시키는 방법으로서, 예를 들어, 폴리이미드 막의 표면을 플라즈마 처리한 후에 수지 봉지를 하는 방법이 있다. 이것에 의해, 폴리이미드 막의 표면에 요철이 생기고 봉지재와의 밀착력이 높아지며 신뢰성을 향상시킬 수 있는 것이 제안되고 있다(예를 들어, 특허문헌 1 참조). 그러나, 플라즈마 처리에 의한 표면 개질 효과는 지속성이 없고, 플라즈마 처리 후의 시간 경과와 함께 표면 개질 효과가 상실된다고 하는 문제가 있다. 또, 플라즈마 처리라고 하는 공수 증대가 되어 바람직하지 않다.
또, 반도체 소자 윗면을 덮는 커버 막 위에 파쇄 필러를 혼입한 폴리이미드 막을 설치하는 것으로, 반도체 소자 상부 면에 현저한 요철의 거친 표면이 형성되어, 그 결과 폴리이미드 수지의 표면적이 증가하고, 에폭시 수지와의 밀착성이 향상되는 동시에, 요철의 거치상(saw tooth-like) 부분에서의 응력의 분산이 생기는 것으로 크랙의 발생도 방지할 수 있는 것이 제안되고 있다(예를 들어, 특허문헌 2 참조). 그러나, 이 방법에 있어서는 파쇄 필러가 커버 막에 상처를 입힐 우려가 있어 바람직하지 않다. 그 대책으로서 커버 막 위에 폴리이미드 막을 마련하고, 게다가 그 위에 파쇄 필러가 들어간 폴리이미드 막을 설치하는 것도 제안되고 있지만 공수 증대가 되어 바람직하지 않다.
또, 봉지 수지에 폴리이미드계 수지를 용해하는 용제를 미리 첨가함으로써 밀착성을 향상시키고 신뢰성을 향상시키는 것이 제안되고 있다(예를 들어, 특허문헌 3 참조). 그러나, 폴리이미드계 수지를 용해하는 것은 봉지 수지와 소자의 응력완화나 봉지 수지로부터의 α선 차단과 같은 폴리이미드 막의 목적에서 바람직하지 않다.
이와 같은 점에서 에폭시 수지 조성물 자체에 폴리이미드 막과 향상된 밀착성을 갖게 함으로써 반도체 장치의 신뢰성을 향상시키는 요구가 가속적으로 강하게 나타나고 있다.
일본 특개평 08-153833호 공보 일본 특개평 06-204362호 공보 일본 특개평 05-275573호 공보
본 발명은 종래의 배경기술의 문제점을 해결하기 위해 이루어진 것으로서, 그 목적하는 바는 반도체 소자 표면을 피복하는 폴리이미드 막과 봉지 수지의 밀착성이 높고, 내납땜 특성이 뛰어난 반도체 장치를 제공하는 것에 있다.
본 발명자는 폴리이미드에 의해 피복된 반도체 소자를 어떤 특정한 구조를 가진 실란 커플링제를 함유하는 에폭시 수지 조성물을 이용하여 봉지함으로써 상기의 과제를 해결하고, 목적에 맞는 반도체 장치를 얻을 수 있는 것을 발견하여 본 발명에 도달했다.
본 발명에 따르면, 반도체 소자 표면을 피복하는 폴리이미드 막과 봉지 수지의 밀착성이 높고, 내납땜 특성이 뛰어난 반도체 장치를 얻을 수 있으므로 반도체 소자 표면을 피복하는 폴리이미드 막을 가지는 반도체 장치, 특히, 영역 실장형 반도체 장치 등에 대한 적용이 유용하다.
본 발명에 의하면, 폴리이미드에 의해 일부 또는 전부가 피복된 반도체 소자를 에폭시 수지(A), 페놀 수지(B), 경화 촉진제(C), 무기 충전재(D) 및 일반식 (1):
Figure pat00001
(1)
(일반식 (1)에 있어서, R1, R2, R3은 탄소수 1 ~ 4의 탄화수소기이고, 서로 동일하거나 상이할 수 있으며, n은 0 ~ 2의 정수이다)
로 표시되는 실란 커플링제(E) 및/또는 그의 가수분해 축합물을 포함하는 반도체 봉지용 에폭시 수지 조성물에 의해 봉지하여 얻어지는 반도체 장치가 제공된다.
본 발명의 일 실시형태에 따르면, 상기 반도체 장치에 있어서, 상기 실란 커플링제(E) 및/또는 그의 가수분해 축합물은 하기식 (2):
Figure pat00002
(2)
로 표시되는 실란 커플링제 및/또는 그의 가수분해 축합물이다.
본 발명의 일 실시형태에 따르면, 상기 반도체 장치에 있어서, 상기
실란 커플링제(E) 및/또는 그의 가수분해 축합물의 비율이 반도체 봉지용 에폭시 조성물 전체의 0.01 ~ 1.0 중량%이다.
본 발명의 일 실시형태에 따르면, 상기 반도체 장치에 있어서, 상기 에폭시 수지(A)는 일반식 (3):
Figure pat00003
(3)
(일반식 (3)에 있어서, R4 ~ R11은 각각 수소 원자 및 탄소수 1 ~ 4의 알킬기로부터 선택되고 서로 동일거나 상이할 수 있다)
으로 표시되는 에폭시 수지를 포함한다.
본 발명의 일 실시형태에 따르면, 상기 반도체 장치에 있어서, 상기 페놀 수지(B)는 일반식 (4):
Figure pat00004
(4)
(일반식 (4)에 있어서, m은 1 ~ 5의 정수이고, n은 0 ~ 5의 정수이다)
로 표시되는 페놀 수지를 포함한다.
본 발명의 일 실시형태에 따르면, 상기 반도체 장치에 있어서, 상기 폴리이미드는 일반식 (5):
Figure pat00005
(5)
(일반식 (5)에 있어서, R12는 적어도 2개의 탄소 원자를 가진 유기기이고, R13은 적어도 2개의 탄소 원자를 가진 유기기이며, R14 및 R15는 적어도 하나의 이중 결합을 가진 유기기이고, 서로 동일거나 상이할 수 있다)
로 표시되는 폴리이미드 전구체를 탈알코올하여 얻어지는 폴리이미드이다.
본 발명의 일 실시형태에 따르면, 상기 반도체 장치에 있어서, 상기일반식 (5)로 표시되는 폴리이미드 전구체의 R12, R13, R14, R15는 하기식 (6):
Figure pat00006
(6)
으로 표시되는 기이다.
본 발명의 일 실시형태에 따르면, 상기 반도체 장치는 영역 실장형 반도체 장치이며, 상기 반도체 소자의 기판의 편면에 상기 반도체 소자가 탑재되고, 상기 기판의 상기 반도체 소자가 탑재된 면만이 상기 반도체 봉지용 에폭시 수지 조성물로 봉지되어 있는 반도체 장치가 제공된다.
본 발명의 일 실시형태에 따르면, 상기 반도체 장치는 보드-온-칩형 반도체 장치이며, 상기 반도체 장치가 개구부를 가진 기판의 편면에 탑재되고, 상기 기판의 상기 반도체 소자가 탑재된 면 및 상기 개구부가 상기 반도체 봉지용 에폭시 수지 조성물로 봉지되어 있는 반도체 장치가 제공된다.
본 발명에 따르면, 반도체 소자 표면을 피복하는 폴리이미드 막과 봉지 수지의 밀착성이 높고, 내납땜 특성이 뛰어난 반도체 장치를 얻을 수 있다.
본 발명에 따르면, 반도체 소자 표면을 피복하는 폴리이미드 막과 봉지 수지의 밀착성이 높고, 내납땜 특성이 뛰어난 반도체 장치를 얻을 수 있으므로 반도체 소자 표면을 피복하는 폴리이미드 막을 가지는 반도체 장치, 특히, 영역 실장형 반도체 장치 등에 대한 적용이 유용하다.
도 1은 본 발명에 관한 반도체 봉지용 수지 조성물을 이용한 편면 봉지형 반도체 장치의 일례에 대해서 단면 구조를 나타낸 도면이다.
본 발명의 반도체 장치는 폴리이미드에 의해 일부 또는 전부가 피복된 반도체 소자를, 에폭시 수지(A), 페놀 수지(B), 경화 촉진제(C), 무기충전재(D) 및 일반식 (1)로 표시되는 실란 커플링제(E) 및/또는 그를 가수분해하고 축중합하여 얻은 화합물(가수분해 축합물)을 포함하는 반도체 봉지용 에폭시 수지 조성물에 의해 봉지하여 얻을 수 있는 것을 특징으로 한다. 이에 의해, 반도체 소자 표면을 피복하는 폴리이미드 막과 봉지 수지의 밀착성을 높일 수 있고, 특히 영역 실장형 반도체 장치에 있어서 내납땜 특성 등의 고신뢰성을 실현하는 것이 가능해진다고 하는 현저한 효과를 얻을 수 있는 것이다. 이하, 본 발명에 대하여 상세하게 설명한다.
우선, 본 발명의 반도체 장치의 한 구성 요소인 폴리이미드 및 그의 전구체에 대하여 자세히 설명한다. 일반적으로 폴리이미드는 그의 전구체를 탈알코올 또는 탈수함으로써 얻을 수 있다. 또, 폴리이미드는 감광성 폴리이미드와 비감광성 폴리이미드로 분류되어, 감광성 폴리이미드에는 에스테르 결합형 폴리이미드와 이온 결합형 폴리이미드가 있다. 본 발명의 반도체 장치에 이용할 수 있는 폴리이미드는 특별히 한정되는 것은 아니지만, 예를 들어, 폴리이미드 전구체를 주성분으로 하는 감광성 수지 조성물을 탈알코올하여 얻을 수 있는 폴리이미드를 이용할 수 있다. 폴리이미드 전구체로는 특별히 한정되는 것은 아니지만, 예를 들어, 일반식 (5)로 표시되는 폴리이미드 전구체를 이용할 수 있다.
Figure pat00007
(5)
(일반식 (5)에 있어서, R12는 적어도 2개의 탄소 원자를 가진 유기 기이고, R13은 적어도 2개의 탄소 원자를 가진 유기 기이며, R14 및 R15는 적어도 하나의 이중 결합을 가진 유기 기이고, 서로 동일하거나 상이할 수 있다).
일반식 (5)의 R12는 적어도 2개의 탄소 원자를 가진 유기 기이다. R12는 유기 기를 가진 화합물로부터 도입된다. R12가 방향족 환 또는 방향족 헤테로환을 포함하는 기이고, 얻어지는 폴리이미드가 내열성을 가진다. R12의 바람직한 구체적인 예로는 3,3',4,4'-벤조페논 테트라카르복시산 잔기, 피로멜리트산 잔기, 4,4'-옥시디프탈산 잔기 등을 들 수 있으나, 이에 한정되지 않는다. 그 중에서도 폴리이미드의 내열성 면에서 3,3',4,4'-벤조페논 테트라카르복시산 잔기가 바람직하다. 또한 이들의 사용에 있어서는 1 종류 또는 2 종류 이상의 혼합물도 상관없다.
일반식 (5) 중, R13은 적어도 2개의 탄소 원자를 가진 유기 기이다. R13은 유기 기를 가진 화합물로부터 도입된다. R12와 동일하게 얻어지는 폴리이미드의 내열성의 관점에서, R13은 방향족 환 또는 방향족 헤테로환을 함유하는 기인 것이 바람직하다. R13의 바람직한 구체적인 예로는 비스[4-(4-아미노페녹시)페닐]술폰 잔기, 비스[4-(3-아미노페녹시)페닐]술폰 잔기, 4,4'-디아미노디페닐 술폰 잔기, 3,3'-디아미노디페닐 술폰 잔기, 4,4'-비스[4-(4-아미노페녹시)페녹시]디페닐 술폰 잔기, 4,4'-디아미드 디페닐 설파이드 잔기, 4,4'-디아미노디페닐 에테르 잔기 및 p-페닐렌디아민 잔기가 있으나, 이에 한정되지 않는다. 그 중에서도 폴리이미드의 내열성 면에서 비스[4-(4-아미노페녹시)페닐]술폰 잔기가 바람직하다. 또한 이들의 사용에 있어서는 1 종류 또는 2 종류 이상의 혼합물도 상관없다.
일반식 (5) 중, R14, R15는 서로 독립적으로 적어도 하나 이상의 이중결합을 가진 유기 기이며, 바람직하게는 아크릴(메타크릴)기를 1 ~ 3개 가진 감광성 기이다. R14, R15를 도입하기 위한 화합물로는, 예를 들어, 2-히드록시에틸 메타크릴레이트, 2-히드록시에틸 아크릴레이트, 글리시딜 메타크릴레이트, 글리시딜 아크릴레이트, 2-히드록시프로필 메타크릴레이트, 2-히드록시프로필 아크릴레이트, 펜타에리스리톨 트리아크릴레이트, 펜타에리스리톨 트리메타크릴레이트, 펜타에리스리톨 아크릴레이트 디메타크릴레이트, 펜타에리스리톨 디아크릴레이트 메타크릴레이트, 글리세롤 디아크릴레이트, 글리세롤 디메타크릴레이트, 글리세롤 아크릴레이트 메타크릴레이트, 트리메틸올프로판 디아크릴레이트, 1,3-디아크릴로일에틸-5-히드록시에틸이소시아누레이트, 1,3-디메타크릴레이트-5-히드록시에틸이소시아누레이트, 에틸렌 글리콜 변성 펜타에리스리톨 트리아크릴레이트, 프로필렌 글리콜 변성 펜타에리스리톨 트리아크릴레이트, 트리메틸올프로판 디아크릴레이트, 트리메틸올프로판 디메타크릴레이트, 폴리에틸렌 글리콜 변성 메타크릴레이트, 폴리에틸렌 글리콜 변성 아크릴레이트, 폴리프로필렌 글리콜 변성 아크릴레이트 및 폴리프로필렌 글리콜 변성 메타크릴레이트 등을 들 수 있으나 이에 한정되지 않는다. 그 중에서도 반응성 면에서 2-히드록시에틸 메타크릴레이트가 바람직하다. 또한 사용에 있어서는 1 종류 또는 2 종류 이상의 혼합물도 상관없다.
일반식 (5) 중, R12 ~ R15가 이하의 기인 화합물이 바람직하다.
Figure pat00008
(6)
폴리이미드 전구체 (5)의 제조 방법에 대해서는 주지의 기술을 사용할 수 있고, 특별히 한정은 되지 않는다. 폴리이미드의 제조 방법의 일례를 들어 설명하면, 우선, 감광성 기 R14, R15를 도입하기 위한 알코올기를 갖는 화합물을 용매에 용해시키고 여기에 과잉의 산무수물 또는 그의 유도체를 반응시킨다. 이 후, 잔존하는 카르복실기 및 산무수물기에 디아민을 반응시킴으로써 합성할 수 있다. 상기 폴리이미드를 포함하는 감광성 폴리이미드 조성물은 감도, 해상도 등의 리소그래피 특성을 향상시키기 위해 증감제, 개시제, 보존성 향상제, 접착조제, 금지제, 레벨링제, 그 외 각종 충전재를 첨가해도 된다.
본 발명에서의 반도체 소자를 감광성 폴리이미드 조성물로 피복하는 방법에 대해서는 주지의 기술을 사용할 수 있고, 특별히 한정은 되지 않는다. 피복 방법의 일례에 대해 설명하면, 우선, 감광성 폴리이미드 조성물을 적당한 지지체, 예를 들어 실리콘 웨이퍼나 세라믹, 알루미늄 기판 등에 도포한다. 도포 방법으로는 스피너(spinner)를 이용한 회전 도포, 스프레이 코터(coater)를 이용한 분무 도포, 침지, 인쇄, 롤 코팅 등을 사용할 수 있다. 도포 두께는 도포 수단, 조성물의 고형분 농도, 점도에 의해 조절할 수 있지만, 통상 1 ~ 30 ㎛의 범위이다. 다음에 60 ~ 80℃의 저온에서 프리 베이킹(pre baking)하여 도막을 건조하고, 원하는 패턴 형상에 화학선을 조사한다. 화학선으로는 X선, 전자선, 자외선, 가시광선 등을 사용할 수 있지만, 200 ~ 500 ㎚ 파장인 것이 바람직하다. 그 다음, 미조사부를 현상액에서 용해 제거함으로써 릴리프 패턴을 얻는다. 현상액은 N-메틸-2-피롤리돈, N,N-디메틸아세트아미드, N,N-디메틸포름아미드 등이나, 메탄올, 자일렌, 이소프로필알코올, 물, 및 알칼리 수용액 등을 단독 또는 혼합하여 사용할 수 있다. 현상 방법으로는 스프레이, 패들, 침지, 초음파 등을 사용할 수 있다. 그 다음, 현상에 의해 형성된 릴리프 패턴을 린스 액으로 린스 한다. 린스 액으로는 메탄올, 자일렌, 에탄올, 이소프로필알코올, 아세트산 부틸 및 물 등을 사용할 수 있다. 다음에 가열 처리를 하여 이미드 환을 형성하고, 내열성이 높은 최종 패턴을 얻는다. 바람직한 열처리 온도는 70 ~ 450℃이고, 더욱 바람직하게는 150 ~ 400℃이다.
본 발명에서의 폴리이미드에 의해 반도체 소자의 일부 또는 전부가 피복되는 반도체 소자는, 예를 들어, 전극 패드로부터 외부와의 도통을 하기 위한 전극 패드가 노출되도록 전극 패드 상의 폴리이미드가 제거되어 있는 경우도 포함하는 것을 의미한다.
다음, 본 발명의 반도체 장치에 이용될 수 있는 반도체 봉지용 에폭시 수지 조성물에 대해 상세하게 설명한다. 본 발명의 반도체 봉지용 에폭시 수지 조성물은 에폭시 수지(A), 페놀 수지(B), 경화 촉진제(C), 무기 충전재(D) 및 일반식 (1)로 표시되는 실란 커플링제(E) 및/또는 그의 가수분해 축합물을 포함한다.
본 발명의 반도체 봉지용 에폭시 수지 조성물로 이용되는 에폭시 수지(A)로는 특별히 한정되는 것은 아니지만, 예를 들어 바이페닐형 에폭시 수지, 비스페놀 A형 에폭시 수지, 비스페놀 F형 에폭시 수지 등의 결정성 에폭시 수지; 페놀 노볼락형 에폭시 수지 및 크레졸 노볼락형 에폭시 수지 등의 노볼락형 에폭시 수지; 트리페놀 메탄형 에폭시 수지, 알킬 변성 트리페놀 메탄형 에폭시 수지 등의 다관능형 에폭시 수지; 페닐렌 골격을 가진 페놀 아랄킬형 에폭시 수지, 바이페닐렌 골격을 가진 페놀 아랄킬형 에폭시 수지, 페닐렌 골격을 가진 나프톨 아랄킬형 에폭시 수지 등의 아랄킬형 에폭시 수지; 나프톨 노볼락형 에폭시 수지, 디히드록시나프탈렌형 에폭시 수지 등의 나프탈렌 골격을 가진 에폭시 수지; 트리글리시딜 이소시아누레이트, 모노알릴 디글리시딜 이소시아누레이트 등의 트리아진 핵 함유 에폭시 수지; 디사이클로펜타디엔 변성 페놀형 에폭시 수지 등의 다리구조의(bridged) 환상 탄화수소 화합물 변성 페놀형 에폭시 수지 등을 들 수 있고, 이들을 단독으로 이용하여도 2 종류 이상 병용하여도 상관없다.
그 중에서도, 에폭시 수지(A)로는 일반식 (3)으로 표시되는 바이페닐형 에폭시 수지가 바람직하고, 일반식 (3)의 R4, R6, R9, R11이 메틸기이고, R5, R7, R8, R10이 수소 원자인 에폭시 수지가 더욱 바람직하다. 이러한 에폭시 수지는 저점도이기 때문에 충전재의 고충전화가 가능해지고, 에폭시 수지 경화물의 흡수율을 낮게할 수 있다. 게다가, 이들은 2 관능으로 내열성이 높은 골격구조를 가지므로, 내납땜 신뢰성이 한층 더 향상된다.
Figure pat00009
(3)
(일반식 (3)에 있어서, R4 ~ R11은 각각 수소 원자, 탄소수 1 ~ 4의 알킬기로부터 선택되고, 서로 동일하거나 상이할 수 있다).
본 발명의 반도체 봉지용 에폭시 수지 조성물로 이용되는 페놀 수지(B)로는 특별히 한정되는 것은 아니지만, 예를 들어 페놀 노볼락 수지, 크레졸 노볼락 수지 등의 노볼락형 수지; 트리페놀형 메탄 수지, 트리페놀 메탄형과 페놀 노볼락형의 공중합 수지 등의 다관능형 페놀 수지; 페놀 아랄킬형 페놀 수지(페닐렌 골격, 바이페닐렌 골격을 가짐), 나프톨 아랄킬 수지 등의 아랄킬형 수지; 테르펜 변성 페놀 수지, 디사이클로펜타디엔 변성 페놀 수지 등의 변성 페놀 수지 등이 있고, 이들을 단독으로 이용하여도 2 종류 이상 병용하여도 상관없다.
그 중에서도, 페놀 수지(B)로는 일반식 (4)로 표시되는 다관능형 페놀 수지가 바람직하다. 이러한 다관능형 페놀 수지를 이용함으로써 영역 실장형 반도체 장치에서의 휨(warping) 특성이 개선되어 내납땜 신뢰성이 한층 더 향상된다.
Figure pat00010
(4)
(일반식 (4)에 있어서, m은 1 ~ 5의 정수이며, n은 0 ~ 5의 정수이다).
본 발명의 반도체 봉지용 에폭시 수지 조성물에 이용될 수 있는 전체 에폭시 수지의 에폭시기 수(EP)와 전체 페놀 수지의 페놀성 수산기 수(OH)의 당량비(EP/OH)는 바람직하게는 0.5 이상 2 이하이며, 특히 바람직하게는 0.7 이상 1.5 이하이다. 당량비가 상기 범위이면 내습성, 경화성 등의 저하를 억제할 수 있다.
본 발명의 반도체 봉지용 에폭시 수지 조성물에 이용될 수 있는 경화 촉진제(C)로는, 예를 들어 1,8-디아자바이사이클로(5.4.0)운데센-7 등의 디아자바이사이클로알켄 및 그의 유도체; 트리페닐포스핀, 메틸디페닐포스핀 등의 유기 포스핀류; 테트라페닐포스포늄/테트라페닐 보레이트, 테트라페닐포스포늄/테트라벤조산 보레이트, 테트라페닐포스포늄/테트라나프토산 보레이트, 테트라페닐포스포늄/테트라나프토일옥시 보레이트, 테트라페닐포스포늄/테트라나프틸옥시 보레이트 등의 테트라 치환 포스포늄/테트라 치환 보레이트; 포스핀 화합물과 퀴논 화합물의 부가물 등이 있고, 이들을 단독으로 이용하여도 2 종류 이상 병용하여도 상관없다.
본 발명의 반도체 봉지용 에폭시 수지 조성물에 이용되는 무기 충전재(D)로는 일반적으로 반도체 봉지용 에폭시 수지 조성물에 사용되고 있는 것을 이용할 수 있다. 예를 들어, 용융 구상 실리카, 용해 파쇄 실리카, 결정 실리카, 탈크, 알루미나, 티탄 화이트, 질화 규소 등을 들 수 있고, 가장 적합하게 사용되는 것으로는 용융 구상 실리카를 들 수 있다. 이들 무기 충전재는 단독으로 이용하여도 2 종류 이상 병용하여도 상관없다. 또한, 이들이 커플링제에 의해 표면 처리되어 있어도 된다. 무기 충전재(D)의 형상으로는 유동성 개선을 위해 가능한 진구상(眞球狀)이고, 또한 입도 분포가 넓은 것이 바람직하다. 본 발명에서 이용되는 무기 충전재(D)의 함유량은 전체 에폭시 수지 조성물에 83 중량% 이상, 95 중량% 이하인 것이 바람직하고, 보다 바람직하게는 87 중량% 이상, 93 중량% 이하이다. 무기 충전재(D)의 함유량이 상기 범위이면 저흡습성, 저열팽창성으로 충분한 내납땜성과 양호한 휨 특성을 가진 수지 조성물을 얻을 수 있고, 또한 유동성의 저하, 성형시의 충전 불량 등의 발생 및 고점도화에 의한 반도체 장치 내의 금선 변형 등의 부적합의 발생을 억제할 수 있다.
본 발명의 반도체 봉지용 에폭시 수지 조성물은 일반식 (1)로 표시되는 실란 커플링제(E) 및/또는 그의 가수분해 축합물을 포함한다.
Figure pat00011
(1)
(일반식 (1)에 있어서, R1, R2, R3은 탄소수 1 ~ 4의 탄화수소기이고, 서로 동일하거나 상이할 수 있으며, n 은 0 ~ 2의 정수이다).
이러한 실란 커플링제로는, 예를 들어 γ-글리시독시프로필 트리메톡시실란, γ-글리시독시프로필 메틸디메톡시실란, γ-글리시독시프로필 디메틸메톡시실란, γ-글리시독시프로필 트리에톡시실란, γ-글리시독시프로필 메틸디에톡시실란, (γ-글리시독시프로필)디메틸에톡시실란, (γ-글리시독시프로필)에틸디메톡시실란, (γ-글리시독시프로필)디에틸메톡시실란, (γ-글리시독시프로필)에틸디에톡시실란, (γ-글리시독시프로필)디에틸에톡시실란, γ-(2,3-에폭시사이클로헥실)프로필트리메톡시실란, γ-(2,3-에폭시사이클로헥실)프로필메틸디메톡시실란, γ-(2,3-에폭시사이클로헥실)프로필디메틸메톡시실란, γ-(2,3-에폭시사이클로헥실)프로필트리에톡시실란, γ-(2,3-에폭시사이클로헥실)프로필메틸디에톡시실란, γ-(2,3-에폭시사이클로헥실)프로필디메틸에톡시실란, γ-(2,3-에폭시사이클로헥실)프로필에틸디메톡시실란, γ-(2,3-에폭시사이클로헥실)프로필디에틸메톡시실란, γ-(2,3-에폭시사이클로헥실)프로필에틸디에톡시실란, γ-(2,3-에폭시사이클로헥실)프로필디에틸에톡시실란, γ-(3,4-에폭시사이클로헥실)프로필트리메톡시실란, γ-(3,4-에폭시사이클로헥실)프로필메틸디메톡시실란, γ-(3,4-에폭시사이클로헥실)프로필디메틸메톡시실란, γ-(3,4-에폭시사이클로헥실)프로필트리에톡시실란, γ-(3,4-에폭시사이클로헥실)프로필메틸디에톡시실란, γ-(3,4-에폭시사이클로헥실)프로필디메틸에톡시실란, γ-(3,4-에폭시사이클로헥실)프로필에틸디메톡시실란, γ-(3,4-에폭시사이클로헥실)프로필디에틸메톡시실란, γ-(3,4-에폭시사이클로헥실)프로필에틸디에톡시실란, γ-(3,4-에폭시사이클로헥실)프로필디에틸에톡시실란 등을 들 수 있다. 또한, 이러한 실란 커플링제를 가수분해하고 축중합하여 얻어지는 것이어도 된다. 이들 화합물은 단독으로 이용하여도 2 종류 이상 병용하여도 상관없다.
그 중에서도, 하기 식 (2)로 표시되는 실란 커플링제를 가수분해하고 축중합하여 얻은 화합물인, 가수분해 축합물이 바람직하다. 이것을 이용하면 내납땜성이 별로 양호하지 않은 수지, 예를 들어, 바이페닐형 에폭시 수지와 페놀 노볼락 수지의 조합 등을 포함하는 반도체 봉지용 에폭시 수지 조성물을 이용한 경우에도 폴리이미드 막과의 밀착성 개선에 따라 내납땜성을 향상시킬 수 있다.
Figure pat00012
(2)
또한, 실란 커플링제의 가수분해 반응의 방법에 대해서는 특별히 한정되는 것은 아니다. 또, 가수분해 반응을 촉진하기 위해 산성 또는 염기성 촉매를 사용해도 된다. 예를 들어, 포름산, 아세트산과 같은 프로톤(proton)산, 염화 알루미늄, 염화철과 같은 루이스산, 트리페닐 포스핀, 1,8-디아자바이사이클로(5.4.0)운데센-7(DBU)과 같은 염기성 촉매가 사용가능하다.
실란 커플링제(E) 및/또는 그의 가수분해 축합물의 비율은 조성물 전체의 0.01 ~ 1.0 중량%가 바람직하고, 0.1 ~ 0.5 중량%가 더욱 바람직하다. 실란 커플링제(E) 및/또는 그의 가수분해 축합물의 함유량이 상이 범위이면 폴리이미드 막과의 밀착성이 향상되고, 양호한 내납땜 특성을 부여할 수 있는 수지 조성물을 얻을 수 있으며, 또 기계적 강도가 저하하는 부적합이 발생하는 것을 억제할 수 있다.
본 발명에서는 실란 커플링제(E) 및/또는 그의 가수분해 축합물의 효과를 해치지 않는 범위에서 다른 실란 커플링제와 병용할 수 있다. 병용가능한 실란 커플링제로는 특별히 한정되지 않으나, 예를 들어 메르캅토실란, 아미노실란, 알킬실란, 우레이도실란, 비닐실란 등의 실란 커플링제; 및 티타네이트 커플링제, 알루미늄 커플링제, 알루미늄/지르코늄 커플링제 등의 커플링제가 있다.
본 발명의 반도체 봉지용 에폭시 수지 조성물에는 상술한 (A) ~ (E) 성분 등 외에, 필요에 따라 카르나우바 왁스 등의 천연 왁스, 폴리에틸렌 왁스 등의 합성 왁스, 스테아린산 또는 스테아린산 아연 등의 고급지방산 및 그의 금속염류, 또는 파라핀 등의 이형제; 카본 블랙, 벵갈라(Bengala) 등의 착색제; 브롬화 에폭시 수지, 삼산화 안티몬, 수산화 알루미늄, 수산화 마그네슘, 붕산아연, 몰리브덴산 아연, 포스파젠 등의 난연제; 산화 비스무스 수화물 등의 무기 이온 교환체; 산화 방지제 등의 각종 첨가제가 적절히 배합가능하다.
본 발명의 반도체 봉지용 에폭시 수지 조성물은 성분 (A) ~ (F), 및 기타의 첨가제 등을 필요에 따라, 예를 들어, 믹서 등을 이용해서 상온 혼합한 후, 롤, 니더, 압출기 등의 혼련기로 가열 혼련하고, 냉각 후 분쇄함으로써 분산도나 유동 특성 등을 조정할 수 있다.
다음에, 본 발명의 반도체 장치에 대해 자세히 설명한다. 본 발명의 반도체 장치는 반도체 소자 등의 전자 부품을 상기 반도체 봉지용 에폭시 수지 조성물로 봉지하고 이송 성형(transfer molding), 압출 성형(compression molding), 사출 성형(injection molding) 등의 종래의 몰딩 방법으로 경화 성형하여 얻을 수 있다. 그 외의 반도체 장치의 제조 방법은 공지의 방법을 이용할 수 있다. 또, 복수의 반도체 소자를 일괄로 봉지 성형한 후 개편화하는 공정을 거쳐 반도체 장치를 얻을 수도 있다.
봉지된 반도체 소자로서, 예를 들어, 직접회로, 대규모 집적회로, 트랜지스터, 사이리스터, 다이오드, 고체 촬상 소자 등을 들 수 있으나, 이에 한정되지 않는다.
얻어지는 반도체 장치의 형태는 예를 들어, 듀얼 인라인 패키지(DIP), 플라스틱 리드 부착 칩 캐리어(PLCC), 쿼드 플랫 패키지(QFP), 로우 프로파일 쿼드 플랫 패키지(LQFP), 스몰 아웃라인 패키지(SOP), 스몰 아웃라인 J-리드 패키지(SOJ), 박형 스몰 아웃라인 패키지(TSOP), 박형 쿼드 플랫 패키지(TQFP), 테이프 캐리어 패키지(TCP), 볼 그리드 어레이(BGA), 칩 사이즈 패키지(CSP), 보드-온-칩(BOC) 패키지 등이 있으나, 이에 한정되지 않는다. 또, 반도체 봉지용 수지 조성물에 의한 봉지 성형 후에 개편화 하는 공정을 거쳐 얻어지는 반도체 장치의 형태로는 MAP형 볼 그리드 어레이(BGA), MAP형 칩 사이즈 패키지(CSP), MAP형 쿼드 플랫 리드 없는 패키지(QFN) 등이 있다.
반도체 봉지용 수지 조성물의 이송 성형 등의 성형 방법에 의해 반도체 소자가 봉지된 반도체 장치는 그대로 또는 80℃ 내지 200℃ 정도의 온도에서 10분 내지 10시간 정도의 시간을 들여서 이 수지 조성물을 완전히 경화시킨 후, 전자 기기 등에 탑재된다.
도 1은 본 발명에 관한 반도체 봉지용 수지 조성물을 이용한 편면 봉지형 반도체 장치의 일례에 대하여 단면 구조를 나타낸 그림이다. 기판(6)의 표면에 적층체의 솔더 레지스터(5)가 설치되고, 이 솔더 레지스터(5) 상에 다이-본딩재 경화체(2)를 통해 폴리이미드 막(8)에 의해 피복된 반도체 소자(1)가 고정된다. 한편, 반도체 소자(1)와 기판(6)의 도통을 위해 전극 패드가 노출되도록 반도체 소자(1)의 전극 패드 상의 폴리이미드 막(8) 및 기판(6)의 전기 패드 상의 솔더 레지스트(5)는 현상법에 의해 제거되어 있다. 따라서, 도 1의 반도체 장치는 반도체 소자(1)의 전극 패드와 기판(6) 상의 전극 패드 사이는 본딩 와이어(3)에 의해 접속되도록 설계되어 있다. 반도체 장치에 반도체 봉지용 에폭시 수지 조성물을 봉지하고 그 경화체(4)를 형성함으로써, 기판(6)의 반도체 소자(1)가 탑재된 편면 측만이 봉지된 반도체 장치를 얻을 수 있다. 기판(6) 상의 전극 패드는 기판(6) 상의 비봉지면 측의 납땜 볼(7)과 내부 접합되어 있다.
실시예
하기에 실시예를 들어 본 발명을 설명하지만, 이들 실시예로 한정되는 것은 아니다. 배합 비율은 중량부로 한다.
실시예 1
하기 재료를 믹서로 혼합한 후, 표면 온도가 90℃와 45℃인 2개의 롤을 이용하여 혼련하고, 냉각 후 분쇄하여 에폭시 수지 조성물을 제조하였다. 얻어지는 에폭시 수지 조성물을 이하의 방법으로 평가하였다. 결과를 표 1에 나타낸다.
에폭시 수지 1: 일반식 (3)으로 표시되는 바이페닐형 에폭시 수지(재팬 에폭시 레진 주식회사제, YX4000K, 융점 105℃, 에폭시 당량 185, 일반식 (3)의 R4, R6, R9, R11이 메틸기이고, R5, R7, R8, R10이 수소 원자인 성분을 주성분으로 한다) : 7.1 중량부
Figure pat00013
(3)
페놀 수지 1: 일반식 (4)로 표시되는 다관능형 페놀 수지(Air Water 주식회사제, HE910-20, 연화점 88℃, 수산기 당량 101) : 3.9 중량부
Figure pat00014
(4)
경화 촉진제: 하기 식 (7)로 표시되는 경화 촉진제 : 0.3 중량부
Figure pat00015
(7)
용융 구상 실리카(평균 입경 20 ㎛) : 88.0 중량부
실란 커플링제 1: 하기 식 (2)로 표시되는 실란 커플링제(재팬 유니카 주식회사제, AZ-6138)을 가수분해하고 축중합하여 얻어지는 실란 커플링제 : 0.2 중량부
Figure pat00016
(2)
이형제: 글리세린 트리몬탄산 에스테르(클라리언트 재팬 주식회사제, Licolub(등록상표) WE4) : 0.2 중량부
카본 블랙(미츠비시 화학 공업 주식회사제, MA600) : 0.3 중량부
평가 방법
스파이럴 플로우 : 저압 이송 성형기(코타키 정기 주식회사제, KTS-15)를 이용하고, ANSI/ASTM D 3123-72에 준하는 스파이럴 플로우 측정용 금형에 금형 온도 175℃, 주입 압력 6.9 MPa, 경화 시간 120초의 조건으로 에폭시 수지 조성물을 주입하고, 유동 길이를 측정했다. 단위는 ㎝.
내납땜성 1: 저압 이송 성형기(TOWA 주식회사제, Y 시리즈)를 이용하고, 금형 온도 175℃, 주입 압력 6.9 MPa, 경화 시간 2분으로, 352 핀 BGA(기판은 두께 0.56 ㎜의 비스말레이미드-트리아진 수지/유리 섬유 기판, 패키지의 크기는 30 ㎜ × 30 ㎜, 두께 1.7 ㎜)를 성형하여, 175℃, 4시간 후경화하여 샘플을 얻었다. 얻어지는 패키지 각 10개를 60℃, 상대습도 60%의 환경하에서 120시간 흡습 처리한 후, 최고 온도 260℃의 IR 리플로우 처리(255℃ 이상이 10초)를 실시했다. 반도체 소자 표면의 폴리이미드 막과 봉지 수지의 박리 유무를 초음파 탐상기(히타치건기 파인테크 주식회사제, mi-scope10)로 관찰하고, 박리가 있는 것을 불량 패키지로 하였다. 불량 패키지의 개수가 n개 일 때, n/10으로 표시했다.
내납땜성 2: 내납땜성 1의 흡습 처리 시간을 168시간으로 하는 것 이외에는 내납땜성 1과 동일하게 실시했다.
또한, 상기의 내납땜성 1, 2의 평가에는 하기의 반도체 소자의 표면 전면(全面)에 하기의 폴리이미드 막을 두께 5 ㎛로 피복한 것을 이용했다.
반도체 소자 : 크기 10 ㎜ × 10 ㎜, 두께 0.35 ㎜.
폴리이미드 막 : 3,3',4,4'-벤조페논 테트라카르복시산의 2-히드록시에틸 메타크릴레이트 디에스테르와 비스[4-(4-아미노페녹시)페닐]술폰의 탈수 축합체(폴리이미드 전구체)를 탈알코올하여 얻어지는 폴리이미드.
패키지 휨량 : 내납땜성의 평가와 동일한 방법으로 성형된 샘플 각 10개를 패키지의 게이트로부터 대각선 방향으로 표면 거칠기 형상 측정기(주식회사 도쿄정밀제, 서프콤 408A)를 이용하여 높이 방향의 변위를 측정하고 변위차의 가장 큰 값을 휨량으로 하였다. 단위는 ㎛.
실시예 2 ~ 10, 비교예 1 ~ 3
표 1의 배합에 따라 실시예 1과 동일하게 하여 에폭시 수지 조성물을 조제하고, 동일하게 평가했다. 이들 평가 결과를 표 1에 나타낸다.
실시예 1 이외의 이용한 성분은 하기와 같다.
에폭시 수지 2 : 오르토 크레졸 노볼락형 에폭시 수지(DIC 주식회사제, N660, 연화점 62℃, 에폭시 당량 210)
페놀 수지 2 : 페놀 노볼락 수지(스미토모 베이클리트 주식회사제, PR-HF-3, 연화점 80℃, 수산기 당량 104)
실란 커플링제 2 : 하기 식 (2)로 표시되는 실란 커플링제(일본 유니카 주식회사제, AZ-6137)
Figure pat00017
(2)
실란 커플링제 3 : 하기 식 (8)로 표시되는 실란 커플링제(일본 유니카 주식회사제 A-187)를 가수분해하고 축중합하여 얻은 실란 커플링제
실란 커플링제 4 : 하기 식 (8)로 표시되는 실란 커플링제(일본 유니카 주식회사제 A-187)
Figure pat00018
(8)
실란 커플링제 5 : 하기 식 (9)로 표시되는 실란 커플링제(일본 유니카 유니카 주식회사제, A-186)
Figure pat00019
(9)
실란 커플링제 6 : 식 (10)으로 표시되는 실란 커플링제(신에츠 화학 주식회사제, KBM 573)
Figure pat00020
(10)

 실시예 비교예
1 2 3 4 5 6 7 8 9 10 1 2 3
에폭시 수지 1 7.1 7.2 6.8 7.1 7.1 7.1 7.1 7.1 7.1 7.1 7.1
에폭시 수지 2 7.2 7.2
페놀 수지 1 3.9 3.9 3.6 3.9 3.9 3.9 3.9 3.9 3.9
페놀 수지 2 3.8 3.9 3.8 3.9
경화 촉진제 0.3 0.3 0.3 0.3 0.3 0.3 0.3 0.3 0.3 0.3 0.3 0.3 0.3
용융구상실리카 88 88 88 88 88 88 88 88 88 88 88 88 88
실란커플링제 1 0.2 0.1 0.8 0.15 0.2 0.2
실란커플링제 2 0.2
실란커플링제 3 0.2
실란커플링제 4 0.2
실란커플링제 5 0.2
실란커플링제 6 0.05 0.2 0.2 0.2
이형제 0.2 0.2 0.2 0.2 0.2 0.2 0.2 0.2 0.2 0.2 0.2 0.2 0.2
카본 블랙 0.3 0.3 0.3 0.3 0.3 0.3 0.3 0.3 0.3 0.3 0.3 0.3 0.3
스파이럴 플로우 [㎝] 140 145 130 135 140 135 135 145 70 105 135 110 120
내납땜성 1 0/10 0/10 0/10 0/10 0/10 0/10 0/10 0/10 0/10 0/10 5/10 7/10 8/10
내납땜성 2 0/10 0/10 0/10 3/10 2/10 3/10 3/10 0/10 5/10 5/10 10/10 10/10 10/10
패키지 휨량 [㎛] 70 70 60 70 70 70 70 70 100 130 70 100 130
실시예 1 ~ 10의 에폭시 수지 조성물은 에폭시 수지(A), 페놀 수지(B), 경화 촉진제(C), 무기충전재(D) 및 일반식 (1)로 표시되는 실란 커플링제(E) 및/또는 그의 가수분해 축합물을 포함하고, 실란 커플링제(E) 및/또는 그의 가수분해 축합물의 종류와 양, 및 에폭시 수지(A) 및 페놀 수지(B)의 종류는 표 1에 기재된 대로이다. 실시예 1 ~ 10의 에폭시 수지 조성물로 봉지된 반도체 장치에서는 모두 내납땜성 1 조건에서는 반도체 소자 표면이 폴리이미드 막과 에폭시 수지 조성물 사이에 박리는 발생하지 않고, 양호한 밀착성이 얻어졌다. 또한, 에폭시 수지(A)로서 일반식 (3)으로 표시되는 바이페닐형 에폭시 수지인 에폭시 수지 1을 이용하고, 페놀 수지(B)로서 일반식 (4)로 표시되는 다관능형 페놀 수지인 페놀 수지 1을 이용한 실시예 1 ~ 8에서는 내납땜성 2 조건에 있어서도 반도체 소자 표면의 폴리이미드 막과 봉지 수지의 박리가 적고 또한 패키지 휨량도 작다는 양호한 결과를 얻을 수 있었다. 또한, 에폭시 수지(A)로서 에폭시 수지 1을 이용하고, 페놀 수지(B)로서 페놀 수지 1을 이용하며, 실란 커플링제(E) 및/또는 그의 가수분해 축합물로 식 (2)로 표시되는 실란 커플링제를 가수분해하여 축중합하여 얻은 실란 커플링제를 이용한 실시예 1 ~ 3 및 8에서는 실란 커플링제 1의 배합량 및 다른 실란 커플링제의 병용 유무에 관계없이, 내납땜성 2의 조건에서도 반도체 소자 표면의 폴리이미드 막과 봉지 수지의 박리가 발생하지 않았다는 매우 양호한 결과를 얻을 수 있었다.
한편, 일반식 (1)로 표시되는 실란 커플링제(E) 및/또는 그의 가수분해 축합물을 포함하지 않는 비교예 1 ~ 3의 에폭시 수지 조성물을 이용한 반도체 장치는 내납땜성 1, 2의 조건에서 반도체 소자 표면의 폴리이미드 막과 봉지 수지의 박리가 다수 발생하고 있으며, 밀착성이 떨어지는 결과를 얻을 수 있었다.

Claims (8)

  1. 폴리이미드에 의해 일부 또는 전부가 피복된 반도체 소자를 에폭시 수지(A), 페놀 수지(B), 경화 촉진제(C), 무기충전재(D) 및 일반식 (1):
    Figure pat00021
    (1)
    (일반식 (1)에 있어서, R1, R2, R3은 탄소수 1 ~ 4의 탄화수소기이고, 서로 동일하거나 상이할 수 있으며, n은 0 ~ 2의 정수이다)
    로 표시되는 실란 커플링제(E) 및/또는 그의 가수분해 축합물을 포함하고,
    상기 에폭시 수지(A)가 일반식 (3):
    Figure pat00022
    (3)
    (일반식 (3)에 있어서, R4 ~ R11은 각각 수소 원자 및 탄소수 1 ~ 4의 알킬기로부터 선택되고, 서로 동일하거나 상이할 수 있다)
    으로 표시되는 에폭시 수지를 포함하는 반도체 봉지용 에폭시 수지 조성물에 의해 봉지하여 얻어지는 반도체 장치.
  2. 청구항 1에 있어서,
    상기 실란 커플링제(E) 및/또는 그의 가수분해 축합물이 하기 식 (2):
    Figure pat00023
    (2)
    로 표시되는 실란 커플링제 및/또는 그의 가수분해 축합물인 반도체 장치.
  3. 청구항 1에 있어서,
    상기 실란 커플링제(E) 및/또는 그의 가수분해 축합물의 비율이 반도체 봉지용 에폭시 조성물 전체의 0.01 ~ 1.0 중량%인 반도체 장치.
  4. 청구항 1에 있어서,
    상기 페놀 수지(B)가 일반식 (4):
    Figure pat00024
    (4)
    (일반식 (4)에 있어서, m은 1 ~ 5의 정수이며, n은 0 ~ 5의 정수이다)
    로 표시되는 페놀 수지를 포함하는 반도체 장치.
  5. 청구항 1에 있어서,
    상기 폴리이미드가 일반식 (5):
    Figure pat00025
    (5)
    (일반식 (5)에 있어서, R12는 적어도 2개의 탄소 원자를 가진 유기 기이고, R13은 적어도 2개의 탄소 원자를 가진 유기 기이며, R14 및 R15는 적어도 하나의 이중결합을 가진 유기 기이고, 서로 동일하거나 상이할 수 있다)
    로 표시되는 폴리이미드 전구체를 탈알코올하여 얻어지는 폴리이미드인 반도체 장치.
  6. 청구항 5 있어서,
    상기 일반식 (5)로 표시되는 폴리이미드 전구체의 R12, R13, R14, R15가 하기 식 (6):
    Figure pat00026
    (6)
    으로 표시되는 기인 반도체 장치.
  7. 청구항 1 있어서,
    상기 반도체 소자가 기판의 편면에 탑재되고, 상기 기판의 상기 반도체 소자가 탑재된 면만이 상기 반도체 봉지용 에폭시 수지 조성물로 봉지되어 있는 영역 실장형 반도체 장치인 반도체 장치.
  8. 청구항 1에 있어서,
    상기 반도체 소자가 개구부를 가진 기판의 편면에 탑재되고, 상기 기판의 상기 반도체 소자가 탑재된 면 및 상기 개구부가 상기 반도체 봉지용 에폭시 수지 조성물로 봉지되어 있는 보드-온-칩형 반도체 장치인 반도체 장치.
KR1020177020756A 2009-11-19 2010-11-11 반도체 장치 KR20170088448A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2009-263702 2009-11-19
JP2009263702 2009-11-19
PCT/JP2010/006617 WO2011061906A1 (ja) 2009-11-19 2010-11-11 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020127015401A Division KR20120104247A (ko) 2009-11-19 2010-11-11 반도체 장치

Publications (1)

Publication Number Publication Date
KR20170088448A true KR20170088448A (ko) 2017-08-01

Family

ID=44059393

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020127015401A KR20120104247A (ko) 2009-11-19 2010-11-11 반도체 장치
KR1020177020756A KR20170088448A (ko) 2009-11-19 2010-11-11 반도체 장치

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020127015401A KR20120104247A (ko) 2009-11-19 2010-11-11 반도체 장치

Country Status (7)

Country Link
US (1) US20120228784A1 (ko)
JP (1) JP5761026B2 (ko)
KR (2) KR20120104247A (ko)
CN (1) CN102612743B (ko)
SG (1) SG10201407493PA (ko)
TW (1) TWI535776B (ko)
WO (1) WO2011061906A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160097429A (ko) * 2015-02-06 2016-08-18 삼성디스플레이 주식회사 표시 장치
TWI723211B (zh) * 2016-09-23 2021-04-01 日商住友電木股份有限公司 熱硬化性樹脂組成物、樹脂密封基板及電子裝置
JP7128633B2 (ja) * 2018-03-01 2022-08-31 株式会社日本触媒 樹脂組成物および光学フィルター

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3192953B2 (ja) * 1995-12-27 2001-07-30 住友ベークライト株式会社 半導体封止用エポキシ樹脂成形材料及びその製造方法
TW378345B (en) * 1997-01-22 2000-01-01 Hitachi Ltd Resin package type semiconductor device and manufacturing method thereof
JPH1112440A (ja) * 1997-06-25 1999-01-19 Sumitomo Bakelite Co Ltd 半導体封止用エポキシ樹脂組成物
JP2000183239A (ja) * 1998-12-11 2000-06-30 Toray Ind Inc 半導体装置
US6358629B1 (en) * 1999-03-31 2002-03-19 Mitsubishi Denki Kabushiki Kaisha Epoxy resin composition and semiconductor device using the same
US6376100B1 (en) * 1999-06-09 2002-04-23 Shin Etsu-Chemical Co., Ltd. Flip-chip type semiconductor device underfill material and flip-chip type semiconductor device
JP2002040654A (ja) * 2000-07-31 2002-02-06 Sumitomo Bakelite Co Ltd ポジ型感光性樹脂組成物
JP2002080694A (ja) * 2000-09-05 2002-03-19 Sumitomo Bakelite Co Ltd エポキシ樹脂組成物及び半導体装置
JP4250987B2 (ja) * 2003-03-25 2009-04-08 住友ベークライト株式会社 エポキシ樹脂組成物及び半導体装置
SG110189A1 (en) * 2003-09-26 2005-04-28 Japan Epoxy Resins Co Ltd Epoxy compound, preparation method thereof, and use thereof
JP4736406B2 (ja) * 2004-11-18 2011-07-27 住友ベークライト株式会社 エポキシ樹脂組成物及び半導体装置
CN1808702A (zh) * 2005-01-20 2006-07-26 矽品精密工业股份有限公司 半导体封装结构及其制法
US7560821B2 (en) * 2005-03-24 2009-07-14 Sumitomo Bakelite Company, Ltd Area mount type semiconductor device, and die bonding resin composition and encapsulating resin composition used for the same
JP5400267B2 (ja) * 2005-12-13 2014-01-29 日立化成株式会社 封止用エポキシ樹脂組成物及び電子部品装置
EP1911579A1 (en) * 2006-10-04 2008-04-16 Shin-Etsu Chemical Co., Ltd. Epoxy resin composition for encapsulating semiconductor device and thin semicondutor device
JP2008163138A (ja) * 2006-12-27 2008-07-17 Sumitomo Bakelite Co Ltd 半導体封止用エポキシ樹脂組成物及び半導体装置
JP5183949B2 (ja) * 2007-03-30 2013-04-17 日本電気株式会社 半導体装置の製造方法
JP5133598B2 (ja) * 2007-05-17 2013-01-30 日東電工株式会社 封止用熱硬化型接着シート

Also Published As

Publication number Publication date
CN102612743B (zh) 2016-08-10
CN102612743A (zh) 2012-07-25
KR20120104247A (ko) 2012-09-20
JPWO2011061906A1 (ja) 2013-04-04
WO2011061906A1 (ja) 2011-05-26
TW201129626A (en) 2011-09-01
JP5761026B2 (ja) 2015-08-12
SG10201407493PA (en) 2014-12-30
US20120228784A1 (en) 2012-09-13
TWI535776B (zh) 2016-06-01

Similar Documents

Publication Publication Date Title
JP5028756B2 (ja) 半導体封止用樹脂組成物および半導体装置
KR20170088448A (ko) 반도체 장치
JP3659116B2 (ja) 封止用エポキシ樹脂成形材料及び電子部品装置
KR100663680B1 (ko) 에폭시 수지 조성물 및 반도체 장치
JP4770024B2 (ja) エポキシ樹脂組成物及び半導体装置
JPH07157537A (ja) 半導体封止用エポキシ樹脂組成物
JP2001011290A (ja) 封止用エポキシ樹脂成形材料及び電子部品装置
JP2000169677A (ja) エポキシ樹脂組成物及び半導体装置
JP7404725B2 (ja) トランスファー成形用封止材及び電子部品装置
JP2002121356A (ja) エポキシ樹脂組成物及び半導体装置
JP4639427B2 (ja) エポキシ樹脂組成物及び半導体装置
JPH11130937A (ja) エポキシ樹脂組成物及び半導体装置
JPH1192629A (ja) エポキシ樹脂組成物及び半導体装置
JP4524837B2 (ja) エポキシ樹脂組成物及び半導体装置
JP2002322344A (ja) エポキシ樹脂組成物及び半導体装置
JP3074155B2 (ja) 半導体装置
JP4743932B2 (ja) エポキシ樹脂組成物及び半導体装置
JP4556324B2 (ja) エリア実装型半導体封止用エポキシ樹脂組成物及びエリア実装型半導体装置。
JP3005328B2 (ja) 封止用エポキシ樹脂組成物
JPH11100491A (ja) エポキシ樹脂組成物及び半導体装置
JPH11130938A (ja) エポキシ樹脂組成物及び半導体装置
JP2002173578A (ja) エポキシ樹脂組成物及び半導体装置
JP3262918B2 (ja) 封止材料、封止方法および封止材料を用いた半導体装置
JP2003073528A (ja) エポキシ樹脂組成物及び半導体装置
JP2005029624A (ja) エポキシ樹脂組成物及び半導体装置

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application