KR20170086173A - 불휘발성 메모리 시스템 - Google Patents

불휘발성 메모리 시스템 Download PDF

Info

Publication number
KR20170086173A
KR20170086173A KR1020160005536A KR20160005536A KR20170086173A KR 20170086173 A KR20170086173 A KR 20170086173A KR 1020160005536 A KR1020160005536 A KR 1020160005536A KR 20160005536 A KR20160005536 A KR 20160005536A KR 20170086173 A KR20170086173 A KR 20170086173A
Authority
KR
South Korea
Prior art keywords
read
read voltage
level
memory device
cells
Prior art date
Application number
KR1020160005536A
Other languages
English (en)
Other versions
KR102461447B1 (ko
Inventor
오은주
윤필상
공준진
손홍락
진동섭
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020160005536A priority Critical patent/KR102461447B1/ko
Publication of KR20170086173A publication Critical patent/KR20170086173A/ko
Application granted granted Critical
Publication of KR102461447B1 publication Critical patent/KR102461447B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)

Abstract

불휘발성 메모리 시스템은 각각 N(N은 1보다 큰 자연수)-레벨 셀로 구성된 복수의 메모리 셀을 포함하고, 복수의 읽기 전압을 기반으로 복수의 메모리 셀에 저장된 데이터를 읽기 위한 불휘발성 메모리 장치 및 불휘발성 메모리 장치로부터 데이터가 읽히도록, 불휘발성 메모리 장치로 읽기 커맨드를 전송하기 위한 메모리 컨트롤러를 포함하되, 불휘발성 메모리 장치는 복수의 읽기 전압 중 제1 읽기 전압을 기반으로, N-레벨 셀의 제1 레벨에 대한 제1 읽기 동작을 수행하고, 복수의 메모리 셀 중 제1 읽기 전압에 응답하는 온-셀들의 개수를 카운트하고, 카운트된 개수와 기준 셀 개수의 비교 결과에 따라, 복수의 읽기 전압 중 N-레벨 셀의 제1 레벨 또는 제2 레벨에 대한 제2 읽기 동작을 수행하기 위해 이용될 제2 읽기 전압의 레벨을 조절한다.

Description

불휘발성 메모리 시스템{NONVOLATILE MEMORY SYSTEM}
본 발명은 전자 장치에 관한 것으로, 좀 더 상세하게는 불휘발성 메모리 시스템에 관한 것이다.
반도체 메모리 장치(semiconductor memory device)는 실리콘(Si, silicon), 게르마늄(Ge, Germanium), 비화 갈륨(GaAs, gallium arsenide), 인화 인듐(InP, indium phosphide) 등과 같은 반도체를 이용하여 구현되는 기억 장치이다. 반도체 메모리 장치는 크게 휘발성 메모리 장치(Volatile Memory Device) 및 불휘발성 메모리 장치(Nonvolatile Memory Device)로 구분된다.
휘발성 메모리 장치로의 전원 공급이 차단되면, 휘발성 메모리에 저장된 데이터는 소멸된다. SRAM (Static RAM), DRAM (Dynamic RAM), SDRAM (Synchronous DRAM)들은 휘발성 메모리의 예이다. 불휘발성 메모리 장치로의 전원 공급이 차단되는 경우, 불휘발성 메모리는 저장된 데이터를 유지할 수 있다. ROM(Read Only Memory), PROM (Programmable ROM), EPROM(Electrically Programmable ROM), EEPROM (Electrically Erasable and Programmable ROM), 플래시 메모리 장치, PRAM (Phase-change RAM), MRAM (Magnetic RAM), RRAM (Resistive RAM), FRAM (Ferroelectric RAM)들은 불휘발성 메모리의 예이다.
플래시 메모리는 빠른 동작 속도 및 저전력 소모로 인하여 다양한 분야에서 사용되고 있다. 플래시 메모리는 전하 포획형 플래시(Charge Trap Flash, CTF) 메모리 셀들을 포함할 수 있다. 전하 포획형 플래시 메모리 셀은 전하를 전하 저장막에 저장함으로써 프로그램 상태를 기억할 수 있다. 전하 포획형 플래시 메모리 셀들의 전하 저장막에 저장된 전하는 프로그램 된 후, 채널로 유입된다. 전하가 채널로 유입됨에 따라, 전하 포획형 플래시 메모리 셀들의 문턱 전압 산포는 변화할 수 있다. 전하 포획형 플래시 메모리 셀들의 물리적 특성으로 인하여, 메모리 셀들에 저장된 데이터의 신뢰성이 감소될 수 있다.
본 발명의 목적은 메모리 장치의 읽기 동작 중, 셀-카운트 동작을 수행함으로써 읽기 전압을 조절할 수 있는 불휘발성 메모리 시스템을 제공하는 데에 있다.
본 발명의 실시 예에 따른 불휘발성 메모리 시스템은 각각 N(N은 1보다 큰 자연수)-레벨 셀로 구성된 복수의 메모리 셀을 포함하고, 복수의 읽기 전압을 기반으로 복수의 메모리 셀에 저장된 데이터를 읽기 위한 불휘발성 메모리 장치 및 불휘발성 메모리 장치로부터 데이터가 읽히도록, 불휘발성 메모리 장치로 읽기 커맨드를 전송하기 위한 메모리 컨트롤러를 포함하되, 불휘발성 메모리 장치는 복수의 읽기 전압 중 제1 읽기 전압을 기반으로, N-레벨 셀의 제1 레벨에 대한 제1 읽기 동작을 수행하고, 복수의 메모리 셀 중 제1 읽기 전압에 응답하는 온-셀들의 개수를 카운트하고, 카운트된 개수와 기준 셀 개수의 비교 결과에 따라, 복수의 읽기 전압 중 N-레벨 셀의 제1 레벨 또는 제2 레벨에 대한 제2 읽기 동작을 수행하기 위해 이용될 제2 읽기 전압의 레벨을 조절한다.
실시 예로서, 기준 셀 개수는 복수의 메모리 셀들의 문턱 전압 산포의 시프트에 따라 발생하는 에러의 개수 및 에러의 발생 확률 중 적어도 하나를 감소시키기 위한 값이다.
실시 예로서, 메모리 컨트롤러는 제1 읽기 전압에 대응하는 기준 셀 개수에 따른 복수의 읽기 전압 및 복수의 읽기 전압 레벨 변화분의 대응 관계를 포함하는 읽기 전압 레벨 룩 업 테이블의 정보를 읽기 커맨드와 함께 불휘발성 메모리 장치로 전송한다.
실시 예로서, 불휘발성 메모리 장치는 복수의 읽기 전압을 발생시키기 위한 제어 로직 및 전압 생성기를 포함하되, 제어 로직 및 전압 생성기는 카운트된 개수 및 기준 셀 개수를 비교하도록 구성된 셀 카운트 회로 및 비교 결과에 따라 복수의 읽기 전압 레벨 변화분 중 제2 읽기 전압에 대응하는 값을 제2 읽기 전압에 더하여 얻어지는 새로운 읽기 전압을 출력하도록 구성된 읽기 전압 레벨 선택기를 포함한다.
실시 예로서, 제1 읽기 전압에 응답하는 온-셀들의 개수를 카운트하기 위한 셀 카운터를 더 포함한다.
실시 예로서, 불휘발성 메모리 장치는 복수의 읽기 전압 중 제1 읽기 전압을 기반으로, N-레벨 셀의 제1 레벨에 대한 제1 읽기 동작을 수행하고, 복수의 읽기 전압 중 제3 읽기 전압을 기반으로, N-레벨 셀의 제1 레벨, 제2 레벨 및 제3 레벨 중 하나에 대한 제3 읽기 동작을 수행하는 동안, 복수의 메모리 셀 중 제1 읽기 전압에 응답하는 온-셀들의 개수를 카운트하고, 카운트된 개수와 기준 셀 개수의 비교 결과에 따라, 제2 읽기 전압의 레벨을 조절한다.
실시 예로서, 제 2 읽기 전압은 제 1 읽기 전압 다음에 인가되는 전압이다.
실시 예로서, 제2 읽기 전압은 최상위 읽기 전압이다.
실시 예로서, 카운트된 개수가 기준 셀 개수보다 크면, 불휘발성 메모리 장치가 제2 읽기 전압의 레벨을 조절한다.
본 발명의 실시 예에 따른 불 휘발성 메모리 시스템은 각각 N(N은 1보다 큰 자연수)-레벨 셀로 구성된 복수의 메모리 셀을 포함하고 복수의 읽기 전압을 기반으로 복수의 메모리 셀에 저장된 데이터를 읽기 위한 불휘발성 메모리 장치 및 불휘발성 메모리 장치로부터 데이터가 읽히도록, 불휘발성 메모리 장치를 제어하기 위한 메모리 컨트롤러를 포함하되, 불휘발성 메모리 장치는 복수의 읽기 전압 중 제1 읽기 전압을 기반으로, N-레벨 셀의 제1 레벨에 대한 제1 읽기 동작을 수행하고, 복수의 메모리 셀 중 제1 읽기 전압에 응답하는 오프-셀들의 개수를 카운트하고, 카운트된 개수가 기준 셀 개수보다 작을 경우, 복수의 읽기 전압 중 N-레벨 셀의 제1 레벨 또는 제2 레벨에 대한 제2 읽기 동작을 수행하기 위해 이용될 제2 읽기 전압의 레벨을 조절한다.
본 발명에 따른 불휘발성 메모리 시스템은 읽기 동작을 수행하는 중 특정 시점에서 수행되는 셀-카운트 동작을 기반으로 읽기 전압을 조정할 수 있다. 따라서, 향상된 신뢰성 및 향상된 성능을 갖는 불휘발성 메모리 시스템이 제공된다.
도 1은 본 발명의 실시 예에 따른 불휘발성 메모리 시스템을 보여주는 블록도이다.
도 2는 도 1에 도시된 메모리 컨트롤러를 상세하게 보여주는 블록도이다.
도 3은 도 1에 도시된 불휘발성 메모리 장치를 상세하게 보여주는 블록도이다.
도 4는 메모리 셀들의 초기 프로그램 문턱 전압 산포 및 시간 경과에 따라 변화된 문턱 전압 산포를 보여주는 산포도이다.
도 5는 본 발명의 실시 예에 따른 읽기 전압 레벨 룩 업 테이블을 예시적으로 보여주는 도면이다.
도 6은 본 발명의 실시 예에 따라 선택적으로 적용하는 셀 카운트 비교 동작 특징을 보여주는 테이블이다.
도 7은 도 6에 설명된 순서에 따른 셀 카운트 비교 동작을 보여주는 순서도이다.
도 8은 본 발명의 실시 예에 따라 선택적으로 적용하는 셀 카운트 비교 동작 특징을 보여주는 테이블이다.
도 9는 본 발명의 실시 예에 따라 선택적으로 적용되는 셀 카운트 비교 동작 특징을 보여주는 테이블이다.
도 10은 본 발명의 실시 예에 따라 선택적으로 적용되는 셀 카운트 비교 동작 특징을 보여주는 테이블이다.
도 11은 본 발명의 실시 예에 따른 불휘발성 메모리 시스템이 적용된 SSD(Solid State Drive) 시스템을 보여주는 블록도이다.
앞의 일반적인 설명 및 다음의 상세한 설명 모두 예시적이라는 것이 이해되어야 하며, 청구된 발명의 부가적인 설명이 제공되는 것으로 여겨져야 한다. 참조 부호들이 본 발명의 바람직한 실시 예들에 상세히 표시되어 있으며, 그것의 예들이 참조 도면들에 표시되어 있다. 가능한 어떤 경우에도, 동일한 참조 번호들이 동일한 또는 유사한 부분을 참조하기 위해서 설명 및 도면들에 사용된다.
이하에서는, 낸드형(Nand-type) 플래시 메모리 장치가 본 발명의 특징 및 기능을 설명하기 위한 불휘발성 메모리 장치의 예로서 사용될 것이다. 하지만, 당업자는 여기에 기재된 내용에 따라 본 발명의 다른 이점들 및 성능을 쉽게 이해할 수 있을 것이다. 예를 들면, 본 발명의 기술은 PRAM(Phase-change RAM), MRAM(Magnetic RAM), ReRAM(Resistance RAM), FRAM(Ferroelectric RAM), NOR 플래시 메모리 등에도 사용될 수 있다.
본 발명은 다른 실시 예들을 통해 또한, 구현되거나 적용될 수 있을 것이다. 게다가, 상세한 설명은 본 발명의 범위, 기술적 사상 그리고 다른 목적으로부터 상당히 벗어나지 않고 관점 및 응용에 따라 수정되거나 변경될 수 있다.
도 1은 본 발명의 실시 예에 따른 불휘발성 메모리 시스템을 보여주는 블록도이다. 도 1을 참조하면, 불휘발성 메모리 시스템(100)은 메모리 컨트롤러(110) 및 불휘발성 메모리 장치(120)를 포함할 수 있다.
메모리 컨트롤러(110)는 불휘발성 메모리 장치(120)의 전반적인 동작들을 제어할 수 있다. 예를 들어, 메모리 컨트롤러(110)는 불휘발성 메모리 장치(120)에 저장된 데이터(DATA)를 읽기 위하여 어드레스(ADDR) 및 읽기 커맨드(CMD_r)를 전송할 수 있다.
불휘발성 메모리 장치(120)는 메모리 컨트롤러(110)의 제어에 따라 동작할 수 있다. 예를 들어, 불휘발성 메모리 장치(120)는 메모리 컨트롤러(110)로부터 어드레스(ADDR) 및 읽기 커맨드(CMD_r)를 수신할 수 있다. 불휘발성 메모리 장치(120)는 수신된 읽기 커맨드(CMD_r)에 응답하여, 수신된 어드레스(ADDR)에 대응하는 데이터(DATA)를 메모리 컨트롤러(110)로 전송할 수 있다.
메모리 컨트롤러(110)는 읽기 전압 레벨 룩 업 테이블(111)을 포함할 수 있다. 예시적으로, 읽기 전압 레벨 룩 업 테이블(111)은 기준 셀 카운트에 따른 읽기 전압 레벨 변화분들의 관계를 매핑한 정보일 수 있다. 기준 셀 카운트는 읽기 전압의 조절을 위해 설정된 값이다. 이는 도 5를 통해서 상세하게 설명된다.
메모리 셀들의 프로그램 완료 후, 문턱 전압의 산포가 변화될 수 있다. 미리 정해진 읽기 전압을 이용하여, 메모리 셀들의 읽기 동작이 수행되면, 에러가 발생할 수 있다. 에러의 개수 및 에러의 발생 확률을 감소시키기 위해, 불휘발성 메모리 장치(120)는 읽기 전압 레벨을 조절할 수 있다. 읽기 전압 레벨의 조절은 도 3 내지 도 10을 통해 자세히 설명된다. 메모리 컨트롤러(110)는 읽기 전압 레벨 룩 업 테이블(111)의 정보를 읽기 커맨드(CMD_r)와 함께 불휘발성 메모리 장치(120)로 전송할 수 있다.
예시적으로, 메모리 컨트롤러(110)는 읽기 전압 레벨 룩 업 테이블(111)의 정보를 읽기 커맨드(CMD_r)와 함께 불휘발성 메모리 장치(120)로 한 번만 전송할 수 있다. 메모리 컨트롤러(110)는 읽기 커맨드(CMD_r)를 불휘발성 메모리 장치(120)로 전송할 때 마다, 읽기 전압 레벨 룩 업 테이블(111)의 정보를 함께 전송할 수 있다. 불휘발성 메모리 장치(120)의 요청에 응답하여, 메모리 컨트롤러(110)는 읽기 전압 레벨 룩 업 테이블(111)의 정보를 읽기 커맨드(CMD_r)와 함께 불휘발성 메모리 장치(120)로 전송할 수 있다. 사용자의 요청에 응답하여, 메모리 컨트롤러(110)는 읽기 전압 레벨 룩 업 테이블(111)의 정보를 읽기 커맨드(CMD_r)와 함께 불휘발성 메모리 장치(120)로 전송할 수 있다.
예시적으로, 읽기 전압 레벨 룩 업 테이블(111)은 주기적으로 갱신 될 수 있다. 사용자의 요청에 따라 읽기 전압 레벨 룩 업 테이블(111)은 갱신 될 수 있다. 읽기 전압 레벨 룩 업 테이블(111)이 갱신되는 경우, 메모리 컨트롤러(100)는 읽기 커맨드(CMD_r)와 함께 읽기 전압 레벨 룩 업 테이블(111) 정보를 전송할 수 있다.
메모리 컨트롤러(110)는 불휘발성 메모리 장치(120)의 읽기 전압 레벨을 조절하기 위해, 제어 신호(CNTL)를 불휘발성 메모리 장치(120)로 전송할 수 있다. 불휘발성 메모리 장치(120)는 제어 신호(CNTL)에 응답하여, 읽기 전압 레벨을 조절할 수 있다.
예시적으로, 불휘발성 메모리 장치(120)는 읽기 전압에 응답하여 채널에 전류 패스를 형성하는 메모리 셀들을 카운트 할 수 있다. 불휘발성 메모리 장치(120)는 읽기 전압에 응답하여 채널에 전류 패스를 차단하는 메모리 셀들을 카운트 할 수 있다 본 발명의 셀 카운트는 읽기 전압에 응답하여 채널에 전류 패스를 형성하는 메모리 셀들 또는 읽기 전압에 응답하여 채널에 전류 패스를 차단하는 메모리 셀들의 카운트 결과일 수 있다. 예시적으로, 읽기 전압에 응답하여 채널에 전류 패스를 형성하는 메모리 셀들의 카운트는 온-셀(On-Cell) 카운트이다, 그리고, 읽기 전압에 응답하여 채널에 전류 패스를 차단하는 메모리 셀들의 카운트는 오프-셀(Off-Cell) 카운트일 수 있다.
불휘발성 메모리 장치(120)는 메모리 컨트롤러(110)로부터 읽기 전압 레벨 룩 업 테이블(111)의 정보를 수신할 수 있다. 예시적으로, 불휘발성 메모리 장치는 읽기 전압 레벨 룩 업 테이블(111)을 불휘발성 장치의 ROM 또는 펌웨어 코드에 저장할 수 있다. 불휘발성 메모리 장치(120)는 제어 신호(CNTL)에 응답하여, 읽기 전압 레벨 룩 업 테이블(111)의 정보 및 셀 카운트를 이용하여 읽기 전압 레벨을 조절할 수 있다. 예시적으로, 셀 카운트가 기준 셀 카운트보다 큰 경우, 불휘발성 메모리 장치(120)는 읽기 전압 레벨 룩 업 테이블(111)을 참조하여, 읽기 전압의 레벨을 조절할 수 있다.
불휘발성 메모리 장치(120)는 조절된 읽기 전압을 통해 데이터(DATA)를 읽을 수 있다. 불휘발성 메모리 장치(120)는 읽힌 데이터(DATA)를 메모리 컨트롤러(110)로 전송할 수 있다. 불휘발성 메모리 시스템(100)의 읽기 전압 레벨 조절 동작은 아래의 도면들을 참조하여 좀 더 자세히 설명된다.
도 2는 도 1에 도시된 메모리 컨트롤러를 상세하게 보여주는 블록도이다. 도 2를 참조하면, 메모리 컨트롤러(110)는 읽기 전압 레벨 룩 업 테이블(111), 프로세서(112), RAM(113), ECC(Error Correcting Code) 엔진(114), 랜더마이저(115), 호스트 인터페이스(116), ROM(117), 메모리 인터페이스(118), 및 버스(Bus)(119)를 포함할 수 있다.
예시적으로, 읽기 전압 레벨 룩 업 테이블(111)은 메모리 블록 단위로 관리될 수 있다. 읽기 전압 레벨 룩 업 테이블(111)은 메모리 블록의 P/E 횟수, 메모리 블록의 특성에 따라 미리 결정되거나 갱신될 수 있다. 예시적으로, 읽기 전압 레벨 룩 업 테이블(111)은 워드 라인 단위로 관리될 수 있다. 읽기 전압 레벨 룩 업 테이블(111)은 워드 라인의 위치에 따라 미리 결정되거나 갱신될 수 있다. 예시적으로, 읽기 전압 레벨 룩 업 테이블(111)은 복수의 읽기 전압 단위로 관리될 수 있다. 읽기 전압 레벨 룩 업 테이블(111)은 복수의 읽기 전압 각각에 대해 미리 결정되거나 갱신될 수 있다.
예시적으로, 읽기 전압 레벨 룩 업 테이블(111)은 RAM(113)에 저장될 수 있고, 프로세서(112)에 의해 갱신될 수 있다. 또는, 읽기 전압 레벨 룩 업 테이블(111)은 ROM(116)에 펌웨어 형태로 저장될 수 있다. 프로세서(112)에 의해 갱신된 읽기 전압 레벨 룩 업 테이블(111)은 불휘발성 메모리 장치(120)에 플러쉬될 수 있다.
프로세서(112)는 메모리 컨트롤러(110)의 전반적인 동작들을 제어할 수 있다. 프로세서(112)는 ROM(116)에 저장된 펌웨어의 명령 코드를 실행할 수 있다.
RAM(113)은 메모리 컨트롤러(110)의 버퍼 메모리, 캐시(cache) 메모리, 동작 메모리 및 메인 메모리 중 적어도 하나로 동작할 수 있다. 예시적으로, RAM (113)은 읽기 전압 레벨 룩 업 테이블(111)을 저장할 수 있다. 예시적으로 RAM(113)은 SRAM일 수 있다.
ECC 엔진(114)은 불휘발성 메모리 장치(120)에 저장될 데이터에 대한 에러 정정 코드를 생성할 수 있다. ECC엔진(114)은 에러 정정 코드를 기반으로 불휘발성 메모리 장치(120)로부터 읽은 데이터(DATA)의 에러를 검출하고 검출된 에러를 정정할 수 있다.
랜더마이저(115)는 불휘발성 메모리 장치(120)에 저장될 데이터(DATA)를 랜더마이즈할 수 있다. 예를 들어, 불휘발성 메모리 장치(120)의 메모리 셀들은 적어도 2-비트의 데이터를 저장하는 멀티 레벨 셀들(multi level cells, 이하: MLC)일 수 있다. 이 때, 멀티 레벨 셀들 각각은 소거 상태 및 복수의 프로그램 상태 중 어느 하나의 상태를 갖도록 프로그램 될 수 있다. 랜더마이저(115)는 하나의 워드 라인에 연결된 메모리 셀들의 프로그램 상태들 각각의 비율이 서로 동일하도록 데이터(DATA)를 랜더마이즈할 수 있다. 다시 말해서, 랜더마이즈된 데이터가 하나의 워드라인에 연결된 메모리 셀들에 저장되는 경우, 하나의 워드 라인에 연결된 메모리 셀들 중 소거 상태의 메모리 셀들의 개수 및 복수의 프로그램 상태 각각의 메모리 셀들의 개수들은 서로 동일할 것이다.
ROM(116)은 메모리 컨트롤러(110)를 동작시키는데 요구되는 다양한 정보들을 저장할 수 있다. 예시적으로, ROM(116)은 다양한 정보들을 펌웨어 형태로 저장할 수 있다.
메모리 컨트롤러(110)는 호스트 인터페이스(117)를 통해 외부 장치(예를 들어, 호스트)와 통신할 수 있다. 메모리 컨트롤러(110)는 메모리 인터페이스(118)를 통해 불휘발성 메모리 장치(120)와 통신할 수 있다. 예시적으로, 호스트 인터페이스(117)는 USB(Universal Serial Bus), MMC(multimedia card), PCI(peripheral component interconnection), PCI-E(PCI-express), ATA(Advanced Technology Attachment), SATA(Serial-ATA), PATA(Parallel-ATA), SCSI(small computer small interface), ESDI(enhanced small disk interface), IDE(Integrated Drive Electronics), MIPI(Mobile Industry Processor Interface), NVM-e(Nonvolatile Memory-express) 등과 같은 다양한 인터페이스들을 포함할 수 있다.
버스(119)는 읽기 전압 레벨 룩 업 테이블(111), 프로세서(112), RAM(113), ECC 엔진(114), 랜더마이저(115), ROM(116), 호스트 인터페이스(117), 및 메모리 인터페이스(118)를 연결할 수 있다. 버스(119)를 통해, 읽기 전압 레벨 룩 업 테이블(111), 프로세서(112), RAM(113), ECC 엔진(114), 랜더마이저(115), ROM(116), 호스트 인터페이스(117), 및 메모리 인터페이스(118)는 서로 통신할 수 있다.
상술된 바와 같이, 본 발명의 실시 예에 따른 메모리 컨트롤러(110)는 읽기 커맨드(CMD_r) 및 읽기 전압 레벨 룩 업 테이블(111)의 정보를 함께 불휘발성 메모리 장치(120)로 전송한다. 불휘발성 메모리 장치(120)는 읽기 커맨드(CMD_r) 및 읽기 전압 레벨 룩 업 테이블(111)을 참조하여 읽기 전압 레벨을 조정한다. 이에 대해서는 도 3을 통해 좀 더 자세히 설명된다.
도 3은 도 1에 도시된 불휘발성 메모리 장치를 상세하게 보여주는 블록도이다. 도 1 및 도 3을 참조하면, 불휘발성 메모리 장치(120)는 메모리 셀 어레이(121), 어드레스 디코더(122), 제어 로직 및 전압 생성기(123), 페이지 버퍼(124), 셀 카운터(125), 및 입/출력 회로(126)를 포함할 수 있다.
메모리 셀 어레이(121)는 복수의 메모리 블록(BLK1~BLKn, n은 2 이상의 정수)을 포함한다. 복수의 메모리 블록 각각은 복수의 스트링을 포함한다. 복수의 스트링 각각은 복수의 비트 라인(BLs)과 연결된다. 복수의 스트링은 각각 복수의 메모리 셀과 연결된다. 복수의 메모리 셀은 각각 복수의 워드 라인(WLs)과 연결된다. 복수의 메모리 셀 각각은 적어도 2-비트를 포함하는 멀티 레벨 셀(MLC)로 제공될 수 있다. 복수의 메모리 블록(BLK1~BLKn)은 기판과 수직 방향으로 적층된 3차원 구조를 갖는 복수의 메모리 셀을 포함할 수 있다. 예시적으로 복수의 메모리 셀은 전하 포획형 플래시(CTF) 메모리 셀들로서 제공될 수 있다.
어드레스 디코더(122)는 복수의 워드 라인(WLs), 적어도 하나의 스트링 선택 라인(SSL(s)), 및 적어도 하나의 접지 선택 라인(GSL(s))을 통해 메모리 셀 어레이(121)와 연결된다. 어드레스 디코더(122)는 메모리 컨트롤러(120)로부터 어드레스(ADDR)를 수신한다. 어드레스 디코더(122)는 수신된 어드레스(ADDR)를 디코딩하도록 구성된다. 어드레스 디코더(122)는 디코딩된 어드레스(ADDR)를 기반으로 복수의 워드 라인(WLs)에 인가되는 전압을 제어할 수 있다.
제어 로직 및 전압 발생기(123)는 셀 카운트 비교 회로(123_1) 및 읽기 전압 레벨 선택기(123_2)를 포함할 수 있다. 제어 로직 및 전압 발생기(123)는 어드레스 디코더(122), 페이지 버퍼(124), 및 입/출력 회로(126)를 제어할 수 있다. 제어 로직 및 전압 발생기(123)는 읽기 커맨드(CMD_r)를 수신한다. 제어 로직 및 전압 발생기(123)는 수신된 읽기 커맨드(CMD_r)에 응답하여 읽기 동작을 수행하도록 어드레스 디코더(122), 페이지 버퍼(124), 및 입/출력 회로(126)를 제어할 수 있다.
예시적으로, 읽기 동작의 특정 시점에서 제어 로직 및 전압 발생기(123)는 셀 카운트 비교 동작을 수행할 수 있다. 제어 로직 및 전압 발생기(123)는 복수의 읽기 동작 중 적어도 하나의 동작에서 셀 카운트 비교 동작을 수행할 수 있다. 셀 카운트 비교 동작은 기준 셀 카운트와 읽기 전압에 따른 셀 카운트를 비교할 수 있다. 셀 카운트 비교 동작이 수행되기 위해, 셀 카운트 비교 회로(123_1)는 읽기 커맨드(CMD_r)에 포함된 읽기 전압 레벨 룩 업 테이블(111) 정보를 참조할 수 있다. 셀 카운트 비교 회로(123_1)는 셀 카운터(125)로부터 제공되는 셀 카운트(nC)를 참조할 수 있다.
하나의 읽기 동작에서, 셀 카운트 비교 회로(123_1)는 하나의 읽기 전압에 따른 기준 셀 카운트와 셀 카운트(nC)를 비교한다. 복수의 읽기 동작에서, 셀 카운트 비교 회로(123_1)는 셀 카운트 비교 동작을 여러 번 수행할 수 있다. 셀 카운트 비교 회로(123_1)는 비교 결과를 읽기 전압 레벨 선택기(123_2)로 전송한다. 읽기 전압 레벨 선택기(123_2)는 셀 카운트 비교 회로(123_1)로부터 비교 결과를 수신한다. 예시적으로, 읽기 전압 레벨 선택기(123_2)는 비교 결과를 통해 읽기 전압 레벨을 선택할 수 있다. 읽기 전압 레벨 선택기(123_2)는 읽기 전압 레벨을 선택하기 위해 읽기 커맨드(CMD_r)에 포함되는 읽기 전압 레벨 룩 업 테이블(111)의 읽기 전압 레벨 변화분 정보를 참조할 수 있다. 읽기 전압 레벨 선택기(123_2)는 읽기 동작에 사용되지 않은 읽기 전압들의 레벨을 조절할 수 있다. 읽기 전압 레벨 선택기(123_2)는 전압 레벨이 조절된 새로운 읽기 전압(RD’)를 출력할 수 있다. 셀 카운트 비교 회로(123_1) 및 읽기 전압 레벨 선택기(123_2)는 하드웨어 형태로 구현될 수 있다.
예시적으로, 셀 카운터(125)는 특정 시점에서 읽기 전압에 응답하여 채널에 전류 패스를 형성하는 메모리 셀들을 카운트할 수 있다. 셀 카운터(125)는 특정 시점에서 읽기 전압에 응답하여 채널에 전류 패스를 차단하는 메모리 셀들을 카운트할 수 있다. 예시적으로, 셀 카운터(125)는 복수의 읽기 동작 중 하나의 읽기 동작에서 읽기 전압에 응답하여 채널에 전류 패스를 형성하는 메모리 셀들 또는 채널에 전류 패스를 차단하는 메모리 셀들을 카운트 할 수 있다. 셀 카운터(125)는 셀 카운트(nC)를 제어 로직 및 전압 발생기(123)로 전송한다.
입/출력 회로(126)는 외부에서 제공되는 데이터(DATA)를 페이지 버퍼(124)로 제공한다. 불휘발성 메모리(120)의 읽기 동작 시, 입/출력 회로(126)는 페이지 버퍼(124)로부터 데이터(DATA)를 수신한다. 그리고 입/출력 회로(126)는 수신된 데이터를 메모리 컨트롤러(110)로 전송할 수 있다.
도 4는 메모리 셀들의 초기 프로그램 문턱 전압 산포 및 시간 경과에 따라 변화된 문턱 전압 산포를 보여주는 산포도이다. 도 4를 참조하면, 셀당 3-비트의 데이터를 저장할 수 있는 트리플 레벨 셀(Triple Level Cell, TLC)의 페이지 별 읽기 방법이 게시된다.
도 4를 참조하면, 메모리 셀들의 문턱 전압 산포의 변화는 프로그램된 상태에 따라서 다르게 나타날 수 있다. 예를 들면, 소거 상태(E)나 하위 프로그램 상태(예를 들면, P1)의 경우, 산포가 상대적으로 산포들의 문턱 전압이 증가하는 방향으로 시프트되는 경향이 있다. 그리고 상위 프로그램 상태들(예를 들면, P6, P7)의 경우, 산포들의 문턱 전압이 감소하는 방향으로 시프트되는 경향이 있다. 하지만, 중간 프로그램 상태들(예를 들면, P2, P3, P4, P5)의 경우, 다소 차이는 있지만 산포의 시프트가 비교적 적거나 거의 나타나지 않을 수 있다.
불휘발성 메모리 장치(120)는 제1 내지 제7 읽기 전압들(RD1~RD7)을 사용하여 프로그램된 메모리 셀들의 프로그램 상태를 판별할 수 있다. 예시적으로 제1 내지 제7 읽기 전압들(RD1~RD7)은 제어 로직 및 전압 발생기(123)에 의해 생성될 수 있다. 제1 내지 제7 읽기 전압들(RD1~RD7) 각각은 프로그램된 메모리 셀들의 프로그램 상태를 판별하기 위하여 미리 정해진 전압 레벨을 가질 수 있다.
최하위 비트(LSB) 페이지를 읽기 위해서, 제2 및 제5 읽기 전압(RD2, RD5)이 순차적으로 인가될 수 있다. 예시적으로, 제1 프로그램 상태(P1) 이하의 문턱 전압을 갖는 상태와 제2 프로그램 상태(P2) 이상의 문턱 전압을 갖는 상태를 식별하기 위해 제2 읽기 전압(RD2)이 사용될 것이다. 그리고, 제4 프로그램 상태(P4) 이하의 문턱 전압을 갖는 상태와 제5 프로그램 상태(P5) 이상의 문턱 전압을 갖는 상태를 식별하기 위해 제4 읽기 전압(RD5)이 사용될 것이다.
중간 비트(CSB) 페이지를 읽기 위해서, 제1, 제3 및 제6 읽기 전압(RD1, RD3, RD6)이 순차적으로 인가될 수 있다. 예시적으로, 소거 상태(E) 이하의 문턱 전압을 갖는 상태와 제1 프로그램 상태(P1) 이상의 문턱 전압을 갖는 상태를 식별하기 위해 제1 읽기 전압(RD1)이 사용될 것이다. 제2 프로그램 상태(P2) 이하의 문턱 전압을 갖는 상태와 제3 프로그램 상태(P3) 이상의 문턱 전압을 갖는 상태를 식별하기 위해 제3 읽기 전압(RD3)이 사용될 것이다. 그리고, 제5 프로그램 상태(P5) 이하의 문턱 전압을 갖는 상태와 제6 프로그램 상태(P6) 이상의 문턱 전압을 갖는 상태를 식별하기 위해 제6 프로그램 전압(P6)이 사용될 것이다.
최상위 비트(MSB) 페이지를 읽기 위해서, 제4 및 제7 읽기 전압(RD4, RD7)이 순차적으로 인가될 수 있다. 예시적으로, 제3 프로그램 상태(P3) 이하의 문턱 전압을 갖는 상태와 제4 프로그램 상태(P4) 이상의 문턱 전압을 갖는 상태를 식별하기 위해 제4 읽기 전압(RD4)이 사용될 것이다. 그리고 제6 프로그램 상태(P6) 이하의 문턱 전압을 갖는 상태와 제7 프로그램 상태(P7) 이상의 문턱 전압을 갖는 상태를 식별하기 위해 제7 읽기 전압(RD7)이 사용될 것이다.
예시적으로, 불휘발성 메모리 장치(120)의 복수의 읽기 전압(RD1~RD7)은 안정화된 문턱 전압 산포(예시적으로, 소정의 시간이 경과한 이후의 문턱 저압 산포)를 기반으로 결정된다. 하지만, 도 4에 도시된 바와 같이 복수의 프로그램 상태(E~P7)의 문턱 전압 산포는 시간의 경과에 따라 시프트 될 수 있다. 이에 한정되지 않고, 복수의 프로그램 상태(E~P7)는 프로그램 디스터브(program disturb), 읽기 디스터브(read disturb) 또는 커플링(coupling) 현상에 의해 시프트될 수 있다. 따라서, 복수의 읽기 전압(RD1~RD7)으로 프로그램된 메모리 셀들을 읽을 경우, 불휘발성 메모리 장치(120)는 오류를 포함한 데이터(DATA)를 읽을 수 있다. 오류를 포함한 데이터가 읽히는 것을 방지하기 위해, 본 발명의 불휘발성 메모리 장치(120)는 특정 읽기 시점에서 셀 카운트를 수행한다. 카운트 결과를 기반으로, 불휘발성 메모리 장치(120)는 아직 읽기 동작에 사용되지 않은 읽기 전압들의 전압 레벨들을 조절할 수 있다.
도 5는 본 발명의 실시 예에 따른 읽기 전압 레벨 룩 업 테이블을 예시적으로 보여주는 도면이다. 도 5를 참조하면, 메모리 컨트롤러(110)(도 2 참조)는 읽기 전압 레벨 룩 업 테이블(111)을 포함할 수 있다. 읽기 전압 레벨 룩 업 테이블(111)은 기준 셀 카운트에 따른 읽기 전압 레벨 변화분들에 대해 매핑된 정보를 포함한다.
예시적으로, 읽기 전압 레벨 룩 업 테이블(111)은 트리플 레벨 셀(TLC)을 포함하는 페이지들에 대한 읽기 전압을 조절하기 위한 테이블이다. 이는 본 발명을 설명하기 위한 예시이다. 불휘발성 메모리 장치(120)의 페이지의 저장 가능한 비트에 따라, 읽기 전압 레벨 룩 업 테이블(111)에 포함된 정보들은 달라질 수 있다. 예시적으로, 읽기 전압 레벨 룩 업 테이블(111)은 복수의 테이블(111_1~111_7)을 포함할 수 있다. 복수의 테이블(111_1~111_7)은 각각 복수의 읽기 전압(RD1~RD7)에 대한 복수의 읽기 전압 레벨 변화분을 매핑한다. 이때 복수의 읽기 전압(RD1~RD7)은 각각 시프트되기 전의 문턱 전압 산포(안정화된 문턱 전압 산포)를 기반으로 결정된 전압들일 수 있다.
제1 읽기 전압 레벨 룩 업 테이블(111_1)을 참조하면, 제1 읽기 전압(RD1)은 기준 셀 카운트로서 제1 기준 셀 카운트(C1)를 갖는다. 제1 읽기 전압(RD1)에 대한 셀 카운트 비교 동작이 수행되는 경우, 제1 읽기 전압 레벨 룩 업 테이블(111_1)은 읽기 전압들(RD2~RD7) 및 복수의 읽기 전압 레벨 변화분(△RD2_1~△RD7_1)을 매핑한 정보를 포함할 수 있다. 예시적으로, 제2 내지 제7 읽기 전압들 중 적어도 하나는 복수의 읽기 전압 레벨 변화분(△RD2_1~△RD7_1) 중 대응하는 값만큼 변화할 수 있다.
도 3 및 도 4를 참조하면, 제1 읽기 전압(RD1)에 따른 제2 및 제3 읽기 전압 레벨 변화분(△RD2_1, △RD3_1)은 양(+)의 값일 수 있다. 하위 프로그램 상태(P1, P2) 의 경우, 산포가 문턱 전압이 증가하는 방향으로 시프트되는 경향이 있기 때문이다. 정확한 읽기 동작을 수행하기 위해서, 제2 및 제3 읽기 전압 레벨(RD2, RD3)은 증가해야 한다. 그리고, 제1 읽기 전압(RD1)에 따른 제4 내지 제7 읽기 전압 레벨 변화분(△RD4_1~△RD7_1)은 음(-)의 값일 수 있다. 중간 프로그램 상태(P3~P5), 및 상위 프로그램 상태(P6, P7) 의 경우, 산포가 문턱 전압이 감소하는 방향으로 시프트되는 경향이 있기 때문이다. 정확한 읽기 동작을 수행하기 위해서, 제4 내지 제7 읽기 전압 레벨(RD4~RD7)은 증가해야 한다. 이는 본 발명의 실시 예일 뿐, 제1 읽기 전압(RD1)에 따른 복수의 읽기 전압 레벨 변화분(△RD2_1~△RD7_1)은 산포의 시프트되는 경향에 따라 달라질 수 있다.
제2 읽기 전압 레벨 룩 업 테이블(111_2)을 참조하면, 제2 읽기 전압(RD2)은 기준 셀 카운트로 제2 기준 셀 카운트(C2)를 갖는다. 제2 읽기 전압(RD2)에 대한 셀 카운트 비교 동작이 수행되는 경우, 제2 읽기 전압 레벨 룩 업 테이블(111_2)은 읽기 전압들(RD1, RD3~RD7) 및 복수의 읽기 전압 레벨 변화분(△RD1_2, △RD3_2~△RD7_2)을 매핑한 정보를 포함할 수 있다. 구체적으로, 제1, 제3 내지 제7 읽기 전압들 중 적어도 하나는 읽기 전압 레벨 변화분(△RD1_2, △RD3_2~△RD7_2) 중 대응하는 값만큼 변화할 수 있다.
도 3및 도 4를 참조하면, 제2 읽기 전압(RD2)에 따른 제1 및 제3 읽기 전압 레벨 변화분(△RD1_2, △RD3_2)은 양(+)의 값일 수 있다. 그리고, 제2 읽기 전압(RD2)에 따른 제4 내지 제7 읽기 전압 레벨 변화분(△RD4_2~△RD7_2)은 음(-)의 값일 수 있다. 이는 본 발명의 실시 예일 뿐, 제2 읽기 전압(RD2)에 따른 복수의 읽기 전압 레벨 변화분(△RD1_2, △RD3_2~△RD7_2)은 산포의 시프트되는 경향에 따라 달라질 수 있다.
제3 읽기 전압 레벨 룩 업 테이블(111_3)을 참조하면, 제3 읽기 전압(RD3)은 기준 셀 카운트로서 제3 기준 셀 카운트(C3)를 갖는다. 제3 읽기 전압(RD3)에 대한 셀 카운트 비교 동작이 수행되는 경우, 제3 읽기 전압 레벨 룩 업 테이블(111_3)은 읽기 전압들(RD1, RD2, RD4~RD7) 및 복수의 읽기 전압 레벨 변화분(△RD1_2, △RD2_2, △RD4_2~△RD7_2)을 매핑한 정보를 포함할 수 있다. 구체적으로, 제1, 제2, 제4 내지 제7 읽기 전압들 중 적어도 하나는 복수의 읽기 전압 레벨 변화분(△RD1_2, △RD2_2, △RD4_2~△RD7_2) 중 대응하는 값만큼 변화할 수 있다.
도 3및 도 4를 참조하면, 제3 읽기 전압(RD3)에 따른 제1 및 제2 읽기 전압 레벨 변화분(△RD1_3, △RD2_3)은 양(+)의 값일 수 있다. 그리고, 제3 읽기 전압(RD3)에 따른 제4 내지 제7 읽기 전압 레벨 변화분(△RD4_2~△RD7_2)은 음(-)의 값일 수 있다. 이는 본 발명의 실시 예일 뿐, 제3 읽기 전압(RD3)에 따른 복수의 읽기 전압 레벨 변화분(△RD1_3, △RD2_3, △RD4_3~△RD7_3)은 산포의 시프트되는 경향에 따라 달라질 수 있다.
제4 읽기 전압 레벨 룩 업 테이블(111_4)을 참조하면, 제4 읽기 전압(RD4)은 기준 셀 카운트로서 제4 기준 셀 카운트(C4)를 갖는다. 제4 읽기 전압(RD4)에 대한 셀 카운트 비교 동작이 수행되는 경우, 제4 읽기 전압 레벨 룩 업 테이블(111_4)은 읽기 전압들(RD1~RD3, RD5~RD7) 및 복수의 읽기 전압 레벨 변화분(△RD1_4~△RD3_4, △RD5_4~△RD7_4)을 매핑한 정보를 포함할 수 있다. 구체적으로, 제1, 내지 제3, 및 제5 내지 제7 읽기 전압들 중 적어도 하나는 복수의 읽기 전압 레벨 변화분(△RD1_4~△RD3_4, △RD5_4~△RD7_4) 중 대응하는 값만큼 변화할 수 있다.
도 3 및 도 4를 참조하면, 제4 읽기 전압(RD4)에 따른 제1 내지 제3 읽기 전압 레벨 변화분(△RD1_4~△RD3_4)은 양(+)의 값일 수 있다. 그리고, 제4 읽기 전압(RD4)에 따른 제5 내지 제7 읽기 전압 레벨 변화분(△RD5_4~△RD7_4)은 음(-)의 값일 수 있다. 이는 본 발명의 실시 예일 뿐, 제4 읽기 전압(RD4)에 따른 복수의 읽기 전압 레벨 변화분(△RD1_4~△RD3_4, △RD5_4~△RD7_3)은 산포의 시프트되는 경향에 따라 달라질 수 있다.
제5 읽기 전압 레벨 룩 업 테이블(111_5)을 참조하면, 제5 읽기 전압(RD5)은 기준 셀 카운트로서 제5 기준 셀 카운트(C5)를 갖는다. 제5 읽기 전압(RD5)에 대한 셀 카운트 비교 동작이 수행되는 경우, 제5 읽기 전압 레벨 룩 업 테이블(111_5)은 읽기 전압들(RD1~RD4, RD6, RD7) 및 복수의 읽기 전압 레벨 변화분(△RD1_5~△RD4_5, △RD6_5, △RD7_5)을 매핑한 정보를 포함할 수 있다. 구체적으로, 제1 내지 제4, 제6 및 제7 읽기 전압들 중 적어도 하나는 복수의 읽기 전압 레벨 변화분(△RD1_5~△RD4_5, △RD6_5, △RD7_5) 중 대응하는 값만큼 변화할 수 있다.
도 3 및 도 4를 참조하면, 제5 읽기 전압(RD5)에 따른 제1 내지 제3 읽기 전압 레벨 변화분(△RD1_5~△RD3_5)은 양(+)의 값일 수 있다. 그리고, 제5 읽기 전압(RD5)에 따른 제4, 제6 및 제7 읽기 전압 레벨 변화분(△RD4_5, △RD6_5, △RD7_5)은 음(-)의 값일 수 있다. 이는 본 발명의 실시 예일 뿐, 제5 읽기 전압(RD5)에 따른 복수의 읽기 전압 레벨 변화분(△RD1_5~△RD4_5, △RD6_5, △RD7_5)은 산포의 시프트되는 경향에 따라 달라질 수 있다.
제6 읽기 전압 레벨 룩 업 테이블(111_6)을 참조하면, 제6 읽기 전압(RD6)은 기준 셀 카운트로서 제6 기준 셀 카운트(C6)를 갖는다. 제6 읽기 전압(RD6)에 대한 셀 카운트 비교 동작이 수행되는 경우, 제6 읽기 전압 레벨 룩 업 테이블(111_6)은 읽기 전압들(RD1~RD5, RD7) 및 복수의 읽기 전압 레벨 변화분(△RD1_6~△RD4_5, △RD7_6)을 매핑한 정보를 포함할 수 있다. 구체적으로, 제1 내지 제5 및 제7 읽기 전압들 중 적어도 하나는 복수의 읽기 전압 레벨 변화분(△RD1_6~△RD4_5, △RD7_6) 중 대응하는 값만큼 변화할 수 있다.
도 3 및 도 4를 참조하면, 제6 읽기 전압(RD6)에 따른 제1 내지 제3 읽기 전압 레벨 변화분(△RD1_6~△RD3_6)은 양(+)의 값일 수 있다. 그리고, 제6 읽기 전압(RD6)에 따른 제4, 제5 및 제7 읽기 전압 레벨 변화분(△RD4_6, △RD5_6, △RD7_6)은 음(-)의 값일 수 있다. 이는 본 발명의 실시 예일 뿐, 제6 읽기 전압(RD6)에 따른 복수의 읽기 전압 레벨 변화분(△RD1_6~△RD5_6, △RD7_6)은 산포의 시프트되는 경향에 따라 달라질 수 있다.
제7 읽기 전압 레벨 룩 업 테이블(111_7)을 참조하면, 제7 읽기 전압(RD7)은 기준 셀 카운트로서 제7 기준 셀 카운트(C7)를 갖는다. 제7 읽기 전압(RD7)에 대한 셀 카운트 비교 동작이 수행되는 경우, 제7 읽기 전압 레벨 룩 업 테이블(111_7)은 읽기 전압들(RD1~RD6) 및 복수의 읽기 전압 레벨 변화분(△RD1_7~△RD6_7)을 매핑한 정보를 포함할 수 있다. 구체적으로, 제1 내지 제6 읽기 전압들 중 적어도 하나는 복수의 읽기 전압 레벨 변화분(△RD1_7~△RD6_7) 중 대응하는 값만큼 변화할 수 있다.
도 3 및 도 4를 참조하면, 제7 읽기 전압(RD7)에 따른 제1 내지 제3 읽기 전압 레벨 변화분(△RD1_7~△RD3_7)은 양(+)의 값일 수 있다. 그리고, 제7 읽기 전압(RD7)에 따른 제4 내지 제6 읽기 전압 레벨 변화분(△RD4_7~ △RD6_7,)은 음(-)의 값일 수 있다. 이는 본 발명의 실시 예일 뿐, 제6 읽기 전압(RD6)에 따른 복수의 읽기 전압 레벨 변화분(△RD1_7~△RD6_7)은 산포의 시프트되는 경향에 따라 달라질 수 있다.
도 3 및 도 4를 참조하면, 복수의 기준 셀 카운트(C1~C7) 각각은 읽기 동작 시, 에러(error)의 개수를 최소화 하는 값일 수 있다. 또한, 복수의 기준 셀 카운트(C1~C7) 각각은 읽기 동작 시 에러(error)의 발생 확률을 최소화시키기 위한 값일 수 있다. 마지막으로 복수의 기준 셀 카운트(C1~C7) 각각은 읽기 동작 시, 에러의 개수 및 에러의 발생 확률의 합을 최소화 하는 값일 수 있다. 읽기 전압 레벨 룩 업 테이블(111)에 포함된 정보는 읽기 커맨드(CMD_r)와 함께 불휘발성 메모리 장치(120)로 전송된다.
도 6은 본 발명의 실시 예에 따라 선택적으로 적용하는 셀 카운트 비교 동작 특징을 보여주는 테이블이다. 도 6을 참조하면, 트리플 레벨 셀(TLC)의 페이지들의 읽기 동작 중, 셀 카운트 비교 동작에 따른 읽기 전압 레벨 조정을 적용하기 위한 읽기 순서가 페이지별로 분류되어 있다. 복수의 페이지 각각에서, 복수의 읽기 동작이 수행될 수 있다.
최하위 비트(LSB) 페이지의 읽기 동작을 수행하기 위해, 제2 및 제5 읽기 전압(RD2, RD5)이 메모리 셀 어레이(121)로 순차적으로 인가된다. 중간 비트(CSB) 페이지의 읽기 동작을 수행하기 위해, 제1 및 제3 읽기 전압(RD1, RD3)이 메모리 셀 어레이(121)로 순차적으로 인가된다. 그리고, 제6 읽기 전압(RD6)이 인가되기 전에, 셀 카운트 및 셀 카운트 비교 동작이 수행될 수 있다.
도 3을 참조하면, 셀 카운터(125)는 제3 읽기 전압(RD3)에 대한 셀 카운트 동작을 수행할 수 있다. 셀 카운터(125)는 셀 카운트 비교 회로(123_1)로 제3 읽기 전압(RD3)에 대한 셀 카운트(nC)를 전송할 수 있다. 셀 카운트 비교 회로(123_1)는 셀 카운트 비교 동작을 수행할 수 있다. 예시적으로, 셀 카운트 비교 회로(123_1)는 미리 정해진 순간에 셀 카운트 비교 동작을 수행할 수 있다. 이에 한정되지 않고, 셀 카운트 비교 회로(123_1)는 컨트롤러(110)의 제어 신호(CNTL)에 응답하여 셀 카운트 비교 동작을 수행할 수 있다.
제 3 읽기 전압(RD3)이 인가된 후, 셀 카운트 비교 회로(123_1)는 셀 카운트 비교 동작을 수행한다. 셀 카운트 비교 동작을 위해, 셀 카운트 비교 회로(123_1)는 셀 카운터(125)로부터 제공되는 셀 카운트(nC)를 참조한다. 예시적으로, 셀 카운터(125)는 제3 프로그램 상태(P3)의 메모리 셀들 중 제3 읽기 전압(RD3)에 응답하여 온-셀 또는 오프-셀의 개수를 카운팅할 수 있다.
셀 카운트 비교 동작을 위해, 셀 카운트 비교 회로(123_1)는 제3 읽기 전압(RD3)에 대한 읽기 전압 레벨 룩 업 테이블(111_3)의 정보를 참조할 수 있다. 예시적으로, 셀 카운트 비교 회로(123_1)는 제3 읽기 전압(RD3)에 대한 제3 기준 셀 카운트(C3)와 제 3 읽기 전압(RD3)에 대한 셀 카운트(nC)를 비교한다.
예시적으로, 셀 카운트(nC)가 온-셀 카운트인 경우, 제3 기준 셀 카운트(C3)가 제3 읽기 전압(RD3)에 대한 셀 카운트(nC)보다 크고, 제3 기준 셀 카운트(C3) 및 제3 읽기 전압(RD3)에 대한 셀 카운트(nC) 사이의 차이가 특정 값보다 크면, 셀 카운트 비교 회로(123_1)는 읽기 전압 레벨 선택기(123_2)를 제어하는 신호를 출력할 수 있다. 셀 카운트(nC)가 오프-셀 카운트인 경우, 제3 기준 셀 카운트(C3)가 제 3 읽기 전압(RD3)에 대한 셀 카운트(nC)보다 크고, 제3 기준 셀 카운트(C3) 및 제3 읽기 전압(RD3)에 대한 셀 카운트(nC) 사이의 차이가 특정 값보다 작으면, 셀 카운트 비교 회로(123_1)는 읽기 전압 레벨 선택기(123_2)를 제어하는 신호를 출력할 수 있다. 이와 같이, 제3 읽기 전압(RD3)에 대한 셀 카운트(nC)와 제3 기준 셀 카운트(C3)의 비교 결과에 따라, 셀 카운트 비교 회로(123_1)는 읽기 전압 레벨 선택기(123_2)를 제어하는 신호를 출력할 수 있다.
읽기 전압 레벨 선택기(123_1)는 제6 읽기 전압(RD6)에 제6 읽기 전압 레벨 변화분(△RD6_3)을 합한 새로운 제6 읽기 전압(RD6'=RD6+△RD6_3)을 출력할 수 있다. 출력된 새로운 제6 읽기 전압(RD6’)은 메모리 셀 어레이(121)의 메모리 셀들에 저장된 데이터에 대한 읽기 전압으로 사용될 수 있다. 중간 비트(CSB) 페이지의 읽기 동작에서, 제6 읽기 전압(RD6) 대신에 새로운 제6 읽기 전압(RD6')이 메모리 셀 어레이(121)로 인가될 것이다. 마지막으로, 상위 비트(MSB)페이지의 읽기 동작을 수행하기 위해, 제4 및 제7 읽기 전압(RD4, RD7)이 메모리 셀 어레이(121)로 순차적으로 인가된다.
도 7은 도 6에 설명된 순서에 따른 셀 카운트 비교 동작을 보여주는 순서도이다. 도 3, 도 6 및 도 7을 참조하면, 불휘발성 메모리 장치(120)는 메모리 컨트롤러(110)로부터 읽기 커맨드(CMD_r)를 수신한다(S110). 읽기 커맨드(CMD_r)는 읽기 전압 레벨 룩 업 테이블(111)의 정보를 포함할 수 있다. 불휘발성 메모리 장치(120)는 읽기 커맨드(CMD_r)에 응답하여, 읽기 동작을 수행한다(S120). 불휘발성 메모리 장치(120)는 읽기 동작 동안 셀 카운트 및 셀 카운트 비교 동작을 수행할 수 있다(S130). 불휘발성 메모리 장치(120)는 읽기 전압 레벨 룩 업 테이블(111) 및 셀 카운트(nC)를 참조하여, 읽기 동작에 사용되지 않은 읽기 전압의 레벨을 조절할 수 있다(S140). 예시적으로, 셀 카운트 비교 결과에 따라, 불휘발성 메모리 장치(120)는 읽기 전압 레벨 룩업 테이블(111)의 읽기 전압 레벨 변화분을 읽기 전압에 반영하고, 읽기 동작을 수행할 수 있다.
도 8은 본 발명의 실시 예에 따라 선택적으로 적용하는 셀 카운트 비교 동작 특징을 보여주는 테이블이다. 도 3및 도 8을 참조하면, 최하위 비트(LSB) 페이지의 읽기 동작을 수행하기 위해, 제2 읽기 전압(RD2)이 메모리 셀 어레이(121)로 인가될 수 있다. 그리고 제5 읽기 전압(RD5)이 인가되지 전에 셀 카운트 및 셀 카운트 비교 동작이 수행될 수 있다. 셀 카운터(125)는 제2 읽기 전압(RD2)에 대한 셀 카운트 동작을 수행할 수 있다. 셀 카운트(125)는 셀 카운트 비교 회로(123_1)로 제2 읽기 전압에 대한 셀 카운트(nC)를 전송할 수 있다. 셀 카운터(125)는 제2 읽기 전압에 대한 온-셀 카운트 또는 오프-셀 카운트를 수행할 수 있다.
셀 카운트 비교 동작을 위해, 셀 카운트 비교 회로(123_1)는 제2 읽기 전압(RD2)에 대한 읽기 전압 레벨 룩 업 테이블(111_2)의 정보를 참조할 수 있다. 예시적으로, 셀 카운트 비교 회로(123_1)는 제2 읽기 전압(RD2)에 대한 제2 기준 셀 카운트(C2)와 제2 읽기 전압(RD2)에 대한 셀 카운트(nC)를 비교할 수 있다.
비교 결과에 따라, 셀 카운트 비교 회로(123_1)는 읽기 전압 레벨 선택기(123_2)를 제어하는 신호를 출력할 수 있다. 제어 신호에 따라, 읽기 전압 레벨 선택기(123_2)는 제5 읽기 전압(RD5)에 제5 읽기 전압 레벨 변화분(△RD5_2)을 합한 새로운 제5 읽기 전압(RD5'=RD5+△RD5_2)을 출력할 수 있다.
도 8의 중간 비트(MSB) 페이지의 읽기 동작에서, 셀 카운트 및 셀 카운트 비교 동작은 제 3 읽기 전압(RD3)에 의한 읽기 동작과 동시에 수행될 수 있다. 셀 카운트 비교 동작 및 읽기 동작이 동시에 수행됨에 따라, 전체 읽기 동작 시간은 감소될 수 있다. 도 3 및 도 8을 참조하면, 셀 카운트 비교 동작을 위해, 셀 카운트 비교 회로(123_1)는 제1 읽기 전압(RD1)에 대한 읽기 전압 레벨 룩 업 테이블(111_1)의 정보를 참조할 수 있다.
예시적으로, 셀 카운터(125)는 제1 읽기 전압(RD1)에 대한 셀 카운트(nC)를 셀 카운트 비교 회로(123_1)로 전송할 수 있다. 셀 카운트 비교 회로(123_1)는 제1 읽기 전압(RD1)에 대한 제1 기준 셀 카운트(C1)와 제1 읽기 전압(RD1)에 대한 셀 카운트(nC)를 비교한다. 셀 카운트 비교 동작에 의해, 메모리 셀들에는 제6 읽기 전압(RD6) 대신 새로운 제6 읽기 전압(RD6')이 인가된다. 이때, 새로운 제6 읽기 전압(RD6')은 제6 읽기 전압(RD6)과 읽기 전압 레벨 변화분(△RD6_1)을 더한 값이다.
도 9는 본 발명의 실시 예에 따라 선택적으로 적용되는 셀 카운트 비교 동작 특징을 보여주는 테이블이다. 도 9를 참조하면, 최하위 비트(LSB)의 읽기 동작을 수행하기 위해, 제2 읽기 전압(RD2)이 인가될 수 있다. 제2 읽기 전압(RD2)가 인가된 후, 셀 카운트 및 셀 카운트 비교 동작이 수행될 수 있다. 셀 카운트 비교 결과, 제2 읽기 전압(RD2)에 대한 셀 카운트(nC)가 정해진 범위 내에 포함되는 경우, 읽기 전압 레벨 선택기(123_2)는 제5 읽기 전압(RD5)을 출력할 수 있다.
도 8 및 도 9를 참조하면, 중간 비트(CSB) 페이지의 읽기 동작의 과정은 서로 동일 또는 유사할 수 있다. 제1 읽기 전압(RD1)에 대한 셀 카운트 및 셀 카운트 비교 동작은 제3 읽기 전압(RD3)에 대한 읽기 동작과 함께 수행될 수 있다. 셀 카운트 비교 결과, 제1 읽기 전압(RD1)에 대한 셀 카운트(nC)가 정해진 범위 내에 포함되는 경우, 읽기 전압 레벨 선택기(123_2)는 제6 읽기 전압(RD6)을 출력할 수 있다.
최상위 비트(MSB) 페이지의 읽기 동작을 수행하기 위해, 제4읽기 전압(RD4)이 인가될 수 있다. 제4 읽기 전압(RD4)이 인가된 후, 셀 카운트 및 셀 카운트 비교 동작이 수행될 수 있다. 셀 카운트 비교 동작의 결과에 따라 제7 읽기 전압(RD7)의 레벨이 조절될 수 있다. 중간 비트(CSB)의 페이지의 읽기 동작이 완료된 후, 상위 비트(MSB)의 페이지의 읽기 동작이 수행된다.
상위 비트(MSB)의 페이지의 읽기 동작을 수행하기 위해, 제4 읽기 전압(RD4)이 메모리 셀 어레이(121)에 인가된다. 그리고, 제4 읽기 전압(RD4)에 대한 셀 카운트 및 셀 카운트 비교 동작이 수행될 수 있다. 비교 결과에 따라, 제7 읽기 전압(RD7)을 대신하여, 새로운 제7 읽기 전압(RD7')이 메모리 셀 어레이(121)에 인가된다. 이때, 새로운 제7 읽기 전압(RD7')은 제7 읽기 전압(RD7)에 읽기 전압 레벨 변화분(△RD7_4)을 더한 값이다.
도 10은 본 발명의 실시 예에 따라 선택적으로 적용되는 셀 카운트 비교 동작 특징을 보여주는 테이블이다. 도 8 및 도 10을 참조하면, 중간 비트(CSB) 페이지의 제3 읽기 전압(RD3)에 의한 읽기 동작까지의 과정은 서로 동일 또는 유사할 수 있다. 셀 카운트 비교 동작에 따라 제6 읽기 전압(RD6) 및 제7 읽기 전압(RD7)의 레벨이 조절될 수 있다. 제3 읽기 전압(RD3)이 인가된 후, 새로운 제6 읽기 전압(RD6')이 인가될 수 있다. 그리고 상위 비트(MSB)의 페이지의 읽기 동작을 수행하기 위해, 제4 읽기 전압(RD4)이 인가된다. 그리고, 제7 읽기 전압(RD7) 대신에 새로운 제7 읽기 전압(RD7')이 인가된다. 도 10을 참조하면, 셀 카운트 비교 동작을 통해, 하나 이상의 읽기 전압들의 레벨이 조절될 수 있다.
도 6, 도 8 내지 도 10을 참조하면, 복수의 비트(LSB~MSB) 페이지 각각에서, 한 번 이상의 셀 카운트 및 셀 카운트 비교 동작이 수행될 수 있다. 메모리 셀들의 프로그램 상태에 따라, 온-셀 카운트 및 오프-셀 카운트 중 적어도 하나가 수행될 수 있다. 예시적으로, 하위 프로그램 상태(P1, P2)로 프로그램된 메모리 셀들에는 온-셀 카운트 동작이 수행될 수 있다. 상위 프로그램 상태(P6, P7)로 프로그램된 메모리 셀들에는 오프-셀 카운트 동작이 수행될 수 있다. 또한, 모든 읽기 전압들(RD1~RD7)에 대해 온-셀 카운트 또는 오프-셀 카운트 동작이 수행될 수 있다. 이에 한정되지 않고, 읽기 전압들(RD1~RD7) 중 일부의 읽기 전압들에 대한 온-셀 카운트 또는 오프-셀 카운트 동작이 수행될 수 있다.
예시적으로, 셀 카운트 비교 동작은 제3 읽기 전압(RD3)에 의한 읽기 동작뿐만 아니라, 다른 읽기 전압들(RD1, RD2, RD4~RD7)에 의한 읽기 동작들에서 수행될 수 있다.
셀 카운트 비교 동작을 통해, 읽기 전압들의 레벨(RD1~RD7)은 조절될 수 있다. 예시적으로, 문턱 전압 산포의 시프트 현상이 크게 발생하는 상위 읽기 전압들(예를 들면, RD6, RD7)의 레벨이 조절될 수 있다.
상술한 바와 같이, 읽기 전압들의 레벨이 조절됨으로써, 불휘발성 메모리 장치(120)의 읽기 에러가 감소될 수 있다. 에러가 감소됨으로써, 불휘발성 메모리 장치(120)의 데이터 신뢰성이 향상될 수 있다.
도 11은 본 발명의 실시 예에 따른 불휘발성 메모리 시스템을 채용하는 SSD(Solid State Drive) 시스템을 보여주는 블록도이다. 도 11을 참조하면, SSD 시스템(1000)은 호스트(1100) 및 SSD(1200)를 포함한다.
호스트(1100)는 SSD(1200)에 데이터를 쓰거나, SSD(1200)에 저장된 데이터를 읽는다. 호스트(1100)는 커맨드, 어드레스, 상태 정보와 같은 신호(SGL)를 호스트 인터페이스(1101)를 통해 SSD(1200)와 주고 받을 수 있다. 예시적으로, 호스트 인터페이스(1101)는 USB, MMC, PCI, PCI-E, ATA, SATA, PATA, SCSI, ESDI, IDE, MIPI, NVMe 등과 같은 다양한 인터페이스들을 포함할 수 있다.
SSD(1200)는 호스트 인터페이스(1101)를 통해 호스트(1100)와 신호(SGL)를 주고 받으며, 전원 커넥터(power connector)(2102)를 통해 전원을 입력 받는다. SSD(1200)는 복수의 불휘발성 메모리 장치(1221~122n), SSD 컨트롤러(1210), 그리고 보조 전원 장치(1230)를 포함할 수 있다. 여기에서, 복수의 불휘발성 메모리 장치(1221~122n) 각각은 낸드 플래시 메모리 이외에도 PRAM, MRAM, ReRAM, FRAM 등으로 구현될 수 있다.
복수의 불휘발성 메모리 장치(1221~122n)는 SSD(1200)의 저장 매체로서 사용된다. 복수의 불휘발성 메모리 장치(1221~122n)는 복수의 채널(CH1~CHn)을 통해 SSD 컨트롤러(1210)와 연결될 수 있다. 하나의 채널에는 하나 또는 그 이상의 불휘발성 메모리 장치가 연결될 수 있다. 하나의 채널에 연결되는 불휘발성 메모리는 동일한 데이터 버스에 연결될 수 있다.
SSD 컨트롤러(1210)는 호스트 인터페이스(1201)를 통해 호스트(1100)와 신호(SGL)를 주고 받는다. 여기에서, 신호(SGL)에는 커맨드, 어드레스, 데이터 등이 포함될 수 있다. SSD 컨트롤러(1210)는 호스트(1100)의 커맨드에 따라 해당 불휘발성 메모리 장치에 데이터를 쓰거나 해당 불휘발성 메모리 장치로부터 데이터를 읽는다.
보조 전원 장치(1230)는 전원 커넥터(1202)를 통해 호스트(1100)와 연결된다. 보조 전원 장치(1230)는 호스트(1100)로부터 전원(PWR)을 입력 받을 수 있다. 한편, 보조 전원 장치(1230)는 SSD(1200) 내에 위치할 수도 있고, SSD(1200) 밖에 위치할 수도 있다. 예를 들면, 보조 전원 장치(1230)는 메인 보드에 위치하며, SSD(1200)에 보조 전원을 제공할 수도 있다.
예시적으로, SSD(1200)는 도 1 내지 도 11을 참조하여 설명된 불휘발성 메모리 시스템(100)일 수 있다. 즉, SSD(1200)는 셀 카운트 비교 동작을 수행하여 읽기 전압들의 레벨을 조절할 수 있다. 읽기 전압들의 레벨이 조절됨으로써, 불휘발성 메모리 장치(120)의 읽기 에러가 감소될 수 있다. 에러가 감소됨으로써, 불휘발성 메모리 장치(120)의 데이터 신뢰성이 향상될 수 있다.
이상에서와 같이 도면과 명세서에서 실시 예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허 청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허 청구범위의 기술적 사상에 의해 정해져야 할 것이다.
100: 불휘발성 메모리 시스템 121: 메모리 셀 어레이
110: 메모리 컨트롤러 122: 어드레스 디코더
120: 불휘발성 메모리 장치 123: 제어 로직 및 전압 발생기
111: 읽기 전압 레벨 룩 업 테이블 123_1: 셀 카운트 비교 회로
112: 프로세서 123_2: 읽기 전압 레벨 선택기
113: RAM 125: 셀 카운터
114: ECC 엔진 126: 입/출력 회로
115: 랜더마이저 1000: SSD
116: ROM
117: 호스트 인터페이스
118: 메모리 인터페이스

Claims (10)

  1. 각각 N(N은 1보다 큰 자연수)-레벨 셀로 구성된 복수의 메모리 셀을 포함하고, 복수의 읽기 전압을 기반으로 상기 복수의 메모리 셀에 저장된 데이터를 읽기 위한 불휘발성 메모리 장치; 및
    상기 불휘발성 메모리 장치로부터 상기 데이터가 읽히도록, 상기 불휘발성 메모리 장치로 읽기 커맨드를 전송하기 위한 메모리 컨트롤러를 포함하되,
    상기 불휘발성 메모리 장치는:
    상기 복수의 읽기 전압 중 제1 읽기 전압을 기반으로, 상기 N-레벨 셀의 제1 레벨에 대한 제1 읽기 동작을 수행하고;
    상기 복수의 메모리 셀 중 상기 제1 읽기 전압에 응답하는 온-셀들의 개수를 카운트하고;
    상기 카운트된 개수와 기준 셀 개수의 비교 결과에 따라, 상기 복수의 읽기 전압 중 상기 N-레벨 셀의 상기 제1 레벨 또는 제2 레벨에 대한 제2 읽기 동작을 수행하기 위해 이용될 제2 읽기 전압의 레벨을 조절하는 불휘발성 메모리 시스템.
  2. 제 1 항에 있어서,
    상기 기준 셀 개수는 상기 복수의 메모리 셀들의 문턱 전압 산포의 시프트에 따라 발생하는 에러의 개수 및 에러의 발생 확률 중 적어도 하나를 감소시키기 위한 값인 불휘발성 메모리 시스템.
  3. 제 1 항에 있어서,
    상기 메모리 컨트롤러는 상기 제1 읽기 전압에 대응하는 상기 기준 셀 개수에 따른 상기 복수의 읽기 전압 및 복수의 읽기 전압 레벨 변화분의 대응 관계를 포함하는 읽기 전압 레벨 룩 업 테이블의 정보를 상기 읽기 커맨드와 함께 상기 불휘발성 메모리 장치로 전송하는 불휘발성 메모리 시스템.
  4. 제 3 항에 있어서,
    상기 불휘발성 메모리 장치는 상기 복수의 읽기 전압을 발생시키기 위한 제어 로직 및 전압 생성기를 포함하되,
    상기 제어 로직 및 전압 생성기는:
    상기 카운트된 개수 및 상기 기준 셀 개수를 비교하도록 구성된 셀 카운트 회로; 및
    상기 비교 결과에 따라 상기 복수의 읽기 전압 레벨 변화분 중 상기 제2 읽기 전압에 대응하는 값을 상기 제2 읽기 전압에 더하여 얻어지는 새로운 읽기 전압을 출력하도록 구성된 읽기 전압 레벨 선택기를 포함하는 불휘발성 메모리 시스템.
  5. 제 1 항에 있어서,
    상기 제1 읽기 전압에 응답하는 온-셀들의 개수를 카운트하기 위한 셀 카운터를 더 포함하는 불휘발성 메모리 시스템.
  6. 제 1 항에 있어서,
    상기 불휘발성 메모리 장치는:
    상기 복수의 읽기 전압 중 상기 제1 읽기 전압을 기반으로, 상기 N-레벨 셀의 상기 제1 레벨에 대한 상기 제1 읽기 동작을 수행하고;
    상기 복수의 읽기 전압 중 제3 읽기 전압을 기반으로, 상기 N-레벨 셀의 상기 제1 레벨, 상기 제2 레벨 및 제3 레벨 중 하나에 대한 제3 읽기 동작을 수행하는 동안, 상기 복수의 메모리 셀 중 상기 제1 읽기 전압에 응답하는 온- 셀들의 개수를 카운트하고;
    상기 카운트된 개수와 상기 기준 셀 개수의 비교 결과에 따라, 상기 제2 읽기 전압의 레벨을 조절하는 불휘발성 메모리 시스템.
  7. 제 1 항에 있어서,
    상기 제 2 읽기 전압은 상기 제 1 읽기 전압 다음에 인가되는 전압인 불휘발성 메모리 시스템.
  8. 제 1 항에 있어서,
    상기 제2 읽기 전압은 최상위 읽기 전압인 불휘발성 메모리 시스템.
  9. 제 1 항에 있어서,
    상기 카운트된 개수가 상기 기준 셀 개수보다 크면, 상기 불휘발성 메모리 장치가 상기 제2 읽기 전압의 레벨을 조절하는 불휘발성 메모리 시스템.
  10. 각각 N(N은 1보다 큰 자연수)-레벨 셀로 구성된 복수의 메모리 셀을 포함하고 복수의 읽기 전압을 기반으로 상기 복수의 메모리 셀에 저장된 데이터를 읽기 위한 불휘발성 메모리 장치; 및
    상기 불휘발성 메모리 장치로부터 상기 데이터가 읽히도록, 상기 불휘발성 메모리 장치를 제어하기 위한 메모리 컨트롤러를 포함하되,
    상기 불휘발성 메모리 장치는:
    상기 복수의 읽기 전압 중 제1 읽기 전압을 기반으로, 상기 N-레벨 셀의 제1 레벨에 대한 제1 읽기 동작을 수행하고;
    상기 복수의 메모리 셀 중 상기 제1 읽기 전압에 응답하는 오프-셀들의 개수를 카운트하고;
    상기 카운트된 개수가 기준 셀 개수보다 작을 경우, 상기 복수의 읽기 전압 중 상기 N-레벨 셀의 상기 제1 레벨 또는 제2 레벨에 대한 제2 읽기 동작을 수행하기 위해 이용될 제2 읽기 전압의 레벨을 조절하는 불휘발성 메모리 시스템.
KR1020160005536A 2016-01-15 2016-01-15 불휘발성 메모리 시스템 KR102461447B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160005536A KR102461447B1 (ko) 2016-01-15 2016-01-15 불휘발성 메모리 시스템

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160005536A KR102461447B1 (ko) 2016-01-15 2016-01-15 불휘발성 메모리 시스템

Publications (2)

Publication Number Publication Date
KR20170086173A true KR20170086173A (ko) 2017-07-26
KR102461447B1 KR102461447B1 (ko) 2022-11-02

Family

ID=59426876

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160005536A KR102461447B1 (ko) 2016-01-15 2016-01-15 불휘발성 메모리 시스템

Country Status (1)

Country Link
KR (1) KR102461447B1 (ko)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190079327A (ko) * 2017-12-27 2019-07-05 삼성전자주식회사 메모리 장치의 데이터 독출 방법, 메모리 컨트롤러의 제어 방법 및 이들을 포함하는 저장 장치
KR20190084779A (ko) * 2018-01-09 2019-07-17 삼성전자주식회사 불휘발성 메모리 장치의 동작 방법 및 스토리지 장치
KR20190102599A (ko) * 2018-02-26 2019-09-04 삼성전자주식회사 비휘발성 메모리 장치, 그것의 동작 방법 및 그것을 포함하는 저장 장치
US10497453B2 (en) 2018-03-26 2019-12-03 Samsung Electronics Co., Ltd. Memory device
KR20190135244A (ko) * 2018-05-28 2019-12-06 에센코어 리미티드 저장 장치의 구동 방법
US10607705B2 (en) 2018-01-10 2020-03-31 Samsung Electronics Co., Ltd. Memory device including a deterioration level detection circuit
US10867682B2 (en) 2018-09-20 2020-12-15 Samsung Electronics Co., Ltd. Memory device and method of reading data
CN112166472A (zh) * 2018-06-20 2021-01-01 美光科技公司 具有使用基于组件的功能进行的动态校准的存储器子系统
US10937508B2 (en) 2018-09-21 2021-03-02 Samsung Electronics Co., Ltd. Nonvolatile memory devices and methods of operating a nonvolatile memory
US11107537B2 (en) 2018-09-20 2021-08-31 Samsung Electronics Co., Ltd. Memory device and method of reading data
US11238942B2 (en) 2018-09-21 2022-02-01 Samsung Electronics Co., Ltd. Nonvolatile memory devices
US11631466B2 (en) 2020-08-14 2023-04-18 Samsung Electronics Co., Ltd. Storage device performing read operation by restoring ON cell count (OCC) from power loss protection area of non-volatile memory
US11682463B2 (en) 2018-01-10 2023-06-20 Samsung Electronics Co., Ltd. Memory device
US11836366B2 (en) 2021-04-05 2023-12-05 SK Hynix Inc. Memory system and method of operating the same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120035064A (ko) * 2010-10-04 2012-04-13 삼성전자주식회사 리드 성능을 향상시킬 수 있는 리드 파라미터 변경 방법과 상기 방법을 수행할 수 있는 장치들
KR20150130633A (ko) * 2014-05-13 2015-11-24 삼성전자주식회사 불휘발성 메모리 장치를 포함하는 저장 장치 및 그것의 읽기 방법
KR20160000055A (ko) * 2014-06-23 2016-01-04 삼성전자주식회사 불휘발성 메모리 및 메모리 컨트롤러를 포함하는 스토리지 장치 및 스토리지 장치의 동작 방법
KR20160062298A (ko) * 2014-11-24 2016-06-02 삼성전자주식회사 불휘발성 메모리 시스템의 동작 방법
KR20170054634A (ko) * 2015-11-09 2017-05-18 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 읽기 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120035064A (ko) * 2010-10-04 2012-04-13 삼성전자주식회사 리드 성능을 향상시킬 수 있는 리드 파라미터 변경 방법과 상기 방법을 수행할 수 있는 장치들
KR20150130633A (ko) * 2014-05-13 2015-11-24 삼성전자주식회사 불휘발성 메모리 장치를 포함하는 저장 장치 및 그것의 읽기 방법
KR20160000055A (ko) * 2014-06-23 2016-01-04 삼성전자주식회사 불휘발성 메모리 및 메모리 컨트롤러를 포함하는 스토리지 장치 및 스토리지 장치의 동작 방법
KR20160062298A (ko) * 2014-11-24 2016-06-02 삼성전자주식회사 불휘발성 메모리 시스템의 동작 방법
KR20170054634A (ko) * 2015-11-09 2017-05-18 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 읽기 방법

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110010184A (zh) * 2017-12-27 2019-07-12 三星电子株式会社 读取数据的方法、控制存储控制器的方法以及存贮设备
US10580486B2 (en) 2017-12-27 2020-03-03 Samsung Electronics Co., Ltd. Method of reading data about memory device, method of controlling memory controller, and storage device including memory device and memory controller
CN110010184B (zh) * 2017-12-27 2024-05-14 三星电子株式会社 读取数据的方法、控制存储控制器的方法以及存贮设备
KR20190079327A (ko) * 2017-12-27 2019-07-05 삼성전자주식회사 메모리 장치의 데이터 독출 방법, 메모리 컨트롤러의 제어 방법 및 이들을 포함하는 저장 장치
KR20190084779A (ko) * 2018-01-09 2019-07-17 삼성전자주식회사 불휘발성 메모리 장치의 동작 방법 및 스토리지 장치
US11127472B2 (en) 2018-01-10 2021-09-21 Samsung Electronics Co., Ltd. Memory device for changing pass voltage
US10607705B2 (en) 2018-01-10 2020-03-31 Samsung Electronics Co., Ltd. Memory device including a deterioration level detection circuit
US11682463B2 (en) 2018-01-10 2023-06-20 Samsung Electronics Co., Ltd. Memory device
KR20190102599A (ko) * 2018-02-26 2019-09-04 삼성전자주식회사 비휘발성 메모리 장치, 그것의 동작 방법 및 그것을 포함하는 저장 장치
US10497453B2 (en) 2018-03-26 2019-12-03 Samsung Electronics Co., Ltd. Memory device
US10672488B2 (en) 2018-03-26 2020-06-02 Samsung Electronics Co., Ltd. Memory device
KR20190135244A (ko) * 2018-05-28 2019-12-06 에센코어 리미티드 저장 장치의 구동 방법
CN112166472A (zh) * 2018-06-20 2021-01-01 美光科技公司 具有使用基于组件的功能进行的动态校准的存储器子系统
US11107537B2 (en) 2018-09-20 2021-08-31 Samsung Electronics Co., Ltd. Memory device and method of reading data
US11380404B2 (en) 2018-09-20 2022-07-05 Samsung Electronics Co., Ltd. Memory device and method of reading data
US11955183B2 (en) 2018-09-20 2024-04-09 Samsung Electronics Co., Ltd. Memory device and method of reading data
US10867682B2 (en) 2018-09-20 2020-12-15 Samsung Electronics Co., Ltd. Memory device and method of reading data
US11238942B2 (en) 2018-09-21 2022-02-01 Samsung Electronics Co., Ltd. Nonvolatile memory devices
US10937508B2 (en) 2018-09-21 2021-03-02 Samsung Electronics Co., Ltd. Nonvolatile memory devices and methods of operating a nonvolatile memory
US11631466B2 (en) 2020-08-14 2023-04-18 Samsung Electronics Co., Ltd. Storage device performing read operation by restoring ON cell count (OCC) from power loss protection area of non-volatile memory
US11836366B2 (en) 2021-04-05 2023-12-05 SK Hynix Inc. Memory system and method of operating the same

Also Published As

Publication number Publication date
KR102461447B1 (ko) 2022-11-02

Similar Documents

Publication Publication Date Title
KR102461447B1 (ko) 불휘발성 메모리 시스템
KR102190694B1 (ko) 불휘발성 메모리 시스템 및 그것의 동작 방법
US10229749B2 (en) Nonvolatile memory storage system
US9442662B2 (en) Device and method for managing die groups
KR101925384B1 (ko) 불휘발성 메모리를 포함하는 메모리 시스템 및 불휘발성 메모리의 제어 방법
US9343158B2 (en) Methods of programming multi-level cell nonvolatile memory devices and devices so operating
US20110320688A1 (en) Memory Systems And Wear Leveling Methods
CN108735253B (zh) 非易失性存储器存储系统
US11604695B2 (en) Copy-back operations in a memory device
US9921749B2 (en) Memory system and method including determining a read voltage based on program order information and a plurality of mapping tables
KR20140031556A (ko) 플래시 메모리를 포함하는 플래시 메모리 시스템 및 그것의 비정상 워드 라인 검출 방법
KR102530500B1 (ko) 메모리 시스템 및 그것의 동작 방법
KR20090055314A (ko) 읽기 디스터번스를 줄일 수 있는 불휘발성 메모리 장치
KR102635348B1 (ko) 불휘발성 메모리 장치의 동작 방법 및 스토리지 장치
KR20210024912A (ko) 저장 장치 및 그 동작 방법
KR20150142503A (ko) 반도체 장치 및 이의 동작방법
KR20160052277A (ko) 반도체 장치 및 이의 동작 방법
KR20220105303A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20220055717A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
US11978514B2 (en) Erase cycle healing using a high voltage pulse
CN114464241A (zh) 用于读取错误恢复的系统和方法
KR20210101785A (ko) 메모리 시스템, 메모리 컨트롤러 및 메모리 시스템의 동작 방법
US11216208B1 (en) Memory system, memory controller, and operation method of memory system
US11182108B2 (en) Memory system, memory controller, and operation method
CN112037837B (zh) 存储器系统、存储器控制器和存储器设备

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant