KR20170079634A - 액정표시장치용 어레이 기판 및 그 제조 방법 - Google Patents

액정표시장치용 어레이 기판 및 그 제조 방법 Download PDF

Info

Publication number
KR20170079634A
KR20170079634A KR1020150190406A KR20150190406A KR20170079634A KR 20170079634 A KR20170079634 A KR 20170079634A KR 1020150190406 A KR1020150190406 A KR 1020150190406A KR 20150190406 A KR20150190406 A KR 20150190406A KR 20170079634 A KR20170079634 A KR 20170079634A
Authority
KR
South Korea
Prior art keywords
thickness
color filter
layer
protective film
pixel
Prior art date
Application number
KR1020150190406A
Other languages
English (en)
Other versions
KR102449135B1 (ko
Inventor
임채경
이상욱
한상훈
김수인
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020150190406A priority Critical patent/KR102449135B1/ko
Publication of KR20170079634A publication Critical patent/KR20170079634A/ko
Application granted granted Critical
Publication of KR102449135B1 publication Critical patent/KR102449135B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509—Filters, e.g. light shielding masks
    • G02F1/133514—Colour filters
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Geometry (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)

Abstract

본 발명의 액정표시장치용 어레이 기판은, 본 발명의 액정표시장치용 어레이 기판은, 제1, 제2, 제3 화소영역이 정의된 기판과, 상기 제1, 제2, 제3 화소영역의 각각에 위치하는 박막 트랜지스터와, 상기 박막 트랜지스터 상부의 보호막과, 상기 보호막 상부에 위치하는 컬러필터층과, 상기 제1, 제2, 제3 화소영역 각각의 상기 컬러필터층 상부에 위치하고 상기 박막 트랜지스터와 연결되는 화소전극과, 상기 제1, 제2, 제3 화소영역 각각의 상기 컬러필터층 상부에 위치하고 상기 화소전극과 이격되는 공통전극을 포함하고, 상기 보호막은 상기 제1, 제2, 제3 화소영역에 대응하여 서로 다른 제1, 제2, 제3 두께를 가진다

Description

액정표시장치용 어레이 기판 및 그 제조 방법{Array Substrate For Liquid Crystal Display Device And Method Of Fabricating The Same}
본 발명은 액정표시장치용 어레이 기판에 관한 것으로, 특히 컬러필터를 포함하는 어레이 기판 및 그 제조 방법에 관한 것이다.
정보화 사회가 발전함에 따라 화상을 표시하기 위한 표시장치에 대한 요구가 다양한 형태로 증가하고 있으며, 액정표시장치(liquid crystal display device: LCD) 및 유기발광다이오드 표시장치(organic light emitting diode display device: OLED)와 같은 평판표시장치(flat panel display device: FPD)가 개발되어 다양한 분야에 적용되고 있다.
이들 평판표시장치 중에서, 액정표시장치는 소형화, 경량화, 박형화, 저전력 구동 등의 장점을 가지고 있어 널리 사용되고 있다.
액정표시장치는 액정의 광학적 이방성과 유전율 이방성을 이용하는 것으로, 두 기판과 두 기판 사이의 액정층, 그리고 액정층의 액정분자를 구동하기 위한 제1 및 제2 전극을 포함한다. 따라서, 액정표시장치는, 제1 및 제2 전극에 전압을 인가하여 생성되는 전기장에 의해 액정분자의 배열을 조절하고, 이에 따라 달라지는 빛의 투과율에 의해 영상을 표시한다. 이러한 액정표시장치는 휴대폰이나 멀티미디어장치와 같은 휴대용 기기부터 노트북 또는 컴퓨터의 모니터, 그리고 대형 텔레비전에 이르기까지 다양하게 적용된다.
일반적으로 액정표시장치의 하부 기판에는 각 화소영역의 화소전극에 신호를 인가하기 위한 박막 트랜지스터가 형성되고, 상부 기판에는 각 화소영역에 대응하여 컬러필터가 형성된다. 박막 트랜지스터를 포함하는 하부 기판은 어레이 기판이라 일컬어지고, 컬러필터를 포함하는 상부 기판은 컬러필터 기판이라 일컬어진다.
이러한 액정표시장치는 두 기판을 각각 형성하고 하부 기판의 화소전극과 상부 기판의 컬러필터가 일대일 대응되도록 배치하는 공정을 통해 형성되는데, 두 기판을 배치하는 과정에서 오정렬(misalign)이 발생하여 불량이 생길 수 있다. 이를 방지하기 위해, 상부 및 하부 기판 사이의 합착 마진을 고려하여 상부 기판에 폭이 넓은 블랙 매트릭스를 형성할 수 있는데, 이러한 경우 액정표시장치의 개구율이 낮아지게 된다.
특히, 액정표시장치가 고해상도를 가짐에 따라 동일 면적 내에서 화소영역의 크기가 줄어들게 되므로, 적은 개구율의 차이에도 영상의 화질은 큰 영향을 받게 된다.
따라서, 컬러필터를 어레이 기판에 형성함으로써, 오정렬을 방지하고 개구율을 높일 수 있는 구조가 제안되었다. 이때, 컬러필터는 박막 트랜지스터의 상부에 형성될 수 있으며, 이러한 구조는 컬러필터 온 박막 트랜지스터(color filter on thin film transistor: COT) 구조라고 일컬어진다.
그런데, 이러한 COT 구조의 액정표시장치에서는 컬러필터 하부에 상대적으로 투과 특성이 높은 박막이 위치하며, 이러한 박막을 통과하는 빛의 간섭 현상에 의해 액정표시장치의 투과율이 영향을 받게 된다. 이에 대해, 도면을 참조하여 설명한다.
도 1은 박막을 통과하는 빛의 간섭 현상을 설명하기 위한 개략적인 도면이고, 여기서, M1은 박막을 나타내고, M2는 공기를 나타낸다.
도 1에 도시한 바와 같이, 박막(M1)을 통과하는 빛은 박막(M1)과 공기(M2)의 계면에서 투과와 반사 성분으로 나누어지며, 박막(M1)과 공기(M2)의 계면에서 수 차례 투과 및/또는 반사되어 출력된다. 여기서, E0는 입사한 빛의 진폭(amplitude)이고, t는 박막(M1)과 공기(M2)의 계면에서 투과 계수이며, r은 박막(M1)과 공기(M2)의 계면에서 반사 계수이다.
이때, 박막의 투과 특성이 상대적으로 높은 경우, 반사 없이 출력되는 빛(L0)과 다중 반사되어 출력되는 빛(L1, L2, ..., Ln) 사이에 간섭 현상이 발생한다. 이에 따라, 파장별 투과 특성이 진동 곡선(oscillation curve) 형태로 나타난다.
즉, 박막을 통과하는 빛의 투과 특성이 파장에 따라 다르게 나타나므로, 적, 녹, 청 컬러필터를 통과하는 빛의 투과 특성에 영향을 미쳐, 액정표시장치의 투과율이 저하된다.
본 발명은, 상기한 문제점을 해결하기 위하여 제시된 것으로, COT 구조의 액정표시장치의 투과율 저하 문제를 해결하고자 한다.
상기의 목적을 달성하기 위하여, 본 발명의 액정표시장치용 어레이 기판은, 제1, 제2, 제3 화소영역이 정의된 기판과, 상기 제1, 제2, 제3 화소영역의 각각에 위치하는 박막 트랜지스터와, 상기 박막 트랜지스터 상부의 보호막과, 상기 보호막 상부에 위치하는 컬러필터층과, 상기 제1, 제2, 제3 화소영역 각각의 상기 컬러필터층 상부에 위치하고 상기 박막 트랜지스터와 연결되는 화소전극과, 상기 제1, 제2, 제3 화소영역 각각의 상기 컬러필터층 상부에 위치하고 상기 화소전극과 이격되는 공통전극을 포함하고, 상기 보호막은 상기 제1, 제2, 제3 화소영역에 대응하여 서로 다른 제1, 제2, 제3 두께를 가진다.
상기 컬러필터층은 상기 제1, 제2, 제3 화소영역에 각각 대응하여 적, 녹, 청 컬러필터를 포함하며, 상기 보호막의 상기 제2 두께는 상기 제1 두께보다 작고 상기 제3 두께보다 크다.
이때, 적, 녹 컬러필터를 식각마스크로 이용하여 건식식각을 통해 보호막을 선택적으로 제거함으로써, 공정 추가 없이 보호막의 두께를 다르게 할 수 있다.
본 발명에서는, 컬러필터를 어레이 기판에 형성하여 액정표시장치의 개구율을 높일 수 있다.
또한, 적, 녹, 청 컬러필터 하부의 보호막 두께를 서로 다르게 함으로써, 빛의 투과 특성을 최적화하여 액정표시장치의 투과율을 향상시킬 수 있다.
이때, 컬러필터를 식각마스크로 이용함으로써, 마스크를 이용한 사진식각공정의 추가 없이 보호막의 두께를 다르게 할 수 있다.
도 1은 박막을 통과하는 빛의 간섭 현상을 설명하기 위한 개략적인 도면이다.
도 2는 박막의 두께에 따른 파장별 투과 스펙트럼을 시뮬레이션한 결과를 나타내는 도면이다.
도 3a는 본 발명의 실시예에 따른 액정표시장치의 광원의 발광 스펙트럼을 도시한 도면이고, 도 3b는 본 발명의 실시예에 따른 액정표시장치의 적, 녹, 청 컬러필터의 투과 스펙트럼을 도시한 도면이며, 도 3c는 본 발명의 실시예에 따른 액정표시장치에서 보호막의 투과 스펙트럼을 도시한 도면이고, 도 3d는 등색 함수(color matching function)의 도면이다.
도 4는 본 발명의 실시예에 따른 액정표시장치용 어레이 기판의 개략적인 평면도이다.
도 5는 본 발명의 실시예에 따른 액정표시장치용 어레이 기판의 도 4의 II-II선에 대응하는 개략적인 단면도이다.
6은 본 발명의 실시예에 따른 액정표시장치용 어레이 기판의 도 4의 III-III선에 대응하는 개략적인 단면도이다.
도 7a 내지 도 7f는 본 발명의 실시예에 따른 액정표시장치용 어레이 기판의 제조 공정 중 각 단계에서 도 4의 II-II선에 대응하는 어레이 기판을 개략적으로 도시한 단면도이다.
도 8a 내지 도 8f는 본 발명의 실시예에 따른 액정표시장치용 어레이 기판의 제조 공정 중 각 단계에서 도 4의 III-III선에 대응하는 어레이 기판을 개략적으로 도시한 단면도이다.
본 발명의 액정표시장치용 어레이 기판은, 제1, 제2, 제3 화소영역이 정의된 기판과, 상기 제1, 제2, 제3 화소영역의 각각에 위치하는 박막 트랜지스터와, 상기 박막 트랜지스터 상부의 보호막과, 상기 보호막 상부에 위치하는 컬러필터층과, 상기 제1, 제2, 제3 화소영역 각각의 상기 컬러필터층 상부에 위치하고 상기 박막 트랜지스터와 연결되는 화소전극과, 상기 제1, 제2, 제3 화소영역 각각의 상기 컬러필터층 상부에 위치하고 상기 화소전극과 이격되는 공통전극을 포함하고, 상기 보호막은 상기 제1, 제2, 제3 화소영역에서 서로 다른 두께를 가진다.
상기 보호막은 상기 제1, 제2, 제3 화소영역에 대응하여 각각 제1, 제2, 제3 두께를 가지며, 상기 제2 두께는 상기 제1 두께보다 작고 상기 제3 두께보다 크다.
상기 컬러필터층은 상기 제1, 제2, 제3 화소영역에 각각 대응하여 적, 녹, 청 컬러필터를 포함한다.
상기 녹 컬러필터의 두께는 상기 적 컬러필터의 두께보다 크고 상기 청 컬러필터의 두께보다 작을 수 있다.
본 발명의 액정표시장치용 어레이 기판의 제조 방법은, 제1, 제2, 제3 화소영역이 정의된 기판 상에 박막 트랜지스터를 형성하는 단계와, 상기 박막 트랜지스터 상부에 보호막을 형성하는 단계와, 상기 보호막 상부의 상기 제1 화소영역에 제1 컬러필터를 형성하는 단계와, 상기 제1 컬러필터를 식각마스크로 상기 제2 및 제3 화소영역의 상기 보호막을 부분적으로 제거하는 단계와, 상기 보호막 상부의 상기 제2 화소영역에 제2 컬러필터를 형성하는 단계와, 상기 제1 및 제2 컬러필터를 식각마스크로 상기 제3 화소영역의 상기 보호막을 부분적으로 제거하는 단계와, 상기 보호막 상부의 상기 제3 화소영역에 제3 컬러필터를 형성하는 단계와, 상기 제1, 제2, 제3 컬러필터 상부에 오버코트층을 형성하는 단계와, 상기 오버코트층 상부에 화소전극과 공통전극을 형성하는 단계를 포함한다.
상기 보호막은 상기 제1, 제2, 제3 화소영역에 대응하여 각각 제1, 제2, 제3 두께를 가지며, 상기 제1 두께와 상기 제2 두께의 차이 및 상기 제2 두께와 상기 제3 두께의 차이는 200 Å 내지 300 Å일 수 있다.
상기 제1 두께는 4500 Å이고, 상기 제2 두께는 4300 Å이며, 상기 제3 두께는 4000 Å일 수 있다.
상기 제2 및 제3 화소영역의 상기 보호막을 부분적으로 제거하는 단계와 상기 제3 화소영역의 상기 보호막을 부분적으로 제거하는 단계는 건식 식각을 이용할 수 있다.
이하, 도면을 참조하여 본 발명의 실시예에 따른 액정표시장치용 어레이 기판에 대하여 상세히 설명한다.
도 2는 박막의 두께에 따른 파장별 투과 스펙트럼을 결과를 나타내는 도면이다. 여기서, E1은 박막의 두께가 4000 Å이고, E2는 박막의 두께가 4500 Å이며, E3는 박막의 두께가 5000 Å이다.
도 2에 도시한 바와 같이, 박막을 통과하는 빛의 파장별 투과 스펙트럼이 진동 곡선 형태로 나타나는데, 박막의 두께에 따라 투과 스펙트럼이 달라진다. 즉, 박막의 두께가 두꺼워질수록 진동 주기가 달라지며, 여기서는 박막의 두께가 두꺼워질수록 진동 주기가 짧아지는 것을 알 수 있다.
따라서, 본 발명의 실시예에서는 적, 녹, 청 컬러필터 하부의 박막 두께를 다르게 하여, 액정표시장치의 투과율을 향상시킨다.
이때, 적, 녹, 청 컬러필터 하부의 박막 두께를 산출하는 방법에 대해 도 3a 내지 도 3d을 참조하여 설명한다.
도 3a는 본 발명의 실시예에 따른 액정표시장치의 광원의 발광 스펙트럼을 도시한 도면이고, 도 3b는 본 발명의 실시예에 따른 액정표시장치의 적, 녹, 청 컬러필터의 투과 스펙트럼을 도시한 도면이며, 도 3c는 본 발명의 실시예에 따른 액정표시장치에서 보호막의 투과 스펙트럼을 도시한 도면이고, 도 3d는 등색 함수(color matching function)의 도면으로, 삼원색광의 값을 나타낸다. 여기서, 도 3c의 S1과 S2는 서로 다른 두께를 가지며, S2의 두께가 S1보다 클 수 있다. 일례로, S1은 4000 Å의 두께를 가지며, S2는 4500 Å의 두께를 가진다.
도 3a와 도 3b 및 도 3c의 스펙트럼을 매칭시키고 도 3d의 등색 함수를 적용하여 적, 녹, 청색의 각각의 삼자극치 X, Y, Z를 산출한다. 이어, 삼자극치 X, Y, Z로부터 CIE 좌표계의 x, y 좌표와 휘도 Y를 산출한다.
이때, x와 y는 각각 식(1), 식(2)로부터 구하며, 국제조명위원회(Commission Internationale de L'eclairage: CIE) 좌표계의 휘도 Y는 삼자극치의 Y로 결정된다.
Figure pat00001
--------------- 식(1)
Figure pat00002
--------------- 식(2)
따라서, 산출된 x, y 및 Y로부터, 색재현율 조건을 만족하는 x, y 좌표 및 휘도 Y가 큰 조건에 해당하는 보호막의 두께를 적, 녹, 청 컬러필터 별로 산출한다. 이때, 녹 컬러필터 하부의 보호막 두께는 적 컬러필터 하부의 보호막 두께보다 작고, 청 컬러필터 하부의 보호막 두께보다 큰 것이 바람직하다.
도 4는 본 발명의 실시예에 따른 액정표시장치용 어레이 기판의 개략적인 평면도이고, 도 5와 도 6은 본 발명의 실시예에 따른 액정표시장치용 어레이 기판의 개략적인 단면도이다. 여기서, 도 5는 도 4의 II-II선에 대응하는 단면을 도시하고, 도 6은 도 4의 III-III선에 대응하는 단면을 도시한다. 도 4와 도 5 및 도 6의 어레이 기판은 컬러필터를 포함하는데, 도시의 편의를 위해, 도 4에서 컬러필터는 생략한다.
도 4와 도 5 및 도 6에 도시한 바와 같이, 제1 내지 제3 화소영역(P1, P2, P3)이 정의된 투명한 절연 기판(110) 위에 도전성 물질로 이루어진 게이트 배선(112)과 공통 배선(116)이 형성된다. 게이트 배선(112)과 공통 배선(116)은 제1 방향을 따라 연장되고, 공통 배선(116)은 게이트 배선(112)과 이격되어 위치한다.
또한, 기판(110) 상의 각 화소영역(P1, P2, P3)에는 게이트 배선(112) 및 공통 배선(116)과 동일 물질로 이루어진 게이트 전극(114) 및 보조 공통 배선(118)이 형성된다. 게이트 전극(114)은 게이트 배선(112)과 연결되고, 보조 공통 배선(118)은 공통 배선(116)과 연결된다.
게이트 전극(114)은 게이트 배선(112)으로부터 연장된다. 이와 달리, 게이트 전극(114)은 게이트 배선(112)의 일부로 이루어질 수 있으며, 이때 게이트 전극(114)은 게이트 배선(112)의 다른 부분보다 넓은 폭을 가질 수 있다.
한편, 보조 공통 배선(118)은 실질적으로 제1 방향과 교차하는 제2 방향을 따라 공통 배선(116)으로부터 연장되며, 각 화소영역(P1, P2, P3)의 좌우측에 각각 위치하고 서로 평행한 제1 및 제2 보조 패턴(118a, 118b)을 포함한다. 제1 및 제2 보조 패턴(118a, 118b)은 각 화소영역(P1, P2, P3)의 중앙에 대응하여 꺾어진 부분을 가질 수 있다.
여기서, 기판(110)은 유리나 플라스틱으로 이루어질 수 있다. 또한, 게이트 배선(112)과 게이트 전극(114), 공통 배선(116), 그리고 보조 공통 배선(118)은 알루미늄(aluminum)이나 몰리브덴(molybdenum), 니켈(nickel), 크롬(chromium), 구리(copper) 또는 이들의 합금으로 이루어질 수 있으며, 단일층 또는 다중층 구조일 수 있다.
이어, 게이트 배선(112)과 게이트 전극(114), 공통 배선(116), 그리고 보조 공통 배선(118) 상부에는 게이트 절연막(120)이 형성된다. 게이트 절연막(120)은 게이트 배선(112)과 게이트 전극(114), 그리고 공통 배선(116)을 덮는다. 게이트 절연막(120)은 질화 실리콘(SiNx)이나 산화 실리콘(SiO2)의 무기절연물질로 형성될 수 있으며, 일례로, 질화 실리콘으로 이루어질 수 있다.
각 화소영역(P1, P2, P2)의 게이트 전극(114) 상부의 게이트 절연막(120) 위에는 반도체층(122)이 형성된다. 반도체층(122)은 진성 비정질 실리콘의 액티브층(122a)과 불순물 도핑된 비정질 실리콘의 오믹 콘택층(122b)을 포함한다. 이와 달리, 반도체층(122)은 산화물 반도체로 이루어질 수 있다. 이 경우, 오믹 콘택층(122b)은 생략되고, 반도체층(122)의 상부에는 게이트 전극(114)에 대응하여 식각 방지막이 형성될 수 있다.
또한, 인접한 화소영역(P1, P2, P3) 사이의 게이트 절연막(120) 위에는 반도체 패턴(124)이 형성된다. 반도체 패턴(124)은 일 화소영역(P1, P2, P3)의 제1 보조 패턴(118a)과 인접한 화소영역(P1, P2, P3)의 제2 보조 패턴(118b) 사이에 위치한다. 반도체 패턴(124)은 제1 반도체 패턴(124a)과 제2 반도체 패턴(124b)을 포함한다. 제1 반도체 패턴(124a)은 액티브층(122a)과 동일 물질로 이루어지고, 제2 반도체 패턴(124b)은 오믹 콘택층(122b)과 동일 물질로 이루어진다.
다음, 각 화소영역(P1, P2, P3)의 반도체층(122) 상부에는 소스 및 드레인 전극(134, 136)이 형성된다. 소스 및 드레인 전극(134, 136)은 반도체층(122) 상부에서 게이트 전극(114)을 중심으로 이격되어 위치하고, 오믹 콘택층(122b)은 소스 및 드레인 전극(134, 136)과 동일한 모양을 가진다. 소스 및 드레인 전극(134, 136) 사이에는 액티브층(122a)이 노출된다.
드레인 전극(136)의 일부는 공통 배선(116)과 중첩하여 스토리지 커패시터(storage capacitor)를 형성한다. 드레인 전극(136)의 중첩 부분은 제1 커패시터 전극을 이루고, 공통 배선(116)의 중첩 부분은 제2 커패시터 전극을 이룬다. 이때, 공통 배선(116)의 중첩 부분은 다른 부분에 비해 넓은 폭을 가질 수 있다.
게이트 전극(114)과 반도체층(122), 소스 전극(134), 그리고 드레인 전극(136)은 박막 트랜지스터를 이루며, 소스 및 드레인 전극(134, 136) 사이에 노출된 액티브층(122a)은 박막 트랜지스터의 채널이 된다. 여기서, 박막 트랜지스터의 채널은 U자 형일 수 있으며, 박막 트랜지스터의 채널 형상은 달라질 수 있다.
또한, 인접한 화소영역(P1, P2, P3) 사이의 반도체 패턴(124) 상부에는 데이터 배선(132)이 형성된다. 데이터 배선(132)은 실질적으로 제2 방향을 따라 연장되고, 게이트 배선(112)과 교차하여 화소영역(P1, P2, P3)을 정의한다. 데이터 배선(132)은 각 화소영역(P1, P2, P3)의 중앙을 기준으로 꺾어진 구조를 가진다. 데이터 배선(132)은 소스 전극(134)과 연결되며, 소스 전극(134)은 데이터 배선(132)에서 연장될 수 있다. 이와 달리, 소스 전극(134)은 데이터 배선(132)의 일부로 이루어질 수도 있다.
데이터 배선(132)은 일 화소영역(P1, P2, P3)의 제1 보조 패턴(118a)과 인접한 화소영역(P1, P2, P3)의 제2 보조 패턴(118b) 사이에 위치하며, 인접한 제1 보조 패턴(118a) 및 제2 보조 패턴(118b)과 평행하고 이격된다. 이와 달리, 데이터 배선(132)은 인접한 제1 보조 패턴(118a) 및 제2 보조 패턴(118b)과 중첩할 수도 있다.
소스 및 드레인 전극(134, 136)과 데이터 배선(132)은 알루미늄(aluminum)이나 몰리브덴(molybdenum), 니켈(nickel), 크롬(chromium), 구리(copper) 또는 이들의 합금으로 이루어질 수 있으며, 단일층 또는 다중층 구조일 수 있다.
여기서, 반도체층(122)과 반도체 패턴(124), 소스 및 드레인 전극(134, 136), 그리고 데이터 배선(132)은 하나의 마스크를 이용한 사진식각공정을 통해 형성된다. 이때, 소스 및 드레인 전극(134, 136)과 데이터 배선(132)은 각각 반도체층(122)의 액티브층(122a) 및 반도체 패턴(124)의 제1 반도체 패턴(124a)보다 좁은 폭을 가져, 액티브층(122a) 및 제1 반도체 패턴(124a)의 가장자리 상면은 소스 및 드레인 전극(134, 136)과 데이터 배선(132)에 의해 각각 노출될 수 있다.
이와 달리, 반도체층(122)과 소스 및 드레인 전극(134, 136)은 서로 다른 마스크를 이용한 각각의 사진식각공정을 통해 형성될 수도 있는데, 이 경우, 반도체층(122)의 측면은 소스 및 드레인 전극(134, 136)으로 덮이며, 데이터 배선(132) 하부의 반도체 패턴(124)은 생략될 수 있다.
다음, 소스 및 드레인 전극(134, 136)과 데이터 배선(132) 상부에는 보호막(140)이 형성된다. 보호막(140)은 산화 실리콘(SiO2)나 질화 실리콘(SiNx)의 무기절연물질로 형성될 수 있으며, 일례로, 질화 실리콘으로 이루어질 수 있다.
보호막(140)은 제1, 제2 및 제3 화소영역(P1, P2, P3)에서 서로 다른 두께를 가진다. 제1 화소영역(P1)의 보호막(140)은 제1 두께(d1)를 갖고, 제2 화소영역(P2)의 보호막(140)은 제2 두께(d2)를 가지며, 제3 화소영역(P3)의 보호막(140)은 제3 두께(d3)를 가진다. 여기서, 제2 두께(d2)는 제1 두께(d1)보다 작고 제3 두께(d3)보다 크다.
제1 두께(d1)와 제2 두께(d2)의 차이 그리고 제2 두께(d2)와 제3 두께(d3)의 차이는 약 200 Å 내지 약 300 Å일 수 있다. 일례로, 제1 두께(d1)는 약 4500 Å이고, 제2 두께(d2)는 약 4300 Å이며, 제3 두께(d3)는 약 4000 Å일 수 있다.
보호막(140) 상부의 각 화소영역(P1, P2, P3)에는 컬러필터층(152)이 형성된다. 컬러필터층(152)은 제1, 제2, 제3 화소영역(P1, P2, P3)에 각각 대응하는 제1, 제2, 제3 컬러필터(152a, 152b, 152c)를 포함한다. 일례로, 제1 컬러필터(152a)는 적(R) 컬러필터이고, 제2 컬러필터(152b)는 녹(G) 컬러필터이며, 제3 컬러필터(152c)는 청(B) 컬러필터일 수 있다.
여기서, 녹 컬러필터(152b)는 적 컬러필터(152a)보다 얇은 두께를 가지며, 청 컬러필터(152c)보다 두꺼운 두께를 가질 수 있다. 일례로, 적, 녹, 청 컬러필터(152a, 152b, 152c)의 두께는 약 2.0 ㎛ 내지 약 3.0 ㎛일 수 있다. 이와 달리, 적, 녹, 청 컬러필터(152a, 152b, 152c)의 두께는 동일할 수도 있다.
또한, 보호막(140) 상부에는 차광층(156)이 형성되며, 차광층(156)은 박막 트랜지스터에 대응하여 위치한다. 차광층(156)은 외부 광이 박막 트랜지스터로 입사하는 것을 방지하며, 외부 광이 박막 트랜지스터에서 반사되어 출력되는 것을 차단하거나 감소시킨다.
차광층(156)은 제1 컬러패턴(156a)과 제1 컬러패턴(156a) 상부의 제2 컬러패턴(156b)을 포함한다. 제1 컬러패턴(156a) 및 제2 컬러패턴(156b)은 적, 녹, 청 컬러필터(152a, 152b, 152c) 중 선택된 두 컬러필터와 동일 물질로 형성될 수 있는데, 적 컬러필터(152a) 및 청 컬러필터(152c)와 동일 물질로 형성하는 것이 차광 효과를 높이는데 바람직하다.
이와 달리, 차광층(156)은 단일 컬러패턴으로 이루어질 수도 있다. 이때, 차광층(154)은 투과율이 가장 낮은 청 컬러필터(152c)와 동일 물질로 이루어지는 것이 반사광의 출력을 최소화할 수 있어 바람직하다.
한편, 도시하지 않았지만, 게이트 배선(112)과 공통 배선(116) 및 데이터 배선(132) 상부에도 차광층이 형성될 수 있으며, 차광층은 단일 컬러패턴 또는 이중 컬러패턴을 포함할 수 있다.
컬러필터층(152)과 차광층(156) 상부에는 오버코트층(160)이 형성된다. 오버코트층(160)은 각 화소영역(P1, P2, P3)에서 실질적으로 평탄한 표면을 가진다. 오버코트층(160)은 광경화성 아크릴계(acryl) 물질이나 열경화성 에폭시계(epoxy) 물질로 이루어질 수 있다.
오버코트층(160)은 컬러필터층(152) 및 보호막(140)과 함께 드레인 전극(136)을 노출하는 드레인 콘택홀(160a)을 가진다. 또한, 오버코트층(160)은 보호막(140) 및 게이트 절연막(120)과 함께 공통 배선(116)을 노출하는 공통 콘택홀(160b)을 가진다. 공통 콘택홀(160b)은 컬러필터층(152) 내에도 형성될 수 있다.
오버코트층(160) 상부의 각 화소영역(P1, P2, P3)에는 화소전극(172)과 공통전극(174)이 형성된다. 화소전극(172)과 공통전극(174) 각각은 실질적으로 제2 방향을 따라 연장되고, 제1 방향을 따라 서로 이격되어 있는 다수의 패턴들을 포함한다. 공통전극(174)의 패턴들은 화소전극(172)의 패턴들과 제1 방향을 따라 이격되어 번갈아 배치된다. 화소전극(172)과 공통전극(174)의 각 패턴은 화소영역(P1, P2, P3)의 중앙을 기준으로 꺾어져 있어 제2 방향에 대해 일정 각도를 가지며, 제1 방향으로 화소영역(P1, P2, P3)의 중앙을 지나는 가상의 선에 대해 실질적으로 대칭인 구조를 가진다. 여기서, 화소전극(172)과 공통전극(174)은 제2 방향에 대해 45도 또는 이보다 작은 각도를 가지고 꺾어질 수 있다.
화소전극(172) 및 공통전극(174)은 인듐-틴-옥사이드(indium tin oxide)나 인듐-징크-옥사이드(indium zinc oxide)와 같은 투명도전물질로 형성될 수 있다.
또한, 화소전극 연결부(173)와 공통전극 연결부(175), 그리고 보조 공통전극(176)이 화소전극(172) 및 공통전극(174)과 동일층 상에 동일 물질로 형성된다.
공통전극 연결부(175)와 화소전극 연결부(173)는 제1 방향을 따라 연장되고, 각 화소영역(P1, P2, P3)의 상하측에 각각 위치한다. 화소전극 연결부(173)는 화소전극(172)의 패턴들 일단과 연결되어 있고, 드레인 전극(136)과 중첩하며, 드레인 콘택홀(160a)을 통해 드레인 전극(136)과 접촉한다.
또한, 공통전극 연결부(175)는 공통전극(174)의 패턴들 일단과 연결되며, 전단의 게이트 배선(112)과 부분적으로 중첩한다. 이와 달리, 공통전극 연결부(175)는 전단의 게이트 배선(112)과 이격되어 있을 수도 있다.
도시한 것처럼, 한 화소영역(P1, P2, P3)에 대응하는 공통전극 연결부(175)는 인접한 화소영역(P1, P2, P3)에 대응하는 공통전극 연결부(175) 및 보조 공통전극(176)과 연결된다. 이와 달리, 한 화소영역(P1, P2, P3)에 대응하는 공통전극 연결부(175)는 인접한 화소영역(P1, P2, P3)에 대응하는 공통전극 연결부(175) 및 보조 공통전극(176)과 분리되어, 공통전극 연결부(175)는 각 화소영역(P1, P2, P3)별로 분리되어 있을 수도 있다.
한편, 보조 공통전극(176)은 제2 방향을 따라 연장되고 화소영역(P1, P2, P3)의 중앙을 기준으로 꺾어져 있어 제2 방향에 대해 일정 각도를 가진다. 보조 공통전극(176)은 일단이 공통전극 연결부(175)와 연결되며, 데이터 배선(132) 그리고 인접한 화소영역(P1, P2, P3)의 제1 보조 패턴(118a) 및 제2 보조 패턴(118b)과 중첩한다. 보조 공통전극(176)의 타단은 연장되어 공통 배선(116)과 중첩하며, 공통 콘택홀(160b)을 통해 공통 배선(116)과 접촉한다.
이와 달리, 공통 콘택홀은 보조 공통 배선(118)을 노출할 수도 있으며, 이 경우 보조 공통전극(176)이 공통 콘택홀을 통해 보조 공통 배선(118)과 접촉할 수도 있다. 또는, 보조 공통 배선(118)이 연장되어 공통전극 연결부(175)와 중첩하고 공통 콘택홀은 연장된 보조 공통 배선(118)을 노출할 수도 있으며, 이 경우 공통전극 연결부(175)가 공통 콘택홀을 통해 보조 공통 배선(118)과 접촉할 수도 있다.
이와 같이, 본 발명의 실시예에 따른 액정표시장치용 어레이 기판에서는, 박막 트랜지스터 상부에 컬러필터층(152)을 형성하고, 어레이 기판에 대향하는 상부 기판(도시하지 않음)의 블랙 매트릭스를 생략함으로써, 합착 마진을 줄여 액정표시장치의 개구율을 높일 수 있다.
또한, 적, 녹, 청 컬러필터(152a, 152b, 152c) 하부의 보호막(140) 두께를 다르게 함으로써, 빛의 투과 특성을 최적화하여 액정표시장치의 투과율을 향상시킬 수 있다.
일례로, 적색 좌표는 (Rx, Ry)=(0.663, 0.324)이고 휘도(Y)는 76.2이며, 녹색 좌표는 (Gx, Gy)=(0.297, 0.654)이고 휘도(Y)는 429.4이며, 청색 좌표는 (Bx, By)=(0.154, 0.043)이고 휘도(Y)는 39.3이며, 이에 따른 백색 좌표는 (Wx, Wy)=(0.272, 0.303)이고 휘도(Y)는 544.9이다. 이때, 색재현율은 국제조명위원회가 1931년에 제정한 CIE 1931 xy 좌표계 상에서 국가 텔레비전 시스템 위원회(National Television System Committee: NTSC)가 1953년 컬러 TV 기준으로 만든 NTSC 색 규격 대비 약 87%의 면적비를 갖고, 국제조명위원회가 1976년에 제정한 CIE 1976 u'v' 좌표계 상에서 sRGB 색 규격 대비 약 124%의 면적비 및 99%의 중첩비를 가지며, DCI(digital cinema initiative) 색 규격 대비 92%의 중첩비를 가진다.
한편, 비교예로, 적, 녹, 청 컬러필터(152a, 152b, 152c) 하부의 보호막(140) 두께를 4000 Å으로 동일하게 하였을 때, 적색 좌표는 (Rx, Ry)=(0.665, 0.323)이고 휘도(Y)는 72.1이며, 녹색 좌표는 (Gx, Gy)=(0.287, 0.657)이고 휘도(Y)는 411.1이며, 청색 좌표는 (Bx, By)=(0.154, 0.043)이고 휘도(Y)는 39.3이며, 이에 따른 백색 좌표는 (Wx, Wy)=(0.266, 0.297)이고 휘도(Y)는 522.6이다. 이때, 색재현율은 CIE 1931 xy 좌표계 상에서 NTSC 색 규격 대비 약 87%의 면적비를 갖고, CIE 1976 u'v' 좌표계 상에서 sRGB 색 규격 대비 약 125%의 면적비 및 99%의 중첩비를 가지며, DCI 색 규격 대비 92%의 중첩비를 가진다.
따라서, 본 발명의 실시예에 따른 어레이 기판을 포함하는 액정표시장치는 비교예에 비해 유사한 색재현율을 가지면서 약 4.3%의 투과율이 상승하는 것을 알 수 있다.
한편, 적, 녹, 청 컬러필터(152a, 152b, 152c) 상부의 오버코트층(160)은 투명한 재료로 이루어지나, 빛의 투과 스펙트럼이 주기가 짧고 강도(intensity)가 작아 투과되는 빛의 간섭 영향이 없다.
도 7a 내지 도 7f와 도 8a 내지 도 8f는 본 발명의 실시예에 따른 액정표시장치용 어레이 기판의 제조 공정 중 각 단계에서 어레이 기판을 개략적으로 도시한 단면도로, 도 7a 내지 도 7f는 도 4의 II-II선에 대응하는 단면을 도시하고, 도 8a 내지 도 8f는 도 4의 III-III선에 대응하는 단면을 도시한다.
도 7a와 도 8a에 도시한 바와 같이, 제1 내지 제3 화소영역(P1, P2, P3)이 정의된 투명한 절연 기판(110) 위에 스퍼터링(sputtering) 등의 방법으로 제1 도전성 물질을 증착하여 제1 도전물질층(도시하지 않음)을 형성하고, 마스크를 이용한 사진식각공정을 통해 제1 도전물질층을 선택적으로 패터닝함으로써, 게이트 배선(도 4의 112)과 게이트 전극(114), 공통 배선(116) 및 보조 공통 배선(118)을 형성한다. 각 화소영역(P1, P2, P3)에서 보조 공통 배선(118)은 제1 및 제2 보조 패턴(118a, 118b)을 포함한다.
기판(110)은 유리나 플라스틱으로 이루어질 수 있으며, 제1 도전물질층은 알루미늄(aluminum)이나 몰리브덴(molybdenum), 니켈(nickel), 크롬(chromium), 구리(copper) 또는 이들의 합금을 포함할 수 있고, 단일 층 또는 다중층 구조일 수 있다.
다음, 도 7b와 도 8b에 도시한 바와 같이, 게이트 배선(도 4의 112)과 게이트 전극(114), 공통 배선(116) 및 보조 공통 배선(118) 상부에 게이트 절연막(120)을 형성한다. 게이트 절연막(120)은 실질적으로 기판(110) 전면에 플라즈마를 이용한 화학기상증착(chemical vapor deposition: CVD) 방법으로 제1 절연물질을 증착함으로써 형성될 수 있다. 이때, 게이트 절연막(120)은 약 4000 Å 내지 5000 Å의 두께를 가질 수 있다.
제1 절연물질은 질화 실리콘(SiNx)이나 산화 실리콘(SiO2)의 무기절연물질일 수 있으며, 일례로, 질화 실리콘일 수 있다.
이어, 게이트 절연막(120) 상부에 제1 반도체물질층(도시하지 않음)과 제2 반도체물질층(도시하지 않음)을 차례로 형성하고, 제2 반도체물질층 상부에 제2 도전물질층(도시하지 않음)을 형성한 후, 마스크를 이용한 사진식각공정을 통해 제2 도전물질층과 제1 및 제2 반도체물질층을 선택적으로 패터닝하여 반도체층(122)과, 반도체 패턴(124), 소스 전극(134), 드레인 전극(136), 그리고 데이터 배선(132)을 형성한다. 여기서, 마스크는 광차단부와 광투과부 및 광반투과부를 포함할 수 있다.
제1 반도체물질층과 제2 반도체물질층은 플라즈마를 이용한 CVD 방법으로 진성 비정질 실리콘과 불순물을 포함하는 비정질 실리콘을 각각 증착함으로써 형성될 수 있고, 제2 도전물질층은 금속과 같은 도전성 물질을 스퍼터링 방법으로 증착함으로써 형성될 수 있다. 제2 도전물질층은 알루미늄(aluminum)이나 몰리브덴(molybdenum), 니켈(nickel), 크롬(chromium), 구리(copper) 또는 이들의 합금을 포함할 수 있으며, 단일층 또는 다중층 구조일 수 있다.
반도체층(122)은 액티브층(122a)과 오믹 콘택층(122b)을 포함하며, 반도체 패턴(124)은 제1 및 제2 반도체 패턴(124a, 124b)을 포함한다. 제1 반도체 패턴(124a)은 액티브층(122a)과 동일 물질로 이루어지고, 제2 반도체 패턴(124b)은 오믹 콘택층(122b)과 동일 물질로 이루어진다.
액티브층(122a)과 제1 반도체 패턴(124a)의 가장자리 상면은 소스 및 드레인 전극(134, 136)과 데이터 배선(132)에 의해 각각 노출되어 있을 수 있다.
다음, 도 7c와 도 8c에 도시한 바와 같이, 소스 및 드레인 전극(134, 136)과 데이터 배선(132) 상부에 보호막(140)을 형성한다. 보호막(140)은 실질적으로 기판(110) 전면에 플라즈마를 이용한 CVD 방법으로 제2 절연물질을 증착함으로써 형성될 수 있다. 이때, 보호막(140)은 제1 두께(d1)를 가지며, 일례로, 제1 두께(d1)는 약 4500 Å일 수 있다.
제2 절연물질은 질화 실리콘(SiNx)이나 산화 실리콘(SiO2)의 무기절연물질일 수 있으며, 일례로, 질화 실리콘일 수 있다.
이어, 보호막(140) 상부의 실질적으로 기판(110) 전면에 적색 레지스트를 도포하고 마스크를 이용한 사진식각공정을 통해 패터닝함으로써, 제1 화소영역(P1)에 적 컬러필터(152a)를 형성한다. 또한, 소스 및 드레인 전극(134, 136) 상부에는 제1 컬러패턴(156a)을 형성한다. 다음, 적 컬러필터(152a)를 식각마스크로 건식식각(dry etching)을 진행하여 제2 및 제3 화소영역(P2, P3)의 보호막(140)을 부분적으로 제거한다.
따라서, 도 7d와 도 8d에 도시한 바와 같이, 제2 및 제3 화소영역(P2, P3)의 보호막(140)은 제1 두께(d1)보다 작은 제2 두께(d2)를 가진다. 제1 두께(d1)와 제2 두께(d2)의 차이는 약 200 Å 내지 약 300 Å일 수 있으며, 일례로, 제2 두께(d2)는 약 4300 Å일 수 있다.
이어, 적 컬러필터(152a)를 포함하는 실질적으로 기판(110) 전면에 녹색 레지스트를 도포하고 마스크를 이용한 사진식각공정을 통해 패터닝함으로써, 제2 화소영역(P2)에 녹 컬러필터(152b)를 형성한다. 다음, 적 컬러필터(152a)와 녹 컬러필터(152b)를 식각마스크로 건식식각(dry etching)을 진행하여 제3 화소영역(P3)의 보호막(140)을 부분적으로 제거한다.
따라서, 도 7e와 도 8e에 도시한 바와 같이, 제3 화소영역(P3)의 보호막(140)은 제2 두께(d2)보다 작은 제3 두께(d3)를 가진다. 제2 두께(d2)와 제3 두께(d3)의 차이는 약 200 Å 내지 약 300 Å일 수 있으며, 일례로, 제3 두께(d3)는 약 4000 Å일 수 있다.
이어, 적 컬러필터(152a)와 녹 컬러필터(152b)를 포함하는 실질적으로 기판(110) 전면에 청색 레지스트를 도포하고 마스크를 이용한 사진식각공정을 통해 패터닝함으로써, 제3 화소영역(P3)에 청 컬러필터(152c)를 형성한다. 적, 녹, 청 컬러필터(152a, 152b, 152c)는 컬러필터층(152)을 이룬다.
이때, 제1 컬러패턴(156c) 상부에는 제2 컬러패턴(156b)이 형성되며, 제1 및 제2 컬러패턴(156a, 156b)은 차광층(156)을 이룬다.
이때, 녹 컬러필터(152b)의 두께는 적 컬러필터(152a)보다 작고 청 컬러필터(152c) 보다 클 수 있다. 일례로, 적, 녹, 청 컬러필터(152a, 152b, 152c)의 두께는 약 2.0 ㎛ 내지 3.0 ㎛일 수 있다. 이와 달리, 적, 녹, 청 컬러필터(152a, 152b, 152c)의 두께는 동일할 수도 있다.
다음, 도 7f와 도 8f에 도시한 바와 같이, 컬러필터층(152)과 차광층(156) 상부에 오버코트층(160)을 형성하고, 마스크를 이용한 사진식각공정을 통해 패터닝함으로써 드레인 전극(136)을 노출하는 드레인 콘택홀(160a)을 형성한다. 이때, 컬러필터층(152)과 보호막(140)도 함께 패터닝된다.
또한, 오버코트층(160)과 함께 컬러필터층(152)과 보호막(140) 및 게이트 절연막(120)을 선택적으로 패터닝함으로써, 공통 배선(116)을 노출하는 공통 콘택홀(도 4의 160b)을 형성한다.
오버코트층(160)은 실질적으로 기판(110) 전면에 제3 절연물질을 도포함으로써 형성될 수 있으며, 제3 절연물질은 광경화성 아크릴계(acryl) 물질이나 열경화성 에폭시계(epoxy) 물질일 수 있다.
이어, 오버코트층(160) 상부에 스퍼터링 등의 방법으로 제3 도전성 물질을 증착하여 제3 도전물질층(도시하지 않음)을 형성하고, 마스크를 이용한 사진식각공정을 통해 제3 도전물질층을 선택적으로 패터닝함으로써, 화소전극(172)과 화소전극 연결부(173), 공통전극(174), 공통전극 연결부(도 4의 175), 그리고 보조 공통전극(176)을 형성한다.
각 화소영역(P1, P2, P3)에서 화소전극(172)의 패턴들은 공통전극(174)의 패턴들과 이격되어 번갈아 배치된다. 도시하지 않았지만, 화소전극(172)의 패턴들은 화소전극 연결부(173)와 연결되고, 공통전극(174)의 패턴들은 공통전극 연결부(도 4의 175)와 연결된다. 화소전극 연결부(173)는 드레인 콘택홀(160a)을 통해 드레인 전극(136)과 접촉한다. 보조 공통전극(176)은 데이터 배선(132) 상부에 위치하며 공통전극 연결부(도 4의 175)와 연결된다.
여기서, 제3 도전물질층은 인듐-틴-옥사이드(indium tin oxide)나 인듐-징크-옥사이드(indium zinc oxide)와 같은 투명도전물질로 형성될 수 있다.
이와 같이, 본 발명의 실시예에 따른 액정표시장치용 어레이 기판의 제조 방법에 따르면, 적 컬러필터(152a) 및 녹 컬러필터(152b)를 식각마스크로 이용하여 건식식각을 진행함으로써, 마스크를 이용한 사진식각공정의 추가 없이 제1, 제2, 제3 화소영역(P1, P2, P3)의 보호막(140) 두께를 다르게 할 수 있다.
따라서, 공정의 추가 없이 액정표시장치의 개구율을 높일 수 있으며, 투과율을 향상시킬 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 통상의 지식을 가진 자는 하기의 특허청구범위에 기재된 본 발명의 기술적 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
110: 기판 112: 게이트 배선
114: 게이트 전극 116: 공통 배선
118: 보조 공통 배선 120: 게이트 절연막
122: 반도체층 132: 데이터 배선
134: 소스 전극 136: 드레인 전극
140: 보호막 152: 컬러필터층
156: 차광층 160: 오버코트층
160a: 드레인 콘택홀 160b: 공통 콘택홀
172: 화소전극 173: 화소전극 연결부
174: 공통전극 175: 공통전극 연결부

Claims (10)

  1. 제1, 제2, 제3 화소영역이 정의된 기판과;
    상기 제1, 제2, 제3 화소영역의 각각에 위치하는 박막 트랜지스터와;
    상기 박막 트랜지스터 상부의 보호막과;
    상기 보호막 상부에 위치하는 컬러필터층과;
    상기 제1, 제2, 제3 화소영역 각각의 상기 컬러필터층 상부에 위치하고 상기 박막 트랜지스터와 연결되는 화소전극과;
    상기 제1, 제2, 제3 화소영역 각각의 상기 컬러필터층 상부에 위치하고 상기 화소전극과 이격되는 공통전극
    을 포함하고,
    상기 보호막은 상기 제1, 제2, 제3 화소영역에서 서로 다른 두께를 가지는 액정표시장치용 어레이 기판.
  2. 제1항에 있어서,
    상기 보호막은 상기 제1, 제2, 제3 화소영역에 대응하여 각각 제1, 제2, 제3 두께를 가지며, 상기 제2 두께는 상기 제1 두께보다 작고 상기 제3 두께보다 큰 액정표시장치용 어레이 기판.
  3. 제2항에 있어서,
    상기 제1 두께와 상기 제2 두께의 차이 및 상기 제2 두께와 상기 제3 두께의 차이는 200 Å 내지 300 Å인 액정표시장치용 어레이 기판.
  4. 제2항에 있어서,
    상기 제1 두께는 4500 Å이고, 상기 제2 두께는 4300 Å이며, 상기 제3 두께는 4000 Å인 액정표시장치용 어레이 기판.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 컬러필터층은 상기 제1, 제2, 제3 화소영역에 각각 대응하여 적, 녹, 청 컬러필터를 포함하는 액정표시장치용 어레이 기판.
  6. 제5항에 있어서,
    상기 녹 컬러필터의 두께는 상기 적 컬러필터의 두께보다 크고 상기 청 컬러필터의 두께보다 작은 액정표시장치용 어레이 기판.
  7. 제1, 제2, 제3 화소영역이 정의된 기판 상에 박막 트랜지스터를 형성하는 단계와;
    상기 박막 트랜지스터 상부에 보호막을 형성하는 단계와;
    상기 보호막 상부의 상기 제1 화소영역에 제1 컬러필터를 형성하는 단계와;
    상기 제1 컬러필터를 식각마스크로 상기 제2 및 제3 화소영역의 상기 보호막을 부분적으로 제거하는 단계와;
    상기 보호막 상부의 상기 제2 화소영역에 제2 컬러필터를 형성하는 단계와;
    상기 제1 및 제2 컬러필터를 식각마스크로 상기 제3 화소영역의 상기 보호막을 부분적으로 제거하는 단계와;
    상기 보호막 상부의 상기 제3 화소영역에 제3 컬러필터를 형성하는 단계와;
    상기 제1, 제2, 제3 컬러필터 상부에 오버코트층을 형성하는 단계와;
    상기 오버코트층 상부에 화소전극과 공통전극을 형성하는 단계
    를 포함하는 액정표시장치용 어레이 기판의 제조 방법.
  8. 제7항에 있어서,
    상기 보호막은 상기 제1, 제2, 제3 화소영역에 대응하여 각각 제1, 제2, 제3 두께를 가지며, 상기 제1 두께와 상기 제2 두께의 차이 및 상기 제2 두께와 상기 제3 두께의 차이는 200 Å 내지 300 Å인 액정표시장치용 어레이 기판의 제조 방법.
  9. 제8항에 있어서,
    상기 제1 두께는 4500 Å이고, 상기 제2 두께는 4300 Å이며, 상기 제3 두께는 4000 Å인 액정표시장치용 어레이 기판의 제조 방법.
  10. 제7항에 있어서,
    상기 제2 및 제3 화소영역의 상기 보호막을 부분적으로 제거하는 단계와 상기 제3 화소영역의 상기 보호막을 부분적으로 제거하는 단계는 건식 식각을 이용하는 액정표시장치용 어레이 기판의 제조 방법.
KR1020150190406A 2015-12-30 2015-12-30 액정표시장치용 어레이 기판 및 그 제조 방법 KR102449135B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150190406A KR102449135B1 (ko) 2015-12-30 2015-12-30 액정표시장치용 어레이 기판 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150190406A KR102449135B1 (ko) 2015-12-30 2015-12-30 액정표시장치용 어레이 기판 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20170079634A true KR20170079634A (ko) 2017-07-10
KR102449135B1 KR102449135B1 (ko) 2022-09-28

Family

ID=59355495

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150190406A KR102449135B1 (ko) 2015-12-30 2015-12-30 액정표시장치용 어레이 기판 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR102449135B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040058838A (ko) * 2002-12-27 2004-07-05 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법
KR20130015737A (ko) * 2011-08-04 2013-02-14 엘지디스플레이 주식회사 액정표시장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040058838A (ko) * 2002-12-27 2004-07-05 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법
KR20130015737A (ko) * 2011-08-04 2013-02-14 엘지디스플레이 주식회사 액정표시장치

Also Published As

Publication number Publication date
KR102449135B1 (ko) 2022-09-28

Similar Documents

Publication Publication Date Title
KR100905472B1 (ko) 박막 트랜지스터 어레이 기판 및 이를 포함하는 액정 표시장치
US8854567B2 (en) Liquid crystal display device and method of manufacturing the same
KR100978265B1 (ko) 액정표시장치 및 그 제조방법
US20120248443A1 (en) Active matrix substrate and method for manufacturing the same
KR20080110347A (ko) 전기 영동 표시 장치 및 그 제조 방법
CN111415963B (zh) 显示面板及其制备方法
KR100940569B1 (ko) 박막 트랜지스터 기판
US7763480B2 (en) Method for manufacturing thin film transistor array substrate
KR101881119B1 (ko) 액정표시장치용 어레이 기판
KR101366537B1 (ko) 액정표시장치의 어레이 기판 및 그의 제조방법
KR102449135B1 (ko) 액정표시장치용 어레이 기판 및 그 제조 방법
KR101208972B1 (ko) 횡전계모드 액정표시소자 및 그 제조방법
KR101875695B1 (ko) 액정표시장치용 어레이 기판 및 그 제조 방법
KR20160083177A (ko) 컬러필터를 포함하는 어레이 기판
KR20070035270A (ko) 액정표시장치 및 그 제조방법
KR102010393B1 (ko) 횡전계형 액정표시장치용 어레이 기판 및 그 제조 방법
TWI721776B (zh) 主動元件基板及其製造方法
KR101649943B1 (ko) 액정표시장치의 제조방법
KR101408687B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR101188638B1 (ko) 액정표시소자 및 그 제조방법
KR20080049576A (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR20050006340A (ko) 박막 트랜지스터 표시판
TW201316109A (zh) 反射式電泳顯示裝置之畫素結構及其製作方法
KR20080062777A (ko) 액정표시장치 및 그 제조방법
JP2013114165A (ja) 液晶表示装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant