KR20170059529A - 실리콘 연마 슬러리, 다결정 실리콘의 연마방법 및 박막 트랜지스터 기판의 제조방법 - Google Patents

실리콘 연마 슬러리, 다결정 실리콘의 연마방법 및 박막 트랜지스터 기판의 제조방법 Download PDF

Info

Publication number
KR20170059529A
KR20170059529A KR1020150163383A KR20150163383A KR20170059529A KR 20170059529 A KR20170059529 A KR 20170059529A KR 1020150163383 A KR1020150163383 A KR 1020150163383A KR 20150163383 A KR20150163383 A KR 20150163383A KR 20170059529 A KR20170059529 A KR 20170059529A
Authority
KR
South Korea
Prior art keywords
acid
polishing
group
treatment agent
polysilicon film
Prior art date
Application number
KR1020150163383A
Other languages
English (en)
Other versions
KR102509260B1 (ko
Inventor
추병권
박진형
나정균
배준화
정병호
조주완
황인선
Original Assignee
삼성디스플레이 주식회사
유비머트리얼즈주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사, 유비머트리얼즈주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020150163383A priority Critical patent/KR102509260B1/ko
Priority to US15/355,917 priority patent/US9982165B2/en
Publication of KR20170059529A publication Critical patent/KR20170059529A/ko
Application granted granted Critical
Publication of KR102509260B1 publication Critical patent/KR102509260B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K3/00—Materials not provided for elsewhere
    • C09K3/14—Anti-slip materials; Abrasives
    • C09K3/1454—Abrasive powders, suspensions and pastes for polishing
    • C09K3/1463—Aqueous liquid suspensions
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09G—POLISHING COMPOSITIONS; SKI WAXES
    • C09G1/00—Polishing compositions
    • C09G1/02—Polishing compositions containing abrasives or grinding agents
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K3/00—Materials not provided for elsewhere
    • C09K3/14—Anti-slip materials; Abrasives
    • C09K3/1409—Abrasive particles per se
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0102—Surface micromachining
    • B81C2201/0104—Chemical-mechanical polishing [CMP]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/10—Materials and properties semiconductor
    • G02F2202/104—Materials and properties semiconductor poly-Si
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Optics & Photonics (AREA)

Abstract

개시된 연마 슬러리는 연마 입자, 음이온계 고분자, 하이드록실산 및 아미노산으로 이루어진 그룹에서 적어도 하나를 포함하는 분산제, 카르복시기를 갖는 유기산을 포함하는 안정제, 소수성기와 친수성기를 갖는 친수처리제, 및 여분의 물을 포함한다. 상기 연마 입자의 함량은 0.1중량% 내지 10 중량%이고, 상기 연마 입자와 상기 분산제의 중량비는 1:0.01 내지 1:0.2이고, 상기 연마 입자와 상기 안정제의 중량비는 1:0.001 내지 1:0.1이고, 상기 연마 입자와 상기 친수처리제의 중량비는 1:0.01 내지 1:3이다.

Description

실리콘 연마 슬러리, 다결정 실리콘의 연마방법 및 박막 트랜지스터 기판의 제조방법{POLISHING SLURRY FOR SILICON, METHOD OF POLISHING POLYSILICON AND METHOD OF MANUFACTURING A THIN FILM TRANSISTOR SUBSTRATE}
본 발명은 연마 슬러리에 관한 것으로, 보다 구체적으로는, 실리콘막을 연마하기 위한 연마 슬러리, 다결정 실리콘의 연마방법 및 박막 트랜지스터 기판의 제조방법에 관한 것이다.
박막 트랜지스터를 포함하는 기판은 플라즈마 표시장치나 액정 표시장치 및 유기발광 표시장치 등에서 표시장치의 각 화소를 동작하기 위한 장치로서 이용되고 있다.
상기 박막 트랜지스터의 채널은 비정질 실리콘, 폴리실리콘(다결정 실리콘), 산화물 반도체 등을 포함할 수 있는데, 최근에는 박막 트랜지스터의 전자 이동도 향상 등을 위하여, 폴리실리콘의 사용이 늘어나고 있다.
상기 채널이 폴리실리콘을 포함하는 경우, 대형화가 용이한 저온폴리실리콘(LTPS) 공정이 널리 이용되고 있다. 저온폴리실리콘 공정에 따르면, 기판 상에 비정질 실리콘막을 형성한 후, 레이저 등을 이용하여 실리콘을 결정화한다.
상기 실리콘을 결정화하는 과정에서, 실리콘막 표면에 돌기가 생성되어, 거칠기가 증가하는데, 이는 박막 트랜지스터의 성능을 저하시키는 요인 중 하나이다. 이러한 돌기를 제거하기 위하여, 종래의 연마 슬러리를 이용하여 실리콘막을 연마하는 경우, 연마 입자가 상기 실리콘막에 흡착되어, 상기 실리콘막이 오염되는 문제가 발생한다.
본 발명의 일 실시예는 실리콘 연마 슬러리를 제공한다.
본 발명의 다른 실시예는, 상기 실리콘 연마 슬러리를 이용한 다결정 실리콘의 연마방법을 제공한다.
본 발명의 다른 실시예는 상기 실리콘 연마 슬러리를 이용한 박막 트랜지스터 기판의 제조방법을 제공한다.
본 발명의 일 실시예에 따른 실리콘 연마 슬러리는 연마 입자, 음이온계 고분자, 하이드록실산 및 아미노산으로 이루어진 그룹에서 적어도 하나를 포함하는 분산제, 카르복시기를 갖는 유기산을 포함하는 안정제, 소수성기와 친수성기를 갖는 친수처리제, 및 여분의 물을 포함한다. 상기 연마 입자의 함량은 0.1중량% 내지 10 중량%이고, 상기 연마 입자와 상기 분산제의 중량비는 1:0.01 내지 1:0.2이고, 상기 연마 입자와 상기 안정제의 중량비는 1:0.001 내지 1:0.1이고, 상기 연마 입자와 상기 친수처리제의 중량비는 1:0.01 내지 1:3이다.
일 실시예에 따르면, 상기 연마 입자는, 실리카, 알루미나, 세리아, 지르코니아 및 티타니아로 이루어진 그룹에서 선택된 적어도 하나를 포함한다.
일 실시예에 따르면, 상기 연마 입자의 평균 입경은, 6nm 내지 350nm이다.
일 실시예에 따르면, 상기 음이온계 고분자는, 폴리술포닉산, 폴리아크릴산, 폴리메타크릴산, 이들의 공중합체 및 그 염으로 이루어진 그룹에서 선택된 적어도 하나를 포함한다.
일 실시예에 따르면, 상기 친수처리제는, 음이온계 친수처리제 또는 비이온계 친수처리제를 포함한다. 상기 음이온계 친수처리제는, 스테아르산염(stearate), 술폰산염(sulfonate), 황산염(sulfate) 및 인산염(phosphate)으로 이루어진 그룹에서 선택된 적어도 하나를 포함한다. 상기 비이온계 친수처리제는, 폴리에틸렌글리콜, 하이드록시에틸셀룰로스, 폴리비닐피롤리돈, 폴리에틸렌아민 및 그 염으로 이루어진 그룹에서 선택된 적어도 하나를 포함한다.
일 실시예에 따르면, 상기 친수처리제는, 알킬벤젠술폰산염, 알킬황산염 및 알킬 에테르 황산염으로 이루어진 그룹에서 선택된 적어도 하나를 포함하고, 상기 연마 입자와 상기 친수처리제의 중량비는 1:0.01 내지 1:1이다.
일 실시예에 따르면, 상기 안정제는, 포름산, 아세트산, 부티르산, 옥살산, 락트산 및 시트르산으로 이루어진 그룹에서 선택된 적어도 하나를 포함한다.
일 실시예에 따르면, 상기 연마 슬러리의 pH는 9 내지 11이다.
본 발명의 일 실시예에 따른 다결정 실리콘 연마방법은, 비정질 실리콘막을 형성하는 단계, 상기 비정질 실리콘막에 레이저를 조사하여 다결정 실리콘막을 형성하는 단계 및 연마 슬러리를 이용하여 상기 다결정 실리콘막을 연마하는 단계를 포함한다.
일 실시예에 따르면, 상기 다결정 실리콘막의 그레인 사이즈는 300nm 내지 320nm이다.
일 실시예에 따르면, 상기 연마 슬러리를 이용하여 상기 다결정 실리콘막을 연마한 후, 탈이온수를 이용하여 상기 다결정 실리콘막을 연마하는 버핑 단계를 더 포함한다.
일 실시예에 따르면, 상기 연마 슬러리를 이용하여 상기 다결정 실리콘막을 연마한 후, 상기 친수처리제와 동일한 물질을 이용하여 상기 다결정 실리콘막을 연마하는 버핑 단계를 더 포함한다.
본 발명의 일 실시예에 따른 박막 트랜지스터 제조방법은, 베이스 기판 위에 비정질 실리콘막을 형성하는 단계, 상기 비정질 실리콘막에 레이저를 조사하여 다결정 실리콘막을 형성하는 단계, 연마 슬러리를 이용하여 상기 다결정 실리콘막을 연마하는 단계, 상기 다결정 실리콘막을 패터닝하여 다결정 실리콘 패턴을 형성하는 단계, 상기 다결정 실리콘 패턴을 커버하는 제1 절연층을 형성하는 단계, 상기 제1 절연층 위에 게이트 금속층을 형성하는 단계, 상기 게이트 금속층을 패터닝하여 게이트 전극을 형성하는 단계, 및 상기 다결정 실리콘 패턴에 부분적으로 이온을 주입하여 소스 영역, 채널 영역 및 드레인 영역을 포함하는 액티브 패턴을 형성하는 단계를 포함한다.
본 발명의 일 실시예에 따르면, 실리콘을 결정화한 후, 연마 공정을 이용하여, 다결정 실리콘의 돌기를 제거함으로써, 박막 트랜지스터의 전기적 성질을 개선할 수 있다.
또한, 연마된 다결정 실리콘의 표면에 친수성을 부여함으로써, 연마 공정 이후 잔류하는 연마 입자 및 부산물을 용이하게 제거할 수 있다. 따라서, 불순물 흡착에 의한 다결정 실리콘의 오염을 방지할 수 있다.
도 1 내지 도 14는 본 발명의 일 실시예에 따른 박막 트랜지스터 기판의 제조방법을 도시한 단면도들이다.
도 15a 및 도 15b는 비교예 1 및 실시예 3의 연마 슬러리를 이용하여 각각 연마된 다결정 실리콘막의 표면의 사진이다.
도 16은, 비교예 1 및 실시예 3의 연마 슬러리를 이용하여 연마된 다결정 실리콘막의 표면에서 관찰되는 결함의 수를 도시한 그래프이다.
이하, 본 발명의 예시적인 실시예들에 따른 실리콘 연마 슬러리, 다결정 실리콘의 연마방법 및 박막 트랜지스터 기판의 제조방법에 대하여 첨부된 도면들을 참조하여 상세하게 설명한다.
실리콘 연마 슬러리
본 발명의 일 실시예에 따른 연마 슬러리는, 연마 입자, 분산제, 안정제, 친수처리제 및 물을 포함한다. 상기 연마 슬러리는 실리콘막, 특히 다결정 실리콘막의 연마에 사용될 수 있다. 예를 들어, 상기 다결정 실리콘막은, 비정질 실리콘막에 레이저를 조사하여 얻어질 것일 수 있다.
상기 연마 슬러리는 연마 대상에 따라 적절한 pH를 가질 수 있다. 예를 들어, 상기 연마 슬러리가 다결정 실리콘막의 연마에 사용될 경우, 상기 연마 슬러리의 pH는 약 6 내지 14일 수 있다. 상기 연마 슬러리의 pH가 과도하게 낮은 경우, 연마율이 너무 낮아, 실질적으로 연마가 어려울 수 있으며, 상기 연마 슬러리의 pH가 과도하게 높은 경우, 실리콘막이 손상되거나 균일한 연마가 어려울 수 있다. 바람직하게, 상기 연마 슬러리의 pH는 약 9 내지 11일 수 있다.
상기 연마 슬러리는 적정한 pH를 갖기 위하여, 수산화나트륨, 수산화칼륨, 수산화암모늄 등이 추가될 수 있다.
상기 연마 입자는, 실리카, 알루미나, 세리아, 지르코니아, 티타니아 등과 같은 금속 산화물을 포함할 수 있다. 이들은 각각 단독으로 또는 조합으로 사용될 수 있다.
일 실시예에서, 상기 연마 슬러리는 세리아 입자를 포함한다. 예를 들어, 상기 세리아는 습식 세리아와 같은 결정 구조를 가질 수 있으며, 다면체 결정면을 가질 수 있다.
예를 들어, 상기 연마 입자의 평균 입경은 약 6nm 내지 350nm일 수 있다. 바람직하게는 약 20nm 내지 100nm일 수 있으며, 보다 바람직하게는 20nm 내지 50nm일 수 있다. 상기 연마 입자의 평균 입경이 너무 작으면, 실리콘막에 대한 연마율이 저하되며, 상기 연마 입자의 평균 입경이 너무 크면, 실리콘막의 표면에 스크래치를 발생시킬 수 있다.
상기 연마 입자의 함량은, 상기 연마 슬러리 전체 중량에 대하여, 0.1중량% 내지 10 중량%일 수 있으며, 바람직하게는 0.3중량% 내지 3 중량%일 수 있다. 상기 연마 입자의 함량이 0.1중량% 미만인 경우, 실리콘막에 대한 연마율이 저하되며, 상기 연마 입자의 함량이 10중량%를 초과하는 경우, 분산안정성이 저하되고, 실리콘막 표면에 스크래치가 발생할 수 있다.
상기 분산제는, 상기 연마 슬러리 내에서 연마 입자간의 응집을 방지하고 분산성을 증가시킬 수 있다. 상기 분산제는, 상기 연마 입자의 표면 전위를 마이너스로 전환할 수 있는 물질, 예를 들어, 음이온계 고분자, 하이드록실산 또는 아미노산을 포함할 수 있다.
예를 들어, 상기 음이온계 고분자는 폴리술포닉산, 폴리아크릴산, 폴리메타크릴산, 이들의 공중합체 또는 그 염을 포함할 수 있다. 상기 하이드록실산은 하이드록실벤조익산, 아스코빅산 또는 그 염을 포함할 수 있다. 상기 아미노산은 피콜리닉산, 글루타민산, 트립토판, 아미노부틸산 또는 그 염을 포함할 수 있다. 이들은 각각 단독으로 또는 조합으로 사용될 수 있다.
바람직하게, 상기 분산제로는 음이온계 고분자가 사용될 수 있다. 상기 음이온계 고분자는 높은 제타 전위를 가지므로, 적은 농도에서도 효과적으로 연마입자를 분산시킬 수 있다. 상기 분산제의 농도가 과도하게 클 경우, 슬러리 내의 이온화 농도가 높아져서 분산 안정성이 저하될 수 있다. 보다 바람직하게는, 폴리아크릴산 또는 폴리메타크릴산이 사용될 수 있으며, 이들의 중량평균분자량은 5,000 내지 20,000일 수 있다. 이들은 각각 단독으로 또는 조합으로 사용될 수 있다.
상기 분산제의 함량은, 상기 연마 입자에 대하여 일정 범위를 가질 수 있다. 예를 들어, 상기 연마 입자와 상기 분산제의 중량비는 1:0.01 내지 1:0.2일 수 있다. 따라서, 상기 연마 슬러리 내에서 상기 연마 입자의 함량이 1중량%인 경우, 상기 분산제의 함량은, 상기 연마 슬러리 전체 중량에 대하여, 0.01중량% 내지 0.2중량%일 수 있다. 상기 연마 입자에 대한 상기 분산제의 중량비가 0.01보다 작은 경우, 상기 연마 입자의 분산성이 저하되어 침전이 발생할 수 있으며, 상기 연마 입자에 대한 상기 분산제의 중량비가 0.2보다 큰 경우, 고분자 분산제의 응집이 일어나거나, 이온화 농도의 증가에 따라 분산안정성이 저하될 수 있다. 보다 바람직하게, 상기 연마 입자와 상기 분산제의 중량비는 1:0.02 내지 1:0.06일 수 있다.
상기 안정제는, 카르복시기에 의한 음의 전하를 갖는 유기산을 포함할 수 있다. 상기 안정제는, 상기 연마 입자에 흡착하여 제타 전위의 절대값을 증가시킴으로써, 분산성을 개선할 수 있다. 또한, pH 완충 작용을 함으로써, 상기 연마 슬러리의 화학 변화를 억제하여, 입자의 응집을 방지할 수 있다. 상기 안정제는 6이하의 pKa 값을 가질 수 있다. pKa는 산해리상수(Ka)의 로그형태의 해리상수 절대값으로 아래와 같이 계산될 수 있다.
상기 안정제로는, 아미노산, 카르복시산 등이 사용될 수 있다. 예를 들어, 상기 아미노산으로는, 알라닌, 글리신, 티로신, 발린 등과 같은 중성 아미노산(-COOH와 NH2 의 수가 동일), 아스파틱산, 글루타민산 등과 같은 산성 아미노산(-COOH의 수가 NH2 보다 많음), 라이신 등과 같은 염기성 아미노산(-COOH의 수가 NH2 보다 많음)이 사용될 수 있다. 상기 카르복시산으로는, 포름산, 아세트산, 부티르산, 옥살산, 락트산, 시트르산 등이 사용될 수 있다. 이들은 각각 단독으로 또는 조합으로 사용될 수 있다.
상기 안정제의 함량은, 상기 연마 입자에 대하여 일정 범위를 가질 수 있다. 예를 들어, 상기 연마 입자와 상기 안정제의 중량비는 1:0.001 내지 1:0.1일 수 있다. 따라서, 상기 연마 슬러리 내에서 상기 연마 입자의 함량이 1중량%인 경우, 상기 안정제의 함량은, 상기 연마 슬러리 전체 중량에 대하여, 0.001중량% 내지 0.1중량%일 수 있다. 상기 연마 입자에 대한 상기 안정제의 중량비가 0.001보다 작은 경우, pH 완층능(buffer capacity)가 저하될 수 있으며, 상기 연마 입자에 대한 상기 안정제의 중량비가 0.1보다 큰 경우, 상기 연마 슬러리의 분산안정성이 저하될 수 있다.
상기 친수처리제는, 소수성기와 친수성기를 갖는다. 상기 친수처리제는, 상기 연마 입자와, 연마 부산물의 표면에 흡착되어 입자의 활성을 증가시키고, 표면장력을 감소시킬 수 있다. 상기 친수처리제의 소수성기는, 연마된 실리콘막의 표면에 결합하고, 친수성기는 외부로 노출된다. 따라서, 상기 연마된 실리콘막의 표면에는 수막이 형성될 수 있으며, 후속 세정공정에서 잔류하는 연마입자 및 부산물을 용이하게 제거할 수 있다.
상기 친수처리제로는 음이온계 친수처리제 또는 비이온계 친수처리제가 사용될 수 있다.
상기 음이온계 친수처리제는, 상기 연마 슬러리의 pH 대역인 알카리 영역에서 음이온을 가질 수 있도록, 6이하의 pKa 값을 갖는 물질을 포함할 수 있다.
예를 들어, 상기 음이온계 친수처리제는, 스테아르산염(stearate), 술폰산염(sulfonate), 황산염(sulfate), 인산염(phosphate) 등을 포함할 수 있으며, 구체적으로, 스테아르산나트륨, 알킬벤젠술폰산염, 알킬황산염, 콜산, 디옥시콜산, 도데실황산나트륨, 알킬 에테르 황산염 등을 포함할 수 있다. 바람직하게는 술폰산염 또는 황산염을 포함할 수 있다. 이들은 각각 단독으로 또는 조합으로 사용될 수 있다.
예를 들어, 상기 비이온계 친수처리제는, 폴리에틸렌글리콜, 하이드록시에틸셀룰로스, 폴리비닐피롤리돈, 폴리에틸렌아민 또는 그 염을 포함할 수 있다. 이들은 각각 단독으로 또는 조합으로 사용될 수 있다.
바람직하게, 상기 연마 슬러리는, 음이온계 친수처리제를 포함할 수 있다. 상기 연마 슬러리가 음이온계 친수처리제를 포함하는 경우, 연마 입자와 다결정 실리콘막의 전기적 반발력에 의해, 후속 세정 공정에서 연마 입자가 용이하게 제거될 수 있다. 또한, 비이온계 친수처리제에 비하여, 연마된 다결정 실리콘막 위의 물 방울의 접촉각(contact angle, 막 상면과 물방울의 측면에 의해 형성되는 각)을 감소시킴으로써, 다결정 실리콘막을 균일하게 친수처리할 수 있다. 또한, 상기 연마 슬러리의 pH 영역이 6 내지 14일 수 있으므로, 상기 음이온계 친수처리제의 pKa 값은 0 내지 6인 것이 바람직하다.
상기 친수처리제의 함량은, 상기 연마 입자에 대하여 일정 범위를 가질 수 있다. 예를 들어, 상기 연마 입자와 상기 친수처리제의 중량비는 1:0.01 내지 1:3일 수 있다. 따라서, 상기 연마 슬러리 내에서 상기 연마 입자의 함량이 1중량%인 경우, 상기 친수처리제의 함량은, 상기 연마 슬러리 전체 중량에 대하여, 0.01중량% 내지 3중량%일 수 있다. 상기 연마 입자에 대한 상기 친수처리제의 중량비가 0.01보다 작은 경우, 실리콘막에 대한 상기 연마 입자의 흡착을 억제하기 어려우며, 상기 연마 입자에 대한 상기 친수처리제의 중량비가 3보다 큰 경우, 연마율이 감소하여, 실리콘막 표면의 돌기가 제거되지 않는다. 보다 바람직하게, 연마 입자와 상기 친수처리제의 중량비는 1:0.01 내지 1:1일 수 있다.
상기 물의 함량은, 상기 연마 입자, 상기 분산제, 상기 안정제 및 상기 친수처리제의 함량을 제외한 나머지일 수 있다. 예를 들어, 탈이온수가 사용될 수 있다.
본 발명의 일 실시예에 따른 연마 슬러리는, 다결정 실리콘막을 연마할 수 있다. 또한, 상기 연마 슬러리는, 다결정 실리콘막에 친수성을 부여함으로써, 연마 공정 이후에 다결정 실리콘막 위에 잔류하는 연마 입자 및 부산물들이 세정 공정에 의해 용이하게 제거될 수 있다.
다결정 실리콘의 연마방법 및 박막 트랜지스터 기판의 제조방법
도 1 내지 도 14는 본 발명의 일 실시예에 따른 박막 트랜지스터 기판의 제조방법을 도시한 단면도들이다. 본 발명의 일 실시예에 따른 다결정 실리콘의 연마방법은, 상기 박막 트랜지스터 기판의 제조방법에 포함될 수 있으며, 도 1 내지 도 5를 참조하여 설명될 수 있다.
도 1을 참조하면, 베이스 기판(100) 위에, 버퍼층(105)을 형성한다.
예를 들어, 상기 베이스 기판(100)은, 유리, 쿼츠, 플라스틱과 같은 절연성 물질을 포함할 수 있다. 상기 플라스틱은 폴리에틸렌테트라프탈레이트, 폴리에틸렌나프탈레이트, 폴리에테르에테르케톤, 폴리카보네이트, 폴리아릴레이트, 폴리에테르술폰, 폴리이미드 등을 포함할 수 있다.
상기 버퍼층(105)은, 상기 베이스 기판(100)으로부터 발생하는 수분 또는 불순물이 확산되는 것을 방지할 수 있으며, 상기 베이스 기판(100)의 표면을 평탄화할 수 있다. 상기 버퍼층(105)은 유기물질, 무기물질 또는 이들의 적층 구조를 포함할 수 있다. 예를 들어, 상기 버퍼층(105)은 실리콘 산화물, 실리콘 질화물 또는 실리콘 산화질화물의 단일층 또는 다층 구조를 가질 수 있다. 다른 실시예에서, 상기 버퍼층(105)은 생략될 수도 있다.
다음으로, 상기 버퍼층(105) 위에 비정질 실리콘막(110)을 형성한다.예를 들어, 상기 비정질 실리콘막(110)은, 스퍼터링, 저압화학증착(low-pressure chemical vapor deposition, LPCVD), 플라즈마강화 화학증착(plasma-enhanced chemical vapor deposition, PECVD) 등에 의해 형성될 수 있다. 예를 들어, 상기 비정질 실리콘막(110)의 두께는 약 30nm 내지 약 100nm 일 수 있다.
도 2 및 도 3을 참조하면, 상기 비정질 실리콘막(110)을 결정화하여,다결정 실리콘막(115)을 형성한다. 상기 비정질 실리콘막(110)을 결정화하기 위하여, 상기 비정질 실리콘막(110)에 레이저가 조사될 수 있다. 예를 들어, 상기 비정질 실리콘막(110)은 엑시머 레이저 어닐링(Excimer Laser Annealing), 순차 측면 고상화(Sequential Lateral Solidification) 등에 의해 결정화될 수 있다. 일 실시예에서, 상기 비정질 실리콘막(110)은 엑시머 레이저 어닐링에 의해 결정화된다. 상기 엑시머 레이저 어닐링을 이용하여 형성된 다결정 실리콘의 그레인 사이즈는 약 300nm 내지 320nm일 수 있다.
도 4는 도 3에 도시된 다결정 실리콘막(115)을 확대 도시한 단면도이다.
도 4를 참조하면, 다결정 실리콘막(115)의 상면에는 미세한 크기의 돌기가 형성될 수 있다. 상기 레이저 어닐링에 의한 결정화될 때, 그레인 가장자리에 돌기가 형성될 수 있다.
상기 돌기를 제거하지 않는 경우, 게이트 절연층의 두께가 증가함으로써, 고성능 박막 트랜지스터를 구현하기 어렵다.
도 5를 참조하면, 연마기(200)와 연마 슬러리(210)를 이용하여, 상기 다결정 실리콘막(115)을 기계적/화학적으로 연마한다. 상기 연마기(200)는 회전하는 헤드를 가지며, 상기 연마기(200)의 헤드와 상기 다결정 실리콘막(115) 사이에 상기 연마 슬러리(210)가 제공된다.
상기 연마 슬러리(210)는, 연마 입자, 분산제, 안정제, 친수처리제 및 물을 포함한다. 상기 연마 입자는, 상기 다결정 실리콘막(115)과 마찰하여, 돌기를 제거하고, 상기 다결정 실리콘막(115)을 평탄화 한다. 상기 연마 슬러리(210)의 구체적인 조성은 기설명된 것과 동일할 수 있으므로, 이하에서는 생략된다.
상기 연마 슬러리를 이용한 연마 이후에, 버핑 공정이 추가로 행하여질 수 있다. 상기 버핑 공정은, 상기 다결정 실리콘막(115) 표면에 잔류하는 연마 입자 및 흠결 등을 효과적으로 제거할 수 있다.
예를 들어, 상기 버핑 공정은, 물(탈이온수)과 연마기를 이용하여 행해지거나, 친수처리제와 연마기를 이용하여 행해질 수 있다. 상기 친수처리제는 상기 연마 슬러리에 포함된 것과 동일한 것일 수 있으며, 물에 용해되어 제공될 수 있다. 예를 들어, 상기 버핑 공정은 상기 다결정 실리콘막(115)에 물을 제공하며 연마하는 제1 버핑 단계 및 상기 다결정 실리콘막(115)에 친수처리제를 제공하며 연마하는 제2 버핑 단계를 포함할 수 있다.
상기 친수처리제를 이용한 버핑 단계를 더 행하는 경우, 상기 다결정 실리콘막(115)의 친수성을 더욱 증가시킬 수 있다.
이후, 탈이온수 등을 분사하여, 상기 다결정 실리콘막(115)을 세정한다. 상기 세정 공정에 의해, 상기 다결정 실리콘막(115) 상에 잔류하는, 연마 입자 및 부산물을 추가적으로 제거할 수 있다.
상기 다결정 실리콘막(115)의 표면이 소수성을 갖는 경우, 연마 공정 후에 연마 입자 등이 쉽게 흡착될 수 있다. 그러나, 본 발명의 일 실시예에 따르면, 상기 연마된 다결정 실리콘막(115)의 표면에 친수성을 부여함으로써(수막을 형성함으로써), 흡착에 의한 오염을 방지할 수 있다. 따라서, 액티브 패턴의 품질 및 신뢰성을 향상시킬 수 있다.
연마 후의 다결정 실리콘막(115)의 두께는, 비정질 실리콘막(110)의 두께보다 작을 수 있다. 고성능 트랜지스터를 구현하기 위하여, 상기 다결정 실리콘막(115)은 작은 두께를 갖는 것이 바람직하며, 예를 들어, 약 30n 내지 50nm일 수 있다. 또한, 연마 후의 다결정 실리콘막(115)의 rms(root-mean square) 거칠기(roughness)는 약 1nm미만일 수 있다.
도 6을 참조하면, 상기 다결정 실리콘막(115)을 패터닝하여, 다결정 실리콘 패턴(120)을 형성한다.
도 7을 참조하면, 상기 다결정 실리콘 패턴(120)을 커버하는 제1 절연층(130)을 형성한다. 상기 제1 절연층(130)은, 상기 다결정 실리콘 패턴(120)으로부터 형성되는 채널층과, 상기 제1 절연층(130) 위에 형성되는 게이트 전극을 절연하는 게이트 절연층일 수 있다. 예를 들어, 상기 제1 절연층(130)은 실리콘 질화물 또는 실리콘 산화물의 단일층 또는 다층 구조를 가질 수 있다.
상기 제1 절연층(130)의 두께는 약 30nm 내지 200nm일 수 있으며, 바람직하게는, 30nm 내지 80nm 이하일 수 있다. 상기 다결정 실리콘막(115)의 돌기가 제거되지 않는 경우, 상기 제1 절연층(130)은, 단락 등을 방지하기 위하여 충분한 두께를 가질 필요가 있으므로, 상기 제1 절연층(130)의 두께를 100nm 이하로 하기는 어렵다. 그러나, 본 발명의 실시예에 따르면, 연마를 통해 다결정 실리콘막(115)의 상면의 돌기가 제거됨으로써, 80nm 이하의 두께를 갖는 게이트 절연층을 형성할 수 있다. 상기 게이트 절연층의 두께가 작아질수록, 임계전압(Vth)의 산포가 낮아진다. 표시장치용 박막 트랜지스터 기판은, 임계전압 보상회로를 포함할 수 있는데, 임계전압의 산포가 낮아지면, 상기 임계전압 보상회로의 여유가 증가함으로써, 표시품질의 저하를 방지할 수 있다.
도 8을 참조하면, 상기 제1 절연층(130) 위에 게이트 금속층(140)을 형성하고, 상기 게이트 금속층(140) 위에 포토레지스트 패턴(150)을 형성한다. 상기 포토레지스트 패턴(150)은 상기 다결정 실리콘 패턴(120)과 중첩할 수 있다.
상기 게이트 금속층(140)은, 금(Au), 은(Ag), 알루미늄(Al), 구리(Cu), 니켈(Ni) 백금(Pt), 마그네슘(Mg), 크롬(Cr), 텅스텐(W), 몰리브덴(Mo), 티타늄(Ti) 또는 이들의 합금을 포함할 수 있으며, 단일층 또는 서로 다른 금속층을 포함하는 다층구조를 가질 수 있다. 예를 들어, 상기 게이트 금속층(140)은 몰리브덴/알루미늄/몰리브덴의 3중층, 구리/티타늄 이중층 등을 포함할 수 있다. 또한, 상기 게이트 금속층(140)은 금속층의 상부 및/또는 하부에 배치되는 금속 산화물층을 더 포함할 수 있다. 상기 금속 산화물층은 인듐 주석 산화물, 인듐 아연 산화물, 갈륨 아연 산화물 등을 포함할 수 있다.
상기 포토레지스트 패턴(150)을 형성하기 위해, 상기 게이트 금속층(140)의 상면에 포토레지스트 조성물이 제공될 수 있다. 상기 포토레지스트 조성물은, 노광된 부분의 용해도가 증가하여, 현상액에 의해 제거될 수 있는 파지티브 타입의 포토레지스트 조성물일 수 있다. 상기 포토레지스트 조성물은 노광 및 현상되어, 상기 포토레지스트 패턴(150)을 형성한다.
도 9를 참조하면, 상기 포토레지스트 패턴(150)을 이용하여, 상기 게이트 금속층(140)을 식각하여, 게이트 전극(GE)을 포함하는 게이트 금속 패턴을 형성한다. 이에 따라, 상기 제1 절연층(130)의 상면이 부분적으로 노출된다.
상기 게이트 전극(GE)은, 상기 다결정 실리콘 패턴(120)과 중첩한다.
도 10을 참조하면, 이온 주입 공정을 통하여, 상기 다결정 실리콘 패턴(120)을 부분적으로 도핑함으로써, 소스 영역(SR), 채널 영역(CR) 및 드레인 영역(DR)을 포함하는 액티브 패턴(AP)을 형성한다. 상기 이온은 n형 불순물 또는 p형 불순물일 수 있다.
상기 포토레지스트 패턴(150) 및 상기 게이트 전극(GE)과 중첩하는 부분은, 도핑되지 않고 잔류하여 상기 채널 영역(CR)을 형성한다. 상기 이온이 도핑된 부분은, 전도성이 증가하여 도체의 성질을 가짐으로써, 상기 소스 영역(SR) 및 드레인 영역(DR)을 형성한다. 상기 채널 영역(CR)은 상기 소스 영역(SR) 상기 드레인 영역(DR) 사이에 배치된다.
다른 실시예에서, 상기 이온 주입 공정은 상기 포토레지스트 패턴(150)을 제거한 후, 수행될 수도 있다.
또한, 다른 실시예에서, 상기 포토레지스트 패턴(150)을 제거한 후, 낮은 농도로 불순물을 도핑함으로써, 상기 채널 영역(CR)과 상기 소스 영역(SR) 사이 및 상기 채널 영역(CR)과 상기 드레인 영역(DR) 사이에 저농도 도핑 영역을 형성할 수 있다. 이러한 저농도 도핑 영역은, 상기 액티브 패턴(AP) 내에서 버퍼로서 작용하여, 박막 트랜지스터의 전기적 성질을 개선할 수 있다.
도 11을 참조하면, 상기 게이트 전극(GE) 및 상기 제1 절연층(130)을 커버하는 제2 절연층(160)을 형성한다.
상기 제2 절연층(160)은, 유기 절연층, 무기 절연층 또는 이들의 조합을 포함할 수 있다. 예를 들어, 상기 제2 절연층(160)은, 실리콘 질화물 또는 실리콘 산화물의 단일층 또는 다층 구조를 가질 수 있다. 상기 제2 절연층(160)이 유기 절연층을 포함하는 경우, 폴리이미드, 폴리아미드, 아크릴 수지, 페놀 수지, 벤조사이클로부텐(BCB) 등을 포함할 수 있다.
다음으로, 상기 제2 절연층(160) 및 상기 제1 절연층(130)을 패터닝하여, 상기 소스 영역(SR) 및 상기 드레인 영역(DR)을 노출하는 제1 콘택홀(CH1) 및 제2 콘택홀(CH2)을 형성한다.
도 12를 참조하면, 상기 제2 절연층(160) 위에 소스 금속층을 형성하고, 이를 패터닝하여, 상기 소스 영역(SR)과 접촉하는 소스 전극(SE) 및 상기 드레인 영역(DR)과 접촉하는 드레인 전극(DR)을 포함하는 소스 패턴을 형성한다.
상기 소스 금속층은, 금(Au), 은(Ag), 알루미늄(Al), 구리(Cu), 니켈(Ni) 백금(Pt), 마그네슘(Mg), 크롬(Cr), 텅스텐(W), 몰리브덴(Mo), 티타늄(Ti) 또는 이들의 합금을 포함할 수 있으며, 단일층 또는 서로 다른 금속층을 포함하는 다층구조를 가질 수 있다. 예를 들어, 상기 소스 금속층은 몰리브덴/알루미늄/몰리브덴의 3중층, 구리/티타늄 이중층 등을 포함할 수 있다. 또한, 상기 소스 금속층은 금속층의 상부 및/또는 하부에 배치되는 금속 산화물층을 더 포함할 수 있다. 상기 금속 산화물층은 인듐 주석 산화물, 인듐 아연 산화물, 갈륨 아연 산화물 등을 포함할 수 있다.
도시되지는 않았으나, 상기 소스 패턴은, 상기 소스 전극(SE)과 전기적으로 연결되는 전원 라인, 데이터 라인 등을 더 포함할 수 있다.
도 13을 참조하면, 상기 소스 전극(SE), 상기 드레인 전극(DE) 및 상기 제2 절연층(160)을 커버하는 제3 절연층(170)을 형성한다.
상기 제3 절연층(170)은, 유기 절연층, 무기 절연층 또는 이들의 조합을 포함할 수 있다. 예를 들어, 상기 제3 절연층(170)은, 실리콘 질화물 또는 실리콘 산화물의 단일층 또는 다층 구조를 가질 수 있다. 상기 제3 절연층(170)이 유기 절연층을 포함하는 경우, 폴리이미드, 아크릴 수지, 페놀 수지, 벤조사이클로부텐(BCB), 폴리아미드 등을 포함할 수 있다.
다음으로, 상기 제3 절연층(170)을 패터닝하여, 상기 드레인 전극(DE)을 노출하는 콘택홀을 형성한다.
다음으로, 상기 제3 절연층(170) 위에 제1 전극 금속층을 형성하고, 이를 패터닝하여, 상기 드레인 전극(DR)과 접촉하는 제1 전극(180)을 형성한다. 상기 제1 전극(180)은, 상기 박막 트랜지스터 기판을 포함하는 표시 장치의 화소 전극일 수 있다. 상기 제1 전극(180)은, 발광 타입에 따라 투과 전극으로 형성되거나, 반사 전극으로 형성될 수 있다. 상기 제1 전극(180)이 투과 전극으로 형성되는 경우, 상기 제1 전극(180)은 인듐 주석 산화물, 인듐 아연 산화물, 아연 주석 산화물, 인듐 산화물(InOx), 아연 산화물(ZnOx), 주석 산화물(SnOx) 등을 포함할 수 있다. 상기 제1 전극(180)이 반사 전극으로 형성되는 경우, 금(Au), 은(Ag), 알루미늄(Al), 구리(Cu), 니켈(Ni) 백금(Pt), 마그네슘(Mg), 크롬(Cr), 텅스텐(W), 몰리브덴(Mo), 티타늄(Ti) 등을 포함할 수 있으며, 상기 투과 전극에 사용된 물질과의 적층 구조를 가질 수도 있다.
도 14를 참조하면, 상기 제3 절연층(170) 위에 화소 절연 패턴(175)을 형성한다. 상기 화소 절연 패턴(175)은 상기 제1 전극(180)의 적어도 일부를 노출하는 개구부를 갖는다. 예를 들어, 상기 화소 절연 패턴(175)은 유기 절연층을 포함할 수 있다.
상기 제1 전극(180) 위에는 발광층(190)이 형성된다. 상기 발광층(180)은 정공 주입층, 정공 수송층, 유기발광층, 전자 수송층, 전자 주입층 등의 기능층 중 적어도 하나 이상의 층을 단층 또는 다층의 구조로 포함할 수 있다.
상기 발광층(190)은, 저분자 유기 화합물 또는 고분자 유기 화합물을 포함할 수 있다. 예를 들어, 상기 발광층(190)은 저분자 유기 화합물로서, 구리 프탈로사이아닌(copper phthalocyanine), 다이페닐벤지딘(N,N'-diphenylbenzidine), 트리 하이드록시퀴놀린 알루미늄(tris-(8-hydroxyquinoline)?aluminum) 등을 포함할 수 있으며, 고분자 유기 화합물로서, 폴리에틸렌다이옥시티오펜(poly(3,4-ethylenedioxythiophene), 폴리아닐린(polyaniline), 폴리페닐렌비닐렌(poly-phenylenevinylene) 및 폴리플루오렌(polyfluorene) 등을 포함할 수 있다.
일 실시예에서, 상기 발광층(190)은 적색, 녹색 또는 청색광을 발광할 수 있다. 다른 실시예에서 상기 발광층(190)이 백색을 발광하는 경우, 상기 발광층(190)은 적색발광층, 녹색발광층, 청색발광층을 포함하는 다층구조를 포함할 수 있거나, 적색, 녹색, 청색 발광물질을 포함하는 단층구조를 포함할 수 있다.
예를 들어, 상기 발광층(190)은 스크린 인쇄, 잉크젯 인쇄 등의 방법으로 형성될 수 있다.
상기 발광층(190) 위에는 제2 전극(182)이 형성된다. 상기 제2 전극(182)은 상기 박막 트랜지스터 기판을 포함하는 표시 장치의 발광 타입에 따라 투과 전극으로 형성되거나, 반사 전극으로 형성될 수 있다. 예를 들어, 상기 제2 전극(182)이 투명 전극으로 형성될 경우, 리튬(Li), 칼슘(Ca), 리튬 불화물(LiF), 알루미늄(Al), 마그네슘(Mg) 또는 이들의 조합을 포함할 수 있으며, 인듐 주석 산화물, 인듐 아연 산화물, 아연 주석 산화물, 인듐 산화물(InOx), 아연 산화물(ZnOx), 주석 산화물(SnOx) 등을 포함하는 보조 전극 또는 버스 전극 라인을 더 포함할 수 있다.
상기 박막 트랜지스터 기판은, 제2 전극(182) 방향으로 광이 방출되는 전면 발광 타입일 수 있으나, 본 발명은 이에 한정되지 않으며, 배면 발광 타입의 박막 트랜지스터 기판의 제조에도 이용될 수 있다.
또한, 상기 박막 트랜지스터 기판은 유기발광 표시장치를 위하여 사용될 수 있으나, 본 발명은 이에 한정되지 않으며, 액정표시장치용 표시 기판을 제조하는데 사용될 수 있다. 예를 들어, 상기 제1 전극(180) 위에, 화소 절연 패턴(175), 발광층(190) 및 제2 전극(182)을 형성하지 않고, 배향막을 형성하여 액정표시장치용 표시 기판을 제조할 수 있다.
본 발명의 일 실시예에 따르면, 실리콘을 결정화한 후, 연마 공정을 이용하여, 다결정 실리콘의 돌기를 제거함으로써, 박막 트랜지스터의 전기적 성질을 개선할 수 있다.
또한, 연마된 다결정 실리콘의 표면에 친수성을 부여함으로써, 연마 공정 이후 잔류하는 연마 입자 및 부산물을 용이하게 제거할 수 있다. 따라서, 불순물 흡착에 의한 다결정 실리콘의 오염을 방지할 수 있다.
이하에서는, 구체적인 실시예 및 실험예를 통하여, 본 발명의 실시예들의 효과를 설명하기로 한다.
실시예 1
평균 입경이 40nm인 습식 세리아 분말 1중량%, 분산제로서 폴리메타크릴산인 Darvan C-N(Vanderbilt Minerals) 0.03중량%, 안정제로서 시트르산 0.02중량%, 친수처리제로서 소듐 도데실 설페이트 0.005 중량% 및 여분의 탈이온수를 혼합하고, 수산화 암모늄을 추가하여 pH 10의 연마 슬러리를 준비하였다.
실시예 2
친수처리제로서 소듐 도데실 설페이트 0.01 중량%를 포함하는 것을 제외하고는 실시예 1과 동일한 방법으로 pH 10의 연마 슬러리를 준비하였다.
실시예 3
친수처리제로서 소듐 도데실 설페이트 0.05 중량%를 포함하는 것을 제외하고는 실시예 1과 동일한 방법으로 pH 10의 연마 슬러리를 준비하였다.
실시예 4
친수처리제로서 소듐 도데실 설페이트 0.1 중량%를 포함하는 것을 제외하고는 실시예 1과 동일한 방법으로 pH 10의 연마 슬러리를 준비하였다.
실시예 5
친수처리제로서 소듐 도데실 설페이트 0.5 중량%를 포함하는 것을 제외하고는 실시예 1과 동일한 방법으로 pH 10의 연마 슬러리를 준비하였다.
실시예 6
친수처리제로서 소듐 도데실 설페이트 1 중량%를 포함하는 것을 제외하고는 실시예 1과 동일한 방법으로 pH 10의 연마 슬러리를 준비하였다.
실시예 7
친수처리제로서 소듐 도데실 설페이트 3 중량%를 포함하는 것을 제외하고는 실시예 1과 동일한 방법으로 pH 10의 연마 슬러리를 준비하였다.
비교예 1
친수처리제를 포함하지 않는 것을 제외하고는 실시예 1과 동일한 방법으로 pH 10의 연마 슬러리를 준비하였다.
실험예 1 연마 슬러리의 접촉각 측정
유리 기판(크기: 730X920) 위에, 두께가 47.5nm인 비정질 실리콘막을 형성하고, 엑시머 레이저 어닐링을 통하여 다결정 실리콘막을 형성하였다. 상기 다결정 실리콘막 위에 실시예 1 내지 6 및 비교예 1의 연마 슬러리를 적하한 후, 접촉각(contact angle, 방울(drop)의 측면이 기판 상면과 형성하는 각)을 측정하여 아래의 표 1에 나타내었다. 표 1에서, 접촉각이 작을 수록, 연마 슬러리의 친수처리 능력이 크다.
표 1
Figure pat00001
표 1을 참조하면, 친수처리제를 포함하는 실시예 1 내지 6의 연마 슬러리는, 친수처리제를 포함하지 않는 비교예 1의 연마 슬러리에 비하여, 친수성이 높음을 확인할 수 있으며, 특히, 연마 입자에 대한 친수처리제의 중량비가 0.01 이상인 경우, 친수처리능력이 크게 증가함을 알 수 있다.
실험예 2 연마율 평가
실시예 1 내지 7 및 비교예 1의 연마 슬러리 및 연마기(CMT Korea)를 이용하여, 30RPM(헤드/패드)의 회전 속도로, 실험예 1의 다결정 실리콘막을 각각 60초 동안 연마하였다. 다음으로, 연마 공정 후에 잔류하는 다결정 실리콘막의 두께(최대 두께)를 측정하여 얻어진 결과를 아래의 표 2에 나타내었다.
표 2
Figure pat00002
표 2를 참조하면, 친수처리제를 포함하지 않는 연마 조성물의 경우, 다결정 실리콘막의 잔류 두께가 가장 작았으며, 친수처리제의 함량이 증가함에 따라 다결정 실리콘막의 잔류 두께가 점점 증가함(연마율이 감소함)을 알 수 있다. 친수처리제 3 중량%를 포함하는 연마 슬러리를 이용한 실시예 7의 경우, 실제로 연마가 거의 이루어지지 않았음을 확인할 수 있다.
실험예 3 잔류 불순물 및 결함(defect) 제거 평가
도 15a 및 도 15b는 비교예 1 및 실시예 3의 연마 슬러리를 이용하여 각각 연마된 다결정 실리콘막의 표면의 사진이다.
도 15a 및 15b를 참조하면, 비교예 1의 연마 슬러리를 이용하여 연마된 다결정 실리콘막의 표면에는 연마 입자가 잔류하나, 실시예 3의 연마 슬러리를 이용한 연마된 다결정 실리콘막의 표면에서는 잔류하는 연마 입자가 크게 감소함을 확인할 수 있다.
실험예 4 친수성 및 버핑 효과 평가
도 16은, 비교예 1 및 실시예 3의 연마 슬러리를 이용하여 연마된 다결정 실리콘막의 표면에서 관찰되는 결함의 수를 도시한 그래프이다. 연마 슬러리를 이용한 연마는 각각 60초 진행되었으며, 도 16에서 x축은, 연마 이후 탈이온수를 제공하여 이루어지는 추가 버핑의 시간(초)을 나타내며, y축은 관찰된 결함의 수를 나타낸다. x축이 0일 때의 결함의 수는 버핑 없이, 탈이온수를 분사한 후 측정된 것이다.
도 16을 참조하면, 실시예 3의 연마 슬러리를 이용한 경우, 비교예 1의 연마 슬러리를 이용한 경우보다, 표면 결함의 수가 크게 감소함을 확인할 수 있으며, 추가 버핑을 통하여 표면 결함을 더 감소시킬 수 있음을 확인할 수 있다.
하기의 표 3은, 비교예 1의 연마 슬러리 및 실시예 3의 연마 슬러리를 이용하여 연마된 다결정 실리콘막의 상면에 제공된 탈이온수 방울(drop)의 접촉각을 나타낸다. 표 3에서, 접촉각은, 연마 공정(60초)이후에 측정되고, 연마 공정 이후에, 탈이온수로 세정한 후에 측정되고, 연마 공정 이후에 탈이온수 버핑 및 친수처리제 버핑을 수행한 후에 측정되었다. 상기 친수처리제로는, 상기 연마 슬러리와 동일한 소듐 도데실 설페이트가 사용되었다. 표 3에서, 접촉각이 작을수록, 다결정 실리콘막의 친수성이 크다.
표 3
Figure pat00003
표 3을 참조하면, 실시예 3의 연마 슬러리를 이용할 경우, 친수처리제 버핑 없이도 연마 후 다결정 실리콘막의 상면이 친수성을 가짐을 알 수 있다.
본 발명의 일 실시예들은 액정표시장치, 유기발광장치와 같은 표시장치의 제조 또는 실리콘을 이용하는 각종 전자장치의 제조에 사용될 수 있다.

Claims (21)

  1. 연마 입자;
    음이온계 고분자, 하이드록실산 및 아미노산으로 이루어진 그룹에서 적어도 하나를 포함하는 분산제;
    카르복시기를 갖는 유기산을 포함하는 안정제;
    소수성기와 친수성기를 갖는 친수처리제; 및
    여분의 물을 포함하고,
    상기 연마 입자의 함량은 0.1중량% 내지 10 중량%이고, 상기 연마 입자와 상기 분산제의 중량비는 1:0.01 내지 1:0.2이고, 상기 연마 입자와 상기 안정제의 중량비는 1:0.001 내지 1:0.1이고, 상기 연마 입자와 상기 친수처리제의 중량비는 1:0.01 내지 1:3인, 실리콘 연마 슬러리.
  2. 제1항에 있어서, 상기 연마 입자는, 실리카, 알루미나, 세리아, 지르코니아 및 티타니아로 이루어진 그룹에서 선택된 적어도 하나를 포함하는 것을 특징으로 하는 실리콘 연마 슬러리.
  3. 제1항에 있어서, 상기 연마 입자의 평균 입경은, 6nm 내지 350nm인 것을 특징으로 하는 실리콘 연마 슬러리.
  4. 제1항에 있어서, 상기 음이온계 고분자는, 폴리술포닉산, 폴리아크릴산, 폴리메타크릴산, 이들의 공중합체 및 그 염으로 이루어진 그룹에서 선택된 적어도 하나를 포함하는 것을 특징으로 하는 실리콘 연마 슬러리.
  5. 제1항에 있어서, 상기 친수처리제는, 음이온계 친수처리제 또는 비이온계 친수처리제를 포함하며,
    상기 음이온계 친수처리제는, 스테아르산염(stearate), 술폰산염(sulfonate), 황산염(sulfate) 및 인산염(phosphate)으로 이루어진 그룹에서 선택된 적어도 하나를 포함하고,
    상기 비이온계 친수처리제는, 폴리에틸렌글리콜, 하이드록시에틸셀룰로스, 폴리비닐피롤리돈, 폴리에틸렌아민 및 그 염으로 이루어진 그룹에서 선택된 적어도 하나를 포함하는 것을 특징으로 하는 실리콘 연마 슬러리.
  6. 제1항에 있어서, 상기 친수처리제는, 알킬벤젠술폰산염, 알킬황산염 및 알킬 에테르 황산염으로 이루어진 그룹에서 선택된 적어도 하나를 포함하고, 상기 연마 입자와 상기 친수처리제의 중량비는 1:0.01 내지 1:1인 것을 특징으로 하는 실리콘 연마 슬러리.
  7. 제1항에 있어서, 상기 안정제는, 포름산, 아세트산, 부티르산, 옥살산, 락트산 및 시트르산으로 이루어진 그룹에서 선택된 적어도 하나를 포함하는 것을 특징으로 하는 실리콘 연마 슬러리.
  8. 제1항에 있어서, pH는 9 내지 11인 것을 특징으로 하는 실리콘 연마 슬러리.
  9. 비정질 실리콘막을 형성하는 단계;
    상기 비정질 실리콘막에 레이저를 조사하여 다결정 실리콘막을 형성하는 단계; 및
    연마 슬러리를 이용하여 상기 다결정 실리콘막을 연마하는 단계를 포함하며,
    상기 연마 슬러리는, 연마 입자, 음이온계 고분자, 하이드록실산 및 아미노산으로 이루어진 그룹에서 적어도 하나를 포함하는 분산제, 카르복시기를 갖는 유기산을 포함하는 안정제, 소수성기와 친수성기를 갖는 친수처리제, 및 여분의 물을 포함하고,
    상기 연마 입자의 함량은 0.1중량% 내지 10 중량%이고, 상기 연마 입자와 상기 분산제의 중량비는 1:0.01 내지 1:0.2이고, 상기 연마 입자와 상기 안정제의 중량비는 1:0.001 내지 1:0.1이고, 상기 연마 입자와 상기 친수처리제의 중량비는 1:0.01 내지 1:3인 다결정 실리콘 연마방법.
  10. 제9항에 있어서, 상기 다결정 실리콘막의 그레인 사이즈는 300nm 내지 320nm인 것을 특징으로 하는 다결정 실리콘 연마방법.
  11. 제9항에 있어서, 상기 연마 슬러리를 이용하여 상기 다결정 실리콘막을 연마한 후, 탈이온수를 이용하여 상기 다결정 실리콘막을 연마하는 버핑 단계를 더 포함하는 것을 특징으로 하는 다결정 실리콘 연마방법.
  12. 제9항에 있어서, 상기 연마 슬러리를 이용하여 상기 다결정 실리콘막을 연마한 후, 상기 친수처리제와 동일한 물질을 이용하여 상기 다결정 실리콘막을 연마하는 버핑 단계를 더 포함하는 것을 특징으로 하는 다결정 실리콘 연마방법.
  13. 제9항에 있어서, 상기 음이온계 고분자는, 폴리술포닉산, 폴리아크릴산, 폴리메타크릴산, 이들의 공중합체 및 그 염으로 이루어진 그룹에서 선택된 적어도 하나를 포함하고,
    상기 친수처리제는, 알킬벤젠술폰산염, 알킬황산염 및 알킬 에테르 황산염으로 이루어진 그룹에서 선택된 적어도 하나를 포함하고,
    상기 안정제는, 포름산, 아세트산, 부티르산, 옥살산, 락트산 및 시트르산으로 이루어진 그룹에서 선택된 적어도 하나를 포함하는 것을 특징으로 하는 다결정 실리콘 연마방법.
  14. 베이스 기판 위에 비정질 실리콘막을 형성하는 단계;
    상기 비정질 실리콘막에 레이저를 조사하여 다결정 실리콘막을 형성하는 단계;
    연마 입자, 음이온계 고분자, 하이드록실산 및 아미노산으로 이루어진 그룹에서 적어도 하나를 포함하는 분산제, 카르복시기를 갖는 유기산을 포함하는 안정제, 소수성기와 친수성기를 갖는 친수처리제, 및 여분의 물을 포함하고, 상기 연마 입자의 함량은 0.1중량% 내지 10 중량%이고, 상기 연마 입자와 상기 분산제의 중량비는 1:0.01 내지 1:0.2이고, 상기 연마 입자와 상기 안정제의 중량비는 1:0.001 내지 1:0.1이고, 상기 상기 연마 입자와 상기 친수처리제의 중량비는 1:0.01 내지 1:3인 연마 슬러리를 이용하여 상기 다결정 실리콘막을 연마하는 단계;
    상기 다결정 실리콘막을 패터닝하여 다결정 실리콘 패턴을 형성하는 단계;
    상기 다결정 실리콘 패턴을 커버하는 제1 절연층을 형성하는 단계;
    상기 제1 절연층 위에 게이트 금속층을 형성하는 단계;
    상기 게이트 금속층을 패터닝하여 게이트 전극을 형성하는 단계; 및
    상기 다결정 실리콘 패턴에 부분적으로 이온을 주입하여 소스 영역, 채널 영역 및 드레인 영역을 포함하는 액티브 패턴을 형성하는 단계를 포함하는 박막 트랜지스터 기판의 제조방법.
  15. 제14항에 있어서, 연마 후 상기 다결정 실리콘막의 두께는 30nm 내지 50nm인 것을 특징으로 하는 박막 트랜지스터 기판의 제조방법.
  16. 제14항에 있어서, 연마 후 상기 다결정 실리콘막의 rms(root-mean square) 거칠기(roughness)는 1nm미만 인 것을 특징으로 하는 박막 트랜지스터 기판의 제조방법.
  17. 제14항에 있어서, 상기 다결정 실리콘막의 그레인 사이즈는 300nm 내지 320nm인 것을 특징으로 하는 박막 트랜지스터 기판의 제조방법.
  18. 제14항에 있어서, 상기 제1 절연층의 두께는 30nm 내지 80nm인 것을 특징으로 하는 박막 트랜지스터 기판의 제조방법.
  19. 제14항에 있어서, 상기 연마 슬러리를 이용하여 상기 다결정 실리콘막을 연마한 후, 탈이온수를 이용하여 상기 다결정 실리콘막을 연마하는 버핑 단계를 더 포함하는 것을 특징으로 하는 박막 트랜지스터 기판의 제조방법.
  20. 제14항에 있어서, 상기 연마 슬러리를 이용하여 상기 다결정 실리콘막을 연마한 후, 상기 친수처리제와 동일한 물질을 이용하여 상기 다결정 실리콘막을 연마하는 버핑 단계를 더 포함하는 것을 특징으로 하는 박막 트랜지스터 기판의 제조방법.
  21. 제14항에 있어서, 상기 음이온계 고분자는, 폴리술포닉산, 폴리아크릴산, 폴리메타크릴산, 이들의 공중합체 및 그 염으로 이루어진 그룹에서 선택된 적어도 하나를 포함하고,
    상기 친수처리제는, 알킬벤젠술폰산염, 알킬황산염 및 알킬 에테르 황산염으로 이루어진 그룹에서 선택된 적어도 하나를 포함하고,
    상기 안정제는, 포름산, 아세트산, 부티르산, 옥살산, 락트산 및 시트르산으로 이루어진 그룹에서 선택된 적어도 하나를 포함하는 것을 특징으로 하는 박막 트랜지스터 기판의 제조방법.
KR1020150163383A 2015-11-20 2015-11-20 실리콘 연마 슬러리, 다결정 실리콘의 연마방법 및 박막 트랜지스터 기판의 제조방법 KR102509260B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150163383A KR102509260B1 (ko) 2015-11-20 2015-11-20 실리콘 연마 슬러리, 다결정 실리콘의 연마방법 및 박막 트랜지스터 기판의 제조방법
US15/355,917 US9982165B2 (en) 2015-11-20 2016-11-18 Polishing slurry for silicon, method of polishing polysilicon and method of manufacturing a thin film transistor substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150163383A KR102509260B1 (ko) 2015-11-20 2015-11-20 실리콘 연마 슬러리, 다결정 실리콘의 연마방법 및 박막 트랜지스터 기판의 제조방법

Publications (2)

Publication Number Publication Date
KR20170059529A true KR20170059529A (ko) 2017-05-31
KR102509260B1 KR102509260B1 (ko) 2023-03-14

Family

ID=58720066

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150163383A KR102509260B1 (ko) 2015-11-20 2015-11-20 실리콘 연마 슬러리, 다결정 실리콘의 연마방법 및 박막 트랜지스터 기판의 제조방법

Country Status (2)

Country Link
US (1) US9982165B2 (ko)
KR (1) KR102509260B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190072978A (ko) * 2017-12-18 2019-06-26 주식회사 케이씨텍 다결정실리콘을 함유하는 웨이퍼의 연마 슬러리 조성물
KR20200082928A (ko) * 2018-12-31 2020-07-08 주식회사 케이씨텍 디스플레이용 대면적 기판 연마 슬러리 조성물

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7009933B2 (ja) * 2017-11-03 2022-01-26 株式会社デンソー 半導体装置
KR102665321B1 (ko) 2018-03-20 2024-05-14 삼성디스플레이 주식회사 연마 슬러리 및 이를 이용한 기판 연마 방법
US10787592B1 (en) 2019-05-16 2020-09-29 Rohm And Haas Electronic Materials Cmp Holdings, I Chemical mechanical polishing compositions and methods having enhanced defect inhibition and selectively polishing silicon nitride over silicon dioxide in an acid environment
US10954411B2 (en) 2019-05-16 2021-03-23 Rohm And Haas Electronic Materials Cmp Holdings Chemical mechanical polishing composition and method of polishing silicon nitride over silicon dioxide and simultaneously inhibiting damage to silicon dioxide
CN111799366B (zh) * 2020-06-29 2021-09-21 中国科学院上海微系统与信息技术研究所 一种异质衬底薄膜的制备方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060100602A (ko) * 2005-03-17 2006-09-21 삼성전자주식회사 폴리실리콘 박막 트랜지스터의 제조 방법 및 그에 의해제조된 폴리실리콘 박막 트랜지스터를 포함하는 액정 표시장치
KR20060103166A (ko) * 2005-03-23 2006-09-28 후지 샤신 필름 가부시기가이샤 화학적 기계적 연마방법 및 이를 사용한 연마액
JP2008235652A (ja) * 2007-03-22 2008-10-02 Jsr Corp 化学機械研磨用水系分散体および半導体装置の化学機械研磨方法
KR20090091761A (ko) * 2006-12-28 2009-08-28 가오 가부시키가이샤 연마액 조성물
KR20100004181A (ko) * 2008-07-03 2010-01-13 삼성전자주식회사 화학 기계적 연마용 슬러리 조성물, 이의 제조 방법 및화학 기계적 연마방법
KR20100021941A (ko) * 2008-08-18 2010-02-26 주식회사 하이닉스반도체 화학적 기계적 연마 조성물 및 이를 이용한 반도체 소자의 제조 방법
KR20100115740A (ko) * 2008-02-18 2010-10-28 제이에스알 가부시끼가이샤 화학 기계 연마용 수계 분산체 및 화학 기계 연마 방법
JP2014069260A (ja) * 2012-09-28 2014-04-21 Fujimi Inc 研磨用組成物

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100359287B1 (ko) 1998-12-21 2002-11-07 쇼와 덴코 가부시키가이샤 연마용 세륨 옥사이드 슬러리, 그 슬러리의 제조 방법 및슬러리를 이용한 연마 방법
US7247566B2 (en) * 2003-10-23 2007-07-24 Dupont Air Products Nanomaterials Llc CMP method for copper, tungsten, titanium, polysilicon, and other substrates using organosulfonic acids as oxidizers
KR100600429B1 (ko) 2003-12-16 2006-07-13 주식회사 엘지화학 산화세륨을 포함하는 ｃｍｐ용 슬러리
KR100579176B1 (ko) 2004-06-25 2006-05-11 삼성에스디아이 주식회사 반도체 소자 및 그 형성 방법
KR100630691B1 (ko) 2004-07-15 2006-10-02 삼성전자주식회사 산화세륨 연마 입자 및 그 제조 방법과 ｃｍｐ용 슬러리조성물 및 그 제조 방법과 이들을 이용한 기판 연마 방법
KR100640583B1 (ko) 2004-08-16 2006-10-31 삼성전자주식회사 산화세륨 연마 입자 및 그 제조 방법과 ｃｍｐ용 슬러리조성물 및 그 제조 방법과 이들을 이용한 기판 연마 방법
KR100574984B1 (ko) 2004-08-16 2006-05-02 삼성전자주식회사 산화세륨 연마 입자 및 그 제조 방법과 ｃｍｐ용 슬러리조성물 및 그 제조 방법과 이들을 이용한 기판 연마 방법
KR101126124B1 (ko) 2005-05-30 2012-03-30 주식회사 동진쎄미켐 연마 평탄도를 향상시킨 산화 세륨 슬러리 조성물
KR100641348B1 (ko) 2005-06-03 2006-11-03 주식회사 케이씨텍 Ｃｍｐ용 슬러리와 이의 제조 방법 및 기판의 연마 방법
KR100743457B1 (ko) 2005-08-23 2007-07-30 한화석유화학 주식회사 반도체 얕은 트렌치소자 연마용 산화세륨 초미립자 및 이의슬러리 제조방법
KR101134596B1 (ko) 2005-09-15 2012-04-09 삼성코닝정밀소재 주식회사 세륨계 연마재 슬러리
KR100812052B1 (ko) 2005-11-14 2008-03-10 주식회사 엘지화학 탄산세륨 분말, 산화세륨 분말, 그 제조방법, 및 이를포함하는 ｃｍｐ 슬러리
KR100752381B1 (ko) 2005-12-23 2007-08-27 삼성에스디아이 주식회사 결정화방법 및 이를 이용한 박막 트랜지스터의 제조방법
KR100757327B1 (ko) * 2006-10-16 2007-09-11 삼성전자주식회사 불 휘발성 메모리 소자의 형성 방법
KR100725803B1 (ko) 2006-12-05 2007-06-08 제일모직주식회사 실리콘 웨이퍼 최종 연마용 슬러리 조성물　및 이를 이용한실리콘 웨이퍼 최종 연마 방법
KR100873235B1 (ko) 2007-07-12 2008-12-10 주식회사 실트론 웨이퍼 연마 방법
JP5333222B2 (ja) 2007-09-21 2013-11-06 日立化成株式会社 シリコン膜研磨用ｃｍｐスラリー及び研磨方法
KR20100067489A (ko) 2008-12-11 2010-06-21 주식회사 동진쎄미켐 산화세륨 제조 방법 및 이를 이용한 슬러리 조성물
KR20100067724A (ko) 2008-12-12 2010-06-22 주식회사 동진쎄미켐 산화세륨 제조 방법 및 이를 이용한 슬러리 조성물
KR20100124988A (ko) 2009-05-20 2010-11-30 주식회사 동진쎄미켐 산화세륨 제조 방법 및 이를 이용한 슬러리 조성물
US8805130B2 (en) * 2010-03-16 2014-08-12 Cornell University Semiconductor high-speed integrated electro-optic devices and methods
KR101480179B1 (ko) 2011-12-30 2015-01-09 제일모직주식회사 Ｃｍｐ 슬러리 조성물 및 이를 이용한 연마 방법
JP6107826B2 (ja) * 2012-08-30 2017-04-05 日立化成株式会社 研磨剤、研磨剤セット及び基体の研磨方法
KR101388106B1 (ko) 2012-12-03 2014-04-28 주식회사 케이씨텍 연마 슬러리 조성물 및 이를 이용하여 기판 또는 웨이퍼를 연마하는 방법
KR101406763B1 (ko) 2012-12-04 2014-06-19 주식회사 케이씨텍 슬러리 조성물 및 첨가제 조성물
KR101396250B1 (ko) 2012-12-31 2014-05-19 주식회사 케이씨텍 세륨계 연마입자와 이를 포함하는 슬러리 및 그 제조 방법
KR101465600B1 (ko) 2012-12-31 2014-11-27 주식회사 케이씨텍 세륨계 연마입자와 이를 포함하는 슬러리 및 그 제조 방법
KR101465601B1 (ko) 2012-12-31 2014-11-27 주식회사 케이씨텍 세륨계 연마입자와 이를 포함하는 슬러리 및 그 제조 방법
KR101465602B1 (ko) 2012-12-31 2014-11-27 주식회사 케이씨텍 세륨계 연마입자와 이를 포함하는 슬러리 및 그 제조 방법
KR101566068B1 (ko) 2013-02-13 2015-11-04 제일모직주식회사 Cmp 슬러리 조성물 및 이를 이용한 연마 방법
KR20150017909A (ko) 2013-08-08 2015-02-23 주식회사 케이씨텍 산화세륨 입자 제조 방법, 이에 의한 산화세륨 입자 및 이를 포함하는 연마 슬러리
KR20150042321A (ko) 2013-10-10 2015-04-21 주식회사 케이씨텍 슬러리 조성물 및 그 제조방법
KR102110613B1 (ko) 2013-11-07 2020-05-14 주식회사 케이씨텍 연마 슬러리용 첨가제 및 이를 포함하는 슬러리 조성물
KR101513606B1 (ko) 2013-12-04 2015-04-20 주식회사 케이씨텍 슬러리 조성물
KR20150024876A (ko) 2015-02-11 2015-03-09 주식회사 케이씨텍 산화세륨 입자 제조 방법, 이에 의한 산화세륨 입자 및 이를 포함하는 연마 슬러리

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060100602A (ko) * 2005-03-17 2006-09-21 삼성전자주식회사 폴리실리콘 박막 트랜지스터의 제조 방법 및 그에 의해제조된 폴리실리콘 박막 트랜지스터를 포함하는 액정 표시장치
KR20060103166A (ko) * 2005-03-23 2006-09-28 후지 샤신 필름 가부시기가이샤 화학적 기계적 연마방법 및 이를 사용한 연마액
KR20090091761A (ko) * 2006-12-28 2009-08-28 가오 가부시키가이샤 연마액 조성물
JP2008235652A (ja) * 2007-03-22 2008-10-02 Jsr Corp 化学機械研磨用水系分散体および半導体装置の化学機械研磨方法
KR20100115740A (ko) * 2008-02-18 2010-10-28 제이에스알 가부시끼가이샤 화학 기계 연마용 수계 분산체 및 화학 기계 연마 방법
KR20100004181A (ko) * 2008-07-03 2010-01-13 삼성전자주식회사 화학 기계적 연마용 슬러리 조성물, 이의 제조 방법 및화학 기계적 연마방법
KR20100021941A (ko) * 2008-08-18 2010-02-26 주식회사 하이닉스반도체 화학적 기계적 연마 조성물 및 이를 이용한 반도체 소자의 제조 방법
JP2014069260A (ja) * 2012-09-28 2014-04-21 Fujimi Inc 研磨用組成物

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190072978A (ko) * 2017-12-18 2019-06-26 주식회사 케이씨텍 다결정실리콘을 함유하는 웨이퍼의 연마 슬러리 조성물
KR20200082928A (ko) * 2018-12-31 2020-07-08 주식회사 케이씨텍 디스플레이용 대면적 기판 연마 슬러리 조성물

Also Published As

Publication number Publication date
KR102509260B1 (ko) 2023-03-14
US20170145259A1 (en) 2017-05-25
US9982165B2 (en) 2018-05-29

Similar Documents

Publication Publication Date Title
KR102509260B1 (ko) 실리콘 연마 슬러리, 다결정 실리콘의 연마방법 및 박막 트랜지스터 기판의 제조방법
US9159749B2 (en) Oxide semiconductor devices, methods of manufacturing oxide semiconductor devices, display devices having oxide semiconductor devices, methods of manufacturing display devices having oxide semiconductor devices
US8961814B2 (en) High-selectivity wet patterning of source-drain electrodes over TAOS for a BCE device structure
JP4601731B2 (ja) 半導体装置、半導体装置を有する電子機器及び半導体装置の作製方法
US7682882B2 (en) Method of manufacturing ZnO-based thin film transistor
TWI532102B (zh) 半導體裝置及其製造方法
US10964787B2 (en) Semiconductor device and method for manufacturing semiconductor device
US20140239291A1 (en) Metal-oxide semiconductor thin film transistors and methods of manufacturing the same
KR102613288B1 (ko) 반도체 장치
US20080283831A1 (en) ZnO-BASED THIN FILM TRANSISTOR AND METHOD OF MANUFACTURING THE SAME
JP2013021315A (ja) 半導体装置およびその作製方法
US9496374B2 (en) Method for manufacturing thin-film transistor substrate
US9614020B2 (en) Oxide semiconductor devices, methods of forming oxide semiconductor devices and organic light emitting display devices including oxide semiconductor devices
CN107240608B (zh) 半导体器件、显示装置和它们的制作方法
US20210043661A1 (en) Polishing slurry, method for manufacturing a display device using the same and display device
WO2021258828A1 (zh) 薄膜晶体管阵列基板、显示面板和显示装置
KR20180046420A (ko) 트랜지스터 표시판의 제조 방법 및 이에 이용되는 연마 슬러리
WO2016019654A1 (zh) 薄膜晶体管及其制备方法、阵列基板和显示装置
KR101472798B1 (ko) ＺｎＯ 계 박막 트랜지스터의 제조방법
KR20130062726A (ko) 박막 트랜지스터 및 이의 제조 방법
TW201133092A (en) Display device
JP2008153416A (ja) 表示装置とその製造方法
US11004949B2 (en) Transistor including electride electrode
JP2018073995A (ja) 半導体装置、および半導体装置の作製方法
JP4602155B2 (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant