KR20170057909A - 반도체 패키지의 제조 방법 - Google Patents

반도체 패키지의 제조 방법 Download PDF

Info

Publication number
KR20170057909A
KR20170057909A KR1020150161193A KR20150161193A KR20170057909A KR 20170057909 A KR20170057909 A KR 20170057909A KR 1020150161193 A KR1020150161193 A KR 1020150161193A KR 20150161193 A KR20150161193 A KR 20150161193A KR 20170057909 A KR20170057909 A KR 20170057909A
Authority
KR
South Korea
Prior art keywords
semiconductor chip
pad
solder ball
laser
chip
Prior art date
Application number
KR1020150161193A
Other languages
English (en)
Other versions
KR102246076B1 (ko
Inventor
최광성
배현철
엄용성
이진호
이학선
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR1020150161193A priority Critical patent/KR102246076B1/ko
Priority to US14/958,341 priority patent/US9853010B2/en
Publication of KR20170057909A publication Critical patent/KR20170057909A/ko
Application granted granted Critical
Publication of KR102246076B1 publication Critical patent/KR102246076B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/073—Apertured devices mounted on one or more rods passed through the apertures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13113—Bismuth [Bi] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81002—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a removable or sacrificial coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81053—Bonding environment
    • H01L2224/81091—Under pressure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81143—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81208—Compression bonding applying unidirectional static pressure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/8122—Applying energy for connecting with energy being in the form of electromagnetic radiation
    • H01L2224/81224—Applying energy for connecting with energy being in the form of electromagnetic radiation using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81444—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81909—Post-treatment of the bump connector or bonding area
    • H01L2224/8191—Cleaning, e.g. oxide removal step, desmearing
    • H01L2224/81911—Chemical cleaning, e.g. etching, flux
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/8322—Applying energy for connecting with energy being in the form of electromagnetic radiation
    • H01L2224/83224—Applying energy for connecting with energy being in the form of electromagnetic radiation using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83862—Heat curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9211—Parallel connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips

Abstract

본 발명의 반도체 패키지의 제조 방법은 패드를 포함하는 패키지 기판을 준비하는 것, 상기 패드 상에 솔더볼이 배치되도록, 상기 패키지 기판 상에 상기 솔더볼이 부착된 반도체 칩을 실장하는 것, 상기 패키지 기판과 상기 반도체 칩 사이에 카복실기가 포함된 환원제를 포함하는 언더필 수지를 채우는 것, 및 상기 반도체 칩에 레이저를 조사하여 상기 솔더볼과 상기 패드를 부착하는 것을 포함하되, 상기 솔더볼과 상기 패드를 부착하는 것은 조사된 상기 레이저에 의해 발생된 열로 인해 상기 패드 및 상기 솔더볼의 표면들에 형성된 금속 산화막이 금속막으로 바뀌는 것을 포함할 수 있다.

Description

반도체 패키지의 제조 방법{Method of fabricating a semiconductor package}
본 발명은 반도체 패키지의 제조 방법에 관한 것으로, 더욱 상세하게는 공정 신뢰성이 보다 향상된 반도체 패키지의 제조 방법을 제공하는데 있다.
종래에 와이어 본딩 기술로 구현하던 적층형 패키지에 고성능(high performance) 특성이 요구됨에 따라 실리콘 관통 비아(Through silicon via; TSV) 기술이 접목된 3차원 패키지에 대한 개발이 이루어지고 있다. 3차원 패키지는 다양한 기능들의 소자들을 수직으로 적층한 것으로, 메모리 용량의 확대, 저전력, 높은 전송율 및 고효율을 실현할 수 있다.
본 발명이 해결하고자 하는 과제는 공정 신뢰성이 보다 향상된 반도체 패키지의 제조 방법을 제공하는데 있다.
본 발명이 해결하고자 하는 과제는 이상에서 언급한 과제에 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
본 발명의 일 실시예에 따른 반도체 패키지의 제조 방법은 패드를 포함하는 패키지 기판을 준비하는 것, 상기 패드 상에 솔더볼이 배치되도록, 상기 패키지 기판 상에 상기 솔더볼이 부착된 반도체 칩을 실장하는 것, 상기 패키지 기판과 상기 반도체 칩 사이에 카복실기가 포함된 환원제를 포함하는 언더필 수지를 채우는 것, 및 상기 반도체 칩에 레이저를 조사하여 상기 솔더볼과 상기 패드를 부착하는 것을 포함하되, 상기 솔더볼과 상기 패드를 부착하는 것은 조사된 상기 레이저에 의해 발생된 열로 인해 상기 패드 및 상기 솔더볼의 표면들에 형성된 금속 산화막이 금속막으로 바뀌는 것을 포함할 수 있다.
상기 환원제는 글루타르산(glutaric acid), 말산(alic acid), 아젤레익산(azelaic acid), 아비에트산(abietic acid), 아디프산(adipic acid), 아스코르브산(ascorbic acid), 아크릴산(acrylic acid) 또는 시트르산(citric acid)일 수 있다.
상기 언더필 수지는 경화성 수지 및 경화제를 더 포함할 수 있다.
상기 열은 130°C 내지 270°C 온도를 가질 수 있다.
상기 솔더볼과 상기 패드를 부착하는 것은 석영 블록(quartz block)을 사용하여 상기 반도체 칩에 압력을 가하는 것을 더 포함할 수 있다.
상기 레이저는 상기 반도체 칩의 상부 및 하부에 조사되는 것을 포함할 수 있다.
상기 레이저는 500nm 내지 2μm의 파장을 가질 수 있다.
상기 솔더볼과 상기 패드를 부착한 후에, 상기 반도체 칩 상에 상기 반도체 칩의 상부면에 배치된 칩 패드를 덮는 제 1 언더필 수지를 형성하는 것, 상기 칩 패드와 제 1 솔더볼이 배치되도록, 상기 제 1 솔더볼이 부착된 제 1 반도체 칩을 상기 반도체 칩 상에 실장하는 것, 및 상기 제 1 반도체 칩에 조사된 레이저에 의해 발생된 열을 통해 상기 제 1 솔더볼과 상기 칩 패드를 부착하는 것을 더 포함할 수 있다.
상기 솔더볼과 상기 패드를 부착한 후에, 상기 반도체 칩 상에 상기 반도체 칩의 상부면에 배치된 칩 패드를 덮는 제 1 언더필 수지를 형성하는 것, 상기 제 1 솔더볼이 부착된 제 1 반도체 칩을 상기 반도체 칩 상에 실장하는 것, 상기 패키지 기판에 열을 가하여 상기 제 1 언더필 수지의 점도를 감소시켜 상기 칩 패드 상에 상기 제 1 솔더볼이 배치되도록 상기 반도체 칩에 대해 상기 제 1 반도체 칩을 정렬하는 것 및 상기 제 1 반도체 칩에 조사된 레이저에 의해 발생된 열을 통해 상기 제 1 솔더볼과 상기 칩 패드를 부착하는 것을 더 포함할 수 있다.
상기 제 1 솔더볼과 상기 칩 패드를 부착하는 것은 감소된 상기 제 1 언더필 수지의 상기 점도를 증가시키는 것을 포함할 수 있다.
상기 패키지 기판에 가해진 상기 열은 50°C 내지 180°C의 온도를 갖고, 상기 레이저에 의해 발생된 상기 열은 130°C 내지 270°C 온도를 가질 수 있다.
상기 솔더볼과 상기 패드를 부착하기 전에, 상기 반도체 칩의 상부면 상에 레이저 반사층을 형성하는 것을 더 포함할 수 있다.
상기 레이저 반사층을 금속 물질을 포함할 수 있다.
상기 솔더볼과 상기 패드를 부착하기 전에, 상기 반도체 칩의 상부면 상에 접착막을 형성하는 것, 및 상기 접착막 상에 레이저 흡수막을 형성하는 것을 더 포함할 수 있다.
상기 금속 산화막이 상기 금속막으로 바뀌는 것은 상기 열로 인해 상기 환원제가 산화됨으로써 상기 금속 산화막이 환원되는 것을 포함할 수 있다.
본 발명의 일 실시예에 따른 반도체 패키지의 제조 방법은 패드를 포함하는 패키지 기판을 준비하는 것, 상기 패드 상에 제 1 솔더볼이 배치되도록, 상기 제 1 솔더볼이 부착된 제 1 반도체 칩을 상기 패키지 기판 상에 실장하는 것, 상기 패키지 기판과 상기 제 1 반도체 칩 사이에 카복실기가 포함된 환원제를 포함하는 제 1 언더필 수지를 형성하는 것, 상기 제 1 반도체 칩의 상부면 상에 배치된 칩 패드를 덮도록 카복실기가 포함된 환원제를 포함하는 제 2 언더필 수지를 형성하는 것, 상기 칩 패드 상에 제 2 솔더볼이 배치되도록, 상기 제 2 솔더볼이 부착된 제 2 반도체 칩을 상기 제 1 반도체 칩 상에 실장하는 것, 및 상기 제 1 및 제 2 반도체 칩들에 조사된 레이저에 의해 발생된 열을 통해, 상기 제 1 솔더볼과 상기 패드, 및 상기 제 2 솔더볼과 상기 칩 패드를 동시에 부착하는 것을 포함하되, 상기 제 1 솔더볼과 상기 패드, 및 상기 제 2 솔더볼과 상기 칩 패드를 동시에 부착하는 것은 상기 조사된 레이저에 의해 발생된 열로 인해 상기 제 2 솔더볼, 및 상기 칩 패드의 표면들에 형성된 금속 산화막들이 금속막들로 바뀌는 것을 포함할 수 있다.
상기 환원제는 글루타르산(glutaric acid), 말산(alic acid), 아젤레익산(azelaic acid), 아비에트산(abietic acid), 아디프산(adipic acid), 아스코르브산(ascorbic acid), 아크릴산(acrylic acid) 또는 시트르산(citric acid)일 수 있다.
상기 레이저는 500nm 내지 2μm의 파장을 가질 수 있다.
본 발명의 반도체 패키지의 제조 방법은 레이저로 인해 발생된 열을 이용하여 패드와 솔더볼을 부착시키는 것을 포함할 수 있다. 이때, 열에 의해 언더필 수지에 포함된 환원제는 산화되고, 패드와 솔더볼의 표면에 형성된 금속 산화막은 환원될 수 있다. 이에 따라, 금속 산화막이 금속막으로 바뀌게 되어, 솔더볼과 패드의 표면에 형성된 금속 산화막이 제거될 수 있다.
도 1a, 도 1c, 도 1e 내지 도 1g는 본 발명의 일 실시예에 따른 반도체 패키지의 제조 방법을 나타낸 단면도들이다.
도 1b는 도 1a의 A 부분을 확대한 확대도이다.
도 1d는 도 1b의 B 부분을 확대한 확대도이다.
도 2a 내지 도 2c는 본 발명의 일 실시예에 따른 반도체 패키지의 제조 방법을 나타낸 단면도들이다.
도 3a 내지 도 3c는 본 발명의 일 실시예에 따른 반도체 패키지의 제조 방법을 나타낸 단면도들이다.
도 4a 및 도 4b는 본 발명의 일 실시예에 따른 반도체 패키지의 제조 방법을 나타낸 단면도들이다.
도 5는 본 발명의 일 실시예에 따른 반도체 패키지의 제조 방법을 나타낸 단면도이다.
도 6은 본 발명의 응용 예에 따른 반도체 패키지의 제조 방법을 나타낸 단면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예를 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전문에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 '포함한다(comprises)' 및/또는 '포함하는(comprising)'은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
또한, 본 명세서에서 기술하는 실시예들은 본 발명의 이상적인 예시도인 단면도 및/또는 평면도들을 참고하여 설명될 것이다. 도면들에 있어서, 막 및 영역들의 두께는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. 따라서, 제조 기술 및/또는 허용 오차 등에 의해 예시도의 형태가 변형될 수 있다. 따라서, 본 발명의 실시예들은 도시된 특정 형태로 제한되는 것이 아니라 제조 공정에 따라 생성되는 형태의 변화도 포함하는 것이다. 예를 들면, 직각으로 도시된 식각 영역은 라운드지거나 소정 곡률을 가지는 형태일 수 있다. 따라서, 도면에서 예시된 영역들은 개략적인 속성을 가지며, 도면에서 예시된 영역들의 모양은 소자의 영역의 특정 형태를 예시하기 위한 것이며 발명의 범주를 제한하기 위한 것이 아니다.
도 1a, 도 1c, 도 1e 내지 도 1g는 본 발명의 일 실시예에 따른 반도체 패키지의 제조 방법을 나타낸 단면도들이다. 도 1b는 도 1a의 A 부분을 확대한 확대도이다. 도 1d는 도 1c의 B 부분을 확대한 확대도이다.
도 1a를 참조하면, 패드(102)를 포함하는 패키지 기판(100)을 준비한다. 패드(102)는 패키지 기판(100)의 상부면 상에 배치될 수 있다. 패키지 기판(100)은 인쇄회로기판(Printed Circuit Board), 실리콘 기판 또는 인터포저 기판일 수 있다. 패드(102)는 구리 또는 금과 같은 Underbump metallization(UBM)을 포함할 수 있다.
패키지 기판(100) 상에 제 1 반도체 칩(110)이 실장될 수 있다. 제 1 반도체 칩(110)을 패키지 기판(100) 상에 실장하는 것은 제 1 반도체 칩(110)의 하부면 상에 배치된 제 1 솔더볼(113)을 패드(102) 상에 배치하는 것을 포함할 수 있다. 이에 따라, 제 1 솔더볼(113)과 패드(102)는 서로 접촉할 수 있다. 제 1 솔더볼(113)은 제 1 반도체 칩(110)의 하부면 상에 배치된 하부 패드(112) 상에 부착된 것일 수 있다. 하부 패드(112)는 구리 또는 금과 같은 Underbump metallization(UBM)을 포함할 수 있다. 제 1 솔더볼(113)은 Sn, In, SnBi, SnAgCu, SnAg, Sn, In, AuSn, InSn, BiInSn 또는 InSn을 포함할 수 있다. 제 1 솔더볼(113)은 약 1μm 내지 약 300μm의 크기를 가질 수 있다.
도 1b에 도시된 것과 같이, 대기 중에 노출된 패드(102), 하부 패드(112) 및 제 1 솔더볼(113)의 일부 표면들에는 이들에 포함된 금속 이온과 대기 중에 포함된 산소 이온이 결합된 금속 산화막(120)이 형성될 수 있다.
제 1 반도체 칩(110)은 제 1 반도체 칩(110)을 관통하는 비아(114) 및 제 1 반도체 칩(110)의 상부면 상에 배치된 상부 패드(116)을 포함할 수 있다. 비아(114)는 하부 패드(112)과 상부 패드(116)를 전기적으로 연결하거나 하부 및 상부 패드들(112, 116)과 제 1 반도체 칩(110) 내의 소자와 연결될 수 있다. 비아(114)는 관통 실리콘 비아일 수 있다. 제 1 반도체 칩(110)은 디지털 소자, RF/아날로그 소자, 센서/MEMS 소자, 전력 반도체 또는 바이오 소자를 포함할 수 있다. 제 1 반도체 칩(110)은 약 5μm 내지 약 1mm의 두께를 가질 수 있다.
제 1 반도체 칩(110)의 상부면 상에 절연막(118)이 형성될 수 있다. 절연막(118)은 상부 패드(116)가 노출되도록 형성될 수 있다.
패키지 기판(100)과 제 1 반도체 칩(110) 사이에 제 1 언더필 수지(130)가 형성될 수 있다. 예를 들어, 제 1 언더필 수지(130)은 패키지 기판(100)과 제 1 반도체 칩(110) 사이의 빈 공간을 채울 수 있다. 이로써, 제 1 언더필 수지(130)는 패드(102), 하부 패드(112) 및 제 1 솔더볼(113)의 표면과 접촉할 수 있다. 제 1 언더필 수지(130)는 빈 공간를 채우기 위하여 소정의 점도를 가질 수 있다. 예를 들어, 제 1 언더필 수지(130)는 NCF(Non Conductive Film) 또는 NCP(Non Conductive Paste)일 수 있다. 제 1 언더필 수지(130)는 약 2μm 내지 약 100μm의 두께를 갖도록 형성될 수 있다.
제 1 언더필 수지(130)는 경화성 수지, 환원제, 및 경화제를 포함할 수 있다. 경화성 수지는 예를 들어, 비스페놀 A-형 에폭시 수지(예: DGEBA), 4관능성 에폭시 수지(예: TGDDM), TriDDM, 이소시아네이트(Isocyanate), 비스말레이미드(Bismaleimide), 실리콘 기반의 수지 또는 아크릴 수지를 포함할 수 있다. 환원제는 카복실기(COOH-)를 포함한 산으로서, 예를 들어, 글루타르산(glutaric acid), 말산(alic acid), 아젤레익산(azelaic acid), 아비에트산(abietic acid), 아디프산(adipic acid), 아스코르브산(ascorbic acid), 아크릴산(acrylic acid) 또는 시트르산(citric acid)을 포함할 수 있다. 경화제는 경화성 수지와 경화 반응을 일으킬 수 있는 물질로써, 예를 들어, 카복실기(COOH-) 또는 아민기(-NH)를 포함할 수 있다.
도 1c를 참조하면, 제 1 반도체 칩(110)에 레이저(140)를 조사할 수 있다. 레이저(140)는 제 1 반도체 칩(110)의 상부 및/또는 하부로 조사될 수 있다. 레이저(140)의 일부는 제 1 반도체 칩(110), 제 1 솔더볼(113) 및 패드(102)에 흡수되어 열로 바뀔 수 있다. 열은 제 1 솔더볼(113)과 패드(102) 쪽으로 전달되어, 제 1 솔더볼(113) 및 패드(102)를 부착시킬 수 있다. 아울러, 열로 인해 제 1 언더필 수지(130)가 경화될 수 있다. 레이저(140)는 예를 들어, helium-neon 레이저, Argon 레이저, UV 레이저, IR 레이저 또는 Excimer 레이저일 수 있다. 레이저(140)는 500nm 내지 2μm의 파장을 가질 수 있다. 레이저(140)에 의해 발생된 열은 솔더볼의 융점온도부터 솔더볼의 융점보다 100도 높은 온도를 가질 수 있다. 구체적으로, 레이저(140)에 의해 발생된 열은 약 130°C 내지 약 270°C 온도를 가질 수 있다. 온도는 레이저(140)의 조사 양 및/또는 레이저(140)의 조사 강도에 따라 달라질 수 있다.
레이저(140)에 의해 발생된 열에 의해, 제 1 언더필 수지(130)의 환원제가 산화될 수 있고, 패드(102), 제 1 솔더볼(113) 및 하부 패드(112)의 일부 표면들에 형성된 금속 산화막(120)이 환원될 수 있다. 금속 산화막(120)이 환원되는 것은 금속 산화막(120)이 금속막(125)으로 바뀌는 것을 포함할 수 있다. 구체적으로, 패드(102)의 표면에 형성된 금속막(125)은 패드(102)에 포함된 금속 물질과 동일한 물질을 포함할 수 있고, 제 1 솔더볼(113)의 표면에 형성된 금속막(125)은 제 1 솔더볼(113)에 포함된 금속 물질과 동일한 물질을 포함할 수 있고, 하부 패드(112)의 표면에 형성된 금속막(125)은 하부 패드(112)에 포함된 금속 물질과 동일한 물질을 포함할 수 있다. 이에 따라, 도 1d에 도시된 것과 같이, 금속 산화막(120)은 패드(102), 제 1 솔더볼(113) 및 하부 패드(112)의 일부 표면들에서 제거될 수 있다.
이하 설명될 도 1e 및 도 1f의 공정에 있어서, 도 1a 및 도 1c에서 설명한 내용과 동일한 내용에 대해서는 상세한 설명을 생략하도록 한다.
도 1e를 참조하면, 제 1 반도체 칩(110)의 상부면 상에 제 2 언더필 수지(230)가 형성될 수 있다. 제 2 언더필 수지(230)는 상부 패드(116)를 덮도록 형성될 수 있다. 제 2 언더필 수지(230)는 경화성 수지, 환원제, 및 경화제를 포함할 수 있다.
제 1 반도체 칩(110) 상에 제 2 반도체 칩(210)이 실장될 수 있다. 제 2 반도체 칩(210)을 제 1 반도체 칩(110) 상에 실장하는 것은 제 2 반도체 칩(210)의 하부면 상에 배치된 제 2 솔더볼(213)을 상부 패드(116) 상에 배치하는 것을 포함할 수 있다. 이에 따라, 제 2 솔더볼(213)과 상부 패드(116)는 서로 접촉할 수 있고, 제 2 언더필 수지(230)는 제 2 솔더볼(213)과 상부 패드(116)의 표면들을 덮을 수 있다.
제 1 반도체 칩(110) 상에 제 2 반도체 칩(210)이 실장되기 전에, 상부 패드(116) 및 제 2 솔더볼(213)의 표면에는 상부 패드(116) 및 제 2 솔더볼(213)의 금속 이온과 대기 중의 산소 이온과 결합된 금속 산화막(120, 도 1b 참조)이 형성될 수 있다.
도 1f를 참조하면, 제 2 반도체 칩(210)에 레이저(240)를 조사할 수 있다. 레이저(240)는 제 2 반도체 칩(210)의 상부 및/또는 하부로 조사될 수 있다. 레이저(240)의 일부는 제 2 반도체 칩(210), 상부 패드(116) 및 제 2 솔더볼(213)에 흡수되어 열로 바뀔 수 있다. 열은 제 2 솔더볼(213)과 상부 패드(116) 쪽으로 전달되어, 제 2 솔더볼(213) 및 상부 패드(116)를 부착시킬 수 있다. 아울러, 열로 인해 제 2 언더필 수지(230)가 경화될 수 있다. 이때, 제 2 언더필 수지(230)에 포함된 환원제는 열로 인해 산화되고, 상부 패드(116) 및 제 2 솔더볼(213)의 표면들에 형성된 금속 산화막(120, 도 1b 참조)은 환원될 수 있다. 이에 따라, 금속 산화막(120)은 금속막(125, 도 1d 참조)으로 바뀔 수 있다.
도 1g를 참조하면, 도 1a, 도 1c, 도 1e, 및 도 1f에서 설명한 공정들을 반복하여, 제 2 반도체 칩(210) 상에 제 3 언더필 수지(330), 제 3 반도체 칩(310), 제 4 언더필 수지(430) 및 제 4 반도체 칩(410)을 차례로 형성하여 반도체 패키지(1000)를 형성할 수 있다.
도 2a 내지 도 2c는 본 발명의 일 실시예에 따른 반도체 패키지의 제조 방법을 나타낸 단면도들이다. 설명의 간결함을 위해, 도 2a 및 도 2b에 도시된 일 실시예에서, 도 1a 내지 도 1g에 도시된 일 실시예와 실질적으로 동일한 구성요소에 대해서는 동일한 도면부호를 사용하며, 해당 구성 요소에 대한 설명은 생략하기로 한다.
도 2a를 참조하면, 패키지 기판(100) 상에 제 1 반도체 칩(110)을 실장할 수 있다. 제 1 반도체 칩(110)을 패키지 기판(100) 상에 실장하는 것은 제 1 반도체 칩(110)의 하부면 상에 배치된 제 1 솔더볼(113)을 패키지 기판(100)의 상부면 상에 배치된 패드(102) 상에 배치하는 것을 포함할 수 있다. 이에 따라, 제 1 솔더볼(113)과 패드(102)는 서로 접촉할 수 있다. 제 1 솔더볼(113) 및 패드(102)의 표면들의 일부분에는 금속 산화막(120, 도 1b 참조)이 형성될 수 있다.
패키지 기판(100)과 제 1 반도체 칩(110) 사이에 제 1 언더필 수지(130)가 형성될 수 있다. 제 1 언더필 수지(130)는 패키지 기판(100)과 제 1 반도체 칩(110)의 빈 공간을 채울 수 있다. 제 1 언더필 수지(130)는 경화성 수지, 환원제, 및 경화제를 포함할 수 있다.
제 1 반도체 칩(110) 상에 제 2 언더필 수지(230)가 형성될 수 있다. 제 2 언더필 수지(230)는 제 1 반도체 칩(110)의 상부면 상에 배치된 제 1 상부 패드(116a)를 덮을 수 있다. 제 2 언더필 수지(230)는 경화성 수지, 환원제, 및 경화제를 포함할 수 있다.
제 1 반도체 칩(110) 상에 제 2 반도체 칩(210)을 실장할 수 있다. 제 2 반도체 칩(210)을 제 1 반도체 칩(110) 상에 실장하는 것은 제 2 반도체 칩(210)의 하부면 상에 배치된 제 2 솔더볼(213)을 제 1 반도체 칩(110)의 상부면 상에 배치된 제 1 상부 패드(116a) 상에 배치하는 것을 포함할 수 있다. 이에 따라, 제 2 솔더볼(213)과 제 1 상부 패드(116a)는 서로 접촉할 수 있고, 제 2 언더필 수지(230)는 제 2 솔더볼(213)의 표면을 덮을 수 있다. 제 2 솔더볼(213)과 제 1 상부 패드(116a)의 표면들의 일부분에는 금속 산화막(120, 도 1b 참조)이 형성될 수 있다.
제 2 반도체 칩(210) 상에 제 3 언더필 수지(330)가 형성될 수 있다. 제 3 언더필 수지(330)는 제 2 반도체 칩(210)의 상부면 상에 배치된 제 2 상부 패드(116b)를 덮을 수 있다. 제 3 언더필 수지(330)는 경화성 수지, 환원제, 및 경화제를 포함할 수 있다.
제 2 반도체 칩(210) 상에 제 3 반도체 칩(310)을 실장할 수 있다. 제 3 반도체 칩(310)을 제 2 반도체 칩(210) 상에 실장하는 것은 제 3 반도체 칩(310)의 하부면 상에 배치된 제 3 솔더볼(313)을 제 2 반도체 칩(210)의 상부면 상에 배치된 제 2 상부 패드(116b) 상에 배치하는 것을 포함할 수 있다. 이에 따라, 제 3 솔더볼(313)과 제 2 상부 패드(116b)는 서로 접촉할 수 있고, 제 3 언더필 수지(330)는 제 3 솔더볼(313)의 표면을 덮을 수 있다. 제 3 솔더볼(313) 및 제 2 상부 패드(116b)의 표면들의 일부분에는 금속 산화막(120, 도 1b 참조)이 형성될 수 있다.
제 3 반도체 칩(310) 상에 제 4 언더필 수지(430)가 형성될 수 있다. 제 4 언더필 수지(430)는 제 3 반도체 칩(310)의 상부면 상에 배치된 제 3 상부 패드(116c)를 덮을 수 있다. 제 3 언더필 수지(330)는 경화성 수지, 환원제, 및 경화제를 포함할 수 있다.
제 3 반도체 칩(310) 상에 제 4 반도체 칩(410)을 실장할 수 있다. 제 4 반도체 칩(410)을 제 3 반도체 칩(310) 상에 실장하는 것은 제 4 반도체 칩(410)의 하부면 상에 배치된 제 4 솔더볼(413)을 제 3 반도체 칩(310)의 상부면 상에 배치된 제 3 상부 패드(116c) 상에 배치하는 것을 포함할 수 있다. 이에 따라, 제 4 솔더볼(413)과 제 3 상부 패드(116c)는 서로 접촉할 수 있고, 제 4 언더필 수지(430)는 제 4 솔더볼(413)의 표면을 덮을 수 있다. 제 4 솔더볼(413) 및 제 3 상부 패드(116c)의 표면들의 일부분에는 금속 산화막(120, 도 1b 참조)이 형성될 수 있다.
도 2b를 참조하면, 패키지 기판(100) 상에 적층된 제 1 내지 제 4 반도체 칩들(110, 210, 310, 410)에 레이저(340)를 조사할 수 있다. 레이저(340)는 제 4 반도체 칩(410)의 상부 및/또는 제 1 반도체 칩(110)의 하부로 조사될 수 있다. 레이저(340)의 일부는 제 1 내지 제 4 반도체 칩들(110, 210, 310, 410), 제 1 내지 제 4 솔더볼들(113, 213, 313, 413)및 패드들(102, 112, 116a, 116b, 116c)에 흡수되어 열로 바뀔 수 있다. 열로 인해 패드(102)와 제 1 솔더볼(113), 제 1 상부 패드(116a)와 제 2 솔더볼(213), 제 2 상부 패드(116b) 와 제 3 솔더볼(313), 및 제 3 상부 패드(116c)와 제 4 솔더볼(413)이 부착될 수 있다. 아울러, 열로 인해 제 1 내지 제 4 언더필 수지들(130, 230, 330, 430)이 경화될 수 있다. 그리고, 열로 인해 제 1 내지 제 4 언더필 수지들(130, 230, 330, 430)에 포함된 환원제들이 산화되고, 패드(102), 제 1 내지 제 3 상부 패드들(116a, 116b, 116c) 및 제 1 내지 제 4 솔더볼들(113, 213, 313, 413)의 표면들의 일부분에 형성된 금속 산화막들(120, 도 1b 참조)이 환원될 수 있다. 즉, 금속 산화막들(120, 도 1b 참조)은 금속막들(125, 도 1d 참조)로 바뀔 수 있다.
다른 예로, 도 2c에 도시된 것과 같이, 제 1 내지 제 4 반도체 칩들(110, 210, 310, 410)에 레이저(340)를 조사하는 동안에, 제 4 반도체 칩(410) 상에 석영 블록(quartz block; B)을 배치할 수 있다. 석영 블록(B)을 사용하여, 제 1 내지 제 4 반도체 칩들(110, 210, 310, 410)에 압력을 가할 수 있다. 석영 블록(B)은 공정 중에 얇은 두께를 갖는 제 1 내지 제 4 반도체 칩들(110, 210, 310, 410)의 뒤틀림(warpage)을 방지할 수 있다.
도 3a 내지 도 3c는 본 발명의 일 실시예에 따른 반도체 패키지의 제조 방법을 나타낸 단면도들이다. 설명의 간결함을 위해, 도 3a 내지 도 3c에 도시된 일 실시예에서, 도 1a 내지 도 1g 및 도 2a 및 도 2b에 도시된 실시예들과 실질적으로 동일한 구성요소에 대해서는 동일한 도면부호를 사용하며, 해당 구성 요소에 대한 설명은 생략하기로 한다.
도 3a를 참조하면, 패키지 기판(100) 상에 차례로 제 1 내지 제 4 반도체 칩들(110, 210, 310, 410)이 적층될 수 있다. 패키지 기판(100)과 제 1 반도체 칩(110) 사이에는 제 1 언더필 수지(130)가 형성될 수 있고, 제 1 반도체 칩(110)과 제 2 반도체 칩(210) 사이에는 제 2 언더필 수지(230)가 형성될 수 있고, 제 2 반도체 칩(210)과 제 3 반도체 칩(310) 사이에는 제 3 언더필 수지(330)가 형성될 수 있고, 제 3 반도체 칩(310)과 제 4 반도체 칩(410) 사이에는 제 4 언더필 수지(430)가 형성될 수 있다.
도면에 도시된 것과 같이, 제 3 반도체 칩(310)의 제 3 솔더볼(313)이 제 2 반도체 칩(210)의 제 2 상부 패드(116b)와 접촉하지 않고, 제 2 반도체 칩(210) 상에 형성된 절연막(218)과 접촉할 수 있다. 즉, 제 3 솔더볼(313) 및 제 2 상부 패드(116b)는 서로 오정렬될 수 있다. 그 결과, 단면적 관점에서, 패키지 기판(100) 상에 적층된 제 1 내지 제 4 반도체 칩들(110, 410)은 서로 반듯하게 적층되지 않을 수 있다. 일 예로, 제 3 및 제 4 반도체 칩들(310, 410)은 제 1 및 제 2 반도체 칩들(110, 210)을 기준으로 옆으로 틀어질 수 있다.
도 3b를 참조하면, 패키지 기판(100)에 열을 가할 수 있다. 열은 제 1 내지 제 4 언더필 수지들(130, 230, 330, 430)에 전달될 수 있다. 열은 약 50°C 내지 약 180° 온도를 가질 수 있다. 약 50°C 내지 약 180° 범위의 온도는 제 1 내지 제 4 언더필 수지들(130, 230, 330, 430)의 점도를 감소시킬 수 있다.
제 1 내지 제 4 언더필 수지들(130, 230, 330, 430)의 점도가 감소함에 따라 제 1 내지 제 4 언더필 수지들(130, 230, 330, 430)은 유동성을 가질 수 있다. 즉, 제 1 내지 제 4 반도체 칩들(110, 210, 310, 410)은 실장된 표면 상에서 좌우로 이동이 가능할 수 있다. 이때, 제 2 반도체 칩(210)의 상부면 상에 형성된 절연막(218)과 접촉하고 있는 제 3 솔더볼(313)은 제 2 상부 패드(116b)와 접촉하여 표면 장력을 줄이려고 할 수 있다. 이에 따라, 제 3 솔더볼(313)이 제 2 상부 패드(116b) 상으로 배치하기 위해 제 3 반도체 칩(310)이 이동할 수 있다. 그 결과, 단면적 관점에서, 패키지 기판(100) 상에 적층된 제 1 내지 제 4 반도체 칩들(110, 410)은 서로 반듯하게 정렬될 수 있다.
도 3c를 참조하면, 패키지 기판(100) 상에 적층된 제 1 내지 제 4 반도체 칩들(110, 210, 310, 410)에 레이저(440)를 조사할 수 있다. 레이저(440)는 제 4 반도체 칩(410)의 상부 및/또는 제 1 반도체 칩(110)의 하부로 조사될 수 있다. 레이저(340)의 일부는 제 1 내지 제 4 반도체 칩들(110, 210, 310, 410), 제 1 내지 제 4 솔더볼들(113, 213, 313, 413) 및 패드들(102, 112, 116a, 116b, 116c)에 흡수되어 열로 바뀔 수 있다. 열에 의해, 패드(102)와 제 1 솔더볼(113), 제 1 상부 패드(116a)와 제 2 솔더볼(213), 제 2 상부 패드(116b) 와 제 3 솔더볼(313), 및 제 3 상부 패드(116c)와 제 4 솔더볼(413)이 부착될 수 있다.
레이저(440)에 의해 발생된 열은 약 130°C 내지 약 270°C의 온도를 가질 수 있다. 약 130°C 내지 약 270° 범위의 온도는 제 1 내지 제 4 언더필 수지들(130, 230, 330, 430)의 경화 반응을 일으키는 온도일 수 있다. 따라서, 제 1 내지 제 4 언더필 수지들(130, 230, 330, 430)은 단단하게 굳게 되고, 제 1 내지 제 4 반도체 칩들(110, 210, 310, 410)은 패키지 기판(100) 상에 서로 반듯하게 적층된 상태에서 고정될 수 있다.
도 4a 및 도 4b는 본 발명의 일 실시예에 따른 반도체 패키지의 제조 방법을 나타낸 단면도들이다. 설명의 간결함을 위해, 도 4a 및 도 4b에 도시된 일 실시예에서, 도 1a 내지 도 1g에 도시된 일 실시예와 실질적으로 동일한 구성요소에 대해서는 동일한 도면부호를 사용하며, 해당 구성 요소에 대한 설명은 생략하기로 한다.
도 4a를 참조하면, 패키지 기판(100) 상에 차례로 제 1 및 제 2 반도체 칩들(110, 210)이 적층될 수 있다. 그리고, 패키지 기판(100)과 제 1 반도체 칩(110) 사이에는 제 1 언더필 수지(130)가 형성될 수 있고, 제 1 반도체 칩(110)과 제 2 반도체 칩(210) 사이에는 제 2 언더필 수지(230)가 형성될 수 있다.
제 2 반도체 칩(210) 상에 레이저 흡수막(LA)이 형성될 수 있다. 레이저 흡수막(LA)은 접착막(700)에 의해 제 2 반도체 칩(210)의 상부면에 접착될 수 있다. 레이저 흡수막(LA)은 예를 들어, 실리콘막, 금속막, 또는 카본 스틸막(carbon steel)일 수 있다. 접착막(700)은 열 전도성이 좋은 접착 필름일 수 있으며, 예를 들어, Polyethylene Terephalate(PET) 또는 Polycarbonate(PC)을 포함할 수 있다.
제 1 및 제 2 반도체 칩들(110, 210)에 레이저(540)를 조사할 수 있다. 레이저(540)는 레이저 흡수막(LA) 상부 및/또는 제 1 반도체 칩(110)의 하부에 조사될 수 있다. 레이저 흡수막(LA)에 레이저(540)의 일부분이 흡수될 수 있다. 레이저 흡수막(LA)에 흡수되지 않은 레이저(540)는 제 1 및 제 2 반도체 칩들(110, 210), 제 1 및 제 2 솔더볼들(113, 213), 및 패드들(102, 116)에 흡수되어 열로 바뀔 수 있다. 열로 인해 제 1 솔더볼(113) 및 패드(102), 및 제 2 솔더볼(213) 및 상부 패드(116)가 부착될 수 있다.
제 1 및 제 2 반도체 칩들(110, 210)에 포함된 소자는 레이저(540)에 의해 손상되어 오류나 오작동을 일으킬 수 있다. 레이저 흡수막(LA)은 레이저(540)의 일부분이 소자에 도달하지 않도록 흡수시킬 수 있다. 따라서, 레이저(540)로 인해 소자의 특성이 변하지 않게 된다.
도 4b를 참조하면, 레이저 공정이 끝난 후에 레이저 흡수막(LA)은 제거될 수 있다. 레이저 흡수막(LA)은 접착막(700)에 화학적 또는 물리적으로 가하여 접착막(700)을 떼어내어 제거될 수 있다.
도 5는 본 발명의 일 실시예에 따른 반도체 패키지의 제조 방법을 나타낸 단면도이다. 설명의 간결함을 위해, 도 5에 도시된 일 실시예에서, 도 4a 및 도 4b에 도시된 일 실시예와 실질적으로 동일한 구성요소에 대해서는 동일한 도면부호를 사용하며, 해당 구성 요소에 대한 설명은 생략하기로 한다.
도 5를 참조하면, 제 2 반도체 칩(210) 상에 레이저 반사막(800)이 형성될 수 있다. 레이저 반사막(800)은 레이저에 민감한 소자가 배치된 제 1 및 제 2 반도체 칩들(110, 210)의 일부분 상에 국부적으로 배치되도록 형성될 수 있다. 이에 따라, 레이저 반사막(800)이 레이저가 직접적으로 소자에 전달되지 않도록 레이저를 반사시킬 수 있다. 레이저 반사막(800)은 금속 물질(예를 들어, 구리(Cu) 또는 알루미늄(Al))을 포함할 수 있다.
레이저 반사막(800)이 형성된 제 1 및 제 2 반도체 칩들(110, 210)에 레이저(640)를 조사할 수 있다. 레이저(640)는 레이저 반사막(800)이 형성되지 않은 반도체 칩들의 일부 영역들 내에 조사되어, 열로 바뀔 수 있다. 레이저(640)에 의해 발생된 열로 인해 제 1 솔더볼(113) 및 패드(102), 및 제 2 솔더볼(213) 및 상부 패드(116)가 부착될 수 있다. 레이저 공정을 수행한 후에, 레이저 반사막(800)은 제거되지 않을 수 있다.
도 6은 본 발명의 응용 예에 따른 반도체 패키지의 제조 방법을 나타낸 단면도이다.
도 6을 참조하면, 제 1 기판(3000)이 제공될 수 있다. 제 1 기판(3000)은 예를 들어, 인쇄회로기판(Printed Circuit Board) 또는 실리콘 기판일 수 있다. 제 1 기판(3000)의 중심부 상에 반도체 칩(4000)이 실장될 수 있다. 상세하게, 반도체 칩(4000)의 하부면에 부착된 칩 솔더볼들(4200)이 제 1 기판(3000)의 상부면 상에 배치된 패드들(3100) 상에 배치되도록 반도체 칩(4000)을 제 1 기판(3000) 상에 실장할 수 있다.
제 1 기판(3000)과 반도체 칩(4000) 사이에 제 1 언더필 수지(3200)가 형성될 수 있다. 제 1 언더필 수지(3200)는 제 1 기판(3000)과 반도체 칩(4000) 사이의 빈 공간을 채울 수 있다. 제 1 언더필 수지(3200)는 경화성 수지, 환원제, 및 경화제를 포함할 수 있다.
제 1 기판(3000)의 중심부의 둘레인 제 1 기판(3000)의 가장자리부 상에 연결부들(ST)이 실장될 수 있다. 연결부들(ST)은 바디부(5000), 바디부(5000)의 하부면에 부착된 하부 솔더볼들(5300) 바디부(5000)의 상부면에 배치된 칩 패드들(5400) 및 바디부(5000)를 관통하여 하부 솔더볼들(5300) 및 칩 패드들(5400) 사이를 연결하는 비아들(5500)은 포함할 수 있다. 연결부들(ST)은 하부 솔더볼들(5300)이 제 1 기판(300)의 패드들(3100) 상에 배치되도록 제 1 기판(3000) 상에 실장될 수 있다. 바디부(5000)은 절연 물질 또는 동박적층판(Copper Clad Laminate: CCL)을 포함할 수 있다. 하부 솔더볼들(5300)은 도전 물질(예를 들어, Sn)을 포함할 수 있다. 비아들(5500)은 실리콘 관통 비아일 수 있다.
연결부들(ST)과 제 1 기판(3000) 사이에 제 2 언더필 수지(5700)가 형성될 수 있다. 제 2 언더필 수지(5700)는 제 1 기판(3000)과 연결부들(ST) 사이의 빈 공간을 채울 수 있다. 제 2 언더필 수지(5700)은 제 1 언더필 수지(3200)가 형성될 때 같이 형성될 수 있고, 제 1 언더필 수지(3200)가 형성된 후에 별도의 공정을 통해 형성될 수 있다. 제 2 언더필 수지(5700)은 제 1 언더필 수지(3200)와 동일한 물질을 포함할 수 있다.
연결부들(ST)의 상부면 상에 제 3 언더필 수지(5900)가 형성될 수 있다. 제 3 언더필 수지(5900)은 연결부들(ST)의 상부면을 덮을 수 있다. 제 3 언더필 수지(5900)는 제 2 언더필 수지(5700)와 동일한 물질을 포함할 수 있다.
연결부들(ST) 상에 제 2 기판(6000)이 실장될 수 있다. 제 2 기판(6000)은 제 2 기판(6000)의 하부면에 부착된 최상부 솔더볼들(6200)이 칩 패드들(5400) 상에 배치되도록 연결부들(ST) 상에 실장될 수 있다. 이에 따라, 최상부 솔더볼들(6200)의 표면들은 제 3 언더필 수지(5900)로 덮일 수 있다.
제 2 기판(6000)은 인터포저 기판일 수 있다. 제 2 기판(6000)은 레이저 반사막(7000)을 포함할 수 있다. 예를 들어, 레이저 반사막(7000)은 제 2 기판(6000) 내에 배치될 수 있다. 레이저 반사막(7000)은 금속 물질(예를 들어, 구리(Cu) 또는 알루미늄(Al))을 포함할 수 있다.
제 1 기판(3000), 연결부들(ST) 및 제 2 기판(6000)에 레이저(740)를 조사할 수 있다. 레이저(740)에 의해 발생된 열로 인해 패드들(3100)과 칩 솔더볼들(4200), 패드들(3100)과 하부 솔더볼들(5300), 칩 패드들(5400)과 최상부 솔더볼들(6200)이 부착될 수 있다. 제 2 기판(6000) 내에 배치된 레이저 반사막(7000)은 레이저(740)의 일부를 반사시켜, 반도체 칩(4000)에 포함된 소자에 레이저(740)가 직접적으로 조사되지 않도록 할 수 있다.
이상, 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예에는 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
100: 패키지 기판
102: 패드
112: 하부 패드
113: 제 1 솔더볼
114: 비아
110: 제 1 반도체 칩
116: 상부 패드
118: 절연막
130: 제 1 언더필 수지

Claims (18)

  1. 패드를 포함하는 패키지 기판을 준비하는 것;
    상기 패드 상에 솔더볼이 배치되도록, 상기 패키지 기판 상에 상기 솔더볼이 부착된 반도체 칩을 실장하는 것;
    상기 패키지 기판과 상기 반도체 칩 사이에 카복실기가 포함된 환원제를 포함하는 언더필 수지를 채우는 것; 및
    상기 반도체 칩에 레이저를 조사하여 상기 솔더볼과 상기 패드를 부착하는 것을 포함하되,
    상기 솔더볼과 상기 패드를 부착하는 것은 조사된 상기 레이저에 의해 발생된 열로 인해 상기 패드 및 상기 솔더볼의 표면들에 형성된 금속 산화막이 금속막으로 바뀌는 것을 포함하는 반도체 패키지의 제조 방법.
  2. 제 1 항에 있어서,
    상기 환원제는 글루타르산(glutaric acid), 말산(alic acid), 아젤레익산(azelaic acid), 아비에트산(abietic acid), 아디프산(adipic acid), 아스코르브산(ascorbic acid), 아크릴산(acrylic acid) 또는 시트르산(citric acid)인 반도체 패키지의 제조 방법.
  3. 제 1 항에 있어서,
    상기 언더필 수지는 경화성 수지 및 경화제를 더 포함하는 반도체 패키지의 제조 방법.
  4. 제 1 항에 있어서,
    상기 레이저에 의해 발생된 열은 130°C 내지 270°C 온도를 갖는 반도체 패키지의 제조 방법.
  5. 제 1 항에 있어서,
    상기 솔더볼과 상기 패드를 부착하는 것은 석영 블록(quartz block)을 사용하여 상기 반도체 칩에 압력을 가하는 것을 더 포함하는 반도체 패키지의 제조 방법.
  6. 제 1 항에 있어서,
    상기 레이저는 상기 반도체 칩의 상부 및 하부에 조사되는 반도체 패키지의 제조 방법.
  7. 제 1 항에 있어서,
    상기 레이저는 500nm 내지 2μm의 파장을 갖는 반도체 패키지의 제조 방법.
  8. 제 1 항에 있어서,
    상기 솔더볼과 상기 패드를 부착한 후에:
    상기 반도체 칩 상에 상기 반도체 칩의 상부면에 배치된 칩 패드를 덮는 제 1 언더필 수지를 형성하는 것;
    상기 칩 패드 상에 제 1 솔더볼이 배치되도록, 상기 제 1 솔더볼이 부착된 제 1 반도체 칩을 상기 반도체 칩 상에 실장하는 것; 및
    상기 제 1 반도체 칩에 조사된 레이저에 의해 발생된 열을 통해 상기 제 1 솔더볼과 상기 칩 패드를 부착하는 것을 더 포함하는 반도체 패키지의 제조 방법.
  9. 제 1 항에 있어서,
    상기 솔더볼과 상기 패드를 부착한 후에:
    상기 반도체 칩 상에 상기 반도체 칩의 상부면에 배치된 칩 패드를 덮는 제 1 언더필 수지를 형성하는 것;
    상기 제 1 솔더볼이 부착된 제 1 반도체 칩을 상기 반도체 칩 상에 실장하는 것;
    상기 패키지 기판에 열을 가하여 상기 제 1 언더필 수지의 점도를 감소시켜 상기 칩 패드 상에 상기 제 1 솔더볼이 배치되도록 상기 반도체 칩에 대해 상기 제 1 반도체 칩을 정렬하는 것; 및
    상기 제 1 반도체 칩에 조사된 레이저에 의해 발생된 열을 통해 상기 제 1 솔더볼과 상기 칩 패드를 부착하는 것을 더 포함하는 반도체 패키지의 제조 방법.
  10. 제 9 항에 있어서,
    상기 제 1 솔더볼과 상기 칩 패드를 부착하는 것은 감소된 상기 제 1 언더필 수지의 상기 점도를 증가시키는 것을 포함하는 반도체 패키지의 제조 방법.
  11. 제 9 항에 있어서,
    상기 패키지 기판에 가해진 상기 열은 50°C 내지 180°C의 온도를 갖고,
    상기 레이저에 의해 발생된 상기 열은 130°C 내지 270°C 온도를 갖는 반도체 패키지의 제조 방법.
  12. 제 1 항에 있어서,
    상기 솔더볼과 상기 패드를 부착하기 전에, 상기 반도체 칩의 상부면 상에 레이저 반사층을 형성하는 것을 더 포함하는 반도체 패키지의 제조 방법.
  13. 제 12 항에 있어서,
    상기 레이저 반사층을 금속 물질을 포함하는 반도체 패키지의 제조 방법.
  14. 제 1 항에 있어서,
    상기 솔더볼과 상기 패드를 부착하기 전에:
    상기 반도체 칩의 상부면 상에 접착막을 형성하는 것; 및
    상기 접착막 상에 레이저 흡수막을 형성하는 것을 더 포함하는 반도체 패키지의 제조 방법.
  15. 제 1 항에 있어서,
    상기 금속 산화막이 상기 금속막으로 바뀌는 것은 상기 열로 인해 상기 환원제가 산화됨으로써 상기 금속 산화막이 환원되는 것을 포함하는 반도체 패키지의 제조 방법.
  16. 패드를 포함하는 패키지 기판을 준비하는 것;
    상기 패드 상에 제 1 솔더볼이 배치되도록, 상기 제 1 솔더볼이 부착된 제 1 반도체 칩을 상기 패키지 기판 상에 실장하는 것;
    상기 패키지 기판과 상기 제 1 반도체 칩 사이에 카복실기가 포함된 환원제를 포함하는 제 1 언더필 수지를 채우는 것;
    상기 제 1 반도체 칩의 상부면 상에 배치된 칩 패드를 덮도록 카복실기가 포함된 환원제를 포함하는 제 2 언더필 수지를 상기 제 1 반도체 칩 상에 형성하는 것;
    상기 칩 패드 상에 제 2 솔더볼이 배치되도록, 상기 제 2 솔더볼이 부착된 제 2 반도체 칩을 상기 제 1 반도체 칩 상에 실장하는 것; 및
    상기 제 1 및 제 2 반도체 칩들에 레이저를 조사하여 상기 제 1 솔더볼과 상기 패드, 및 상기 제 2 솔더볼과 상기 칩 패드를 동시에 부착하는 것을 포함하되,
    상기 제 1 솔더볼과 상기 패드, 및 상기 제 2 솔더볼과 상기 칩 패드를 동시에 부착하는 것은 상기 조사된 레이저에 의해 발생된 열로 인해 상기 제 2 솔더볼, 및 상기 칩 패드의 표면들에 형성된 금속 산화막들이 금속막들로 바뀌는 것을 포함하는 반도체 패키지의 제조 방법.
  17. 제 16 항에 있어서,
    상기 환원제들은 글루타르산(glutaric acid), 말산(alic acid), 아젤레익산(azelaic acid), 아비에트산(abietic acid), 아디프산(adipic acid), 아스코르브산(ascorbic acid), 아크릴산(acrylic acid) 또는 시트르산(citric acid)인 반도체 패키지의 제조 방법.
  18. 제 16 항에 있어서,
    상기 레이저는 500nm 내지 2μm의 파장을 갖는 반도체 패키지의 제조 방법.
KR1020150161193A 2015-11-17 2015-11-17 반도체 패키지의 제조 방법 KR102246076B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150161193A KR102246076B1 (ko) 2015-11-17 2015-11-17 반도체 패키지의 제조 방법
US14/958,341 US9853010B2 (en) 2015-11-17 2015-12-03 Method of fabricating a semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150161193A KR102246076B1 (ko) 2015-11-17 2015-11-17 반도체 패키지의 제조 방법

Publications (2)

Publication Number Publication Date
KR20170057909A true KR20170057909A (ko) 2017-05-26
KR102246076B1 KR102246076B1 (ko) 2021-05-03

Family

ID=58692043

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150161193A KR102246076B1 (ko) 2015-11-17 2015-11-17 반도체 패키지의 제조 방법

Country Status (2)

Country Link
US (1) US9853010B2 (ko)
KR (1) KR102246076B1 (ko)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190024633A (ko) * 2017-08-29 2019-03-08 한국전자통신연구원 반도체 패키지의 제조 방법
KR20190054796A (ko) * 2017-11-14 2019-05-22 한국전자통신연구원 열경화막의 형성 방법 및 이를 이용한 반도체 패키지의 제조 방법
US10636761B2 (en) 2017-08-29 2020-04-28 Electronics And Telecommunications Reearch Institute Method of fabricating a semiconductor package
KR20200091179A (ko) * 2019-01-22 2020-07-30 안상정 반도체 발광소자
KR20200135669A (ko) * 2019-05-24 2020-12-03 한국전자통신연구원 레이저 접합 방법
US11488841B2 (en) 2019-02-20 2022-11-01 Electronics And Telecommunications Research Institute Method for manufacturing semiconductor package

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102478381B1 (ko) * 2015-12-21 2022-12-20 삼성전자주식회사 반도체 패키지
KR102465369B1 (ko) * 2018-03-05 2022-11-10 삼성전자주식회사 패키지 온 패키지의 제조방법 및 그의 본딩 장치
US11069671B2 (en) * 2018-03-23 2021-07-20 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and method
US11107790B2 (en) 2018-09-03 2021-08-31 Electronics And Telecommunications Research Institute Laser bonding method
US11557692B2 (en) 2019-06-11 2023-01-17 Meta Platforms Technologies, Llc Selectively bonding light-emitting devices via a pulsed laser
CN111106022A (zh) * 2019-12-30 2020-05-05 武汉新芯集成电路制造有限公司 一种键合结构及其制造方法
US11677060B2 (en) 2020-04-13 2023-06-13 Electronics and Teleocmmunications Research Institute Method for transferring and bonding of devices

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06140321A (ja) * 1992-10-23 1994-05-20 Casio Comput Co Ltd 半導体薄膜の結晶化方法
US6342577B1 (en) * 1997-07-24 2002-01-29 Loctite Corporation Thermosetting resin compositions useful as underfill sealants
US20090233402A1 (en) * 2008-03-11 2009-09-17 Taiwan Semiconductor Manufacturing Co., Ltd. Wafer level ic assembly method
US20120077312A1 (en) * 2010-09-23 2012-03-29 Kuo-Yuan Lee Flip-chip bonding method to reduce voids in underfill material
KR20120106051A (ko) * 2011-03-17 2012-09-26 삼성테크윈 주식회사 솔더 리플로워 장치 및 방법
US20140131855A1 (en) * 2012-11-14 2014-05-15 International Business Machines Corporation Thermocompression for semiconductor chip assembly

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0671135B2 (ja) * 1989-01-26 1994-09-07 富士電機株式会社 Ｉｃチップのはんだ付け方法
US7151010B2 (en) 2004-12-01 2006-12-19 Kyocera Wireless Corp. Methods for assembling a stack package for high density integrated circuits
US8604603B2 (en) 2009-02-20 2013-12-10 The Hong Kong University Of Science And Technology Apparatus having thermal-enhanced and cost-effective 3D IC integration structure with through silicon via interposers
JP2011124311A (ja) * 2009-12-09 2011-06-23 Toshiba Corp 半導体発光素子の製造方法および積層構造体
KR20110124579A (ko) 2010-05-11 2011-11-17 에스티에스반도체통신 주식회사 유. 브이 레이저를 사용한 플립 칩 본딩방법
JP5667994B2 (ja) * 2012-01-31 2015-02-12 株式会社東芝 半導体装置の製造方法及び製造装置
KR101928814B1 (ko) 2012-05-04 2018-12-14 한국전자통신연구원 질화물계 화합물 전력반도체 장치 및 그 제조 방법
JP2014175567A (ja) 2013-03-12 2014-09-22 Mitsubishi Electric Corp セラミックパッケージ

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06140321A (ja) * 1992-10-23 1994-05-20 Casio Comput Co Ltd 半導体薄膜の結晶化方法
US6342577B1 (en) * 1997-07-24 2002-01-29 Loctite Corporation Thermosetting resin compositions useful as underfill sealants
US20090233402A1 (en) * 2008-03-11 2009-09-17 Taiwan Semiconductor Manufacturing Co., Ltd. Wafer level ic assembly method
US20120077312A1 (en) * 2010-09-23 2012-03-29 Kuo-Yuan Lee Flip-chip bonding method to reduce voids in underfill material
KR20120106051A (ko) * 2011-03-17 2012-09-26 삼성테크윈 주식회사 솔더 리플로워 장치 및 방법
US20140131855A1 (en) * 2012-11-14 2014-05-15 International Business Machines Corporation Thermocompression for semiconductor chip assembly

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190024633A (ko) * 2017-08-29 2019-03-08 한국전자통신연구원 반도체 패키지의 제조 방법
US10636761B2 (en) 2017-08-29 2020-04-28 Electronics And Telecommunications Reearch Institute Method of fabricating a semiconductor package
KR20190054796A (ko) * 2017-11-14 2019-05-22 한국전자통신연구원 열경화막의 형성 방법 및 이를 이용한 반도체 패키지의 제조 방법
KR20200091179A (ko) * 2019-01-22 2020-07-30 안상정 반도체 발광소자
US11488841B2 (en) 2019-02-20 2022-11-01 Electronics And Telecommunications Research Institute Method for manufacturing semiconductor package
KR20200135669A (ko) * 2019-05-24 2020-12-03 한국전자통신연구원 레이저 접합 방법

Also Published As

Publication number Publication date
KR102246076B1 (ko) 2021-05-03
US20170141071A1 (en) 2017-05-18
US9853010B2 (en) 2017-12-26

Similar Documents

Publication Publication Date Title
KR102246076B1 (ko) 반도체 패키지의 제조 방법
US6190940B1 (en) Flip chip assembly of semiconductor IC chips
JP6283679B2 (ja) ベア・チップ・ダイをボンディングする方法
US6774497B1 (en) Flip-chip assembly with thin underfill and thick solder mask
US20060255473A1 (en) Flip chip interconnect solder mask
JP5085932B2 (ja) 実装体及びその製造方法
JP6382338B2 (ja) Ｅｍｉｂチップの相互接続
TWI284973B (en) Flip-chip joint structure, and fabricating process thereof
US20160284566A1 (en) Semiconductor device mounting method
US20130001767A1 (en) Package and method for manufacturing package
JP2011159701A (ja) 半導体装置およびその製造方法
US9806066B2 (en) Semiconductor package including exposed connecting stubs
KR20160091225A (ko) 반도체 패키지 제조 방법
KR20170091414A (ko) 반도체 소자
JP4129837B2 (ja) 実装構造体の製造方法
JP6495130B2 (ja) 半導体装置及びその製造方法
JP4416776B2 (ja) パッケージ基板、半導体パッケージ及び半導体パッケージ作製方法
JP2005340450A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2010272609A (ja) 半導体装置及びその製造方法
KR20210102817A (ko) 레이저 본딩 방법
CN112786462A (zh) 半导体封装方法、半导体组件以及包含其的电子设备
CN112687629A (zh) 半导体封装方法、半导体组件以及包含其的电子设备
JP2005005494A (ja) チップ部品の実装方法及び実装基板
JP2015070187A (ja) 半導体装置及び半導体装置の製造方法
CN113078147B (zh) 半导体封装方法、半导体组件以及包含其的电子设备

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right