JPH0671135B2 - Ｉｃチップのはんだ付け方法 - Google Patents

Ｉｃチップのはんだ付け方法

Info

Publication number
JPH0671135B2
JPH0671135B2 JP1016793A JP1679389A JPH0671135B2 JP H0671135 B2 JPH0671135 B2 JP H0671135B2 JP 1016793 A JP1016793 A JP 1016793A JP 1679389 A JP1679389 A JP 1679389A JP H0671135 B2 JPH0671135 B2 JP H0671135B2
Authority
JP
Japan
Prior art keywords
chip
laser light
circuit wiring
wiring portion
soldering
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP1016793A
Other languages
English (en)
Other versions
JPH02197373A (ja
Inventor
勝道 上柳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP1016793A priority Critical patent/JPH0671135B2/ja
Publication of JPH02197373A publication Critical patent/JPH02197373A/ja
Publication of JPH0671135B2 publication Critical patent/JPH0671135B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75261—Laser
    • H01L2224/75263—Laser in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81007—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a permanent auxiliary member being left in the finished device, e.g. aids for holding or protecting the bump connector during or after the bonding process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/8122—Applying energy for connecting with energy being in the form of electromagnetic radiation
    • H01L2224/81224—Applying energy for connecting with energy being in the form of electromagnetic radiation using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)
  • Laser Beam Processing (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はフレキシブルプリント回路基板にフリップチッ
プ方式によりICチップをレーザはんだ付けする方法に関
する。
〔従来の技術〕
ICチップをフリップチップ方式によりフキシブルプリン
ト回路基板（以下単に基板と略称する）に実装すると
き、以下のようにして行なうことが知られている。第４
図はそのはんだ付け方法を説明するために必要な部材を
示した模式断面図である。第４図において、図示してな
い熱源を内蔵する温度調整可能な熱板１をはんだの融点
近くの温度とし、その上に基板２を載せ、次にICチップ
３を吸引するための吸引孔４を有する図示してない熱源
を内蔵する温度調整可能なコレット５を適度に昇温し、
図示してない真空装置を用いて吸引孔４によりICチップ
３をコレット５に吸着させながら、基板２上の電極パタ
ーン６にICチップ３のはんだバンプ７を位置決めした
後、所定の荷重で加圧する。このとき熱板１とコレット
５からはんだ付けに必要な熱が供給されているから、は
んだバンプ７が溶融し、ICチップ３と基板２とのはんだ
付けが行なわれる。しかし、この方法は基板２を載せる
熱板１をはんだの融点まで昇温するので、当然基板２は
全体が加熱されることになり、熱容量の低い基板２は熱
変形もしくは熱劣化を生じて、第４図に示すような電極
パターン６が剥離することがあり、またはんだ付けに必
要な個所以外の領域まで加熱されるという点で基板２に
対して好ましくない熱影響を与える。
そのほかコレット５によってICチップ３を位置決めし、
仮はんだ付けを行なった後、全体をリフロー炉に入れて
昇温しICチップ３を基板２にはんだ付けする方法もある
が、これも基板２の熱変形や熱劣化，さらに電極パター
ン６の剥離などの問題については第４図の場合と同様で
あり、しかもはんだ付け工程が増すので好ましくない。
以上のように最近は基板２として、低熱容量の例えばポ
リイミド板などが従来のセラミックやガラスに代って用
いられるようになったため、基板２の熱変形や熱劣化の
問題が起きている。
これに対してレーザ光を照射してICチップを基板にはん
だ付けする方法がある。第５図はこの様子を示した部分
的な模式断面図であり、第４図と共通の部分を同一符号
で表わしてある。第５図において基板２の電極パターン
６にICチップ３のはんだバンプ７を位置決めした後、矢
印で示したレーザ光８をICチップ３の裏面すなわち回路
配線部９とは反対の面から照射する。この方法は前述の
ように熱板１を用いることなく、レーザ光８による局所
的な加熱であるから、基板２の熱変形や熱劣化の問題が
置きないという点では第４図の場合より勝っている。
〔発明が解決しようとする課題〕
しかしながら、レーザ光を照射して行なうはんだ付け方
法にもなお問題が残されている。それは第５図のように
レーザ光８を照射してはんだ付けを行なうとき、ICチッ
プ３の回路配線部９の密度が高く、はんだバンプ７の密
度が低い場合に、ICチップ３内を透過するレーザ光８の
吸収率が回路配線部９において急激に増大することであ
る。第６図はレーザ光８の照射方向からみて回路配線部
９を含むICチップ３の全厚ｔとレーザ光８の吸収率との
関係を表わす線図である。第６図のようにICチップ３内
を透過したレーザ光８はICチップ３のみの厚さt1までに
40〜50％が吸収され、抵抗や金属膜などからなる回路配
線部９の厚さt1〜ｔでレーザ光８の吸収は急激に増加す
る。そのため、回路配線部９の方がその近傍のICチップ
母材より温度上昇が大きく、両者の間に著しい温度差が
生ずる。
第７図ははんだ付け後の模式断面図であり、ICチップ３
と回路配線部９との温度差による熱応力が発生して回路
配線部９は、第７図の一部を拡大して示した第８図のよ
うに遂には破損に至る。本発明は上述の点に鑑みてなさ
れたものであり、その目的はレーザ光を照射してICチッ
プを基板に実装するとき、ICチップとその回路配線部と
の境界において大きな温度差を生じることがなく、回路
配線部を破損することがないはんだ付け方法を提供する
ことにある。
〔課題を解決するための手段〕
上記課題を解決するために、本発明の方法はICチップを
基板に実装する際に、あらかじめICチップの裏面に、レ
ーザ光の照射による回路配線部の温度勾配を緩やかにす
る金属膜を形成しておくものである。
〔作用〕
本発明ではICチップの裏面に、レーザ光に対して適当な
反射率をもつCrなどの金属膜をあらかじめ蒸着やスパッ
タなどで形成しておいたために、このICチップを基板に
位置決めした後レーザ光を照射すると、レーザ光のほぼ
60％はこの金属膜に吸収され、残りが熱変換されてICチ
ップの裏面から表面の回路配線部に至るまでの厚さ方向
に比較的緩やかな勾配をもって温度上昇するのでICチッ
プと回路配線部との境界における急激な温度差を生ずる
ことなく、一様な温度ではんだバンプを溶融させ基板上
の電極パターンとのはんだ付けを行なうことができる。
〔実施例〕
以下本発明を実施例に基づき説明する。
第１図は本発明によるはんだ付けの状態を第５図に做っ
て示した模式断面図である。第１図が第５図と異なる所
は第１図ではICチップ３の裏面に、あらかじめ金属膜10
を蒸着もしくはスパッタなどにより形成してあることで
あり、その他は第５図と同じであるから説明を省略す
る。この金属膜10はレーザ光８に対して適当な反射率を
もっていることが必要である。第２図は各種金属に照射
した光の波長と反射率との関係を示した線図である。こ
れらの金属のうち、比較的反射率の低い方の例えばCr
（クロム）を用いて、金属膜10を４〜５μｍ程度の厚さ
に裏面に形成したICチップ３を基板２の電極パターン６
上に位置決めした後、例えばYAGレーザ光（波長1.06μ
ｍ）８を金属膜10側から照射すると、レーザ光８は照射
面のCr金属膜10において約62％が反射し、残りの約38％
はここで熱変換されて、その熱がICチップ３全体の温度
上昇をもたらすことになる。その様子を第６図と比較す
るために第６図に做って金属膜10を備えたICチップ３の
全厚t5とレーザ光８の吸収率との関係線図を第３図に示
した。第３図ではチップ裏面からの厚さ方向に対してレ
ーザ光８は金属膜10の厚さt3まで吸収率は急速に立ち上
がるが、ICチップ３内では緩やかな傾斜となり、とくに
回路配線部９に相当するt4〜t5の領域で吸収率の勾配が
第６図のように急峻になることがない。そのため、ICチ
ップ全体が一様に温度上昇し、ICチップ３と回路配線部
９との間に大きな温度差は生じない。したがってICチッ
プ３と基板２のはんだ付けを行なうに当たって、熱的応
力の発生に起因する回路配線部９の破損を招くことはな
いのである。
〔発明の効果〕 従来、裏面からレーザ光を照射してICチップをフレキシ
ブルプリント回路基板にはんだ付けするとき、ICチップ
表面の回路配線部でレーザ光の吸収率が大きく、ICチッ
プ母材との著しい温度差を生じ、そこに発生する熱応力
によって回路配線部が破損していたのに対し、本発明で
は実施例で述べたごとく、レーザ光に対して適当な反射
率を有する例えばCrなどの金属膜をICチップ裏面に数μ
ｍ被着し、この面からレーザ光を照射して、このICチッ
プのはんだ付けを行なうようにしたため、レーザ光の一
部は金属膜で反射され、ここで吸収されて熱変換された
レーザ光によるICチップ内の温度上昇は一様に緩やかに
なり、ICチップ表面と回路配線部との界面における温度
差およびこの温度差に起因する熱応力の発生を抑制し、
密度の高い回路配線部の破損をなすくことができる。
【図面の簡単な説明】
第１図は本発明におけるはんだ付け状態を示す模式断面
図、第２図は各種金属に対する光の波長と反射率との関
係を示した線図、第３図は本発明におけるチップの厚さ
とレーザ光の吸収率との関係を示した線図、第４図は従
来方法を説明するためのICチップ周辺の部材を示した模
式断面図、第５図は同じくレーザ光照射による方法を示
した模式断面図、第６図は第５図におけるチップの厚さ
とレーザ光の吸収率との関係を示した線図、第７図は第
５図のはんだ付け後の模式断面図、第８図は第７図の一
部拡大図である。 2:フレキシブルプリント回路基板、3:ICチップ、6:電極
パターン、7:はんだバンプ、8:レーザ光、9:回路配線
部、10:金属膜。

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】表面に回路配線部とはんだバンプを備えた
    ICチップの前記はんだバンプをフレキシブルプリント回
    路基板の所定個所に位置決めし、前記ICチップの裏面か
    らレーザ光を照射することにより前記はんだバンプを溶
    融させ、前記ICチップを前記フレキシブルプリント回路
    基板にはんだ付けするに際し、あらかじめ前記ICチップ
    の裏面に、前記レーザ光の照射による前記回路配線部の
    温度勾配を緩やかにする金属膜を形成したことを特徴と
    するICチップのはんだ付け方法。
JP1016793A 1989-01-26 1989-01-26 Ｉｃチップのはんだ付け方法 Expired - Fee Related JPH0671135B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1016793A JPH0671135B2 (ja) 1989-01-26 1989-01-26 Ｉｃチップのはんだ付け方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1016793A JPH0671135B2 (ja) 1989-01-26 1989-01-26 Ｉｃチップのはんだ付け方法

Publications (2)

Publication Number Publication Date
JPH02197373A JPH02197373A (ja) 1990-08-03
JPH0671135B2 true JPH0671135B2 (ja) 1994-09-07

Family

ID=11926052

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1016793A Expired - Fee Related JPH0671135B2 (ja) 1989-01-26 1989-01-26 Ｉｃチップのはんだ付け方法

Country Status (1)

Country Link
JP (1) JPH0671135B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2699283B2 (ja) * 1989-03-23 1998-01-19 カシオ計算機株式会社 集積回路チップのボンディング方法
JPH0737911A (ja) * 1993-07-19 1995-02-07 Mitsubishi Electric Corp 半導体素子のダイボンド装置、及びダイボンド方法
JP2006147880A (ja) * 2004-11-19 2006-06-08 Citizen Miyota Co Ltd 半田バンプ付き半導体接合方法および半田バンプ付き半導体接合装置
US8087163B2 (en) * 2005-11-18 2012-01-03 PAC Tech—Packaging Technologies GmbH Method of manufacturing a contact arrangement between a microelectronic component and a carrier
JP5126711B2 (ja) * 2007-09-11 2013-01-23 澁谷工業株式会社 ボンディング装置
US8168920B2 (en) * 2007-09-11 2012-05-01 Shibuya Kogyo Co., Ltd. Bonding device
JP5214345B2 (ja) * 2008-06-24 2013-06-19 ヤマハ発動機株式会社 レーザーリフロー方法および装置
KR102246076B1 (ko) * 2015-11-17 2021-05-03 한국전자통신연구원 반도체 패키지의 제조 방법

Also Published As

Publication number Publication date
JPH02197373A (ja) 1990-08-03

Similar Documents

Publication Publication Date Title
TWI330876B (en) Method for forming multi-layer bumps on a substrate
WO1991018415A1 (en) Circuit board for mounting ic and mounting method thereof
JP2001511603A (ja) チップ基板接合部を形成する装置および方法
JP2813507B2 (ja) ボンディング方法およびボンディング装置
US5648005A (en) Modified quartz plate to provide non-uniform light source
JP3718671B2 (ja) フレキシブル基板上に電子部品を取付けるためのシステム及び方法
JPH0671135B2 (ja) Ｉｃチップのはんだ付け方法
US7199329B2 (en) Method of soldering semiconductor part and mounted structure of semiconductor part
JPH05109824A (ja) 電子部品のフリツプチツプ実装方法
JPH10214859A (ja) 回路モジュールの製造方法
JPH026055A (ja) プリント回路基板とシリコンチップのはんだ付方法
JPH0313944B2 (ja)
JPH10190210A (ja) 回路モジュールの製造方法
US20190230796A1 (en) Method for curing solder paste on a thermally fragile substrate
JPH05283477A (ja) フリップチップ実装方法
JPH0712066B2 (ja) 高信頼性封止構造体及びその製造方法
JPS6053095A (ja) はんだ接続加熱方法
Brofman et al. Electrical connections to the thermal conduction modules of the IBM Enterprise System/9000 water-cooled processors
JPS62291934A (ja) フリツプチツプの実装方法
JP2697865B2 (ja) 電子部品の実装方法
JPH06196851A (ja) 回路基板に金属部材を取り付けるはんだ付け方法
JP2505479B2 (ja) 半導体装置
JPS61206234A (ja) 感熱記録ヘツドのｉｃチツプリペア方法
JP2003174045A (ja) 半導体素子の実装方法、及び、表示装置の製造方法
JPH02135767A (ja) パターン形成方法及びろう接方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 9

Free format text: PAYMENT UNTIL: 20100105

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 10

Free format text: PAYMENT UNTIL: 20110105

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110105

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120105

Year of fee payment: 11

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 11

Free format text: PAYMENT UNTIL: 20120105

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130105

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees