KR20170049000A - 세라믹 기판 제조 방법 및 이 제조방법으로 제조된 세라믹 기판 - Google Patents

세라믹 기판 제조 방법 및 이 제조방법으로 제조된 세라믹 기판 Download PDF

Info

Publication number
KR20170049000A
KR20170049000A KR1020150149790A KR20150149790A KR20170049000A KR 20170049000 A KR20170049000 A KR 20170049000A KR 1020150149790 A KR1020150149790 A KR 1020150149790A KR 20150149790 A KR20150149790 A KR 20150149790A KR 20170049000 A KR20170049000 A KR 20170049000A
Authority
KR
South Korea
Prior art keywords
layer
brazing
metal foil
ceramic substrate
plating layer
Prior art date
Application number
KR1020150149790A
Other languages
English (en)
Other versions
KR102496717B1 (ko
Inventor
단성백
이지형
황진수
Original Assignee
주식회사 아모센스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 아모센스 filed Critical 주식회사 아모센스
Priority to KR1020150149790A priority Critical patent/KR102496717B1/ko
Publication of KR20170049000A publication Critical patent/KR20170049000A/ko
Application granted granted Critical
Publication of KR102496717B1 publication Critical patent/KR102496717B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • H05K3/384—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal by plating

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Ceramic Products (AREA)

Abstract

본 발명은 세라믹 기판 제조 방법 및 이 제조방법으로 제조된 세라믹 기판에 관한 것으로 세라믹 기재 상에 시드층을 형성하고 금속박 상에 산화방지층을 형성한 후 상기 산화방지층이 상부로 위치하도록 상기 시드층 상에 상기 금속박을 브레이징으로 접합하여 기존에 소성공정에 의한 계면 결합 대신에 브레이징을 통해 금속박과 세라믹 기재를 일체화시키는 구성으로 금속박과 세라믹 기재의 부착력을 크게 향상시키며, 환원분위기 없이 브레이징으로 금속박과 세라믹 기재를 접합시켜 브레이징 공정을 단순화하고 제조비용을 절감한다.

Description

세라믹 기판 제조 방법 및 이 제조방법으로 제조된 세라믹 기판{Ceramic Board Manufacturing Method and Ceramic Board manufactured by thereof}
본 발명은 세라믹 기판 제조 방법 및 이 제조방법으로 제조된 세라믹 기판에 관한 것으로 보다 구체적으로는 환원분위기가 필요없는 브레이징 방법을 이용하여 금속박을 세라믹 기재에 견고하게 부착하는 세라믹 기판 제조 방법 및 이 제조방법으로 제조된 세라믹 기판에 관한 것이다.
일반적으로 세라믹 기재의 일 예로, 세라믹 기재에 동박과 같은 금속박을 일체로 부착시킨 세라믹 DBC 기판이 많이 이용되고 있으며, 상기 세라믹 DBC 기판은 반도체 전력 모듈 등에서 사용되는 것으로서 리드를 기존의 방열소재 위에 배치하는 경우보다 높은 방열 특성을 가질 뿐만 아니라, 방열판의 접착상태에 대한 검사 공정을 필요로 하지 않기 때문에 신뢰성이 향상되고 생산성과 일관성이 향상된 반도체 전력 모듈 등을 제공할 수 있다는 장점을 가진 기판이다.
상기 세라믹 DBC 기판은 전기 자동차의 증가와 함께 자동차의 전력 반도체 모듈로 사용 범위가 점차 확산되고 있다.
상기 세라믹 DBC 기판은 세라믹 기재와 구리 동박을 고온의 소성 공정을 통한 계면 결합으로 제조되고 있다.
일 예로, 세라믹 DBC 기판은 알루미나(Al2O3) 세라믹 기재와 CuO 산화막이 형성된 구리동박을 1000℃ ~ 1100℃로 소성하여 알루미나(Al2O3) 세라믹 기재와 CuO 산화막을 계면 결합하여 제조되고 있다.
다른 예로, 세라믹 DBC 기판은 AIN 세라믹 기재의 표면에 Al2O3층을 고온 산화로 형성한 후 AIN 세라믹 기재의 표면에 구리동박을 적층한 후 1000℃ ~ 1100℃로 소성하여 알루미나(Al2O3) 세라믹 기판과 CuO 산화막을 계면 결합하여 제조되고 있다.
종래의 세라믹 DBC 기판은 제조 시 세라믹 기재와 구리동박을 계면 결합하기 위해 고온의 소성 공정이 요구되고, 고온의 소성 공정 시 Cu 산화 방지를 위해 환원 분위기를 유지해야 한다.
즉, 종래 세라믹 DBC 기판을 제조하기 위해서는 소성 중 환원분위기 조성이 가능한 소성 장치를 준비해야 하므로 소성 장치를 준비하는 비용이 많이 소요되고 이로써 제조비용이 많이 소요되는 문제점이 있었다.
또한, 종래 세라믹 DBC 기판은, 1000℃ ~ 1100℃로 소성하여 세라믹 기재와 구리동박을 계면 결합하므로 소성을 위한 고온 가열에 따른 제조비용이 많이 소요되며, 제조 시간이 오래 소요되어 생산성이 낮은 문제점이 있었다.
또한, 종래 세라믹 DBC 기판은, 계면 결합을 위해 구리동박에 CuO 산화막을 형성하거나, AIN 세라믹 기재의 표면에 Al2O3층을 고온 산화로 형성한 후 소성 과정을 거치게 되므로 제조 과정이 복잡한 문제점이 있었다.
또한, 종래 세라믹 DBC 기판은, 구리동박과 세라믹 기재 간의 부착력 문제로 인해 사용 중 오작동이 발생되어 작동 신뢰성이 저하되는 문제점이 있고, 특히 전력 반도체 모듈로 사용 시 발열과 냉각 등에 의한 열충격 발생 시 구리동박과 세라믹 기재 간의 부착력 문제가 발생될 위험이 높은 것이다.
본 발명은 상기와 같은 점을 감안하여 안출한 것으로, 환원분위기 없는 브레이징 공정을 통해 금속박을 일체화시킴으로써 금속박의 부착 강도를 크게 향상시키며, 브레이징 공정을 단순화하는 세라믹 기판 제조 방법 및 이 제조방법으로 제조된 세라믹 기판을 제공하는 데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 일 실시예에 의한 세라믹 기판 제조방법은, 세라믹 기재와 금속박을 준비하는 단계, 상기 세라믹 기재 상에 시드층을 형성하는 단계, 상기 금속박 상에 산화방지층을 형성하는 단계; 및 상기 산화방지층이 상부로 위치하도록 상기 시드층 상에 상기 금속박을 브레이징으로 접합하는 단계를 포함하는 것을 특징으로 한다.
본 발명에서 상기 금속박 상에 산화방지층을 형성하는 단계는 도금으로 상기 산화방지층을 형성할 수 있다.
본 발명에서 상기 산화방지층을 형성하는 단계는 상기 금속박 상에 은도금층을 형성할 수 있다.
본 발명에서 상기 산화방지층을 형성하는 단계는, 상기 금속박 상에 제1도금층을 형성하는 과정, 상기 제1도금층 상에 제2도금층을 형성하는 과정 및 상기 제2도금층 상에 제3도금층을 형성하는 과정을 포함할 수 있다.
본 발명에서 상기 제1도금층은 은도금층, 상기 제2도금층은 구리도금층, 상기 제3도금층은 은도금층일 수 있다.
상기 목적을 달성하기 위한 본 발명의 일 실시예에 의한 세라믹 기판은 세라믹 기재, 상기 세라믹 기재 상에 형성된 시드층, 상기 시드층 상에 형성된 브레이징층, 상기 브레이징층에 의해 상기 시드층에 접합된 금속박, 및 상기 금속박 상에 형성된 산화방지층을 포함할 수 있다.
본 발명에서 상기 산화방지층은 은도금층일 수 있다.
본 발명에서 상기 산화방지층은, 상기 금속박 상에 도금되어 형성되는 제1도금층, 상기 제1도금층 상에 도금되어 형성되는 제2도금층 및 상기 제2도금층 상에 도금되어 형성되는 제3도금층을 포함할 수 있다.
본 발명에서 상기 제1도금층은 은도금층, 상기 제2도금층은 구리도금층, 상기 제3도금층은 은도금층일 수 있다.
본 발명은 기존에 소성공정에 의한 계면 결합 대신에 브레이징을 통해 금속박과 세라믹 기재를 일체화시키는 구성으로 금속박과 세라믹 기재의 부착력을 크게 향상시키는 효과가 있다.
본 발명은 환원분위기 없이 브레이징으로 금속박과 세라믹 기재를 접합시켜 브레이징 공정을 단순화하고 제조비용을 절감하는 효과가 있다.
본 발명은 소성 장치가 필요없고, 고온의 소성공정을 거치지 않고 제조가 가능하므로 제조비용을 크게 절감할 수 있는 효과가 있다.
도 1은 본 발명에 따른 세라믹 기판 제조 방법의 일 실시예를 도시한 공정도
도 2는 본 발명에 따른 세라믹 기판 제조 방법의 일 실시예를 도시한 개략도
도 3은 본 발명에 따른 세라믹 기판 제조 방법의 다른 실시 예를 도시한 개략도
도 4는 본 발명에 따른 세라믹 기판의 일 실시예를 도시한 단면도
도 5는 본 발명에 따른 세라믹 기판의 다른 실시예를 도시한 단면도
도 6은 본 발명에 따른 세라믹 기판의 다른 실시예를 도시한 단면도
본 발명을 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다. 여기서, 반복되는 설명, 본 발명의 요지를 불필요하게 흐릴 수 있는 공지 기능, 및 구성에 대한 상세한 설명은 생략한다. 본 발명의 실시형태는 당 업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있다.
도 1 및 도 2를 참고하면, 본 발명의 일 실시예에 의한 세라믹 기판 제조방법은, 세라믹 기재(10)와 금속박(40)을 준비하는 단계(S100), 상기 세라믹 기재(10) 상에 시드층(20)을 형성하는 단계(S200), 상기 금속박(40) 상에 산화방지층(41)을 형성하는 단계(S110), 상기 브레이징 필러층(31) 상에 금속박(40)을 적층하고 브레이징하는 단계(S400)를 포함한다.
상기 금속박(40)을 준비하는 단계(S100)는 기설계된 회로패턴에 맞게 금속박(40)을 레이저 등으로 절단하거나 타발하는 과정을 포함할 수도 있다.
상기 회로패턴은 전력모듈용 전력 반도체를 실장할 수 있는 회로인 것을 일 예로 한다.
본 발명의 일 실시예에 의한 세라믹 기판 제조방법은,상기 시드층(20) 상에 브레이징 필러층(31)을 형성하는 단계(S300)를 더 포함할 수 있다.
상기 시드층(20)을 형성하는 단계(S200) 이전에는 상기 세라믹 기재(10)의 표면을 거칠게 하는 표면 개질 단계를 수행하여 상기 시드층(20)과 세라믹 기재(10)간의 부착력을 더 견고하게 하는 것이 바람직하다.
상기 표면 개질 단계는 약품을 이용한 화학적 처리 또는 연마, 샌드 블라스트 등을 이용한 물리적 처리로 상기 세라믹 기재(10)의 표면을 거칠게 하여 미세돌기부를 형성하는 것을 일 예로 하며, 이외에도 상기 세라믹 기재(10)의 표면을 거칠게 하는 어떠한 예로도 변형실시될 수 있음을 밝혀둔다.
상기 시드층(20)을 형성하는 단계(S200)는, 상기 세라믹 기재(10) 상에 세라믹 기재(10)와의 결합력을 확보하는 제1시드층(21)을 형성하는 과정(S210); 및
상기 제1시드층(21) 상에 브레이징 필러(31)와의 결합력을 확보하는 제2시드층(22)을 형성하는 과정(S220)을 포함하는 것이 바람직하다.
상기 시드층(20)을 형성하는 단계(S200)는, 물리 증착법으로 상기 시드층(20)을 형성하고, 상기 물리 증착법은 진공증착, 열증착(Evaporation), 이빔(ebeam)증착, 레이저(laser) 증착, 스퍼터링(Sputtering), 아크이온플레이팅(Arc Ion Plating) 중 어느 하나인 것을 일 예로 한다.
즉, 상기 제1시드층(21)을 형성하는 과정(S210)은, Ti 등과 같이 상기 세라믹 기재(10)와의 결합력이 우수한 재료를 타겟재료로 하여 상기 세라믹 기재(10) 상에 진공 증착하는 것이다.
또한, 상기 제2시드층(22)을 형성하는 과정(S220)은, Cu 또는 Ag 등과 같이 Cu 계열 브레이징 필러(31) 또는 Ag 계열 브레이징 필러(31) 등의 브레이징 필러(31)와 결합력이 우수한 재료를 타겟재료로 하여 상기 제1시드층(21) 상에 진공 증착하는 것이다.
상기 적층 구조의 브레이징 시트(31a)의 일 예로 제1Ag층, 상기 제1Ag층 상에 적층되는 Cu층, 상기 Cu층 상에 적층되는 제2Ag층을 포함할 수 있고, 상기 적층 구조의 브레이징 시트(31a)의 다른 예로 제1Cu층, 상기 제1Cu층 상에 적층되는 Ag층, 상기 Ag층 상에 적층되는 제2Cu층을 포함할 수 있다.
상기 브레이징 필러층(31)을 형성하는 단계는, 브레이징 시트를 상기 시드층 상에 적층하는 것을 일 예로 한다.
상기 브레이징 시트는 복수의 조각으로 분리된 것일 수도 있고, 복수의 구멍이 형성된 것일 수도 있으며, 상기 시드층(20) 상의 일부분만 덮도록 형성되는 것이 바람직하다.
또한, 상기 브레이징 필러층(31)을 형성하는 단계는 페이스트 형태의 브레이징 필러를 인쇄하는 것을 일 예로 한다.
상기 브레이징 필러는, 브레이징 필러 분말과 솔벤트를 포함한 페이스트 형태로 형성된 것이며, 바인더 등을 더 포함할 수 있다.
상기 브레이징 필러는 상기 브레이징 필러 분말을 100wt%로 할 때 Ag 65 ~ 75wt%, Cu 35 ~ 25wt%를 포함하는 것을 일 예로 한다.
상기 브레이징 필러층(31)은, 스크린 인쇄로 상기 시드층을 노출시키는 복수의 구멍이 형성될 수 있다.
또한, 상기 브레이징 필러층(31)을 형성하는 단계는, 도금으로 0초과 10㎛ 이하의 두께로 브레이징 필러층(31)을 형성할 수 있다.
즉, 상기 브레이징 필러층(31)을 형성하는 단계는, 도금을 통해 브레이징 필러를 10㎛ 이하의 얇은 두께로 형성할 수 있고, 이는 브레이징 시트 또는 페이스트 형태의 브레이징 필러를 인쇄하여 형성되는 브레이징층에서 구현할 수 없는 두께이다.
상기 브레이징 필러층(31)은, 도금 공정으로 0초과 10㎛ 이하의 두께로 형성되어 추후 브레이징 공정 후 상기 금속박(40)과 상기 세라믹 기재 사이에 배치되는 브레이징층(30)의 두께를 최소화하여 세라믹 기판의 전체 두께를 슬림하게 하고, 상기 금속박(40)으로 형성되는 회로패턴에서 발생되는 열을 상기 세라믹 기재로 원활하게 전달하여 방출될 수 있도록 한다.
상기 브레이징 필러층(31)은 Ag와 Cu가 혼합된 합금으로 형성된 Ag - Cu 합금도금층일 수도 있고, Ag도금층과 Cu도금층이 적층된 적층 구조의 복수의 도금층을 포함할 수도 있다.
상기 적층 구조의 브레이징 필러층(31)의 일 예로 제1Ag도금층, 상기 제1Ag도금층 상에 적층되는 Cu도금층, 상기 Cu도금층 상에 적층되는 제2Ag도금층을 포함할 수 있고, 상기 적층 구조의 브레이징 필러층(31)의 다른 예로 제1Cu도금층, 상기 제1Cu도금층 상에 적층되는 Ag도금층, 상기 Ag도금층 상에 적층되는 제2Cu도금층을 포함할 수 있다.
상기 브레이징 필러층(31)을 형성하는 단계는, 절연마스킹을 통해 상기 시드층을 노출시키는 복수의 구멍을 가지는 상기 브레이징 필러층(31)을 형성하는 것이 바람직하다.
이는 상기 브레이징하는 단계(S400)에서 상기 브레이징 필러(31)의 퍼짐성을 확보하여 상기 브레이징 필러층(31)이 용융되어 상기 시드층(20)과 상기 금속박(40) 사이에서 균일하고 고르게 퍼질 수 있도록 하며, 상기 브레이징 도금층이 용융되어 상기 세라믹 기재(10)와 상기 금속박(40)의 측면으로 유출되는 것을 방지한다.
상기 브레이징 필러층(31)을 형성하는 단계는, 물리 증착법으로 0초과 10㎛ 이하의 두께로 브레이징 필러층(31)을 형성할 수 있다.
상기 물리 증착법은 진공증착, 열증착(Evaporation), 이빔(ebeam)증착, 레이저(laser) 증착, 스퍼터링(Sputtering), 아크이온플레이팅(Arc Ion Plating) 중 어느 하나인 것을 일 예로 한다.
즉, 상기 브레이징 필러층(31)을 형성하는 단계는, 물리 증착법을 통해 브레이징 필러를 10㎛ 이하의 얇은 두께로 형성할 수 있고, 이는 브레이징 시트 또는 페이스트 형태의 브레이징 필러를 인쇄하여 형성되는 브레이징층에서 구현할 수 없는 두께이다.
상기 브레이징 필러층(31)은, 물리 증착법 공정으로 0초과 10㎛ 이하의 두께로 형성되어 추후 브레이징 공정 후 상기 금속박(40)과 상기 세라믹 기재 사이에 배치되는 브레이징층(30)의 두께를 최소화하여 세라믹 기판의 전체 두께를 슬림하게 하고, 상기 금속박(40)으로 형성되는 회로패턴에서 발생되는 열을 상기 세라믹 기재로 원활하게 전달하여 방출될 수 있도록 한다.
상기 브레이징 필러층(31)은 Ag와 Cu가 혼합된 합금으로 형성된 Ag - Cu 합금증착층일 수도 있고, Ag증착층과 Cu증착층이 적층된 적층 구조의 복수의 증착층을 포함할 수도 있다.
상기 적층 구조의 브레이징 필러층(31)의 일 예로 제1Ag증착층, 상기 제1Ag증착층 상에 적층되는 Cu증착층, 상기 Cu증착층 상에 적층되는 제2Ag증착층을 포함할 수 있고, 상기 적층 구조의 브레이징 필러층(31)의 다른 예로 제1Cu증착층, 상기 제1Cu증착층 상에 적층되는 Ag증착층, 상기 Ag증착층 상에 적층되는 제2Cu증착층을 포함할 수 있다.
상기 브레이징 필러층(31)은 Ag, Cu 이외에도 상기 시드층(20) 상에 상기 금속박(40)을 브레이징 접합하여 견고하게 고정시킬 수 있는 어떠한 금속으로도 변형실시할 수 있음을 밝혀둔다.
상기 브레이징 필러층(31)을 형성하는 단계는, 절연마스킹을 통해 상기 시드층을 노출시키는 복수의 구멍을 가지는 상기 브레이징 필러층(31)을 형성하는 것이 바람직하다.
상기 브레이징 필러층(31)은, 상기한 바와 같이 복수의 구멍이 형성되어 상기 브레이징하는 단계(S400)에서 퍼짐성을 확보하여 브레이징 시 용융되어 상기 시드층(20)과 상기 금속박(40) 사이에서 균일하고 고르게 퍼질 수 있도록 하며, 상기 세라믹 기재(10)와 상기 금속박(40)의 측면으로 유출되는 것이 방지될 수 있다.
상기 브레이징 필러층(31)의 구멍은 원형일 수도 있고, 사각 형상일 수도 있으며 상기 세라믹 기재(10)의 크기 및 형상, 상기 브레이징 필러층(31)의 종류에 따라 다양하게 변형 실시될 수 있음을 밝혀둔다.
상기 브레이징 필러층(31)의 구멍은 원형일 수도 있고, 사각 형상일 수도 있으며 상기 세라믹 기재(10)의 크기 및 형상, 상기 브레이징 필러층(31)의 종류에 따라 다양하게 변형 실시될 수 있음을 밝혀둔다.
한편, 상기 금속박(40)은, 알루미늄박 또는 동박인 것을 일 예로 하며, 상기 금속박(40) 상에 산화방지층(41)을 형성하는 단계는 도금으로 상기 산화방지층(41)을 형성하는 것을 일 예로 한다.
상기 산화방지층(41)은 상기 브레이징하는 단계(S400)에서 상기 알루미늄박 또는 동박의 표면이 산화되는 것을 방지한다.
상기 산화방지층(41)을 형성하는 단계는 상기 금속박(40) 상에 은도금층을 형성하는 것을 일 예로 한다.
상기 금속박(40)에서 상기 산화방지층(41)이 형성되는 면은 상기 시드층(20)에 브레이징 접합되는 접합면과 반대면이 됨을 밝혀둔다.
상기 산화방지층(41)을 형성하는 단계(S110)는 상기 금속박(40) 상에 제1도금층(41a)을 형성하는 과정;
상기 제1도금층(41a) 상에 제2도금층(41b)을 형성하는 과정; 및
상기 제2도금층(41b) 상에 제3도금층(41c)을 형성하는 과정을 포함할 수 있다.
상기 제1도금층(41a)은 은도금층, 상기 제2도금층(41b)은 구리도금층, 상기 제3도금층(41c)은 은도금층인 것을 일 예로 한다.
일반적으로, 상기 브레이징하는 단계(S400)는, 진공상태의 브레이징 로 내에 환원가스를 투입하여 환원분위기 내에서 고온의 브레이징 공정을 수행함으로써 상기 금속박(40)의 산화를 방지한다.
본 발명에 따른 상기 금속박(40)의 표면에는 상기 산화방지층(41)이 형성되어 상기 브레이징하는 단계(S400)에서 브레이징 로 내의 환원분위기 없이도 고온의 브레이징 공정에서 산화가 방지된다.
따라서, 본 발명에 따른 상기 브레이징하는 단계에서 브레이징 로 내에 환원분위기를 형성할 필요가 없는 것이다.
상기 브레이징하는 단계(S400)는, 상기 브레이징 필러층(31) 상에 금속박(40)을 적층한 후 브레이징 로(1) 내에서 가열하여 상기 브레이징 필러층(31)을 용융시켜 형성되는 브레이징층(30)을 통해 상기 금속박(40)을 상기 시드층(20)과 접합시키는 것으로 브레이징 로 내에 환원분위기 없이 브레이징 공정이 이루어지는 것이다.
상기 브레이징하는 단계(S400)는, 브레이징 로(1) 내에서 상기 금속박(40)과 상기 세라믹 기재(10) 사이에서 상기 브레이징 필러층(31)을 800℃ ~ 900℃가열하는 중에 가압하는 것을 일 예로 한다.
즉, 상기 브레이징 로(1) 내에는 상기 세라믹 기재(10)가 올려지는 하부 가압지그부(2), 상기 하부 가압지그부(2)의 상부에서 상기 금속박(40)과 이격되게 위치하는 상부 가압지그부(3)를 포함하고, 상기 하부 가압지그부(2)와 상기 상부 가압지그부(3) 중 적어도 어느 하나를 상, 하 이동시켜 상기 브레이징 필러층(31)을 가열 중에 상기 금속박(40)과 상기 세라믹 기재(10) 사이에서 가압하는 것을 일 예로 한다.
상기 브레이징 필러층(31)은 브레이징 로(1) 내에서 환원분위기 없이 즉, 환원가스의 공급없이 가열되어 용융되며 상기 하부 가압지그부(2)와 상기 상부 가압지그부(3)의 사이에서 가압되어 상기 시드층(20) 상의 전면과 상기 금속박(40)의 전면 사이에 고르고 균일하게 퍼지게 된다.
또한, 상기 브레이징하는 단계(S400)는, 상기 세라믹 기재(10)를 브레이징 로(1)에서 인출하여 냉각시키는 과정을 포함하고, 상기 냉각하는 과정을 통해 최종적으로 상기 금속박(40)이 상기 세라믹 기재(10)에 접합되는 것이다.
한편, 도 3을 참고하면, 본 발명의 다른 실시예에 의한 세라믹 기판 제조방법은, 상기 세라믹 기재(10)의 양면에 각각 상기 금속박(40)을 적층하여 브레이징을 통해 각각 접합시킬 수 있다. 이 경우 상기 시드층(20)을 형성하는 단계(S200)에서 상기 세라믹 기재(10)의 양면에 시드층(20)을 각각 형성하고, 상기 브레이징 필러층(31)을 상기 세라믹 기재(10)의 양면에 형성된 시드층(20) 상에 각각 적층 형성한다.
또한, 상기 브레이징하는 단계(S400)는, 상기 세라믹 기재(10)의 양면에서 상기 브레이징 필러층(31) 상에 각각 금속박(40)을 적층하고, 브레이징 로(1) 내의 상기 하부 가압지그부(2)와 상기 상부 가압지그부(3)의 사이에 상기 세라믹 기재(10)를 배치하고 가열 중에 상기 세라믹 기재(10)의 양면에서 상기 금속박(40)을 가압하는 것이다.
상기 세라믹 기재(10)의 양면에 상기 금속박(40)을 적층하여 접합시키기 위한 상기 시드층(20)을 형성하는 단계(S200), 상기 브레이징 필러층(31)을 형성하는 단계(S300), 상기 브레이징하는 단계(S400)는, 상기 세라믹 기재(10)의 양면에 각각 시드층(20), 브레이징 필러층(31), 상기 금속박(40)을 배치하는 것 이외의 실시 예는 상기한 실시 예와 중복되어 기재를 생략함을 밝혀둔다.
본 발명의 일 실시예에 의한 세라믹 기판 제조방법은, 상기 브레이징하는 단계(S400) 후 상기 금속박(40)을 회로패턴의 형상으로 에칭하는 단계를 더 포함할 수 있다.
상기 회로패턴은 전력모듈용 전력 반도체를 실장할 수 있는 회로인 것을 일 예로 한다.
한편, 본 발명의 일 실시예에 의한 세라믹 기판은 상기한 본 발명의 일 실시예에 의한 세라믹 기판 제조방법에 의해 제조되며, 도 4를 참고하면 본 발명의 일 실시예에 의한 세라믹 기판은, 세라믹 기재(10)를 포함한다.
상기 세라믹 기재(10)는, 알루미나(Al2O3) 세라믹 기판, AIN 세라믹 기판, SiN 세라믹 기판, Si3N4 세라믹 기판 중 어느 하나인 것을 일 예로 하고, 이외에도 반도체 전력 모듈 등에 사용 가능한 세라믹 소재로 변형 실시 가능함을 밝혀둔다.
상기 세라믹 기재(10)의 표면에는 화학약품 또는 물리적 연마로 미세 돌기부가 형성되는 것이 바람직하다. 상기 미세 돌기부는 브레이징층(30)과의 부착력을 강화시킨다.
상기 세라믹 기재(10) 상에는 시드층(20)이 구비되고, 상기 시드층(20) 상에는 브레이징층(30)을 통해 금속박(40)이 접합된다. 상기 브레이징층(30)은 브레이징 필러(31)가 용융된 후 경화되어 형성되는 것으로 상기 금속박(40)을 상기 세라믹 기재(10)에 접합시키는 역할을 한다.
또한, 상기 시드층(20)은 브레이징층(30)을 통해 금속박(40)을 견고히 접합시키는 역할을 한다.
상기 시드층(20)은, Ti 등과 같이 상기 세라믹 기재(10)와의 결합력이 높은 재료로 형성된 제1시드층(21), Cu 또는 Ag 등과 같이 Cu 계열의 상기 브레이징층(30) 또는 Ag 계열의 상기 브레이징층(30)과의 결합력이 우수한 재료로 형성되는 제2시드층(22)을 포함한다.
상기 제1시드층(21)은 상기 세라믹 기재(10)와의 결합력이 우수한 재료로 형성된 진공증착층이고, 상기 제2시드층(22)은 상기 브레이징층(30)과의 결합력이 우수한 재료로 형성된 진공증착층인 것을 일 예로 한다.
상기 브레이징층(30)은, Ag와 Cu가 혼합된 것을 일 예로 하고, 중량%로 Ag 65 ~ 75%, Cu 35 ~ 25%를 포함한 것을 일 예로 한다. 이는 브레이징 로(1) 내에서 브레이징 온도 제어가 용이한 브레이징 필러(31) 조성으로 브레이징 로(1) 내의 가열 온도를 860℃ 내외로 제어하여 효율적인 브레이징 공정이 이루어질 수 있도록 한다.
상기 브레이징층(30)은 상기 제2시드층(22)과 견고히 접합되어 상기 세라믹 기재(10)에 상기 금속박(40)을 최종적으로 견고하게 접합시키는 것이다.
상기 금속박(40)은, 알루미늄박 또는 동박인 것을 일 예로 한다.
상기 금속박(40)은 에칭되어 회로패턴을 형성하고, 상기 회로패턴을 형성하기 위한 에칭단계를 통해 회로패턴 형상 이외의 상기 금속박(40), 상기 브레이징층(30) 및 상기 시드층(20)은 상기 세라믹 기재(10) 상에서 제거되는 것이다.
상기 금속박(40) 상에는 산화방지층(41)이 형성되고, 상기 산화방지층(41)은 은도금층인 것을 일 예로 한다.
또한, 도 5 를 참고하면, 상기 산화방지층(41)은 상기 금속박(40) 상에 도금되어 형성되는 제1도금층(41a), 상기 제1도금층(41a) 상에 도금되어 형성되는 제2도금층(41b), 상기 제2도금층(41b) 상에 도금되어 형성되는 제3도금층(41c)을 포함할 수도 있다.
상기 제1도금층(41a)은 은도금층, 상기 제2도금층(41b)은 구리도금층, 상기 제3도금층(41c)은 은도금층인 것을 일 예로 한다.
상기 회로패턴은 전력모듈용 전력 반도체를 실장할 수 있는 회로인 것을 일 예로 한다.
도 6을 참고하면, 본 발명의 다른 실시 예에 따른 세라믹 기판은, 상기 세라믹 기재(10)의 양면에 금속박(40)이 상기 브레이징층(30)을 통해 접합될 수 있다.
이 경우 상기 세라믹 기재(10)의 양면에 상기 미세 돌기부가 형성되고, 상기 시드층(20)이 각각 형성되는 것이다.
본 발명은 기존에 소성공정에 의한 계면 결합 대신에 브레이징을 통해 금속박과 세라믹 기재를 일체화시키는 구성으로 금속박과 세라믹 기재의 부착력을 크게 향상시킨다.
본 발명은 환원분위기 없이 브레이징으로 금속박과 세라믹 기재를 접합시켜 브레이징 공정을 단순화하고 제조비용을 절감한다.
본 발명은 소성 장치가 필요없고, 고온의 소성공정을 거치지 않고 제조가 가능하므로 제조비용을 크게 절감할 수 있다.
이와 같은 본 발명의 기본적인 기술적 사상의 범주 내에서, 당업계의 통상의 지식을 가진 자에게 있어서는 다른 많은 변형이 가능함은 물론이고, 본 발명의 권리범위는 첨부한 특허청구 범위에 기초하여 해석되어야 할 것이다.
10 : 세라믹 기재 20 : 시드층
21 : 제1시드층 22 : 제2시드층
30 : 브레이징층 31 : 브레이징 필러층
40 : 금속박 41 : 산화방지층

Claims (9)

  1. 세라믹 기재와 금속박을 준비하는 단계;
    상기 세라믹 기재 상에 시드층을 형성하는 단계;
    상기 금속박 상에 산화방지층을 형성하는 단계; 및 상기 산화방지층이 상부로 위치하도록 상기 시드층 상에 상기 금속박을 브레이징으로 접합하는 단계를 포함하는 것을 특징으로 하는 세라믹 기판 제조방법.
  2. 제1항에 있어서,
    상기 금속박 상에 산화방지층을 형성하는 단계는 도금으로 상기 산화방지층을 형성하는 것을 특징으로 하는 세라믹 기판 제조방법.
  3. 제1항에 있어서,
    상기 산화방지층을 형성하는 단계는 상기 금속박 상에 은도금층을 형성하는 것을 특징으로 하는 세라믹 기판 제조방법.
  4. 제1항에 있어서,
    상기 산화방지층을 형성하는 단계는,
    상기 금속박 상에 제1도금층을 형성하는 과정;
    상기 제1도금층 상에 제2도금층을 형성하는 과정; 및
    상기 제2도금층 상에 제3도금층을 형성하는 과정을 포함하는 것을 특징으로 하는 세라믹 기판 제조방법.
  5. 제4항에 있어서,
    상기 제1도금층은 은도금층, 상기 제2도금층은 구리도금층, 상기 제3도금층은 은도금층인 것을 특징으로 하는 세라믹 기판 제조방법.
  6. 세라믹 기재;
    상기 세라믹 기재 상에 형성된 시드층
    상기 시드층 상에 형성된 브레이징층;
    상기 브레이징층에 의해 상기 시드에 접합된 금속박; 및
    상기 금속박 상에 형성된 산화방지층을 포함하는 것을 특징으로 하는 세라믹 기판.
  7. 제6항에 있어서,
    상기 산화방지층은 은도금층인 것을 특징으로 하는 세라믹 기판.
  8. 제6항에 있어서,
    상기 산화방지층은,
    상기 금속박 상에 도금되어 형성되는 제1도금층;
    상기 제1도금층 상에 도금되어 형성되는 제2도금층; 및
    상기 제2도금층 상에 도금되어 형성되는 제3도금층을 포함하는 것을 특징으로 하는 세라믹 기판.
  9. 제8항에 있어서,
    상기 제1도금층은 은도금층, 상기 제2도금층은 구리도금층, 상기 제3도금층은 은도금층인 것을 특징으로 하는 세라믹 기판.
KR1020150149790A 2015-10-27 2015-10-27 세라믹 기판 제조 방법 및 이 제조방법으로 제조된 세라믹 기판 KR102496717B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150149790A KR102496717B1 (ko) 2015-10-27 2015-10-27 세라믹 기판 제조 방법 및 이 제조방법으로 제조된 세라믹 기판

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150149790A KR102496717B1 (ko) 2015-10-27 2015-10-27 세라믹 기판 제조 방법 및 이 제조방법으로 제조된 세라믹 기판

Publications (2)

Publication Number Publication Date
KR20170049000A true KR20170049000A (ko) 2017-05-10
KR102496717B1 KR102496717B1 (ko) 2023-02-07

Family

ID=58744057

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150149790A KR102496717B1 (ko) 2015-10-27 2015-10-27 세라믹 기판 제조 방법 및 이 제조방법으로 제조된 세라믹 기판

Country Status (1)

Country Link
KR (1) KR102496717B1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63190788A (ja) * 1987-02-02 1988-08-08 住友電気工業株式会社 セラミツクスの金属化法
JPH01224279A (ja) * 1988-03-01 1989-09-07 Ngk Spark Plug Co Ltd セラミックスと金属との接合体の製造方法
JP2000231877A (ja) * 1999-02-09 2000-08-22 Lg Electronics Inc プラズマディスプレイパネルの電極製造方法
JP2001332854A (ja) * 2000-05-24 2001-11-30 Toshiba Corp セラミックス回路基板
JP2003163456A (ja) * 2001-11-29 2003-06-06 Kyocera Corp 多層配線基板の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63190788A (ja) * 1987-02-02 1988-08-08 住友電気工業株式会社 セラミツクスの金属化法
JPH01224279A (ja) * 1988-03-01 1989-09-07 Ngk Spark Plug Co Ltd セラミックスと金属との接合体の製造方法
JP2000231877A (ja) * 1999-02-09 2000-08-22 Lg Electronics Inc プラズマディスプレイパネルの電極製造方法
JP2001332854A (ja) * 2000-05-24 2001-11-30 Toshiba Corp セラミックス回路基板
JP2003163456A (ja) * 2001-11-29 2003-06-06 Kyocera Corp 多層配線基板の製造方法

Also Published As

Publication number Publication date
KR102496717B1 (ko) 2023-02-07

Similar Documents

Publication Publication Date Title
CN107889559B (zh) 陶瓷基板的制造方法及由其所制造的陶瓷基板
KR102496716B1 (ko) 세라믹 기판 제조 방법
RU2490237C2 (ru) Металлизированная керамическая подложка для электронных силовых модулей и способ металлизации керамики
KR101856106B1 (ko) 세라믹 기판 제조 방법 및 이 제조방법으로 제조된 세라믹 기판
KR102563421B1 (ko) 세라믹 기판 제조 방법
KR101856107B1 (ko) 세라믹 기판 제조 방법 및 이 제조방법으로 제조된 세라믹 기판
KR101856109B1 (ko) 세라믹 기판 제조 방법 및 이 제조방법으로 제조된 세라믹 기판
KR20170049000A (ko) 세라믹 기판 제조 방법 및 이 제조방법으로 제조된 세라믹 기판
KR102429043B1 (ko) 세라믹 기판 제조 방법
JP4471470B2 (ja) 半導体装置
KR102434064B1 (ko) 세라믹 기판 제조 방법
JP3934966B2 (ja) セラミック回路基板
JP5665479B2 (ja) 回路基板および電子装置
KR20220093662A (ko) 전력반도체 모듈의 제조방법 및 이에 의해 제조된 전력반도체 모듈
KR101856108B1 (ko) 세라믹 기판 제조 방법 및 이 제조방법으로 제조된 세라믹 기판
KR102429042B1 (ko) 세라믹 기판 제조 방법
JP4493158B2 (ja) セラミック回路基板
JP4721929B2 (ja) 多層回路基板および電子部品モジュール
JP5571646B2 (ja) 半導体パッケージ用基板及びその製造方法
JP7400109B2 (ja) 金属－セラミック基板を生産する方法及びそのような方法によって生産された金属－セラミック基板
JP7398565B2 (ja) 金属－セラミック基板を生産する方法及びそのような方法によって生産された金属－セラミック基板
JP2004327737A (ja) 複合基板及びその製造方法
JPH02208033A (ja) 回路基板用セラミックス板
JP5612558B2 (ja) 半導体パッケージ用基板及びその製造方法
KR20230150354A (ko) 금속-세라믹 기판의 제조 방법 및 이에 의해 제조된 금속-세라믹 기판

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant