KR20170048251A - 반도체 이면용 필름 - Google Patents

반도체 이면용 필름 Download PDF

Info

Publication number
KR20170048251A
KR20170048251A KR1020167035015A KR20167035015A KR20170048251A KR 20170048251 A KR20170048251 A KR 20170048251A KR 1020167035015 A KR1020167035015 A KR 1020167035015A KR 20167035015 A KR20167035015 A KR 20167035015A KR 20170048251 A KR20170048251 A KR 20170048251A
Authority
KR
South Korea
Prior art keywords
adhesive layer
semiconductor
film
metal layer
pressure
Prior art date
Application number
KR1020167035015A
Other languages
English (en)
Other versions
KR101870066B1 (ko
Inventor
지로우 스기야마
마사미 아오야마
Original Assignee
후루카와 덴키 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후루카와 덴키 고교 가부시키가이샤 filed Critical 후루카와 덴키 고교 가부시키가이샤
Publication of KR20170048251A publication Critical patent/KR20170048251A/ko
Application granted granted Critical
Publication of KR101870066B1 publication Critical patent/KR101870066B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836Wafer tapes, e.g. grinding or dicing support tapes
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00Layered products comprising a layer of metal
    • B32B15/04Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00Layered products comprising a layer of metal
    • B32B15/18Layered products comprising a layer of metal comprising iron or steel
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00Layered products comprising a layer of metal
    • B32B15/20Layered products comprising a layer of metal comprising aluminium or copper
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00Layered products comprising a layer of synthetic resin
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00Layered products comprising a layer of synthetic resin
    • B32B27/06Layered products comprising a layer of synthetic resin as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00Layered products comprising a layer of synthetic resin
    • B32B27/28Layered products comprising a layer of synthetic resin comprising synthetic resins not wholly covered by any one of the sub-groups B32B27/30 - B32B27/42
    • B32B27/281Layered products comprising a layer of synthetic resin comprising synthetic resins not wholly covered by any one of the sub-groups B32B27/30 - B32B27/42 comprising polyimides
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00Layered products comprising a layer of synthetic resin
    • B32B27/38Layered products comprising a layer of synthetic resin comprising epoxy resins
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B3/00Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar form; Layered products having particular features of form
    • B32B3/02Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar form; Layered products having particular features of form characterised by features of form at particular places, e.g. in edge regions
    • B32B3/08Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar form; Layered products having particular features of form characterised by features of form at particular places, e.g. in edge regions characterised by added members at particular parts
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B7/00Layered products characterised by the relation between layers; Layered products characterised by the relative orientation of features between layers, or by the relative values of a measurable parameter between layers, i.e. products comprising layers having different physical, chemical or physicochemical properties; Layered products characterised by the interconnection of layers
    • B32B7/04Interconnection of layers
    • B32B7/06Interconnection of layers permitting easy separation
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B7/00Layered products characterised by the relation between layers; Layered products characterised by the relative orientation of features between layers, or by the relative values of a measurable parameter between layers, i.e. products comprising layers having different physical, chemical or physicochemical properties; Layered products characterised by the interconnection of layers
    • B32B7/04Interconnection of layers
    • B32B7/08Interconnection of layers by mechanical means
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B7/00Layered products characterised by the relation between layers; Layered products characterised by the relative orientation of features between layers, or by the relative values of a measurable parameter between layers, i.e. products comprising layers having different physical, chemical or physicochemical properties; Layered products characterised by the interconnection of layers
    • B32B7/04Interconnection of layers
    • B32B7/12Interconnection of layers using interposed adhesives or interposed materials with bonding properties
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B9/00Layered products comprising a layer of a particular substance not covered by groups B32B11/00 - B32B29/00
    • B32B9/005Layered products comprising a layer of a particular substance not covered by groups B32B11/00 - B32B29/00 comprising one layer of ceramic material, e.g. porcelain, ceramic tile
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B9/00Layered products comprising a layer of a particular substance not covered by groups B32B11/00 - B32B29/00
    • B32B9/04Layered products comprising a layer of a particular substance not covered by groups B32B11/00 - B32B29/00 comprising such particular substance as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • CCHEMISTRY; METALLURGY
    • C08ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08LCOMPOSITIONS OF MACROMOLECULAR COMPOUNDS
    • C08L101/00Compositions of unspecified macromolecular compounds
    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09JADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J201/00Adhesives based on unspecified macromolecular compounds
    • C09J7/02
    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09JADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00Adhesives in the form of films or foils
    • C09J7/20Adhesives in the form of films or foils characterised by their carriers
    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09JADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00Adhesives in the form of films or foils
    • C09J7/20Adhesives in the form of films or foils characterised by their carriers
    • C09J7/28Metal sheet
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157Partial encapsulation or coating
    • H01L23/3192Multilayer coating
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00Properties of the layers or laminate
    • B32B2307/50Properties of the layers or laminate having particular mechanical properties
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00Properties of the layers or laminate
    • B32B2307/70Other properties
    • B32B2307/732Dimensional properties
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00Properties of the layers or laminate
    • B32B2307/70Other properties
    • B32B2307/748Releasability
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00Electrical equipment
    • B32B2457/14Semiconductor wafers
    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09JADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2203/00Applications of adhesives in processes or use of adhesives in the form of films or foils
    • C09J2203/326Applications of adhesives in processes or use of adhesives in the form of films or foils for bonding electronic components such as wafers, chips or semiconductors
    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09JADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2301/00Additional features of adhesives in the form of films or foils
    • C09J2301/30Additional features of adhesives in the form of films or foils characterized by the chemical, physicochemical or physical properties of the adhesive or the carrier
    • C09J2301/312Additional features of adhesives in the form of films or foils characterized by the chemical, physicochemical or physical properties of the adhesive or the carrier parameters being the characterizing feature
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68377Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119Arrangement of the bump connectors prior to mounting
    • H01L2224/81191Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818Bonding techniques
    • H01L2224/81801Soldering or alloying
    • H01L2224/81815Reflow soldering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157Partial encapsulation or coating
    • H01L23/3171Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress
    • H01L2924/3512Cracking
    • H01L2924/35121Peeling or delaminating

Abstract

반도체 웨이퍼나 반도체 칩의 휨을 방지함과 함께, 칩핑이나 리플로우 크랙의 발생을 방지할 수 있는 반도체 보호용 필름을 제공한다. 본 발명의 반도체 보호용 필름은, 반도체 칩의 이면에 접합하기 위한 금속층과, 상기 금속층을 상기 반도체 칩의 이면에 접착하기 위한 접착제층을 갖고, 상기 접착제층의 상기 반도체 칩에 접착하는 측의 면 및 상기 금속제층과 접착하는 측의 면에 있어서의 표면 자유 에너지가 모두 35mJ/㎡ 이상이고, B 스테이지에 있어서의 상기 접착제층과 상기 금속층의 박리력이 0.3N/25㎜ 이상인 것을 특징으로 한다.

Description

반도체 이면용 필름{FILM FOR SEMICONDUCTOR BACKSIDE}
본 발명은 반도체 이면용 필름에 관한 것이며, 특히 페이스 다운(face down) 방식으로 실장되는 반도체 칩의 이면에 접합하기 위한 반도체 이면용 필름에 관한 것이다.
최근, 반도체 장치 및 그 패키지의 박형화, 소형화가 보다 한층 더 요구되고 있다. 소위 페이스 다운(face down) 방식이라 불리는 실장법을 사용한 반도체 장치의 제조가 행해지고 있다. 페이스 다운 방식에서는, 회로면에 도통을 확보하기 위한 범프라 불리는 볼록 형상의 전극이 형성되어 이루어지는 반도체 칩을 사용하고, 회로면을 반전(페이스 다운)시켜, 전극을 기판에 접속하는 구조(소위 플립 칩 접속)로 된다. 이와 같은 반도체 장치에서는, 반도체 칩의 이면을 반도체 이면용 필름에 의해 보호하여, 반도체 칩의 손상 등을 방지하고 있는 경우가 있다(특허문헌 1 참조). 또한, 이 반도체 이면용 필름에 대하여 레이저 마킹을 실시하여, 제품의 식별성 등을 높이는 경우도 있다(특허문헌 2 참조).
플립 칩 접속의 대표적인 수순으로서는, 반도체 이면용 필름을 접착한 반도체 칩 표면에 형성된 땜납 범프 등을 플럭스에 침지하고, 그 후 범프와 기판 상에 형성된 전극(필요에 따라서 이 전극 상에도 땜납 범프가 형성되어 있음)을 접촉시키고, 마지막으로 땜납 범프를 용융시켜 땜납 범프와 전극을 리플로우 접속시킨다. 플럭스는, 납땜 시의 땜납 범프의 세정이나 산화의 방지, 땜납의 습윤성의 개선 등을 목적으로 하여 사용되고 있다. 이상의 수순에 의해, 반도체 칩과 기판 사이의 양호한 전기적 접속을 구축할 수 있다.
여기서, 플럭스는 통상, 범프 부분에만 부착시키는 것이지만, 작업 환경에 따라서는 반도체 칩의 이면에 접착한 이면용 필름에 부착하는 경우가 있다. 그리고, 이면용 필름에 플럭스가 부착된 채로 리플로우 접속을 행하면, 이면용 필름 표면에 있어서 플럭스로부터 유래되는 얼룩이 발생해 버려, 외관성이나 레이저 마킹성이 저하될 우려가 있다.
따라서, 플럭스가 부착되어도 얼룩의 발생을 방지할 수 있어, 외관성이 우수한 반도체 장치를 제조 가능한 반도체 이면용 필름으로서, 접착제층과, 이 접착제층 상에 적층된 보호층을 구비하고, 보호층을 유리 전이 온도가 200℃ 이상인 내열성 수지 또는 금속을 포함한 반도체 이면용 필름이 제안되어 있다(특허문헌 3 참조).
일본 특허 공개 제2007-158026호 공보 일본 특허 공개 제2008-166451호 공보 일본 특허 공개 제2012-033626호 공보
상기 특허문헌 1이나 특허문헌 2와 같이, 방사선 경화성 성분 또는 열경화성 성분을 포함한 수지를 방사선 또는 열에 의해 경화시켜 보호막을 형성하는 경우, 경화 후의 보호막과 반도체 웨이퍼의 열팽창 계수차가 크기 때문에, 가공 도중의 반도체 웨이퍼나 반도체 칩에 휨이 발생한다고 하는 문제가 있었다. 본원 발명자들이 검토한 결과, 특허문헌 3과 같이, 금속에 의해 보호층을 형성하는 것은, 반도체 웨이퍼나 반도체 칩의 휨 방지에도 이바지하는 것을 알 수 있었다.
그러나, 금속의 보호층을 반도체 웨이퍼에 접착하기 위한 접착제층의 접착력이 충분하지 않고, 접착제의 응력 완화가 충분하지 않은 경우, 반도체 웨이퍼와 접착층 사이 또는 접착제층과 보호층 사이의 접착이 불안정해져 버린다. 그 결과, 반도체 웨이퍼의 다이싱 시에, 반도체 웨이퍼나 반도체 칩과 접착층 사이 또는 접착제층과 보호층 사이에서 박리가 발생하여, 반도체 칩에 칩핑(결함)이 발생한다고 하는 문제가 있었다. 또한, 패키징 시에, 반도체 칩과 접착층 사이 또는 접착제층과 보호층 사이에 리플로우 크랙이 발생하여, 신뢰성이 저하된다고 하는 문제가 있었다.
따라서, 본 발명은 반도체 웨이퍼나 반도체 칩의 휨을 방지함과 함께, 칩핑이나 리플로우 크랙의 발생을 방지할 수 있는 반도체 이면용 필름을 제공하는 것을 과제로 한다.
이상의 과제를 해결하기 위해, 본 발명에 따른 반도체 이면용 필름은, 반도체 칩의 이면에 접합하기 위한 금속층과, 상기 금속층을 상기 반도체 칩의 이면에 접착하기 위한 접착제층을 갖고, 상기 접착제층의 상기 반도체 칩에 접착하는 측의 면 및 상기 금속제층과 접착하는 측의 면에 있어서의 표면 자유 에너지가 모두 35mJ/㎡ 이상이고, B 스테이지에 있어서의 상기 접착제층과 상기 금속층의 박리력이 0.3N/25㎜ 이상인 것을 특징으로 한다.
상기 반도체 이면용 필름은, 상기 접착제층의 흡수율이 1.5vol% 이하인 것이 바람직하다.
또한, 상기 반도체 이면용 필름은, 상기 접착제층의 포화 흡습률이 1.0vol% 이하인 것이 바람직하다.
또한, 반도체 이면용 필름은, 상기 접착제층의 잔존 휘발분이 3.0wt% 이하인 것이 바람직하다.
또한, 상기 반도체 이면용 필름은, 기재 필름과 점착제층을 갖는 다이싱 테이프를 갖고, 상기 점착제층 상에 상기 금속층이 형성되어 있는 것이 바람직하다.
또한, 상기 반도체 이면용 필름은, 상기 점착제층이, 방사선의 조사에 의해 점착력이 저하되는 방사선 경화형 점착제층인 것이 바람직하다.
본 발명에 따르면, 반도체 웨이퍼나 반도체 칩의 휨을 방지함과 함께, 칩핑이나 리플로우 크랙의 발생을 방지할 수 있다.
도 1은 본 발명의 실시 형태에 따른 반도체 이면용 필름의 구조를 모식적으로 도시하는 단면도이다.
도 2는 본 발명의 실시 형태에 따른 반도체 이면용 필름의 사용 방법을 설명하기 위한 단면도이다.
이하에, 본 발명의 실시 형태에 대하여 상세하게 설명한다.
도 1은 본 발명의 실시 형태에 따른 반도체 이면용 필름(10)을 도시하는 단면도이다. 본 실시 형태의 반도체 이면용 필름(10)은 다이싱 테이프 일체형의 반도체 이면용 필름(10)이다. 이 반도체 이면용 필름(10)은 기재 필름(11)과 기재 필름(11) 상에 형성된 점착제층(12)을 포함하는 다이싱 테이프(13)를 갖고 있고, 점착제층(12) 상에는, 반도체 칩 C(도 2 참조)를 보호하기 위한 금속층(14)과, 금속층(14) 상에 형성된 접착제층(15)이 형성되어 있다.
접착제층(15)은 금속층(14)에 접하는 면과는 반대측의 면이 세퍼레이터(박리 라이너)에 의해 보호되고 있는 것이 바람직하다(도시하지 않음). 세퍼레이터는, 실용에 제공할 때까지 접착제층(15)을 보호하는 보호재로서의 기능을 갖고 있다. 또한, 다이싱 테이프 일체형의 반도체 이면용 필름(10)의 경우, 세퍼레이터는, 다이싱 테이프(13)의 기재 필름(11) 상의 점착제층(12)에 금속층(14)을 접합할 때의 지지 기재로서 사용할 수 있다.
점착제층(12), 금속층(14) 및 접착제층(15)은 사용 공정이나 장치에 맞추어 미리 소정 형상으로 절단(프리컷)되어 있어도 된다. 또한, 본 발명의 반도체 이면용 필름(10)은 반도체 웨이퍼 W 1매분마다 절단된 형태이어도 되고, 반도체 웨이퍼 W 1매분마다 절단된 것이 복수 형성된 장척의 시트를, 롤 형상으로 권취한 형태이어도 된다. 이하에, 각 구성 요소에 대하여 설명한다.
<기재 필름(11)>
기재 필름(11)으로서는, 종래 공지의 것이면 특별히 제한되지 않고 사용할 수 있지만, 후술하는 점착제층(12)으로서 방사선 경화성의 재료를 사용하는 경우에는, 방사선 투과성을 갖는 것을 사용하는 것이 바람직하다.
예를 들어, 그 재료로서, 폴리에틸렌, 폴리프로필렌, 에틸렌-프로필렌 공중합체, 폴리부텐-1, 폴리-4-메틸펜텐-1, 에틸렌-아세트산 비닐 공중합체, 에틸렌-아크릴산에틸 공중합체, 에틸렌-아크릴산메틸 공중합체, 에틸렌-아크릴산 공중합체, 아이오노머 등의 α-올레핀의 단독 중합체 또는 공중합체 또는 이들의 혼합물, 폴리우레탄, 스티렌-에틸렌-부텐 또는 펜텐계 공중합체, 폴리아미드-폴리올 공중합체 등의 열가소성 엘라스토머 및 이들의 혼합물을 열거할 수 있다. 또한, 기재 필름(11)은 이들 군에서 선택되는 2종 이상의 재료가 혼합된 것이어도 되고, 이들이 단층 또는 복층화된 것이어도 된다.
기재 필름(11)의 두께는, 특별히 한정되는 것은 아니고, 적절하게 설정해도 되지만, 50∼200㎛가 바람직하다.
기재 필름(11)과 점착제층(12)의 밀착성을 향상시키기 위해, 기재 필름(11)의 표면에, 크롬산 처리, 오존 폭로, 화염 폭로, 고압 전격 폭로, 이온화 방사선 처리 등의 화학적 또는 물리적 표면 처리를 실시해도 된다.
또한, 본 실시 형태에 있어서는, 기재 필름(11) 상에 직접적으로 점착제층(12)을 형성하였지만, 밀착성을 향상시키기 위한 프라이머층이나, 다이싱 시의 절삭성 향상을 위한 앵커층, 응력 완화층, 정전 방지층 등을 개재하여 간접적으로 형성해도 된다.
<점착제층(12)>
점착제층(12)에 사용되는 수지로서는, 특별히 한정되는 것은 아니고, 점착제에 사용되는 공지의 염소화 폴리프로필렌 수지, 아크릴 수지, 폴리에스테르 수지, 폴리우레탄 수지, 에폭시 수지 등을 사용할 수 있다. 점착제층(12)의 수지에는, 아크릴계 점착제, 방사선 중합성 화합물, 광중합 개시제, 경화제 등을 적절히 배합하여 점착제를 제조하는 것이 바람직하다. 점착제층(12)의 두께는 특별히 한정되는 것은 아니고 적절하게 설정해도 되지만, 5∼30㎛가 바람직하다.
방사선 중합성 화합물을 점착제층(12)에 배합하여 방사선 경화에 의해 금속층(14)으로부터 박리되기 쉽게 할 수 있다. 그 방사선 중합성 화합물은, 예를 들어 광 조사에 의해 삼차원 망상화할 수 있는 분자 내에 광중합성 탄소-탄소 이중 결합을 적어도 2개 이상 갖는 저분량 화합물이 사용된다.
구체적으로는, 트리메틸올프로판트리아크릴레이트, 펜타에리트리톨트리아크릴레이트, 펜타에리트리톨테트라아크릴레이트, 디펜타에리트리톨모노히드록시펜타 아크릴레이트, 디펜타에리트리톨헥사아크릴레이트, 1,4-부틸렌글리콜디아크릴레이트, 1,6헥산디올디아크릴레이트, 폴리에틸렌글리콜디아크릴레이트나, 올리고에스테르아크릴레이트 등이 적용 가능하다.
또한, 상기와 같은 아크릴레이트계 화합물 외에, 우레탄 아크릴레이트계 올리고머를 사용할 수도 있다. 우레탄 아크릴레이트계 올리고머는, 폴리에스테르형 또는 폴리에테르형 등의 폴리올 화합물과, 다가 이소시아나토 화합물(예를 들어, 2,4-톨릴렌디이소시아나토, 2,6-톨릴렌디이소시아나토, 1,3-크실릴렌디이소시아나토, 1,4-크실릴렌디이소시아나토, 디페닐메탄4,4-디이소시아나토 등)을 반응시켜 얻어지는 말단 이소시아나토 우레탄 프리폴리머에, 히드록실기를 갖는 아크릴레이트 또는 메타크릴레이트(예를 들어, 2-히드록시에틸아크릴레이트, 2-히드록시에틸메타크릴레이트, 2-히드록시프로필아크릴레이트, 2-히드록시프로필메타크릴레이트, 폴리에틸렌글리콜아크릴레이트, 폴리에틸렌글리콜메타크릴레이트 등)를 반응시켜 얻어진다. 점착제층(12)은 상기의 수지로부터 선택되는 2종 이상이 혼합된 것이어도 된다.
광중합 개시제를 사용하는 경우, 예를 들어 이소프로필벤조인에테르, 이소부틸벤조인에테르, 벤조페논, 미힐러케톤, 클로로티오크산톤, 도데실티오크산톤, 디메틸티오크산톤, 디에틸티오크산톤, 벤질디메틸케탈, α-히드록시시클로헥실페닐케톤, 2-히드록시메틸페닐프로판 등을 사용할 수 있다. 이들 광중합 개시제의 배합량은 아크릴계 공중합체 100질량부에 대하여 0.01∼5질량부가 바람직하다.
<금속층(14)>
금속층(14)을 구성하는 금속으로서는 특별히 한정되지 않고, 예를 들어, 스테인리스, 알루미늄, 철, 티타늄, 주석 및 구리로 이루어지는 군에서 선택되는 적어도 1종인 것이 레이저 마킹성의 점에서 바람직하다. 이들 중에서도, 반도체 웨이퍼 W 또는 반도체 칩 C의 휨을 방지하는 관점에서, 스테인리스가 특히 바람직하다.
금속층(14)의 두께는, 반도체 웨이퍼 W 또는 반도체 칩 C의 휨의 방지 및 가공성 등을 고려하여 적절히 결정할 수 있고, 통상 2∼200㎛의 범위이며, 3∼100㎛인 것이 바람직하고, 4∼80㎛인 것이 보다 바람직하고, 5∼50㎛인 것이 특히 바람직하다. 금속층은 200㎛ 이상으로 되면 권취가 곤란해지고, 50㎛ 이상으로 되면 가공성의 문제로부터 생산성이 저하된다. 한편, 휨 억제의 효과로서 최저라도 2㎛ 이상이 필요하다.
<접착제층(15)>
접착제층(15)은 접착제를 미리 필름화한 것이며, 반도체 칩 C에 접착하는 측의 면 및 금속층(14)과 접착하는 측의 면에 있어서의 표면 자유 에너지가 모두 35mJ/㎡ 이상이다. 본 발명에 있어서 표면 자유 에너지는, 물 및 디요오도메탄의 접촉각을 측정(액적 용량 : 물 2μL, 디요오도메탄 3μL, 판독 시간 : 적하 30초 후)하고, 이하의 수학식으로부터 산출되는 값으로 한다. 반도체 칩 C에 접착하는 측의 면의 표면 자유 에너지는, 사용 전에 반도체 칩 C에 접착하는 측의 면에 세퍼레이터 등이 접합되어 있는 경우에는, 이것을 박리한 후의 표면 자유 에너지이고, 금속층(14)과 접착하는 측의 면의 표면 자유 에너지는, 금속층(14)을 박리한 후의 표면 자유 에너지이다.
Figure pct00001
접착제층(15)의 반도체 칩 C에 접착하는 측의 면 및 금속층(14)과 접착하는 측의 면에 있어서의 표면 자유 에너지가 35mJ/㎡ 미만이면, 습윤성이 충분하지 않기 때문에 보이드가 생기기 쉬움과 함께, 금속층(14)과 접착층(15)의 밀착성이 불충분해지고, 반도체 칩 C와 접착제층(15) 사이 또는 접착제층(15)과 금속층(14) 사이에 리플로우 크랙이 발생하여, 신뢰성이 저하되어 버린다. 접착제층(15)의 반도체 칩 C에 접착하는 측의 면 및 금속층(14)과 접착하는 측의 면에 있어서의 표면 자유 에너지는 55mJ/㎡ 이하가 실용적이다.
또한, 접착제층(15)은 B 스테이지(미경화 상태 또는 반경화 상태)에 있어서 금속층(14)과의 박리력(23℃, 박리 각도 180도, 선속도 300㎜/분)이 0.3N/25㎜ 이상이다. 박리력이 0.3N/25㎜ 미만이면, 반도체 웨이퍼 W의 다이싱 시에, 반도체 웨이퍼 W나 반도체 칩 C와 접착제층(15) 사이 또는 접착제층(15)과 금속층(14) 사이에서 박리가 발생하여, 반도체 칩 C에 칩핑(결함)이 발생해 버린다.
접착제층(15)의 흡수율은 1.5vol% 이하인 것이 바람직하다. 흡수율의 측정 방법은 다음과 같다. 즉, 50×50㎜의 크기의 접착제층(15)(필름 형상 접착제)을 샘플로 하고, 샘플을 진공 건조기 내에서, 120℃, 3시간 건조시키고, 데시케이터 내에서 방냉 후, 건조 질량을 측정하여 M1이라 한다. 샘플을 증류수에 실온에서 24시간 침지하고 나서 취출하고, 샘플 표면을 여과지로 닦아내고, 재빨리 칭량하여 M2라 한다. 흡수율은, 다음 식(1)에 의해 산출된다.
Figure pct00002
여기서, d는 필름의 밀도이다.
흡수율이 1.5vol%를 초과하면, 흡수한 수분에 의해 땜납 리플로우 시에 리플로우 크랙이 발생할 우려가 있다.
접착제층(15)의 포화 흡습률은 1.0vol% 이하인 것이 바람직하다. 포화 흡습률의 측정 방법은 다음과 같다. 즉, 직경 100㎜의 원형의 접착제층(15)(필름 형상 접착제)을 샘플로 하고, 샘플을 진공 건조기 내에서 120℃, 3시간 건조시키고, 데시케이터 내에서 방냉 후, 건조 질량을 측정하여 M1이라 한다. 샘플을 85℃, 85%RH의 항온 항습조 내에서 168시간 흡습하고 나서 취출하고, 재빨리 칭량하여 M2라 한다. 포화 흡습률은, 다음 식(2)에 의해 산출된다.
Figure pct00003
여기서, d는 필름의 밀도이다.
포화 흡습률이 1.0vol%를 초과하면, 리플로우 시의 흡습에 의해 증기압의 값이 높아져, 양호한 리플로우 특성이 얻어지지 않는다.
접착제층(15)의 잔존 휘발분은, 3.0wt% 이하인 것이 바람직하다. 잔존 휘발 성분의 측정 방법은 다음과 같다. 즉, 50×50㎜의 크기의 접착제층(15)(필름 형상 접착제)을 샘플로 하고, 샘플의 초기의 질량을 측정하여 M1이라 하고, 샘플을 열풍 순환 항온조 내에서 200℃, 2시간 가열 후, 칭량하여 M2라 한다. 잔존 휘발분은, 다음 식(3)에 의해 산출된다.
Figure pct00004
잔존 휘발분이 3.0wt%를 초과하면, 패키징 시의 가열에 의해 용매가 휘발되어, 접착제층(15)의 내부에 보이드가 발생하여, 패키지 크랙의 요인으로 된다.
접착제층(15)에는, 예를 들어 접착제에 사용되는 공지의 폴리이미드 수지, 폴리아미드 수지, 폴리에테르이미드 수지, 폴리아미드이미드 수지, 폴리에스테르 수지, 폴리에스테르이미드 수지, 페녹시 수지, 폴리술폰 수지, 폴리에테르술폰 수지, 폴리페닐렌술피드 수지, 폴리에테르케톤 수지, 염소화폴리프로필렌 수지, 아크릴 수지, 폴리우레탄 수지, 에폭시 수지, 폴리아크릴아미드 수지, 멜라민 수지 등이나 그의 혼합물을 사용할 수 있지만, 접착제층(15)의 접착성과 신뢰성의 관점에서, 아크릴계 공중합체, 에폭시 수지를 포함하고, 아크릴계 공중합체의 Tg가 0℃ 이상 40℃ 이하, 중량 평균 분자량이 10만 이상 100만 이하인 것이 바람직하다. 보다 바람직한 중량 평균 분자량은 60만 이상 90만 이하이다.
또한, 중량 평균 분자량은, 겔 투과 크로마토그래피(GPC)법에 의해 표준 폴리스티렌에 의한 검량선을 사용하여 측정한 것으로 한다.
(GPC법에 의한 측정 조건)
사용 기기 : 고속 액체 크로마토그래피 LC-20AD[가부시키가이샤 시마즈 세이사꾸쇼제, 상품명]
칼럼 : Shodex Column GPC KF-805[가부시키가이샤 시마즈 세이사꾸쇼제, 상품명]
용리액 : 클로로포름
측정 온도 : 45℃
유량 : 3.0ml/min
RI 검출기 : RID-10A
아크릴계 공중합체의 중합 방법은 특별히 제한은 없고, 예를 들어, 펄 중합, 용액 중합, 현탁 중합 등을 들 수 있고, 이들 방법에 의해 공중합체가 얻어진다. 내열성이 우수하기 때문에 현탁 중합이 바람직하고, 이와 같은 아크릴계 공중합체로서는, 예를 들어 파라크론 W-197C(네가미 고교 가부시끼가이샤제, 상품명)를 들 수 있다.
아크릴계 공중합체는 아크릴로니트릴을 포함하는 것이 바람직하다. 아크릴계 공중합체에 대해, 바람직하게는 10∼50질량%, 보다 바람직하게는 20∼40질량%가 아크릴로니트릴이다. 아크릴로니트릴이 10질량% 이상 있음으로써, 접착제층(15)의 Tg를 올려, 접착성을 향상시킬 수 있지만, 50질량% 이상 있으면, 접착제층(15)의 유동성이 나빠져, 접착성이 저하되는 경우가 있다. 아크릴로니트릴을 포함하는 현탁 중합에 의한 아크릴계 공중합체인 것이 특히 바람직하다.
아크릴계 공중합체는 접착성을 향상시키기 위해, 관능기를 갖고 있어도 된다. 관능기로서는, 특별히 한정되는 것은 아니지만, 예를 들어 아미노기, 우레탄기, 이미드기, 수산기, 카르복실기, 글리시딜기 등을 들 수 있고, 그 중에서도, 글리시딜기가 바람직하다. 글리시딜기는, 열경화 수지인 에폭시와의 반응성이 좋고, 수산기 등과 비교하면 점착제층(12)과는 반응하기 어렵기 때문에, 표면 자유 에너지의 변화가 일어나기 어렵다.
접착제층(15)은 무기 필러를 함유해도 되지만, 첨가량이 많으면 유동성이 저하되어, 접착성이 떨어지기 때문에 40질량% 미만이 바람직하고, 보다 바람직하게는 20질량% 미만, 더욱 바람직하게는 15질량% 미만이다. 또한, 입경이 크면 접착면의 표면에 요철이 발생하여, 접착성이 저하되기 때문에, 평균 입경 1㎛ 미만이 바람직하고, 보다 바람직하게는 0.5㎛ 미만, 더욱 바람직하게는 0.1㎛ 미만이다. 무기 필러의 입경의 하한에 특별히 제한은 없지만, 0.003㎛ 이상인 것이 실제적이다.
표면 자유 에너지를 제어하기 위해, 실란 커플링제 또는 티타늄 커플링제나 불소계 그래프트 공중합체를 첨가제로서 첨가해도 된다. 머캅토기나 글리시딜기를 함유하는 것이 바람직하다.
접착제층(15)의 두께는 특별히 제한되는 것은 아니지만, 통상 3∼100㎛가 바람직하고, 5∼20㎛가 보다 바람직하다.
금속층(14)의 선팽창 계수의 접착제층(15)의 선팽창 계수에 대한 비(금속층(14)의 선팽창 계수/접착제층(15)의 선팽창 계수)는 0.2 이상인 것이 바람직하다. 당해 비가 0.2 미만이면, 금속층(14)과 접착제층(15) 사이에서 박리가 발생하기 쉬워져, 패키징 시에 리플로우 크랙이 발생하여, 신뢰성이 저하될 우려가 있다.
본 실시 형태에 있어서는, 점착제층(12) 상에 직접적으로 금속층(14)을 형성하였지만, 픽업성을 향상시키기 위한 박리층이나, 반도체 칩 C, 금속층(14), 접착제층(15)과 함께 점착제층(12)으로부터 박리하여 반도체 칩 C에 기능을 부여하기 위한 기능층(예를 들어, 방열층 등) 등을 개재하여 간접적으로 형성해도 된다. 또한, 금속층(14)과 접착제층(15) 사이에 기능층을 형성해도 된다.
(세퍼레이터)
세퍼레이터는, 접착제층(15)의 취급성을 양호하게 함과 함께 접착제층(15)을 보호하기 위한 것이다. 세퍼레이터로서는, 폴리에스테르(PET, PBT, PEN, PBN, PTT)계, 폴리올레핀(PP, PE)계, 공중합체(EVA, EEA, EBA)계, 또한 이들 재료를 일부 치환하여, 접착성이나 기계적 강도를 더욱 향상시킨 필름을 사용할 수 있다. 또한, 이들 필름의 적층체이어도 된다.
세퍼레이터의 두께는, 특별히 한정되는 것은 아니고, 적절하게 설정해도 되지만, 25∼50㎛가 바람직하다.
(이면용 필름의 제조 방법)
본 실시 형태에 따른 다이싱 테이프 일체형의 반도체 이면용 필름(10)의 제조 방법에 대하여 설명한다. 먼저, 접착제층(15)은 수지 조성물을 제조하고, 필름 형상의 층에 형성하는 관용의 방법을 이용하여 형성할 수 있다. 구체적으로는, 예를 들어 적당한 세퍼레이터(박리지 등) 상에 상기 수지 조성물을 도포하고 건조하여(열경화가 필요한 경우 등에서는, 필요에 따라서 가열 처리를 실시하여 건조하여), 접착제층(15)을 형성하는 방법 등을 들 수 있다. 상기 수지 조성물은, 용액이어도 분산액이어도 된다. 계속해서, 얻어지는 접착제층(15)과 별도 준비한 금속층(14)을 접합한다. 금속층(14)으로서는, 시판되고 있는 금속박을 사용하면 된다. 그 후, 접착제층(15) 및 금속층(14)을 소정 크기의 원형 라벨 형상으로 압박 절단 날을 사용하여 프리컷하여, 주변의 불필요 부분을 제거한다.
다음에, 다이싱 테이프(13)를 제작한다. 기재 필름(11)은 종래 공지의 제막 방법에 의해 제막할 수 있다. 당해 제막 방법으로서는, 예를 들어 캘린더 제막법, 유기 용매 중에서의 캐스팅법, 밀폐계에서의 인플레이션 압출법, T 다이 압출법, 공압출법, 드라이 라미네이트법 등을 예시할 수 있다. 다음에, 기재 필름(11) 상에 점착제 조성물을 도포하고, 건조시켜(필요에 따라서 가열 가교시켜) 점착제층(12)을 형성한다. 도포 방식으로서는, 롤 도공, 스크린 도공, 그라비아 도공 등을 들 수 있다. 또한, 점착제층(12) 조성물을 직접 기재 필름(11)에 도포하여, 기재 필름(11) 상에 점착제층(12)을 형성해도 되고, 또한, 점착제 조성물을 표면에 박리 처리를 행한 박리지 등에 도포하여 점착제층(12)을 형성시킨 후, 그 점착제층(12)을 기재 필름(11)에 전사시켜도 된다. 이에 의해, 기재 필름(11) 상에 점착제층(12)이 형성된 다이싱 테이프(13)가 제작된다.
그 후, 금속층(14)과 점착제층(12)이 접하도록, 원형의 금속층(14) 및 접착제층(15)이 형성된 세퍼레이터에 다이싱 테이프(13)를 라미네이트하고, 경우에 따라서는 다이싱 테이프(13)도 소정 크기의 원형 라벨 형상 등으로 프리컷함으로써, 다이싱 테이프 일체형의 반도체 이면용 필름(10)이 만들어진다.
<사용 방법>
다음에, 본 실시 형태의 다이싱 테이프 일체형의 반도체 이면용 필름(10)을 사용하여 반도체 장치를 제조하는 방법에 대하여, 도 2를 참조하면서 설명한다.
반도체 장치의 제조 방법은, 다이싱 테이프 일체형의 반도체 이면용 필름(10) 상에 반도체 웨이퍼 W를 접착하는 공정(마운트 공정)과, 반도체 웨이퍼 W를 다이싱하여 반도체 칩 C를 형성하는 공정(다이싱 공정)과, 반도체 칩 C를 반도체 이면용 필름(10)과 함께, 다이싱 테이프(13)의 점착제층(12)으로부터 박리하는 공정(픽업 공정)과, 반도체 칩 C를 피착체(16) 상에 플립 칩 접속하는 공정(플립 칩 접속 공정)을 적어도 구비한다.
[마운트 공정]
우선, 다이싱 테이프 일체형의 반도체 이면용 필름(10) 상에 임의로 형성된 세퍼레이터를 적절하게 박리하고, 도 2의 (A)에서 도시된 바와 같이, 접착제층(15)에 반도체 웨이퍼 W를 접착하고, 이것을 접착 유지시켜 고정한다(마운트 공정). 이때 접착제층(15)은 미경화 상태(반경화 상태를 포함함)에 있다. 또한, 다이싱 테이프 일체형의 반도체 이면용 필름(10)은 반도체 웨이퍼 W의 이면에 접착된다. 반도체 웨이퍼 W의 이면이란, 회로면과는 반대측의 면(비회로면, 비전극 형성면 등이라고도 칭해짐)을 의미한다. 접착 방법은 특별히 한정되지 않지만, 압착에 의한 방법이 바람직하다. 압착은, 통상 압착 롤 등의 압압 수단에 의해 압압하면서 행해진다.
[다이싱 공정]
다음에, 도 2의 (B)에서 도시된 바와 같이, 반도체 웨이퍼 W의 다이싱을 행한다. 이에 의해, 반도체 웨이퍼 W를 소정의 크기로 절단하여 개편화(소편화)하여, 반도체 칩 C를 제조한다. 다이싱은, 예를 들어 반도체 웨이퍼 W의 회로면측으로부터 상법에 따라 행해진다. 또한, 본 공정에서는, 예를 들어 반도체 이면용 필름(10)까지 절입을 행하는 풀컷이라 불리는 절단 방식 등을 채용할 수 있다. 본 공정에서 사용하는 다이싱 장치로서는 특별히 한정되지 않고, 종래 공지의 것을 사용할 수 있다. 또한, 반도체 웨이퍼 W는, 반도체 이면용 필름(10)에 보다 우수한 밀착성으로 접착 고정되어 있으므로, 칩 깨짐이나 칩 비산을 억제할 수 있음과 함께, 반도체 웨이퍼 W의 파손도 억제할 수 있다. 또한, 다이싱 테이프 일체형의 반도체 이면용 필름(10)의 익스팬드를 행하는 경우, 그 익스팬드는 종래 공지의 익스팬드 장치를 사용하여 행할 수 있다.
[픽업 공정]
도 3의 (C)에서 도시된 바와 같이, 반도체 칩 C의 픽업을 행하여, 반도체 칩 C를 접착제층(15) 및 금속층(14)과 함께 다이싱 테이프(13)로부터 박리시킨다. 픽업의 방법으로서는 특별히 한정되지 않고, 종래 공지의 다양한 방법을 채용할 수 있다. 예를 들어, 개개의 반도체 칩 C를 반도체 이면용 필름(10)의 기재 필름(11)측으로부터 니들에 의해 밀어올리고, 밀어올려진 반도체 칩 C를 픽업 장치에 의해 픽업하는 방법 등을 들 수 있다. 또한, 픽업된 반도체 칩 C는, 그 이면이 금속층(14)에 의해 보호되어 있다.
[플립 칩 접속 공정]
픽업한 반도체 칩 C는, 도 3의 (D)에서 도시된 바와 같이, 기판 등의 피착체(16)에, 플립 칩 본딩 방식(플립 칩 실장 방식)에 의해 고정시킨다. 구체적으로는, 반도체 칩 C를, 반도체 칩 C의 회로면(표면, 회로 패턴 형성면, 전극 형성면 등이라고도 칭해짐)이 피착체(16)와 대향하는 형태로, 피착체(16)에 상법에 따라 고정시킨다. 예를 들어, 먼저 반도체 칩 C의 회로면측에 형성되어 있는 접속부로서의 범프(17)에 플럭스를 부착시킨다. 계속해서, 반도체 칩 C의 범프(17)를 피착체(16)의 접속 패드에 피착된 접합용의 도전재(18)(땜납 등)에 접촉시켜 압압하면서 범프(17) 및 도전재(18)를 용융시킴으로써, 반도체 칩 C와 피착체(16)의 전기적 도통을 확보하고, 반도체 칩 C를 피착체(16)에 고정시킬 수 있다(플립 칩 본딩 공정). 이때, 반도체 칩 C와 피착체(16) 사이에는 공극이 형성되어 있고, 그 공극간 거리는, 일반적으로 30㎛∼300㎛ 정도이다. 또한, 반도체 칩 C를 피착체(16) 상에 플립 칩 본딩(플립 칩 접속)한 후에는, 반도체 칩 C와 피착체(16)의 대향면이나 간극에 잔존하는 플럭스를 세정 제거하고, 그 간극에 밀봉재(밀봉 수지 등)를 충전시켜 밀봉한다.
피착체(16)로서는, 리드 프레임이나 회로 기판(배선 회로 기판 등) 등의 각종 기판을 사용할 수 있다. 이와 같은 기판의 재질로서는, 특별히 한정되는 것은 아니지만, 세라믹 기판이나, 플라스틱 기판을 들 수 있다. 플라스틱 기판으로서는, 예를 들어 에폭시 기판, 비스말레이미드 트리아진 기판, 폴리이미드 기판 등을 들 수 있다.
본 실시 형태에 있어서는, 다이싱 테이프 일체형의 반도체 이면용 필름(10)에 대하여 설명하였지만, 다이싱 테이프(13)와 일체화되어 있지 않아도 된다. 접착제층(15) 및 금속층(14)이 다이싱 테이프(13)에 적층되어 있지 않은 반도체 이면용 필름의 경우, 접착제층(15)의 금속층(14)과 접하는 면과 반대측의 면은, 박리층을 갖는 세퍼레이터에 의해 보호되어 있는 것이 바람직하다. 사용할 때는, 적절히 세퍼레이터를 박리하고, 접착제층(15)에 반도체 웨이퍼 W의 이면을 접합한다. 접착제층(15) 및 금속층(14)이 소정 형상으로 프리컷되어 있지 않은 경우에는, 소정 형상으로 절단하고, 얻어진 적층체의 금속층(14)측을, 별체의 다이싱 테이프의 점착제층에 접합하고, 상술한 다이싱 공정 이후의 공정과 마찬가지로 하여, 반도체 장치를 제조하면 된다.
<실시예>
다음에, 본 발명의 효과를 더욱 명확하게 하기 위해, 실시예 및 비교예에 대하여 상세하게 설명하지만, 본 발명은 이들 실시예에 한정되는 것은 아니다.
(1) 아크릴 폴리머의 제작
먼저, 각 실시예 및 각 비교예에 따른 반도체 이면용 필름의 접착제층에 포함되는 아크릴 폴리머의 제작 방법에 대하여 설명한다.
<아크릴 폴리머(1)>
교반기를 구비한 유리제의 4구 둥근 바닥 플라스크에 물 300질량부를 넣고, 분산 안정제로서 폴리비닐알코올 0.7질량부를 용해하고, 교반익에 의해 300rpm으로 교반하면서, 아크릴산에틸 65질량부, 아크릴산부틸 23질량부, 메타크릴산글리시딜 2질량부, 아크릴로니트릴 12질량부를 포함하는 단량체 혼합물과 중합 개시제로서 N,N'-아조비스이소부티로니트릴 1질량부를 일괄 투입하여, 현탁액을 제작하였다.
이것을, 교반 계속 하에 반응계 내를 68℃까지 승온시키고, 4시간 일정하게 유지하여 반응시켰다. 그 후, 실온(약 25℃)까지 냉각하였다. 계속해서, 반응물을 고액 분리하고, 물로 충분히 세정한 후, 건조기를 사용하여 70℃에서 12시간 건조하고, 계속해서 2-부타논을 첨가하여 고형분이 15%로 되도록 조정하여, 아크릴 폴리머(1)를 얻었다. 배합비로부터 계산되는 Tg는 -22℃이다. 이 중합체의 중량 평균 분자량은 40만, 분산도는 3.8이었다. 중량 평균 분자량은, 겔 투과 크로마토그래피(Gel Permeation Chromatography : GPC)법에 의해 표준 폴리스티렌에 의한 검량선을 사용하여 측정하였다.
<아크릴 폴리머(2)>
아크릴산에틸을 43질량부, 아크릴산부틸을 15질량부, 메타크릴산글리시딜을 5질량부, 아크릴로니트릴을 37질량부로 한 것 이외에는, 아크릴 폴리머(1)와 마찬가지의 제작법에 의해 아크릴 폴리머(2)를 제작하였다. 배합비로부터 계산되는 Tg는 12℃이다. 이 중합체의 겔 투과 크로마토그래피에 의한 중량 평균 분자량은 70만, 분산도는 3.6이었다.
<아크릴 폴리머(3)>
아크릴산에틸을 43질량부, 아크릴산부틸을 15질량부, 메타크릴산글리시딜을 5질량부, 아크릴로니트릴을 36질량부로 하고, 변성 실리콘 오일 1질량부를 첨가한 것 이외는, 아크릴 폴리머(1)와 마찬가지의 제조법에 의해 아크릴 폴리머(3)를 제작하였다. 배합비로부터 계산되는 Tg는 12℃이다. 이 중합체의 겔 투과 크로마토그래피에 의한 중량 평균 분자량은 60만, 분산도는 4.0이었다.
<아크릴 폴리머(4)>
아크릴산에틸을 34질량부, 아크릴산부틸을 15질량부, 메타크릴산글리시딜을 2질량부, 아크릴로니트릴을 49질량부로 한 것 이외에는, 아크릴 폴리머(1)와 마찬가지의 제조법에 의해 아크릴 폴리머(4)를 제작하였다. 배합비로부터 계산되는 Tg는 21℃이다. 이 중합체의 겔 투과 크로마토그래피에 의한 중량 평균 분자량은 12만, 분산도는 2.3이었다.
(2) 접착제층의 제작
<접착제층(1)>
상기 아크릴 폴리머(1) 100질량부에 대하여, 크레졸 노볼락형 에폭시 수지(에폭시 당량 197, 분자량 1200, 연화점 70℃) 25질량부, 크실릴렌 노볼락 수지(수산기 당량 104, 연화점 80℃) 60질량부, 충전재로서 평균 입경 0.045㎛의 실리카 필러 20질량부를 첨가하여 열경화성의 접착제 조성물을 얻었다. 이 접착제 조성물을, 세퍼레이터를 이루는 PET 필름에 도포하고, 120℃에서 10분간 가열 건조하여, 건조 후의 두께 20㎛의 B 스테이지 상태의 도막을 형성하고, PET 필름/접착제층(1)/PET 필름의 적층체를 얻었다.
또한, PET 필름은 실리콘 이형 처리된 PET 필름(테이진 : 휴피렉스 S-314(상품명), 두께 25㎛)을 사용하였다.
<접착제층(2)>
상기 아크릴 폴리머(1) 대신에 아크릴 폴리머(2)를 사용한 것 이외는 접착제층(1)과 마찬가지의 방법에 의해, 접착제층(2)을 얻었다.
<접착제층(3)>
상기 아크릴 폴리머(1) 대신에 아크릴 폴리머(3)를 사용한 것 이외는 접착제층(1)과 마찬가지의 방법에 의헤, 접착제층(3)을 얻었다.
<접착제층(4)>
상기 아크릴 폴리머(1) 대신에 아크릴 폴리머(4)를 사용한 것 이외는 접착제층(1)과 마찬가지의 방법에 의해, 접착제층(4)을 얻었다.
<접착제층(5)>
접착제층(1)과 마찬가지의 접착제 조성물을, 세퍼레이터를 이루는 PET 필름에 도포하고, 120℃에서 6분간 가열 건조한 것 이외는 접착제층(1)과 마찬가지의 방법에 의해, 접착제층(5)을 얻었다.
(3) 점착제층 조성물의 제작
<점착제층 조성물(1)>
부틸아크릴레이트 65질량부, 2-히드록시에틸아크릴레이트 25질량부, 아크릴산 10질량부를 라디칼 중합시키고, 2-이소시아네이토에틸메타크릴레이트를 적하 반응시켜 합성한 중량 평균 분자량 80만의 아크릴 공중합체에, 경화제로서 폴리이소시아네이트 3질량부, 광중합 개시제로서 1-히드록시-시클로헥실-페닐-케톤 1질량부를 첨가하여 혼합하여, 점착제층 조성물(1)로 하였다.
<점착제층 조성물(2)>
아크릴산2-에틸헥실 77질량부, 2-히드록시프로필아크릴레이트 23질량부를 중합시킨 중량 평균 분자량 80만의 아크릴 공중합체에, 경화제로서 폴리이소시아네이트 3중량부를 첨가하여 혼합하여, 점착제층 조성물(2)로 하였다.
<점착제층 조성물(3)>
아크릴산2-에틸헥실 77질량부, 2-히드록시프로필아크릴레이트 23질량부를 중합시킨 중량 평균 분자량 80만의 아크릴 공중합체에, 첨가제로서 변성 실리콘 오일 3질량부, 경화제로서 폴리이소시아네이트 3중량부를 첨가하여 혼합하여, 점착제층 조성물(3)로 하였다.
(4) 다이싱 테이프의 제작
<다이싱 테이프(1)>
제작한 점착제층 조성물(1)을 건조 막 두께가 10㎛로 되도록 세퍼레이터를 이루는 PET 필름에 도포하고, 120℃에서 3분간 건조하였다. 이 PET 필름에 도공한 점착제층 조성물을, 기재 필름인 두께 100㎛의 폴리프로필렌-엘라스토머(PP:HSBR=80:20의 엘라스토머) 수지 필름 상에 전사시킴으로써 다이싱 테이프(1)를 제작하였다. 또한, 폴리프로필렌(PP)은 닛본 폴리켐 가부시끼가이샤제의 노바텍 FG4(상품명)를 사용하고, 수소 첨가 스티렌부타디엔(HSBR)은 JSR 가부시끼가이샤제의 다이나론 1320P(상품명)를 사용하였다. 또한, PET 필름은 실리콘 이형 처리된 PET 필름(테이진 : 휴피렉스 S-314(상품명), 두께 25㎛)을 사용하였다.
<다이싱 테이프(2), (3)>
점착제층 조성물(1) 대신에, 점착제층 조성물(2)을 사용한 것 이외는 다이싱 테이프(1)와 마찬가지로 하여 다이싱 테이프(2)를 제작하였다. 또한, 점착제층 조성물(1) 대신에, 점착제층 조성물(3)을 사용한 것 이외는 다이싱 테이프(1)와 마찬가지로 하여 다이싱 테이프(3)를 제작하였다.
(5) 다이싱 테이프 일체형의 반도체 이면용 필름의 제작
<실시예 1>
이상과 같이 하여 얻어진 접착제층(1)과 50㎛ 두께의 SUS304제 금속박을 라미네이트 접합하여 적층체를 얻고, 또한 점착 필름(1)과 적층체를 적층체의 접착제층이 점착제층과 접하도록 접합하여, 기재 필름, 점착제층, 금속층, 접착제층, 세퍼레이터가 이 순서로 적층된 세퍼레이터가 구비된 반도체 이면용 필름을 얻었다. 이 반도체 이면용 필름을 실시예 1의 샘플로 하였다.
<실시예 2>
얻어진 상기 접착층(2)과 점착 필름(2)을 사용하여, 실시예 1과 마찬가지의 방법에 의해 실시예 2의 반도체 이면용 필름을 제작하였다.
<실시예 3>
얻어진 상기 접착층(3)과 점착 필름(2)을 사용하고, 금속층으로서 50㎛ 두께의 구리박을 사용하여, 실시예 1과 마찬가지의 방법에 의해 실시예 3의 반도체 이면용 필름을 제작하였다.
<비교예 1>
얻어진 상기 접착층(4)과 점착 필름(3)을 사용하여, 실시예 1과 마찬가지의 방법에 의해 비교예 1의 반도체 이면용 필름을 제작하였다.
<비교예 2>
얻어진 상기 접착층(1)과 점착 필름(1)을 사용하여, 접착층과 점착층이 접하도록 접합하여, 기재 필름, 점착제층, 접착제층, 세퍼레이터가 이 순서로 적층된 세퍼레이터가 구비된 반도체 이면용 필름을 얻었다. 이 반도체 이면용 필름을 비교예 2의 샘플로 하였다.
<비교예 3>
얻어진 상기 접착층(5)과 점착 필름(2)을 사용하고, 금속층으로서 50㎛ 두께의 구리박을 사용하여, 실시예 1과 마찬가지의 방법에 의해 비교예 3의 반도체 이면용 필름을 제작하였다.
실시예 1∼3 및 비교예 1∼3에 따른 반도체 이면용 필름에 대하여 이하의 측정, 평가를 행하였다. 그 결과를 표 1에 나타낸다.
(표면 자유 에너지)
상기 실시예, 비교예에 따른 반도체 이면용 필름의 접착제층에 있어서, 세퍼레이터로부터 박리한 면을 A면이라 하고, 금속층으로부터 박리한 면을 B면이라 하였다. 이들 A면 및 B면에 대한 물 및 디요오도메탄의 접촉각을 측정(액적 용량 : 물 2μL, 디요오도메탄 3μL, 판독 시간 : 적하 후 30초)하고, 측정에 의해 얻어진 물 및 디요오도메탄의 접촉각으로부터, 기하 평균법을 사용하여, 하기의 산출식에 의해 표면 자유 에너지를 산출하였다. 또한 비교예 2는 금속층이 없기 때문에 측정은 생략하였다.
[수학식 1]
Figure pct00005
(박리력)
각 실시예, 비교예에 따른 반도체 이면용 필름의 접착제층의 세퍼레이터를 박리하고, 25㎜ 폭의 직사각형으로 잘라내어, 기재 필름과 점착제층, 금속층, 접착제층이 이 순서로 적층된 시험편을 제작하였다. 접착제층의 표면에 형상 유지 테이프(세끼스이 가가꾸 고교사제, 상품명 : 포르테)를 2㎏의 롤러에 의해 접합하여 제작한 시험편을 가부시키가이샤 도요 세끼 세이사꾸쇼제의 스트로그래프(VE10)에 의해 「다이싱 테이프 및 금속층」과, 「접착제층 및 보강 테이프」의 각 적층체로 나누어 파지하고, 선 속도 300㎜/min으로 접착제층과 금속층 사이의 박리력을 측정하였다. 또한, 박리력의 단위는 [N/25㎜]이다. 또한 비교예 2는 금속층이 없기 때문에 측정은 생략하였다.
(흡수율)
각 실시예, 비교예에 따른 반도체 이면용 필름의 접착제층을 50×50㎜의 크기로 절단하여 샘플로 하고, 샘플을 진공 건조기 내에서, 120℃, 3시간 건조시키고, 데시케이터 내에서 방냉 후, 건조 질량을 측정하여 M1이라 한다. 샘플을 증류수에 실온에서 24시간 침지하고 나서 취출하고, 샘플 표면을 여과지로 닦아내고, 재빨리 칭량하여 M2라 한다. 흡수율을 다음 식(1)에 의해 산출하였다.
Figure pct00006
여기서, d는 필름의 밀도이다.
(포화 흡습률)
각 실시예, 비교예에 따른 반도체 이면용 필름의 접착제층을 직경 100㎜의 원형으로 절단하여 샘플로 하고, 샘플을 진공 건조기 내에서 120℃, 3시간 건조시키고, 데시케이터 내에서 방냉 후, 건조 질량을 측정하여 M1이라 한다. 샘플을 85℃, 85%RH의 항온 항습조 내에서 흡습하고 나서 취출하고, 재빨리 칭량하여 M2라 한다. 포화 흡습률을 다음 식(2)에 의해 산출하였다.
Figure pct00007
여기서, d는 필름의 밀도이다.
(잔존 휘발분)
각 실시예, 비교예에 따른 반도체 이면용 필름의 접착제층을 50×50㎜의 크기로 절단하여 샘플로 하고, 샘플의 초기의 질량을 측정하여 M1이라 하고, 샘플을 열풍 순환 항온조 내에서 200℃, 2시간 가열 후, 칭량하여 M2라 한다. 잔존 휘발분을 다음 식(3)에 의해 산출하였다.
Figure pct00008
(칩핑)
각 실시예, 비교예에 따른 반도체 이면용 필름의 세퍼레이터를 박리하고, 접착제층을 두께 50㎛의 실리콘 웨이퍼에 70℃에서 10초간 가열 접합한 후, 10㎜×10㎜의 칩으로 다이싱하였다. 다이싱한 칩을 취출하고, 칩의 결함을 계측하고, 결함의 크기가 10㎛ 이하인 것을 양품으로서 「○」, 결함의 크기가 10㎛ 초과인 것을 불량품으로서 「×」로 평가하였다.
(칩 휨량)
각 실시예, 비교예에 따른 반도체 이면용 필름의 세퍼레이터를 박리하고, 접착제층을 두께 50㎛의 실리콘 웨이퍼에 70℃에서 10초간 가열 접합한 후, 10㎜×10㎜의 칩으로 다이싱하고, 다이싱한 적층체를 유리판 상에 놓았다. 이때 칩이 유리판측으로 되도록 놓고, 적층체와 유리판의 거리의 최댓값을 측정하고, 칩 휨량으로 하였다.
(신뢰성(리플로우 시 크랙 발생 개수))
각 실시예, 비교예에 따른 반도체 이면용 필름의 세퍼레이터를 박리하고, 접착제층을 두께 200㎛의 실리콘 웨이퍼의 이면에 접착하고, 실리콘 웨이퍼의 표면에 상술한 접착제층(1)을 더 접합하고, 7.5㎜×7.5㎜로 다이싱한 후, 은 도금 처리된 리드 프레임 상에, 온도 160℃, 압력 0.1㎫, 시간 1초의 조건에서 마운트하였다. 또한, 밀봉재(KE-1000SV, 교세라 케미컬 가부시끼가이샤제, 상품명)로 몰드하여, 각 실시예 및 각 비교예에 대해 각 20개의 샘플을 제작하였다.
샘플을 85℃/60질량%RH의 항온 항습층에서 196시간 처리한 후, 샘플 표면의 최고 온도가 260℃에서 20초로 되도록 설정한 IR(적외선) 리플로우로에 샘플을 통과시키고, 실온 방치에 의해 냉각하는 처리를 3회 반복하였다. 각 실시예 및 각 비교예에 대하여, 상기와 같은 처리를 행한 20개의 샘플에 대하여 크랙의 유무를 관찰하고, 20개의 샘플 중의 크랙이 발생한 샘플의 개수를 나타냈다. 또한, 크랙의 유무를 관찰할 때에는, 초음파 탐사 장치(Scanning Acoustic Tomograph : SAT)를 사용하여 투과법에 의해 각 샘플을 관찰하고, 각 부재간에 박리가 보인 것은 모두 크랙으로 하였다.
Figure pct00009
표 1에 나타내는 바와 같이, 실시예 1∼3에 따른 반도체 이면용 필름은, 접착제층의 반도체 칩에 접착하는 측의 면(A면) 및 금속제층과 접착하는 측의 면(B면)에 있어서의 표면 자유 에너지가 모두 35mJ/㎡ 이상이고, B 스테이지에 있어서의 접착제층과 금속층의 박리력이 0.3N/25㎜ 이상이기 때문에, 칩핑, 칩 휨, 신뢰성(리플로우 시 크랙) 모두 양호한 결과로 되었다.
이에 반해, 비교예 1에 따른 반도체 이면용 필름은, 접착제층의 반도체 칩에 접착하는 측의 면(A면) 및 금속제층과 접착하는 측의 면(B면)에 있어서의 표면 자유 에너지가 35mJ/㎡ 미만이기 때문에, 리플로우 시 크랙이 발생하였다. 또한, 비교예 2에 따른 반도체 이면용 필름은, 금속층을 갖고 있지 않기 때문에, 칩에 휨이 발생하고, 이 휨에 기인하여 리플로우 시 크랙도 발생하였다. 비교예 3에 따른 반도체 이면용 필름은, B 스테이지에 있어서의 접착제층과 금속층의 박리력이 0.3N/25㎜ 미만이기 때문에, 다이싱 시에 반도체 웨이퍼나 반도체 칩과 접착층 사이 또는 접착제층과 금속층 사이에서 박리가 발생하여, 반도체 칩에 칩핑(결함)이 발생하고, 리플로우 시 크랙도 발생하였다.
10 : 반도체 이면용 필름
11 : 기재 필름
12 : 점착제층
13 : 다이싱 테이프
14 : 금속층
15 : 접착제층

Claims (6)

  1. 반도체 칩의 이면에 접합하기 위한 금속층과, 상기 금속층을 상기 반도체 칩의 이면에 접착하기 위한 접착제층을 갖고,
    상기 접착제층의 상기 반도체 칩에 접착하는 측의 면 및 상기 금속제층과 접착하는 측의 면에 있어서의 표면 자유 에너지가 모두 35mJ/㎡ 이상이고,
    B 스테이지에 있어서의 상기 접착제층과 상기 금속층의 박리력이 0.3N/25㎜ 이상인 것을
    특징으로 하는 반도체 보호용 필름.
  2. 제1항에 있어서,
    상기 접착제층의 흡수율이 1.5vol% 이하인 것을 특징으로 하는 반도체 보호용 필름.
  3. 제1항 또는 제2항에 있어서,
    상기 접착제층의 포화 흡습률이 1.0vol% 이하인 것을 특징으로 하는 반도체 보호용 필름.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 접착제층의 잔존 휘발분이 3.0wt% 이하인 것을 특징으로 하는 반도체 보호용 필름.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    기재 필름과 점착제층을 갖는 다이싱 테이프를 갖고,
    상기 점착제층 상에 상기 금속층이 형성되어 있는 것을 특징으로 하는 반도체 보호용 필름.
  6. 제5항에 있어서,
    상기 점착제층이, 방사선의 조사에 의해 점착력이 저하되는 방사선 경화형 점착제층인 것을 특징으로 하는 반도체 보호용 필름.
KR1020167035015A 2015-09-16 2016-06-17 반도체 이면용 필름 KR101870066B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015182394A JP6265954B2 (ja) 2015-09-16 2015-09-16 半導体裏面用フィルム
JPJP-P-2015-182394 2015-09-16
PCT/JP2016/068031 WO2017047183A1 (ja) 2015-09-16 2016-06-17 半導体裏面用フィルム

Publications (2)

Publication Number Publication Date
KR20170048251A true KR20170048251A (ko) 2017-05-08
KR101870066B1 KR101870066B1 (ko) 2018-06-22

Family

ID=58288622

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020167035015A KR101870066B1 (ko) 2015-09-16 2016-06-17 반도체 이면용 필름

Country Status (6)

Country Link
US (1) US20180190532A1 (ko)
JP (1) JP6265954B2 (ko)
KR (1) KR101870066B1 (ko)
CN (1) CN107078102A (ko)
TW (1) TWI614326B (ko)
WO (1) WO2017047183A1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11198273B2 (en) 2016-06-10 2021-12-14 Lg Hausys, Ltd. Sandwich panel and a manufacturing method thereof
KR102243566B1 (ko) 2016-06-10 2021-04-23 (주)엘지하우시스 성형체 및 그의 제조방법
US11225056B2 (en) 2016-06-10 2022-01-18 Lg Hausys, Ltd. Sandwich panel and a manufacturing method thereof
US20180114768A1 (en) * 2016-10-20 2018-04-26 Samsung Display Co., Ltd. Semiconductor chip, electronic device having the same and method of connecting semiconductor chip to electronic device
JP7191586B2 (ja) * 2018-08-17 2022-12-19 株式会社ディスコ ウエーハの一体化方法
JP2020098861A (ja) * 2018-12-18 2020-06-25 日東電工株式会社 接着フィルム、ダイシングテープ付き接着フィルム、および半導体装置製造方法
CN113261084A (zh) * 2018-12-28 2021-08-13 昭和电工材料株式会社 半导体装置的制造方法、膜状黏合剂及切割晶粒接合一体型膜
JP7112997B2 (ja) * 2019-10-30 2022-08-04 古河電気工業株式会社 電子デバイスパッケージ用テープ
CN115136294A (zh) * 2020-02-21 2022-09-30 琳得科株式会社 背面保护膜形成用复合体、第一层叠体的制造方法、第三层叠体的制造方法及带背面保护膜的半导体装置的制造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1167699A (ja) * 1997-08-13 1999-03-09 Texas Instr Japan Ltd 半導体装置の製造方法
JP2007158026A (ja) 2005-12-05 2007-06-21 Furukawa Electric Co Ltd:The チップ用保護膜形成用シート
JP2008166451A (ja) 2006-12-27 2008-07-17 Furukawa Electric Co Ltd:The チップ保護用フィルム
US20100109156A1 (en) * 2008-11-04 2010-05-06 Advanced Chip Engineering Technology Inc. Back side protective structure for a semiconductor package
JP2012033626A (ja) 2010-07-29 2012-02-16 Nitto Denko Corp フリップチップ型半導体裏面用フィルム及びその用途
WO2015076236A1 (ja) * 2013-11-19 2015-05-28 積水化学工業株式会社 半導体接合用接着フィルム

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100543428B1 (ko) * 1999-06-18 2006-01-20 히다치 가세고교 가부시끼가이샤 접착제, 접착부재, 접착부재를 구비한 반도체탑재용배선기판 및 이것을 사용한 반도체장치
JP2005327789A (ja) * 2004-05-12 2005-11-24 Sharp Corp ダイシング・ダイボンド兼用粘接着シートおよびこれを用いた半導体装置の製造方法
JP2008088411A (ja) * 2006-09-05 2008-04-17 Hitachi Chem Co Ltd 接着シート
KR20120080634A (ko) * 2009-11-13 2012-07-17 히다치 가세고교 가부시끼가이샤 반도체 장치, 반도체 장치의 제조 방법 및 접착제층 부착 반도체 웨이퍼
JP5385988B2 (ja) * 2010-08-23 2014-01-08 積水化学工業株式会社 接着シート及び半導体チップの実装方法
JP4865926B1 (ja) * 2011-06-24 2012-02-01 古河電気工業株式会社 ウェハ加工用テープ
WO2014080918A1 (ja) * 2012-11-20 2014-05-30 古河電気工業株式会社 半導体チップの製造方法およびそれに用いる薄膜研削用表面保護テープ
CN104388006A (zh) * 2014-12-11 2015-03-04 安徽明讯新材料科技股份有限公司 一种超轻剥离力防粘膜及其制备方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1167699A (ja) * 1997-08-13 1999-03-09 Texas Instr Japan Ltd 半導体装置の製造方法
JP2007158026A (ja) 2005-12-05 2007-06-21 Furukawa Electric Co Ltd:The チップ用保護膜形成用シート
JP2008166451A (ja) 2006-12-27 2008-07-17 Furukawa Electric Co Ltd:The チップ保護用フィルム
US20100109156A1 (en) * 2008-11-04 2010-05-06 Advanced Chip Engineering Technology Inc. Back side protective structure for a semiconductor package
JP2012033626A (ja) 2010-07-29 2012-02-16 Nitto Denko Corp フリップチップ型半導体裏面用フィルム及びその用途
WO2015076236A1 (ja) * 2013-11-19 2015-05-28 積水化学工業株式会社 半導体接合用接着フィルム

Also Published As

Publication number Publication date
JP6265954B2 (ja) 2018-01-24
TWI614326B (zh) 2018-02-11
WO2017047183A1 (ja) 2017-03-23
JP2017059648A (ja) 2017-03-23
KR101870066B1 (ko) 2018-06-22
US20180190532A1 (en) 2018-07-05
CN107078102A (zh) 2017-08-18
TW201712089A (zh) 2017-04-01

Similar Documents

Publication Publication Date Title
KR101870066B1 (ko) 반도체 이면용 필름
KR101492629B1 (ko) 점접착제 조성물, 점접착 시트 및 반도체장치의 제조방법
KR101807807B1 (ko) 반도체 접착용 수지 조성물 및 반도체용 접착 필름
JP4939574B2 (ja) 熱硬化型ダイボンドフィルム
TWI689570B (zh) 黏晶薄膜、附有切割片之黏晶薄膜、半導體裝置、及半導體裝置之製造方法
WO2007094418A1 (ja) 半導体装置の製造方法
KR20180127361A (ko) 전자 디바이스 패키지용 테이프
JP4536660B2 (ja) ダイシング・ダイボンド用粘接着シートおよび半導体装置の製造方法
KR101847526B1 (ko) 반도체용 접착제 조성물, 반도체용 접착 시트 및 반도체 장치의 제조 방법
KR101178712B1 (ko) 반도체 제조용 접착제 조성물 및 필름
JP4865926B1 (ja) ウェハ加工用テープ
TWI692519B (zh) 電子零件保護膜、電子零件保護構件、電子零件的製造方法及封裝的製造方法
US8247503B2 (en) Adhesive composition and adhesive sheet
JP6348981B2 (ja) 半導体接着用樹脂組成物、接着フィルム、ダイシングダイボンディングフィルムおよび半導体装置
JP5219302B2 (ja) 熱硬化型ダイボンドフィルム、ダイシング・ダイボンドフィルム、及び、半導体装置
JP5414256B2 (ja) 接着剤組成物、接着シートおよび半導体装置の製造方法
KR20120061610A (ko) 반도체용 접착제 조성물 및 이를 이용한 반도체용 접착 필름
JP5456712B2 (ja) 熱硬化型ダイボンドフィルム
KR20180097445A (ko) 반도체 가공용 테이프
WO2011155406A1 (ja) 熱硬化型ダイボンドフィルム
JP5500787B2 (ja) 接着剤組成物、接着シートおよび半導体装置の製造方法
KR101602025B1 (ko) 점착 필름 및 반도체 웨이퍼 가공용 테이프
JP5877858B2 (ja) 接着剤組成物、接着シートおよび半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right