KR20170048068A - 칩 검사 소자 - Google Patents

칩 검사 소자 Download PDF

Info

Publication number
KR20170048068A
KR20170048068A KR1020150148968A KR20150148968A KR20170048068A KR 20170048068 A KR20170048068 A KR 20170048068A KR 1020150148968 A KR1020150148968 A KR 1020150148968A KR 20150148968 A KR20150148968 A KR 20150148968A KR 20170048068 A KR20170048068 A KR 20170048068A
Authority
KR
South Korea
Prior art keywords
metal paste
chip
ball
pressure
thermosetting resin
Prior art date
Application number
KR1020150148968A
Other languages
English (en)
Other versions
KR102432196B1 (ko
Inventor
이승원
이정현
이진우
조희진
박종욱
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020150148968A priority Critical patent/KR102432196B1/ko
Publication of KR20170048068A publication Critical patent/KR20170048068A/ko
Application granted granted Critical
Publication of KR102432196B1 publication Critical patent/KR102432196B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2601—Apparatus or methods therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R3/00—Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips
    • G01R31/048—
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Die Bonding (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

본 발명은 불균일한 압력에 의한 불량(파손 등) 칩을 용이하고 신속하게 확인할 수 있는 칩 검사 소자에 관한 것으로서, 본 발명의 실시 예에 따른 칩 검사 소자는, 공동(cavity)을 갖는 볼 형태의 수지층과, 상기 공동에 채워지고, 안료로 착색된 열경화수지를 포함할 수 있다.

Description

칩 검사 소자{CHIP INSPECTION DEVICE}
본 발명은 회로 기판상의 칩의 불량 여부를 검사하는 칩 검사 소자에 관한 것이다.
일반적으로, 회로 기판상에는 다수의 칩이 배치될 수 있으며, 그 다수의 칩은 온도 및 압력에 의해 회로 기판에 형성될 수 있다. 그러나, 다수의 칩은 압력이 불균일하면 파손(불량)될 수 있다.
본 발명의 목적은, 불균일한 압력에 의한 불량(파손 등) 칩을 용이하고 신속하게 확인할 수 있는 칩 검사 소자를 제공하는 데 있다.
본 발명의 실시 예에 따른 칩 검사 소자는, 볼 형태의 수지층과, 상기 수지층의 내부에 채워지고, 안료로 착색된 열경화수지를 포함할 수 있다.
본 발명의 실시 예에 있어서, 상기 볼 형태의 수지층은 상기 착색된 열경화수지를 밀봉하도록 구성될 수 있다.
본 발명의 실시 예에 있어서, 상기 볼 형태의 수지층은 상기 나노 금속 페이스트를 소결하는 압력이 기준값을 초과할 때 상기 안료로 착색된 열경화수지를 상기 나노 금속 페이스트 밖으로 배출할 수 있다.
본 발명의 실시 예에 있어서, 상기 볼 형태의 수지층은 폴리프로필렌(PP) 또는 폴리이미드(PI)로 이루어질 수 있다.
본 발명의 실시 예에 있어서, 상기 볼 형태의 수지층의 두께는, 상기 압력이 상기 기준값을 초과할 때 상기 안료로 착색된 열경화수지가 상기 나노 금속 페이스트 밖으로 배출되도록 5~15um로 이루어질 수 있다.
본 발명의 실시 예에 있어서, 상기 볼 형태의 수지층의 직경은 30~50um일 수 있다.
본 발명의 실시 예에 있어서, 상기 기준값은 5~15Mpa일 수 있다.
본 발명의 실시 예에 있어서, 상기 열경화수지는 액상의 실리콘 또는 실리콘 오일일 수 있다.
본 발명의 실시 예에 있어서, 상기 볼 형태의 수지층을 포함하는 상기 나노 금속 페이스트가 100 vol%(volume percent)라고 가정할 때, 상기 수지층은 5~20 vol%이고, 상기 나노 금속 페이스트는 95~80 vol%일 수 있다.
본 발명의 실시 예에 있어서, 상기 나노 금속 페이스트를 소결하기 위한 온도 및 압력은 각각 200~260℃ 및 5~15Mpa일 수 있다.
본 발명의 실시예에 따른 칩 검사 소자를 통해, 사용자는 회로 기판상에 칩들을 부착하기 위해 온도 및 압력을 이용하여 나노 금속 페이스트를 소결할 때 그 칩들에 가해지는 과도한 압력에 의한 칩 불량(파손 등) 여부를 직관적으로 확인할 수 있다.
도 1은 본 발명의 실시예에 따른 칩 검사 소자가 적용된 회로 기판을 나타낸 예시도 이다.
도 2는 본 발명의 실시예에 따른 칩 검사 소자에 온도 및 압력을 가하는 예를 나타낸 도이다.
도 3은 본 발명의 실시예에 따른 칩 검사 소자로 불량 칩을 확인하는 방법을 나타낸 예시도이다.
도 4는 본 발명의 실시예에 따른 칩 검사 소자를 나타낸 구성도이다.
이하, 첨부된 도면을 참조하여 본 명세서에 개시된 실시 예를 상세히 설명하되, 동일하거나 유사한 구성요소에는 동일한 도면 부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. 또한, 본 명세서에 개시된 실시 예를 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 명세서에 개시된 실시 예의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다. 또한, 첨부된 도면은 본 명세서에 개시된 실시 예를 쉽게 이해할 수 있도록 하기 위한 것일 뿐, 첨부된 도면에 의해 본 명세서에 개시된 기술적 사상이 제한되지 않으며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
최근 전기자동차용 고출력 파워 모듈(Power Module)의 방열 특성 확보가 중요해 지고 있다. 이를 위해 파워 모듈의 방열면적을 넓히고 고방열의 나노 페이스트 소재를 사용한다. 상기 나노 페이스트를 사용하여 칩을 회로 기판(예를 들면, 파워 모듈 등)에 부착하기 위해서는 온도와 압력이 동시에 가해지는 소결 공정이 필요하다. 일반적인 파워 모듈은 한 개의 모듈에 12개 이상의 칩(Power IC)이 사용되며, 12개 이상의 칩에 온도와 압력을 동시에 가하게 된다. 이 경우 여러 개의 칩에 고른 압력이 가해져야 하며, 일부 칩에만 과도한 압력이 가해질 경우 칩의 불량 및 신뢰성 감소 등이 발생하게 된다. 한 개의 칩 불량만으로도 파워 모듈 전체의 불량으로 이어지므로 소결 공정에서 각 칩에 균일한 압력을 가해야 한다.
예를 들면, 전기자동차, 에어컨, 에너지 스토리지 시스템 등에서 사용되는 고출력의 파워 모듈은 높은 열이 발생하여 고방열 시스템이 필요하다. 특히 파워 칩과 보드를 접합하기 위해 나노 금속 페이스트를 사용할 경우 기존의 은 에폭시 페이스트나 솔더 보다 5에서 100배의 방열 특성을 갖게 된다. 나노 금속 페이스트는 온도와 압력을 동시에 가하는 소결 공법으로 접합을 진행한다, 이 경우 필요 이상의 높은 압력이 가해질 경우 파워 칩이 파괴되어 특성 불량이 발생하거나 신뢰성을 저하하게 된다.
이하에서는, 파워 모듈(Power Module) 등과 같은 회로 기판상에 칩들을 부착하기 위해 온도 및 압력을 이용하여 나노 금속 페이스트를 소결할 때 그 칩들에 가해지는 과도한 압력에 의한 칩 불량(파손 등) 여부를 직관적으로 확인할 수 있는 칩 검사 소자를 도 1 내지 도 4를 참조하여 설명한다. 본 발명의 실시예에 따른 칩 검사 소자는 일정 이상의 압력을 받을 경우 칩 검사 소자 내부의 특정 색상을 갖는 열경화성 수지가 외부로 흘러나감으로써 외부에서 과도한 압력이 가해진 위치를 확인하여 소결 공정의 적정성 및 불량 칩을 직관적으로 확인할 수 있다.
도 1은 본 발명의 실시예에 따른 칩 검사 소자가 적용된 회로 기판(예를 들면, 파워 칩 마운트)을 나타낸 예시도 이다.
도 1에 도시한 바와 같이, 회로 기판(예를 들면, 파워 칩 마운트)(10)은, 보드(Board)(13)와, 상기 보드(Board)(13) 상에 형성된 페이스트(예를 들면, 나노 금속 페이스트)(12)와, 온도 및 압력에 의해 페이스트(예를 들면, 나노 금속 페이스트)(12)에 부착(연결)되는 칩(11)을 포함할 수 있다. 본 발명의 실시예에 따른 칩 검사 소자는 상기 페이스트(예를 들면, 나노 금속 페이스트)(12) 내부에 일정하게 분포되거나, 페이스트(예를 들면, 나노 금속 페이스트)(12)와 함께 혼합될 수 있다.
도 2는 본 발명의 실시예에 따른 칩 검사 소자에 온도 및 압력을 가하는 예를 나타낸 도이다.
도 2에 도시한 바와 같이, 본 발명의 실시예에 따른 칩 검사 소자(100)는 상기 페이스트(예를 들면, 나노 금속 페이스트)(12) 내부에 골고루 분포되고, 온도 및 압력이 일정하면 상기 페이스트(예를 들면, 나노 금속 페이스트)(12)가 소결되면서 칩(11)이 상기 페이스트(예를 들면, 나노 금속 페이스트)(12)에 부착(연결)된다.
도 3은 본 발명의 실시예에 따른 칩 검사 소자로 불량 칩을 확인하는 방법을 나타낸 예시도이다.
도 3에 도시한 바와 같이, 온도 및 압력에 의해 상기 페이스트(예를 들면, 나노 금속 페이스트)(12)가 소결되는 과정에서 칩(11) 불량을 유발하는 과도 압력이 발생하면, 그 과도한 압력이 발생한 지점에 위치한 칩 검사 소자가 파손되어 그 파손된 칩 검사 소자 내부에 채워진 안료로 착색된 액상의 열경화수지가 상기 페이스트(예를 들면, 나노 금속 페이스트)(12) 밖으로 배출된다. 따라서, 검사자는 상기 페이스트(예를 들면, 나노 금속 페이스트)(12) 밖으로 배출된 열경화수지(안료로 착색된 액상의 열경화수지)(3-1)를 확인함으로써 상기 페이스트(예를 들면, 나노 금속 페이스트)(12)에 부착된 칩이 불량임을 직관적으로 확인할 수 있다.
도 4는 본 발명의 실시예에 따른 칩 검사 소자를 나타낸 구성도이다.
도 4에 도시한 바와 같이, 본 발명의 실시예에 따른 칩 검사 소자(100)는,
공동(cavity)(내부 빈 공간)을 갖는 볼 형태(볼 모양)의 수지층(110)과, 상기 공동에 채워지고, 안료로 착색된 열경화수지(또는 열경화성 수지로 만든 잉크)(120)를 포함한다. 상기 안료로 착색된 열경화수지(120)는 상기 볼 형태(볼 모양)의 수지층(110)의 내부에 채워진다.
상기 볼 형태의 수지층(110)은 상기 착색된 열경화수지를 밀봉하도록 구성된다. 상기 안료는 검사자가 확인 가능한 다양한 타입의 색상(예를 들면, 빨강, 파랑 등)을 갖는 안료일 수 있다. 상기 공동(cavity)을 갖는 볼 타입의 수지층(110)은 일정 압력 이상에서 파괴되고, 그 내부의 안료로 착색된 열경화수지(120)가 상기 페이스트(예를 들면, 나노 금속 페이스트)(12)의 미세 공간(기공)을 통해 밖으로 배출되고, 그 배출된 안료로 착색된 열경화수지(120)를 확인함으로써 검사자는 압력의 적절함과 동시에 불량 칩을 직관적으로 확인할 수 있다.
상기 공동(cavity)을 갖는 볼 형태의 수지층(110)은 폴리프로필렌(PP), 폴리이미드(PI) 등으로 이루어질 수 있으며, 그 두께는 상기 과도한 압력(칩 파손 압력) 이상에서 파괴되도록 5~15um의 두께로 형성될 수 있다. 상기 볼 형태의 수지층(110)의 직경은 30~50um일 수 있다. 상기 과도한 압력(칩 파손 압력)은 10~30Mpa일 수 있다.
상기 안료로 착색된 열경화수지(120)는 상기 안료를 포함하는 액상의 실리콘(또는 실리콘오일(silicone oil))일 수 있다. 예를 들면, 상기 공동(cavity)을 갖는 볼 형태의 수지층(110)이 상기 과도한 압력에 의해 파손되면 그 내부에 채워진 액상의 실리콘이 상기 나노 금속 페이스트(12) 내의 미세 공간(기공)을 통해 상기 나노 금속 페이스트(12) 밖으로 흘러나가게 된다. 즉, 본 발명은 과도한 압력이 칩에 가해지면 상기 공동(cavity)을 갖는 볼 형태의 수지층(110)이 파손되면서 그 내부에 채워진 액상의 실리콘 유출에 의해 칩에 가해지는 압력의 적절성 및 칩 불량 여부를 확인할 수 있다.
상기 과도한 압력(예를 들면, 5~15Mpa를 초과하는 압력)에 의해 상기 칩 검사 소자(100)가 파손될 수 있도록, 상기 칩 검사 소자(100)(공동을 갖는 볼 형태의 수지층(110)의 vol%(volume percent와 동일함)을 포함하는 나노 금속 페이스트(12)가 100 vol%(volume percent)라고 가정할 때 상기 칩 검사 소자(100)는 5~20 vol%(volume percent)이고, 나노 금속 페이스트(12)는 95~80 vol%(volume percent)일 수 있다.
본 발명은 나노 금속 페이스트(12)를 고압(5~15Mpa), 고온(200~260℃)으로 소결한 후 칩 불량 여부를 확인하기 위해, 고온(200~260℃)에서 1~2분 이상 경화되지 않는 특성을 갖는 액상의 실리콘을 상기 열경화수지(120)로서 사용한다. 또한, 본 발명은 고압(5~15Mpa), 고온(200~260℃)의 소결 공정에서 칩 불량 여부를 확인하기 위해, 고온(200~260℃)에서 1~2분 이상 경화되지 않는 특성을 갖는 폴리프로필렌(PP), 폴리이미드(PI)를 상기 수지층(110)의 재료로서 사용한다. 반면, 열가소성이나 저온 열경화성 수지의 경우 일반적으로 150℃ 이상에서는 열에 의한 분해가 발생하게 되며 유동성 확보가 불가능하다.
또한, 나노 금속 페이스트(12)는 온도와 압력에 의해 그 나노 금속 페이스트(12) 내의 나노 금속의 표면이 녹아서 이웃한 나노 금속 표면과 금속적(화학적)으로 결합을 이룬다.
상기 칩 검사 소자(100)는 상기 온도와 압력에 의해 연화되면서 상기 볼 형태(원형)의 수지층(110)이 그 압력에 의해 원 형태에서 타원 형태로 변하게 된다. 이때, 일정 이상의 압력이 상기 볼 형태(원 형태)의 수지층(110)에 더 가해지면 상기 타원 형태가 극단적으로 평면화되면서 상기 볼 형태(원형)의 수지층(110)이 파손되고, 그 파손된 볼 형태(원형)의 수지층(110) 내부의 열경화수지(120)가 유출된다.
상기 볼 형태(원형)의 수지층(110) 내부에서 유출된 열경화수지(120)는 상기 나노 금속 페이스트(12) 내의 나노 금속들 사이의 기공을 통해(모세관 현상 발생) 상기 나노 금속 페이스트(12) 밖으로 빠르게 퍼져나간다.
상기 나노 금속 페이스트(12)가 소결되는 중에는 상기 나노 금속들이 얇은 금속 액상으로 연결되고, 상기 볼 형태(원형)의 수지층(110)으로부터 유출되는 열경화수지(120)가 흐르면서 상기 나노 금속들이 외부로 밀릴 수도 있다. 상기 나노 금속 페이스트(12)가 소결이 완료될 경우 나노 금속은 고체 상태로 되어 열경화수지(120)의 흐름에 영향을 받지 않는다.
이상에서 살펴본 것과 같이, 본 발명의 실시예에 따른 칩 검사 소자를 통해, 사용자(검사자)는 회로 기판상에 칩들을 부착하기 위해 온도 및 압력을 이용하여 나노 금속 페이스트를 소결할 때 그 칩들에 가해지는 과도한 압력에 의한 칩 불량(파손 등) 여부를 직관적으로 확인할 수 있다.
상기의 상세한 설명은 모든 면에서 제한적으로 해석되어서는 아니되고 예시적인 것으로 고려되어야 한다. 본 발명의 범위는 첨부된 청구항의 합리적 해석에 의해 결정되어야 하고, 본 발명의 등가적 범위 내에서의 모든 변경은 본 발명의 범위에 포함된다.

Claims (10)

  1. 회로 기판에 형성된 나노 금속 페이스트를 소결함으로써 상기 나노 금속 페이스트에 부착되는 칩을 검사하는 칩 검사 소자에 있어서, 상기 칩 검사 소자는,
    상기 나노 금속 페이스트 내에 분포되는 볼 형태의 수지층과;
    상기 수지층의 내부에 채워지고, 안료로 착색된 열경화수지를 포함하는 것을 특징으로 하는 칩 검사 소자.
  2. 제1항에 있어서, 상기 볼 형태의 수지층은,
    상기 착색된 열경화수지를 밀봉하도록 구성된 것을 특징으로 하는 칩 검사 소자.
  3. 제1항에 있어서, 상기 볼 형태의 수지층은,
    상기 나노 금속 페이스트를 소결하는 압력이 기준값을 초과할 때 상기 안료로 착색된 열경화수지를 상기 나노 금속 페이스트 밖으로 배출하는 것을 특징으로 하는 칩 검사 소자.
  4. 제1항에 있어서, 상기 볼 형태의 수지층은,
    폴리프로필렌(PP) 또는 폴리이미드(PI)로 이루어진 것을 특징으로 하는 칩 검사 소자.
  5. 제3항에 있어서, 상기 볼 형태의 수지층의 두께는,
    상기 압력이 상기 기준값을 초과할 때 상기 안료로 착색된 열경화수지가 상기 나노 금속 페이스트 밖으로 배출되도록 5~15um로 이루어지는 것을 특징으로 하는 칩 검사 소자.
  6. 제1항에 있어서, 상기 볼 형태의 수지층의 직경은,
    30~50um인 것을 특징으로 하는 칩 검사 소자.
  7. 제5항에 있어서, 상기 기준값은 5~15Mpa인 것을 특징으로 하는 칩 검사 소자.
  8. 제1항에 있어서, 상기 열경화수지는,
    액상의 실리콘 또는 실리콘 오일인 것을 특징으로 하는 칩 검사 소자.
  9. 제1항에 있어서, 상기 볼 형태의 수지층을 포함하는 상기 나노 금속 페이스트가 100 vol%(volume percent)라고 가정할 때, 상기 수지층은 5~20 vol%이고, 상기 나노 금속 페이스트는 95~80 vol%인 것을 특징으로 하는 칩 검사 소자.
  10. 제1항에 있어서,
    상기 나노 금속 페이스트를 소결하기 위한 온도 및 압력은 각각 200~260℃ 및 5~15Mpa인 것을 특징으로 하는 칩 검사 소자.
KR1020150148968A 2015-10-26 2015-10-26 칩 검사 소자 KR102432196B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150148968A KR102432196B1 (ko) 2015-10-26 2015-10-26 칩 검사 소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150148968A KR102432196B1 (ko) 2015-10-26 2015-10-26 칩 검사 소자

Publications (2)

Publication Number Publication Date
KR20170048068A true KR20170048068A (ko) 2017-05-08
KR102432196B1 KR102432196B1 (ko) 2022-08-12

Family

ID=60164047

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150148968A KR102432196B1 (ko) 2015-10-26 2015-10-26 칩 검사 소자

Country Status (1)

Country Link
KR (1) KR102432196B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020088146A (ja) * 2018-11-26 2020-06-04 トヨタ自動車株式会社 回路基板の製造方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03236297A (ja) * 1990-02-13 1991-10-22 Sharp Corp チップ部品の取付装置
JPH09279044A (ja) * 1996-04-11 1997-10-28 Asahi Chem Ind Co Ltd 表面外観の優れたシリコーンオイル含有着色樹脂成形品及びその製法
JPH11307154A (ja) * 1998-04-16 1999-11-05 Fujikura Ltd 異方導電性材料
JP2000000986A (ja) * 1998-04-15 2000-01-07 Asahi Optical Co Ltd 感圧感熱記録型画像印刷装置
JP2000241498A (ja) * 1999-02-18 2000-09-08 Jsr Corp 半導体素子接続装置、半導体素子検査装置および検査方法
JP2000292484A (ja) * 1999-04-12 2000-10-20 Jsr Corp 半導体素子接続装置、半導体素子検査装置および検査方法
KR20030050333A (ko) * 2001-12-18 2003-06-25 태크뱅크 주식회사 전자 패키징 시간 단축용 엠디씨
KR20050026327A (ko) * 2003-09-09 2005-03-15 조인셋 주식회사 도전성 실리콘 파우더와 그 제조방법 및 이를 적용한 이방도전성 필름 및 도전성 페이스트
JP2006054109A (ja) * 2004-08-12 2006-02-23 Seiko Instruments Inc 異方性導電膜及びそれを用いた表示装置、並びに、表示装置の検査方法及び検査装置
JP2014179419A (ja) * 2013-03-14 2014-09-25 Alpha- Design Kk 電子部品の接合方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03236297A (ja) * 1990-02-13 1991-10-22 Sharp Corp チップ部品の取付装置
JPH09279044A (ja) * 1996-04-11 1997-10-28 Asahi Chem Ind Co Ltd 表面外観の優れたシリコーンオイル含有着色樹脂成形品及びその製法
JP2000000986A (ja) * 1998-04-15 2000-01-07 Asahi Optical Co Ltd 感圧感熱記録型画像印刷装置
JPH11307154A (ja) * 1998-04-16 1999-11-05 Fujikura Ltd 異方導電性材料
JP2000241498A (ja) * 1999-02-18 2000-09-08 Jsr Corp 半導体素子接続装置、半導体素子検査装置および検査方法
JP2000292484A (ja) * 1999-04-12 2000-10-20 Jsr Corp 半導体素子接続装置、半導体素子検査装置および検査方法
KR20030050333A (ko) * 2001-12-18 2003-06-25 태크뱅크 주식회사 전자 패키징 시간 단축용 엠디씨
KR20050026327A (ko) * 2003-09-09 2005-03-15 조인셋 주식회사 도전성 실리콘 파우더와 그 제조방법 및 이를 적용한 이방도전성 필름 및 도전성 페이스트
JP2006054109A (ja) * 2004-08-12 2006-02-23 Seiko Instruments Inc 異方性導電膜及びそれを用いた表示装置、並びに、表示装置の検査方法及び検査装置
JP2014179419A (ja) * 2013-03-14 2014-09-25 Alpha- Design Kk 電子部品の接合方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020088146A (ja) * 2018-11-26 2020-06-04 トヨタ自動車株式会社 回路基板の製造方法

Also Published As

Publication number Publication date
KR102432196B1 (ko) 2022-08-12

Similar Documents

Publication Publication Date Title
US8896111B2 (en) Semiconductor device and method for manufacturing the same
JP4375564B2 (ja) 封止樹脂組成物、封止樹脂組成物で封止された電子部品装置及び半導体素子のリペア方法
Tung et al. Assembly Challenges for 75x75mm Large Body FCBGA with Emerging High Thermal Interface Material (TIM)
WO2019153230A1 (zh) 一种具有高稳定性粘结层的半导体装置及其制备方法
KR20170048068A (ko) 칩 검사 소자
Lall et al. Low temperature solder interconnection of surface mount devices with additively printed pads on flexible substrate
JP2014027095A (ja) 電子装置およびその製造方法
WO2017122306A1 (ja) 放熱板構造体、半導体装置および放熱板構造体の製造方法
CN201490179U (zh) 电路板结构
JP2009021465A (ja) 半導体装置実装構造体およびその製造方法ならびに半導体装置の剥離方法
Nassiet et al. Electrical and electronics
JP2017163115A (ja) 半導体装置及びその製造方法
Benson et al. TPolymer Adhesives and Encapsulants for
DE102015205051A1 (de) Elektronikmodul mit Alphastrahlenschutz für eine Getriebesteuereinheit sowie Getriebesteuereinheit
JP2011039023A (ja) 基板のテスト方法
JP5464949B2 (ja) 保護膜の形成方法および実装構造体、ならびに実装構造体のリペア方法
KR102254026B1 (ko) 반도체 패키지의 제조 방법
CN102378484A (zh) 提高焊点可靠性方法、印刷电路板、封装器件及封装模块
CN107546221B (zh) 一种远程荧光led器件及其制备方法
Ishikawa et al. Technology of packaging by Liquid Mold-Underfill (MUF) material for advanced mobile devices
Lv et al. Reliability study of the solder joints in CCGA package during thermal test
KR102104725B1 (ko) 도전입자를 함유하는 폴리머 단일층 필름, 상기 폴리머 단일층 필름의 제조 방법 및 상기 폴리머 단일층 필름을 사용한 반도체 패키지 시험용 소켓 인터포저 접속 방법
Yukimaru et al. Encapsulation processes and materials for advanced package
JP2002340933A (ja) 半導体装置の検査治具およびその製造方法
JP7403422B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant