CN102378484A - 提高焊点可靠性方法、印刷电路板、封装器件及封装模块 - Google Patents

提高焊点可靠性方法、印刷电路板、封装器件及封装模块 Download PDF

Info

Publication number
CN102378484A
CN102378484A CN2010102542976A CN201010254297A CN102378484A CN 102378484 A CN102378484 A CN 102378484A CN 2010102542976 A CN2010102542976 A CN 2010102542976A CN 201010254297 A CN201010254297 A CN 201010254297A CN 102378484 A CN102378484 A CN 102378484A
Authority
CN
China
Prior art keywords
pad
array
circuit board
printed circuit
pcb
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010102542976A
Other languages
English (en)
Other versions
CN102378484B (zh
Inventor
石嘉祷
陈纪明
约翰·基彭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Astec International Ltd
Original Assignee
Astec International Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Astec International Ltd filed Critical Astec International Ltd
Priority to CN201010254297.6A priority Critical patent/CN102378484B/zh
Publication of CN102378484A publication Critical patent/CN102378484A/zh
Application granted granted Critical
Publication of CN102378484B publication Critical patent/CN102378484B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

本发明公开了一种提高栅格阵列封装模块的焊点可靠性的方法,该方法包括:制备印刷电路板上与至少一个栅格阵列封装器件触点相对应的至少一个焊盘,将至少一个栅格阵列封装器件焊接到印刷电路板上的相对应的至少一个焊盘,其特征在于,焊盘中的至少一个被替换为焊盘阵列,焊盘阵列的总面积与被替换前的所述焊盘的面积相等。通过将较大面积的焊盘变换为较小面积的焊盘阵列,能够延长焊点的使用寿命,提高焊点的可靠性。

Description

提高焊点可靠性方法、印刷电路板、封装器件及封装模块
技术领域
本发明通常涉及提高封装器件在印刷电路板上的焊点的可靠性的技术,更具体地涉及用于提高栅格阵列(LGA)封装模块中的焊点可靠性的方法、印刷电路板、栅格阵列封装器件及封装模块。
背景技术
LGA封装实际上是PGA(插针网格阵列)封装的改良。和PGA封装相比,LGA将底部的所有引脚去掉,转而变成了平面上的大量触点(触盘)。LGA封装器件可以直接上锡装在印刷电路板(PCB)上,也可以通过LGA插座将LGA封装与PCB连接。在采用这样的连接方式后,LGA封装器件与PCB之间的距离显著缩短,使得LGA封装的电气性能更优于PGA。与其他封装模块相比,LGA封装同时具有焊盘布局灵活、散热性能好、I/O数较多、信号质量高等的优点。因此,在高密组装需求的推动下,LGA封装的应用越来越广,需求量越来越大。然而在应用中,LGA出现焊接问题需要拆离重新预置锡返修,因此保证LGA焊接的一次通过率,即提高LGA焊点的可靠性非常重要。
焊点的可靠性会受到多种因素的影响,如材料的特性(PCB基板,元件等)和设计结构。与具有标准焊点互联的简单结构的标准BGA和CSP封装不同,LGA封装模块可以包括各种元器件,如电阻、电容、电感、变压器,MLCC,IC等。因此LGA封装模块在设计结构方面更加复杂。通常使用较大面积的焊盘,以便获得具有低电阻和高导热性的高功率传输。然而,当焊盘面积较大时,其内部的应力会较大,这会影响到焊点的工作寿命。因此,需要提供一种方法,在保证高功率传输的同时延长焊点的使用寿命,提高焊点的可靠性。
发明内容
本发明针对LGA封装中由于热变形使得焊点承受较大应力从而导致焊点可靠性变差的问题,提供一种提高LGA封装模块焊点可靠性的方法、以及采用此方法制造的印刷电路板、LGA封装器件,以及LGA封装模块。
为此,本发明提供了一种提高栅格阵列封装模块的焊点可靠性的方法,该方法包括:制备印刷电路板上与至少一个栅格阵列封装器件触盘相对应的至少一个焊盘,将所述至少一个栅格阵列封装器件焊接到所述印刷电路板上的相对应的至少一个焊盘上,其特征在于,所述焊盘中的至少一个被替换为焊盘阵列,所述焊盘阵列的总面积与被替换前的所述焊盘的面积大致相等,所述触盘中的至少一个触盘对应于所述焊盘被替换为触盘阵列,所述触盘阵列的总面积与被替换前的所述触盘的面积大致相等。其中,焊盘阵列和触盘阵列均可以是N×M的阵列,其中,1<N≤9,1<M≤9,N与M是相等的或者不相等的整数。
进一步地,本发明提供一种采用上述方法制造的印刷电路板,所述印刷电路板包括基板和多个焊盘,其特征在于,所述多个焊盘中的至少一个焊盘被替换为焊盘阵列,所述焊盘阵列的总面积与被替换前的所述焊盘的面积大致相等。其中,焊盘阵列可以是N×M的阵列,其中,1<N≤9,1<M≤9,N与M是相等的或者不相等的整数。
进一步地,本发明提供一种采用上述方法制造的栅格阵列封装器件,所述栅格阵列封装器件包括本体与多个触盘,其特征在于,所述多个触盘中的至少一个触盘被替换为触盘阵列,所述触盘阵列的总面积与被替换前的所述触盘的面积大致相等。其中,触盘阵列可以是N×M的阵列,其中,1<N≤9,1<M≤9,N与M是相等的或者不相等的整数。
进一步地,本发明提供一种采用上述方法制造的栅格阵列封装模块,所述栅格阵列封装模块包括栅格阵列封装器件和印刷电路板,所述栅格阵列封装器件包括本体与多个触盘,所述印刷电路板包括基板和与所述多个触盘相对应的多个焊盘,其特征在于,所述多个焊盘中的至少一个焊盘被替换为焊盘阵列,所述焊盘阵列的总面积与被替换前的所述焊盘的面积大致相等,所述多个触盘中的至少一个触盘对应于所述至少一个焊盘被替换为触盘阵列,所述触盘阵列的总面积与被替换前的所述触盘的面积大致相等。其中,焊盘阵列和触盘阵列均可以是N×M的阵列,其中,1<N≤9,1<M≤9,N与M是相等的或者不相等的整数。
附图说明
图1是根据本发明的印刷电路板的示意图;
图2是根据本发明的栅格阵列封装器件的示意图;
图3是根据本发明的一个实施例的印刷电路板上的一个焊盘的示意图;
图4是根据本发明的一个实施例的印刷电路板上的一个焊盘的示意图;
图5是根据本发明的一个实施例的印刷电路板上的一个焊盘的示意图;
图6a是举例说明未使用本发明方法的印刷电路板上的多个焊盘的示意图;
图6b是根据本发明一个实施例的印刷电路板上的部分焊盘被替换后的示意图;
图7是根据本发明的提高栅格阵列封装模块的焊点可靠性的方法的框图。
具体实施方式
图1是根据本发明的印刷电路板的示意图。参考图1,本发明的印刷电路板100包括基板101和多个焊盘102,该多个焊盘102用于与LGA封装器件进行焊接以实现LGA封装器件与印刷电路板100的电连接。焊盘102可以通过化学蚀刻等方式形成。本图中示意性的描绘了三个焊盘102,但本领域的技术人员可以理解,根据具体的需要和设计,印刷电路板上焊盘的数量是可任意变化的,本实施例旨在对本发明的印刷电路板进行原理性的说明,并不是进行具体限定。焊盘102的材料一般为铜。
为了提高LGA封装中焊点的可靠性,延长焊点的寿命,本发明实施例可以根据需要将多个焊盘102中的至少一个焊盘划分为N×M的焊盘阵列,其中,N与M可以是相等的或者不相等的整数,优选的,1<N≤9。为了更加直观的理解本发明,图3、图4、图5举例说明了将一个焊盘替换为2×2、3×3、4×4焊盘阵列的情况。值得注意的是,图3至图5仅仅是示例性的说明本发明的基本原理,并不是对本发明实施例的穷举。
图3示出了将焊盘301替换为2×2的焊盘阵列301′,替换后的焊盘阵列301′所占的总面积与原先的焊盘301的面积大致相等。类似的,图4示出了将焊盘401替换为3×3的焊盘阵列401′,替换后的焊盘阵列401′所占的总面积与原先的焊盘401的面积相等。图5示出将焊盘501替换为5×5的焊盘阵列501′,替换后的焊盘阵列501′所占的总面积与原先的焊盘501的面积大致相等。
图2是根据本发明的栅格阵列封装器件的示意图。参考图2,本发明的栅格阵列封装器件200包括本体201和多个触盘202,该多个触盘202对应于印刷电路板100上的多个焊盘,用于与印刷电路板100的相应焊盘进行焊接以实现LGA封装器件与印刷电路板100的电连接。栅格阵列封装器件200上的多个触盘202的面积分别可以大致等于或者小于印刷电路板100上的相应多个焊盘102的面积。本发明的栅格阵列封装器件可以是电阻、电容、电感、集成电路IC元件、MLCC等。
为了达到本发明的技术效果,即,提高LGA封装中焊点的可靠性,延长焊点的寿命,本发明实施例将多个触盘202中的至少一个触盘划分为N×M的触盘阵列,其中,N与M可以是相等的或者不相等的整数,优选的,1<N,M≤9。与图3、图4、图5举例说明的将一个焊盘替换为2×2、3×3、4×4的焊盘阵列的情况相似,触盘也可以相应的被替换为2×2、3×3、4×4的触盘阵列,在此不再举例说明。
为了更加直观的说明本发明,图6a举例说明了未使用本发明方法的印刷电路板上的多个焊盘的示意图;图6b是根据本发明一个实施例的印刷电路板上的部分焊盘被替换后的示意图。将图6a与6b对比可以很清楚地看出原始印刷电路板中的部分焊盘601-606被分别替换成了焊盘阵列601′-606′。图中的焊盘阵列601′-606′采用了3×3的阵列。本领域技术人员可以理解的是图6a、6b仅仅是示例性的说明本发明的基本原理,并不是对本发明实施例的穷举。
图7是根据本发明的提高栅格阵列封装模块的焊点可靠性的方法的框图。参考图7,本发明提供了一种提高栅格阵列封装模块的焊点可靠性的方法。在步骤701中,制备印刷电路板上与至少一个栅格阵列封装器件的触盘相对应的至少一个焊盘,在步骤702将至少一个栅格阵列封装器件通过触盘焊接到印刷电路板上的相对应的至少一个焊盘。其中焊盘中的至少一个被替换为焊盘阵列,该焊盘阵列可以是N×M的阵列,其中,N与M可以是相等的或者不相等的整数,优选的,1<N≤9。并且替换后的焊盘阵列的总面积与被替换前的焊盘的面积大致相等。相应的,封装器件的触盘也被替换为N×M的阵列,其中,N与M可以是相等的或者不相等的整数,优选的,1<N≤9,以便于将封装器件通过触盘焊接到印刷电路板上对应的焊盘上,从而实现封装器件与印刷电路板的电连接。
由图7的上述方法可以制造出具有可靠焊点的栅格阵列封装模块(图中未示出)。该栅格阵列封装模块包括通过焊接层连接的栅格阵列封装器件和印刷电路板,栅格阵列封装器件包括本体与多个触盘,印刷电路板包括基板和与多个触盘相对应的多个焊盘,上述焊接层是由栅格阵列封装器件的多个触盘与印刷电路板的相对应的多个焊盘进行焊接而形成的,以实现LGA封装器件与印刷电路板的电连接。其中,栅格阵列封装器件的多个触盘中的至少一个触盘被替换为触盘阵列,该触盘阵列的总面积与被替换前的触盘的面积大致相等,印刷电路板上的与多个触盘相对应的多个焊盘中的至少一个焊盘被相对应的替换为焊盘阵列,该焊盘阵列的总面积与被替换前的所述焊盘的面积大致相等。上述焊盘阵列和触盘阵列均可以是N×M的阵列,其中,N与M可以是相等的或者不相等的整数,优选的,1<N≤9。
先前提供的对公开的实施例的描述,是为了使本领域的任何专业熟练技术人员能够制造或使用本发明。对这些实施例的不同修改,对于本领域专业技术人员将是显而易见的,本文中定义的一般原理可以应用到其它实施例,而不脱离本发明的精神和范围。因此,本发明不受本文示出的实施例局限,而是与本文公开的原理和新颖性特征的最宽广的范围相一致。

Claims (10)

1.一种提高栅格阵列封装模块的焊点可靠性的方法,该方法包括:制备印刷电路板上与至少一个栅格阵列封装器件的触盘相对应的至少一个焊盘,将所述至少一个栅格阵列封装器件焊接到所述印刷电路板上的相对应的至少一个焊盘,其特征在于,所述焊盘中的至少一个被替换为焊盘阵列,所述焊盘阵列的总面积与被替换前的所述焊盘的面积相等,所述触盘中的至少一个触盘对应于所述焊盘被替换为触盘阵列,所述触盘阵列的总面积与被替换前的所述触盘的面积相等。
2.如权利要求1所述的方法,其中,所述焊盘阵列是N×M的焊盘阵列,其中,1<N≤9,1<M≤9。
3.如权利要求2所述的方法,其中,N与M是相等的或者不相等的整数。
4.一种印刷电路板,所述印刷电路板包括基板和多个焊盘,其特征在于,所述多个焊盘中的至少一个焊盘被替换为焊盘阵列,所述焊盘阵列的总面积与被替换前的所述焊盘的面积相等。
5.如权利要求4所述的印刷电路板,其中,所述焊盘阵列是N×M的焊盘阵列,其中,1<N≤9,1<M≤9。
6.如权利要求5所述的印刷电路板,其中,N与M是相等的或者不相等的整数。
7.一种栅格阵列封装器件,所述栅格阵列封装器件包括本体与多个触盘,其特征在于,所述多个触盘中的至少一个触盘被替换为触盘阵列,所述触盘阵列的总面积与被替换前的所述触盘的面积相等。
8.如权利要求7所述的栅格阵列封装器件,其中,所述触盘阵列是N×M的阵列,其中,1<N≤9,1<M≤9。
9.如权利要求8所述的栅格阵列封装器件,其中,N与M是相等的或者不相等的整数。
10.一种栅格阵列封装模块,所述栅格阵列封装模块包括栅格阵列封装器件和印刷电路板,所述栅格阵列封装器件包括本体与多个触盘,所述印刷电路板包括基板和与所述多个触盘相对应的多个焊盘,其特征在于,所述多个焊盘中的至少一个焊盘被替换为焊盘阵列,所述焊盘阵列的总面积与被替换前的所述焊盘的面积相等,所述多个触盘中的至少一个触盘对应于所述至少一个焊盘被替换为触盘阵列,所述触盘阵列的总面积与被替换前的所述触盘的面积相等。
CN201010254297.6A 2010-08-13 2010-08-13 提高焊点可靠性方法、印刷电路板、封装器件及封装模块 Expired - Fee Related CN102378484B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201010254297.6A CN102378484B (zh) 2010-08-13 2010-08-13 提高焊点可靠性方法、印刷电路板、封装器件及封装模块

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201010254297.6A CN102378484B (zh) 2010-08-13 2010-08-13 提高焊点可靠性方法、印刷电路板、封装器件及封装模块

Publications (2)

Publication Number Publication Date
CN102378484A true CN102378484A (zh) 2012-03-14
CN102378484B CN102378484B (zh) 2017-02-08

Family

ID=45796180

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010254297.6A Expired - Fee Related CN102378484B (zh) 2010-08-13 2010-08-13 提高焊点可靠性方法、印刷电路板、封装器件及封装模块

Country Status (1)

Country Link
CN (1) CN102378484B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103763870A (zh) * 2014-01-02 2014-04-30 兰州空间技术物理研究所 用于减缓应力作用的焊盘图形设计方法
CN105357900A (zh) * 2015-12-03 2016-02-24 北京浩瀚深度信息技术股份有限公司 消除异形smd元器件回流焊接位移的pad设计方法
CN106851971A (zh) * 2015-10-22 2017-06-13 Zf腓德烈斯哈芬股份公司 电路板和带有电路板的装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005064274A (ja) * 2003-08-13 2005-03-10 Sony Corp プリント回路板及びプリント回路板の製造方法
CN101027949A (zh) * 2004-09-22 2007-08-29 株式会社村田制作所 配线基板和配线基板模块
CN101141855A (zh) * 2007-10-23 2008-03-12 福建星网锐捷网络有限公司 网板
JP2009054969A (ja) * 2007-08-29 2009-03-12 Shinko Electric Ind Co Ltd 配線基板及びその製造方法
CN201846528U (zh) * 2010-08-13 2011-05-25 雅达电子有限公司 具有可靠性焊点的印刷电路板、封装器件及封装模块

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005064274A (ja) * 2003-08-13 2005-03-10 Sony Corp プリント回路板及びプリント回路板の製造方法
CN101027949A (zh) * 2004-09-22 2007-08-29 株式会社村田制作所 配线基板和配线基板模块
JP2009054969A (ja) * 2007-08-29 2009-03-12 Shinko Electric Ind Co Ltd 配線基板及びその製造方法
CN101141855A (zh) * 2007-10-23 2008-03-12 福建星网锐捷网络有限公司 网板
CN201846528U (zh) * 2010-08-13 2011-05-25 雅达电子有限公司 具有可靠性焊点的印刷电路板、封装器件及封装模块

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103763870A (zh) * 2014-01-02 2014-04-30 兰州空间技术物理研究所 用于减缓应力作用的焊盘图形设计方法
CN106851971A (zh) * 2015-10-22 2017-06-13 Zf腓德烈斯哈芬股份公司 电路板和带有电路板的装置
CN105357900A (zh) * 2015-12-03 2016-02-24 北京浩瀚深度信息技术股份有限公司 消除异形smd元器件回流焊接位移的pad设计方法

Also Published As

Publication number Publication date
CN102378484B (zh) 2017-02-08

Similar Documents

Publication Publication Date Title
CN103219299B (zh) 集成电路封装组件及其形成方法
JP5851878B2 (ja) 半導体モジュールの製造方法
CN102301469A (zh) 具有焊球和管脚的集成电路附接结构
JP2014216650A (ja) 電気システム及びそのコアモジュール
US11881438B2 (en) First-level integration of second-level thermal interface material for integrated circuit assemblies
CN103915405A (zh) 半导体器件和制造半导体器件的方法
CN107197595B (zh) 一种印制电路板及其焊接设计
CN101179034A (zh) 无引脚扁平封装类密脚型器件的锡膏印刷钢网开口方法
CN102378484A (zh) 提高焊点可靠性方法、印刷电路板、封装器件及封装模块
CN102164453A (zh) 电路模块
CN201846528U (zh) 具有可靠性焊点的印刷电路板、封装器件及封装模块
CN101179035A (zh) 无引脚扁平封装类非密脚型器件的锡膏印刷钢网开口方法
KR101847162B1 (ko) 반도체 패키지 및 그 제조방법
CN100437990C (zh) 半导体元件封装构造与晶片接合至封装基板的方法
CN102044528A (zh) 层叠封装件及其制造方法
CN102194774A (zh) 散热型覆晶封装结构及其应用
JP4168331B2 (ja) 半導体装置及びその製造方法
CN212084994U (zh) 一种并联封装的器件组
JP2008140718A (ja) 基板接続構造および基板接続方法
CN108878391A (zh) 智能功率模块结构及其制造方法
JP2005123463A (ja) 半導体装置及びその製造方法、半導体装置モジュール、回路基板並びに電子機器
CN108702842A (zh) Pcb、封装结构、终端及pcb的加工方法
JP2004253544A (ja) 半導体装置の製造方法
CN201518316U (zh) 电子模块及其封装结构
US20120168937A1 (en) Flip chip package and method of manufacturing the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20170208

Termination date: 20210813

CF01 Termination of patent right due to non-payment of annual fee