KR20170046388A - 테스트 소켓의 제조 방법 및 반도체 패키지의 테스트 방법 - Google Patents

테스트 소켓의 제조 방법 및 반도체 패키지의 테스트 방법 Download PDF

Info

Publication number
KR20170046388A
KR20170046388A KR1020150146665A KR20150146665A KR20170046388A KR 20170046388 A KR20170046388 A KR 20170046388A KR 1020150146665 A KR1020150146665 A KR 1020150146665A KR 20150146665 A KR20150146665 A KR 20150146665A KR 20170046388 A KR20170046388 A KR 20170046388A
Authority
KR
South Korea
Prior art keywords
conductive
base material
conductive portion
test socket
test
Prior art date
Application number
KR1020150146665A
Other languages
English (en)
Other versions
KR102329801B1 (ko
Inventor
다이스케 야마다
민영기
송재호
신동언
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020150146665A priority Critical patent/KR102329801B1/ko
Priority to US15/259,352 priority patent/US10470315B2/en
Publication of KR20170046388A publication Critical patent/KR20170046388A/ko
Application granted granted Critical
Publication of KR102329801B1 publication Critical patent/KR102329801B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007Surface contacts, e.g. bumps
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/04Housings; Supporting members; Arrangements of terminals
    • G01R1/0408Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/04Housings; Supporting members; Arrangements of terminals
    • G01R1/0408Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433Sockets for IC's or transistors
    • G01R1/0441Details
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/04Housings; Supporting members; Arrangements of terminals
    • G01R1/0408Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433Sockets for IC's or transistors
    • G01R1/0441Details
    • G01R1/0466Details concerning contact pieces or mechanical details, e.g. hinges or cams; Shielding
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R3/00Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2855Environmental, reliability or burn-in testing
    • G01R31/286External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2863Contacting devices, e.g. sockets, burn-in boards or mounting fixtures
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092Dispersed materials, e.g. conductive pastes or inks
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/26Cleaning or polishing of the conductive pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09372Pads and lands
    • H05K2201/09481Via in pad; Pad over filled via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09745Recess in conductor, e.g. in pad or in metallic substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/0979Redundant conductors or connections, i.e. more than one current path between two points
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227Other objects, e.g. metallic pieces
    • H05K2201/10378Interposers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Measuring Leads Or Probes (AREA)
  • Environmental & Geological Engineering (AREA)

Abstract

본 발명의 일 실시예에 의한 테스트 소켓의 제조 방법은 베이스 물질 및 상기 베이스 물질 내에서 상기 베이스 물질의 두께 방향을 따라 연장하는 제1 도전부를 포함하는 테스트 소켓을 준비하는 단계, 상기 제1 도전부의 상부에 도전성 잉크를 프린팅하여 제2 도전부를 형성하는 단계를 포함한다.

Description

테스트 소켓의 제조 방법 및 반도체 패키지의 테스트 방법{Manufacturing method of test socket and test method for semiconductor package}
본 발명의 기술적 사상은 반도체 패키지를 테스트하는 테스트 소켓의 제조 방법 및 테스트 소켓의 제조 방법을 이용하여 제조된 테스트 소켓을 이용하여 반도체 패키지를 테스트하는 방법에 관한 것이다.
반도체 패키지를 테스트하기 위하여, 탄성을 가지는 절연 매트릭스와 상기 절연 매트릭스 내부에 둘러싸인 도전 물질을 포함하는 테스트 소켓을 사용하여 반도체 패키지와 테스트 장치 사이에 전기적 접속을 제공하는 방법이 사용되고 있다. 반도체 패키지는 계속해서 미세화됨에 따라, 미세화된 반도체 패키지를 테스트하기 위한 테스트 소켓의 제조 비용은 상승하고 테스트 소켓의 수명은 저하되는 문제가 있다.
본 발명의 기술적 사상이 해결하고자 하는 과제는 수명이 향상된 테스트 소켓 및 그 제조 방법을 제공하는 것이다.
본 발명의 기술적 사상이 해결하고자 하는 또 다른 과제는 상기 테스트 소켓을 이용한 반도체 패키지의 테스트 방법을 제공하는 것이다.
상술한 과제를 해결하기 위하여 본 발명의 일 실시예에 의한 테스트 소켓의 제조 방법은 베이스 물질 및 상기 베이스 물질 내에서 상기 베이스 물질의 두께 방향을 따라 연장하는 제1 도전부를 포함하는 테스트 소켓을 준비하는 단계, 및 상기 제1 도전부의 상부에 도전성 잉크를 프린팅하여 제2 도전부를 형성하는 단계를 포함한다.
본 발명의 일 실시예에 있어서, 상기 제1 도전부는 그 상부에 함몰부가 형성되며, 상기 제2 도전부를 형성하는 단계는 상기 함몰부를 상기 도전성 잉크로 채우는 것을 특징으로 한다.
본 발명의 일 실시예에 있어서, 상기 제2 도전부를 형성하는 단계 전에, 상기 제1 도전부의 상부를 클리닝하는 단계를 더 포함하는 것을 특징으로 한다.
본 발명의 일 실시예에 있어서, 상기 제2 도전부를 형성하는 단계는, 상기 제2 도전부의 상부에 오목부를 형성하는 단계를 포함하는 것을 특징으로 한다.
본 발명의 일 실시예에 있어서, 상기 제2 도전부를 형성하는 단계는, 상기 제2 도전부의 상부에 요철부를 형성하는 단계를 포함하는 것을 특징으로 한다.
본 발명의 일 실시예에 있어서, 상기 제2 도전부를 형성하는 단계는 3D 프린터에 의하여 수행되는 것을 특징으로 한다.
본 발명의 일 실시예에 있어서, 상기 제2 도전부를 형성하는 단계는, 상기 제2 도전부의 상면이 상기 베이스 물질의 상면보다 높은 높이 레벨을 가지도록 상기 제2 도전부를 형성하는 것을 특징으로 한다.
본 발명의 일 실시예에 있어서, 상기 베이스 물질은 절연성 탄성 물질을 포함하며, 상기 제1 도전부는 상기 베이스 물질의 두께 방향으로 도전성을 나타내도록 배열된 다수의 도전성 입자를 포함하는 것을 특징으로 한다.
본 발명의 일 실시예에 있어서, 상기 제1 도전부는 도전성 잉크를 프린팅하여 형성된 것을 특징으로 한다.
본 발명의 일 실시예에 있어서, 상기 제1 도전부는, 상기 베이스 물질의 상부에 구비된 상부 패드, 상기 베이스 물질의 하부에 구비된 하부 패드, 및 상기 상부 패드와 상기 하부 패드를 연결하는 도전성 와이어를 포함하는 것을 특징으로 한다.
본 발명의 일 실시예에 의한 반도체 패키지의 테스트 방법은 절연성 탄성 물질을 포함하는 베이스 물질 및 상기 베이스 물질 내에서 상기 베이스 물질의 두께 방향을 따라 연장하는 제1 도전부를 구비한 테스트 소켓을 준비하는 단계, 상기 제1 도전부의 상부에 도전성 잉크를 프린팅하여 제2 도전부를 형성하는 단계, 상기 테스트 소켓을 테스트 기판 상에 배치하는 단계, 및 일측에 접속 단자를 구비한 반도체 패키지를 상기 접속 단자가 상기 제2 도전부의 적어도 일부와 접촉되도록 상기 테스트 소켓 상에 배치하는 단계를 포함한다.
본 발명의 일 실시예에 있어서, 상기 제2 도전부는 상기 접속 단자와 상기 제1 도전부 사이에 배치되어, 상기 접속 단자와 상기 제1 도전부를 전기적으로 연결하는 것을 특징으로 한다.
본 발명의 일 실시예에 있어서, 상기 제2 도전부를 형성하는 단계 전에, 상기 제1 도전부의 상부를 클리닝하는 단계를 더 포함하는 것을 특징으로 한다.
본 발명의 일 실시예에 있어서, 상기 제2 도전부를 형성하는 단계는, 상기 제2 도전부가 접속 단자와 접하는 영역에 오목부를 형성하는 단계 및 상기 제2 도전부가 접속 단자와 접하는 영역에 요철부를 형성하는 단계 중 적어도 어느 하나를 포함하는 것을 특징으로 한다.
본 발명의 일 실시예에 있어서, 상기 오목부를 형성하는 단계 및 상기 요철부를 형성하는 단계는 3D 프린터에 의하여 수행되는 것을 특징으로 한다.
본 발명의 기술적 사상에 의한 테스트 소켓의 제조 방법은 프린팅 기술을 활용하여 수명이 향상된 테스트 소켓을 제공할 수 있으며, 또한 수명이 다한 테스트 소켓을 재활용함으로써 공정 비용을 절감할 수 있다.
도 1은 본 발명의 기술적 사상의 일 실시예에 따른 테스트 소켓의 평면도이다.
도 2는 도 1의 Ⅱ-Ⅱ′선에 따른 테스트 소켓의 단면도이다.
도 3은 본 발명의 기술적 사상의 일 실시예에 따른 테스트 소켓을 이용하여 반도체 패키지를 테스트하는 방법을 설명하기 위한 도면이다.
도 4 및 도 5는 본 발명의 기술적 사상의 일 실시예에 따른 테스트 소켓을 설명하기 위하여 도 2의 A 영역을 도시한 도면이다.
도 6a 내지 도 6c는 본 발명의 기술적 사상의 일 실시예에 따른 테스트 소켓의 제조 방법을 설명하기 위하여 도 2의 A 영역을 도시한 도면이다.
도 7은 본 발명의 기술적 사상의 일 실시예에 따른 테스트 소켓의 단면도이다.
도 8은 본 발명의 기술적 사상의 일 실시예에 따른 테스트 소켓의 단면도이다.
도 9은 본 발명의 기술적 사상의 일 실시예에 따른 테스트 소켓의 단면도이다.
이하, 첨부된 도면을 참조하여 본 발명의 구체적인 실시예를 상세히 설명하기로 한다. 본 발명의 실시예들은 당해 기술 분야에서 통상의 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위하여 제공되는 것이며, 하기 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 하기 실시예에 한정되는 것은 아니다. 오히려 이들 실시예들은 본 개시를 더욱 충실하고 완전하게 하고, 당업자에게 본 발명의 사상을 완전하게 전달하기 위하여 제공되는 것이다. 또한, 도면에서 각 층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장된 것이다.
명세서 전체에 걸쳐서, 하나의 구성요소가 다른 구성요소 "상에", 또는 "연결되어" 위치한다고 언급할 때는, 상술한 하나의 구성요소가 직접적으로 다른 구성요소 "상에", "연결되어" 접촉하거나, 그 사이에 개재되는 또 다른 구성요소들이 존재할 수 있다고 해석될 수 있다. 반면에, 하나의 구성요소가 다른 구성요소 "직접적으로 상에", 또는 "직접 연결되어" 위치한다고 언급할 때는, 그 사이에 개재되는 다른 구성요소들이 존재하지 않는다고 해석된다. 동일한 부호는 동일한 요소를 지칭한다. 본 명세서에서 사용된 바와 같이, 용어 "및/또는"은 해당 열거된 항목 중 어느 하나 및 하나 이상의 모든 조합을 포함한다.
본 명세서에서 제1, 제2등의 용어가 다양한 부재, 부품, 영역, 층들 및/또는 부분들을 설명하기 위하여 사용되지만, 이들 부재, 부품, 영역, 층들 및/또는 부분들은 이들 용어에 의해 한정되어서는 안됨은 자명하다. 이들 용어는 하나의 부재, 부품, 영역, 층 또는 부분을 다른 영역, 층 또는 부분과 구별하기 위하여만 사용된다. 따라서, 이하 상술할 제1부재, 부품, 영역, 층 또는 부분은 본 발명의 가르침으로부터 벗어나지 않고서도 제2부재, 부품, 영역, 층 또는 부분을 지칭할 수 있다.
또한, "상의" 또는 "위의" 및 "하의" 또는 "아래의"와 같은 상대적인 용어들은 도면들에서 도해되는 것처럼 다른 요소들에 대한 어떤 요소들의 관계를 기술하기 위해 여기에서 사용될 수 있다. 상대적 용어들은 도면들에서 묘사되는 방향에 추가하여 소자의 다른 방향들을 포함하는 것을 의도한다고 이해될 수 있다. 예를 들어, 도면들에서 하나의 구성요소가 뒤집어 진다면(turned over), 다른 요소들의 상부의 면 상에 존재하는 것으로 묘사되는 요소들은 상술한 다른 요소들의 하부의 면 상에 방향을 가지게 된다. 그러므로, 예로써 든 "상의"라는 용어는, 도면의 특정한 방향에 의존하여 "하의" 및 "상의" 방향 모두를 포함할 수 있다. 구성 요소가 다른 방향으로 향한다면(다른 방향에 대하여 90도 회전), 본 명세서에 사용되는 상대적인 설명들은 이에 따라 해석될 수 있다.
본 명세서에서 사용된 용어는 특정 실시예를 설명하기 위하여 사용되며, 본 발명을 제한하기 위한 것이 아니다. 본 명세서에서 사용된 바와 같이, 단수 형태는 문맥상 다른 경우를 분명히 지적하는 것이 아니라면, 복수의 형태를 포함할 수 있다. 또한, 본 명세서에서 사용되는 경우 "포함한다(comprise)" 및/또는 "포함하는(comprising)"은 언급한 형상들, 숫자, 단계, 동작, 부재, 요소 및/또는 이들 그룹의 존재를 특정하는 것이며, 하나 이상의 다른 형상, 숫자, 동작, 부재, 요소 및/또는 그룹들의 존재 또는 부가를 배제하는 것이 아니다.
이하, 본 발명의 실시예들은 본 발명의 이상적인 실시예들을 개략적으로 도시하는 도면들을 참조하여 설명한다. 도면들에 있어서, 예를 들면, 제조 기술 및/또는 공차(tolerance)에 따라, 도시된 형상의 변형들이 예상될 수 있다. 따라서, 본 발명 사상의 실시예는 본 명세서에 도시된 영역의 특정 형상에 제한된 것으로 해석되어서는 아니 되며, 예를 들면 제조상 초래되는 형상의 변화를 포함하여야 한다. 이하 실시예들은 하나 또는 복수개를 조합하여 구성할 수도 있다.
이하에서 설명하는 테스트 소켓은 다양한 구성을 가질 수 있고 여기서는 필요한 구성만을 예시적으로 제시하며, 본 발명 내용이 이에 한정되는 것은 아님을 밝혀둔다.
도 1은 본 발명의 기술적 사상의 일 실시예에 따른 테스트 소켓의 평면도이다. 도 2는 도 1의 Ⅱ-Ⅱ′선에 따른 테스트 소켓의 단면도이다. 도 3은 본 발명의 기술적 사상의 일 실시예에 따른 테스트 소켓을 이용하여 반도체 패키지를 테스트하는 방법을 설명하기 위한 도면이다.
도 1 내지 도 3를 참조하면, 테스트 소켓(100)은 반도체 패키지(310)를 테스트하기 위한 테스트 소켓일 수 있으며, 테스트 소켓(100)은 상기 반도체 패키지(310)와 테스트 기판(210) 사이에 배치되어 상기 반도체 패키지(310)와 테스트 기판(210) 간의 전기적 접속을 제공할 수 있다.
테스트 소켓(100)은 베이스 물질(110), 제1 도전부(120), 제2 도전부(130) 및 프레임부(150)를 포함할 수 있고, 복수개로 제공되는 제1 도전부(120)들과 제2 도전부(130)들은 상기 반도체 패키지(310)의 일측에 구비된 복수개의 접속 단자(320)에 대응하는 위치에 배열될 수 있다.
베이스 물질(110)은 복수개의 제1 도전부(120)들을 둘러싸도록 배치될 수 있다. 베이스 물질(110)에 대하여 베이스 물질(110)의 상부로부터 베이스 물질(110)의 두께를 약 10 내지 30% 감소시키는 접촉 압력이 가해질 수 있는데, 베이스 물질(110)은 상기 접촉 압력이 제거된 후에 베이스 물질(110)의 두께를 원래대로 복원시킬 수 있는 탄성을 갖는 물질을 포함할 수 있다.
예시적인 실시예들에 있어서, 베이스 물질(110)은 탄성을 갖는 절연 물질을 포함할 수 있다. 예를 들어, 베이스 물질(110)은 실리콘 러버(silicone rubber), 부타디엔계 러버, 아크릴레이트계 러버 등을 포함할 수 있다. 그러나, 베이스 물질(110)의 종류가 이에 한정되는 것은 아니다.
복수개의 제1 도전부(120)들은 상기 반도체 패키지(310)의 접속 단자(320)에 대응하는 위치에 배열될 수 있고, 베이스 물질(110)의 두께 방향을 따라 연장할 수 있다. 복수개의 제1 도전부(120)들은 베이스 물질(110)에 의해 둘러싸일 수 있고, 제1 도전부(120)의 상면은 베이스 물질(110)의 상면과 동일한 레벨 상에 위치할 수 있다.
도 2에 도시된 것과는 달리, 복수개의 제1 도전부(120)들이 베이스 물질(110)의 상부로 더 연장하여, 복수개의 제1 도전부(120)들 상면들이 베이스 물질(110)의 상면보다 높은 레벨 상에 위치할 수도 있다. 예를 들어, 베이스 물질(110)의 두께 방향, 즉 도 2의 Z 방향을 따른 복수개의 제1 도전부(120)들의 높이는 베이스 물질(110)의 Z 방향에 따른 두께보다 클 수 있다.
복수개의 제1 도전부(120)들 각각은 인접한 제1 도전부(120)와 소정의 간격을 두고 이격되어 배치될 수 있다. 상기 소정의 간격은 상기 반도체 패키지(310)의 접속 단자(320)들 사이의 간격과 실질적으로 동일할 수 있다. 상기 접속 단자(320)들 사이의 간격 및 접속 단자(320)의 폭의 합을 피치(pitch)라고 정의할 때, 복수개의 제1 도전부(120)들 각각은 상기 반도체 패키지(310)와 실질적으로 동일한 피치를 가질 수 있다. 따라서, 상기 반도체 패키지(310)의 상기 피치가 감소할수록 복수개의 제1 도전부(120)들 사이의 간격 역시 감소될 수 있다.
복수개의 제1 도전부(120)들 각각은 베이스 물질(110)의 두께 방향으로 배열되는 복수개의 도전성 입자(122)들을 포함할 수 있다. 복수개의 도전성 입자(122)들은 서로 연결되어 테스트 소켓(100)이 도 2의 Z 방향으로 전기 전도성을 가지도록 한다. 한편, 복수개로 구비되는 제1 도전부(120)들 각각이 베이스 물질(110)에 의해 서로 이격되어 있고, 상기 베이스 물질(110)은 절연 물질을 포함하므로, 테스트 소켓(100)은 일 방향, 예를 들어 도 2의 Z 방향만을 따라 전기 전도성을 가지는 전도 이방성(conductive anisotropy)을 나타낼 수 있다.
예시적인 실시예들에 있어서, 도전성 입자(122)는 니켈, 코발트, 철, 은, 금, 알루미늄, 백금, 티타늄, 팔라듐 및 로듐으로 구성된 군으로부터 선택된 적어도 하나의 물질을 포함할 수 있다. 그러나, 도전성 입자(122)의 물질이 이에 한정되는 것은 아니다.
예시적인 실시예들에 있어서, 도전성 입자(122)는 자성을 갖는 코어 입자 및 상기 코어 입자 표면 상에 형성된 전기 전도도가 높은 금속 물질을 포함하는 코팅층으로 구성될 수 있다. 예를 들어, 도전성 입자(122)는 니켈을 포함하는 코어 입자 및 상기 코어 입자 표면 상에 형성된 금을 포함하는 코팅층으로 구성될 수 있다. 한편, 상기 코팅층을 형성하기 위하여 예를 들면 화학도금 또는 전해도금 방법이 이용될 수 있으나, 상기 코팅층을 형성하기 위한 방법이 이에 한정되는 것은 아니다.
예시적인 실시예들에 있어서, 도전성 입자(122)는 정형 또는 비정형 입자일 수 있다. 도전성 입자(122)는 구형, 판상형, 타원형 등의 형상을 가질 수 있으나, 도전성 입자(122)의 형상이 이에 한정되는 것은 아니다. 여기서 판상형 입자는 그 형상이 판형(plate), 즉 넓적하고 두께가 얇은 판상인 것을 의미한다. 판상형 입자는 그 넓은 면의 형상이 원형, 타원형, 및 다각형 중의 적어도 어느 하나일 수 있지만, 이에 한정되지는 않는다. 판상형 입자는 구형의 입자를 압착하여 형성될 수 있으며, 그 경우 판상형 입자는 원형, 타원형 또는 불규칙한 형상으로 가공될 수 있다.
예시적인 실시예들에 있어서, 도전성 입자(122)는 약 10 내지 약 100 마이크로미터의 직경을 가질 수 있다. 그러나 도전성 입자(122)의 직경이 이에 한정되는 것은 아니다. 또한, 도전성 입자(122)가 판상형을 가질 경우, 도전성 입자(122)는 100 마이크로미터보다 더 큰 직경(또는 최대 길이)를 가질 수도 있다.
제2 도전부(130)는 복수개로 구비될 수 있으며, 복수개의 제1 도전부(120)들의 상부와 대응되는 위치에 형성될 수 있다. 제2 도전부(130)는 제1 도전부(120)의 상부의 적어도 일부를 덮도록 형성될 수 있다. 도 2에 도시된 것과 같이 제2 도전부(130)는 제1 도전부(120)의 상부를 완전히 덮을 수 있고, 또한 도 2에 도시된 것과 다르게 제2 도전부(130)는 제1 도전부(120)의 상부의 일부를 덮을 수 있다.
제2 도전부(130)는 그 상면의 높이 레벨이 베이스 물질(110)의 상면보다 높은 높이 레벨을 가지도록 형성될 수 있다. 반도체 패키지(310)의 접속 단자(320)가 상기 반도체 패키지(310) 하면으로부터 돌출되는 높이가 작을 경우에 베이스 물질(110) 상면보다 제2 도전부(130)의 상면이 더 높은 레벨 상에 위치함으로써, 상기 제2 도전부(130)와 상기 반도체 패키지(310)의 접속 단자(320) 사이의 전기적 접속을 용이하게 할 수 있다.
다만, 도 2에 도시된 것과 달리, 제1 도전부(120)가 베이스 물질(110)의 상면보다 낮은 레벨을 가지는 경우, 제2 도전부(130)의 상면은 베이스 물질(110)의 상면과 실질적으로 동일한 높이 레벨을 가지거나 또는 보다 낮은 높이 레벨을 가질 수 있다.
복수개로 제공되는 제2 도전부(130)들 각각은 인접한 제2 도전부(130)와 소정의 간격을 두고 이격되어 배치될 수 있다. 상기 소정의 간격은 상기 반도체 패키지(310)의 접속 단자(320)들 사이의 간격과 실질적으로 동일할 수 있다. 복수개의 제2 도전부(130)들 각각은 제1 도전부(120)와 실질적으로 동일한 피치를 가질 수 있다. 즉, 제2 도전부(130)의 피치는 상기 접속 단자(320)들 사이의 간격 및 접속 단자(320)의 폭의 합과 실질적으로 동일할 수 있다. 따라서, 상기 반도체 패키지(310)의 상기 피치가 감소할수록 복수개의 제2 도전부(130)들 사이의 간격 역시 감소될 수 있다.
도전성 입자(122)들이 제1 도전부(120)로부터 이탈되는 등으로 테스트 소켓(100)과 반도체 패키지(310)의 접속 단자(320)의 접촉성이 저하될 수 있는데, 제2 도전부(130)는 제1 도전부(120)의 상부에 도전성 물질을 리필(refill)하여 상기 접촉성을 개선할 수 있다. 또한 제2 도전부(130)는 반도체 패키지(310)의 접속 단자(320)와 테스트 소켓(100)간의 접촉 면적을 증가시켜 접촉 저항을 감소시킬 수 있다.
나아가, 제2 도전부(130)는 제1 도전부(120)와 접속 단자(320) 사이에 배치될 수 있으며, 제1 도전부(120)는 접속 단자(320)로부터 이격될 수 있다. 그에 따라 제2 도전부(130)는 제1 도전부(120)가 접속 단자(320)와 직접 접촉하면서 발생될 수 있는 손상을 방지할 수 있으며, 또한 제1 도전부(120)의 도전성 입자(122)들이 이탈되는 것을 방지할 수 있다.
제2 도전부(130)는 도전성 잉크를 제1 도전부(120)의 상부에 프린팅하는 방법으로 형성될 수 있다. 제2 도전부(130)는 3D 프린터, 잉크젯 프린터, 스크린 프린터 등과 같은 프린터를 이용하여 형성될 수 있다. 또한 제2 도전부(130)는 디스펜서(dispenser)를 이용하여 형성될 수 있다.
도전성 잉크는 은, 금, 백금, 팔라듐, 구리, 니켈 또는 이들의 조합 중 어느 하나를 포함하는 도전 물질과, 상기 도전 물질을 서로 연결하여 도전성을 갖게 하고 또한 도전성 잉크에 물리화학적인 안정성을 부여할 수 있는 바인더(binder)를 포함할 수 있다.
제2 도전부(130)에 포함된 도전 물질은 상기 제1 도전부(120)의 도전성 입자(122)와 동일한 물질을 포함할 수 있으며, 또는 서로 상이한 물질을 포함할 수 있다.
프레임부(150)는 베이스 물질(110)을 둘러싸도록 배치될 수 있다. 프레임부(150)는 테스트 소켓(100)과 테스트 소켓(100)의 하부로 제공되는 테스트 기판(210)을 결합시키기 위한 개구부들(152)을 포함할 수 있으며, 상기 개구부들(152)은 볼트와 같은 기계적 체결 수단을 수용할 수 있다. 다만, 프레임부(150)의 형상은 도 1에 도시된 형상에 한정되는 것은 아니며, 상기 반도체 패키지(310)의 형상 또는 상기 반도체 패키지(310)의 접속 단자(320)의 레이아웃, 또는 상기 테스트 소켓(100)이 장착되는 상기 테스트 기판(210)의 구성에 따라 다양한 형상을 가질 수 있다.
도 3을 참조하면, 반도체 패키지(310)의 테스트를 위하여, 테스트 소켓(100) 및 테스트 기판(210)이 제공된다. 테스트 소켓(100)은 반도체 패키지(310)와 테스트 기판(210) 사이에 배치되어, 상기 반도체 패키지(310)와 테스트 기판(210)을 전기적으로 연결할 수 있다.
상기 테스트 기판(210)은 테스트 소켓(100)의 하측으로 제공될 수 있으며, 테스트 소켓(100)의 복수개의 제1 도전부(120)들에 대응하는 위치에 배치되는 복수개의 테스트 단자(220)들을 포함할 수 있다. 테스트 단자(220)는 제1 도전부(120)의 하부와 접할 수 있다.
반도체 패키지(310)는 테스트 기판(210)과 반대되는 방향으로 테스트 소켓(100)과 연결될 수 있다. 반도체 패키지(310)는 일면에 배열된 복수개의 접속 단자(320)를 구비할 수 있다. 상기 접속 단자(320)는 예를 들어, 솔더 볼(solder ball)일 수 있다. 복수개의 제1 도전부(120)는 복수개의 접속 단자(320)와 대응되는 위치에 배열될 수 있다. 상기 반도체 패키지(310)는 BGA(ball grid array) 타입의 반도체 패키지(310)일 수 있으나, 상기 반도체 패키지(310)의 종류가 이에 한정되는 것은 아니다.
테스트가 수행되는 동안, 반도체 패키지(310)는 테스트 소켓(100)의 상부로 제공되어 테스트 소켓(100)에 일정한 압력을 가할 수 있다. 반도체 패키지(310)의 접속 단자(320)는 테스트 소켓(100)의 제2 도전부(130) 및/또는 제1 도전부(120)와 접촉하면서 서로 전기적으로 연결되며, 소정의 탄성을 가지는 베이스 물질(110)은 반도체 패키지(310)가 가하는 압력에 의하여 그 두께가 감소하게 된다.
반도체 패키지(310)에 대한 테스트가 수행되는 동안, 반도체 패키지(310)의 접속 단자(320)는 제2 도전부(130)와 제1 도전부(120)를 매개로 하여 테스트 기판(210)의 테스트 단자(220)와 전기적으로 접속될 수 있다. 테스트 기판(210)과 연결된 검사 시스템은 반도체 패키지(310)의 성능 및 전류흐름 등을 테스트하게 된다.
도 4 및 도 5는 본 발명의 기술적 사상의 일 실시예에 따른 테스트 소켓을 설명하기 위하여 도 2의 A 영역을 도시한 도면이다.
도 4를 참조하면, 제2 도전부(130)는 그 상부에 오목부(132)가 형성될 수 있다. 즉, 제2 도전부(130)의 상부에서, 중심부는 가장자리부보다 낮은 높이 레벨을 갖도록 형성될 수 있다. 예를 들어, 상기 오목부(132)는 상기 제2 도전부(130)와 마주하는 면에 볼록한 형상을 가지는 접속 단자(320)가 제2 도전부(130)와 접촉하는 면적을 증가시켜 접촉 저항을 낮추기 위하여 구비될 수 있다.
예시적인 실시예들에서, 상기 오목부(132)를 구비하는 제2 도전부(130)는 3D 프린터를 이용하여 형성될 수 있다. 3D 프린터를 이용함으로써, 상기 오목부(132)와 같은 입체적인 형상을 보다 정밀하게 형성할 수 있으며, 또한 제2 도전부(130)를 형성하는데 소요되는 공정 시간을 절감할 수 있다.
도 5를 참조하면, 제2 도전부(130)는 그 상부에 요철부(134)가 형성될 수 있다. 테스트가 수행되는 동안, 접속 단자(도 3의 320)는 요철 패턴과 접촉될 수 있으며, 요철부(134)는 접속 단자(320)와 제2 도전부(130)가 보다 안정적으로 접촉하도록 유도할 수 있다.
예시적인 실시예들에서, 요철부(134)를 구비하는 제2 도전부(130)는 3D 프린터를 이용하여 형성될 수 있다. 3D 프린터를 이용함으로써, 요철 패턴은 보다 정밀하고 신속하게 형성될 수 있다.
한편, 도 4 및 도 5를 참조하면, 제2 도전부(130)의 상부에는 오목부(132)와 요철부(134)가 함께 형성될 수 있다. 즉, 제2 도전부(130)의 상부는 그 중심부가 가장자리부보다 낮은 높이 레벨을 가지면서, 또한 요철 패턴이 형성될 수 있다.
도 6a 내지 도 6c는 본 발명의 기술적 사상의 일 실시예에 따른 테스트 소켓의 제조 방법을 설명하기 위하여 도 2의 A 영역을 도시한 도면이다.
도 6a를 참조하면, 1회 이상 테스트가 수행된 테스트 소켓이 제공될 수 있다. 수회에 걸친 테스트로 인하여 도전성 입자(122)들이 제1 도전부(120)로부터 이탈될 수 있으며, 그 결과 제1 도전부(120)의 상부는 중심부가 함몰된 형태를 가지는 함몰부(124)가 형성될 수 있다. 또한 상기 함몰부(124)가 형성된 표면에는 파티클, 또는 이물질 등이 누적된 손상 영역(126)이 형성될 수 있으며, 손상 영역(126)은 제1 도전부(120)의 전도도를 감소시키거나 제1 도전부(120)와 반도체 패키지의 접속 단자와의 전기적인 연결을 방해할 수 있다.
테스트 소켓을 사용하여 반도체 패키지를 테스트하는 과정에서, 상기 테스트 소켓과 상기 반도체 패키지 사이의 접촉 저항을 감소시키고 상기 테스트 소켓과 상기 반도체 패키지 사이의 충분한 전기적 접속을 제공하기 위하여, 상기 반도체 패키지로부터 테스트 소켓을 향하는 방향으로 베이스 물질(110)에 스트로크, 예를 들어 접촉 압력이 가해질 수 있다. 일반적으로 상기 스트로크는 베이스 물질(110) 두께의 약 10 내지 30% 범위의 압축을 유발할 수 있다. 상기 반도체 패키지의 테스트가 완료된 후 상기 스트로크는 제거되고, 베이스 물질(110)은 탄성력에 의해 원래의 두께로 회복될 수 있다. 그러나, 이와 같은 테스트가 반복 수행될 때, 상기 베이스 물질(110) 내에 일 방향으로 배열된 상기 도전성 입자(122)들이 상기 베이스 물질(110)과의 사이의 상대적으로 약한 결합 강도에 의해 베이스 물질(110)로부터 분리되어 이탈될 수 있다. 이탈된 상기 도전성 입자(122)들은 반도체 패키지의 접속 단자를 오염 또는 손상시킬 수 있다. 또한, 상기 도전성 입자(122)들이 이탈된 테스트 소켓은 저항이 증가하거나 도전성 입자(122)들의 연장 방향에 따른 전도도가 감소하여 테스트 소켓으로 기능하지 못할 수 있다.
도 6b를 참조하면, 제1 도전부(120) 상부에 형성된 손상 영역(126a)에 대하여 클리닝이 수행될 수 있다. 상기 클리닝은 수회의 테스트에 이용된 테스트 소켓에 대하여, 상기 테스트 소켓에 잔존하는 오염물을 제거하여 상기 테스트 소켓을 다시 사용하거나 또는 제2 도전부(도 6c의 130)를 리필하는 단계 이전에 오염물을 제거하기 위하여 수행될 수 있다.
테스트 소켓에 대한 클리닝은, 예를 들어, 흡착가능한 패드로 오염물을 흡착하여 제거하거나, 또는 레이저를 오염된 부분에 조사하여 오염물을 제거하는 방법을 통하여 수행될 수 있다. 다만, 테스트 소켓에 대한 클리닝 방법이 이에 한정되는 것은 아니다.
테스트 소켓에 대한 클리닝을 통하여 제1 도전부(120)의 상부에서 손상 영역(126a)이 도 6a에 비하여 줄어들게 된다. 즉, 이미 사용된 테스트 소켓을 클리닝하여 이물질 등으로 인하여 테스트 소켓의 도전성이 저하되는 것을 방지하며, 또한 제1 도전부(120)의 상부에 형성될 제2 도전부(도 6c의 130)와 제1 도전부(120)의 접합면에 이물질이 존재함으로 인한 테스트 소켓의 전도도 저하를 방지할 수 있다.
도 6c를 참조하면, 도전성 잉크를 프린팅하여 제2 도전부(130)를 제1 도전부(120)의 상부에 형성할 수 있다. 제2 도전부(130)는 제1 도전부(120)의 상부의 적어도 일부를 덮을 수 있다. 제2 도전부(130)는 반도체 패키지의 접속 단자와 제1 도전부(120) 사이에 배치되어, 상기 접속 단자와 제1 도전부(120)를 전기적으로 연결할 수 있다.
제2 도전부(130)는 베이스 물질(110)의 상면보다 낮은 높이 레벨을 가지는 함몰부(124)를 채울 수 있다. 제2 도전부(130)는 도 6c에서와 같이 주변의 베이스 물질(110)과 실질적으로 동일한 높이 레벨을 가지도록 형성될 수 있다.
또는 도 6c에 도시된 것과 달리, 제2 도전부(130)는 그 상면의 높이 레벨이 베이스 물질(110)의 상면보다 높은 높이 레벨을 가지도록 형성될 수 있으며, 반도체 패키지의 접속 단자가 상기 반도체 패키지의 하면으로부터 돌출되는 높이가 작을 경우 상기 접속 단자와 제2 도전부(130)의 전기적 접속을 용이하게 할 수 있다.
나아가, 제2 도전부(130)의 상면이 베이스 물질(110)의 상면의 높이 레벨보다 낮은 높이 레벨을 가지도록 형성될 수 있으며, 제2 도전부(130)는 상기 함몰부(124)의 표면을 덮으면서 상기 함몰부(124)의 표면 상에 실질적으로 동일한 두께를 가지는 막으로 형성될 수 있다.
예시적인 실시예들에서, 상기 제2 도전부(130)는 3D 프린터, 잉크젯 프린터, 스크린 프린터와 같은 프린터를 이용하여 도전성 잉크를 프린팅하는 방법에 의하여 형성될 수 있고, 또한 디스펜서(dispenser)를 이용하여 도전성 잉크를 디스펜싱하여 형성될 수 있다.
상기의 도 6a 내지 도 6c의 과정을 통하여, 도전성 입자(122)가 제1 도전부(120)로부터 이탈하는 등으로 수명을 다한 테스트 소켓을 재활용할 수 있다. 테스트 소켓이 고가의 소모품인 점을 고려할 때, 수명을 다한 테스트 소켓을 새로운 소켓으로 교체하는 대신 비교적 적은 비용이 드는 프린팅 방법을 활용하여 테스트 소켓을 재활용함으로써 공정 비용을 절감할 수 있다. 또한, 테스트 소켓에 대한 클리닝 과정과 제2 도전부(130)를 리필하는 과정은 반복적으로 실시될 수 있으며, 상기 과정을 통하여 재활용된 테스트 소켓을 다시 재활용할 수 있다.
도 7은 본 발명의 기술적 사상의 일 실시예에 따른 테스트 소켓의 단면도이다.
도 7을 참조하면, 테스트 소켓(100a)은 베이스 물질(110), 제1 도전부(161), 그리고 제2 도전부(162)를 포함할 수 있다. 도 2와 비교하여 실질적으로 동일한 구성요소에 대하여는 동일한 참조부호를 사용하여, 동일한 설명은 생략하거나 간단히 한다.
베이스 물질(110)은 테스트 소켓(100a)의 전체 외관을 형성할 수 있으며, 소정의 탄성을 가지는 재질로 제공될 수 있다. 베이스 물질(110)은 복수개로 제공되는 제1 도전부(161)를 둘러싸도록 배치될 수 있다.
복수개로 제공되는 제1 도전부(161)는 테스트가 수행될 반도체 패키지의 접속 단자에 대응하는 위치에 배열될 수 있으며, 베이스 물질(110)의 두께 방향을 따라 연장할 수 있다. 제1 도전부(161)의 높이 레벨은 주위의 베이스 물질(110)의 높이 레벨과 같거나 또는 보다 높을 수 있다.
또한, 제2 도전부(162)는 제1 도전부(161)의 상부와 대응하는 위치에 형성될 수 있다. 제1 도전부(161)와 제2 도전부(162)는 테스트 소켓(100a)의 하부로 제공되는 테스트 기판(210)의 테스트 단자(220)와 테스트 소켓(100a)의 상부로 제공되는 반도체 패키지의 접속 단자(도 3의 320) 사이에 전기적인 통로를 제공할 수 있다.
예시적인 실시예들에서, 제1 도전부(161) 및 제2 도전부(162)는 일체로 형성될 수 있으며, 제1 도전부(161) 및 제2 도전부(162)는 도전성 잉크를 테스트 소켓(100a) 하부에 배치되는 테스트 기판(210) 상에 직접 프린팅하는 방법으로 형성될 수 있다. 제1 도전부(161) 및 제2 도전부(162)를 프린팅하는 과정은 3D 프린터에 의하여 수행될 수 있다.
이때, 제1 도전부(161) 및 제2 도전부(162)를 형성하는데 이용되는 도전성 잉크는 소정의 탄성 및 점성을 가지는 금속 물질을 포함할 수 있다.
예시적인 실시예들에서, 상기 제2 도전부(162)는 수회의 테스트 동안 접촉성이 저하된 테스트 소켓(100a)을 재활용하기 위하여 형성될 수 있다. 즉, 수회의 테스트로 인하여 제1 도전부(161)의 상부가 함몰되거나 오염되는 등으로 제1 도전부(161)와 반도체 패키지의 접속 단자(320) 간의 접촉성이 저하된 경우, 도전성 잉크를 상기 제1 도전부(161)의 상부에 프린팅하여 제2 도전부(162)를 형성함으로써 테스트 소켓(100a)을 재활용할 수 있다. 제2 도전부(162)가 테스트 소켓을 재활용하기 위하여 리필되는 경우, 제2 도전부(162)는 제1 도전부(161)와 동일한 물질로 형성될 수 있고, 또한 이와 다르게 제2 도전부(162)는 제1 도전부(161)와 상이한 물질을 포함할 수 있다.
도 8은 본 발명의 기술적 사상의 일 실시예에 따른 테스트 소켓의 단면도이다.
도 8을 참조하면, 테스트 소켓(100b)은 베이스 물질(110), 제1 도전부(170), 그리고 제2 도전부(130)를 포함할 수 있다. 상기 테스트 소켓(100b)은 도전성 와이어(171)를 포함하는 와이어 테스트 소켓일 수 있다. 도 2와 비교하여 실질적으로 동일한 구성요소에 대하여는 동일한 참조부호를 사용하여, 동일한 설명은 생략하거나 간단히 한다.
베이스 물질(110)은 테스트 소켓(100b)의 전체 외관을 형성할 수 있으며, 소정의 탄성을 가지는 재질로 제공될 수 있다. 베이스 물질(110)은 복수개로 제공되는 제1 도전부(170)를 둘러싸도록 배치될 수 있다.
상기 제1 도전부(170)는 상부 패드(172), 하부 패드(173), 그리고 상기 상부 패드(172)와 하부 패드(173)를 전기적으로 연결하는 도전성 와이어(171)를 포함할 수 있다.
복수개의 상부 패드(172)는 베이스 물질(110)의 상부에 서로 이격되어 제공될 수 있으며, 테스트될 반도체 패키지의 접속 단자와 대응되는 위치에 배열될 수 있다. 또한 복수개의 하부 패드(173)는 베이스 물질(110)의 하부에 서로 이격되어 제공될 수 있으며, 테스트 기판의 테스트 단자와 대응되는 위치에 배열될 수 있다. 도전성 와이어(171)는 상부 패드(172)와 하부 패드(173)를 연결하여, 상기 상부 패드(172)와 상기 하부 패드(173) 사이를 전기적으로 연결할 수 있다.
제2 도전부(130)는 복수개의 상부 패드(172)와 대응되는 위치에 형성될 수 있고, 상부 패드(172)의 상부의 적어도 일부를 덮도록 형성될 수 있다. 제2 도전부(130)는 도전성 잉크를 상부 패드(172)의 상부에 프린팅하는 방법으로 형성될 수 있다. 제2 도전부(130)를 형성하기 위하여 3D 프린터, 잉크젯 프린터, 스크린 프린터 등이 이용될 수 있다.
제2 도전부(130)는 반도체 패키지의 접속 단자와 제1 도전부(170) 사이에 배치되어, 상기 접속 단자와 제1 도전부(170)를 전기적으로 연결할 수 있다. 제2 도전부(130)는 제1 도전부(170)가 상기 접속 단자와 직접 접촉하는 것을 방지함으로써, 상기 제1 도전부(170)의 상부가 함몰되거나 오염되는 것을 방지할 수 있다.
예시적인 실시예들에서, 상기 제2 도전부(130)는 수회의 테스트 동안 접촉성이 저하된 테스트 소켓(100b)을 재활용하기 위하여 형성될 수 있다. 즉, 수회의 테스트로 인하여 제1 도전부(170)의 상부가 함몰되거나 오염되는 등으로 제1 도전부(170)와 반도체 패키지의 접속 단자 간의 접촉성이 저하된 경우, 도전성 잉크를 프린팅하여 제2 도전부(130)를 제1 도전부(170)의 상부에 형성함으로써 테스트 소켓(100b)을 재활용할 수 있다.
도 9는 본 발명의 기술적 사상의 일 실시예에 따른 테스트 소켓(100c)의 단면도이다.
도 9을 참조하면, 테스트 소켓(100c)은 베이스 물질(110a), 제1 도전부(180), 그리고 제2 도전부(130)를 포함할 수 있다. 상기 테스트 소켓(100c)은 MEMS(Micro Electro Mechanical Systems) 기술을 이용하여 제조되는 MEMS 타입 테스트 소켓(100c)일 수 있다. 도 2와 비교하여 실질적으로 동일한 구성요소에 대하여는 동일한 참조부호를 사용하여, 동일한 설명은 생략하거나 간단히 한다.
베이스 물질(110a)은 세라믹, 강화 플라스틱, 유리, 복합 에폭시수지, 강화 고분자 화합물, 강화 아크릴수지, 강화 폴리에스터 등의 절연체를 재질로 하는 것일 수 있고, 절연피막으로 처리된 금속 재질도 될 수 있다. 또한, 상기 베이스 물질(110a)은 그 하부에 우레탄 폴리머, 폴리이미드, 에폭시, 테프론, 실리콘 러버(silicone rubber) 등의 각종 합성고무류 및 수지류로 제조된 버퍼(buffer)층이 형성된 것일 수 있다.
제1 도전부(180)는 상기 베이스 물질(110a) 상에 형성된 제 1 층(182) 및 상기 제 1 층(182) 상에 형성되는 제 2 층(181)을 포함할 수 있다. 제 1 층(182)은 실리콘 에피층을 포함할 수 있다. 제 2 층(181)은 도전성의 금속 재질로 형성될 수 있다. 도면에는 도시되지 않았으나, 상기 베이스 물질(110a)을 수직방향으로 관통하는 관통홀이 형성될 수 있으며, 상기 관통홀에 채워진 도전성 물질을 이용하여 상기 제 2 층(181)은 상기 테스트 소켓(100c)의 하부에 배치될 수 있는 테스트 기판의 테스트 단자와 전기적으로 연결될 수 있다.
상기 베이스 물질(110a)의 상부에는 소정의 깊이를 가지는 캐비티(183)가 복수개 형성될 수 있으며, 상기 제1 도전부(180)는 상기 캐비티(183)의 상측 일부를 덮도록 형성될 수 있다. 상기 제1 도전부(180)는 상하 유동이 가능하도록 제공될 수 있다. 도 9에 도시된 것과 같이 캐비티(183)는 비어있는 공간일 수 있으나, 이와 다르게 상기 캐비티(183)에는 폴리이미드, 에폭시, 테프론과 같은 각종 합성고무류 및 수지류, 또는 각종 스프링류를 포함하는 탄성 물질이 충진될 수 있다.
제2 도전부(130)는 상기 제 2 층(181)의 상부와 대응되는 위치에 형성될 수 있고, 제 2 층(181)의 상부의 적어도 일부를 덮도록 형성될 수 있다. 제2 도전부(130)는 도전성 잉크를 제 2 층(181)의 상부에 프린팅하는 방법으로 형성될 수 있다. 제2 도전부(130)의 형성에는 3D 프린터, 잉크젯 프린터, 스크린 프린터 등이 이용될 수 있다.
제2 도전부(130)는 반도체 패키지의 접속 단자와 제1 도전부(180) 사이에 배치되어, 상기 접속 단자와 제1 도전부(180)를 전기적으로 연결할 수 있다. 또한, 제2 도전부(130)는 제1 도전부(180)가 상기 접속 단자와 직접 접촉하는 것을 방지함으로써, 상기 제1 도전부(180)의 상부가 함몰되거나 오염되는 것을 방지할 수 있다.
예시적인 실시예들에서, 상기 제2 도전부(130)는 수회의 테스트 동안 접촉성이 저하된 테스트 소켓(100c)을 재활용하기 위하여 형성될 수 있다. 즉, 수회의 테스트로 인하여 제1 도전부(180)의 상부가 함몰되거나 오염되는 등으로 제1 도전부(180)와 반도체 패키지의 접속 단자 간의 접촉성이 저하된 경우, 도전성 잉크를 프린팅하여 제2 도전부(130)를 제1 도전부(180)의 상부에 형성함으로써 테스트 소켓(100c)을 재활용할 수 있다.
지금까지의 설명은 본 발명의 기술적 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다.
따라서, 본 발명에 개시된 실시예들은 본 발명의 기술적 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술적 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
100: 테스트 소켓 110: 베이스 물질
120: 제1 도전부 130: 제2 도전부
150: 프레임부 210: 테스트 기판
220: 테스트 단자 310: 반도체 패키지
320: 접속 단자

Claims (10)

  1. 베이스 물질 및 상기 베이스 물질 내에서 상기 베이스 물질의 두께 방향을 따라 연장하는 제1 도전부를 포함하는 테스트 소켓을 준비하는 단계; 및
    상기 제1 도전부의 상부에 도전성 잉크를 프린팅하여 제2 도전부를 형성하는 단계;를 포함하는 테스트 소켓의 제조 방법.
  2. 제 1 항에 있어서,
    상기 제1 도전부는 그 상부에 함몰부가 형성되며,
    상기 제2 도전부를 형성하는 단계는 상기 함몰부를 상기 도전성 잉크로 채우는 것을 특징으로 하는 테스트 소켓의 제조 방법.
  3. 제 2 항에 있어서,
    상기 제2 도전부를 형성하는 단계 전에,
    상기 제1 도전부의 상부를 클리닝하는 단계를 더 포함하는 것을 특징으로 하는 테스트 소켓의 제조 방법.
  4. 제 1 항에 있어서,
    상기 제2 도전부를 형성하는 단계는,
    상기 제2 도전부의 상부에 오목부를 형성하는 단계를 포함하는 것을 특징으로 하는 테스트 소켓의 제조 방법.
  5. 제 1 항에 있어서,
    상기 제2 도전부를 형성하는 단계는,
    상기 제2 도전부의 상부에 요철부를 형성하는 단계를 포함하는 것을 특징으로 하는 테스트 소켓의 제조 방법.
  6. 제 1 항에 있어서,
    상기 제2 도전부를 형성하는 단계는 3D 프린터에 의하여 수행되는 것을 특징으로 하는 테스트 소켓의 제조 방법.
  7. 제 1 항에 있어서,
    상기 제2 도전부를 형성하는 단계는,
    상기 제2 도전부의 상면이 상기 베이스 물질의 상면보다 높은 높이 레벨을 가지도록 상기 제2 도전부를 형성하는 것을 특징으로 하는 테스트 소켓의 제조 방법.
  8. 제 1 항에 있어서,
    상기 베이스 물질은 절연성 탄성 물질을 포함하며,
    상기 제1 도전부는 상기 베이스 물질의 두께 방향으로 도전성을 나타내도록 배열된 다수의 도전성 입자를 포함하는 것을 특징으로 하는 테스트 소켓의 제조 방법.
  9. 제 1 항에 있어서,
    상기 제1 도전부는 도전성 잉크를 프린팅하여 형성된 것을 특징으로 하는 테스트 소켓의 제조 방법.
  10. 절연성 탄성 물질을 포함하는 베이스 물질 및 상기 베이스 물질 내에서 상기 베이스 물질의 두께 방향을 따라 연장하는 제1 도전부를 구비한 테스트 소켓을 준비하는 단계;
    상기 제1 도전부의 상부에 도전성 잉크를 프린팅하여 제2 도전부를 형성하는 단계;
    상기 테스트 소켓을 테스트 기판 상에 배치하는 단계; 및
    일측에 접속 단자를 구비한 반도체 패키지를 상기 접속 단자가 상기 제2 도전부의 적어도 일부와 접촉되도록 상기 테스트 소켓 상에 배치하는 단계;를 포함하는 반도체 패키지의 테스트 방법.
KR1020150146665A 2015-10-21 2015-10-21 테스트 소켓의 제조 방법 및 반도체 패키지의 테스트 방법 KR102329801B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150146665A KR102329801B1 (ko) 2015-10-21 2015-10-21 테스트 소켓의 제조 방법 및 반도체 패키지의 테스트 방법
US15/259,352 US10470315B2 (en) 2015-10-21 2016-09-08 Manufacturing method of test socket and test method for semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150146665A KR102329801B1 (ko) 2015-10-21 2015-10-21 테스트 소켓의 제조 방법 및 반도체 패키지의 테스트 방법

Publications (2)

Publication Number Publication Date
KR20170046388A true KR20170046388A (ko) 2017-05-02
KR102329801B1 KR102329801B1 (ko) 2021-11-22

Family

ID=58559457

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150146665A KR102329801B1 (ko) 2015-10-21 2015-10-21 테스트 소켓의 제조 방법 및 반도체 패키지의 테스트 방법

Country Status (2)

Country Link
US (1) US10470315B2 (ko)
KR (1) KR102329801B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101967401B1 (ko) * 2017-12-29 2019-04-10 에스케이하이닉스 주식회사 테스트 소켓
KR102095353B1 (ko) * 2019-11-27 2020-03-31 주식회사 오킨스전자 테스트 러버 소켓용 탄성 보조 부재 및 이를 구비한 테스트 러버 소켓과, 그 제조방법
KR102204910B1 (ko) * 2019-11-26 2021-01-19 김규선 검사용 소켓

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109156080B (zh) * 2016-05-16 2021-10-08 株式会社村田制作所 陶瓷电子部件
IT201900014214A1 (it) * 2019-08-07 2021-02-07 Technoprobe Spa Metodo di fabbricazione di sonde di contatto per teste di misura di dispositivi elettronici e relativa sonda di contatto

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5925931A (en) * 1996-10-31 1999-07-20 Casio Computer Co., Ltd. Semiconductor device having interconnect lines and connection electrodes formed in groove portions of an insulating layer
US20020191406A1 (en) * 2001-05-10 2002-12-19 Fujitsu Limited Anisotropic conductive sheet, production process, contact structure, electronic device and inspection apparatus for operation test
US6574114B1 (en) * 2002-05-02 2003-06-03 3M Innovative Properties Company Low contact force, dual fraction particulate interconnect
JP2006269404A (ja) * 2005-02-22 2006-10-05 Fujitsu Ltd 電子部品用コンタクタ及びコンタクト方法
JP2011034978A (ja) * 2010-10-29 2011-02-17 Japan Aviation Electronics Industry Ltd Icソケット
KR101353481B1 (ko) * 2013-02-28 2014-01-20 주식회사 아이에스시 고밀도 도전부를 가지는 테스트용 소켓
KR101398180B1 (ko) * 2014-01-29 2014-05-30 김창열 반도체 디바이스 테스트 보드의 수리방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3427086B2 (ja) 2000-02-23 2003-07-14 Necエレクトロニクス株式会社 Icソケット
US7621044B2 (en) 2004-10-22 2009-11-24 Formfactor, Inc. Method of manufacturing a resilient contact
US20070007983A1 (en) 2005-01-06 2007-01-11 Salmon Peter C Semiconductor wafer tester
KR100952712B1 (ko) 2007-12-27 2010-04-13 주식회사 아이에스시테크놀러지 판형 도전입자를 포함한 실리콘 콘택터
WO2010008257A2 (ko) 2008-07-18 2010-01-21 Lee Jae Hak 스프링 조립체 및 그를 이용한 테스트 소켓
KR20130111066A (ko) 2012-03-30 2013-10-10 삼성전자주식회사 반도체 칩 패키지 테스트 소켓
KR101204941B1 (ko) 2012-04-27 2012-11-27 주식회사 아이에스시 전극지지부를 가지는 테스트용 소켓 및 그 테스트용 소켓의 제조방법
CN103345961A (zh) 2013-05-30 2013-10-09 南昌欧菲光科技有限公司 透明导电膜
CN103295671B (zh) 2013-05-30 2016-08-10 南昌欧菲光科技有限公司 透明导电膜

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5925931A (en) * 1996-10-31 1999-07-20 Casio Computer Co., Ltd. Semiconductor device having interconnect lines and connection electrodes formed in groove portions of an insulating layer
US20020191406A1 (en) * 2001-05-10 2002-12-19 Fujitsu Limited Anisotropic conductive sheet, production process, contact structure, electronic device and inspection apparatus for operation test
US7267559B2 (en) * 2001-05-10 2007-09-11 Fujitsu Limited Anisotropic conductive sheet, production process, contact structure, electronic device and inspection apparatus for operation test
US6574114B1 (en) * 2002-05-02 2003-06-03 3M Innovative Properties Company Low contact force, dual fraction particulate interconnect
JP2006269404A (ja) * 2005-02-22 2006-10-05 Fujitsu Ltd 電子部品用コンタクタ及びコンタクト方法
JP2011034978A (ja) * 2010-10-29 2011-02-17 Japan Aviation Electronics Industry Ltd Icソケット
KR101353481B1 (ko) * 2013-02-28 2014-01-20 주식회사 아이에스시 고밀도 도전부를 가지는 테스트용 소켓
KR101398180B1 (ko) * 2014-01-29 2014-05-30 김창열 반도체 디바이스 테스트 보드의 수리방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101967401B1 (ko) * 2017-12-29 2019-04-10 에스케이하이닉스 주식회사 테스트 소켓
KR102204910B1 (ko) * 2019-11-26 2021-01-19 김규선 검사용 소켓
KR102095353B1 (ko) * 2019-11-27 2020-03-31 주식회사 오킨스전자 테스트 러버 소켓용 탄성 보조 부재 및 이를 구비한 테스트 러버 소켓과, 그 제조방법

Also Published As

Publication number Publication date
US20170118846A1 (en) 2017-04-27
US10470315B2 (en) 2019-11-05
KR102329801B1 (ko) 2021-11-22

Similar Documents

Publication Publication Date Title
KR102329801B1 (ko) 테스트 소켓의 제조 방법 및 반도체 패키지의 테스트 방법
KR101266124B1 (ko) 고밀도 도전부를 가지는 테스트용 소켓 및 그 제조방법
KR101145886B1 (ko) 전기적 접속체 및 그 전기적 접속체를 포함한 테스트 소켓
KR101976701B1 (ko) 이방 도전성 시트
KR101353481B1 (ko) 고밀도 도전부를 가지는 테스트용 소켓
KR101366171B1 (ko) 고밀도 도전부를 가지는 테스트용 소켓
KR101471116B1 (ko) 고밀도 도전부를 가지는 테스트용 소켓
KR101985445B1 (ko) 검사용 도전 시트
KR20180043095A (ko) 마이크로 범프 인터포저, 및 이를 포함하는 테스트 소켓
KR20110104326A (ko) 시트형 접속체, 그 시트형 접속체의 제조방법 및 테스트 소켓
KR101141836B1 (ko) 침압완화부가 형성된 미세 수직형 프로브
JP4084498B2 (ja) 検査用基板
KR101708487B1 (ko) 도전 실리콘 고무 안에 더블 도전 와이어를 포함하는 테스트 소켓, 및 그 제조 방법
CN106560003B (zh) 接触片与接脚座
KR20180049425A (ko) 이방 도전성 시트
KR102187881B1 (ko) 마이크로 led 검사용 프로브 소켓 디바이스 제조 방법
KR20170017951A (ko) 이방 도전성 시트
KR101747385B1 (ko) 마이크로 범프 실리콘 시트, 및 이를 포함하는 테스트 소켓
KR101890812B1 (ko) 검사용 접촉핀 및 검사용 접촉장치
JP2017517863A (ja) 高周波デバイスのテスト用両方向導電性ソケット、高周波デバイスのテスト用両方向導電性モジュール及びその製造方法
KR101019720B1 (ko) 도전체가 패드에 밀착될 수 있는 테스트소켓
US10141292B2 (en) Driving chip bump having irregular surface profile, display panel connected thereto and display device including the same
KR20220028280A (ko) 도전성 입자 및 이를 포함하는 전기접속용 커넥터
KR101921930B1 (ko) 테스트 소켓용 mems 필름에서 개별 스트로크를 구현하는 도트 형상의 독립 가압 탄성체
KR20130110239A (ko) 메쉬시트를 가진 핸들러용 인서트 및 핸들러용 인서트

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant