KR101398180B1 - 반도체 디바이스 테스트 보드의 수리방법 - Google Patents

반도체 디바이스 테스트 보드의 수리방법 Download PDF

Info

Publication number
KR101398180B1
KR101398180B1 KR1020140011075A KR20140011075A KR101398180B1 KR 101398180 B1 KR101398180 B1 KR 101398180B1 KR 1020140011075 A KR1020140011075 A KR 1020140011075A KR 20140011075 A KR20140011075 A KR 20140011075A KR 101398180 B1 KR101398180 B1 KR 101398180B1
Authority
KR
South Korea
Prior art keywords
semiconductor device
plating
test board
test
copper
Prior art date
Application number
KR1020140011075A
Other languages
English (en)
Inventor
김창열
Original Assignee
김창열
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김창열 filed Critical 김창열
Priority to KR1020140011075A priority Critical patent/KR101398180B1/ko
Application granted granted Critical
Publication of KR101398180B1 publication Critical patent/KR101398180B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/2806—Apparatus therefor, e.g. test stations, drivers, analysers, conveyors
    • G01R31/2808—Holding, conveying or contacting devices, e.g. test adapters, edge connectors, extender boards
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433—Sockets for IC's or transistors
    • G01R1/0441—Details
    • G01R1/0466—Details concerning contact pieces or mechanical details, e.g. hinges or cams; Shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

본 발명은 반도체 디바이스 테스트 보드의 수리방법에 관한 것으로서, 좀 더 상세하게는, 검사용 설비를 통해 메모리칩과 같은 반도체 디바이스(Semiconductor Device)의 정상 동작여부를 테스트하기 위해, 상부면 및 하부면에 각각 검사용 상부 프로브 및 하부 프로브가 소정길이로 돌출 형성되는 테스트 소켓이 사용되며, 테스트 과정에서 상기 테스트 소켓의 하부 프로브와의 빈번한 접촉으로 인해 반도체 디바이스 테스트 보드가 손상되는 경우에 상기 손상된 반도체 디바이스 테스트 보드를 폐기처리하지 않고 이를 재생, 수리하여 재사용할 수 있도록 하는 반도체 디바이스 테스트 보드의 수리방법에 관한 것으로,
본 발명에 따른 반도체 디바이스 테스트 보드의 수리방법은, 상부면 및 하부면에 각각 검사용 상부 프로브 및 하부 프로브가 소정길이로 돌출 형성되어 상기 상부 프로브에 반도체 디바이스(Semiconductor Device)의 하부면이 접촉 안착되는 테스트 소켓의 상기 하부 프로브가 상부면에 접촉 안착되는, 반도체 디바이스 테스트 보드의 수리방법에 있어서, 반도체 디바이스 테스트 보드의 불량부분를 확인한 후, 상기 불량부분를 다듬어 알코올로 세척하는 제1세척단계; 반도체 디바이스 테스트 보드의 불량부분의 손상된 패턴을 실버 페이스트를 도포해 연결 복구하는 실버 페이스트 도포단계; 상기 실버 페이스트를 도포한 부분를 경화기에서 100℃의 온도로 30분 동안 경화시키는 경화단계; 상기 경화단계 후, 경화된 실버 페이스트 도포 부분를 연마하는 연마단계; 상기 연마단계에서 발생된 이물질을 제거하고, 상기 실버 페이스트 도포 부분의 상측면에 소정높이로 동도금하는 동도금단계; 상기 동도금한 부분의 상측면에 소정높이로 니켈도금하는 니켈도금단계; 및, 상기 니켈도금한 부분의 상측면에 소정높이로 금도금하는 금도금단계;를 포함하여 구성되는 것을 특징으로 한다.

Description

반도체 디바이스 테스트 보드의 수리방법{The Repairing Method of Test Board for Semiconductor Device}
본 발명은 반도체 디바이스 테스트 보드의 수리방법에 관한 것으로서, 좀 더 상세하게는, 검사용 설비를 통해 메모리칩과 같은 반도체 디바이스(Semiconductor Device)의 정상 동작여부를 테스트하기 위해, 상부면 및 하부면에 각각 검사용 상부 프로브 및 하부 프로브가 소정길이로 돌출 형성되는 테스트 소켓이 사용되며, 테스트 과정에서 상기 테스트 소켓의 하부 프로브와의 빈번한 접촉으로 인해 반도체 디바이스 테스트 보드가 손상되는 경우에 상기 손상된 반도체 디바이스 테스트 보드를 폐기처리하지 않고 이를 재생, 수리하여 재사용할 수 있도록 하는 반도체 디바이스 테스트 보드의 수리방법에 관한 것이다.
최근들어 각종 산업, 예를 들면, 컴퓨터 산업, 정보통신 산업, 우주항공 산업 등과 같은 전자 산업, 기계 산업 등 대부분 산업의 기술 개발이 급속히 진행되고 있는 바, 대부분 산업의 기술 개발은 보다 많은 데이터의 단시간내 처리와, 단위 면적당 보다 많은 데이터의 저장 등 산업상 필수적인 기능을 갖는 고성능, 고집적 반도체 디바이스의 성능에 의존하는 실정이다.
이와 같은 중요한 역할을 하는 반도체 디바이스는 순수 실리콘 기판상에 매우 복잡하면서도 정밀한 반도체 박막 공정을 통하여 고집적도를 갖는 반도체 칩이 제작되고, 반도체 칩을 열악한 외부환경으로부터 보호함과 동시에 외부기기와 신호 입출력이 가능하도록 하는 패키징 고정을 거친 후, 소정 테스트를 진행한 후에야 비로소 반도체 디바이스를 필요로 하는 수요자에게 공급된다. 이때, 반도체 디바이스를 제작하는 과정인 반도체 칩 공정, 패키징 고정은 매우 중요하지만, 반도체 칩 제조공정, 패키징 고정을 진행한 반도체 디바이스가 정상 작동하는 지에 대한 신뢰성 입증과정인 테스트 공정은 더욱 중요하다.
반도체 디바이스를 제작함에 있어 중요한 역할을 하는 반도체 디바이스의 테스트 공정을 진행하기 위해서는, 도 1에 도시된 바와 같이, 보드(11)의 상, 하부면에 각각 상부 프로브(12) 및 하부 프로브(13)가 소정길이로 돌출 형성되는 테스트 소켓(10)을 이용하게 되며, 상기 테스트 소켓(10)의 상부 프로브(12)의 상측면에는 테스트할 대상 반도체 디바이스(20)가 얹혀 상기 상부 프로브(12)와 접촉하게 되며, 상기 테스트 소켓(10)의 하부 프로브(13)의 하측면에는 테스트 보드(30)가 위치하여 상기 하부 프로브(13)와 접촉하게 된 상태에서 대상 반도체 디바이스(20)를 검사용 설비를 통해 테스트 공정을 진행하게 된다.
이와 같이, 반도체 디바이스 테스트 공정과정에서 상기 테스트 소켓(10)의 하부 프로브(13)와 접촉하는 테스트 보드(30)의 상측면 패턴은 수많은 반도체 디바이스들을 테스트하는 과정에서 상기 테스트 소켓(10)의 하부 프로브(13)와 접촉 및 이격을 수없이 반복하게 되며, 상기 하부 프로브(13)와의 빈번한 접촉으로 테스트 보드(30)의 상측면에 형성되는 패턴들은 마모되거나 손상되어 더 이상 정확한 테스트 공정을 진행할 수 없게 된다. 이처럼 패턴들이 마모되거나 손상된 테스트 보드는 더 이상 테스트 공정에 사용되지 못하고 전량 교체 및 폐기처분하게 되어 환경오염을 유발시키고, 교체 비용에 따른 경제적인 손실이 발생하는 문제점이 있다.
이에, 등록특허 제10-0891076호(발명의 명칭: '인쇄회로기판 재생 방법')에서는, PCB 기판(Printed Wiring Board)의 SMT(Surface Mounter Technology) 실장과정에서 패턴 및 패드의 불량이 발생하였을 때 PCB 기판을 폐기처리하지 않고 이를 수리 재생하여 재사용할 수 있도록 하는 인쇄회로기판 재생방법에 대해 게재되어 있으나,
일반적으로 전자부품들을 PCB 기판에 삽입하는 과정에서 동선인 패턴 부분이 떨어져 나가는 등의 손상 부위를 수리 재생하여 사용하기에는 용이할 수 있으나, 반도체 디바이스 테스트 보드와 같이, 테스트 소켓의 하부 프로브와의 빈번한 접촉으로 인해 발생되는 마모에 의한 손상 부위를 수리 재생하여 사용하기에는 경도가 약하여 마모 손상이 짧은 시간내에 재발생하는 문제점이 있으며, 또한, 동선으로 회로 패턴을 형성시키는 종래 PCB기판에 대한 수리 재생방법으로는 정밀한 반도체 디바이스 테스트 공정을 진행하기 위해 요구되는 테스트 보드 상의 회로 패턴간의 정밀한 저항치 형성이 어려운 문제점이 있다.
등록특허 제10-0891076호(발명의 명칭:'인쇄회로기판 재생방법')
본 발명는 상기와 같은 문제점을 해결하기 위해 도출된 것으로, 반도체 디바이스의 테스트 공정과정에서 테스트 소켓의 하부 프로브와의 빈번한 접촉으로 마모 손상된 반도체 디바이스 테스트 보드를 수리 재생하여 사용할 수 있도록 하여 테스트 보드 폐기에 따른 환염오염물질 배출 및 교체 비용을 감소시킬 수 있도록 함과 아울러,
마모에 의한 손상 부위의 수리 재생에 따른 경도 약화를 방지하여 장시간 수리 재생된 테스트 보드를 사용할 수 있도록 하고, 반도체 디바이스 테스트 공정에서 요구되는 테스트 보드 상의 회로 패턴간의 저항치를 정밀하게 형성시킬 수 있도록 한다.
상기한 문제점을 해결하기 위한 본 발명의 일 형태에서는, 상부면 및 하부면에 각각 검사용 상부 프로브 및 하부 프로브가 소정길이로 돌출 형성되어 상기 상부 프로브에 반도체 디바이스(Semiconductor Device)의 하부면이 접촉 안착되는 테스트 소켓의 상기 하부 프로브가 상부면에 접촉 안착되는, 반도체 디바이스 테스트 보드의 수리방법에 있어서, 반도체 디바이스 테스트 보드의 불량부분를 확인한 후, 상기 불량부분를 다듬어 알코올로 세척하는 제1세척단계; 반도체 디바이스 테스트 보드의 불량부분의 손상된 패턴을 실버 페이스트를 도포해 연결 복구하는 실버 페이스트 도포단계; 상기 실버 페이스트를 도포한 부분를 경화기에서 100℃의 온도로 30분 동안 경화시키는 경화단계; 상기 경화단계 후, 경화된 실버 페이스트 도포 부분를 연마하는 연마단계; 상기 연마단계에서 발생된 이물질을 제거하고, 상기 실버 페이스트 도포 부분의 상측면에 소정높이로 동도금하는 동도금단계; 상기 동도금한 부분의 상측면에 소정높이로 니켈도금하는 니켈도금단계; 및, 상기 니켈도금한 부분의 상측면에 소정높이로 금도금하는 금도금단계;를 포함하여 구성되는 것을 특징으로 하는 반도체 디바이스 테스트 보드의 수리방법을 제공한다.
본 발명의 일 형태에 따른 반도체 디바이스 테스트 보드의 수리방법에 있어서, 상기 동도금단계를 거친 후, 동도금한 부분의 이물질을 제거하고, 알코올로 세척하는 제2세척단계; 상기 제2세척단계를 거친 후, 동도금한 부분의 회로연결을 검사하는 제1테스트단계; 상기 니켈도금단계를 거친 후, 니켈도금한 부분의 이물질을 제거하고, 알코올로 세척하는 제3세척단계; 상기 금도금단계를 거친 후, 금도금한 부분의 회로연결을 검사하는 제2테스트단계;를 더 포함하여 구성될 수 있다.
바람직하게는, 상기 니켈도금단계는, 니켈도금 두께가 1 ~ 3μm로 형성될 때까지, 4.5V의 전압값으로 전류를 2분 동안 통전시켜 니켈도금한 후, 알코올로 세척하고 다시 니켈도금하는 과정을 반복실시할 수 있으며,
또한, 상기 금도금단계는, 금도금 두께가 1 ~ 3μm로 형성될 때까지, 4V의 전압값으로 전류를 3분 동안 통전시켜 금도금한 후, 알코올로 세척하고 다시 금도금하는 과정을 반복실시할 수 있다.
본 발명에 따른 반도체 디바이스 테스트 보드의 수리방법은, 반도체 디바이스의 테스트 공정과정에서 테스트 소켓의 하부 프로브와의 빈번한 접촉으로 마모 손상된 반도체 디바이스 테스트 보드를 수리 재생하여 사용할 수 있어 테스트 보드 폐기에 따른 환염오염물질 배출 및 교체 비용을 감소시킬 수 있음과 함께,
마모에 의한 손상 부위의 수리 재생을 통한 내마모성을 강화시켜 재생된 테스트 보드를 반도체 디바이스 테스트 공정에 장시간 사용할 수 있으며, 반도체 디바이스 테스트 공정에서 요구되는 테스트 보드 상의 회로 패턴간의 저항치를 정밀하게 형성시킬 수 있다.
도 1은 종래 반도체 디바이스 테스트 공정을 위해 사용되는 테스트 소켓의 상, 하부 프로브 상에 반도체 디바이스 및 테스트 보드가 각각 접촉하는 것을 나타내는 단면도;
도 2는 본 발명의 일 실시예에 따른 반도체 디바이스 테스트 보드의 수리방법의 단계를 나타내는 블럭도;
도 3a는 본 발명에 따른 반도체 디바이스 테스트 보드의 수리방법에 있어서, 실버 페이스트 도포 후, 테스트 보드를 나타내는 단면도;
도 3b는 본 발명에 따른 반도체 디바이스 테스트 보드의 수리방법에 있어서, 동도금한 후, 테스트 보드를 나타내는 단면도;
도 3c는 본 발명에 따른 반도체 디바이스 테스트 보드의 수리방법에 있어서, 니켈도금한 후, 테스트 보드를 나타내는 단면도;
도 3d는 본 발명에 따른 반도체 디바이스 테스트 보드의 수리방법에 있어서, 금도금한 후, 테스트 보드를 나타내는 단면도; 및,
도 4는 본 발명의 다른 실시예에 따른 반도체 디바이스 테스트 보드의 수리방법의 단계를 나타내는 블럭도;이다.
이하 상기 목적이 구체적으로 실현될 수 있는 본 발명의 실시예들을 첨부된 도면을 참조하여 설명한다. 본 실시예들을 설명함에 있어서, 동일 구성에 대해서는 동일 명칭 및 부호가 사용되며, 이에 따른 부가적인 설명은 하기에서 생략된다.
도 2는 본 발명의 일 실시예에 따른 반도체 디바이스 테스트 보드(30)의 수리방법의 단계를 나타내는 블럭도로, 본 발명에 따른 반도체 디바이스 테스트 보드(30)의 수리방법은, 도 2에 도시된 바와 같이, 크게, 제1세척단계(S110)와, 실버 페이스트 도포단계(S120)와, 경화단계(S130)와, 연마단계(S140)와, 동도금단계(S150)와, 니켈도금단계(S160) 및, 금도금단계(S170)를 포함하여 구성된다.
상기 제1세척단계(S110)는, 반도체 디바이스의 테스트 공정과정에서 테스트 소켓의 하부 프로브와의 빈번한 접촉에 의해 발생되는 반도체 디바이스 테스트 보드 기판(32)의 상측면 패턴(31)의 마모 손상 부위를 확인한 후, 수리용 칼로 수리할 부위를 깨끗이 긁어 주며, 알코올로 세척한다. 이때, 수리용 칼은 제거용 지그로써 기판의 타부위에 손상이 가지 않도록 끝이 너무 날카롭지 않도록 유지하고, 이어서 세척전용 브러쉬 등을 이용해 제거된 부위를 깨끗이 쓸어 청소한다. 또한, 알코올과 면봉을 이용해 상기 수리부위에 묻혀 남은 이물질을 제거하고, 수리부위가 세척된 상태를 유지케하여 실버 페이스트(Silver Paste)(33)가 용이하게 도포될 수 있도록 한다.
도 3a는 본 발명에 따른 반도체 디바이스 테스트 보드(30)의 수리방법에 있어서, 실버 페이스트(33) 도포 후, 테스트 보드(30)를 나타내는 단면도로, 상기 실버 페이스트 도포단계(S120)는, 도 3a에 도시된 바와 같이, 상기 마모 손상되어 끊어진 패턴(31) 단락 부위를 실버 페이스트(33)로 채워 연결시키는 단계로, 패턴(31) 연결이 끊어진 단락 부위로 실버 페이스트(33)가 충분히 침투되어 메워질 수 있도록 상기 실버 페이스트(33)를 도포한다.
상기 경화단계(S130)는, 단락된 패턴(31) 부위에 도포된 실버 페이스트(33)를 경화시키기 위한 단계로, 경화기에 상기 반도체 디바이스 테스트 보드(30)를 넣고 100℃의 온도에서 30분간 경화시킨다.
도 3b는 본 발명에 따른 반도체 디바이스 테스트 보드(30)의 수리방법에 있어서, 동도금(34)한 후, 테스트 보드(30)를 나타내는 단면도로, 상기 연마단계(S140)는, 도 3b에 도시된 바와 같이, 마모 손상되어 단락된 패턴(31) 부위에 침투 후, 경화된 실버 페이스트(33)를 소정 두께로 연마하여 깎아내는 단계로, 실버 페이스트(33) 도포 부위의 상측면에 동도금(34)이 적층 형성될 것을 고려하여 바람직하게는 끊어진 좌, 우 패턴(31) 부위의 높이보다 실버 페이스트(33) 도포 부위가 낮아지도록 실리콘 포인트가 단부에 부착되는 핸드피스로 연마하며, 전체적인 실버 페이스트(33) 도포 부위를 오목한 형상으로 연마하게 된다.
상기 동도금단계(S150)는, 도 3b에 도시된 바와 같이, 상기 연마단계(S140)에서 발생된 이물질을 제거하고, 상기 실버 페이스트(33) 도포 부분의 상측면에 소정높이로 동도금(34)을 하게 되며, 바람직하게는, 마모 손상되어 끊어진 좌, 우 패턴(31) 부위의 높이에 맞춰 도금기를 이용하여 무전해 동도금으로 이뤄지며, 실버 페이스트(33)를 통해 전기적으로 연결된 손상 부위를 도전성이 높은 동을 이용한 동도금(34)을 시행하여 도포된 실버 페이스트(33) 내 은가루를 밀집시켜 실버 페이스트(33) 도포 부위를 보다 평평하게 형성시키고, 빈번한 테스트 소켓의 하부 프로브와의 접촉 및 이격에 따른 접촉불량을 사전에 예방할 수 있도록 한다.
도 3c는 본 발명에 따른 반도체 디바이스 테스트 보드(30)의 수리방법에 있어서, 니켈도금(35)한 후, 테스트 보드(30)를 나타내는 단면도로, 상기 니켈도금단계(S160)는, 반도체 디바이스 테스트 보드(30)의 테스트 소켓 하부 프로브와의 빈번한 접촉에 따른 패턴(31)의 마모 손상을 방지하기 위해, 도 3c에 도시된 바와 같이, 동도금(34) 부위의 상측면에 적층되게 니켈도금(35)을 시행하게 된다. 바람직하게는, 도금기를 이용해 4.5V의 전압값으로 전류를 2분 동안 통전시켜 니켈 도금한 후, 알코올로 세척하며, 니켈도금(35)한 두께가 1 ~ 3μm가 될 때까지 상기 도금 및 세척 과정을 반복실시하여 마모 손상된 패턴(31) 부위의 전류 전도성을 유지하면서 내마모성을 강화시킬 수 있도록 한다. 도금기의 전압값이 4.5V 미만일 경우, 도금한 니켈의 두께가 얇아 도금 및 세척과정을 여러 번 반복시행해야할 우려가 있으며, 4.5V를 초과할 경우에는, 니켈도금(35)의 두께가 과도하게 두껍게 형성되어 3μm를 초과할 우려가 있으며, 전류의 통전시간 역시, 상기 전술한 4.5V 전압값 유지와 같은 이유로 2분을 유지할 수 있도록 한다.
또한, 니켈도금(35) 두께가 1μm 미만일 경우에는 내마모성이 약해 테스트 소켓의 하부 프로브의 반복 접촉에 따른 마모 손상이 쉽게 발생될 수 있으며, 3μm를 초과할 경우에는 니켈도금(35)의 상측면에 도금되는 금도금(36)과 함께 전체 도금 두께가 두꺼워져 상기 테스트 소켓의 하부 프로브와의 접촉시 상기 하부 프로브 압입력 및 마찰력이 크게 작용되어 재손상이 발생 될 우려가 있다.
도 3d는 본 발명에 따른 반도체 디바이스 테스트 보드(30)의 수리방법에 있어서, 금도금(36)한 후, 테스트 보드(30)를 나타내는 단면도로, 상기 금도금단계(S170)는, 반도체 디바이스의 테스트 공정시 테스트 보드(30)의 정밀한 저항치를 형성하기 위해, 도 3d에 도시된 바와 같이, 전류의 전도성이 우수한 금을 니켈도금(35)의 상측면에 적층되게 금도금(36)을 시행하게 된다. 바람직하게는, 도금기를 이용해 4V의 전압값으로 전류를 3분 동안 통전시켜 금 도금한 후, 알코올로 세척하며, 금도금(36)한 두께가 1 ~ 3μm로 형성될 때까지, 상기 도금 및 세척 과정을 반복실시하여 마모 손상된 패턴(31) 부위의 저항치를 손상 이전의 원래 값으로 정밀하게 형성시킬 수 있도록 한다. 도금기의 전압값이 4V 미만일 경우, 도금한 금의 두께가 얇아 도금 및 세척과정을 여러 번 반복시행해야할 우려가 있으며, 반며에 4V를 초과할 경우에는, 금도금(36)의 두께가 과도하게 두껍게 형성되어 3μm를 초과할 우려가 있으며, 전류의 통전시간 역시, 상기 전술한 4V 전압값 유지와 같은 이유로 3분을 유지할 수 있도록 한다.
또한, 금도금(36) 두께가 1μm 미만일 경우에는 저항치가 손상 이전의 원래값 보다 높게 나타날 수 있으며, 3μm를 초과할 경우에는 금도금(36)의 두께가 두꺼워져 소모되는 금의 증가로 인한 수리비용이 증가하게 되고, 테스트 소켓의 하부 프로브와의 접촉시 하부 프로브 압입력 및 마찰력이 증가되어 재손상이 발생 될 우려가 있다.
도 4는 본 발명의 다른 실시예에 따른 반도체 디바이스 테스트 보드(30)의 수리방법의 단계를 나타내는 블럭도로, 바람직하게는, 도 4에 도시된 바와 같이, 상기 동도금단계(S150)를 거친 후와, 니켈도금단계(S160)를 거친 후에, 각각 동도금(34)한 부분 및 니켈도금(35)한 부분의 이물질을 제거하고, 알코올로 세척하는 제2세척단계(S151) 및 제3세척단계(S161)를 두어 동도금(34)의 상측면에 보다 용이하게 니켈도금(35)을 시행할 수 있도록 함과 함께, 니켈도금(35)의 상측면에 보다 용이하게 금도금(36)을 시행할 수 있도록 한다. 또한, 상기 제2세척단계(S151)를 거친 후, 동도금(34)한 부분의 회로연결을 검사하는 제1테스트단계(S152)를 두어 동도금(34)한 부분의 전류치나 저항치 등의 전기적 성능을 테스트할 수 있도록 하고, 상기 금도금단계(S170)를 거친 후, 금도금(36)한 부분의 회로연결을 검사하는 제2테스트단계(S171)를 두어 금도금(36)한 부분의 전류치나 저항치 등의 전기적 성능을 테스트할 수 있도록 한다.
상기 전술한 바와 같이, 본 발명에 따른 반도체 디바이스 테스트 보드의 수리방법은, 반도체 디바이스의 테스트 공정과정에서 테스트 소켓의 하부 프로브와의 빈번한 접촉으로 반도체 디바이스 테스트 보드의 마모 손상된 부위에 실버 페이스트 도포 및 동도금을 시행하여 수리 재생시킴으로써, 테스트 보드 폐기에 따른 환염오염물질 배출 및 교체 비용을 감소시킬 수 있으며,
또한, 동도금 부위의 상측면에 니켈도금을 시행하여 마모에 의한 손상 부위의 내마모성을 증가시켜 장시간 수리 재생된 테스트 보드를 사용할 수 있고, 유지보수 비용을 절감할 수 있으며, 니켈도금 부위의 상측면에 금도금을 시행하여 반도체 디바이스 테스트 공정에서 요구되는 테스트 보드 상의 회로 패턴간의 저항치를 정밀하게 형성시킬 수 있게 된다.
위에서 몇몇의 실시예가 예시적으로 설명되었음에도 불구하고, 본 발명이 이의 취지 및 범주에서 벗어남 없이 다른 여러 형태로 구체화될 수 있다는 사실은 해당 기술에 통상의 지식을 가진 이들에게는 자명한 것이다.
따라서, 상술된 실시예는 제한적인 것이 아닌 예시적인 것으로 여겨져야 하며, 첨부된 청구항 및 이의 동등 범위 내의 모든 실시예는 본 발명의 범주 내에 포함된다.
30 : 반도체 디바이스 테스트 보드
31 : 패턴 32 : 기판
33 : 실버 페이스트 34 : 동도금
35 : 니켈도금 36 : 금도금

Claims (4)

  1. 상부면 및 하부면에 각각 검사용 상부 프로브 및 하부 프로브가 소정길이로 돌출 형성되어 상기 상부 프로브에 반도체 디바이스(Semiconductor Device)의 하부면이 접촉 안착되는 테스트 소켓의 상기 하부 프로브가 상부면에 접촉 안착되는, 반도체 디바이스 테스트 보드의 수리방법에 있어서,
    반도체 디바이스 테스트 보드의 불량부분를 확인한 후, 상기 불량부분를 다듬어 알코올로 세척하는 제1세척단계;
    반도체 디바이스 테스트 보드의 불량부분의 손상된 패턴을 실버 페이스트를 도포해 연결 복구하는 실버 페이스트 도포단계;
    상기 실버 페이스트를 도포한 부분를 경화기에서 100℃의 온도로 30분 동안 경화시키는 경화단계;
    상기 경화단계 후, 경화된 실버 페이스트 도포 부분를 연마하는 연마단계;
    상기 연마단계에서 발생된 이물질을 제거하고, 상기 실버 페이스트 도포 부분의 상측면에 소정높이로 동도금하는 동도금단계;
    상기 동도금한 부분의 상측면에 소정높이로 니켈도금하는 니켈도금단계; 및,
    상기 니켈도금한 부분의 상측면에 소정높이로 금도금하는 금도금단계;를 포함하여 구성되는 것을 특징으로 하는 반도체 디바이스 테스트 보드의 수리방법.
  2. 제 1항에 있어서,
    상기 동도금단계를 거친 후, 동도금한 부분의 이물질을 제거하고, 알코올로 세척하는 제2세척단계;
    상기 제2세척단계를 거친 후, 동도금한 부분의 회로연결을 검사하는 제1테스트단계;
    상기 니켈도금단계를 거친 후, 니켈도금한 부분의 이물질을 제거하고, 알코올로 세척하는 제3세척단계;
    상기 금도금단계를 거친 후, 금도금한 부분의 회로연결을 검사하는 제2테스트단계;를 더 포함하여 구성되는 것을 특징으로하는 반도체 디바이스 테스트 보드의 수리방법.
  3. 제 1항 또는 제 2항에 있어서,
    상기 니켈도금단계는,
    니켈도금 두께가 1 ~ 3μm로 형성될 때까지, 4.5V의 전압값으로 전류를 2분 동안 통전시켜 니켈도금한 후, 알코올로 세척하고 다시 니켈도금하는 과정을 반복실시하는 것을 특징으로 하는 반도체 디바이스 테스트 보드의 수리방법.
  4. 제 1항 또는 제 2항에 있어서,
    상기 금도금단계는,
    금도금 두께가 1 ~ 3μm로 형성될 때까지, 4V의 전압값으로 전류를 3분 동안 통전시켜 금도금한 후, 알코올로 세척하고 다시 금도금하는 과정을 반복실시하는 것을 특징으로 하는 반도체 디바이스 테스트 보드의 수리방법.
KR1020140011075A 2014-01-29 2014-01-29 반도체 디바이스 테스트 보드의 수리방법 KR101398180B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140011075A KR101398180B1 (ko) 2014-01-29 2014-01-29 반도체 디바이스 테스트 보드의 수리방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140011075A KR101398180B1 (ko) 2014-01-29 2014-01-29 반도체 디바이스 테스트 보드의 수리방법

Publications (1)

Publication Number Publication Date
KR101398180B1 true KR101398180B1 (ko) 2014-05-30

Family

ID=50894957

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140011075A KR101398180B1 (ko) 2014-01-29 2014-01-29 반도체 디바이스 테스트 보드의 수리방법

Country Status (1)

Country Link
KR (1) KR101398180B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101527941B1 (ko) * 2015-03-17 2015-06-11 김창열 다층 구조의 반도체 디바이스 테스트 보드의 수리방법
KR20170046388A (ko) * 2015-10-21 2017-05-02 삼성전자주식회사 테스트 소켓의 제조 방법 및 반도체 패키지의 테스트 방법
KR102528957B1 (ko) 2022-05-06 2023-05-03 주식회사 알테크투 다층 구조의 반도체 디바이스 테스트 보드의 수리방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020074687A (ko) * 2001-03-21 2002-10-04 주식회사 아이에스시테크놀러지 도체 접촉부 표면구조 및 표면처리 방법
KR20080070352A (ko) * 2007-01-26 2008-07-30 넥스콘 테크놀러지 주식회사 인쇄회로기판의 제조방법
KR20080100400A (ko) * 2007-07-27 2008-11-18 강상광 인쇄회로기판 재생 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020074687A (ko) * 2001-03-21 2002-10-04 주식회사 아이에스시테크놀러지 도체 접촉부 표면구조 및 표면처리 방법
KR20080070352A (ko) * 2007-01-26 2008-07-30 넥스콘 테크놀러지 주식회사 인쇄회로기판의 제조방법
KR20080100400A (ko) * 2007-07-27 2008-11-18 강상광 인쇄회로기판 재생 방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101527941B1 (ko) * 2015-03-17 2015-06-11 김창열 다층 구조의 반도체 디바이스 테스트 보드의 수리방법
KR20170046388A (ko) * 2015-10-21 2017-05-02 삼성전자주식회사 테스트 소켓의 제조 방법 및 반도체 패키지의 테스트 방법
KR102329801B1 (ko) * 2015-10-21 2021-11-22 삼성전자주식회사 테스트 소켓의 제조 방법 및 반도체 패키지의 테스트 방법
KR102528957B1 (ko) 2022-05-06 2023-05-03 주식회사 알테크투 다층 구조의 반도체 디바이스 테스트 보드의 수리방법

Similar Documents

Publication Publication Date Title
JP2011117938A (ja) 試験器インタフェース接触要素及び支持ハードウエアを清浄化するための器具、装置、及び方法
JP4456325B2 (ja) 検査方法及び検査装置
US20070205753A1 (en) Test handler automatic contactor cleaner methods and surrogate cleaning device
KR101398180B1 (ko) 반도체 디바이스 테스트 보드의 수리방법
JP6155725B2 (ja) 半導体装置の検査方法及びその方法を用いた半導体装置の製造方法
KR101527941B1 (ko) 다층 구조의 반도체 디바이스 테스트 보드의 수리방법
JP2007003252A (ja) プローブカードおよび半導体集積回路の試験方法
JP2006186133A (ja) 半導体装置の検査装置および検査方法
JP2005026265A (ja) クリーニング機構付きプローバ及びそのクリーニング方法
KR102528957B1 (ko) 다층 구조의 반도체 디바이스 테스트 보드의 수리방법
JP2007155535A (ja) 検査治具および検査治具の製造方法
KR101021833B1 (ko) 메모리 실장 테스터용 테스트소켓 및 전자부품 실장 테스터
KR100971732B1 (ko) 프로브 본딩 방법과 이를 포함하는 프로브 카드의 리페어방법
KR100537136B1 (ko) 전기 분해를 이용한 번인 보드 세정 시스템
JP2012150031A (ja) 試験用プローブカード、試験装置及び半導体装置の製造方法
KR102261648B1 (ko) 반도체 테스트용 ｈｐｌ 피씨비의 보수 방법
JPH1082826A (ja) Ｉｃソケットのクリーニング方法、検査ボードの検査方法、ｉｃソケットのクリーニング装置、バーンインボード検査装置及びプローブピン
JP2009162634A (ja) 絶縁被覆プローブ針
WO2003076087A1 (en) Electro-chemical cleaning process for electrical connectors
JP2008135623A (ja) 配線基板及びその製造方法
JP2018040752A (ja) プローブカードおよびプローブ針
KR100570314B1 (ko) 전기분해망과 전기분해 방식을 이용한 번인 보드 세정시스템
JP2011075554A (ja) フィルムタイプのプローブユニットとその製造方法及び被検査体の検査方法
KR100797318B1 (ko) 프로브 카드 니들의 접촉저항 측정장치 및 측정방법
KR20110032410A (ko) 테스트 소켓 리사이클링 방법

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170511

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180502

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190529

Year of fee payment: 6