KR20170032368A

KR20170032368A - 상변화 메모리 셀의 핵생성 향상

Info

Publication number: KR20170032368A
Application number: KR1020177003794A
Authority: KR
Inventors: 아고스티노 피로바노; 파비오 펠리저; 안나 마리아 콘티; 다비드 푸가자; 요한네스 에이. 칼브
Original assignee: 마이크론 테크놀로지, 인크.
Priority date: 2014-07-10
Filing date: 2015-07-02
Publication date: 2017-03-22
Also published as: US10629261B2; EP3167451B1; CN107077888A; CN107077888B; US20160012888A1; JP6420456B2; US9343149B2; US20160254050A1; EP3167451A1; EP3557580A1; JP6716661B2; US9990989B2; KR102645284B1; JP2019050074A; WO2016007376A1; KR20220116214A; US10276235B2; JP2017527062A; US20180268899A1; KR102419933B1

Abstract

여기서 개시되는 다양한 실시예는, 후속 SET 프로그래밍 신호의 인가 이전에 PCM 셀의 핵생성 확률이 향상되는 온도 영역으로 메모리 어레이의 상변화 메모리(PCM) 셀을 배치하기 위한 방법 및 장치를 포함한다. 일 실시예에서, 상기 방법은, 메모리 어레이 내에 핵생성 사이트를 형성하도록 PCM 셀에, 0이 아닌 상승단을 가진 핵생성 신호를 인가하는 단계를 포함한다. 복수의 PCM 셀들 중 선택된 셀 내에서 요망 레벨의 결정화도를 실현하도록 프로그래밍 신호가 후속하여 인가된다. 추가적인 방법 및 장치가 또한 설명된다.

Description

상변화 메모리 셀의 핵생성 향상 {ENHANCING NUCLEATION IN PHASE-CHANGE MEMORY CELLS}

우선권 출원

본 출원은 2014년 7월 10일 출원된 미국특허출원 제14/328,536호의 우선권을 주장하며, 그 내용 전체는 본 발명에 포함된다.　

컴퓨터 및 기타 전자 시스템들, 예를 들어, 디지털 텔레비전, 디지털 카메라, 및 셀룰러 폰은 종종 정보 저장을 위해 하나 이상의 메모리 디바이스를 가진다. 상변화 메모리 디바이스와 같은 멀티-레벨 셀(MLC)들을 가진 메모리 디바이스들이 보다 더 높은 밀도의 저장 용량을 실현하는데 점점 더 많이 이용되고 있다. 그러나, 상변화 메모리 디바이스는 제조 중 변할 수 있다. 따라서, 프로그램 횟수를 최소화하면서 한 어레이에 있는 메모리 디바이스를 적절히 세트 및 리세트할 수 있고, 따라서, 전체 제품 성능을 증가시키면서 메모리 속도를 증가시키고 전력 소모를 감소시킬 수 있는 방법이 필요하다.

도 1은 일 실시예에 따른, 메모리 셀들을 구비한 메모리 어레이를 가진 메모리 디바이스의 블록도를 도시하고,
도 2는 일 실시예에 따른, 액세스 구성요소들 및 메모리 요소들을 구비한 메모리 셀들을 포함하는 메모리 어에리을 가진 메모리 디바이스의 부분 블록도를 도시하며,　
도 3은 다양한 실시예에 따른, 메모리 요소에 연결되는 액세스 구성요소를 가진 메모리 셀의 개략도를 도시하고,　
도 4는 도 1 및 도 2의 메모리 디바이스와 함께 사용될 수 있는, 또는, 도 3의 메모리 셀을 포함할 수 있는, 여러개의 상변화 메모리(PCM) 셀 메모리 요소들 중 하나의 단순화된 개략적 블록도이며,
도 5A-5C는 PCM 셀에 SET를 인가하는데 사용되는 종래 기술의 프로그래밍 신호의 개략적 표현을 도시하고,
도 6A-6D는 별도의 핵생성 단계 신호로 사용될 수 있는, 또는, 조합된 핵생성 단계 및 후속-인가되는 SET 프로그래밍 신호로 간주될 수 있는, 신호들의 개략적 표현을 도시하며(주: 용어 "핵생성 단계"는 핵생성과 관련하여 SET 신호의 시간 주기, 프로세스, 또는 일부분으로 사용되며, 물성의 다양한 변화들 간의 전이에 해당되지 않음),
도 7은 상변화 물질에 대한 온도의 함수로 결정화 확률/성장 속도를 보여주는 그래픽 표현이고,　
도 8은 단일 PCM 셀의 핵생성 프로세스를 향상시키기 위해 종래 기술의 핵생성 신호에 이어지는 후속-인가되는 SET 신호이며,
도 9는 PCM 셀들 간의 제조 가변성을 설명하면서 복수의 PCM 셀 내 핵생성 촉진을 위해 여기서 설명되는 다양한 실시예에 따른 SET 신호 및 핵생성을 위한 별도의 신호들을 가진 대안의 신호 형상이고,　
도 10A 및 10B는 다양한 시간 주기 동안 상승 시간 및 하강 시간 모두에 대해 서로 다른 SET 신호로 획득되는 다수의 프로그래밍 곡선들을 보여주며,　
도 11은 여기서 설명되는 다양한 실시예들에 따라 핵생성 단계 및 PCM 셀의 후속 결정 성장을 구현하기 위한 방법의 일 실시예를 보여주는 순서도이고,
도 12는 여기서 설명되는 실시예에 따른 메모리 디바이스를 포함하는, 시스템 실시예의 블록도를 도시한다.　

다음의 설명은 여기서 개시되는 주제의 다양한 형태를 포함하는 예시적 장치(회로, 디바이스, 구조물, 시스템, 등) 및 방법(가령, 프로세스, 시퀀스, 기술, 및 고급기술)을 포함한다. 다음의 설명에서, 설명 용도로, 수많은 구체적 세부사항들이 발명의 주제의 다양한 실시예들을 이해시키기 위해 제시된다. 그러나, 발명의 주제의 다양한 실시예들이 이러한 구체적 세부사항없이 실시될 수 있음이 당 업자에게 명백할 것이다. 더욱이, 잘 알려진 장치 및 방법은 다양한 실시예에 대한 설명을 흐리지 않도록 세부적으로 제시되지 않는다.

여기서 사용되는 용어 "또는"은 포괄적인 또는 배타적인 의미로 간주될 수 있다. 추가적으로, 아래 논의되는 다양한 실시예들이 상변화 메모리 디바이스와 같은 멀티-레벨 셀(MLC)에 주로 집중할 수 있으나, 실시예들은 개시의 명료성을 위해 주어졌을 뿐이고, 따라서, MLC 메모리 디바이스의 형태의 장치로 또는 심지어 일반적으로 메모리 디바이스로 제한되지 않는다. 주제에 대한 소개사항으로서, 몇몇 실시예는 다음 단락들에서 간단하고 포괄적으로 설명될 것이고, 그 후, 더욱 상세한 설명이, 도면을 참조하여, 이어질 것이다.

상변화 메모리(PCM) 셀의 작동 원리는 비교적 빠른 전기 신호 또는 펄스를 이용하여 비정질과 결정질 상 간에 가역적으로 스위칭하는 셀 기능에 기초한다. 실제 PCM 셀에서, 셀은 상변화 물질의 볼륨의 적어도 많은 부분이 결정질 상태인 결정질-형 저저항 상태(SET 상태)와, 상변화 물질의 볼륨이 부분적으로 또는 완전히 비정질화된 비정질 고저항 상태(RESET 상태) 사이에서 스위칭된다. 현재, 비정질-결정질 전이를 통제하는 결정질화 메커니즘은 임의의 PCM-기반 기술의 전체 프로그래밍 속도에 대한 주 제한 요인을 나타낸다. 전체 프로그래밍 속도는 PCM 셀을 포함하는 메모리 어레이의 동작 대역폭에 직접 관련된다.　

상변화 물질의 결정질화 프로세스는 통상적으로 2개의 구분된 메커니즘의 경쟁 작용을 통해 설명된다. 이론에 구속됨이 없이, 결정질화는 상이한 프로세스들을 통해 이루어진다고 일반적으로 받아들여진다. 결정 핵생성이라 불리는 제 1 프로세스는 비정질 물질 내부에 하나 이상의 단일한 작은 결정의 자발적 생성에 대응한다. 결정 핵생성 메커니즘은 통상적으로 글래스 전이에 가까운 저온 영역에서 두드러진다. 제 2 결정질화 프로세스는 일반적으로 결정 성장이라 지칭된다. 결정 성장 프로세스로 인해, 기존 결정 영역들의 크기가 비정질 영역에 대해 증가한다. 결정 성장 프로세스는 통상적으로 결정 핵생성 메커니즘보다 높은 온도에서 두드러진다. 결정 성장 프로세스는 성장 프로세스 시작을 위해 결정질 또는 핵생성 영역의 존재를 또한 필요로한다. 이러한 메커니즘들 각각이 아래에서 더 상세하게 설명된다.　

상변화 메모리 셀은 대안으로서, 저항 변화 메모리 셀, 칼코게나이드 랜덤 액세스 메모리, 상변화 랜덤 액세스 메모리, 및 당해 산업에 사용되는 다양한 다른 용어들로 간주될 수 있다. 때때로 이러한 용어들 중 다양한 용어들이 상호호환적으로 사용되며, 다른 경우에 일 용어가 다른 용어의 변형일 수 있다. 따라서, 표기의 단순화를 위해, 용어 상변화 메모리(PCM) 셀은 메모리 셀의 저항을 변경시키도록 전압 또는 전류를 인가함에 기초하여 프로그래밍될 수 있는 임의의 형태의 저항 변화 메모리 셀을 지칭한다고 여기서 언급될 것이다.　

아래에서 더 상세히 설명되는 바와 같이, 그리고 당 업자에게 알려진 바와 같이, 셀의 데이터 보유(셀 내의 데이터가 얼마나 오랫동안 안정한지여부) 와 결정질화 속도(셀의 프로그래밍에 걸리는 시간) 간에 PCM 셀을 프로그래밍할 때 나타나는 밸런싱(balancing)이 존재한다. 일반적으로, 셀에 인가되는 SET 신호(이 프로세스의 동역학이 아래에서 더 상세히 설명됨)는 PCM 셀 내 상변화 물질의 적어도 부분적인 결정질화에 의존한다. 결정질화의 양이 셀의 전체 전기저항을 결정한다. 셀이 완전 비정질(RESET 상태)로부터 (다양한 SET 상태에 대응하는) 다양한 레벨의 결정질화로 진행함에 따라, 셀의 전기저항이 감소한다. 앞서 언급한 바와 같이, PCM 셀은 다양한 SET 상태와 RESET 상태 간에 가역적으로 스위칭될 수 있다. 그러나, 결정질화 속도는 통상적으로 비정질화 속도보다 훨씬 느리다. 결과적으로, 개별 PCM 셀들 각각의 전체 프로그래밍 속도는 상변화 물질이 얼마나 빨리 결정질화되는지에 의해 제한된다.

또한 앞서 간단히 논의한 바와 같이, PCM 셀의 핵색성 또는 결정질화 이론은 결정질화가 투-스텝 프로세스로 나타남을 표시한다. 상변화 물질은 신호가 인가될 때 결정 핵생성이라 불리는 프로세스에 의해 미세한 안정한 결정을 첫번째로 형성한다. 미세한 결정들은 그 후 성장(결정 성장)하기 시작하여, 종국에 완전 결정질 구조에 이른다. 그러나, 핵생성 속도는 결정을 보다 더 큰 크기로 성장시키는데 필요한 온도에 비해 저온에서 더 빠르다(성장 속도의 최대값은 통상적으로 최대 핵생성 속도 최대값보다 높은 온도에서 나타난다). 최종 결정화(결정 성장)는 고온에서 (하지만 상변화 물질의 융점 아래에서) 더 빨리 나타난다. 더욱이, PCM 디바이스 제조시 제조 허용 공차 때문에, 각각의 셀이 약간 상이한 피크 핵생성 온도를 가질 수 있으므로, 최적 핵생성에 요구되는 정확한 온도를 선험적으로 결정할 수 없다. 따라서, 여기서 설명되는 발명의 대상의 하나의 가이드라인은 상변화 물질 내에 핵생성 사이트를 형성함으로 인해 전체 프로그래밍 속도의 증가를 여전히 제공하면서도, 셀-간 제조 가변성을 관리하기 위해 유한 상승 시간을 신호에 제공하는 것이다.　

그러나, 당 업자가 알 수 있듯이, PCM 셀은 개별적으로 또는 그룹으로 프로그래밍 또는 판독될 수 있는 메모리의 어레이에 통상적으로 사용된다. 따라서, 다양한 선택 메커니즘과 함께, 메모리 셀들을 구비한 메모리 어레이를 가진 메모리 디바이스의 단순화된 블록도의 개관과, PCM 셀의 개략적 표현이, 여기서 논의되는 발명의 주제의 다양한 핵생성 및 프로그래밍 방법 및 기술에 대한 상세한 설명 이전에 논의된다.　

예를 들어, 도 1을 참조로 할 때, 메모리 디바이스(101) 형태의 장치의 블록도가 도시된다. 메모리 디바이스(101)는 일 실시예에 따라 다수의(가령, 하나 이상의) 메모리 셀(100)들을 가진 하나 이상의 메모리 어레이(102)를 포함한다. 메모리 셀(100)은 액세스 라인(104)(가령, 신호 WL0 내지 WLm의 전도를 위한 워드라인) 및 제 1 데이터 라인(106)(가령, 신호 BL0 내지 Bln의 전도를 위한 비트라인)과 함께 행렬로 배열될 수 있다. 메모리 디바이스(101)는 액세스 라인(104) 및 제 1 데이터 라인(106)을 이용하여 메모리 셀(100) 내외로 정보를 전송할 수 있다. 로우 디코더(107) 및 칼럼 디코더(108)는 메모리 셀(100) 중 어느 셀들에 액세스할 것인지를 결정하기 위해 어드레스 라인(109) 상의 어드레스 신호 A0 내지 AX를 디코딩한다.

감지 증폭기 회로(110)와 같은 감지 회로는 제 1 데이터 라인(106) 상의 신호 형태로 메모리 셀(100)로부터 판독되는 정보의 값들을 결정하도록 작동한다. 감지 증폭기 회로(110)는 제 1 데이터 라인(106) 상의 신호들을 또한 이용하여, 메모리 셀(100)에 기록될 정보의 값을 결정할 수 있다.　

메모리 디바이스(101)는 메모리 어레이(102) 및 입/출력(I/O) 라인(105) 사이에서 정보의 값들을 전송하기 위해 회로(112)를 포함하는 것으로 또한 도시된다. I/O 라인(105) 상의 신호 DQ0 내지 DQN은 메모리 셀(100)에 기록될/로부터 판독되는 정보의 값을 나타낼 수 있다. I/O 라인(105)은 메모리 디바이스(101)가 위치하는 패키지 상의 메모리 디바이스(101) 내의 노드들(또는 대안으로서, 핀, 솔더 볼, 또는, 플립 칩 어태치(FCA) 또는 제어형 컬랩스 칩 연결(C4)과 같은 다른 인터커넥트 기술)을 포함할 수 있다. 메모리 디바이스(101) 외부의 다른 디바이스(가령, 도 1에 도시되지 않는 메모리 컨트롤러 또는 프로세서)는 I/O 라인(105), 어드레스 라인(109) 또는 제어 라인(120)을 통해 메모리 디바이스(101)와 통신할 수 있다.

메모리 디바이스(101)는 메모리 셀(100) 중 선택된 셀로부터 정보의 값을 판독하기 위한 판독 작동과, 메모리 셀(100) 중 선택된 셀에 정보를 프로그래밍(가령, 기록)하기 위한 프로그래밍 작동(기록 작동이라고도 지칭함)과 같은, 메모리 작동들을 수행할 수 있다. 메모리 디바이스(101)는 메모리 셀(100)들 중 일부 또는 전부로부터 정보를 삭제하기 위한 메모리 소거 작동을 또한 수행할 수 있다.

메모리 제어 유닛(118)은 제어 라인(120) 상에 신호들을 이용하여 메모리 작동을 제어한다. 제어 라인(120) 상의 신호들의 예는 메모리 디바이스(101)가 수행할 수 있는 또는 수행해야하는 작동(가령, 프로그래밍 또는 판독 작동)을 표시하기 위해 하나 이상의 클럭 신호 및 기타 신호들을 포함할 수 있다. 메모리 디바이스(101) 외부의 다른 디바이스(가령, 프로세서 또는 메모리 컨트롤러)는 제어 라인(120) 상의 제어 신호들의 값을 제어할 수 있다. 제어 라인(120) 상의 신호들의 값들의 구체적 조합들은 대응하는 메모리 작동을 메모리 디바이스(101)로 하여금 수행하게 할 수 있는 명령(가령, 프로그래밍, 판독, 또는 소거 명령)을 생성할 수 있다.

여기서 논의되는 다양한 실시예들이 이해를 돕기 위해 단일-비트 메모리 스토리지 컨셉에 관한 예를 이용하였으나, 발명의 주제는 수많은 멀티-비트 기법에도 적용될 수 있다. 예를 들어, 각각의 메모리 셀(100)은 예를 들어, 분수 비트의 값, 단일 비트의 값, 또는, 2, 3, 4, 또는 더 많은 수의 비트와 같은 멀티비트의 값을 나타내기 위해 적어도 2개의 데이터 상태 중 상이한 데이터 상태로 프로그래밍될 수 있고, 각각은 상변화 메모리 디바이스의 소정 범위의 저항 값들과 관련된다.

예를 들어, 각각의 메모리 셀(100)은 단일 비트에서 "0"과 "1"의 이진값을 나타내기 위해 2개의 데이터 상태 중 하나로 프로그래밍될 수 있다. 이러한 셀은 종종 단일-레벨 셀(SLC)로 불린다.

다른 예에서, 각각의 메모리 셀(100)은 예를 들어, 2비트의 경우 "00", "01", "10", "11"의 4개의 가능한 값 중 하나, 3비트의 경우 "000," "001," "010," "011," "100," "101," "110," "111"의 8개의 가능한 값 중 하나, 또는, 더 큰 수치의 멀티 비트의 경우 다른 세트의 값들 중 하나와 같이, 멀티 비트의 하나의 값을 나타내도록 2개보다 많은 데이터 상태 중 하나로 프로그래밍될 수 있다. 2개보다 많은 데이터 상태 중 하나로 프로그래밍될 수 있는 셀은 종종 멀티-레벨 셀(MLC)로 지칭된다. 이러한 유형의 셀들에 대한 다양한 작동들이 아래에서 더 상세하게 논의된다.　

메모리 디바이스(101)는 각각 제 1 공급 라인(130) 및 제 2 공급 라인(132) 상에 공급 전압 신호 V_cc 및 V_ss를 포함한, 공급 전압을 수신할 수 있다. 공급 전압 신호 V_ss는 예를 들어, (대략 0볼트의 값을 가진) 접지 전위에 놓일 수 있다. 공급 전압 신호 V_cc 는 배터리와 같은 외부 전력원 또는 교류-직류(AC-DC) 컨버터(도 1에 도시되지 않음)로부터 메모리 디바이스(101)에 공급되는 외부 전압을 포함할 수 있다.

메모리 디바이스(101)의 회로(112)는 선택 회로(115) 및 입/출력(I/O) 회로(116)를 포함하는 것으로 또한 도시된다. 선택 회로(115)는 메모리 셀(100) 내외로 판독 또는 프로그래밍되는 정보의 값들을 나타낼 수 있는 제 1 데이터 라인(106) 및 제 2 데이터 라인(113) 상의 신호들을 선택하기 위해 신호 SEL1 내지 SELn에 응답할 수 있다. 칼럼 디코더(108)는 어드레스 라인(109) 상의 A0 - AX 어드레스 신호에 기초하여 SEL1 - SELn 신호를 선택적으로 활성화시킬 수 있다. 선택 회로(115)는 판독 및 프로그래밍 작동 중 메모리 어레이(102)와 I/O 회로(116) 간의 통신을 제공하기 위해 제 1 데이터 라인(106) 및 제 2 데이터 라인(113) 상에서 신호를 선택할 수 있다.　

메모리 디바이스(101)는 비휘발성 메모리 디바이스를 포함할 수 있고, 메모리 셀(100)은 비휘발성 메모리 셀을 포함할 수 있어서, 전력(가령, V_cc, V_ss, 또는 둘 모두)이 메모리 디바이스(101)로부터 단절될 때 메모리 셀(100)이 저장된 정보를 보유할 수 있다.　

각각의 메모리 셀(100)은 물질을 가진 메모리 요소를 포함할 수 있고, 상기 물질의 적어도 일부분은 (가령, 부동 게이트 또는 전하 트랩과 같은 전하 저장 구조물 상에 대응하는 양의 전하를 저장함으로써, 또는, 대응하는 저항 값으로 프로그래밍됨으로써) 요망 데이터 상태로 프로그래밍될 수 있다. 따라서, 상이한 데이터 상태들이 각각의 메모리 셀(100) 내로 프로그래밍되는 상이한 값들의 정보를 나타낼 수 있다.

메모리 디바이스(101)는 프로그래밍 명령과, 메모리 셀(100)들 중 선택된 하나 이상의 셀에 프로그래밍될 정보의 값을 (가령, 외부 프로세서 또는 메모리 컨트롤러로부터) 수신할 때 프로그래밍 작동을 수행할 수 있다. 정보의 값에 기초하여, 메모리 디바이스(101)는 저장될 정보의 값을 나타내기 위해 적절한 데이터 상태로 선택된 메모리 셀을 프로그래밍할 수 있다.

당 업자는 메모리 디바이스(101)가 다른 구성요소를 포함할 수 있음을 인지할 수 있고, 그 중 적어도 일부가 여기서 논의된다. 그러나, 이러한 구성요소들 중 여러개가, 설명되는 다양한 실시예의 세부사항을 흐리지 않도록, 도면에 도시되지 않는다. 메모리 디바이스(101)는 디바이스 및 메모리 셀들을 포함할 수 있고, 여기서 논의되는 다양한 다른 도면 및 실시예를 참조하여 아래에서 설명되는 사항들과 유사 또는 동일한 메모리 작동들(가령, 프로그래밍 및 소거 작동)을 이용하여 작동할 수 있다.　

이제 도 2를 참조하면, 메모리 디바이스(201) 형태의 장치의 부분 블록도가, 예시 실시예에 따라, 액세스 구성요소(211) 및 메모리 요소(222)를 구비한 메모리 셀(200)들을 포함하는 메모리 어레이(202)를 포함하는 것으로 도시된다. 메모리 어레이(202)는 도 1의 메모리 어레이(102)와 유사 또는 동일할 수 있다. 도 2에 또한 도시되는 바와 같이, 메모리 셀(200)은 신호 WL0, WL1, WL2와 같은 신호들의 전도를 위해, 액세스 라인, 예를 들어, 워드 라인과 함께, 다수의 로우(230, 231, 232)에 배열되는 것으로 도시된다. 메모리 셀들은 신호 BL0, BL1, BL2와 같은 신호들의 전도를 위해, 데이터 라인, 예를 들어, 비트 라인과 함께, 다수의 칼럼(240, 241, 242)에 배열되는 것으로 또한 도시된다. 액세스 구성요소(211)는 가령, 패스 요소로 메모리 요소들을 작동시키기 위해, 또는, 메모리 요소(222) 내외로 정보를 판독 또는 프로그래밍(가령, 기록)하기기 위해, 신호 BL0, BL1, BL2와 함께 메모리 요소(222)에 액세스할 수 있도록 (가령, 신호 WL0, WL1, WL2의 적절한 값들을 이용함으로써) 턴-온될 수 있다.

메모리 요소(222) 내로 정보의 프로그래밍은 메모리 요소(222)들로 하여금 특정 저항 값을 가질게 할 수 있고, 또는 대안으로서, 특정 양의 전하를 저장할 수 있게 한다. 따라서, 메모리 셀(200)로부터의 정보 판독은, 예를 들어, 메모리 요소(222)의 저항 값의 결정, 또는, 특정 전압이 액세스 구성요소(211)에 인가됨에 응답하여 메모리 셀(200)이 전도 상태에 놓이는지 여부의 결정을 포함할 수 있다. 어느 경우에도, 이러한 결정 작용은 (가령, 메모리 셀에 전기적으로 연결된 비트 라인의 전류를 감지함으로써) 메모리 셀(200)을 통해 흐르는 전류(또는 전류 공백)의 감지를 수반할 수 있다. (일부 예에서, 전류가 검출되었는지 여부를 포함한) 측정된 전류 값에 기초하여, 메모리에 저장된 정보의 대응하는 값이 결정될 수 있다. 메모리 셀(200)에 저장된 정보의 값이, 또다른 방식으로, 가령, 메모리 셀에 전기적으로 연결된 비트 라인의 전압을 감지함으로써, 결정될 수 있다.　

도 3은 다양한 실시예에 따른, 메모리 요소(333)에 연결되는 액세스 구성요소(311)를 가진 메모리 셀(300)의 개략도를 도시한다. 도 3의 WL 및 BL로 표시되는 라인은 각각 도 1의 액세스 라인(104)들 중 임의의 액세스 라인과 제 1 데이터 라인(106)들 중 임의의 데이터 라인에 대응할 수 있다. 도 3은 예를 들어, 금속-옥사이드-반도체 전계-효과 트랜지스터(MOSFET)를 포함하는, 액세스 구성요소(311)의 한 예를 도시한다. 당 업자에 의해 이해되는 바와 같이, 본 개시를 읽은 후, 메모리 셀(300)은 다른 유형의 액세스 구성요소들을 포함할 수 있다.　

메모리 요소(333)는 제 1 전극(351) 및 제 2 전극(352)과 같은, 2개의 전극들 사이에 연결 및 배치될 수 있다. 도 3은 이러한 전극들을 점으로 개략적으로 도시한다. 구조적으로, 이러한 전극들 각각은 전도 물질을 포함할 수 있다. 메모리 요소(333)는 예를 들어, 신호에 응답하여, 상이한 저항 값들을 갖도록 변경될 수 있는 물질을 포함할 수 있다. 메모리 요소에 저장되는 정보의 값은 메모리 요소의 저항 값에 대응할 수 있다. 액세스 구성요소(311)는 판독, 프로그램, 또는 소거 작동 중과 같은, 메모리 셀의 작동 중 전극 쌍들을 통해 메모리 요소(333) 내외로 (전압 또는 전류로 실현되는) 신호들을 전송할 수 있다.

프로그래밍 작동은 신호 WL을 이용하여 액세스 구성요소(311)를 턴-온시킬 수 있고, 그 후, 메모리 요소(333)를 통해 신호 BL(가령, 프로그래밍 전압 또는 전류를 가진 신호)을 인가할 수 있다. 이러한 신호는 메모리 요소(333)의 물질의 적어도 일부분을 변경시킬 수 있다. 이러한 변화는 예를 들어, 소거 작동을 수행함으로써, 역전될 수 있다. 예를 들어, 국부화된 전도 영역이 메모리 요소(333) 내에 수용된 전해질 내에 형성될 수 있다. 국부화된 전도 영역의 형성이, 예를 들어, 도 5A-5C를 참조하여, 아래에서 더 상세하게 논의된다. 국부화된 전도 영역의 횡방향 크기는, 메모리 요소(333)에 저장된 상이한 값들의 정보를 나타내는 상이한 상태들을 나타내는데 사용될 수 있는 상이한 저항 값들을 가질 수 있다. 국부화된 전도 영역의 물리적 특성, 따라서, 셀의 메모리 특성은, 셀을 "세팅"하는데 사용되는 전자 신호의 속성에 달려있다. 예를 들어, 저에너지 신호가 "얇은"(thin) 또는 낮은 전도도를 갖는, 그리고, 짧은 지속시간 동안만 관련 저항 상태를 보유하는, "약한"(weak) 또는 "취약"(fragile) 전도 영역을 형성할 수 있다. 이러한 경우에, 저에너지 신호는 저-전력, 단기 메모리 기능을 제공한다. 비교시, 고에너지 신호는 장기 메모리 보유를 나타내는 보다 더 "강한"(stronger) 또는 두꺼운 전도 영역을 형성할 수 있다. 또 다른 예에서, 매우 빠른 고전력 신호가, 일시적으로만 보유되는 전도 영역을 제공할 수 있다. 이러한 경우에, 메모리 기능은 휘발성으로 간주될 수 있고, DRAM과 유사한 방식으로 기능할 수 있다. 전술한 메모리 기능들 중 임의의 기능이, 프로그램 신호 속성에 기초하여, 차별화된 메모리 기능을 제공하는 메모리 셀들의 영역 또는 다른 메모리 셀과 연계하여 이용될 수 있다.　

판독 작동은 신호 WL을 이용하여 액세스 구성요소(311)를 턴-온시킬 수 있고, 그 후, 메모리 요소(333)를 통해 전압 또는 전류(가령, 판독 전압 또는 전류)를 가진 신호 BL을 인가할 수 있다. 판독 작동은 저장되는 정보의 대응 값을 결정하기 위해, 판독 전압 또는 전류에 기초하여, 메모리 셀(300)의 저항을 측정할 수 있다. 예를 들어, 메모리 셀(300)에서, 판독 전류가 메모리 요소(333)를 통과할 때, 상이한 저항 값이 신호 BL에 상이한 값(가령, 전압 또는 전류값)을 부여할 수 있다. 메모리 디바이스의 다른 회로(가령, 도 1의 I/O 회로(116)와 같은 회로)가 신호 BL을 이용하여 메모리 요소(333)의 저항 값을 특정하여, 저장된 정보의 값을 결정할 수 있다.

판독, 프로그램, 또는 소거 작동 중 사용되는 전압 또는 전류는 서로 상이할 수 있다. 예를 들어, 프로그래밍 작동에서, 메모리 요소를 통해 흐르는 전류를 생성하는 신호(가령, 도 3의 신호 BL)의 값(가령, 전압)은 메모리 요소의 적어도 일부분의 물질을 변화시키기에 충분할 수 있다. 이러한 변화는 메모리 요소(333)에 저장될 정보의 값을 반영하도록 메모리 요소의 저항 값을 변경할 수 있다.

판독 작동시, 메모리 요소를 통해 흐르는 전류를 생성하는 신호(가령, 도 3의 신호 BL)의 값(가령, 전압)은 전류 생성에 충분하지만 메모리 요소의 임의의 부분을 변화시키기에 불충분할 수 있다. 결과적으로, 메모리 요소에 저장되는 정보의 값은 판독 작동 중 및 후 변화없이 유지될 수 있다. 다른 실시예는 "리프레시" 작동, 예를 들어, DRAM과 같이 휘발성 메모리 기능을 요할 수 있다.

다양한 유형의 메모리 셀에서 일반화된 소거 작동에서, 신호(가령, 도 3의 신호 BL)의 전압 값은 프로그래밍 작동에 사용되는 전압으로부터 반대 극성을 가질 수 있다. 따라서, 이러한 경우에 전류를 생성하는 신호는, 메모리 요소의 물질을 원래 상태 - 예를 들어, 메모리 셀에 대해 프로그래밍 작동이 수행되기 이전의 상태 - 로 변화시키거나 리셋시킨다.　

도 1 내지 도 3의 메모리 셀(100, 200, 300) 중 다양한 셀 또는 모든 셀은 아래 설명되는 상변화 메모리 셀들 중 하나 이상과 유사 또는 동일한 구조를 가진 메모리 셀을 포함할 수 있다.　

예를 들어, 도 4는 도 1 및 도 2의 메모리 디바이스와 함께 사용될 수 있는, 또는, 도 3의 메모리 요소(333)와 유사 또는 동일할 수 있는, 여러개의 상변화 메모리 셀들 중 하나의 단순화된 개략적 블록도다. 즉, 메모리 셀(300)은 상변화 메모리(PCM) 셀(400)을 포함할 수 있다. PCM 셀(400)은 상변화 물질(407)에 연결된 전도 요소(405)를 포함할 수 있다. 상변화 물질(407)은 두개 이상의 측부 상에서 유전 물질(409)에 의해 둘러싸일 수 있다. 신호(410)가 전도 요소(405)를 통해 상변화 물질(407)에 인가될 수 있다.　

구체적 예시 실시예에서, 전도 요소(405)로 적합한 물질은 티타늄(Ti), 티타늄 나이트라이드(TiN), 티타늄 텅스텐(TiW), 카본(C), 실리콘 카바이드(SiC), 티타늄 알루미늄 나이트라이드(TiAIN), 티타늄 실리콘 나이트라이드(TiSiN), 다결정 실리콘, 탄탈륨 나이트라이드(TaN)의 박막들, 이러한 박막들의 일부 조합, 또는 상변화 물질(407)과 호환가능한 다른 전도 물질을 포함한다.

상변화 물질(407)은 예를 들어, 열, 빛, 전압 전위, 또는 전류와 같은, 에너지 인가를 통해 변화할 수 있는 전기적 성질(가령, 저항, 커패시턴스, 등)을 가진 물질을 포함한다. 상변화 물질의 예는 칼코게나이드 물질을 포함한다. 칼코게아니드 합금은 메모리 요소에 또는 전자 스위치에 사용될 수 있다. 칼코게나이드 물질은 주기율표의 6열의 적어도 하나의 원소를 포함하는 물질, 또는, 칼코게나이드 원소들(예를 들어, 텔루륨, 황, 또는 셀레늄의 원소들 중 임의의 원소) 중 하나 이상을 포함하는 물질이다. 구체적 예시 실시예에서, 상변화 물질(407)은 게르마늄-안티모니-텔루륨 또는 간단히 GST로도 알려진, Ge₂Sb₂Te₅를 포함한다.

유전 물질(409)은 비교적 소량의 상변화 물질(407)을 사용할 수 있게 하고, 따라서, 상변화 물질(407)의 부피를 비교적 작은 레벨로 유지시킴으로써 PCM 셀(400)의 프로그래밍 속도를 증가시킬 수 있다. 다양한 실시예에서, 유전 물질(409)은 실리콘 다이옥사이드(SiO₂) 또는 실리콘 나이트라이드(Si_xN_y)를 포함할 수 있다. 추가적으로, 다양한 유형의 유전 물질, 가령, 탄탈륨 펜톡사이드(Ta₂O₅), 실리콘 나이트라이드(Si_xN_y), 알루미늄 옥사이드(Al₂O₃), 탄탈륨 펜톡사이드(Ta₂O₅), 하프늄 옥사이드(HfO₂), 및 다양한 다른 유기 또는 무기 유전 물질이 SiO₂ 또는 Si_xN_y에 대한 대안으로 또는 이와 연계하여 사용될 수 있다.　

전도 요소(405)를 통해 상변화 물질(407)에 인가되는 신호(410)가 아래에서 다양한 실시예에서 설명된다. 예를 들어, 도 6A-6D는 핵생성된 결정이 보다 더 큰 크기로 성장할 수 있도록 하는 시간 동안, PCM 셀에 SET 신호를, 또는, SET 신호의 나머지 부분을 인가하기 전에 비정질 PCM 셀 내부에서 결정 핵생성 단계를 제공하도록 초기 램프-업 신호를 포함하는 다양한 유형의 핵생성 및/또는 SET 프로그래밍 신호의 그래프를 도시한다. 아래에서, 도 9와 관련하여 더 상세히 논의되는 바와 같이, 핵생성 신호는 SET 신호 전에 인가되는 별도의 신호일 수도 있고, 또는, 대안으로서, 연속 핵생성/SET 프로그래밍 신호의 일부분일 수도 있다.　

이제 도 5A-5C를 참조하면, PCM 셀에 SET를 인가하기 위해 종래 기술에서 사용되는 프로그래밍 신호의 개략적 표현이 도시된다. 도시되는 각각의 신호에 대하여, 전압 또는 전류(가령, 신호)가 기결정된 시간 주기 동안 PCM 셀에 인가되고, 모든 경우에 램프-업 시간이 거의 즉각적이다. 신호의 최대 진폭이 실현된 후, 신호는 소정 시간 주기 동안 일정 진폭으로 유지되고(도 5A), 또는, 기결정된 시간 주기 동안 램프-다운되며(도 5B), 또는, 소정 시간 주기 동안 일정 진폭으로 유지되고 그 후 기결정된 시간 주기 동안 램프-다운된다(도 5C).　

예를 들어, 도 5A는 PCM 셀에 인가되는 구형파 신호(500)를 도시한다. 구형파 신호(500)는 신호의 상승단 상에서 전압 또는 전류의 기결정된 최대 신호 진폭까지 실질적으로 즉각적인 상승 시간(501)을 가진다. 구형파 신호(500)는 구형파 신호(500)의 지속시간 전체에 걸쳐 일정 신호 진폭(503)으로 또는 평평하게 유지되며(0이 아닌 전압 또는 전류), 그 후, 신호의 하강단(505) 상에서 0(또는 전압 또는 전류의 소정의 최소값)으로 되돌아온다. 전압 또는 전류의 최대 신호 진폭은 셀 내의 상변화 물질의 용융을 유도하는 전류 레벨보다 낮은 것이 일반적이다. 즉, 일정 신호(503)의 최대 진폭은 상변화 물질의 RESET를 피하기 위해 PCM 셀 간에 용융 전류 I_melt를 생성하는데 요구되는 값보다 낮도록 선택된다. RESET 동안, 상변화 물질은 (대략 900K에서) 용융되고, 신호의 하강단(505)에서 0으로의 급속 귀환으로 인해, 상변화 물질이 신속히 냉각되어 비정질 상태에 머무른다.　

도 5B는 신호의 상승단 상에서 실질적으로 즉각적인 상승 시간(511)을 갖는 삼각파 신호(510)를 도시한다. 삼각파 신호(510)가 기결정된 최대 진폭에 도달 후, 삼각파 신호(510)는 그 후 신호의 하강단 상에서, 0까지 또는 전압 또는 전류의 소정의 최소값까지, 램프-다운 하강단(513)을 개시한다. 램프-다운 하강단(513)은 기결정된 시간 주기에 걸쳐 나타난다.

도 5C는 기결정된 최대 신호 높이의 전압 또는 전류까지 실질적으로 즉각적인 상승 시간(521)을 가진 조합 신호(520)를 도시한다. 조합 신호(520)는 조합 신호(520)의 기결정된 시간주기 전체에 걸쳐 일정 신호(523) 진폭으로 또는 평평하게 유지된다(0이 아닌 전압 또는 전류). 조합된 신호(520)가 그 후 다른 기결정된 시간 주기 동안 신호의 하강단 상에서 0(또는 전압 또는 전류의 소정의 최소값)까지, 램프-다운 하강단(525)을 개시한다.

도 5A의 구형파 신호(500)와 달리, 도 5B의 삼각파 신호(510) 또는 도 5B의 조합 신호(520)는 셀 내의 상변화 물질의 용융을 야기할 전압 또는 전류보다 크거나 작은 최대 신호 진폭을 가질 수 있다. 즉, 도 5B 및 5C의 신호들이 0으로 천천히 되돌아가기 때문에, 상변화 물질은 비정질 상태로부터 소정 레벨의 결정화도로 되돌아갈 수 있다.　

도 5A-5C의 종래 기술의 프로그래밍 신호들 각각은 PCM 셀에 인가되는 거의 즉각적인 상승단 신호를 이용한다. 즉각적인 신호는 이상적으로 0이지만, 현재의 실제적 제한사항은 신호에 대한 대략 10 나노초(ns)의 상승단을 필요로한다. 결과적으로, 여기서 사용되듯이, 용어 "0이 아닌 상승단 신호"는 아날로그 또는 (가령, 디지털) 계단식 램프-업 신호의 의도적 선택을 지칭할 것이다.　

그러나, 도 5A-5C에 도시되는 바와 같이 PCM 셀에 SET 신호를 프로그래밍함에 있어서 종래 기술 프로세스에 의해 사용되는 다양한 유형의 신호들에 반해, 도 6A-6D는 별도의 핵생성 단계 신호, 또는, 조합된 핵생성 단계 및 프로그래밍 SET 신호로 사용될 수 있는 신호들의 개략적 표현을 도시한다. 아래에서 더 상세히 설명되는 바와 같이, 도 6A-6D는 PCM 셀에 SET 신호를 후속하여 인가하기 전에, 비정질 PCM 셀 내부에 결정 핵생성 단계를 제공하기 위한 초기 램프-업 신호를 포함한다. 이 신호들은 조합된 핵생성 및 SET 신호로 또한 간주될 수 있다. 아래에서 더 상세히 개시되는 바와 같이, 핵생성 단계는 셀의 전체 프로그래밍 속도를 증가시킨다.　

예를 들어, 여기서 설명되는 주제의 일 속성은 도 6A-6D에 그래프로 도시되는 신호들 중 하나 이상을 채택하는, 핵생성 단계를 포함하는, PCM 셀의 프로그래밍 방법이다. 이러한 신호들 각각은 도 5A-5C와 관련하여 앞서 논의된 대략 10ns 램프-업 시간의 실제적 하한보다 실질적으로 긴 신호의 0이 아닌 램프-업 시간 또는 상승단을 이용한다.

여기서 개시되는 0이 아닌 상승단은 상변화 물질 내 결정질화 성장 프로세스의 제시없이 결정 핵생성 단계 또는 프로세스를 촉진시킨다. 결과적으로, PCM 셀의 스위칭 성질은 셀 내 상변화 물질의 (최대 융점까지의 고온에서) 자발적 결정질화의 활성화없이 PCM 셀을 핵생성 단계로 배치함으로 인해(예를 들어, 420K의 온도에서 실현됨) 보다 더 빠르다(가령, 초기 비정질 또는 핵생성 단계로부터 다양한 레벨의 결정화도 방향으로, 따라서, 셀 전기저항에 영향을 미침). 예를 들어, PCM 셀을 핵생성 단계로 배치함으로써, 확산 및 이에 수반되는 결정질화 성장에 요구되는 에너지 장벽의 극복을 위해 여기서 설명되는 핵생성 온도에서 불충분한 열 에너지로 인해, 안정한 속성을 나타내게 된다. 스위칭 성질이 도 7을 참조하여 아래에서 더 상세히 논의된다.

도 6A-6D를 다시 참조하면, 각각의 신호는 0이 아닌 상승단으로 시작되어, 신호의 최대 진폭이 실현된 후, 신호는 소정 시간 주기 동안 일정 진폭으로 유지되고(도 6A), 또는, 기결정된 시간 주기 동안 램프-다운되며(도 6B), 또는, 소정 시간 주기 동안 일정 진폭으로 유지되고 그 후 기결정된 시간 주기 동안 램프-다운되며(도 6C), 또는, 0(또는 도 6D에 도시되는 바와 같이 소정의 최소 값의 전압 또는 전류)까지 신속하게 램프-다운된다. 다양한 신호들 각각을 이용하여, 여기서 더 상세히 설명되는 바와 같이 개개의 또는 조합된 핵생성 및/또는 SET 신호를 제공할 수 있다.　

예를 들어, 도 6A는 PCM 셀에 인가되는 상승단 신호(600)를 도시한다. 상승단 신호(600)는 신호의 램프 상승단(601)이 기결정된 최대 신호 높이의 전압 또는 전류까지 상승하는, 0이 아닌 시간 주기를 가진다. 상승단 신호(600)는 상승단 신호(600)의 지속시간 전체에 걸쳐 일정 신호(603)로 또는 평평하게 유지되며(0이 아닌 전압 또는 전류), 그 후, 신호의 하강단(605) 상에서 0(또는 전압 또는 전류의 소정의 최소값)으로 되돌아온다. 상승단 신호(600)의 경우에, 하강단은 거의 즉각적이다(아마 하강단 반응의 실제적 한도에 기초하여 10ns 시간주기 동안 발생함). 전압 또는 전류의 최대 신호 높이는 통상적으로, 셀 내의 상변화 물질의 부분적 또는 완전한 용융을 유도하는 전류 레벨보다 낮게 선택될 수 있다. (셀을 통해 온도 구배가 존재할 수 있고, 따라서, 셀 내 각 지점에 대해 어떤 고유 용융점이 추론되지 않는다). 즉, 일정 신호(603)의 최대 진폭은 상변화 물질의 부분적 또는 완전한 RESET를 피하기 위해 PCM 셀 간에 용융 전류 I_melt　미만 값을 생성하도록 선택된다. RESET 동안, 상변화 물질은 (선택되는 물질에 따라 대략 900K에서) 용융되고, 신호의 하강단(605)에서 0으로의 급속 귀환으로 인해, 상변화 물질이 신속히 냉각되어 비정질 상태에 머무른다.　

도 6B는 신호의 램프 상승단(611)이 기결정된 최대 신호 진폭의 전압 또는 전류까지 상승하는, 0이 아닌 시간 주기를 가진 삼각파 신호(610)를 보여준다. 삼각파 신호(610)가 기결정된 최대 진폭에 도달 후, 삼각파 신호(610)는 그 후 신호의 하강단 상에서, 0까지 또는 전압 또는 전류의 소정의 최소값까지, 램프-다운 하강단(613)을 개시한다. 램프-다운 하강단(613)은 기결정된 시간 주기에 걸쳐 나타난다.

도 6C는 신호의 램프 상승단(621)이 기결정된 최대 신호 진폭의 전압 또는 전류까지 상승하는, 0이 아닌 시간 주기를 가진 조합 신호(620)를 보여준다. 조합 신호(620)는 조합 신호(620)의 기결정된 시간주기 전체에 걸쳐 일정 신호(623) 진폭으로 또는 평평하게 유지된다(0이 아닌 전압 또는 전류). 조합된 신호(620)가 그 후 다른 기결정된 시간 주기 동안 신호의 하강단 상에서 0(또는 전압 또는 전류의 소정의 최소값)까지, 램프-다운 하강단(625)을 개시한다.

도 6D는 PCM 셀에 인가되는 상승단 삼각파 신호(630)를 도시한다. 상승단 삼각파 신호(630)는 신호의 램프 상승단(631)이 기결정된 최대 신호 높이의 전압 또는 전류까지 상승하는, 0이 아닌 시간 주기를 가진다. 그 후 상승단 삼각파 신호(630)는 신호의 하강단(633) 상에서 0(또는 전압 또는 전류의 소정의 최소값)까지 되돌아간다. 상승단 삼각파 신호(630)의 경우에, 하강단은 거의 즉각적이다(아마 하강단 반응의 실제적 한도에 기초하여 10ns 시간주기 동안 발생함).

도 6A-6D를 계속 참조하면, 도 6A-6D에 설명되는 신호들 각각에서, 램프 상승단(601, 611, 621, 631)의 0이 아닌 시간 주기의 일부분 동안 초기 핵생성 단계가 나타난다. 도 6A-6D에서 설명되는 전부 4개의 기법들이, 또는 그 다양한 조합들이, 핵생성된 결정 시드의 성장을 촉진시키는데 효과적이다. 핵생성된 결정 시드의 성장은, (소정 레벨의 결정화도 및 결과적인, 저항 값까지) 후속 결정질화 단계를 준비하기 위해 상변화 물질의 사전-구조적 정렬로 간주될 수 있다. 따라서, 오늘날 PCM 셀의 프로그래밍에 사용되는 다양한 동시 발생적 프로그래밍 신호들과 관련하여 한가지 현저한 차이점은, 신호가 보다 높은 진폭에서 계속되기 전에, 또는, 추가의 프로그래밍 SET 신호가 인가되기 전에(두가지 모두 결정 성장을 개시시킴), 결정 시드의 핵생성을 촉진시키기 위해 상승단 신호(가령, 램프-업 주기)의 채택이다.

제조 허용공차 및 기타 변수들로 인해, PCM 셀 어레이 내의 PCM 셀은 피할 수 없는 프로세스 변화를 포함할 가능성이 높다. 결과적으로, 도 6A-6D의 각자의 램프 상승단(601, 611, 621, 631)은 PCM 어레이 내에 존재할 수 있는 약간 상이한 PCM 셀에서도 결정 시드의 핵생성을 효과적으로 유도할 수 있다.

따라서, 신호의 최대 진폭에 부분적으로 의존하여, 도 6A-6D에 도시되는 4가지 기법들 중 하나 이상, 또는 그 조합은, (도 6A에 도시되는 바와 같이) 전체 신호 지속시간을 최소화시키기 위해, 또는, (도 6B 또는 6C에 도시되는 바와 같이) 결정 성장 증가에 요구되는 전류 측면에서 셀-간 가변성(가령, 제조 허용공차)을 더 잘 관리하기 위해, 선택될 수 있다. 결과적으로, 핵생성 단계 주기에 후속하여, 결정 성장 프로세스가 주로 신호의 평평한 구간 동안(가령, 도 6A), 또는 신호의 램프-다운 동안(가령, 도 6B 또는 6C), 또는 둘 모두 동안(가령, 도 6B 및 6C) 나타날 수 있다. 따라서, (도 5A-5C의 동시 발생적 신호 형상에 비해) 도 6A-6D의 신호 형상 중 하나 이상이 사용될 경우, 낮은 SET 저항 및 우수한 SET 저항 분포(어레이 내 메모리 셀들 중 다양한 셀들의 낮은 표준 편차)를 얻을 수 있다.　

그러나, 도 6A-6D와 관련하여, 신호들의 어떤 크기, 기울기, 또는 특정 부분도 다양한 신호들의 정확한 지속시간, 크기, 또는 형상을 제한하는 것으로 간주되어서는 안됨을 당 업자는 이해할 것이다. 여기서 개시되는 사항들의 읽고 이해하고 난 후 당 업자에게 당연하게 이해되듯이, 다양한 도면들은 여기서 논의되는 다양한 개념들을 더 잘 이해할 수 있도록 제공되는 것이다. 더욱이, 램프 신호들 각각은 연속적으로 증가하는(가령, 아날로그 신호) 램프-업 신호에 반해, 복수의 계단-값(가령, 계단식 증분 신호)들을 포함할 수 있다.　

도 7은 상변화 물질에 대한 온도의 함수로 핵생성 확률 및 결정질화 성장 속도를 보여주는 그래프 표현(700)이다. 그래프 표현(700)은 앞서 논의된 Ge₂Sb₂Te₅　합금과 같은, 상변화 물질의 핵생성 단계(701) 및 결정질 성장 단계(703)에 대한 연산된 확률 분포를 표시한다.

많은 물질들의 결정질화가 핵생성에 의해 제한된다. 결과적으로, 주어진 물질의 핵생성 속도는 (피크 온도에서 조차) 너무 낮아서, 전체 결정질화 프로세스의 시간스케일을 핵생성이 결정하게 되고, 핵생성이 나타난 경우, 성장이 더 빠르게 이어지게 된다. 특히 기술이 축소되면(셀 크기 축소), (핵생성 속도 곱하기 셀 볼륨 곱하기 관찰 시간의 함수로 결정되는) 핵생성 확률이 셀 볼륨과 함께 감소하기 때문에 핵생성이 점점더 어려워지게 된다. 핵생성 속도 자체는 물질 파라미터이고, 셀 볼륨에 독립적이다. 핵생성에 반해 결정 성장은 결정 전방이 성장해야하는 거리가 셀 크기와 함께 감소하기 때문에 스케일링과 함께 더 쉬워진다.

핵생성 단계(701) 중 피크 핵생성 확률은 피크 결정 성장 속도보다 낮은 온도에서 이루어지는 것이 일반적이고 저온 영역(420K, 또는, 피크 결정질화 온도보다 낮게 선택되는 소정의 다른 온도)에서 두드러진다는 점을 주목할 가치가 있다. 이에 반해, 결정질 성장 단계(703)는 보다 높은 결정질화 속도를 제공하고, 또한, 결정질 성장 단계(703)는 보다 높은 온도에서(가령, Ge₂Sb₂Te₅의 경우 대략 900K인, 합금의 융점에 가까운 온도에서) 주로 나타난다.

핵생성 단계(701) 중 핵생성 사이트 형성은 상변화 물질 내 분자들의 사전-구조적 정렬로 간주될 수 있다. 즉, 상변화 물질의 완전 비정질 상태로부터 다양한 레벨의 결정질로 진행에 반해, 선택된 PCM 합금 내 분자들의 사전-구조적 정렬은 다양한 레벨의 결정화도로 상변화 물질의 보다 빠른 상변화를 가능하게 한다.

일반적으로, 셀 내 비정질 및 결정질 영역의 확장은 사용되는 구체적 구조에 좌우된다. 표준 PCM 디바이스에서, 셀 활성 영역은 결정질 상으로 유지되는 상변화 물질로 통상적으로 둘러싸인, 비정질 돔(amorphous dome)으로 구성된다. 그러나, 다른 유형의 셀 구조에서, 활성 영역은 전체 상변화 물질 볼륨으로 확장된다. 따라서, 제 2 유형의 셀은 완전 비정질화된 상변화 물질(풀-볼륨 비정질화)에 대응하는 RESET 상태로 작동할 필요가 있다. 따라서, 도 7의 두가지 프로세스에 사용되는 실제 온도의 정확한 결정은, PCM 셀 내 PCM의 볼륨과, 상변화 물질 볼륨의 형상 및 구조와, 당 업자에게 알려진 다양한 기타 파라미터들을 포함한, 이용되는 특정 상변화 물질과 결합된 결정화 이론 또는 실증적 검사에 기초하여 결정될 수 있다.　

완전 비정질화된(가령, RESET 상태에 놓인) 제한된 셀에서, 핵생성은 속도-제한 단계(후속 SET 성공 및 속도를 결정하는 단계)로 판단된다. 결정 성장은 고속인 것으로 판단되고, 핵생성 이벤트가 나타나면 신속하게 증산된다. 핵생성 발생을 위해, 정의에 의해, 적어도 하나의 결정이 관찰 시간(SET 신호 폭, t_PW) 내에, 그리고, 가용 셀 부피 V 내에, 나타나야만 한다. 주어진 셀 볼륨에 대해 임의의 특정 온도에서, 최소 SET 신호 시간 t_PW,min은 물질-의존적 결정 핵생성 속도에 반비례하고, 최적 온도에서만 나타난다. 종래 기술의 이러한 문제를 완화시키기 위해, 완전 비정질화 셀에 대한 정확한 SET 프로그래밍 과정은, (1) 비교적 낮은 온도 프로그래밍 단계로 (작은) 결정의 핵생성을 개시해야하고, (2) 보다 높은 온도에서 결정 성장을 촉진시킴으로써 핵생성된 결정의 크기를 증가시켜야 한다.　

앞서 언급한 바와 같이, PCM 어레이 내의 PCM 셀은 피할 수 없는 프로세스 변화를 포함할 가능성이 높다. 따라서, 앞서 논의한 램프 상승단 신호(가령, 도 6A-6D)는 PCM 어레이 내에 존재할 수 있는 약간 상이한 PCM 셀에서도 결정 시드의 핵생성을 효과적으로 유도할 수 있다.

앞서 논의한 투-스텝 과정을 위해 고려된 종래 기술의 기법은 역전(reversed)-L 형상 SET 신호를 이용한다. 이제 도 8을 참조하면, 단일 PCM 셀의 핵생성 프로세스를 향상시키기 위한 종래 기술의 SET 신호(800)가 도시된다. SET 신호는 핵생성 프로세스를 향상시킨다고 하지만, 셀-간 변형이 고려되기 않기 때문에, 단일 셀에만 맞춤화된다. 신호의 제 1 저-레벨 플래토(first lower-level plateau)(801)를 이용하여 시간 주기 t_nucl동안 핵생성을 촉진시킨다. 신호의 제 2 고-레벨 플래토(803)가 시간 주기 t_plat동안 작동하여, 상변화 물질의 결정질화 성장을 촉진시킨다.

이와 같이 특별한 투-스텝의 종래 기술 기법은 단일 PCM 셀 내에서 (성장 전에) 먼저 핵생성을 촉진시키는데 효과적인 것으로 나타났다. 그러나, 2개의 플래토(801, 803)의 진폭이 주어진 PCM 셀에 대해 정확하게 맞춤화되어야 한다. 메모리 셀들의 어레이 내 셀간 변화 때문에 통상적으로 단일 진폭 세트가 가능하지 않다. 결과적으로, 도 8의 SET 신호(800)는 다수의 PCM 셀을 수반하는 전형적인 메모리 어레이 내에서 핵생성 단계를 생산하는데 효과적이지 못하다.

그러나, 여기서 설명되는 다양한 실시예에서, 예를 들어, 도 6A-6D의 신호들 중 하나 이상의 다양한 조합들을 조합하여, 다수의 PCM 셀을 지닌 메모리 어레이 내 제조 가변성(가령, 셀간 변화)를 여전히 허용할 수 있으면서, 여기서 설명되는 투-스텝 핵생성-성장 프로세스를 실현하기 위해 실제적 핵생성 및/또는 SET 신호를 실현할 수 있다.　

이제 도 9를 참조하면, 여기서 설명되는 다양한 실시예에 따른 핵생성 및 SET 신호를 위해 개별 신호부들을 가진 대안의 신호 형상(900)이 도시된다. 대안의 신호 형상(900)은 PCM 셀들 간의 제조 가변성을 설명하면서 복수의 PCM 셀 내 핵생성을 촉진시킨다. 예를 들어, 대안의 신호 형상(900)의 상승단 신호부(901)는 핵생성 단계 신호를 포함하고, 도 6A-6D에 그래프로 도시되는 바와 같이 신호들 중 하나 이상의 일부분이거나 이를 채택할 수 있다. 상승단 신호부(901)는 위에서 도 5A-5C와 관련하여 앞서 논의된 대략 10ns 램프-업 시간의 실제적 하한보다 실질적으로 긴 신호의 0이 아닌 램프-업 시간 또는 상승단을 이용한다.　

종래 기술의 표준 구형파 SET 신호(가령, 도 5A)와 관련하여, 또는, 심지어 도 8의 SET 신호(800)의 투-스텝 버전에서, 신호 형상(900)은 상승단 신호부(901) 및 이에 이어지는 플래토-영역 신호부(903)를 포함한다. 소정의 시간 주기(907)가 상승단 신호부(901)와 플래토-영역 신호부(903) 사이에서 나타날 수 있다. 당 업자가 이해할 수 있듯이, 시간 주기(907)는 일 실시예에서, 0의 지연 시간 주기를 커버할 수 있다(이 경우에, 신호부(905)는 도 6A에 제시된 바와 같이, 플래토-영역 신호부(903)로 직접 효과적으로 계속된다). 다른 실시예에서, 시간 주기(907)는 0이 아닌 지연을 가질 수 있다. 신호부(905)는 핵생성 신호 또는 SET 신호 또는 두가지 모두의 일부분일 수 있고, 또는, 0이 아닌 지연 후, SET 신호가 단순히 플래토-영역 신호부(903)로 계속될 수 있다. 0의 지연 주기 또는 0이 아닌 지연 주기의 어느 경우에도, 상승단 신호부(901)의 최고 진폭은, 플래토-영역 신호부(903)와 상이한 진폭 또는 실질적으로 동일한 진폭을 가질 수 있다. 예를 들어, 다양한 실시예에서, 0이 아닌 지연 주기 후, 상승단 신호부(901)는 플래토-영역 신호부(903)와 실질적으로 동일한 진폭을 가질 수 있다.　

상승단 신호부(901)는 메모리 어레이 내 PCM 셀 각각이, 핵생성 형성을 돕는 저온 영역에서 더 많은 시간을 보내게 할 수 있다. 상승단 신호부(901)의 저온 영역은 핵생성 확률을 각각의 셀 내에서 최대값에 도달하게 한다. 셀 내의 초기 핵생성 프로세스를 촉진시킨 후, 보다 높은 온도의 플래토-영역 신호부(903)는 각 셀 내 결정 성장을 향상시키고, 따라서, 어레이 내 PCM 셀들 중 선택된 셀의 프로그래밍을 위해 요망 레벨로 결정질화 프로세스를 완료시킨다.　

도 9의 신호 형상(900)이 다양한 형상을 취할 수 있고 도시되는 신호 형상(900)은 한 변형예에 지나지 않음을 당 업자가 이해할 것이다. 명시적으로 도시되지는 않지만, 도 6A-6D의 신호들 중 하나 이상이, 도 8의 SET 신호(800)의 거의 즉각적인 상승단에 반해, 제 1 레벨에 대해 소정의 상승단을 가진 역전-L 형상 SET 신호를 따라 이용될 수 있다.　

이제 도 10A 및 10B를 참조하면, 다양한 시간 주기 동안 상승 시간 및 하강 시간 모두에 대해 서로 다른 SET 신호로 획득되는 다수의 프로그래밍 곡선들이 도시된다. 가변 상승 시간 신호 그래프(1000)는 여기서 설명되는 실시예들 중 다양한 실시예에 따른다. 도 10B의 거의 즉각적인 상승단 신호 그래프(1050)는 종래 기술에 의해 이용되는 프로그래밍 기법에 따른다. 도 10A 및 10B 각각은 대략 100ns의 지속시간의 플래토 영역을 가진 set 신호 I_S와, 이어지는 대략 100ns의 총 신호 지속시간을 가진 RESET 사전-조건 신호 I_R로 구성되는 신호를 도시한다. 도 10A 및 10B 모두 동일한 SET 신호 에너지를 이용하고, 따라서, 전력 소모 시각으로부터 동등하다는 것에 또한 주목할 수 있다. 그러나, 도 10A의 가변 상승시간 신호 그래프(1000)에서, 상승시간의 지속시간은 t₁으로부터 t₅까지 변하여, 핵생성 영역을 형성할 더 넓은 전류 윈도를 제공할 수 있다. 이에 반해, 도 10B의 거의 즉각적인 상승단 신호 그래프(1050)에서는, 하강 시간의 지속시간이 t₁으로부터 t₅까지 변한다.

더욱 구체적으로, 도 10A 및 10B는 본 실험에서 t₁과 t₅　사이에서 상승(또는 하강) 시간을 변화시킨다. 그러나, 도 10A의 시간 t₂　및 t₃는 실질적으로 동일한 전체 펄스 에너지를 이용하는 도 10B의 동등한 시간에 대한 곡선에 비해 더 넓은 전류 윈도를 성공적으로 유지하고 있다. 결과적으로, 도 10A의 상승단 신호부로, t₂의 상승 시간이 셀 내 분자 결정질화에 충분하다. 그러나, 도 10B의 경우, 요구되는 시간은 적어도 t₄이며, 이는 도 10A에 비해 SET 신호를 성공적으로 인가하는데 요구되는 총 시간 주기의 적어도 10배를 나타낸다.

따라서, 도 6A 및 도 5A-5C를 동시적으로 참조할 때, 도 10A는 예를 들어, 도 6A의 상승단 신호(600)의 신호를 PCM 셀에 인가함과 관련된 이점을 표시한다. 예를 들어, 도 10A 및 10B는 완전 국한된(fully confined) 상변화 메모리 셀 내 도 5A의 신호(500) 또는 도 5B의 삼각파 신호(510), 또는, 도 5C의 조합 신호(520)에 상승단 신호(600)을 비교한다. 예를 들어, 주어진 값 i보다 낮은 전류에서 메모리 셀의 특정 구조에 대해, SET 신호의 플래토 상에서 얻은 셀 내부 온도는, 핵생성이 매우 효과적이고 플래토 지속시간 t₂가 도 10A에 도시되는 바와 같이 셀 내 분자의 결정질화에 충분한, 영역에 대응한다. 그러나, 주어진 값 i보다 높은 전류의 경우에, 핵생성은 더이상 효과적이지 않고, (도 10B의 그래프에 표시되는 바와 같이 그리고 도 5A의 신호(500)에 대응하는 t_rise　= t₁에 의해 근사되는) 구형파 SET 신호는 셀을 저-임계 전압 또는 저항으로 설정할 수 없다. 따라서, 성장 프로세스를 개시할 결정 시드가 존재하지 않을 경우, 도 10A에 도시되는 바와 같이 거의 급속하게 결정질화가 이루어질 수 없다.

도 10A에 도시되는 신호의 상승단 시간을 증가시킴으로써(가령, t_rise ≥ t₂), 결정 시드가 램프-업 시간 동안 개시될 수 있고, SET 상태가 이 영역에서도 쉽게 실현될 수 있다(저저항 상태를 이끔). 따라서, 도 10A 및 10B는 램프-다운 신호보다 램프-업 신호가 더 효율적임을 표시한다.　

도 11은 여기서 설명되는 다양한 실시예들에 따라 핵생성 단계 및 PCM 셀의 핵생성 단계 및 프로그래밍을 구현하기 위한 방법의 일 실시예를 보여주는 순서도(1100)다. 이 방법은 도 1의 메모리 어레이(102)와 같은, 다양한 유형의 메모리 어레이에 인가될 수 있고, 이에 의해 이용될 수 있다. 당 업자는 이러한 순서도가 다양한 작동들의 가능한 한가지의 시계열적 발생만을 제공할 뿐임을 이해할 것이다. 여기서 제공되는 개시를 읽고 이해하면, 당 업자는 작동들 중 많은 부분이 상이한 순서로 수행될 수 있고 소정의 작동들이 다른 작동과 병렬로 수행될 수 있으며 또는 일부 작동들이 선택적인 것으로 간주될 수 있음을 이해할 것이다(가령, 작동(1101-1111 및 1115)은 조합된 또는 개개의 핵생성 및 프로그래밍 SET 신호를 인가하면서 PCM 어레이 발전의 발전 단계 동안 수행될 수 있음). 더욱이, 여기서 제공되는 개시를 읽고 이해하면, 당 업자는 순서도(1100)가 예를 들어, 도 1의 메모리 제어 유닛(118) 내에서, 또는, 도 12를 참조하여 아래에서 논의되는 컨트롤러(1203)에서, 구현될 수 있음을 또한 이해할 수 있을 것이다. 명시적으로 도시되지는 않지만, 일 실시예에서, 메모리 제어 유닛(118) 및 컨트롤러(1203)는 핵생성 신호 발생기 및 프로그래밍 신호 발생기를 포함할 수 있다. 발생되는 핵생성 신호 및 프로그래밍 신호는 각각 동일한 발생기에 의해 형성될 수 있고, 또는, 개별 발생기에 의해 형성될 수 있다. 예를 들어, 일 실시예에서, 핵생성 신호 발생기는 (가령, 도 6A-6D 및 도 9의 0이 아닌 상승단 신호와 같은) 연속적으로 증가하는 상승단 신호를 제공할 수 있다. 다른 실시예에서, 핵생성 신호 발생기는 계단식으로 증가하는 상승단 신호를 제공할 수 있다. 그러나, 핵생성 신호 발생기가 프로그래밍 신호 발생에 또한 사용될 수 있다. 일부 실시예에서, 상승단 핵생성 신호 및 SET 프로그래밍 신호의 유형이, 선택되는 특정 유형의 SET 저항 값에 대해 메모리 제어 유닛(118) 또는 컨트롤러(1203) 내로부터 현장-선택가능할 수 있다. 따라서, 순서도(1100)는 고려될 수 있는 다양한 작동들을 단순히 나타내도록 제공된다.　

도 11을 계속 참조하면, 작동(1101)에서, PCM 셀 내 사용되는 상변화 물질 합금의 융점이 결정된다. 일반적으로, 융점은 주어진 합금에 대해 선험적으로 알려져 있다. 작동(1103)에서, PCM 합금을 융점에 놓는데 필요한 전류 레벨이 결정된다. 전류 결정은 적어도 부분적으로, 셀 내 상변화 물질의 부피와, 구조(가령, 형상) 모두를 기초로 한다. 핵생성 신호 진폭 및 프로그래밍 신호 진폭의 이어지는 선택은, PCM 합금을 융점까지 놓는데 필요한 전류 레벨 아래로 조정되는 것이 일반적이다.　

작동(1105)에서, 메모리 어레이 내의 셀을 핵생성 확률에 기초하여 핵생성 단계 내로 유지시킬 수 있는(가령, 효과적으로 결정을 핵생성할 수 있는) 개략적 온도가 결정된다(가령, 도 7 참조). 그러나, 메모리 어레이 내 PCM 셀 각각에 대해 최적인 단일 핵생성 온도를 결정할 수 없기 때문에, 선택되는 개략적 온도는 셀을 결정질 성장 단계(703) 내 배치를 개시하는 너무 높은 온도를 피하면서 일반적으로 도 7의 핵생성 확률 단계(701) 내에 머물게 하면서 상변화 물질 합금 내 분자들의 사전-구조적 정렬을 제공한다. 핵생성 단계(701) 내에 머무르게하는 개략적 온도의 결정은, 적어도 부분적으로, 셀 내 상변화 물질의 구조(가령, 형상), 부피, 및/또는 유형을 기초로 한다. 상변화 물질에 대한 온도의 함수로 결정질화 확률 결정은, 주어진 상변화 물질과, 이웃 물질들과의 대응하는 계면에 기초하여 개략적으로만 결정될 수 있다. 따라서, 작동(1101-1107)의 값들의 최종 결정은, 예를 들어, 모든 가능한 진폭 및 모든 가능한 상승/하강 시간을 통해 루프하는 실험에 의해 경험적으로 결정될 수 있다. 결과적으로, 결정질화 속도의 선험적 지식이 필요치 않다. 실증적 실험이 전체 어레이에 대해 수행될 수 있고, 그후, 이로부터, 주어진 어레이/물질 유형에 대해 값들이 선택될 수 있다.　

작동(1107)에서, 메모리 어레이의 PCM 셀을 핵생성 단계 내로 배치하기 위해 작동(1105)에서 결정된, 요망되는 개략적 온도와 관련된 전류 레벨 결정이 이루어진다. 그 후, 핵생성 제공을 위한 신호 유형들(가령, 도 6A-6D 및/또는 도 9를 참조하여 설명된 다양한 신호들) 중 하나 이상의 선택이 작동(1109)에서 이루어진다.

그 후, PCM 셀에 대해 선택된 형상, 부피, 및 합금 유형에 적어도 기초하여, 신호 램프-업을 위한 시간 주기의 결정이 작동(1111)에서 이루어진다. 시간 주기 결정은 어레이 내 PCM 셀의 예상되는, 연산되는, 또는 측정되는, 제조 가변성 및 허용공차에 또한 기초한다. 그 후, 선택된 신호는 작동(1113)에서 메모리 어레이 내 PCM 셀에 인가될 수 있다.　

메모리 어레이 내 PCM 셀들 중 다양한 셀들을 프로그래밍하기 위한 결정이 이루어질 때, 프로그래밍 신호의 진폭, 지속시간, 및 신호 유형이 작동(1115)에서 선택된다. 진폭, 지속시간, 및 신호 유형 파라미터의 선택은, 하나 이상의 셀 내에서 요망 레벨의 결정 성장을 이룰 수 있도록 선택된다. 파라미터 선택은, 당 업자에게 독립적으로 알려질 수 있고, 또는 대안으로서, 또는 연계하여, 실증적으로 결정될 수 있다. 그 후 프로그래밍 신호가 작동(1117)에서 PCM 셀들 중 적절한 셀에 인가된다. 앞서 논의한 바와 같이, 핵생성 신호 및 프로그래밍 신호가 단일 신호로 조합될 수 있다.　

이제 도 12를 참조하면, 하나 이상의 메모리 디바이스(가령, 도 1의 메모리 디바이스(101))를 포함하는 전자 시스템(1200) 형태의 장치의 예시적 실시예의 블록도가 도시된다. 전자 시스템(1200)은 예를 들어, 개인용 디지털 보조기기(PDA), 무선 기능 있는/없는 랩탑 또는 휴대용 컴퓨터, 웹 태블릿, 무선 전화, 페이저, 인스턴트 메시징 디바이스, 디지털 음악 재생기, 디지털 카메라, 또는, 무선으로 또는 유선 연결을 통해 정보를 송신 또는 수신하도록 적응될 수 있는 기타 장치와 같은, 디바이스에 사용될 수 있다. 전자 시스템(1200)은 다음의 시스템 - 무선 근거리망(WLAN) 시스템, 무선 개인영역망(WPAN) 시스템, 또는 셀룰러망 - 중 임의의 시스템에서 사용될 수 있다.

도 12의 전자 시스템(1200)은 컨트롤러(1203)(앞서 간단히 논의함), 입/출력(I/O) 디바이스(1211)(가령, 키패드, 터치스크린, 또는 디스플레이), 메모리 디바이스(1209), 무선 인터페이스(1207), 및 정적 랜덤 액세스 메모리(SRAM) 디바이스(1201)를 포함하는 것으로 도시되며, 이 모두는 버스(1213)를 통해 서로에게 연결된다. 배터리(1205)는 일 실시예에서 전자 시스템(1200)에 전력을 공급할 수 있다. 메모리 디바이스(1209)는 NAND 메모리, 플래시 메모리, NOR 메모리, 이들의 조합, 등은 물론, 여기서 설명되는 메모리 디바이스들 중 하나 이상을 포함할 수 있다.　

컨트롤러(1203)는 예를 들어, 하나 이상의 마이크로프로세서, 디지털 신호 프로세서, 마이크로컨트롤러, 등을 포함할 수 있다. 더욱이, 여기서 제공되는 개시를 읽고 이해하면, 앞서 논의된 도 11의 순서도(1100)가 컨트롤러(1203)에서 구현될 수 있음을 당 업자가 이해할 수 있을 것이다. 메모리 디바이스(1209)는 전자 시스템(1200) 내외로 송신되는 정보를 저장하는데 사용될 수 있다. 메모리 디바이스(1209)는 선택적으로, 전자 시스템(1200)의 작동 중 컨트롤러(1203)에 의해 실행되는 명령어 형태로 정보를 저장하는데 또한 사용될 수 있고, 전자 시스템(1200)에 의해 발생, 수집, 또는 수신되는 사용자 데이터 형태(가령, 이미지 데이터)로 정보를 저장하는데 사용될 수 있다. 명령어는 디지털 정보로 저장될 수 있고, 여기서 개시되는 사용자 데이터는 디지털 정보로 메모리의 일 섹션에, 그리고, 아날로그 정보로 다른 섹션에 저장될 수 있다. 다른 예로서, 일 시기에 주어진 섹션은 디지털 정보 저장용으로 표시될 수 있고, 그 후 나중에 아날로그 정보 조정을 위해 재할당 및 재구성될 수 있다. 컨트롤러(1203)는 여기서 설명되는 메모리 디바이스들 중 하나 이상을 포함할 수 있다.　

I/O 디바이스(1211)는 정보 발생에 사용될 수 있다. 전자 시스템(1200)은 무선 주파수(RF) 신호로 무선 통신망 내외로 정보를 송신 및 수신하기 위해 무선 인터페이스(1207)를 이용할 수 있다. 무선 인터페이스(1207)의 예는 다이폴 또는 패치 안테나와 같은 무선 트랜시버 또는 안테나를 포함할 수 있다. 그러나, 본 주제 범위는 이러한 형태로 제한되지 않는다. 또한, I/O 디바이스(1211)는 (디지털 정보가 저장된 경우) 디지털 출력으로, 또는, (아날로그 정보가 저장된 경우) 아날로그 출력으로, 저장되는 것을 반영하는 신호를 전달할 수 있다. 무선 애플리케이션의 한 예가 위에서 제공되지만, 여기서 개시되는 주제의 실시예들은 무선용이 아닌 애플리케이션에도 또한 사용될 수 있다. I/O 디바이스(1211)는 여기서 설명되는 바와 같이 프로그래밍되는 메모리 디바이스들 중 하나 이상을 포함할 수 있다.　

여기서 방법 및 장치들의 다양한 도해는 다양한 실시예들의 구조에 대한 대체적 이해를 제공하고자 하며, 여기서 설명되는 구조, 특징, 및 물질을 이용할 수 있는 장치 및 방법들의 모든 요소들 및 특징들에 대한 완전한 설명을 제공하고자 하는 것이 아니다.　

다양한 실시예의 장치들은 예를 들어, 고속 컴퓨터에 사용되는 전자 회로, 통신 및 신호 처리 회로, 단일 또는 멀티-프로세서 모듈, 단일 또는 멀티-임베디드 프로세서, 멀티-코어 프로세서, 데이터 스위치, 및 애플리케이션-전용 모듈(다층, 멀티-칩 모듈, 등 포함)을 포함하거나 이에 포함될 수 있다. 이러한 장치들은 텔레비전, 셀룰러 전화, 개인용 컴퓨터(가령, 랩탑 컴퓨터, 데스크탑 컴퓨터, 핸드헬드 컴퓨터, 태블릿 컴퓨터, 등), 워크스테이션, 라디오, 비디오 재생기, 오디오 재생기, 차량, 의료 디바이스(가령, 심장 모니터, 혈압 모니터, 등), 셋탑 박스, 및 다양한 기타 전자 시스템들과 같이, 다양한 전자 시스템들 내의 서브구성요소로 또한 포함될 수 있다.　

여기서 개시되는 이 방법 및 기타 방법들(가령, 프로그래밍 또는 판독 작동)을 위해, 다양한 방법들의 일부분을 형성하는 활동들이, 상이한 순서로, 그리고 반복되고, 동시에 실행되고, 또는 타를 대체하면서, 구현될 수 있음을 당 업자는 이해할 것이다. 더욱이, 개괄적 작용 및 작동들은 예로서 제공될 뿐이고, 작용 및 작동들 중 일부는 개시되는 실시예의 본질로부터 벗어남없이, 선택적인 것일 수 있고, 더 적은 수의 작용 및 작동들로 조합될 수 있으며, 또는, 추가의 작용 및 작동들로 확장될 수 있다.

따라서 본 개시는 본 출원에서 설명되는 특정 실시예들에 입각하여 제한되지 않으며, 다양한 형태들에 대한 예시로 의도된다. 예를 들어, 전하 저장 구조물로 부동 게이트 이용 대신에, 전하 트랩이 대신에 사용될 수 있다. 본 개시를 읽고 이해하면 당 업자에게 명백하듯이, 많은 변형예 및 변화가 이루어질 수 있다. 여기서 열거된 장치들에 추가하여, 개시 범위 내의 기능적으로 동등한 방법 및 장치들은, 앞서의 설명으로부터 당 업자에게 명백해질 것이다. 소정의 실시예들의 일부분 및 특징들이 다른 실시예의 일부분 및 특징들에 포함되거나 이를 대체할 수 있다. 본 개시를 읽고 이해하면 많은 다른 실시예들이 당 업자에게 명백할 것이다. 이러한 변형예 및 변화는 첨부 청구범위의 범위 내에 놓이도록 의도된다. 본 개시는 첨부 청구범위의 등가물의 전체 범위와 함께, 첨부 청구범위의 표현에 의해서만, 제한된다. 여기서 사용되는 용어는 특정 실시예를 설명하고자 하는 용도일 뿐이고, 제한하고자 하는 의미가 없다.　

본 개시의 요약서는 기술적 개시 속성을 독자가 신속하게 확인할 수 있도록 제공된다. 제출되는 요약서는 청구범위를 해석 또는 제한하는데 사용되지 않을 것이다. 추가적으로, 앞서의 상세한 설명에서, 본 개시를 능률화하기 위해 다양한 특징들이 단일 실시예에서 함께 군을 이루었음을 알 수 있다. 본 개시 방법은 청구범위를 제한하는 것으로 해석되어서는 안된다. 따라서, 다음의 청구범위는 상세한 설명에 포함되며, 각각의 청구항은 개별 실시예로 독자적으로 존속된다.

Claims

메모리 어레이 내 복수의 상변화 메모리(PCM) 셀의 프로그래밍 방법에 있어서,　
　메모리 어레이 내에 핵생성 사이트를 형성하도록 PCM 셀에, 0이 아닌 상승단을 가진 핵생성 신호를 인가하는 단계와,
이어서, 복수의 PCM 셀들 중 선택된 셀 내에서 요망 레벨의 결정화도를 실현하도록 프로그래밍 신호를 인가하는 단계를 포함하는, 프로그래밍 방법.　
제 1 항에 있어서, 상기 핵생성 신호 및 프로그래밍 신호는 동일 신호의 부분으로서, 프로그래밍 신호 부분이 신호의 핵생성 부분보다 큰 진폭을 갖는, 프로그래밍 방법.　
제 1 항에 있어서, 상기 핵생성 신호 및 프로그래밍 신호는 동일 신호의 부분으로서, 프로그래밍 신호 부분이 신호의 핵생성 부분과 실질적으로 동일한 진폭을 갖는, 프로그래밍 방법.　
제 1 항에 있어서, 상기 핵생성 신호 및 프로그래밍 신호가 별개의 신호인, 프로그래밍 방법.　
제 1 항에 있어서, 상기 핵생성 신호의 인가와 프로그래밍 신호의 인가 사이에 소정의 시간 주기를 추가하는 단계를 더 포함하는, 프로그래밍 방법.　
제 1 항에 있어서, 상기 핵생성 신호의 0이 아닌 상승단은 계단형 증분 신호인, 프로그래밍 방법.　
제 1 항에 있어서,　
복수의 PCM 셀을 가진 상변화 물질로 사용되는 합금의 융점을 결정하는 단계와,　
융점에 도달하기 위해 상기 합금에 인가되는 관련 전류 레벨을 결정하는 단계를 더 포함하는, 프로그래밍 방법.　
제 7 항에 있어서, 융점 결정은, PCM 셀 내에서 사용되는 특정 합금, 부피, 형상을 포함하는 속성으로부터 선택되는 적어도 하나의 속성에 적어도 부분적으로 기초하는, 프로그래밍 방법.
제 7 항에 있어서, 융점에 도달하기 위해 상기 합금에 인가되는 관련 전류 레벨보다 낮도록 핵생성 신호 및 프로그래밍 신호를 선택하는 단계를 더 포함하는, 프로그래밍 방법.　
제 1 항에 있어서, 상기 핵생성 신호의 0이 아닌 상승단에 대한 램프-업 주기를 선택하는 단계를 더 포함하는, 프로그래밍 방법.　
제 1 항에 있어서, 복수의 PCM 셀에 대해 선택된 합금의 유형에 적어도 부분적으로 기초하여 개략적 핵생성 온도를 선택하는 단계를 더 포함하는, 프로그래밍 방법.　
메모리 어레이 내의 복수의 상변화 메모리(PCM) 셀의 프로그래밍 장치에 있어서, 상기 장치는 상기 메모리 어레이 내에 핵생성 사이트를 형성하도록 PCM 셀에 핵생성 신호를 인가하도록 구성되는 적어도 하나의 신호 발생기를 포함하고, 상기 적어도 하나의 신호 발생기는 복수의 PCM 셀들 중 선택된 셀 내에 요망 레벨의 결정화도를 실현하도록 프로그래밍 신호를 인가하도록 또한 구성되는, 프로그래밍 장치.
제 12 항에 있어서, 상기 적어도 하나의 신호 발생기는 핵생성 신호의 0이 아닌 상승단을 발생시키기 위해 핵생성 신호 발생기를 포함하는, 프로그래밍 장치.
제 12 항에 있어서, 상기 적어도 하나의 신호 발생기는 핵생성 신호에 이어 인가될 프로그래밍 신호를 발생시키기 위해 프로그래밍 신호 발생기를 포함하는, 프로그래밍 장치.
제 12 항에 있어서, 상기 적어도 하나의 신호 발생기는 계단식 증분 신호로 핵생성 신호의 0이 아닌 상승단을 발생시키도록 또한 구성되는, 프로그래밍 장치.
메모리 어레이 내 복수의 상변화 메모리(PCM) 셀의 칼코게나이드 합금의 사전-구조적 정렬 배열을 생성하는 방법에 있어서, 상기 방법은,　
칼코게나이드 합금 내에 관련 전류 레벨을 제시하도록 하나 이상의 신호 유형을 선택하는 단계 - 상기 하나 이상의 신호 유형 각각은 기결정된 진폭에 이르는 0이 아닌 상승단을 포함함 - 와,　
상기 칼코게나이드 합금 내에 사전-구조적 정렬 배열을 생성하도록 상기 PCM 셀에 하나 이상의 선택된 신호 유형을 인가하는 단계를 포함하는, 생성 방법.　
제 16 항에 있어서, 상기 적어도 하나의 신호 발생기는 계단식 증분 신호로 0이 아닌 상승단을 발생시키도록 상기 하나 이상의 신호 유형 중 적어도 하나를 선택하는 단계를 더 포함하는, 생성 방법.
제 16 항에 있어서, 인가되는 하나 이상의 신호 유형이 전압 신호인, 생성 방법.　
제 16 항에 있어서, 인가되는 하나 이상의 신호 유형이 전류 신호인, 생성 방법.　
제 16 항에 있어서, 칼코게나이드 합금의 융점을 결정하는 단계를 더 포함하는, 생성 방법.　
제 20 항에 있어서, 융점 도달을 위해 칼코게나이드 합금에 인가될 관련 전류 레벨을 결정하는 단계를 더 포함하는, 생성 방법.　
상변화 메모리(PCM) 어레이 내 핵생성 사이트 생성 방법에 있어서, 상기 방법은 핵생성 사이트 생성을 위해 PCM 어레이에 0이 아닌 상승단 신호를 인가하는 단계를 포함하고, 상기 0이 아닌 상승단 신호는 계단형 증분 신호인, 생성 방법.　
제 22 항에 있어서, 기결정된 시간 주기 동안 일정 신호 높이에 이르는 램프 상승단을 갖도록 0이 아닌 상승단 신호를 선택하는 단계를 더 포함하는, 생성 방법.
제 22 항에 있어서, 0이 아닌 상승단 신호에 후속하여 SET 프로그래밍 신호를 인가하는 단계를 더 포함하는, 생성 방법.
제 24 항에 있어서, SET 프로그래밍 신호의 인가에 후속하여 대략 0의 레벨까지 거의 즉각적인 하강단을 갖도록 0이 아닌 상승단 신호를 선택하는 단계를 더 포함하는, 생성 방법.
제 22 항에 있어서, 기결정된 시간 주기 동안 램프 상승단 내지 램프-다운 하강단을 갖도록 0이 아닌 상승단 신호를 선택하는 단계를 더 포함하는, 생성 방법.
제 22 항에 있어서, 제 1 기결정된 시간 주기 동안 일정 신호 높이에 이르는 램프 상승단 내지 제 2 기결정된 시간 주기 동안 램프-다운 하강단을 갖도록 0이 아닌 상승단 신호를 선택하는 단계를 더 포함하는, 생성 방법.
상변화 메모리(PCM) 어레이의 프로그래밍 방법에 있어서, 상기 방법은,　
PCM 어레이를 가진 복수의 PCM 셀 내에 핵생성 단계를 실현하도록 0이 아닌 상승단 신호를 인가하는 단계와,　
상기 상승단 신호가 상기 복수의 PCM 셀에 인가됨에 후속하여, 복수의 PCM 셀들 중 선택된 셀에 SET 프로그래밍 신호를 인가하는 단계를 포함하는, 프로그래밍 방법.　
제 28 항에 있어서, 상기 SET 프로그래밍 신호는 상기 0이 아닌 상승단 신호의 진폭보다 큰 진폭을 갖도록 선택되는, 프로그래밍 방법.
제 28 항에 있어서, 인가되는 0이 아닌 상승단 신호의 진폭을 램프-업시킬 시간 주기를 결정하는 단계를 더 포함하는, 프로그래밍 방법.　
메모리 어레이 내 복수의 PCM 셀에 인가될 0이 아닌 상승단 신호를 선택하는 단계와,　
복수의 PCM 셀 각각에 핵생성 단계를 실현하도록 복수의 PCM 셀에 0이 아닌 상승단 신호를 인가하는 단계를 포함하는, 방법.　
제 31 항에 있어서, 복수의 PCM 셀에 상기 0이 아닌 상승단 신호를 인가할 시간 주기를 결정하는 단계를 더 포함하는, 방법.　
제 31 항에 있어서, 상기 0이 아닌 상승단 신호의 인가에 후속하여 복수의 PCM 셀에 SET 프로그래밍 신호를 인가하는 단계를 더 포함하는, 방법.
제 33 항에 있어서, 상기 0이 아닌 상승단 신호와 SET 프로그래밍 신호의 인가 사이의 시간 주기를 결정하는 단계를 더 포함하는, 방법.