CN107077888A - 增强相变存储器单元中的成核 - Google Patents

Abstract

本文揭示的各种实施例包括用于将存储器阵列的相变存储器PCM单元置于温度状况中的方法和设备，在所述温度状态中，在施加随后的SET编程信号之前所述PCM单元的成核概率增强。在一个实施例中，所述方法包括将成核信号施加到所述PCM单元以在所述存储器阵列内形成成核位点，其中所述成核信号具有非零上升缘。随后施加编程信号以在所述多个PCM单元中的选定单元内实现所需的结晶度水平。本文还描述额外方法及设备。

Description

增强相变存储器单元中的成核

优先权申请

本申请案主张2014年7月10日申请的序列号为14/328,536的美国申请案的优先权的权益，所述申请案的全部内容以引用的方式并入本文中。

背景技术

计算机及其它电子系统(例如，数字电视、数码相机及蜂窝电话)通常具有用来存储信息的一或多个存储器装置。具有多电平单元(MLC)的存储器装置(例如相变存储器装置)越来越多地用于实现较高密度的存储容量。然而，相变存储器装置在制造期间可变化。因此，需要一种方法来适当地设置及复位阵列中的存储器装置，同时最小化编程时间，由此增加存储器速度并降低功率消耗，同时提高整体产品性能。

附图说明

图1展示根据实施例的具有带有存储器单元的存储器阵列的存储器装置的框图；

图2展示根据实施例的具有包含带有存取组件及存储器元件的存储器单元的存储器阵列的存储器装置的部分框图；

图3展示根据各种实施例的具有耦合到存储器元件的存取组件的存储器单元的示意图；

图4是可与图1及2的存储器装置一起使用或可包括图3的存储器单元的若干相变存储器(PCM)单元存储器元件中的一者的简化示意框图；

图5A到5C展示用以将SET施加到PCM单元的现有技术的编程信号的示意图；

图6A到6D展示可用作单独的成核阶段信号或可被认为是组合的成核阶段及随后施加的SET编程信号的信号的示意图(注意：关于成核，使用术语“成核阶段”作为SET信号的时间段、过程或部分，而不是作为材料性质的各种改变之间的转变)；

图7是展示依据相变材料的温度而变化的结晶概率/生长速度的图示；

图8是由随后施加的SET信号跟随以增强单个PCM单元的成核过程的现有技术成核信号；

图9是根据本文所描述的各种实施例的具有用于成核及SET信号的单独信号以促进多个PCM单元中的成核同时考虑PCM单元之间的制造可变性的替代信号形状；

图10A及10B展示对于各种时间段的上升时间及下降时间用不同的SET信号获得的数个编程曲线；

图11是展示根据本文所描述的各种实施例的用以实施PCM单元中的成核阶段及随后的晶体生长的方法的实施例的流程图；及

图12展示包含根据本文描述的实施例的存储器装置的系统实施例的框图。

具体实施方式

以下描述包含体现本文所揭示的标的物的各种方面的说明性设备(电路、装置、结构、系统或类似物)及方法(例如，过程、协议、序列、技术及科技)。在下文的描述中，出于解释的目的，阐述众多特定细节以便提供对本发明标的物的各种实施例的理解。然而，对于所属领域的技术人员将显而易见的是，可在不具有这些特定细节的情况下实践本发明标的物的各种实施例。此外，未详细展示众所周知的设备及方法以免模糊对各种实施例的描述。

如本文所使用，术语“或”可以包含性或排他性的意义来解释。另外，虽然下文论述的各种实施例可主要集中在例如相变存储器装置的多电平单元(MLC)上，但这些实施例仅仅是为了揭示的清楚起见而给出，且因此一般不限于呈MLC存储器装置的形式的设备或甚至限于存储器装置。作为对标的物的介绍，将在以下段落中简要且概括地描述几个实施例，且接着将参照图式进行更详细的描述。

相变存储器(PCM)单元的工作原理是基于单元借助相对快速的电信号或脉冲在非晶相与结晶相之间可逆地切换的能力。在实际的PCM单元中，单元在晶体状的低电阻状态(SET状态)(其中相变材料的至少大部分体积处于结晶相中)与非晶高电阻状态(RESET状态)(其中相变材料的体积部分或完全非晶化)之间切换。目前，控制非晶到结晶转变的结晶机制代表任何基于PCM的技术的总体编程速度的主要限制因素。总体编程速度与包括PCM单元的存储器阵列的操作带宽直接相关。

相变材料的结晶过程通常通过两种不同机制的竞争性动作来描述。不受理论的约束，通常认为结晶通过不同的过程进行。称为晶体成核的第一过程对应于在非晶材料内部自发产生一或多个单个小晶体。在接近玻璃转变的低温状况中，晶体成核机制通常是主要的。第二结晶过程通常称为晶体生长。在晶体生长过程期间，现有晶体区域的大小在非晶区域上增加。在高于晶体成核机制的温度下，晶体生长过程通常是主要的。晶体生长过程进一步需要存在结晶或成核区域以开始生长过程。下文更详细描述这些机制中的每一者。

对于第一阶，相变存储器单元可替代地被认为是电阻变化存储器单元、硫属化物随机存取存储器、相变随机存取存储器以及在整个行业中使用的各种其它术语。有时，这些术语中的各种术语可互换使用；在其它时间，一个术语可能是另一术语的变体。因此，为简化符号，术语相变存储器(PCM)单元将在本文中被称为指代可基于施加电压或电流以改变存储器单元的电阻而进行编程的任何类型的电阻变化存储器单元。

如下文更详细地解释，并且如所属领域的一般技术人员已知，存在当对PCM单元进行编程时发生的结晶速度(对单元编程花费多长时间)与单元的数据保留(单元内的数据稳定多久)之间的平衡。通常，施加到单元的SET信号(下文更详细地描述此过程的动力学)依赖于PCM单元内的相变材料的至少部分结晶。结晶的量确定单元的总电阻率。当单元从完全非晶(复位状态)进展到各种结晶水平(对应于各种SET状态)时，单元的电阻率降低。如上所述，PCM单元可在各种SET状态与RESET状态之间可逆地切换。然而，结晶速度通常比非晶化速度慢得多。因此，个别PCM单元中的每一者的总体编程速度受相变材料可多快地结晶的限制。

也如上面简要论述，PCM单元的成核或结晶理论表明结晶作为两步过程发生。当施加信号时，相变材料首先通过称为晶体成核的过程形成微小的稳定晶体。然后微小的晶体开始生长(晶体生长)，最终达到完全结晶的结构。然而，与将晶体生长到更大大小所需的那些温度相比较，成核速率在较低温度下更快(最大生长速度通常在比最大成核速率更高的温度下)。最终结晶(晶体生长)在较高温度(但低于相变材料的熔化温度)下更快地发生。此外，由于制造PCM装置的制造公差，无法先验地确定最优成核所需的精确温度，这是因为每一单元可能具有略微不同的峰值成核温度。因此，如本文所描述的本发明标的物的一个指导方针是提供具有有限上升时间的信号以管理单元到单元制造可变性，同时仍归因于在相变材料内形成成核位点而提供总体编程速度的增加。

然而，所属领域的技术人员将容易理解，PCM单元通常用于可个别地或成组地进行编程或读取的存储器阵列中。因此，在对本文论述的发明标的物的各种成核及编程方法及技术的详细描述之前，论述具有带有存储器单元的存储器阵列的存储器装置的简化框图以及各种选择机制的概述及PCM单元的示意图。

举例来说，参考图1，展示呈存储器装置101的形式的设备的框图。根据实施例，存储器装置101包含具有数个(例如，一或多个)存储器单元100的一或多个存储器阵列102。存储器单元100可与存取线104(例如，用以传导信号WL0到WLm的字线)及第一数据线106(例如，用以传导信号BL0到BLn的位线)一起布置成行及列。存储器装置101可使用存取线104及第一数据线106将信息传送到存储器单元100及从存储器单元100传送信息。行解码器107及列解码器108解码地址线109上的地址信号A0到AX以确定存储器单元100中的哪些存储器单元将被存取。

例如感测放大器电路110的感测电路操作以确定呈第一数据线106上的信号的形式从存储器单元100读取的信息的值。感测放大器电路110还可使用第一数据线106上的信号以确定待写入存储器单元100的信息的值。

存储器装置101进一步展示为包含电路112以在存储器阵列102与输入/输出(I/O)线105之间传送信息值。I/O线105上的信号DQ0到DQN可表示从存储器单元100读取或写入存储器单元100的信息的值。I/O线105可包含存储器装置101所驻留的封装上的存储器装置101内的节点(或替代地，引脚、焊料球或其它互连技术，例如受控塌陷芯片连接(C4)或倒装芯片附接(FCA))。存储器装置101外部的其它装置(例如，存储器控制器或处理器(图1中未展示))可通过I/O线105、地址线109或控制线120与存储器装置101通信。

存储器装置101可执行存储器操作(例如，读取操作)以从存储器单元100中的选定存储器单元读取信息的值，以及编程操作(也称为写入操作)以将信息编程(例如，写入)到存储器单元100中的选定存储器单元中。存储器装置101还可执行存储器擦除操作以从存储器单元100中的一些或全部清除信息。

存储器控制单元118使用控制线120上的信号控制存储器操作。控制线120上的信号的实例可包含一或多个时钟信号及其它信号，以指示存储器装置101可执行或应执行哪种操作(例如，编程操作或读取操作)。存储器装置101外部的其它装置(例如，处理器或存储器控制器)可控制控制线120上的控制信号的值。控制线120上的信号的值的特定组合可产生命令(例如，编程命令、读取命令或擦除命令)，其可致使存储器装置101执行对应存储器操作(例如，编程操作、读取操作或擦除操作)。

尽管本文论述的各种实施例使用与单个位存储器存储概念相关的实例以便于理解，但本发明标的物也可应用于众多多位方案。举例来说，存储器单元100中的每一者可经编程为至少两个数据状态中的不同者以表示(例如)分数位的值、单个位的值或多个位(例如两个、三个、四个或更多数目的位)的值，其各自与相变存储器装置中的电阻值的范围相关联。

举例来说，存储器单元100中的每一者可经编程为两个数据状态中的一者来以单个位表示二进制值“0”或“1”。此单元有时被称为单电平单元(SLC)。

在另一实例中，可将存储器单元100中的每一者编程到两个以上数据状态中的一者以表示例如多个位的值，例如针对两个位的四个可能的值“00”、“01”、“10”及“11”中的一者、针对三个位的八个可能的值“000”、“001”、“010”、“011”、“100”、“101”、“110”及“111”中的一者，或针对较大数目的多个位的另一组值中的一者。可被编程为两个以上数据状态中的一者的单元有时被称为多电平单元(MLC)。下文更详细论述对这些类型的单元上的各种操作。

存储器装置101可分别在第一供应线130及第二供应线132上接收供电电压，其包含供电电压信号V_cc及V_ss。供电电压信号V_ss可例如处于接地电势(例如，具有大约零伏特的值)。供电电压信号V_cc可包含从例如电池或交流到直流(AC-DC)转换器电路(图1中未展示)的外部电源供应到存储器装置101的外部电压。

存储器装置101的电路112进一步展示为包含选择电路115及输入/输出(I/O)电路116。选择电路115可响应于信号SEL1到SELn以选择第一数据线106及第二数据线113上的信号，其可表示要从存储器单元100读取或将被编程到存储器单元100中的信息的值。列解码器108可基于地址线109上的A0到AX地址信号选择性地激活SEL1到SELn信号。选择电路115可选择第一数据线106及第二数据线113上的信号，以在读取及编程操作期间提供存储器阵列102与I/O电路116之间的通信。

存储器装置101可包含非易失性存储器装置，且存储器单元100可包含非易失性存储器单元，使得存储器单元100可在电力(例如，V_cc、V_ss或两者)与存储器装置101断开连接时保留存储于其中的信息。

存储器单元100中的每一者可包含具有材料的存储器元件，所述材料的至少一部分可被编程到所要数据状态(例如，通过在电荷存储结构(例如浮动栅极或电荷陷阱)上存储对应电荷量或通过被编程到对应电阻值)。因此，不同的数据状态可表示编程到存储器单元100中的每一者的不同信息值。

存储器装置101可在其接收(例如，从外部处理器或存储器控制器)编程命令及待被编程到存储器单元100中的一或多个选定存储器单元中的信息的值时执行编程操作。基于信息的值，存储器装置101可将选定存储器单元编程为适当的数据状态以表示待存储在其中的信息的值。

所属领域的一般技术人员可认识到，存储器装置101可包含其它组件，所述其它组件中的至少一些在本文中予以论述。然而，这些组件中的若干组件未在图中展示，以便不混淆所描述的各种实施例的细节。存储器装置101可包含装置及存储器单元，且使用与下文参考本文所论述的各种其它图式及实施例所描述的存储器操作类似或相同的存储器操作(例如，编程操作及擦除操作)来操作。

现在参考图2，根据实例实施例，呈存储器装置201的形式的设备的部分框图被展示为包含存储器阵列202，其包含具有存取组件211及存储器元件222的存储器单元200。存储器阵列202可与图1的存储器阵列102类似或相同。如图2中进一步所展示，存储器单元200被展示为与存取线(例如字线)一起布置在数个行230、231、232中，以传导例如信号WL0、WL1及WL2的信号。还展示存储器单元与数据线(例如位线)一起布置在数个列240、241、242中，以传导例如信号BL0、BL1及BL2的信号。存取组件211可接通(例如，通过使用适当值的信号WL0、WL1及WL2)以允许连同信号BL0、BL1及BL2对存储器元件222进行存取，以便操作存储器元件作为通道元件，或从存储器元件222读取信息或将信息编程(例如，写入)到存储器元件222中。

将信息编程到存储器元件222中可包含使存储器元件222具有特定电阻值，或替代地使其存储特定量的电荷。因此，从存储器单元200读取信息可包含(例如)确定存储器元件222的电阻值或响应于施加到其存取组件211的特定电压而确定存储器单元200是否被置于导电状态中。在任一情况下，此确定动作可涉及感测流过存储器单元200的电流(或不存在电流)(例如，通过感测电耦合到存储器单元的位线的电流)。基于电流的测量值(在一些实例中，包含究竟是否检测到电流)，可确定存储在存储器中的信息的对应值。存储在存储器单元200中的信息的值仍可以其它方式确定，例如通过感测电耦合到存储器单元的位线的电压。

图3展示根据各种实施例的具有耦合到存储器元件333的存取组件311的存储器单元300的示意图。在图3中标记为WL及BL的线可分别对应于图1的存取线104中的任一者及第一数据线106中的任一者。图3展示包含例如金属氧化物半导体场效应晶体管(MOSFET)的存取组件311的实例。如所属领域的一般技术人员在阅读本发明时将认识到，存储器单元300可包含其它类型的存取组件。

存储器元件333可耦合到且安置在两个电极(例如，第一电极351及第二电极352)之间。图3将这些电极示意性地展示为点。在结构上，这些电极中的每一者可包含导电材料。存储器元件333可包含可例如响应于信号而改变以具有不同电阻值的材料。存储在存储器元件中的信息的值可对应于存储器元件的电阻值。存取组件311可使得在存储器单元的操作期间(例如在读取操作、编程操作或擦除操作期间)能够经由电极对将信号(例如，体现为电压或电流)传送到存储器元件333及从存储器元件333传送信号。

编程操作可使用信号WL来接通存取组件311，且接着施加信号BL(例如，具有编程电压或电流的信号)通过存储器元件333。此信号可致使存储器元件333的材料的至少一部分改变。改变可通过例如执行擦除操作来反转。举例来说，可在包含在存储器元件333内的电解质内形成局部化导电区域。下文例如参考图5A到5C更详细论述局部化导电区域的形成。局部化导电区域的横向大小可具有不同的电阻值，其可用于表示代表存储在存储器元件333中的信息的不同值的不同状态。局部化导电区域的物理特性，及因此单元的存储器特性，取决于用于“设置”单元的电子信号的属性。举例来说，低能量信号可形成在电导率方面“薄”或更低的“弱”或“脆弱”导电区域，并且仅在短持续时间内保持相关联的电阻状态。在此情况下，低能量信号提供低功率短期存储器功能。相比之下，较高能量信号可形成展现较长期存储器保留的“较强”或较厚导电区域。在又一实例中，非常快速、高功率的信号可提供仅暂时保持的导电区域。在此情况下，存储器功能可被认为是易失性的并且以类似于DRAM的方式起作用。任何规定的存储器功能可结合其它存储器单元或存储器单元的区域(基于它们的程序信号属性来提供有差异的存储器功能)来利用。

读取操作可使用信号WL来接通存取组件311，且接着施加具有电压或电流(例如，读取电压或电流)的信号BL通过存储器元件333。读取操作可基于读取电压或电流测量存储器单元300的电阻以确定其中存储的信息的对应值。举例来说，在存储器单元300中，当读取电流行进通过存储器元件333时，不同的电阻值可赋予信号BL不同的值(例如，电压或电流值)。存储器装置的其它电路(例如，例如图1的I/O电路116的电路)可使用信号BL来测量存储器元件333的电阻值以确定其中存储的信息的值。

在读取操作、编程操作或擦除操作期间使用的电压或电流可彼此不同。举例来说，在编程操作中，产生流过存储器元件的电流的信号(例如，图3中的信号BL)的值(例如，电压)可足以致使存储器元件的至少一部分的材料改变。所述改变可改变存储器元件的电阻值以反映待存储在存储器元件333中的信息的值。

在读取操作中，产生流过存储器元件的电流的信号(例如，图3中的信号BL)的值(例如，电压)可足以产生电流但不足以导致存储器元件的任何部分改变。因此，存储在存储器元件中的信息的值在读取操作期间及之后可保持不变。其它实施例可需要“刷新”操作，举例来说，例如DRAM的易失性存储器功能。

在使用各种类型的存储器单元的一般化擦除操作中，信号(例如，图3中的信号BL)的电压值可具有与在编程操作中使用的电压相反的极性。在此情况下产生电流的信号因此可将存储器元件的材料改变或复位到其初始状态；举例来说，改变或复位到在对存储器单元执行任何编程之前的状态。

图1到3的存储器单元100、200、300中的各种存储器单元或全部存储器单元可包含具有与下文描述的相变存储器单元中的一或多者类似或相同的结构的存储器单元。

举例来说，图4展示可与图1及2的存储器装置一起使用并可与图3的存储器元件333类似或相同的若干相变存储器单元中的一者的简化示意性框图。也就是说，存储器单元300可包括相变存储器(PCM)单元400。PCM单元400可包含耦合到相变材料407的导电元件405。相变材料407可在两个或两个以上侧上由电介质材料409围绕。信号410可通过导电元件405施加到相变材料407。

在特定示范性实施例中，用于导电元件405的合适材料包含钛(Ti)、氮化钛(TiN)、钛钨(TiW)、碳(C)、碳化硅(SiC)、氮化钛铝(TiAlN)、氮化钛硅(TiSiN)、多晶硅、氮化钽(TaN)的薄膜，这些膜的一些组合，或与相变材料407相容的其它导电材料。

相变材料407包括具有可通过施加能量例如(举例来说)热、光、电压电势或电流而改变的电性质(例如，电阻，电容等等)的材料。相变材料的实例包含硫属化物材料。硫属化物合金可用在存储器元件或电子开关中。硫属化物材料是包含元素周期表第VI列中的至少一种元素的材料或者是包含硫属元素中的一或多者的材料；举例来说，碲、硫或硒的元素中的任何者。在特定示范性实施例中，相变材料407包含Ge₂Sb₂Te₅，也称为锗-锑-碲，或简称为GST。

电介质材料409允许使用相对少量的相变材料407，从而通过将相变材料407的体积保持在相对较小的水平来增加PCM单元400的编程速度。在各种实施例中，电介质材料409可包含二氧化硅(SiO₂)或氮化硅(Si_xN_y)。另外，各种类型的电介质材料(例如五氧化二钽(Ta₂O₅)、氮化硅(Si_xN_y)、氧化铝(Al₂O₃)、五氧化二钽(Ta₂O₅)、氧化铪(HfO₂)以及各种其它有机或无机电介质材料)可用作SiO₂或Si_xN_y的替代物或与SiO₂或Si_xN_y结合使用。

在下文的各种实施例中描述通过导电元件405施加到相变材料407的信号410。举例来说，图6A到6D展示各种类型的成核及/或SET编程信号的曲线图，其包含初始斜升信号以在向PCM单元施加SET信号或SET信号的剩余部分(在此期间那些成核晶体生长到较大大小)之前在非晶PCM单元内部提供晶体成核阶段(注意：术语“成核阶段”是关于成核而用作SET信号的时间段、过程或部分)。如下文参考图9更详细地论述，成核信号可为在施加SET信号之前施加的单独信号，或者可为连续成核/SET编程信号的部分。

现在参考图5A到5C，展示由现有技术用于将SET施加到PCM单元的编程信号的示意图。对于所展示的信号中的每一者，在预定的时间段内将电压或电流(例如，信号)施加到PCM单元，其中斜升时间在所有情况下都几乎是瞬时的。在达到信号的最大幅值之后，信号在一段时间中维持在恒定的幅值(图5A)、在预定的时间段内斜降(图5B)，或维持在恒定幅值达一段时间，且接着在预定时间段内斜降(图5C)。

举例来说，图5A展示待施加到PCM单元的所施加方波信号500。方波信号500在信号的上升缘上具有大体上瞬时的上升时间501以达到电压或电流的预定最大信号幅值。在方波信号500的整个持续时间内，方波信号500维持在恒定信号503幅值或平稳段(非零电压或电流)，且接着在信号的后缘505上返回到零(或电压或电流的某一最小值)。应注意，电压或电流的最大信号幅值通常小于将引起单元内的相变材料熔化的电流电平。也就是说，恒定信号503的最大幅值经选择为小于在PCM单元上产生熔化电流I_melt所需的最大幅值，以避免相变材料的复位。在复位期间，相变材料熔化(在大约900K)，并且归因于信号的后缘505的快速返回到零，相变材料快速冷却并保持在非晶状态中。

图5B展示在信号的上升缘上具有大体上瞬时上升时间511的三角形信号510。在三角形信号510达到预定最大幅值之后，三角形信号510接着在信号的后缘上开始将后缘513斜降到零或电压或电流的某一最小值。斜降后缘513在预定时间段内发生。

图5C展示具有到电压或电流的预定最大信号高度的大体上瞬时上升时间521的组合信号520。组合信号520在组合信号520的整个预定时间段内维持在恒定信号523幅值或平稳段(非零电压或电流)。组合信号520接着在另一预定时间段内开始斜降后缘525，以在信号的后缘上返回到零(或电压或电流的某一最小值)。

不同于图5A的方波信号500，图5B的三角形信号510或图5B的组合信号520可具有小于或大于将诱发单元内的相变材料的熔化的电压或电流的最大信号幅值。也就是说，由于两个图5B及5C的信号缓慢地返回到零，相变材料可从非晶状态返回到某种水平的结晶度。

图5A到5C的现有技术编程信号中的每一者利用施加到PCM单元的几乎瞬时的上升缘信号。瞬时信号理想地为0，但当前的实际限制需要信号上的大约10纳秒(ns)的上升缘。因此，如本文所使用，术语“非零上升缘信号”应是指模拟或(例如，数字)步进式斜升信号的故意选择。

然而，与编程如图5A到5C中所展示的PCM单元中的SET信号的现有技术过程所使用的各种类型的信号相反，图6A到6D展示可用作单独的成核阶段信号或组合的成核阶段及编程SET信号的信号的示意图。如下文更详细地描述，图6A到6D包含初始斜升信号，以在随后将SET信号施加到PCM单元之前在非晶PCM单元内提供晶体成核阶段。信号也可被认为是组合的成核及SET信号。如下文更详细地揭示，成核阶段增加单元的总体编程速度。

举例来说，本文描述的标的物的一个属性是用于PCM单元的编程方法，其包含成核阶段并且采用如图6A到6D中以图形展示的一或多个信号。这些信号中的每一者利用信号的非零斜升时间或上升缘，其长于上文参考图5A到5C论述的大约10ns的上升时间的实际下限。

本文揭示的非零上升边缘促进晶体成核阶段或过程，而不促进相变材料内的结晶生长过程。因此，归因于将PCM单元置于成核阶段中(在例如420K的温度下实现)，而不激活但不激活单元内的相变材料的自发结晶(在一直到熔化温度的较高温度下)，PCM单元的切换性质更快(例如，从初始非晶或成核阶段到各种结晶度水平，借此影响单元的电阻率)。举例来说，将PCM单元置于成核阶段中看起来在本质上是稳定的(这可能是归因于在本文所述的成核温度下的热能不足)以克服扩散及伴随结晶生长所需的能量势垒。下文参考图7更详细地论述切换性质。

再次直接参考图6A到6D，每一信号从非零前缘开始，并且在达到信号的最大幅值之后，信号维持在恒定幅值持续一段时间(图6A)、在预定时间段内斜降(图6B)、维持在恒定的幅值持续一段时间，且接着在预定的时间段内斜降(图6C)，或者快速斜降到零(或如图6D中所展示的电压或电流的某一最小值)。各种信号中的每一者可用以提供单独的或组合的成核及/或SET信号，如本文更详细描述。

举例来说，图6A展示施加到PCM单元的上升缘信号600。上升缘信号600具有非零时间段，其中信号的斜坡上升缘601升高到电压或电流的预定最大信号高度。上升缘信号600在上升缘信号600的整个持续时间内维持在恒定信号603幅值或平稳段(非零电压或电流)，且接着在信号的后缘605上返回到零(或电压或电流的某一最小值)。对于上升缘信号600，后缘是几乎瞬时的(基于后缘响应的实际限制，可能在10ns的时间段内发生)。应注意，电压或电流的最大信号高度可选择为通常小于将引起单元内的相变材料的部分或完全熔化的电流电平。(所属领域的一般技术人员将认识到，可能存在通过单元的温度梯度，因此不应推断单元中每一点的唯一熔化温度。)也就是说，恒定信号603的最大幅值经选择以产生小于跨PCM单元的熔化电流I_melt，以避免相变材料的部分或完全复位。在复位期间，相变材料熔化(取决于所选择的材料，在大约900K下熔化)，并且归因于信号的后缘605的快速返回到零，相变材料快速冷却并保持在非晶状态。

图6B展示具有非零时间段的三角形信号610，其中信号的斜坡上升缘611升高到电压或电流的预定最大信号幅值。在三角形信号610达到预定最大幅值之后，三角形信号610接着在信号的后缘上开始将后缘613斜降到零或电压或电流的某一最小值。斜降后缘613在预定时间段内发生。

图6C展示具有非零时间段的组合信号620，其中信号的斜坡上升缘621升高到电压或电流的预定最大信号幅值。组合信号620在组合信号620的整个预定时间段内维持在恒定信号623幅值或平稳段(非零电压或电流)。组合信号620接着在另一预定时间段内开始斜降后缘625以在信号的后缘上返回到零(或电压或电流的某一最小值)。

图6D展示待施加到PCM单元的上升缘三角形信号630。上升缘三角形信号630具有非零时间段，其中信号的斜坡上升缘631升高到电压或电流的预定最大信号高度。上升缘三角形信号630接着在信号的后缘633上返回到零(或电压或电流的某个最小值)。对于上升缘三角形信号630，后缘是几乎瞬时的(基于后缘响应的实际限制，可能在10ns的时间段内发生)。

继续参考图6A到6D中，在图6A到6D中描述的信号中的每一者中的斜坡上升缘601、611、621、631的非零时间段的一部分期间发生初始成核阶段周期。在图6A到6D中描述的所有四种方法或其各种组合可有效促进成核的晶种的生长。生长成核的晶种可被认为是相变材料的预结构排序以为随后的结晶步骤(达到某种结晶度级别，及因此电阻率值)做准备。因此，关于当今用于对PCM单元进行编程的各种同时编程信号的一个显著差异是采用上升缘信号(例如，斜升周期)，以便在信号以更高的幅值继续之前或在施加另一编程SET信号之前促进晶种的成核；两者都用于开始结晶生长。

由于制造公差及其它变量，PCM单元阵列内的PCM单元将可能包含不可避免的工艺变化。因此，图6A到6D的斜坡上升缘601、611、621、631分别可有效地诱发晶种的成核，甚至在可能存在于PCM阵列中的稍微不同的PCM单元中也如此。

因此，部分地取决于信号的最大幅值，可选择图6A到6D中所展示的四种方法中的一或多种或其组合，以便最小化总体信号持续时间(例如，如图6A所展示)或更好地管理就增加晶体生长所需的电流而言的单元到单元的可变性(例如，制造公差)(例如，图6B或图6C)。因此，在成核阶段周期之后，晶体生长过程可主要在信号的平稳段期间(例如，图6A)或在信号的斜降期间(例如，图6B或图6C)或在两者期间(例如，图6B及6C)发生。因此，如果使用图6A到6D的信号形状中的一或多者(与图5A到5C的同时信号形状相比)，那么获得较低的SET电阻及较好的SET电阻分布(阵列中的存储器单元中的各种存储器单元的较低的标准偏差)。

然而，所属领域的一般技术人员将认识到，关于图6A到6D，信号的幅值、斜率或任何特定比例都不应被解释为限制各种信号的精确持续时间、幅值或形状。所属领域的技术人员在阅读及理解本文揭示的材料时将容易理解，提供各种图式以提供对本文论述的各种概念的更好理解。此外，斜坡信号中的每一者可包括与连续增加(例如，模拟信号)斜升信号相对的多个步进值(例如，步进式增量信号)。

图7是展示依据相变材料的温度而变化的成核概率及结晶生长速度的图示700。图示700指示以上论述的相变材料(例如Ge₂Sb₂Te₅合金)的成核阶段701及结晶生长阶段703的计算出的概率分布。

许多材料中的结晶受到成核的限制。因此，给定材料的成核速率(即使在峰值温度下)如此低以至于成核确定整个结晶过程的时间尺度—一旦且如果发生成核，那么生长将更快地跟随。特别是在技术按比例缩小(单元大小收缩)时，由于成核概率(依据成核速率乘以单元体积乘以观察时间确定)随单元体积减小，因此成核变得越来越困难。成核速率本身是材料参数并且与单元体积无关。与成核相反，晶体生长随着缩放而变得更容易，这是因为晶体前部必须生长的距离随着单元大小而减小。

值得注意的是，在成核阶段701期间的峰值成核概率通常出现在比峰值晶体生长速度更低的温度下，并且在低温状况下是主要的(例如，在420K下或被选择为小于峰值结晶温度的某另一温度下)。相比之下，结晶生长阶段703提供较高的结晶速度，但同样地，结晶生长阶段703主要在较高温度(例如，在更接近合金的熔化温度(对于Ge₂Sb₂Te₅为约900K)的温度)下发生。

在成核阶段701期间的成核位点的形成可被认为是相变材料内的分子的预结构排序。也就是说，与从相变材料的完全非晶态进展到各种结晶度水平相反，所选择的PCM合金内的分子的预结构排序允许相变材料更快地相变为各种水平的结晶度。

一般来说，单元内部的非晶化及结晶区域的延伸取决于所采用的具体结构。在标准PCM装置中，单元有源区域存在于通常由保持在结晶阶段中的相变材料围绕的非晶穹顶。然而，在其它类型的单元架构中，有源区域延伸到整个相变材料体积。因此，第二类型的单元可能需要与对应于完全非晶化的相变材料(全体积非晶化)复位状态一起起作用。因此，用于图7的两个过程的实际温度的精确确定可基于经验测试或结合所采用的特定相变材料的结晶理论来确定，所述结晶理论包含PCM单元内的PCM的体积、相变材料体积的形状及架构，以及所属领域的一般技术人员已知的各种其它参数。

在已完全非晶化(例如，进入复位状态)的受限单元中，假设成核是速率限制步骤(确定随后的SET成功及速度的步骤)。晶体生长被假定为快速的，并且一旦发生成核事件就快速发生。为了使成核发生，根据定义，至少一种晶体必须在观察时间(SET信号宽度，t_PW)内及可用单元体积V内出现。在任何特定温度下且针对给定单元体积，最小SET信号时间t_PW,min与材料相关晶体成核速率成反比，并且仅在最优温度下发生。为了减轻现有技术的这个问题，将需要用于完全非晶化单元的正确的SET编程程序来进行以下操作(1)以相对低的温度编程步骤起始(小)晶体的成核；及(2)通过促进在更高温度下的晶体生长来增加成核的晶体的大小。

如上所述，PCM阵列内的PCM单元将可能包含不可避免的工艺变化。因此，以上论述的斜坡上升缘信号(例如，图6A到6D)可有效地诱发晶种的成核，甚至在可能存在于PCM阵列中的稍微不同的PCM单元中也如此。

已被考虑用于以上论述的两步程序的现有技术方法利用倒L形SET信号。现在参考图8，展示用于增强单个PCM单元的成核过程的现有技术的SET信号800。SET信号旨在增强成核过程，但其被定制为仅针对单个单元，这是因为不考虑任何单元到单元的变化。信号的第一较低电平的平稳段801用以在时间段t_nuc1期间促进成核。信号的第二较高电平的平稳段803在时间段t_plat内操作以促进相变材料的结晶生长。

已展示此特定的两步现有技术方法对于在单个PCM单元中首先(在生长之前)促进成核是有效的。然而，必须针对给定PCM单元精确地调整两个平稳段801、803的幅值。重要的是，单组幅值通常是不可行的，这是因为存储器单元阵列中的单元到单元变化。因此，图8的SET信号800在涉及大量PCM单元的典型存储器阵列中产生成核阶段时是无效的。

然而，在本文所描述的各种实施例中，举例来说，图6A到图6D的信号中的一或多者的各种组合可被组合以实现用于实现本文所述的两步成核-生长过程的实际成核及/或SET信号，同时仍允许在含有大量PCM单元的存储器阵列中的制造可变性(例如，单元到单元的变化)。

现在参考图9，展示根据本文描述的各种实施例的具有用于成核及SET信号的单独信号部分的替代信号形状900。替代信号形状900促进多个PCM单元中的成核，同时考虑到PCM单元之间的制造可变性。举例来说，替代信号形状900的上升缘信号部分901包含成核阶段信号，并且还可采用或者为图6A到6D中图形展示信号中的一或多者的一部分。上升缘信号部分901利用信号的非零斜升时间或上升缘，其大体上长于上文参考以上图5A到5C所论述的约为10ns斜升时间的实际下限。

参考现有技术的标准方框SET信号(例如，图5A)或甚至图8的SET信号800的两步版本，信号形状900包含由平稳区域信号部分903跟随的上升缘信号部分901。时间段907可发生在上升缘信号部分901与平稳区域信号部分903之间。对于所属领域的一般技术人员来说将是可理解的，在实施例中，时间段907可覆盖零延迟时间段(在这种情况下，信号部分905有效地直接继续到平稳区域信号部分903，例如由图6A表示)。在其它实施例中，时间段907可具有非零延迟。信号部分905可为成核信号或SET信号的部分，或者是其两者，或者在非零延迟之后，SET信号可仅仅作为平稳区域信号部分903继续。在零延迟时段或非零延迟时段的情况下，上升缘信号部分901的最高幅值可具有与平稳区域信号部分903不同的幅值或与其大体上相同的幅值。举例来说，在各种实施例中，在非零延迟周期之后，上升缘信号部分901可具有与平稳区域信号部分903大体上相同的幅值。

上升缘信号部分901允许存储器阵列内的PCM单元中的每一者在有利于成核形成的低温状况下耗费更多的时间。上升缘信号部分901的低温区域允许成核概率在单元中的每一者内达到其最大值。在促进单元内的初始成核过程之后，平稳区域信号部分903的较高温度增强每一单元内的晶体生长，从而完成到用于对阵列内的PCM单元的选定PCM单元进行编程的期望水平的结晶过程。

所属领域的技术人员将认识到，图9的信号形状900可呈现各种形状且所展示的信号形状900仅为一个变体。尽管未明确展示，但图6A到图6D的信号中的一或多者可与具有用于第一电平的上升缘的倒L形SET信号(如与图8的SET信号800的几乎瞬时的上升缘相对)一起使用。

现在参考图10A及10B，针对各种时间段的上升时间及下降时间两者展示利用不同的SET信号获得的若干编程曲线。可变上升时间信号图1000是根据本文所描述的实施例中的各种实施例。图10B的几乎瞬时的前缘信号图1050是根据由现有技术采用的编程方案。图10A及10B中的每一者展示由具有持续时间约100ns的平稳区域的设置信号I_S组成的信号，其前面是具有约100ns的总信号持续时间的复位预条件信号I_R。还应注意，图10A及10B两者使用相同的SET信号能量，且因此从功耗的角度来看是等效的。然而，在图10A的可变上升时间信号图1000中，上升时间的持续时间从t₁变化到t₅，从而提供其中形成成核区域的更宽的电流窗。相比之下，图10B的几乎瞬时的前缘信号图1050，下降时间的持续时间从t₁变化到t₅。

更具体来说，应注意，图10A及10B两者在本实验中使上升(或下降)在时间t₁与t₅之间变化。然而，应注意，图10A的时间t2及t3已成功地保持较宽的电流窗，与使用大体上相同的总脉冲能量的图10B中的等效时间的曲线相对。因此，对于图10A的上升缘信号部分，t₂的上升时间足以使单元内的分子结晶。然而，对于图10B，所需的时间至少为t₄，其与10A相比表示成功地施加SET信号所需的总时间段的至少10倍。

因此，同时参照图6A及图5A到图5C，图10A指示与将例如图6A的上升缘信号600的信号施加到PCM单元相关联的益处。举例来说，图10A及10B在完全受限的相变存储器单元中将上升缘信号600与图5A的信号500进行比较，或将上升缘信号600与图5B的三角形信号510进行比较，或将上升缘信号600与图5C的组合信号520进行比较。举例来说，对于在低于给定值i的电流下的存储器单元的特定架构，在SET信号的平稳段上获得的单元内部的温度对应于其中成核是高度有效的区域，并且t₂的平稳持续时间足以使单元内的分子结晶，如图10A中所展示。然而，对于高于给定值i的电流，成核不再有效，并且方波SET信号(由t_rise＝t₁近似，对应于图5A的信号500并如由图10B的曲线图所指示)无法将单元设置为低阈值电压或电阻。因此，如果不存在晶种以起始生长过程，那么几乎不会如图10A所展示那样快速地发生结晶。

通过增加信号的上升缘时间(例如，t_rise≥t₂)，如图10A中所展示，可在上升时间期间起始晶种，并且在此区域中也可容易地实现SET状态(导致低电阻)。因此，图10A及10B指示斜升信号比斜降信号更有效。

图11是展示根据本文所述的各种实施例的实施PCM单元的成核阶段及编程的方法的实施例的流程图1100。所述方法可应用于各种类型的存储器阵列(例如图1的存储器阵列102)或由各种类型的存储器阵列利用。所属领域的一般技术人员将理解，流程图仅提供各种操作的一种可能的按时间顺序发生的情形。所属领域的技术人员在阅读及理解本文所提供的揭示内容时将认识到，许多操作可以不同的顺序执行，某些操作可与其它操作并行地执行，或者一些操作可被认为是任选的(例如，操作1101到1111及1115可在PCM阵列开发的开发阶段期间执行，同时施加组合的或单独的成核及编程SET信号)。此外，在阅读及理解本文提供的揭示内容时，所属领域的技术人员将进一步认识到，流程图1100可例如在图1的存储器控制单元118内或在控制器1203中实现，如下文参考图12所论述。尽管未具体展示，但在实施例中，存储器控制单元118及控制器1203可包含成核信号产生器及编程信号产生器。所产生的成核信号及编程信号可各自由同一产生器形成或者可由单独的产生器形成。举例来说，在一个实施例中，成核信号产生器可提供连续增加的上升缘信号(例如，例如图6A到6D及图9的非零上升缘信号)。在另一实施例中，成核信号产生器可提供步进式增加的上升缘信号。然而，成核信号产生器也可用于产生编程信号。在一些实施例中，针对所选择的特定类型的SET电阻值，上升缘成核信号及SET编程信号的类型可从存储器控制单元118或控制器1203内现场选择。因此，提供流程图1100仅仅是为阐明可考虑的各种操作。

继续参考图11，在操作1101处，确定在PCM单元内使用的相变材料合金的熔化温度。一般来说，对于给定的合金，熔化温度可为先验已知的。在操作1103处，确定使PCM合金达到熔化温度所需的电流电平。电流的确定至少部分地基于单元内的相变材料的结构(例如形状)及体积两者。通常将对成核信号幅值及编程信号幅值的幅值的随后选择调整为低于使PCM合金达到熔化温度所需的电流电平。

在操作1105处，确定允许存储器阵列内的单元基于成核概率(例如，参见图7)保持在成核阶段(例如，有效地使晶体成核)内的近似温度。然而，由于无法确定对于存储器阵列内的PCM单元中的每一者将为最优的成核的单一温度，因此所选择的近似温度提供相变材料合金内的分子的预结构排序，同时大体上保持在图7的成核概率阶段701内。同时避免将开始将单元置于结晶生长阶段703内的过高的温度。保持在成核阶段701内的近似温度的确定至少部分地基于单元内的相变材料的结构(例如，形状)、体积及/或类型。依据相变材料的温度的结晶概率的确定可仅基于给定相变材料及与相邻材料的对应界面来近似确定。因此，操作1101到1107的值的最终确定可通过(例如)循环通过所有可能的幅值及所有可能的上升/下降时间(使用合理的范围及步长，其对于所属领域的一般技术人员是已知的)的实验来凭经验确定。因此，结晶速率的先验知识不是必要的。可对整个阵列进行经验实验，且接着可针对给定的阵列/材料类型从其中选择值。

在操作1107处，确定与在操作1105处确定的所要近似温度相关联的用以将存储器阵列的PCM单元置于成核阶段内的电流电平。接着，在操作1109处进行对用以提供成核的信号类型(例如，参考图6A到6D及/或图9描述的各种信号)中的一或多者的选择。

至少基于针对PCM单元选择的形状、体积及合金类型，在操作1111处确定在其中使信号斜升的时间段。时间段的确定进一步基于对阵列内的PCM单元的预期的、计算出的或测量出的制造可变性及公差。接着，可在操作1113处将所选择的信号施加到存储器阵列内的PCM单元。

当做出确定以对存储器阵列内的PCM单元中的各种PCM单元进行编程时，在操作1115处选择编程信号的幅值、持续时间及信号类型。幅值、持续时间及信号类型参数的选择经选择以实现一或多个单元内的晶体生长的所要水平。参数的选择对于所属领域的一般技术人员可为独立知晓的，或者替代地或结合地，可凭经验确定。接着，在操作1117处将编程信号施加到PCM单元中的适当的PCM单元。如上文所论述，成核信号及编程信号可组合成单个信号。

现在参考图12，展示呈包含一或多个存储器装置(例如，图1的存储器装置101)的电子系统1200的形式的设备的说明性实施例的框图。电子系统1200可用在例如(举例来说)个人数字助理(PDA)、具有或不具有无线能力的膝上型或便携式计算机、上网本、无线电话、寻呼机、即时消息传递装置、数字音乐播放器、数码相机或可适于无线地或通过有线连接发射或接收信息的其它装置。电子系统1200可用于以下系统中的任何者：无线局域网(WLAN)系统、无线个人域网(WPAN)系统或蜂窝网络。

展示图12的电子系统1200包含控制器1203(上文简要论述)、输入/输出(I/O)装置1211(例如，键盘、触摸屏或显示器)、存储器装置1209、无线接口1207及静态随机存取存储器(SRAM)装置1201，它们都经由总线1213彼此耦合。在一个实施例中，电池1205可向电子系统1200供电。存储器装置1209可包含NAND存储器、快闪存储器、NOR存储器、这些存储器的组合或类似物，以及本文所描述的存储器装置中的一或多者。

控制器1203可包含(例如)一或多个微处理器、数字信号处理器、微控制器或类似物。此外，在阅读及理解本文提供的揭示内容时，所属领域的技术人员将认识到，上文论述的图11的流程图1100可在控制器1203中实施。存储器装置1209可用以存储发射到电子系统1200或由电子系统1200发射的信息。存储器装置1209还可任选地用于存储呈指令(所述指令在电子系统1200的操作期间由控制器1203执行)的形式的信息，并且可用于存储呈由电子系统1200产生、收集或接收的用户数据(例如图像数据)的形式的信息。指令可被存储为数字信息，并且如本文所揭示的用户数据可作为数字信息存储在存储器的一个区段中，并作为模拟信息存储在另一区段中。作为另一实例，给定区段曾可被标记以存储数字信息，且接着稍后可经重新分配及重新配置以存储模拟信息。控制器1203可包含本文所描述的存储器装置中的一或多者。

I/O装置1211可用以产生信息。电子系统1200可使用无线接口1207利用射频(RF)信号向无线通信网络发射信息及从无线通信网络接收信息。无线接口1207的实例可包含天线或无线收发器，例如偶极或贴片天线。然而，标的物的范围在这方面不受限制。此外，I/O装置1211可递送反映被存储为数字输出(如果存储数字信息)或模拟输出(如果存储模拟信息)的事物的信号。虽然上文提供无线应用中的实例，但本文揭示的标的物的实施例也可用于非无线应用中。I/O装置1211可包含如本文所描述那样被编程的存储器装置中的一或多者。

本文的方法及设备的各种说明希望提供对各种实施例的结构的一般理解，并且不希望提供可能利用本文所描述的结构、特征及材料的设备及方法的所有元件及特征的完整描述。

各种实施例的设备可包含或包含于(例如)用于高速计算机中的电子电路、通信及信号处理电路、单处理器或多处理器模块、单个嵌入式处理器或多个嵌入式处理器、多核处理器、数据交换机及包含多层、多芯片模块或类似物的专用模块。此类设备可进一步作为子组件被包含在各种电子系统内，例如电视机、蜂窝电话、个人计算机(例如，膝上型计算机、台式计算机、手持式计算机、平板计算机等等)、工作站、无线电、视频播放器、音频播放器、交通工具、医疗装置(例如，心脏监测器、血压监测器等等)、机顶盒及各种其它电子系统。

所属领域的一般技术人员将了解，对于本文揭示的此方法及其它方法(例如，编程或读取操作)，形成各种方法的部分的活动可以不同的顺序实施，以及重复、同时执行或彼此替换。此外，所概述的动作及操作仅作为实例提供，并且一些动作及操作可为任选的、组合成较少的动作及操作，或者扩展到另外的动作及操作中，而不偏离所揭示的实施例的本质。

因此，本发明不限于本申请案中描述的希望作为各种方面的说明的特定实施例。举例来说，代替使用浮动栅极作为电荷存储结构，可代替地使用电荷陷阱。在阅读及理解本发明内容之后，所属领域的一般技术人员明白，可进行许多修改及变化。所属领域的一般技术人员将从前面的描述明白除本文列举的方法及设备之外的本发明范围内的在功能上等效的方法及设备。一些实施例的部分及特征可包含在其它实施例的部分及特征中，或者替代其它实施例的部分及特征。在阅读及理解本文提供的描述之后，所属领域的一般技术人员将明白许多其它实施例。此类修改及变化希望落入所附权利要求书的范围内。本发明仅由所附权利要求书的条款以及此权利要求书被赋予的等效物的全部范围来限制。还应理解，本文中使用的术语仅用于描述特定实施例的目的，而不希望是限制性的。

提供本发明的摘要以允许读者快速确定本发明的性质。摘要是在理解其将不用于解释或限制权利要求书的情况下提供的。另外，在前面的具体实施方式中，可看出，出于简化本发明的目的，将各种特征组合在单个实施例中。本发明的方法不应被解释为限制权利要求书。因此，所附权利要求书特此并入具体实施方式中，其中每一权利要求自身作为单独的实施例。

Claims (34)

1.一种对存储器阵列内的多个相变存储器PCM单元进行编程的方法，所述方法包括：

将成核信号施加到所述PCM单元以在所述存储器阵列内形成成核位点，所述成核信号具有非零上升缘；以及

随后施加编程信号以在所述多个PCM单元中的选定单元内实现所需的结晶度水平。

2.根据权利要求1所述的方法，其中所述成核信号及所述编程信号是相同信号的部分，其中编程信号部分具有比所述信号的成核部分更大的幅值。

3.根据权利要求1所述的方法，其中所述成核信号及所述编程信号是相同信号的部分，其中编程信号部分具有与所述信号的成核部分基本上相等的幅值。

4.根据权利要求1所述的方法，其中所述成核信号及所述编程信号是单独信号。

5.根据权利要求1所述的方法，其进一步包括在所述成核信号的施加与所述编程信号的施加之间添加时间段。

6.根据权利要求1所述的方法，其中所述成核信号的所述非零上升缘是步进式增量信号。

7.根据权利要求1所述的方法，其进一步包括：

确定用作所述多个PCM单元的相变材料的合金的熔化温度；以及

确定待施加到所述合金以达到所述熔化温度的相关联的电流电平。

8.根据权利要求7所述的方法，其中所述熔化温度的所述确定是至少部分基于选自包含在所述PCM单元内使用的体积、形状和特定合金的属性中的至少一个属性。

9.根据权利要求7所述的方法，其进一步包括选择所述成核信号及所述编程信号两者使其小于待施加到所述合金以达到所述熔化温度的所述相关联的电流电平。

10.根据权利要求1所述的方法，其进一步包括选择所述成核信号的所述非零上升缘的斜升周期。

11.根据权利要求1所述的方法，其进一步包括至少部分基于针对所述多个PCM单元所选择的合金的类型来选择近似成核温度。

12.一种用于对存储器阵列内的多个相变存储器PCM单元进行编程的设备，所述设备包括至少一个信号产生器，所述至少一个信号产生器经配置以将成核信号施加到所述PCM单元以在所述存储器阵列内形成成核位点，所述成核信号具有非零上升缘，所述至少一个信号产生器进一步经配置以施加编程信号以在所述多个所述PCM单元中的选定单元内实现所需的结晶度水平。

13.根据权利要求12所述的设备，其中所述至少一个信号产生器包括成核信号产生器以产生所述成核信号的所述非零上升缘。

14.根据权利要求12所述的设备，其中所述至少一个信号产生器包括编程信号产生器以产生在施加所述成核信号之后施加的所述编程信号。

15.根据权利要求12所述的设备，其中所述至少一个信号产生器进一步用于产生所述成核信号的所述非零上升缘作为步进式增量信号。

16.一种在存储器阵列内的多个相变存储器PCM单元中产生硫属合金的预结构排序布置的方法，所述方法包括：

选择一或多个信号类型以在所述硫属合金内呈现相关联的电流电平，所述一或多个信号类型各自包括到预定幅值的非零上升缘；以及

将所述一或多个选定信号类型施加到所述PCM单元以在所述硫属合金内产生所述预结构排序布置。

17.根据权利要求16所述的方法，其进一步包括选择所述一或多个信号类型中的至少一者以产生所述非零上升缘作为步进式增量信号。

18.根据权利要求16所述的方法，其中所述所施加的一或多个信号类型是电压信号。

19.根据权利要求16所述的方法，其中所述所施加的一或多个信号类型是电流信号。

20.根据权利要求16所述的方法，其进一步包括确定所述硫属合金的熔化温度。

21.根据权利要求20所述的方法，其进一步包括确定待施加到所述合金以达到所述熔化温度的相关联的电流电平。

22.一种在相变存储器PCM阵列中产生成核位点的方法，所述方法包括将非零上升缘信号施加到所述PCM阵列以产生所述成核位点，所述非零上升缘信号是步进式增量信号。

23.根据权利要求22所述的方法，其进一步包括选择所述非零上升缘信号以具有在预定时间段内到恒定信号高度的斜坡上升缘。

24.根据权利要求22所述的方法，其进一步包括在所述非零上升缘信号之后施加SET编程信号。

25.根据权利要求24所述的方法，其进一步包括在施加所述SET编程信号之后，选择所述非零上升缘信号以具有到近似为零的电平的几乎瞬时的后缘。

26.根据权利要求22所述的方法，其进一步包括选择所述非零上升缘信号以具有在预定时间段内到斜降后缘的斜坡上升缘。

27.根据权利要求22所述的方法，其进一步包括选择所述非零上升缘信号以具有在第一预定时间段内到恒定信号高度，在第二预定时间段内到斜坡下降后缘的斜坡上升缘。

28.一种对相变存储器PCM阵列进行编程的方法，所述方法包括：

施加非零上升缘信号以在具有所述PCM阵列的多个PCM单元中实现成核阶段；以及

在所述上升缘信号被施加到所述多个PCM单元之后，施加SET编程信号以选择所述多个PCM单元中的单元。

29.根据权利要求28所述的方法，其中所述SET编程信号经选择以具有大于所述非零上升缘信号的幅值的幅值。

30.根据权利要求28所述的方法，其进一步包括确定使所述所施加的非零上升缘信号的幅值斜升的时间段。

31.一种方法，其包括：

选择非零上升缘信号以施加到存储器阵列中的多个PCM单元；以及

将所述非零上升缘信号施加到所述多个PCM单元以在所述多个PCM单元中的每一者中实现成核阶段。

32.根据权利要求31所述的方法，其进一步包括确定将所述非零上升缘信号施加到所述多个PCM单元的时间段。

33.根据权利要求31所述的方法，其进一步包括在施加所述非零上升缘信号之后，将SET编程信号施加到所述多个PCM单元。

34.根据权利要求33所述的方法，其进一步包括确定在施加所述非零上升缘信号与施加所述SET编程信号之间的时间段。