CN103563001B - 重置相变存储器和开关(pcms)存储器单元的方法和装置 - Google Patents

重置相变存储器和开关(pcms)存储器单元的方法和装置 Download PDF

Info

Publication number
CN103563001B
CN103563001B CN201280014302.3A CN201280014302A CN103563001B CN 103563001 B CN103563001 B CN 103563001B CN 201280014302 A CN201280014302 A CN 201280014302A CN 103563001 B CN103563001 B CN 103563001B
Authority
CN
China
Prior art keywords
threshold voltage
program current
look
current
memory cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201280014302.3A
Other languages
English (en)
Other versions
CN103563001A (zh
Inventor
E·V·卡尔波夫
G·斯帕迪尼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN103563001A publication Critical patent/CN103563001A/zh
Application granted granted Critical
Publication of CN103563001B publication Critical patent/CN103563001B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/02—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using elements whose operation depends upon chemical change
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0064—Verifying circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0076—Write operation performed depending on read result

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)

Abstract

本公开内容涉及非易失性存储器器件的制造。在至少一个实施例中，本公开内容的非易失性存储器可以包括：相变存储器和开关(下文中称为“PCMS”)存储器单元以及一处理，该处理用于利用“查找”表来重置PCMS存储器，以计算将参考电平之上的位设置到最大阈值电压所需的电流。

Description

重置相变存储器和开关(PCMS)存储器单元的方法和装置
技术领域
概括地，本公开内容涉及微电子存储器的制造。微电子存储器可以是非易失性的，其中存储器即使在未通电时也可保持所存储的信息。
附图说明
在说明书的结论部分中特别指出并且明确要求保护本公开内容的主题。结合附图来看，本公开内容的前述和其它特征从以下描述和所附权利要求书中将变得更加完全地显而易见。应当理解的是，附图仅描绘根据本公开内容的若干实施例，因此不应被认为限制其范围。将通过使用附图，用附加的特征和细节来描述本公开内容，以使得能够更容易地确定本公开内容的优点，其中：
图1是示出相变存储器阵列的示意图。
图2是示出相变存储器堆叠的示意图。
图3是示出相变存储器堆叠内的物理元件的示意图。
图4是示出沿着图3中的线4-4的图3的相变存储器堆叠内的相变材料层的区域的示意图。
图5是基于实验数据的相变存储器和开关(PCMS)阵列中阈值电压分布的曲线图。
图6是基于由其操作的方程式近似生成的数据的相变存储器和开关阵列中的阈值电压分布的曲线图。
图7是阈值电压相对于编程电流(VtI)曲线的曲线图。
图8是阈值电压相对于作为PCMS存储器器件的线临界尺寸的函数的编程电流的的斜率的曲线图。
图9是根据本说明书的一个实施例的使存储位达到RESET状态的流程图。
图10是根据本说明书的一个实施例的PCMS存储器系统的示意图。
图11是根据本说明书的一个实施例的系统的示意图。
具体实施方式
在以下详细描述中，参考附图，附图以例示方式示出其中可以实现要求保护的主题的具体实施例。充分具体地描述了这些实施例以使得本领域技术人员能够实施所述主题。应当理解的是，各个实施例虽然不同但是不一定是互斥的。例如，在不脱离要求保护的主题的精神和范围的情况下，此处结合一个实施例所描述的特定特征、结构或特性可以在其它实施例内实施。本说明书中引用“一个实施例”或“实施例”的意思是，结合该实施例所描述的特定特征、结构或特性包含在涵盖于本发明之内的至少一个实施方式中。因此，使用短语“一个实施例”或“在实施例中”不一定指代相同的实施例。此外，应当理解的是，在不脱离所要求保护的主题的精神和范围的情况下，可以改变每个所公开的实施例内个体元件的位置或布置。因此，不应当以限制性的意义来看待以下具体描述，并且仅由适当解释的所附权利要求书连同所附权利要求书享有的权利的等同形式的全部范围来限定本主题的范围。在附图中，类似的附图标记代表所有若干视图中的相同或相似的元件或功能，并且其中描绘的单元不一定彼此成比例，而可以放大或缩小个体元件以便更容易理解本说明书的内容中的元件。
本说明书的实施例涉及非易失性存储器器件的操作。在至少一个实施例中，本公开内容的非易失性存储器可包括相变存储器和开关(下文中称为“PCMS”)和用于利用“查找”表来重置PCMS的处理，以计算将参考电平之上的位设置到最大阈值电压所需的电流。
图1示出存储器阵列100，为了示例目的，存储器阵列100包括存储器单元1101-1109的3×3阵列，图2示出单个存储器单元110(类似于图1的存储器单元1101-1109中的任意存储器单元)。每个存储器单元(110和1101-1109)可以包括相变存储元件120和双向阈值开关130。
存储器阵列100可包括列线1501、1502和1503(在图2中示为元件150)和行线140、1401、1402和1403(在图2中示为元件140)，以在写入和读取操作期间选择阵列的特定存储器单元。列线150、1501、1502和1503以及行线140、1401、1402和1403还可被称为“地址线”，因为这些线可以用于在编程或读取期间寻址存储器单元110、1101-1109。列线150、1501、1502和1503还可以被称为“位线”，而行线140、1401、1402和1403还可以被称为“字线”。此外，应当理解的是，图1的3×3阵列仅仅是示例性的，其可以是任意合适的大小(即，任意数目的存储器单元)。
相变存储元件120可连接到列线150、1501、1502和1503，并可通过双向阈值开关130与行线140、1401、1402和1403耦合。每个双向阈值开关130可串联连接到每个相变存储元件120，并且可用于在每个相变存储元件120的编程或读取期间访问每个相变存储元件120。当选择特定存储器单元(例如图2的存储器单元110)时，可向其关联的列线(例如图2的元件150)和行线(例如图2的元件140)施加电压电势，以对整个存储器单元施加电压电势。应当理解的是，每个双向阈值开关130可位于每个相变存储元件120和列线150、1501、1502和1503之间，其中每个相变存储元件120与行线140、1401、1402和1403耦合。还应当理解的是，在每个存储器单元110、1101-1109内可使用一个以上的双向阈值开关130。
如图3所示，相变存储元件120基于相变材料层210的相变特性进行操作，该相变材料层210插置在上电极220和下电极230之间(在下电极和相变层210之间具有电阻加热元件240)。随着电流的施加，由于由电阻加热元件240和／或由相变材料层210(通过焦耳效应)产生的热，相变材料层210经历了非结晶状态和结晶状态之间的相变。应当注意的是，下电极230／电阻加热元件240可在其与相变材料层210之间的界面处具有比相变材料层210的表面积更小的表面积，以聚集来自电阻加热元件240的焦耳热。相变材料层210可具有如图3所示的器件厚度“L”和如图4所示的器件面积“S”。在图4的示例中，表面积S将是相变材料层210的第一尺寸D1乘以相变材料层210的第二尺寸D2。
相变存储元件120可包括作为其中相变元件的硫族化合物层。硫族化合物层可包括通常结合IV族和V族元素(例如，锗(Ge)、砷(As)、锑(Sb)等)的周期表中的VI族元素(例如，硒(Se)、碲(Te)等)。
通过感测其阈值电压来确定PCMS存储器单元被编程到的状态。“SET”状态对应于低阈值电压，而“RESET”状态对应于高阈值电压。可使用增大振幅的一系列电脉冲来将相变存储器中的SET位编程到RESET位。施加初始脉冲后，执行检查或验证周期以确定该位是否已经被重置。如果没有，则施加更高幅度的脉冲。每次逐步增大脉冲幅度，执行另一项检查或验证周期以确定该位是否已经被重置，或者是否已经达到或超过最大的安全脉冲幅度。不断地增大脉冲幅度，直至达到最大的安全脉冲幅度或者所有待编程的位已被编程到正确的RESET状态(即达到所需的阈值电压)。然而，通过以这种方式进行编程，一些位可能需要多达25或更多个编程脉冲，这将限制写操作的速度。可使用单个电脉冲来将相变存储器中的SET位编程到RESET位。然而，存储器阵列中存储器单元之间物理或布局的微小差异可导致存储器阵列中宽的阈值电压分布。
在本说明书的一个实施例中，基于采集的实际数据或自适应算法／方程式来生成“查找”表。查找表确定将存储位设置在参考电平(例如最小阈值电压Vtmin)之上所需的电流，以近似达到最大阈值电压Vtmax，而不是施加增大幅度的脉冲序列直到基本上达到所需的最大阈值电压Vtmax为止。
使用查找表来确定将参考电平之上的存储位设置到近似最大的阈值电压Vtmax所需的电流，可使得编程脉冲／验证周期的数量减少，并且可获得存储器阵列中所有存储器单元的紧凑的阈值电压分布。因为通过生成查找表，阈值电压相对于编程电流(VtI)的斜率是已知的，因此可实现编程脉冲／验证周期的数量的减少。
已通过相变存储器和开关单元操作的物理建模，指示阈值电压Vt和编程电流I之间存在关系。可以通过如下的方程式近似这种关系：
方程式1：Vt=Vtmin+(Eth·L·[1-((Jcr·S)2／I2)])
其中：Vt是阈值电压
Vtmin是参考的最小阈值电压
Eth是基于所使用的对器件结构具有特定灵敏度(sensitivity)的相变材料的参数
L是器件厚度
Jcr是基于所使用的对器件结构具有特定灵敏度的相变材料的参数
S是器件面积
I是电流
关于方程式1中的参数Eth和Jcr，这些参数主要由用于PCMS存储器单元的材料来确定，虽然它们对器件结构有特定灵敏度。在一个实施例中，Eth可以大约是3.2e5V／cm。在另一个实施例中，Jcr可以大约是1.2e7A／cm2。查找表可基于方程式1或其近似；然而如本领域技术人员所理解的那样，技术节点、产品、微电子管芯，或者甚至是依赖的模块这些可以变为参数。
从方程式1可以看出，阈值电压(Vt)对器件面积(S)的灵敏度高于对器件厚度(L)的灵敏度。例如，器件厚度(L)的大约5％的变化可导致阈值电压(Vt)的大约5％的变化，而器件面积(S)的大约5％的变化可导致阈值电压(Vt)的大约10％的变化。
如本领域技术人员将理解的，一旦已知初始电流(I0=Jcr·S)，方程式1就允许预测任意的阈值电压(Vt)值。
图5示出了基于实际数据(为示例的目的而被近似)的相变存储器和开关(PCMS)阵列中的阈值电压的累积概率的曲线图，而图6示出了基于由方程式1为存储器阵列生成的数据(为示例的目的而被近似)的相变存储器和开关阵列中的阈值电压分布的曲线图，如本领域技术人员将理解的那样，用于存储器阵列的相变材料层210的面积和厚度两者都以正态分布概率而变化。此外，图6证实了方程式1和对几何特征(例如相变材料层的面积和厚度)的阈值电压灵敏度。
因此，方程式1可允许设计脉冲序列以将存储器阵列中的任意存储器单元有效地设置在指定阈值电压之上。这是可能的，因为如图7所示，阈值电压相对于编程电流(VtI)的斜率的曲线是已知的，并且只需要用阈值电压(Vt)增大处的电流(即I0)来计算需要达到所需阈值电压的最终电流。如图8中所示，电压相对于编程电流(VtI)的斜率的曲线的依赖性是PCMS存储器单元的线临界尺寸(或者半个间距)的函数。
图9示出了用于利用查找表来重置PCMS存储器单元的基本过程。如方框310中所示，可施加编程电流到PCMS存储器单元。如方框320中所示，测量由所施加的编程电流产生的存储器单元的阈值电压Vt。如方框330中所示，将所测量的阈值电压Vt与参考的最小阈值电压Vtmin进行比较。如方框340中所示，如果存储器单元的阈值电压Vt不大于或等于参考的最小阈值电压Vtmin，则逐步增大编程电流，如方框350中所示，重复方框310、320、330和340。如方框360中所示，如果存储器单元的阈值电压Vt大于或等于参考Vtmin，则所施加的电流成为初始电流I0。如方框370中所示，一旦确定初始电流I0，就基于初始电流I0的值而从查找中确定最终设置编程电流Iplacement的值。如方框380中所示，可以利用最终设置电流Iplacement来重置PMCS存储器。
关于图9的方框370，表1中示出了查找表的例子，其中设置电流Iplacement已被确定为初始电流I0的3倍，如下所示：
表1
查找表表示预测的编程电流与初始电流的相互关系，所述预测的编程电流用于实质上产生最大阈值电压以重置PCMS存储器单元，所述初始电流实质上产生最小阈值电压。因此，如果发现达到最小阈值电压的100微安的初始电流I0，则将从查找表中使用300微安的设置电流Iplacement来实现PCMS存储器单元的重置。使用查找表可得到在最大电压阈值Vtmax的大约10％以内的设置电流Iplacement。因此可以实现编程脉冲／验证周期在数量上的减少，并可获得存储器阵列中所有存储器单元的紧凑的阈值电压分布。
应当理解的是，图9中所示的处理流程和表1中所示的查找表是简单的示例，在不脱离本说明书的精神和范围的情况下，处理流程可能更加复杂而查找表可能更加详尽。此外，应当理解的是，查找表中的精确值可以是技术节点细节、产品细节、微电子管芯细节、或者甚至是模块细节。
如图10所示，在其最基本的形式中，PCMS存储器系统400可包括至少一个能够访问查找表420的PCMS存储器单元410，其中查找表用于重置PCMS存储器单元410。可在存储器系统内部存储查找表420。
图11示出了利用本说明书主题的微电子系统500的示例。微电子系统500可以是任意的电子器件，包括但不限于便携式器件，例如便携式计算机、移动电话、数码相机、数字音乐播放器、网络平板(webtablet)、个人数字助理、寻呼机、即时通讯器件或其他器件。微电子系统500可适于无线发送和／或接收信息，例如通过无线局域网(WLAN)系统、无线个人局域网(WPAN)系统和／或蜂窝网络。
微电子系统500可包括通过总线550彼此耦合的控制器510、输入／输出(I／O)器件520(例如键盘、显示器等)、存储器530和无线接口540。应当理解的是，本发明的范围并不限于具有任意的这些组件或所有这些组件的实施例。
控制器510例如可以包括：一个或多个微处理器、数字信号处理器、专用集成电路、微控制器等。存储器530可用于存储发送到系统500或由系统500发送的消息。存储器530也可以任选地用于存储在系统500的操作期间由控制器510执行的指令，并且可以用于存储用户数据。存储器530可包括至少一个能够访问查找表的PCMS存储器单元，其中查找表用于重置这里所论述的PCMS存储器单元。
可以由用户使用I／O器件520来生成消息。系统500可使用无线接口540来以射频(RF)信号向无线通信网络发送消息并从无线通信网络接收消息。无线接口540的示例可包括天线或无线收发机，虽然本发明的范围并不限于该方面。
通过参考图11的微电子系统500，本领域技术人员应当理解：微电子系统500或计算机可包括存储在计算机可读存储器或介质上的计算机程序产品，其中计算机程序可适于在微电子系统500内或在计算机上执行以访问查找表，其中利用查找表来以这里所论述的方式重置PCMS存储器单元。
因此已经详细描述了本发明的实施例，应当理解的是，由所附权利要求限定的本发明不由以上说明中所阐述的具体细节限制，因为其许多明显的变化在不脱离其精神或范围的情况下是可能的。

Claims (13)

1.一种重置存储器单元的方法，包括：
向存储器单元逐步增大编程电流，直到由递增的编程电流产生的阈值电压大于或等于参考的最小阈值电压；
当所述阈值电压大于或等于所述参考的最小阈值电压时，指定所述编程电流为初始电流；
基于所述初始电流的值，从查找表中确定最终设置编程电流值；以及
用最终设置编程电流重置所述存储器单元。
2.如权利要求1所述的方法，其中，逐步增大编程电流包括：
向存储器单元施加编程电流；
测量由所述存储器单元产生的阈值电压；
比较所测量的阈值电压与参考的最小阈值电压；以及
逐步增大编程电流，并向所述存储器单元重复施加所述编程电流，测量所产生的阈值电压，并比较所产生的阈值电压，直到所产生的阈值电压大于或等于参考的最小阈值电压。
3.如权利要求1所述的方法，其中，向存储器单元逐步增大编程电流包括：向相变存储器和开关(PCMS)存储器单元逐步增大编程电流，直到由递增的编程电流产生的阈值电压大于或等于参考的最小阈值电压。
4.如权利要求1所述的方法，其中，从查找表确定最终设置编程电流值包括从查找表中确定最终设置编程电流，所述查找表表示预测的编程电流与初始电流的相互关系，所述预测的编程电流用于实质上产生最大阈值电压，所述初始电流实质上产生最小阈值电压，其中，从来自存储器单元的实际数据生成所述查找表。
5.如权利要求1所述的方法，其中，从查找表确定最终设置编程电流值包括从表示预测的编程电流与初始电流的相互关系的查找表中确定最终设置编程电流，所述预测的编程电流用于实质上产生最大阈值电压，所述初始电流实质上产生最小阈值电压，其中，根据方程式生成所述查找表，所述方程式包括：
Vt＝Vtmin+(Eth·L·[1–((Jcr·S)2/I2)])
其中：Vt是阈值电压
Vtmin是参考的最小阈值电压
Eth是基于所使用的对器件结构具有特定灵敏度的相变材料的参数
L是器件厚度
Jcr是基于所使用的对所述器件结构具有特定灵敏度的相变材料的参数
S是器件面积
I是电流。
6.如权利要求5所述的方法，其中Eth大约是3.2e5V/cm。
7.如权利要求5所述的方法，其中Jcr大约是1.2e7A/cm2。
8.一种非易失性存储器，包括：
相变存储器和开关(PCMS)存储器单元；以及
能够访问以重置所述相变存储器和开关存储器单元的存储的查找表；
其中，所述存储的查找表表示预测的编程电流与初始电流的相互关系，所述预测的编程电流用于实质上产生最大阈值电压，所述初始电流实质上产生最小阈值电压，并且其中，根据方程式生成所述查找表，所述方程式包括：
Vt＝Vtmin+(Eth·L·[1–((Jcr·S)2/I2)])
其中：Vt是阈值电压
Vtmin是参考的最小阈值电压
Eth是基于所使用的对器件结构具有特定灵敏度的相变材料的参数
L是器件厚度
Jcr是基于所使用的对所述器件结构具有特定灵敏度的相变材料的参数
S是器件面积
I是电流。
9.如权利要求8所述的非易失性存储器，其中Eth大约是3.2e5V/cm。
10.如权利要求8所述的非易失性存储器，其中Jcr大约是1.2e7A/cm2。
11.一种微电子系统，包括：
控制器；以及
非易失性存储器，该非易失性存储器包括相变存储器和开关(PCMS)存储器单元以及能够访问以重置所述相变存储器和开关存储器单元的存储的查找表；
其中，所述存储的查找表表示预测的编程电流与初始电流的相互关系，所述预测的编程电流用于实质上产生最大阈值电压，所述初始电流实质上产生最小阈值电压，并且其中，根据方程式生成所述查找表，所述方程式包括：
Vt＝Vtmin+(Eth·L·[1–((Jcr·S)2/I2)])
其中：Vt是阈值电压
Vtmin是参考的最小阈值电压
Eth是基于所使用的对器件结构具有特定灵敏度的相变材料的参数
L是器件厚度
Jcr是基于所使用的对所述器件结构具有特定灵敏度的相变材料的参数
S是器件面积
I是电流。
12.如权利要求11所述的系统，其中Eth大约是3.2e5V/cm。
13.如权利要求11所述的系统，其中Jcr大约是1.2e7A/cm2。
CN201280014302.3A 2011-03-21 2012-03-06 重置相变存储器和开关(pcms)存储器单元的方法和装置 Active CN103563001B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/052,211 2011-03-21
US13/052,211 US8462537B2 (en) 2011-03-21 2011-03-21 Method and apparatus to reset a phase change memory and switch (PCMS) memory cell
PCT/US2012/027895 WO2012128938A2 (en) 2011-03-21 2012-03-06 Method and apparatus to reset a phase change memory and switch (pcms) memory cell

Publications (2)

Publication Number Publication Date
CN103563001A CN103563001A (zh) 2014-02-05
CN103563001B true CN103563001B (zh) 2016-07-06

Family

ID=46877231

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280014302.3A Active CN103563001B (zh) 2011-03-21 2012-03-06 重置相变存储器和开关(pcms)存储器单元的方法和装置

Country Status (4)

Country Link
US (1) US8462537B2 (zh)
KR (1) KR101553131B1 (zh)
CN (1) CN103563001B (zh)
WO (1) WO2012128938A2 (zh)

Families Citing this family (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8462537B2 (en) 2011-03-21 2013-06-11 Intel Corporation Method and apparatus to reset a phase change memory and switch (PCMS) memory cell
JP5662237B2 (ja) * 2011-05-10 2015-01-28 株式会社日立製作所 半導体記憶装置
US8607089B2 (en) 2011-05-19 2013-12-10 Intel Corporation Interface for storage device access over memory bus
KR101612202B1 (ko) 2011-09-28 2016-04-12 인텔 코포레이션 동기화를 위한 메모리 컨트롤러 내의 최대 공산 디코더
CN107608910B (zh) 2011-09-30 2021-07-02 英特尔公司 用于实现具有不同操作模式的多级存储器分级结构的设备和方法
EP2761469B1 (en) 2011-09-30 2019-11-13 Intel Corporation Non-volatile random access memory (nvram) as a replacement for traditional mass storage
EP2761465B1 (en) 2011-09-30 2022-02-09 Intel Corporation Autonomous initialization of non-volatile random access memory in a computer system
WO2013048491A1 (en) 2011-09-30 2013-04-04 Intel Corporation Apparatus, method and system that stores bios in non-volatile random access memory
EP2761467B1 (en) 2011-09-30 2019-10-23 Intel Corporation Generation of far memory access signals based on usage statistic tracking
WO2013048493A1 (en) 2011-09-30 2013-04-04 Intel Corporation Memory channel that supports near memory and far memory access
EP2761480A4 (en) 2011-09-30 2015-06-24 Intel Corp APPARATUS AND METHOD FOR IMPLEMENTING MULTINIVE MEMORY HIERARCHY ON COMMON MEMORY CHANNELS
CN103946824B (zh) 2011-11-22 2016-08-24 英特尔公司 一种用于非易失性随机访问存储器的访问控制方法、装置及系统
US9958926B2 (en) 2011-12-13 2018-05-01 Intel Corporation Method and system for providing instant responses to sleep state transitions with non-volatile random access memory
US9829951B2 (en) 2011-12-13 2017-11-28 Intel Corporation Enhanced system sleep state support in servers using non-volatile random access memory
KR101915073B1 (ko) 2011-12-20 2018-11-06 인텔 코포레이션 2-레벨 메모리 계층구조에서 메모리측 캐쉬의 동적인 부분적 전원 차단
CN103999161B (zh) 2011-12-20 2016-09-28 英特尔公司 用于相变存储器漂移管理的设备和方法
US9448922B2 (en) 2011-12-21 2016-09-20 Intel Corporation High-performance storage structures and systems featuring multiple non-volatile memories
CN104115132B (zh) 2011-12-22 2018-02-06 英特尔公司 借助于存储器通道关闭的功率节约
WO2013097105A1 (en) 2011-12-28 2013-07-04 Intel Corporation Efficient dynamic randomizing address remapping for pcm caching to improve endurance and anti-attack
US9337210B2 (en) 2013-08-12 2016-05-10 Micron Technology, Inc. Vertical ferroelectric field effect transistor constructions, constructions comprising a pair of vertical ferroelectric field effect transistors, vertical strings of ferroelectric field effect transistors, and vertical strings of laterally opposing pairs of vertical ferroelectric field effect transistors
US9263577B2 (en) 2014-04-24 2016-02-16 Micron Technology, Inc. Ferroelectric field effect transistors, pluralities of ferroelectric field effect transistors arrayed in row lines and column lines, and methods of forming a plurality of ferroelectric field effect transistors
US9472560B2 (en) 2014-06-16 2016-10-18 Micron Technology, Inc. Memory cell and an array of memory cells
US9159829B1 (en) 2014-10-07 2015-10-13 Micron Technology, Inc. Recessed transistors containing ferroelectric material
US9305929B1 (en) 2015-02-17 2016-04-05 Micron Technology, Inc. Memory cells
US10204047B2 (en) 2015-03-27 2019-02-12 Intel Corporation Memory controller for multi-level system memory with coherency unit
US10387259B2 (en) 2015-06-26 2019-08-20 Intel Corporation Instant restart in non volatile system memory computing systems with embedded programmable data checking
US10073659B2 (en) 2015-06-26 2018-09-11 Intel Corporation Power management circuit with per activity weighting and multiple throttle down thresholds
US9853211B2 (en) 2015-07-24 2017-12-26 Micron Technology, Inc. Array of cross point memory cells individually comprising a select device and a programmable device
US10134982B2 (en) 2015-07-24 2018-11-20 Micron Technology, Inc. Array of cross point memory cells
US10108549B2 (en) 2015-09-23 2018-10-23 Intel Corporation Method and apparatus for pre-fetching data in a system having a multi-level system memory
US10261901B2 (en) 2015-09-25 2019-04-16 Intel Corporation Method and apparatus for unneeded block prediction in a computing system having a last level cache and a multi-level system memory
US10185501B2 (en) 2015-09-25 2019-01-22 Intel Corporation Method and apparatus for pinning memory pages in a multi-level system memory
US9792224B2 (en) 2015-10-23 2017-10-17 Intel Corporation Reducing latency by persisting data relationships in relation to corresponding data in persistent memory
KR102395193B1 (ko) * 2015-10-27 2022-05-06 삼성전자주식회사 메모리 소자 및 그 제조 방법
US10033411B2 (en) 2015-11-20 2018-07-24 Intel Corporation Adjustable error protection for stored data
US10095618B2 (en) 2015-11-25 2018-10-09 Intel Corporation Memory card with volatile and non volatile memory space having multiple usage model configurations
US9747041B2 (en) 2015-12-23 2017-08-29 Intel Corporation Apparatus and method for a non-power-of-2 size cache in a first level memory device to cache data present in a second level memory device
CN105702289B (zh) * 2016-02-16 2019-11-05 江苏时代全芯存储科技有限公司 一种相变存储器的写入电路和写入方法
CN105869671B (zh) * 2016-03-25 2018-09-25 中国科学院上海微系统与信息技术研究所 相变存储器单元的写初始化方法及其阵列的写初始化方法
US10007606B2 (en) 2016-03-30 2018-06-26 Intel Corporation Implementation of reserved cache slots in computing system having inclusive/non inclusive tracking and two level system memory
US10185619B2 (en) 2016-03-31 2019-01-22 Intel Corporation Handling of error prone cache line slots of memory side cache of multi-level system memory
US10120806B2 (en) 2016-06-27 2018-11-06 Intel Corporation Multi-level system memory with near memory scrubbing based on predicted far memory idle time
US10915453B2 (en) 2016-12-29 2021-02-09 Intel Corporation Multi level system memory having different caching structures and memory controller that supports concurrent look-up into the different caching structures
US10445261B2 (en) 2016-12-30 2019-10-15 Intel Corporation System memory having point-to-point link that transports compressed traffic
US10396145B2 (en) 2017-01-12 2019-08-27 Micron Technology, Inc. Memory cells comprising ferroelectric material and including current leakage paths having different total resistances
US10304814B2 (en) 2017-06-30 2019-05-28 Intel Corporation I/O layout footprint for multiple 1LM/2LM configurations
DE102017116737A1 (de) * 2017-07-25 2019-01-31 Infineon Technologies Ag Verfahren zum programmieren einer resistiven speicherzelle und resistive speichervorrichtung
US11188467B2 (en) 2017-09-28 2021-11-30 Intel Corporation Multi-level system memory with near memory capable of storing compressed cache lines
US10860244B2 (en) 2017-12-26 2020-12-08 Intel Corporation Method and apparatus for multi-level memory early page demotion
US11099995B2 (en) 2018-03-28 2021-08-24 Intel Corporation Techniques for prefetching data to a first level of memory of a hierarchical arrangement of memory
US11055228B2 (en) 2019-01-31 2021-07-06 Intel Corporation Caching bypass mechanism for a multi-level memory
US11170834B2 (en) 2019-07-10 2021-11-09 Micron Technology, Inc. Memory cells and methods of forming a capacitor including current leakage paths having different total resistances
US11955173B2 (en) * 2022-05-27 2024-04-09 Taiwan Semiconductor Manufacturing Company, Ltd. First fire operation for ovonic threshold switch selector

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100520957C (zh) * 2002-09-03 2009-07-29 三星电子株式会社 能够校准的存储器设备及其校准方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0174501B1 (ko) 1995-12-19 1999-04-15 김광호 아날로그 저장매체의 프로그래밍 장치
US6094368A (en) 1999-03-04 2000-07-25 Invox Technology Auto-tracking write and read processes for multi-bit-per-cell non-volatile memories
US7099180B1 (en) 2005-02-15 2006-08-29 Intel Corporation Phase change memory bits reset through a series of pulses of increasing amplitude
US8000127B2 (en) * 2009-08-12 2011-08-16 Nantero, Inc. Method for resetting a resistive change memory element
US20080049512A1 (en) 2006-08-23 2008-02-28 Konrad Seidel Nonvolatile memory device and method of programming the same
KR100929628B1 (ko) 2006-11-16 2009-12-03 주식회사 하이닉스반도체 상변환 기억 소자
US7800951B2 (en) * 2007-08-20 2010-09-21 Marvell World Trade Ltd. Threshold voltage digitizer for array of programmable threshold transistors
US8031520B2 (en) 2008-08-21 2011-10-04 Macronix International Co., Ltd. Method for reading and programming a charge-trap memory device compensated for an array/second-bit/neighbor-bit effect
JP5242467B2 (ja) * 2009-03-19 2013-07-24 株式会社東芝 不揮発性メモリおよび再構成可能な回路
US8111549B2 (en) * 2009-07-13 2012-02-07 Intel Corporation Dynamic wordline start voltage for nand programming
US8462537B2 (en) 2011-03-21 2013-06-11 Intel Corporation Method and apparatus to reset a phase change memory and switch (PCMS) memory cell

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100520957C (zh) * 2002-09-03 2009-07-29 三星电子株式会社 能够校准的存储器设备及其校准方法

Also Published As

Publication number Publication date
US20120243306A1 (en) 2012-09-27
KR101553131B1 (ko) 2015-09-14
WO2012128938A2 (en) 2012-09-27
KR20130128457A (ko) 2013-11-26
US8462537B2 (en) 2013-06-11
WO2012128938A3 (en) 2012-10-26
CN103563001A (zh) 2014-02-05

Similar Documents

Publication Publication Date Title
CN103563001B (zh) 重置相变存储器和开关(pcms)存储器单元的方法和装置
TWI480874B (zh) 判定相位改變記憶體之存取資訊的方法，裝置及系統
US9171614B2 (en) Reliable set operation for phase-change memory cell
CN103620689B (zh) 相变存储器与开关（pcms）存储器设备中的漂移管理
US20140119095A1 (en) Nonvolatile memory device using variable resistance material and method for driving the same
US10216438B2 (en) Methods and related devices for operating a memory array
KR102005226B1 (ko) 저항체를 이용한 비휘발성 메모리 장치 및 그 구동 방법
US20130135924A1 (en) Programming of phase-change memory cells
EP3167451B1 (en) Enhancing nucleation in phase-change memory cells
TWI307888B (en) Read bias scheme for phase change memories
KR20150091863A (ko) 저항체를 이용한 비휘발성 메모리 장치
KR102080542B1 (ko) 저항체를 이용한 비휘발성 메모리 장치 및 그 구동 방법
US8902633B2 (en) Resistive memory device comprising selectively disabled write driver
Cobley et al. A model for multilevel phase-change memories incorporating resistance drift effects
Sourav et al. Investigating phase transform behavior in indium selenide based RAM and its validation as a memory element

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant