JP6716661B2 - 相変化メモリセルの核形成の増進 - Google Patents

Description

優先出願
本出願は、２０１４年７月１０日出願のＵＳ出願第１４／３２８，５３６号の優先権を主張し、その全体を引用により本明細書に組み込む。

例えば、デジタルテレビ、デジタルカメラ、及び、携帯電話等のコンピュータ及び他の電子システムは、情報を記憶するために１つまたは複数のメモリデバイスを有することが多い。高密度の記憶容量を達成するために、相変化メモリデバイス等、マルチレベルセル（ＭＬＣ）を有するメモリデバイスの採用が増えている。しかしながら、相変化メモリデバイスは、製造時にばらつくことがある。従って、プログラム時間を最小にしながら、アレイ内のメモリデバイスを適切にセット及びリセットすることによって、全体的な製品性能を向上させ、且つ、メモリ速度を向上させ、消費電力を低減する方法が必要である。

ある実施形態に係る、メモリセルを含むメモリアレイを有するメモリデバイスを示すブロック図である。 ある実施形態に係る、アクセスコンポーネント及びメモリ要素を備えるメモリセルを含むメモリアレイを有するメモリデバイスを示す部分ブロック図である。 様々な実施形態に係る、メモリ要素に結合されたアクセスコンポーネントを有するメモリセルを示す概略図である。 図１及び図２のメモリデバイスと共に用いてよい、または、図３のメモリセルを含み得る幾つかの相変化メモリ（ＰＣＭ）セルメモリ要素の１つを示す簡単な略ブロック図である。 図５Ａは、ＰＣＭセルにＳＥＴを適用するのに使用される先行技術のプログラミング信号の概略図である。 図５Ｂは、ＰＣＭセルにＳＥＴを適用するのに使用される先行技術のプログラミング信号の概略図である。 図５Ｃは、ＰＣＭセルにＳＥＴを適用するのに使用される先行技術のプログラミング信号の概略図である。 図６Ａは、別個の核形成相信号として用いてよい、または、核形成相信号と続いて印加されるＳＥＴプログラミング信号が結合された信号と見なされてよい信号の概略図である（注：「核形成相」という用語は、核形成に関して、材料特性の様々な変化間の遷移ではなく、ＳＥＴ信号の時間、プロセス、または、部分として用いられる）。 図６Ｂは、別個の核形成相信号として用いてよい、または、核形成相信号と続いて印加されるＳＥＴプログラミング信号が結合された信号と見なされてよい信号の概略図である（注：「核形成相」という用語は、核形成に関して、材料特性の様々な変化間の遷移ではなく、ＳＥＴ信号の時間、プロセス、または、部分として用いられる）。 図６Ｃは、別個の核形成相信号として用いてよい、または、核形成相信号と続いて印加されるＳＥＴプログラミング信号が結合された信号と見なされてよい信号の概略図である（注：「核形成相」という用語は、核形成に関して、材料特性の様々な変化間の遷移ではなく、ＳＥＴ信号の時間、プロセス、または、部分として用いられる）。 図６Ｄは、別個の核形成相信号として用いてよい、または、核形成相信号と続いて印加されるＳＥＴプログラミング信号が結合された信号と見なされてよい信号の概略図である（注：「核形成相」という用語は、核形成に関して、材料特性の様々な変化間の遷移ではなく、ＳＥＴ信号の時間、プロセス、または、部分として用いられる）。 相変化材料の温度の関数として、結晶化確率／成長速度を示すグラフ表示である。 単一のＰＣＭセルの核形成プロセスを増進する強化する、先行技術の核形成信号と、続いて印加されるＳＥＴ信号である。 ＰＣＭセル間の製造時のばらつきを説明する複数のＰＣＭセルの核形成を促進する、本明細書に記載の様々な実施形態による核形成信号とＳＥＴ信号の別個の信号の代替の信号の形である。 図１０Ａは、様々な時間に対して、立ち上がり時間及び立ち下がり時間の両方に関する異なるＳＥＴ信号を用いて取得された複数のプログラミング曲線を示す。 図１０Ｂは、様々な時間に対して、立ち上がり時間及び立ち下がり時間の両方に関する異なるＳＥＴ信号を用いて取得された複数のプログラミング曲線を示す。 本明細書の様々な実施形態に係る、ＰＣＭセルにおける核形成相と、それに続く結晶成長を実施する方法の実施形態を示すフローチャートである。 本明細書の実施形態に係る、メモリデバイスを含むシステムの実施形態のブロック図である。

以下の記載は、本明細書に開示の主題の様々な態様を具体化する例示の装置（回路、デバイス、構造、システム等）及び方法（例えば、プロセス、プロトコル、シーケンス、手法、及び、技術）を含む。以下の記載において、発明の主題の様々な実施形態の理解を促すために、説明目的で、多くの具体的詳細を示す。しかしながら、発明の主題の様々な実施形態は、これらの具体的な詳細を用いずに実践してよいことは当業者には明らかであろう。さらに、様々な実施形態の記載が曖昧にならないように、周知の装置及び方法に関しては詳細に示していない。

本明細書で使用する場合、「または／若しくは」という語は、包括的または排他的な意味と取られてよい。さらに、以下に検討する様々な実施形態は、相変化メモリデバイス等のマルチレベルセル（ＭＬＣ）に主に焦点を当てているが、実施形態は、開示を明確にするためにのみ提供されており、従って、ＭＬＣメモリデバイスの形態の装置に限らず、または、一般的にメモリデバイスにも限らない。主題への導入として、幾つかの実施形態を簡単及び一般的に以下の段落に記載し、次に、図面を参照してより詳細に記載する。

相変化メモリ（ＰＣＭ）セルの動作原理は、相対的に速い電気信号またはパルスによって非晶質と結晶相の間を可逆的に切り替わるセルの能力に基づいている。実際のＰＣＭセルにおいては、セルは、相変化材料のボリュームの少なくとも大部分が結晶相にある結晶状の低抵抗状態（ＳＥＴ状態)と相変化材料のボリュームが部分的または全体的に非晶質化されている非晶質高抵抗状態（ＲＥＳＥＴ状態)の間で切り替わる。現在、非晶質から結晶への遷移を統治する結晶化機構は、あらゆるＰＣＭベース技術の全体的なプログラミング速度の主な制限要因となっている。全体的なプログラミング速度は、ＰＣＭセルを備えるメモリアレイの動作帯域幅に直接関係する。

相変化材料の結晶化プロセスは、通常、２つの別個の機構の競合作用を通して記載される。理論に制約されずに、結晶化は異なるプロセスを通して起こることは一般的に認められている。第１のプロセスでは、結晶核形成と呼ばれ、非晶質材料（単数または複数）内に１つまたは複数の小さい単結晶が自発的に形成される。結晶核形成機構は、通常、ガラス転移に近い低温領域で優勢である。第２の結晶化プロセスは、一般的に、結晶成長と称される。結晶成長プロセス中、既存の結晶領域のサイズが、非晶質領域より大きくなる。結晶成長プロセスは、通常、結晶核形成機構より高い温度で優勢である。結晶成長プロセスは、成長プロセスを開始するために結晶または核形成領域の存在が更に必要である。これらの機構をそれぞれ、より詳細に以下に記載する。

最初に、相変化メモリセルは、抵抗変化メモリセル、カルコゲナイドランダムアクセスメモリ、相変化ランダムアクセスメモリ、及び、この業界で用いられる様々な他の用語と、代替可能とみなされてよい。これらの用語のうち様々な用語が、交換可能に使用されることもあり、ある用語が他の用語の変形であってよいこともある。よって、表記を簡潔にして、相変化メモリ（ＰＣＭ）セルという用語は、本明細書では、電圧または電流を印加してメモリセルの抵抗を変えることに基づいてプログラムし得る任意のタイプの抵抗変化メモリセルを指す。

以下により詳細に説明するように、また、当業者には既知のように、ＰＣＭセルをプログラミングするとき、結晶化速度（セルをプログラムするのにどのくらい時間がかかるか）と、セルのデータ保持（セル内のデータがどのくらいの時間、安定しているか）との間のバランスを取ることが生じる。一般的に、セルに印加されるＳＥＴ信号（このプロセスの速度論は以下に詳細に記載する）は、ＰＣＭセル内の相変化材料の少なくとも部分的な結晶化に依存する。結晶化の量によって、セルの全体的な抵抗率が決まる。セルが、完全に非晶質（ＲＥＳＥＴ状態）から（様々なＳＥＴ状態に対応する）様々なレベルの結晶化に進むと、セルの抵抗率は低下する。上記のように、ＰＣＭセルは、様々なＳＥＴ状態とＲＥＳＥＴ状態の間を可逆的に切り替えられてよい。しかしながら、結晶化速度は、通常、非晶質化速度よりもずっと遅い。結果として、個々のＰＣＭセルそれぞれの全体的なプログラミング速度は、相変化材料がどれだけ速く結晶化できるかによって制限される。

上記で簡単に検討したように、ＰＣＭセルの核形成または結晶化理論は、結晶化は、２ステップのプロセスとして生じることを示している。相変化材料は、信号を印加すると、最初に、結晶核形成と呼ばれるプロセスによって小さい安定した結晶を形成する。小さい結晶は、次に、成長を開始し(結晶成長)、最終的に、完全な結晶構造になる。しかしながら、核形成速度は、結晶がより大きいサイズに成長するのに必要な温度と比較してより低い温度で速くなる（成長速度の最大は、通常、核形成速度の最大よりも高い温度である)。最終的な結晶化（結晶成長）は、より高い温度（しかし、相変化材料の融点以下)で、より速く生じる。さらに、ＰＣＭデバイスの製造時の製作公差のために、最適な核形成に必要な正確な温度は、各セルのピーク核形成温度がわずかに異なり得るので、推測的に決めることはできない。よって、本明細書に記載する発明の主題の１つのガイドラインは、相変化材料内に核形成部位を形成することにより全体的なプログラミング速度を向上させながら、有限の立ち上がり時間を備える信号を提供して、セル毎の製造時のばらつきを管理する。

しかしながら、当業者は容易に理解するように、ＰＣＭセルは、個々にまたはグループでプログラムまたは読み取ってよいメモリアレイで典型的に、使用される。よって、本明細書で検討する発明の主題の様々な核形成及びプログラミング方法及び技術を詳細に記載する前に、メモリセルを備えるメモリアレイを様々な選択機構と共に有するメモリデバイスの簡単なブロック図の概観とＰＣＭセルの概略図を検討する。

例えば、図１を参照すると、メモリデバイス１０１の形態の装置のブロック図が示されている。メモリデバイス１０１は、ある実施形態に係る、ある数の（例えば、１つまたは複数の）メモリセル１００を有する１つまたは複数のメモリアレイ１０２を備える。メモリセル１００は、アクセスライン１０４（例えば、信号ＷＬ０〜ＷＬｍを伝えるワード線）と第１のデータ線１０６（例えば、信号ＢＬ０〜ＢＬｎを伝えるビット線）と共に、行と列で配置することができる。メモリデバイス１０１は、アクセス線１０４と第１のデータ線１０６を使用して、メモリセル１００との情報伝達を行う。行デコーダ１０７及び列デコーダ１０８は、アドレス線１０９のアドレス信号Ａ０〜ＡＸをデコードして、メモリセル１００のどのメモリセルにアクセスすべきかを決定する。

センス増幅器回路１１０等のセンス回路は、第１のデータ線１０６で信号の形態でメモリセル１００から読み取られた情報の値を決定するように動作する。センス増幅器回路１１０は、第１のデータ線１０６の信号を使用して、メモリセル１００に書き込むべき情報の値を決定することもできる。

メモリデバイス１０１は、メモリアレイ１０２と入力／出力（Ｉ／Ｏ）線１０５の間で情報の値を伝達する電気回路１１２を備えることがさらに示されている。Ｉ／Ｏ線１０５の信号ＤＱ０〜ＤＱＮは、メモリセル１００から読み取られた、または、メモリセル１００に書き込まれる情報の値を表すことができる。Ｉ／Ｏ線１０５は、メモリデバイス１０１内にノード（あるいは、ピン、はんだボール、または、Ｃ４（ｃｏｎｔｒｏｌｌｅｄ ｃｏｌｌａｐｓｅ ｃｈｉｐ ｃｏｎｎｅｃｔｉｏｎ）若しくはフリップチップアタッチ（ＦＣＡ）等の他のインターコネクト技術）をメモリデバイス１０１が存在するパッケージ上に備えることができる。メモリデバイス１０１の外部の他のデバイス（例えば、図１には示されていないメモリコントローラまたはプロセッサ)は、Ｉ／Ｏ線１０５、アドレス線１０９、または、制御線１２０を介してメモリデバイス１０１と通信できる。

メモリデバイス１０１は、メモリセル１００の選択されたメモリセルから情報の値を読み取る読み取り動作等のメモリ動作を行うことができ、また、メモリセル１００の選択されたメモリセルに情報をプログラム（例えば、書き込む）プログラミング動作（書き込み動作とも呼ばれる）を行うことができる。メモリデバイス１０１は、メモリセル１００の一部または全ての情報をクリアするメモリ消去動作も行うことができる。

メモリ制御ユニット１１８は、制御線１２０の信号を使用してメモリ動作を制御する。制御線１２０の信号の例は、メモリデバイス１０１がどの動作（例えば、プログラミングまたは読み取り動作）を行うことができるかまたは行うべきかを示す１つまたは複数のクロック信号及び他の信号を含むことができる。メモリデバイス１０１の外部の他のデバイス（例えば、プロセッサまたはメモリコントローラ）は、制御線１２０の制御信号の値を制御できる。制御線１２０の信号の値の特定の組み合わせによって、コマンド（例えば、プログラミング、読み取り、消去コマンド）を生成でき、そのコマンドによって、メモリデバイス１０１は、対応するメモリ動作（例えば、プログラム、読み取り、または、消去動作）を行うことができる。

本明細書で検討する様々な実施形態は、理解が容易なように、シングルビットメモリ記憶の概念に関する例を使用しているが、発明の主題は、多くのマルチプルビットスキームにも適用できる。例えば、各メモリセル１００は、例えば、それぞれ、相変化メモリデバイスの抵抗値の範囲に関連付けられる、分数ビットの値、シングルビットの値、または、２、３、４、若しくは、５以上のビット数等の複数のビットの値を表す少なくとも２つのデータ状態のうちの異なるデータ状態にプログラムすることができる。

例えば、メモリセル１００のそれぞれは、１ビットで「０」または「１」の２進値を表す２つのデータ状態のうちの１つにプログラムできる。このようなセルは、シングルレベルセル（ＳＬＣ）とも呼ばれることがある。

別の例においては、メモリセル１００のそれぞれは、例えば、２つのビットに関する４つの可能な値「００」、「０１」、「１０」、「１１」のうちの１つ、３つのビットに関する８つの可能な値「０００」、「００１」、「０１０」、「０１１」、「１００」、「１０１」、「１１０」、「１１１」のうちの１つ、または、より大きい数の複数のビットの値の別のセットの１つ等、複数のビットの値を表す３つ以上のデータ状態のうちの１つにプログラムできる。３つ以上のデータ状態 にプログラムできるセルは、マルチレベルセル（ＭＬＣ）とも呼ばれる場合がある。これらのタイプのセルに関する様々な動作をより詳細に以下に検討する。

メモリデバイス１０１は、第１の供給線１３０と第２の供給線１３２で、それぞれ、供給電圧信号Ｖ_ｃｃとＶ_ｓｓを含む供給電圧をそれぞれ受け取ることができる。例えば、供給電圧信号Ｖ_ｓｓは、（例えば、約０ボルトの値を有する）地電位であってよい。供給電圧信号Ｖ_ｃｃは、電池または交流‐直流（ＡＣ―ＤＣ）コンバータ回路（図１には示さず）等の外部電源からメモリデバイス１０１に供給される外部電圧を含むことができる。

メモリデバイス１０１の電気回路１１２は、選択回路１１５と入力／出力（Ｉ／Ｏ）回路１１６とを含むとしてさらに示される。選択回路１１５は、信号ＳＥＬｌ〜ＳＥＬｎに応答して、メモリセル１００から読み取るべき、または、メモリセル１００にプログラムすべき情報の値を表し得る、第１のデータ線１０６及び第２のデータ線１１３の信号を選択できる。列デコーダ１０８は、アドレス線１０９のＡ０〜ＡＸアドレス信号に基づいて、ＳＥＬｌ〜ＳＥＬｎ信号を選択的に活性化することができる。選択回路１１５は、第１のデータ線１０６及び第２のデータ線１１３の信号を選択して、読み取り及びプログラミング動作中、メモリアレイ１０２とＩ／Ｏ回路１１６間の通信を提供することができる。

メモリデバイス１０１は、不揮発性メモリデバイスを含むことができ、メモリセル１００は、電力（例えば、Ｖ_ｃｃ、Ｖ_ｓｓ、または、両方）がメモリデバイス１０１から切断された時、メモリセル１００が記憶している情報を保持できるように、不揮発性メモリセルを含むことができる。

メモリセル１００のそれぞれは、メモリ要素を含むことができ、メモリ要素の材料は、（例えば、対応する電荷量をフローティングゲート若しくは電荷トラップ等の電荷蓄積構造に蓄積することによって、または、対応する抵抗値にプログラムされることによって）少なくともその一部を所望のデータ状態にプログラムすることができる。異なるデータ状態は、従って、メモリセル１００のそれぞれにプログラムされる情報の異なる値を表すことができる。

メモリデバイス１０１は、（例えば、外部プロセッサまたはメモリコントローラから）プログラミングコマンドと、メモリセル１００の１つまたは複数の選択されたメモリセルにプログラムされる情報の値とを受信すると、プログラミング動作を行うことができる。情報の値に基づいて、メモリデバイス１０１は、記憶すべき情報の値を表す適切なデータ状態に選択されたメモリセルをプログラムできる。

当業者は、メモリデバイス１０１は、他のコンポーネントを備えてよいことを認識し得、そのコンポーネントの少なくとも一部は本明細書で検討される。しかしながら、これらのコンポーネントの幾つかは、記載している様々な実施形態の詳細が曖昧にならないように、図には示していない。メモリデバイス１０１は、デバイス及びメモリセルを含んでよく、本明細で検討する様々な他の図面及び実施形態を参照して以下に記載するメモリ動作と類似または同じメモリ動作（例えば、プログラミング動作及び消去動作）を用いて動作してよい。

図２を参照すると、ある実施形態例に係る、メモリデバイス２０１の形態の装置の部分ブロック図が、メモリアレイ２０２を備えて示されている。メモリアレイ２０２は、アクセスコンポーネント２１１及びメモリ要素２２２を備えるメモリセル２００を含む。メモリアレイ２０２は、図１のメモリアレイ１０２と類似または同じであってよい。図２にさらに示すように、メモリセル２００は、信号ＷＬ０、ＷＬ１、ＷＬ２等の信号を伝えるアクセス線、例えば、ワード線と共に、複数の行２３０、２３１、２３２に配置されている。メモリセルは、また、信号ＢＬ０、ＢＬ１、ＢＬ２等の信号を伝えるデータ線、例えば、ビット線と共に、複数の列２４０、２４１、２４２に配置されて示されている。アクセスコンポーネント２１１は、（例えば、信号ＷＬ０、ＷＬ１、ＷＬ２の適切な値を用いて）オンにして、パス要素としてメモリ要素を動作させる、または、情報をメモリ要素２２２から読み取る若しくは情報をメモリ要素２２２にプログラム（例えば、書き込む）等のために、信号ＢＬ０、ＢＬ１、ＢＬ２と共に、メモリ要素２２２へのアクセスを可能にすることができる。

情報をメモリ要素２２２にプログラムすることは、メモリ要素２２２に特定の抵抗値を持たせること、あるいは、特定の量の電荷を蓄積させることを含み得る。従って、メモリセル２００から情報を読み取ることは、例えば、メモリ要素２２２の抵抗値を決定すること、または、アクセスコンポーネント２１１に特定の電圧が印加されたことに応答して、メモリセル２００が導電状態になったか否かを決定することを含み得る。どちらの場合でも、このような決定行為は、（例えば、メモリセルに電気的に結合されたビット線の電流をセンスすることによって）メモリセル２００を流れる電流（または電流がないこと）をセンスすることを含んでよい。電流の測定値（ある例においては、電流が検出されるか否かもを含む）に基づいて、メモリに記憶された情報の対応する値を決定できる。メモリセル２００に記憶された情報の値は、メモリセルに電気的に結合されたビット線の電圧をセンスする等、他の方法でも決定できる。

図３は、様々な実施形態に係る、メモリ要素３３３に結合されたアクセスコンポーネント３１１を有するメモリセル３００の概略図を示す。図３でＷＬ、ＢＬとした線は、それぞれ、図１のアクセス線１０４の任意のアクセス線、及び、第１のデータ線１０６の任意のデータ線に対応してよい。図３は、例えば、金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）を含む、アクセスコンポーネント３１１の例を示す。本開示を読むと、当業者はメモリセル３００が他の種類のアクセスコンポーネントを含むことができることを、認識されよう。

メモリ要素３３３は、第１の電極３５１及び第２の電極３５２等、２つの電極間に結合、配置されてよい。図３は、これらの電極を点で概略的に示す。構造的に、これらの電極はそれぞれ、導電材料を含み得る。メモリ要素３３３は、例えば、信号に応答して、異なる抵抗値を有するように変化させることができる材料を含み得る。メモリ要素に記憶された情報の値は、メモリ要素の抵抗値に対応できる。アクセスコンポーネント３１１は、読み取り動作中、プログラム動作中、消去動作中等のメモリセルの動作中、電極対を介してメモリ要素３３３との（例えば、電圧または電流として具現された）信号の伝達を可能にすることができる。

プログラミング動作は、信号ＷＬを用いて、アクセスコンポーネント３１１をオンにしてよく、次に、信号ＢＬ（例えば、プログラミング電圧または電流を有する信号）をメモリ要素３３３に印加してよい。このような信号は、メモリ要素３３３の材料の少なくとも一部を変化させることができる。変化は、例えば、消去動作を行うことによって逆転させることができる。例えば、局所導電領域が、メモリ要素３３３に含まれる電解質内に形成されてよい。局所導電領域の形成は、例えば、図５Ａ〜図５Ｃを参照して、以下により詳細に記載する。局所導電領域の横方向サイズは、異なる抵抗値を有することができ、異なる抵抗値を使用して、メモリ要素３３３に記憶された情報の異なる値を表す異なる状態を表すことができる。局所導電領域の物理的特性、ひいては、セルのメモリ特性はセルを「セット」するのに使用される電子信号の属性によって決まる。例えば、低エネルギー信号は、「薄い」またはコンダクタンスが低い「弱い」または「壊れやすい」導電領域を形成してよく、関連付けられた抵抗状態は、ほんの短い間、保持される。この場合、低エネルギー信号は、低電力、短期間のメモリ機能を提供する。比較すると、より高いエネルギーの信号は、より長い時間メモリを保持する「より強い」またはより厚い導電領域を形成してよい。さらに別の例においては、非常に高速の高い電力の信号は、一時的にのみ保持される導電領域を提供してよい。この場合、メモリ機能は、揮発性と考えてよく、ＤＲＡＭと同じように機能してよい。所定のメモリ機能の任意のメモリ機能を、そのプログラム信号属性に基づいて、異なるメモリ機能を備える他のメモリセル、または、メモリセルの領域と共に利用してよい。

読み取り動作は、信号ＷＬを使用して、アクセスコンポーネント３１１をオンにしてよく、次に、電圧または電流（例えば、読み取り電圧または電流）を有する信号ＢＬを、メモリ要素３３３を通して印加してよい。読み取り動作は、読み取り電圧または電流に基づいて、メモリセル３００の抵抗を測定して、メモリセルに記憶された情報に対応する値を決定してよい。例えば、メモリセル３００においては、読み取り電流がメモリ要素３３３を通ると、異なる抵抗値は、異なる値（例えば、電圧または電流値）を信号ＢＬに与えることができる。メモリデバイスの他の電気回路（例えば、図１のＩ／Ｏ回路１１６等の回路）は、信号ＢＬを使用して、メモリ要素３３３の抵抗値を測定し、メモリ要素３３３に記憶された情報の値を決定することができる。

読み取り、プログラム、または、消去動作中に使用される電圧または電流は、互いに異なってよい。例えば、プログラミング動作においては、メモリ要素を流れる電流を生成する信号（例えば、図３の信号ＢＬ）の値（例えば、電圧）は、メモリ要素の少なくとも一部の材料を変化させるのに十分であってよい。変化は、メモリ要素３３３に記憶する情報の値を反映するようにメモリ要素の抵抗値を変更することができる。

読み取り動作において、メモリ要素を流れる電流を生成する信号（例えば、図３の信号ＢＬ)の値（例えば、電圧）は、電流を生成するには十分で、メモリ要素の部分を変化させるには不十分であってよい。結果として、メモリ要素に記憶された情報の値は、読み取り動作中、及び、読み取り動作後、変更されないままであってよい。他の実施形態は、「リフレッシュ」動作、例えば、ＤＲＡＭ等の揮発性メモリ機能を必要としてよい。

様々なタイプのメモリセルを用いた一般的な消去動作においては、信号（例えば、図３の信号ＢＬ）の電圧値は、プログラミング動作で使用される電圧と反対の極性を有し得る。この場合、電流を生成する信号は、従って、メモリ要素の材料を変更、または、元の状態、例えば、メモリセルにプログラミングが行われる前の状態にリセットできる。

図１〜図３のメモリセル１００、２００、３００の様々なセルまたはそれら全てのセルは、以下に記載の相変化メモリセルの１つまたは複数と類似または同じ構造を有するメモリセルを含み得る。

例えば、図４は、図１及び図２のメモリデバイスと共に用いてよく、且つ、図３のメモリ要素３３３と類似または同じであってよい幾つかの相変化メモリセルのうちの１つの簡単な略ブロック図を示す。すなわち、メモリセル３００は、相変化メモリ（ＰＣＭ）セル４００を含んでよい。ＰＣＭセル４００は、相変化材料４０７に結合された導電要素４０５を含んでよい。相変化材料４０７は、２つ以上の面を誘電材料４０９によって囲まれてよい。信号４１０は、導電要素４０５を通して相変化材料４０７に印加されてよい。

特定の例示の実施形態においては、導電要素４０５に適切な材料は、チタン（Ｔｉ）、窒化チタン（ＴｉＮ）、窒化タングステン（ＴｉＷ）、炭素（Ｃ）、炭化ケイ素（ＳｉＣ）、窒化チタンアルミニウム（ＴｉＡｌＮ）、窒化チタンシリコン（ＴｉＳｉＮ）、多結晶シリコン、窒化タンタル（ＴａＮ）の薄膜、これらの薄膜の組み合わせ、または、相変化材料４０７と共存できる他の導電材料を含む。

相変化材料４０７は、例えば、熱、光、電位、または、電流等のエネルギーを加えると変化し得る電気特性（例えば、抵抗、静電容量等）を有する材料を含む。相変化材料の例は、カルコゲナイド材料を含む。カルコゲナイド合金は、メモリ要素または電子スイッチで使用されてよい。カルコゲナイド材料は、周期表のＶＩ列の少なくとも１つの元素を含む材料、または、カルコゲン元素の１つまたは複数、例えば、テルル、硫黄、若しくは、セレンの元素のいずれかを含む材料である。特定の例示の実施形態においては、相変化材料４０７は、ゲルマニウム・アンチモン・テルルまたは簡単にＧＳＴとしても知られるＧｅ_２Ｓｂ_２Ｔｅ_５を含む。

誘電材料４０９は、相対的に少量の相変化材料４０７の使用を可能にし、よって、相変化材料４０７のボリュームを相対的に小さいレベルに保って、ＰＣＭセル４００のプログラミング速度を向上させる。様々な実施形態においては、誘電材料４０９は、二酸化ケイ素（ＳｉＯ_２）または窒化ケイ素（Ｓｉ_ｘＮ_ｙ）を含んでよい。さらに、五酸化タンタル（Ｔａ_２Ｏ_５）、窒化ケイ素（Ｓｉ_ｘＮ_ｙ）、酸化アルミニウム（Ａｌ_２Ｏ_３）、五酸化タンタル（Ｔａ_２Ｏ_５）、酸化ハフニウム（ＨｆＯ_２）、及び、様々な他の有機もしくは無機誘電材料等の様々なタイプの誘電材料を、ＳｉＯ_２若しくはＳｉ_ｘＮ_ｙの代わりに、または、ＳｉＯ_２若しくはＳｉ_ｘＮ_ｙと共に用いてよい。

導電要素４０５を介して相変化材料４０７に印加される信号４１０を、様々な実施形態で以下に記載する。例えば、図６Ａ〜６Ｄは、様々なタイプの核形成及び／またはＳＥＴプログラミング信号のグラフである。これらの信号は、ＳＥＴ信号をＰＣＭセルに印加する前、または、核形成された結晶がより大きいサイズに成長するＳＥＴ信号の残りの部分の前に、非晶質のＰＣＭセル内に結晶核形成相を提供する最初のランプアップ信号を含む（注：「核形成相」という用語は、核形成に関して、ＳＥＴ信号の時間、プロセス、または、部分として使用される）。図９に関して以下により詳細に検討するように、核形成信号は、ＳＥＴ信号の前に印加される別個の信号であってもよく、あるいは、連続的な核形成／ＳＥＴプログラミング信号の一部であってもよい。

図５Ａ〜図５Ｃを参照すると、ＰＣＭセルにＳＥＴを適用するために先行技術によって使用されるプログラミング信号の概略図が示されている。示されている各信号に関して、電圧または電流（例えば、信号)が、所定の時間、ＰＣＭセルに印加される、ここで、ランプアップ時間は、全ての場合でほぼ瞬間である。信号の最大振幅が達成された後、信号は、ある時間、一定の振幅で維持される(図５Ａ)、所定の時間に亘ってランプダウンする（図５Ｂ)、または、ある時間、一定の振幅で維持され、その後、所定の時間に亘ってランプダウンする（図５Ｃ）。

例えば、図５Ａは、ＰＣＭセルに印加される方形波信号５００を示す。方形波信号５００は、電圧または電流の所定の最大信号振幅への信号の立ち上がりエッジで、ほぼ瞬間的な立ち上がり時間５０１を有する。方形波信号５００は、方形波信号５００の持続時間を通して一定の信号振幅またはプラトー５０３（非ゼロ電圧または電流)で維持され、その後、信号の立ち下がりエッジ５０５で、ゼロ（または、電圧または電流の何らかの極小値）に戻る。電圧または電流の最大信号振幅は、典型的に、セル内の相変化材料の溶融を誘発する電流レベル未満であることに留意されたい。すなわち、一定信号５０３の最大振幅は、相変化材料のＲＥＳＥＴを回避するために、ＰＣＭセルを通る溶融電流、Ｉ_ｍｅｌｔの生成に必要な最大振幅未満の振幅が選択される。ＲＥＳＥＴ中、相変化材料は（約９００Ｋで）溶融し、信号の立ち下がりエッジ５０５でゼロに急速に戻ることにより、相変化材料は、急速に冷えて、非晶質状態のままである。

図５Ｂは、信号の立ち上がりエッジで、ほぼ瞬間的な立ち上がり時間５１１を有する三角波信号５１０を示す。三角波信号５１０が所定の最大振幅に達した後、三角波信号５１０は、次に、ランプダウン立ち下がり区間５１３を開始し、信号の立ち下がりエッジで、ゼロ、または、電圧または電流の何らかの極小値になる。ランプダウン立ち下がり区間５１３は、所定の時間に亘って生じる。

図５Ｃは、電圧または電流の所定の最大の信号の高さまで、ほぼ瞬間的な立ち上がり時間５２１を有する結合信号５２０を示す。結合信号５２０は、結合信号５２０の所定の時間を通して、一定の信号振幅またはプラトー５２３（非ゼロ電圧または電流）で維持される。結合信号５２０は、次に、別の所定の時間のランプダウン立ち下がり区間５２５を開始し、信号の立ち下がりエッジでゼロ（または電圧または電流の何らかの極小値）に戻る。

図５Ａの方形波信号５００とは異なり、図５Ｂの三角波信号５１０または図５Ｃの結合信号５２０は、セル内の相変化材料の溶融を誘発する電圧または電流より小さいまたは大きい最大信号振幅を有してよい。すなわち、図５Ｂ及び図５Ｃの信号はゆっくりとゼロに戻るので、相変化材料は、非晶質状態から何らかのレベルの結晶度に戻り得る。

図５Ａ〜図５Ｃの先行技術のプログラミング信号は、それぞれ、ＰＣＭセルに印加するほぼ瞬間的な立ち上がりエッジ信号を利用している。瞬間的信号は、理想的には０であるが、現在の実用限界により、信号には約１０ナノ秒（ｎｓ）の立ち上がりエッジが必要である。結果として、本明細書で使用する場合、「非ゼロ立ち上がりエッジ信号」という用語は、意図的に選択したアナログまたは（例えば、デジタル）の段階的ランプアップ信号を指す。

しかしながら、図５Ａ〜図５Ｃに示すＰＣＭセルでＳＥＴ信号をプログラムする先行技術のプロセスによって使用される様々なタイプの信号とは対照的に、図６Ａ〜図６Ｄは、別個の核形成相信号として、または、結合された核形成相及びプログラミングＳＥＴ信号として、使用し得る信号の概略図を示す。以下により詳細に記載するように、図６Ａ〜図６Ｄは、非晶質のＰＣＭセル内に結晶核形成相を提供する最初のランプアップ信号を含み、その後、ＰＣＭセルにＳＥＴ信号を印加する。信号は、結合された核形成及びＳＥＴ信号とみなされてもよい。以下により詳細に開示するように、核形成相は、セルの全体的なプログラミング速度を向上させる。

例えば、本明細書に記載の主題の１つの属性は、図６Ａ〜図６Ｄにグラフとして示されるように、核形成相を含み、信号の１つまたは複数を採用するＰＣＭセルのプログラミング方法である。これらの信号は、それぞれ、信号の非ゼロランプアップ時間または立ち上がりエッジを利用し、当該非ゼロランプアップ時間または立ち上がりエッジは、図５Ａ〜図５Ｃに関して記載した上記実用下限の約１０ｎｓのランプアップ時間よりかなり長い。

本明細書に開示の非ゼロ立ち上がりエッジは、相変化材料内の結晶化成長プロセスを促すことなく、結晶核形成相またはプロセスを促進する。結果として、セル内の相変化材料の（融点以下の高い温度で）自発的な結晶化を活性化することなくＰＣＭセルを（例えば、４２０Ｋの温度で達成される）核形成相にするので、（例えば、最初の非晶質または核形成相から様々なレベルの結晶度、よって、セルの抵抗率に影響を与える）ＰＣＭセルのスイッチング特性は、速くなる。例えば、ＰＣＭセルを核形成相にすることは、拡散及び同時に起こる結晶化成長に必要なエネルギー障壁を克服するには、本明細書に記載の核形成温度では温度エネルギーが不十分なため、性質上、安定しているように見える。図７を参照して、以下に、スイッチング特性をより詳細に検討する。

図６Ａ〜図６Ｄを再び参照すると、各信号は、非ゼロ立ち上がりエッジで開始し、信号の最大振幅に達した後、信号は、ある時間、一定の振幅を維持する（図６Ａ)、所定の時間に亘ってランプダウンする（図６Ｂ)、ある時間、一定の振幅を維持し、その後、所定の時間に亘ってランプダウンする（図６Ｃ)、または、ゼロ（または、図６Ｄに示す電圧または電流の何らかの極小値）に素早くランプダウンする、のいずれかである。様々な信号をそれぞれ用いて、本明細書により詳細に記載する別個のまたは、結合された核形成及び／若しくはＳＥＴ信号のいずれかを提供してよい。

例えば、図６Ａは、ＰＣＭセルに印加される立ち上がりエッジ信号６００を示す。立ち上がりエッジ信号６００は、信号のランプ立ち上がり区間６０１が電圧または電流の所定の最大信号高さまで上昇する非ゼロ時間を有する。立ち上がりエッジ信号６００は、立ち上がりエッジ信号６００の持続時間を通して、一定の信号振幅またはプラトー６０３（非ゼロ電圧または電流)で維持され、その後、信号の立ち下がりエッジ６０５でゼロ（または、電圧または電流の何らかの極小値）に戻る。立ち上がりエッジ信号６００に関しては、立ち下がりエッジは、ほぼ瞬間的である（おそらく、立ち下がりエッジ反応の実用限界に基づいて１０ｎｓの時間に亘って生じる）。電圧または電流の最大信号高さは、典型的には、セル内の相変化材料の部分的溶融または完全溶融を引き起こす電流レベル未満に選択されてよいことに留意されたい。(セルには温度勾配があり得るので、セルの各点に関して独自の融点を推測すべきではないことを当業者は認識されよう)。すなわち、一定の信号の振幅の最大振幅６０３は、相変化材料の部分的または完全なＲＥＳＥＴを回避するために、ＰＣＭセルを通る溶融電流、Ｉ_ｍｅｌｔ未満を生成するように選択される。ＲＥＳＥＴ中、相変化材料は、(選択する材料によって約９００Ｋで)溶融し、信号の立ち下がりエッジ６０５のゼロに急速に戻るために、相変化材料は、素早く冷たくなり、非晶質状態のままである。

図６Ｂは、信号のランプ立ち上がり区間６１１が電圧または電流の所定の最大信号振幅まで上昇する時間が非ゼロの三角波信号６１０を示す。三角波信号６１０が所定の最大振幅に達した後、三角波信号６１０は、次に、ランプダウン立ち下がり区間６１３を開始し、信号の立ち下がりエッジで、ゼロ、または、電圧または電流の何らかの極小値になる。ランプダウン立ち下がり区間６１３は、所定の時間に亘って生じる。

図６Ｃは、信号のランプ立ち上がり区間６２１が電圧または電流の所定の最大信号振幅まで上昇する時間が非ゼロの結合信号６２０を示す。結合信号６２０は、結合信号６２０の所定の時間を通して一定の信号の振幅またはプラトー６２３（非ゼロ電圧または電流）で維持される。結合信号６２０は、次に、別の所定の時間のランプダウン立ち下がり区間６２５を開始して、信号の立ち下がりエッジで、ゼロ（または、電圧または電流の何らかの極小値）に戻る。

図６Ｄは、ＰＣＭセルに印加される立ち上がりエッジ三角波信号６３０を示す。立ち上がりエッジ三角波信号６３０は、信号のランプ立ち上がり区間６３１が電圧または電流の所定の最大信号高さまで上昇する時間が非ゼロである。立ち上がりエッジ三角波信号６３０は、次に、信号の立ち下がりエッジ６３３で、ゼロ（または、電圧または電流の何らかの極小値）に戻る。立ち上がりエッジ三角波信号６３０に関しては、立ち下がりエッジは、ほぼ瞬間である（おそらく、立ち下がりエッジ反応の実用限界に基づいて、１０ｎｓ時間に亘って生じる）。

図６Ａ〜図６Ｄを引き続き参照すると、最初の核形成相時間は、図６Ａ〜図６Ｄに記載される各信号のランプ立ち上がり区間６０１、６１１、６２１、６３１の非ゼロ時間部分中に生じる。図６Ａ〜図６Ｄに記載する４つのアプローチは全て、または、それらの様々な組み合わせは、核形成された結晶種の成長促進に有効である。核形成された結晶種を成長させることは、それに続く結晶化ステップ（あるオーダーまでの結晶度、ひいては、抵抗率値）を準備するための相変化材料の前構造秩序化（pre-structural ordering）とみなしてよい。従って、今日、ＰＣＭセルのプログラムに使用されている様々な同時発生のプログラミング信号との大きな違いの１つは、信号をより高い振幅で継続する前、または、さらなるプログラミングＳＥＴ信号を印加する前に、結晶種の核形成を促進するために立ち上がりエッジ信号（例えば、ランプアップ時間)を採用することである。高い振幅での信号継続もプログラミングＳＥＴ信号の印加もどちらも結晶成長を開始させる。

製作公差及び他の変数が原因で、ＰＣＭセルアレイ内のＰＣＭセルは、回避できないプロセス変動を含みがちである。結果として、図６Ａ〜図６Ｄのランプ立ち上がり区間 ６０１、６１１、６２１、６３１は、それぞれ、ＰＣＭアレイに存在し得るわずかに異なるＰＣＭセル内でさえ、結晶種の核形成を有効に誘発し得る。

よって、信号の最大振幅に部分的に依存して、図６Ａ〜図６Ｄに示す４つのアプローチの１つ若しくは複数、または、それらの組み合わせは、全体的な信号持続時間（例えば、図６Ａに示すように)を最小にするために、または、結晶成長を増やすために必要な電流のセル毎のばらつき（例えば、製作公差）をよりよく管理するために（例えば、図６Ｂまたは図６Ｃ)、選択されてよい。結果として、核形成相期間に続いて、結晶成長プロセスが、信号のプラトー中（例えば、図６Ａ）、または、信号のランプダウン中（例えば、図６Ｂまたは図６Ｃ)、または、その両方（例えば、図６Ｂ及び６Ｃ）中に、主に生じてよい。従って、図６Ａ〜図６Ｄの信号の形の１つまたは複数を使用する場合（図５Ａ〜図５Ｃの同時に起こる信号の形と比較して）、より低いＳＥＴ抵抗とより良いＳＥＴ抵抗分布が得られる（アレイのメモリセルの様々なセルの標準偏差が低くなる）。

しかしながら、図６Ａ〜図６Ｄに関して、信号の大きさ、傾斜、任意の個々の特性はいずれも、様々な信号の正確な持続時間、大きさ、または、形を制限するものとして解釈すべきでないことを、当業者は認識されよう。当業者は容易に理解されるように、本明細書に開示の材料を読んで、理解すると、様々な図面は、本明細書で検討する様々な概念の理解を促すために提供されている。さらに、ランプ信号はそれぞれ、継続的に増加する（例えば、アナログ信号）ランプアップ信号とは対照的に、複数の段階的値（例えば、段階的なインクリメンタル信号）を含んでよい。

図７は、核形成確率及び結晶成長速度を相変化材料の温度の関数として示すグラフ表示７００である。グラフ表示７００は、上記、Ｇｅ_２Ｓｂ_２Ｔｅ_５合金等の相変化材料の核形成相７０１及び結晶成長相７０３の計算による確率分布を示す。

多くの材料において結晶化は、核形成によって制限される。結果として、所与の材料の核形成速度は、（たとえ、ピーク温度においても）とても低いので、核形成は、結晶化プロセス全体の時間尺度を決定する。一度、核が形成されると、それに続く成長は、もっと速い。特に、技術がスケールダウンされると（セルサイズが小さくなると）、（核形成速度掛けるセルボリューム掛ける観測時間の関数として決定される）核形成確率は、セルボリュームと共に減少するので、核形成は、ますます困難になることが予測される。核形成速度自体は、材料パラメータであり、セルボリュームとは無関係である。結晶成長は、結晶前面が成長しなければならない距離がセルサイズと共に減少するので、核形成とは対照的に、比例縮小と共に容易になる。

核形成相７０１中のピーク核形成確率は典型的に、ピーク結晶成長速度より低い温度で生じ、低温領域（例えば、４２０Ｋまたはピーク結晶化温度より低い選択された何らかの他の温度）で優勢であることは注目に値する。対照的に、結晶成長相７０３は、より高速の結晶化速度を提供するが、結晶成長相７０３も主に、より高い温度で（例えば、合金の融点に近い温度、Ｇｅ_２Ｓｂ_２Ｔｅ_５に関しては約９００Ｋで）生じる。

核形成相７０１中の核形成部位の形成は、相変化材料内の分子の前構造秩序化（pre-structural ordering）とみなすことができる。すなわち、相変化材料が完全な非晶質から様々なレベルの結晶度に進むのとは対照的に、選択されたＰＣＭ合金内の分子の前構造秩序化（pre-structural ordering）によって、様々なレベルの結晶度に相変化材料をより速く相変化させることができる。

一般的に、セル内の非晶質及び結晶領域の拡張は、採用される具体的なアーキテクチャに依存する。標準的なＰＣＭデバイスにおいては、セルの活性領域は、結晶相に残る通常は相変化材料に囲まれた非晶質ドームにある。しかしながら、他のタイプのセルアーキテクチャにおいては、活性領域は、相変化材料のボリューム全体に拡がる。よって、第２のタイプのセルは、完全に非晶質の相変化材料（全ボリュームの非晶質化）に対応するＲＥＳＥＴ状態で動作する必要があり得る。従って、図７の２つのプロセスで利用される実際の温度の正確な決定は、ＰＣＭセル内のＰＣＭのボリューム、相変化材料ボリュームの形及びアーキテクチャ、当業者に既知の様々な他のパラメータを含む、採用された個々の相変化材料と組み合わせた、経験的テストまたは結晶化理論のいずれかに基づいて、決定されてよい。

完全に非晶質化された（例えば、ＲＥＳＥＴ状態にされた）密閉セルにおいては、核形成が、速度を制限するステップ（次のＳＥＴの成功と速度を決定するステップ)とみなされる。結晶成長は、速いと考えられ、一度、核形成事象が起こると、素早く生じる。核形成が起こるためには、定義によると、少なくとも１つの結晶が、観測時間（ＳＥＴ信号幅、ｔ_ｐｗ）内に利用可能なセルボリュームＶ内で、現れなければならない。任意の特定の温度で、所与のセルボリュームに関して、最小のＳＥＴ信号時間ｔ_ｐｗ,minは、材料依存の結晶核形成速度に反比例し、最適温度でのみ生じる。先行技術のこの問題を軽減するために、完全に非晶質のセルに対する正確なＳＥＴプログラミング手順は、（１）相対的に低い温度のプログラミングステップで（小さい）結晶の核形成を開始し、（２）より高い温度で結晶成長を促進することによって核形成された結晶のサイズを大きくすることが必要となる。

上記のように、ＰＣＭアレイ内のＰＣＭセルは、回避できないプロセス変動を含みがちである。よって、上記のランプ立ち上がりエッジ信号（例えば、図６Ａ〜図６Ｄ)は、ＰＣＭアレイに存在することがある僅かに異なるＰＣＭセル内でさえ、結晶種の核形成を有効に誘発し得る。

上記二段階の手順に関して考慮された先行技術のアプローチは、逆Ｌ字型のＳＥＴ信号を利用することである。図８を参照すると、単一のＰＣＭセルの核形成プロセスを強化する先行技術のＳＥＴ信号８００が示されている。ＳＥＴ信号は、核形成プロセスを強化するとされているが、セル毎のばらつきを全く考慮していないので、単一のセルにのみ適合される。信号の第１の低い方のプラトー８０１を用いて、時間ｔ_ｎｕｃl中に核形成を促進する。信号の第２の高い方のプラトー８０３は、時間ｔ_ｐlａｔに亘って動作して、相変化材料の結晶成長を促進する。

この特定の２ステップの先行技術のアプローチは、単一のＰＣＭセルで、（成長前に）最初に核形成を促進するために有効であることが分かっている。しかしながら、２つのプラトー８０１、８０３の振幅は、所与のＰＣＭセルに合わせて正確に調整しなければならない。重要なことは、メモリセルアレイのセル毎のばらつきにより、単一のセットの振幅は、典型的に、実現可能ではない。結果として、図８のＳＥＴ信号８００は、多数のＰＣＭセルを含む典型的なメモリアレイにおける核形成相生成においては有効ではない。

しかしながら、本明細書に記載の様々な実施形態において、多数のＰＣＭセルを含むメモリアレイにおいて製造時のばらつき（例えば、セル毎のばらつき）を考慮しながら、本明細書に記載の２ステップの核形成と成長プロセスを達成する実践的な核形成及び／またはＳＥＴ信号を達成するために、例えば、図６Ａ〜図６Ｄの信号の１つまたは複数の様々な組み合わせを組み合わせてよい。

図９を参照すると、本明細書に記載の様々な実施形態に係る、核形成とＳＥＴ信号の別個の信号部分を有する代替の信号の形９００が示されている。代替の信号の形９００は、複数のＰＣＭセルにおける核形成を促進し、これはＰＣＭセル間の製造時のばらつきを説明する。例えば、代替の信号の形９００の立ち上がりエッジ信号部分９０１は、核形成相信号を含み、図６Ａ〜図６Ｄのグラフで示す信号の１つまたは複数の部分を採用、または、その部分であってもよい。立ち上がりエッジ信号部分９０１は、信号の非ゼロランプアップ時間または立ち上がりエッジを利用しており、当該非ゼロランプアップ時間または立ち上がりエッジは、図５Ａ〜図５Ｃに関して上述した約１０ｎｓのランプアップ時間の実用下限より著しく長い。

先行技術（例えば、図５Ａ)の標準的な四角い箱型のＳＥＴ信号を参照して、または、図８のＳＥＴ信号８００の２ステップバージョンも参照して、信号の形９００は、立ち上がりエッジ信号部分９０１と、それに続くプラトー領域信号部分９０３とを含む。立ち上がりエッジ信号部分９０１とプラトー領域信号部分９０３の間に、時間９０７が生じてよい。当業者は理解されるように、時間９０７は、ある実施形態においては、ゼロ遅延時間を含んでよい（その場合、図６Ａで表す等のように、信号部分９０５は、有効に、プラトー領域信号部分９０３に直接続く)。他の実施形態においては、時間９０７は、ゼロではない遅延時間を有してよい。信号部分９０５は、核形成信号若しくはＳＥＴ信号、または、両方の一部であってよい、または、非ゼロ遅延時間の後、ＳＥＴ信号は、プラトー領域信号部分９０３として単純に続いてよい。ゼロ遅延時間または非ゼロ遅延時間にいずれの場合においても、立ち上がりエッジ信号部分９０１の最高振幅は、プラトー領域信号部分９０３と異なる振幅を有してもよく、実質的に同じ振幅を有してもよい。例えば、様々な実施形態においては、非ゼロ遅延時間の後、立ち上がりエッジ信号部分９０１は、プラトー領域信号部分９０３と実質的に同じ振幅を有してよい。

立ち上がりエッジ信号部分９０１によって、メモリアレイ内の各ＰＣＭセルは、核形成に導電の（conductive to）低温領域に、より長い時間を使うことができる。立ち上がりエッジ信号部分９０１の低温領域によって、核形成確率は、各セル内で、その最大に達することができる。セル内で最初の核形成プロセスを促進した後、より高い温度のプラトー領域信号部分９０３によって、各セル内の結晶成長を増進し、それによって、アレイ内のＰＣＭセルの選択されたＰＣＭセルのプログラミングのために所望のレベルまでの結晶化プロセスを完了する。

図９の信号の形９００は、様々な形を取ってよく、図示の信号の形９００は、単に１つの変形であることを当業者は理解されよう。明示してはいないが、図６Ａ〜図６Ｄの信号の１つまたは複数は、図８のＳＥＴ信号８００のほぼ瞬間的な立ち上がりエッジとは対照的に、第１のレベルの立ち上がりエッジを有する逆Ｌ字型のＳＥＴ信号と共に利用されてよい。

図１０Ａ及び図１０Ｂを参照すると、様々な時間の立ち上がり時間と立ち下り時間の両方に関して、異なるＳＥＴ信号で取得された複数のプログラミング曲線が示されている。可変の立ち上がり時間信号グラフ１０００は、本明細書に記載の実施形態の様々な実施形態に従っている。図１０Ｂのほぼ瞬間的な立ち上がりエッジ（leading edge）信号グラフ１０５０は、先行技術によって採用されたプログラミングスキームに従っている。図１０Ａ及び図１０Ｂは、それぞれ、持続時間約１００ｎｓのプラトー領域を有するｓｅｔ信号Ｉ_ｓと、それに先立つ約１００ｎｓの総信号持続時間を有するＲＥＳＥＴ予備調整（pre-condition）信号Ｉ_Ｒとからなる信号を示す。図１０Ａ及び図１０Ｂは両方とも同じＳＥＴ信号エネルギーを使用し、よって、消費電力という観点からすると同等であることにも留意されたい。しかしながら、図１０Ａの可変の立ち上がり時間信号グラフ１０００においては、立ち上がり時間は、ｔ_ｉからｔ_５と変わり、核形成領域を形成するためのより広い電流ウィンドウを提供する。対照的に、図１０Ｂのほぼ瞬間的な立ち上がりエッジ信号グラフ１０５０では、立ち下り時間の持続時間が、ｔ_１からｔ_５まで変わる。

より詳細には、図１０Ａ及び図１０Ｂは両方とも、立ち上がり（立ち下がり）時間はこの実験においてはｔ_１からｔ_５の間で変わることに留意されたい。しかしながら、図１０Ａの時間ｔ_２及びｔ_３は、実質的に同じ総パルスエネルギーを使用する図１０Ｂの同じ時間に対する曲線とは対照的に、より広い電流ウィンドウの維持に成功していることに留意されたい。結果として、図１０Ａの立ち上がりエッジ信号部分を用いると、ｔ_２の立ち上がり時間は、セル内の分子の結晶化に十分である。しかしながら、図１０Ｂに関しては、必要とされる時間は、少なくともｔ_４であり、ｔ_４は、図１０ＡのＳＥＴ信号の印加の成功に必要な総時間の少なくとも１０倍である。

従って、図６Ａ及び図５Ａ〜図５Ｃを同時に参照すると、図１０Ａは、信号、例えば、図６Ａの立ち上がりエッジ信号６００をＰＣＭセルに印加することに関連する利点を示す。例えば、図１０Ａ及び図１０Ｂは、完全に密閉された相変化メモリセルにおいて、立ち上がりエッジ信号６００を、図５Ａの信号５００または図５Ｂの三角波信号５１０または図５Ｃの結合信号５２０と比較したものである。例えば、所与の値ｉより低い電流で、メモリセルの特定のアーキテクチャに関して、ＳＥＴ信号のプラトーで取得されたセル内の温度は、核形成に非常に有効な領域に該当し、プラトーの持続時間ｔ_２は、図１０Ａに示すセル内で分子が結晶化するのに十分である。しかしながら、所与の値ｉより高い電流に関しては、核形成には、もはや有効ではなく、方形波ＳＥＴ信号（ｔ_ｒｉｓｅ＝ｔ_１で近似される、図５Ａの信号５００に該当し、図１０Ｂのグラフで示される）は、低い閾値電圧または抵抗にセルを設定できない。よって、成長プロセスを開始するための結晶種が存在しない場合、図１０Ａに示すような急速な結晶化は起こらない。

図１０Ａに示すように信号の立ち上がりエッジ時間を増加させる

ことによって、結晶種は、ランプアップ時間中に開始でき、この領域でもＳＥＴ状態が容易に達成でき、（低抵抗につながる）。よって、図１０Ａ及び図１０Ｂは、ランプアップ信号がランプダウン信号より効率がよいことを示す。

図１１は、本明細書に記載の様々な実施形態に係る、ＰＣＭセルの核形成相とプログラミングを実施する方法の実施形態を示すフローチャート１１００である。方法は、図１のメモリアレイ１０２等の様々なタイプのメモリアレイに適用されてよく、当該メモリアレイによって利用されてよい。フローチャートは、様々な動作の可能な時間順の発生の一例のみを提供していることを当業者は理解されよう。当業者は、本明細書の開示を読み、理解すると、動作の多くは、異なる順序で行われてもよく、一定の動作は他の動作と並行して行われてもよく、または、一部の動作は、オプションとみなされてもよいことは認識されよう（例えば、動作１１０１〜１１１１及び１１１５は、結合されたまたは別個の核形成信号とプログラミングＳＥＴ信号を印加しながら、ＰＣＭアレイ開発の開発段階で行われてもよい）。さらに、本明細書の開示を読み、理解すれば、当業者は、フローチャート１１００は、例えば、図１のメモリ制御ユニット１１８内、または、図１２を参照して以下に検討するコントローラ１２０３で、実施されてよいことを、さらに認識されよう。詳細には示していないが、ある実施形態において、メモリ制御ユニット１１８及びコントローラ１２０３は、核形成信号発生器及びプログラミング信号発生器を含んでよい。生成される核形成信号及びプログラミング信号は、それぞれ、同じ発生器で形成されてもよく、または、別個の発生器で形成されてもよい。例えば、一実施形態においては、核形成信号発生器は、連続的に増加する立ち上がりエッジ信号（例えば、図６Ａ〜図６Ｄ及び図９の非ゼロ立ち上がりエッジ信号等）を提供してよい。別の実施形態においては、核形成信号発生器は、段階的に増加する立ち上がりエッジ信号を提供してよい。しかしながら、核形成信号発生器は、プログラミング信号の生成にも利用されてよい。ある実施形態においては、立ち上がりエッジ核形成信号及びＳＥＴプログラミング信号(single)のタイプは、選択されるＳＥＴ抵抗値の個々のタイプに合わせて、メモリ制御ユニット１１８またはコントローラ１２０３内から、現場で選択可能であってよい。よって、フローチャート１１００は、単に、考慮してよい様々な動作を明らかにするために提供されている。

図１１を引き続き参照すると、動作１１０１において、ＰＣＭセル内で使用されている相変化材料合金の融点が決定される。一般的に、所与の合金の融点は、推測的に分かり得る。動作１１０３において、ＰＣＭ合金を融点にするのに必要な電流レベルを決定する。電流の決定は、セル内の相変化材料の構造（例えば、形）とボリュームに少なくとも部分的に基づく。次の核形成信号振幅及びプログラミング信号振幅の振幅の選択は、一般的に、ＰＣＭ合金を融点にするのに必要な電流レベル未満に調整される。

動作１１０５において、核形成確率（例えば、図７を参照）に基づいて、メモリアレイ内のセルが核形成相（例えば、有効に結晶の核形成を行う）内にとどまることができる近似温度を決定する。しかしながら、メモリアレイ内のＰＣＭセルのそれぞれに対して最適な１つの核形成温度を決定することができないので、図７の核形成確率相（nucleation probability phase）７０１内に大体とどまり、セルに結晶成長相７０３を開始させる高すぎる温度を回避する選択された近似温度によって、相変化材料合金の分子の前構造秩序化（pre-structural ordering）を提供する。核形成相７０１内にとどまる近似温度の決定は、セル内の相変化材料の構造（例えば、形）、ボリューム、及び／または、タイプに少なくとも部分的に基づく。相変化材料の温度の関数として結晶化確率を決定することは、所与の相変化材料と、隣り合う材料との対応する界面とに基づいて大体決定されてよい。よって、１１０１〜１１０７の動作の値の最終的な決定は、例えば、（当業者に既知の理にかなった範囲とステップサイズを用いて）全ての可能な振幅と全ての可能な立ち上がり／立ち下り時間をループする実験によって経験的に決定されてよい。結果として、結晶化率の推測的な知識は必要でない。実証的実験（empirical experiment）は、アレイ全体で行うことができ、値は、所与のアレイ／材料タイプに関して選択できる。

動作１１０７において、メモリアレイのＰＣＭセルを核形成相内にする動作１１０５で決定された所望の近似温度に関連付けられた電流レベルの決定が行われる。核形成を提供する信号タイプ（例えば、図６Ａ〜図６Ｄ及び／または図９を参照して記載された様々な信号)の１つまたは複数の選択を、次に、動作１１０９で行う。

ＰＣＭセルに関して選択された、少なくとも、形、ボリューム、及び、合金タイプに基づいて、信号をランプアップする時間の決定を動作１１１１で行う。時間の決定は、アレイ内のＰＣＭセルの予測、計算、または、測定された製造時のばらつきと公差とに、さらに、基づく。選択された信号は、次に、動作１１１３で、メモリアレイ内のＰＣＭセルに印加されてよい。

メモリアレイ内のＰＣＭセルの様々なＰＣＭセルをプログラミングする決定を行うとき、プログラミング信号の振幅、持続時間、及び、信号タイプを動作１１１５で選択する。振幅、持続時間、及び、信号タイプのパラメータの選択は、１つまたは複数のセル内で所望のレベルの結晶成長をもたらすように選択される。パラメータの選択は、独立して、当業者に分かっているものでもよく、または、代替的に若しくはそれらと組み合わせて、経験的に決定されてもよい。プログラミング信号が、次に、動作１１１７で、ＰＣＭセルのうちの適切なＰＣＭセルに印加される。上記のように、核形成信号及びプログラミング信号は、結合して１つの信号にしてよい。

図１２は、１つまたは複数のメモリデバイス（例えば、図１のメモリデバイス１０１）を含む電子システム１２００の形態の装置の例示の実施形態を示すブロック図である。電子システム１２００は、例えば、パーソナルデジタルアシスタント（ＰＤＡ）、無線機能のある若しくは無線機能のないラップトップ若しくはポータブルコンピュータ、ウェブタブレット、無線電話、ポケットベル、インスタントメッセージデバイス、デジタルミュージックプレーヤ、デジタルカメラ、または、無線または有線接続によって情報を送受信するように適合し得る他のデバイス等のデバイスで使用されてよい。電子システム１２００は、無線ローカルエリアネットワーク（ＷＬＡＮ）システム、無線パーソナルエリアネットワーク（ＷＰＡＮ）システム、または、セルラーネットワークのいずれかで使用されてよい。

図１２の電子システム１２００は、コントローラ１２０３（上記で簡単に検討）、入力／出力（Ｉ／Ｏ）装置１２１１（例えば、キーボード、タッチスクリーン、または、ディスプレイ）、メモリデバイス１２０９、無線インタフェース１２０７、及び、スタティックランダムアクセスメモリ（ＳＲＡＭ）デバイス１２０１を含み、それらは全て、バス１２１３を介して互いに結合されている。電池１２０５は、一実施形態において、電子システム１２００に電力を供給してよい。メモリデバイス１２０９は、本明細書に記載のメモリデバイスの１つまたは複数と共に、ＮＡＮＤメモリ、フラッシュメモリ、ＮＯＲメモリ、これらの組み合わせ等を含んでよい。

コントローラ１２０３は、例えば、１つまたは複数のマイクロプロセッサ、デジタル信号プロセッサ、マイクロコントローラ等を含んでよい。さらに、本明細書の開示を読んで、理解すると、上記図１１のフローチャート１１００は、コントローラ１２０３で実施されてよいことを当業者は認識されよう。メモリデバイス１２０９を用いて、電子システム１２００に送信または電子システムによって送信された情報を記憶してよい。メモリデバイス１２０９は、また、オプションで、電子システム１２００の動作中コントローラ１２０３が実行する命令という形態で情報の記憶に使用されてもよく、電子システム１２００が生成、収集、若しくは受信したユーザデータ（画像データ等）の形態の情報の記憶に用いられてよい。命令は、デジタル情報として記憶されてよく、ユーザデータは、本明細書で開示のように、デジタル情報としてメモリの１セクションに、アナログ情報として別のセクションに記憶されてよい。別の例として、所与のセクションは、一度、デジタル情報を記憶するようにラベルされてよく、後に、アナログ情報を記憶するように再割り当て及び再構成してよい。コントローラ１２０３は、本明細書に記載のメモリデバイスの１つまたは複数を備えてよい。

Ｉ／Ｏ装置１２１１を使用して情報を生成してよい。電子システム１２００は、無線インタフェース１２０７を使用して、無線周波数（ＲＦ）信号を用いて無線通信ネットワークとの間で情報を送受信してよい。無線インタフェース１２０７の例は、ダイポールアンテナ若しくはパッチアンテナ等のアンテナまたは無線トランシーバを含んでよい。しかしながら、主題の範囲は、この点で制限されない。また、Ｉ／Ｏ装置１２１１は、デジタル出力（デジタル情報を記憶した場合）、または、アナログ出力（アナログ情報を記憶した場合）のいずれかで記憶しているものを反映する信号を送ってよい。無線適用における例を記載してきたが、本明細書に開示の主題の実施形態は、無線ではない適用にも使用してよい。Ｉ／Ｏ装置１２１１は、本明細書に記載したようにプログラムされたメモリデバイスの１つまたは複数を含んでよい。

本明細書の方法及び装置の様々な例示は、様々な実施形態の構造を一般的に理解できることを意図しており、本明細書に記載の構造、特徴、及び、材料を使用し得る装置及び方法の全ての要素及び特徴の完全に記載することを意図してはいない。

様々な実施形態の装置は、例えば、高速コンピュータ、通信及び信号処理回路、シングル若しくはマルチプロセッサモジュール、単一若しくは複数の組み込みプロセッサ、マルチコアプロセッサ、データスイッチ、及び、マルチレイヤ、マルチチップモジュール等を含む特定用途モジュールで使用される電子回路を含んでよく、または、当該電子回路に含まれてよい。このような装置は、テレビ、携帯電話、パーソナルコンピュータ（例えば、ラップトップコンピュータ、デスクトップコンピュータ、ハンドヘルドコンピュータ、タブレットコンピュータ等）、ワークステーション、ラジオ、ビデオプレーヤ、オーディオプレーヤ、車両、医療装置（例えば、心臓モニタ、血圧モニタ等）、セットトップボックス、及び、様々な他の電子システム等の様々な電子システム内のサブコンポーネントとしてさらに含まれてよい。

本明細書に開示のこの方法及び他の方法（例えば、プログラミングまたは読み取り動作に関して、様々な方法の一部をなす行動は、異なる順で実施されてよく、繰り返されてよく、同時に実行されてよく、または、他の物に置き換えられてよいことを、当業者は理解されよう。さらに、略述した行為及び動作は、例としてのみ提供しており、行為及び動作の一部は、オプションであってよく、より少ない行為及び動作に結合されてよく、または、開示の実施形態の本質から逸脱することなく、追加の行為及び動作に拡張されてよい。

本開示は、よって、本出願書に記載の具体的な実施形態に制限されず、それらの実施形態は、様々な態様の例示である。例えば、電荷蓄積構造としてフローティングゲートを使用する代わりに、電荷トラップを使用してよい。本開示を読んで理解すると、当業者には明らかなように、多くの修正及び変形を行ってよい。本明細書に列挙した方法及び装置に加えて、開示の範囲内の機能的に同等な方法及び装置は、上記記載から当業者には明らかであろう。ある実施形態の部分及び特徴は、他の部分及び特徴に含まれてもよく、他の部分及び特徴に置き換えられてもよい。本明細書の記載を読んで、理解すると、多くの他の実施形態が当業者には明らかであろう。このような修正及び変形は、請求項の範囲内にあるものとする。本開示は、請求項、並びに、請求項の権利が及ぶ同等物の全範囲の条件によってのみ制限される。本明細書で使用される用語は、特定の実施形態の記載のみを目的としており、制限を意図していないことも理解されたい。

読者が、技術的開示の性質を素早く確認することができるように、開示の要約を提供する。要約は、請求項の解釈にも制限にも使用されないという理解のもとに提示する。さらに、発明を実施するための形態において、開示を簡素化するために、様々な特徴を１つの実施形態にまとめていること場合がある。この開示方法を、請求項を制限するとして解釈すべきではない。従って、以下の請求項は、発明を実施するための形態に組み込まれ、各請求項は、それのみで、別個の実施形態として有効である。

Claims (14)

1. メモリアレイ内の複数の相変化メモリ（ＰＣＭ）セルをプログラムする方法であって、
   前記メモリアレイ内に核形成部位の形成をもたらす核形成信号を前記ＰＣＭセルに印加することであって、前記核形成信号は最初のランプアップ信号を含み、前記核形成部位は、前記ＰＣＭセル内のＰＣＭ材料の分子の前構造秩序化であり、前記前構造秩序化は、前記分子が後続の結晶成長相に置かれる前に生じ、前記ＰＣＭ材料内の前記分子の前記前構造秩序化は、前記後続の結晶成長相中に様々なレベルの結晶度に前記ＰＣＭ材料を速く相変化させる、前記核形成信号を印加することと、
   前記複数のＰＣＭセルのうちの選択されたＰＣＭセル内に所望のレベルの結晶度を達成するためのプログラミング信号を後続して印加する前に、前記核形成信号の終了後に非ゼロ時間待機することであって、後続して印加される前記プログラミング信号は前記核形成信号よりも大きな振幅を有する、前記非ゼロ時間待機することと
   を含む、方法。
2. 前記核形成信号は、約１０ｎｓよりも長い非ゼロ立ち上がりエッジを有する、請求項１に記載の方法。
3. 前記核形成信号の前記非ゼロ立ち上がりエッジは、段階的インクリメンタル信号である、請求項２に記載の方法。
4. 前記核形成信号の前記非ゼロ立ち上がりエッジに対するランプアップ時間を選択することを含む、請求項２に記載の方法。
5. 前記核形成信号及び前記プログラミング信号は別個の信号である、請求項１に記載の方法。
6. 前記複数のＰＣＭセルに対して選択された合金の種類に少なくとも部分的に基づいて、おおよその核形成温度を選択することを更に含む、請求項１に記載の方法。
7. メモリアレイ内の複数の相変化メモリ（ＰＣＭ）セルをプログラムするための装置であって、前記メモリアレイ内に核形成部位の形成をもたらす核形成信号を前記ＰＣＭセルに印加するように構成された少なくとも１つの信号発生器を含み、前記核形成信号は最初のランプアップ信号を含み、前記核形成部位は、前記ＰＣＭセル内のＰＣＭ材料の分子の前構造秩序化であり、前記前構造秩序化は、前記分子が後続の結晶成長相に置かれる前に生じ、前記ＰＣＭ材料内の前記分子の前記前構造秩序化は、前記後続の結晶成長相中に様々なレベルの結晶度に前記ＰＣＭ材料を速く相変化させ、前記少なくとも１つの信号発生器は、前記複数のＰＣＭセルのうちの選択されたＰＣＭセル内に所望のレベルの結晶度を達成するためのプログラミング信号を印加するように更に構成され、後続して印加される前記プログラミング信号は前記核形成信号よりも大きな振幅を有するように構成される、装置。
8. 前記少なくとも１つの信号発生器は、前記核形成信号を生成するための核形成信号発生器を含み、前記核形成信号は、約１０ｎｓよりも長い非ゼロ立ち上がりエッジを有する、請求項７に記載の装置。
9. 前記少なくとも１つの信号発生器は、前記核形成信号に後続して印加される前記プログラミング信号を生成するためのプログラミング信号発生器を含み、前記プログラミング信号は、前記核形成信号とは別個の信号であり、前記核形成信号後の非ゼロ時間後に印加される、請求項７に記載の装置。
10. 前記少なくとも１つの信号発生器は、段階的インクリメンタル信号として前記核形成信号の非ゼロ立ち上がりエッジを生成するように更に構成される、請求項８に記載の装置。
11. メモリアレイ内の複数の相変化メモリ（ＰＣＭ）セルをプログラムする方法であって、
    前記メモリアレイの前記複数のＰＣＭセルに印加する核形成信号を選択することであって、前記核形成信号は最初のランプアップ信号を含む、前記核形成信号を選択することと、
    前記複数のＰＣＭセルの各々に核形成相の形成をもたらす前記核形成信号を前記複数のＰＣＭセルに印加することであって、前記核形成相は、前記ＰＣＭセル内のＰＣＭ材料の分子の前構造秩序化であり、前記前構造秩序化は、前記分子が後続の結晶成長相に置かれる前に生じ、前記ＰＣＭ材料内の前記分子の前記前構造秩序化は、前記後続の結晶成長相中に様々なレベルの結晶度に前記ＰＣＭ材料を速く相変化させる、前記核形成信号を印加することと、
    選択されたＰＣＭセルの前記ＰＣＭ材料を後続の結晶成長相中に置くために、選択された前記ＰＣＭにセルプログラミング信号を後続して印加することであって、前記プログラミング信号は前記核形成信号よりも大きな振幅を有する、前記セルプログラミング信号を後続して印加すること
    を含む、方法。
12. 前記核形成信号を前記複数のＰＣＭセルに印加する所定時間を創出することを更に含み、前記核形成信号は、約１０ｎｓよりも長い非ゼロ立ち上がりエッジを有する、請求項１１に記載の方法。
13. 前記非ゼロ立ち上がりエッジの信号の印加に後続してＳＥＴプログラミング信号を前記複数のＰＣＭセルに印加することを更に含む、請求項１２に記載の方法。
14. 前記非ゼロ立ち上がりエッジの信号と前記ＳＥＴプログラミング信号との印加の間の所定時間を創出することを更に含み、前記プログラミング信号は、前記核形成信号とは別個の信号であり、前記核形成信号後の非ゼロ時間に印加される、請求項１３に記載の方法。