KR20170017729A - 유리 적층체 및 그의 제조 방법 - Google Patents

Abstract

고온 가열 처리에 있어서, 유리 기판과 실리콘 수지층 사이에 기포의 발생이 억제된 유리 적층체 및 그 제조 방법을 제공한다. 본 발명은, 지지 기재와 실리콘 수지층과 유리 기판을 이 순으로 구비한 유리 적층체이며, 상기 유리 적층체를 질소 분위기 하에서 550℃에서 10분간 가열한 경우, 상기 실리콘 수지층과 상기 유리 기판 사이에 기포가 없거나 또는 기포가 있는 경우에는 상기 기포의 직경이 1㎜ 미만인, 유리 적층체에 관한 것이다.

Description

유리 적층체 및 그의 제조 방법{GLASS LAMINATE AND METHOD FOR PRODUCING SAME}

본 발명은 유리 적층체 및 그의 제조 방법에 관한 것이다.

박판화된 유리 기판의 핸들링성을 향상시키기 위하여, 유리 기판과 지지 기판을 수지층(소위, 실리콘 수지층)을 개재하여 적층한 유리 적층체를 준비하고, 유리 기판 위에 표시 장치 등의 전자 디바이스용 부재를 형성한 후, 유리 기판과 지지 기판을 분리하는 방법이 제안되고 있다(예를 들어, 특허문헌 1 참조).

국제 공개 제2013/058217호

최근들어 형성되는 전자 디바이스용 부재의 고기능화나 복잡화에 수반하여, 전자 디바이스용 부재를 형성할 때에 보다 고온 조건 하(예를 들어 550℃)에서의 처리의 실시가 요망되고 있다. 고온 가열 처리에 의해 유리 기판이나 실리콘 수지층에 부착되거나 또는 포함되는 가스가 방출되어, 유리 기판과 실리콘 수지층 사이에 기포가 발생하여 버리는 경우가 있다. 고온에서 전자 디바이스용 부재를 형성할 때, 소정의 크기 이상의 기포가 발생하면, 전자 디바이스용 부재의 위치 어긋남 등의 악영향을 준다.

본 발명자들의 지견에 의하면, 특허문헌 1에 기재된 유리 적층체는 450℃의 열 처리에서는 유리 기판과 실리콘 수지층 사이에 소정의 크기 이상의 기포가 발생하지 않지만, 고온 가열 처리(550℃)에 있어서는, 유리 기판과 실리콘 수지층 사이에 소정의 크기 이상의 기포가 발생하는 경우가 있다.

본 발명은, 이상의 점을 감안하여 이루어진 것이며, 고온 가열 처리를 행한 경우에, 유리 기판과 실리콘 수지층 사이에 기포(특히, 소정의 크기 이상의 기포)의 발생이 억제되는 유리 적층체 및 그 제조 방법을 제공하는 것을 목적으로 한다.

본 발명자들은, 상기 목적을 달성하기 위하여 예의 검토한 결과, 특정한 실리콘 수지층을 채용함으로써 고온 가열 처리 후에도 유리 기판과 실리콘 수지층 사이에 기포의 발생이 억제된다는 것을 알아내어, 본 발명을 완성시켰다.

즉, 본 발명의 제1 형태는, 지지 기재와 실리콘 수지층과 유리 기판을 이 순으로 구비한 유리 적층체이며, 유리 적층체를 질소 분위기 하에서 550℃에서 10분간 가열한 경우, 실리콘 수지층과 유리 기판 사이에, 기포가 없거나, 또는 기포가 있는 경우에는 기포의 직경이 1㎜ 미만인, 유리 적층체이다.

또한, 제1 형태에 있어서는, 실리콘 수지층 중의 실리콘 수지가 (R)SiO_{3 /2}로 표현되는 오르가노실록시 단위(T 단위)와, SiO₂로 표현되는 오르가노실록시 단위(Q 단위)를 포함하는 것이 바람직하다. 또한, R은 수소 원자 또는 유기기를 나타낸다.

또한, 제1 형태에 있어서는, T 단위의 비율이, 전체 오르가노실록시 단위에 대하여 91 내지 99몰％이며, Q 단위의 비율이, 전체 오르가노실록시 단위에 대하여 1 내지 9몰％인 것이 바람직하다.

또한, 제1 형태에 있어서는, 실리콘 수지가 (R)₂SiO_{2 /2}로 표현되는 오르가노실록시 단위(D 단위)를 더 갖는 것이 바람직하다.

또한, 제1 형태에 있어서는, D 단위의 비율이, 전체 오르가노실록시 단위에 대하여 1 내지 40몰％이며, T 단위의 비율이, 전체 오르가노실록시 단위에 대하여 30 내지 98몰％이며, Q 단위의 비율이, 전체 오르가노실록시 단위에 대하여 1 내지 30몰％인 것이 바람직하다.

또한, 제1 형태에 있어서는, D 단위의 비율이, 전체 오르가노실록시 단위에 대하여 1 내지 35몰％인 것이 바람직하다.

또한, 제1 형태에 있어서는, D 단위의 비율이, 전체 오르가노실록시 단위에 대하여 1 내지 15몰％인 것이 바람직하다.

또한, 제1 형태에 있어서는, 실리콘 수지가, 경화성 실리콘의 경화물이며, 경화성 실리콘의 중량 평균 분자량이 5000 내지 60000인 것이 바람직하다.

또한, 제1 형태에 있어서는, 실리콘 수지층의 두께가 0.001 내지 100㎛인 것이 바람직하다.

또한, 제1 형태에 있어서는, 유리 기판의 두께가 0.03 내지 0.3㎜인 것이 바람직하다.

또한, 실리콘 수지층의 유리 기판측의 표면 조도 Ra가 0.1 내지 20㎚인 것이 바람직하다.

또한, 본 발명의 제2 형태는, 지지 기재 위에, (R)SiO_{3 /2}로 표현되는 오르가노실록시 단위(T 단위)와, SiO₂로 표현되는 오르가노실록시 단위(Q 단위)를 포함하고, T 단위의 비율이, 전체 오르가노실록시 단위에 대하여 91 내지 99몰％이며, Q 단위의 비율이, 전체 오르가노실록시 단위에 대하여 1 내지 9몰％인 실리콘 수지를 포함하는 실리콘 수지층을 형성하는 공정과, 실리콘 수지층 위에 유리 기판을 적층하는 공정을 갖는 유리 적층체의 제조 방법이다.

또한, 본 발명의 제3 형태는, 지지 기재 위에, (R)₂SiO_{2 /2}로 표현되는 오르가노실록시 단위(D 단위)와, (R)SiO_{3 /2}로 표현되는 오르가노실록시 단위(T 단위)와, SiO₂로 표현되는 오르가노실록시 단위(Q 단위)를 포함하고, D 단위의 비율이, 전체 오르가노실록시 단위에 대하여 1 내지 40몰％이며, T 단위의 비율이, 전체 오르가노실록시 단위에 대하여 30 내지 98몰％이며, Q 단위의 비율이, 전체 오르가노실록시 단위에 대하여 1 내지 30몰％인 실리콘 수지를 포함하는 실리콘 수지층을 형성하는 공정과, 실리콘 수지층 위에 유리 기판을 적층하는 공정을 갖는 유리 적층체의 제조 방법이다.

본 발명에 따르면, 고온 가열 처리에 있어서, 유리 기판과 실리콘 수지층 사이에 기포(특히, 소정의 크기 이상의 기포)의 발생이 억제된 유리 적층체 및 그 제조 방법을 제공할 수 있다.

도 1은 본 발명에 관한 유리 적층체의 모식적 단면도.
도 2는 본 발명에 관한 부재를 구비한 유리 기판의 제조 방법의 일 실시 형태를 공정순으로 도시하는 모식적 단면도.

이하, 본 발명을 실시하기 위한 형태에 대하여 도면을 참조하여 설명하지만, 본 발명은, 이하의 실시 형태에 제한되지 않고, 본 발명의 범위를 일탈하지 않고, 이하의 실시 형태에 다양한 변형 및 치환을 가할 수 있다.

도 1은 본 발명에 관한 유리 적층체의 모식적 단면도이다.

도 1에 도시한 바와 같이, 유리 적층체(10)는 지지 기재(12)와 유리 기판(16)과 그들 사이에 실리콘 수지층(14)이 존재하는 적층체이다. 실리콘 수지층(14)은, 그 한쪽 면이 지지 기재(12)에 접함과 함께, 그 다른쪽 면이 유리 기판(16)의 제1 주면(16a)에 접하고 있다.

유리 적층체(10)에 있어서, 실리콘 수지층(14)과 유리 기판(16)의 계면의 박리 강도가, 실리콘 수지층(14)과 지지 기재(12)의 계면의 박리 강도보다 낮아, 실리콘 수지층(14)과 유리 기판(16)이 박리되어, 실리콘 수지층(14)과 지지 기재(12)의 적층체와, 유리 기판(16)으로 분리된다. 환언하면, 실리콘 수지층(14)은 지지 기재(12) 위에 고정되어 있고, 유리 기판(16)은 실리콘 수지층(14) 위에 박리 가능하게 적층되어 있다.

지지 기재(12) 및 실리콘 수지층(14)을 포함하는 2층 부분은, 액정 패널 등의 전자 디바이스용 부재를 제조하는 부재 형성 공정에 있어서, 유리 기판(16)을 보강한다. 또한, 유리 적층체(10)의 제조를 위하여 미리 제조되는 지지 기재(12) 및 실리콘 수지층(14)을 포함하는 2층 부분을 수지층을 구비한 지지 기재(18)라고 한다.

이 유리 적층체(10)는 후술하는 부재 형성 공정까지 사용된다. 즉, 이 유리 적층체(10)는 그 유리 기판(16)의 제2 주면(16b) 표면 위에 액정 표시 장치 등의 전자 디바이스용 부재가 형성될 때까지 사용된다. 그 후, 전자 디바이스용 부재가 형성된 유리 적층체는, 수지층을 구비한 지지 기재(18)와 부재를 구비한 유리 기판(26)으로 분리되어, 수지층을 구비한 지지 기재(18)는 전자 디바이스를 구성하는 부분은 되지 않는다. 수지층을 구비한 지지 기재(18)는 새로운 유리 기판(16)과 적층되어, 새로운 유리 적층체(10)로서 재이용할 수 있다.

지지 기재(12)와 실리콘 수지층(14)의 계면은 박리 강도(x)를 갖고, 지지 기재(12)와 실리콘 수지층(14)의 계면에 박리 강도(x)를 초과하는 박리 방향의 응력이 가해지면, 지지 기재(12)와 실리콘 수지층(14)의 계면에서 박리된다. 실리콘 수지층(14)과 유리 기판(16)의 계면은 박리 강도(y)를 갖고, 실리콘 수지층(14)과 유리 기판(16)의 계면에 박리 강도(y)를 초과하는 박리 방향의 응력이 가해지면, 실리콘 수지층(14)과 유리 기판(16)의 계면에서 박리된다.

유리 적층체(10)에 있어서는, 상기 박리 강도(x)는 상기 박리 강도(y)보다도 높다. 따라서, 유리 적층체(10)에 지지 기재(12)와 유리 기판(16)를 박리하는 방향의 응력이 가해지면, 유리 적층체(10)는 실리콘 수지층(14)과 유리 기판(16)의 계면에서 박리되어, 유리 기판(16)과 수지층을 구비한 지지 기재(18)로 분리된다.

박리 강도(x)는, 박리 강도(y)와 비교하여, 충분히 높은 것이 바람직하다. 박리 강도(x)를 높이는 것은, 지지 기재(12)에 대한 실리콘 수지층(14)의 부착력을 높이면서, 또한 가열 처리 후에 있어서 유리 기판(16)에 대하여 보다 상대적으로 높은 부착력을 유지할 수 있음을 의미한다.

지지 기재(12)에 대한 실리콘 수지층(14)의 부착력을 높이기 위해서는, 후술하는 경화성 실리콘을 지지 기재(12) 위에서 가교 경화시켜 실리콘 수지층을 형성하는 것이 바람직하다. 가교 경화 시의 접착력으로, 지지 기재(12)에 대하여 높은 결합력으로 결합된 실리콘 수지층(14)을 형성할 수 있다.

한편, 가교 경화 후의 실리콘 수지의 유리 기판(16)에 대한 결합력은, 상기 가교 경화 시에 발생하는 결합력보다도 낮은 것이 일반적이다. 따라서, 지지 기재(12) 위에서 실리콘 수지층(14)을 형성하고, 그 후 실리콘 수지층(14)의 면에 유리 기판(16)을 적층함으로써, 유리 적층체(10)를 제조할 수 있다.

본 발명의 유리 적층체(10)는 소정의 가열 처리 후에 있어서, 실리콘 수지층(14)과 유리 기판(16) 사이에 소정의 크기 이상의 기포의 발생이 억제된다. 보다 구체적으로는, 유리 적층체(10)를 질소 분위기 하에서 550℃에서 10분간 가열한 후, 실리콘 수지층(14)과 유리 기판(16) 사이에 기포가 없거나(기포가 관찰되지 않거나), 또는 기포가 있는(기포가 관찰되는) 경우에는 그 기포의 직경이 1㎜ 미만이다. 그 중에서도 전자 디바이스용 부재의 위치 어긋남 등이 보다 발생하기 어려운 점에서, 기포가 없거나, 또는 기포가 있는 경우에는 그 기포의 직경이 0.5㎜ 이하인 것이 바람직하다.

가열 처리의 방법 및 가열 처리 후에 있어서의 기포의 관찰 방법은 이하와 같다.

먼저, 사용할 유리 적층체(10)로서는, 후술하는 방법으로 제조한 유리 적층체를 사용하는데, 구체적으로는, 지지 기재(12)와 실리콘 수지층(14)과 유리 기판(16)이 적층된 유리 적층체(10)로부터, 한변이 50㎜인 사각형(세로 50㎜×가로 50㎜)의 측정용 유리 적층체를 잘라낸다. 잘라내는 방법은 특별히 제한되지 않고, 통상적으로 유리 적층체(10)의 유리 기판(16)측으로부터 에칭 나이프를 대어, 소정의 크기의 유리 적층체(10)를 잘라낸다. 이어서, 측정용 유리 적층체를 550℃로 가열한 열풍 오븐 내에 적재하고, 10분간 방치한다. 그 후, 측정용 유리 적층체를 열풍 오븐으로부터 취출하여, 육안으로, 실리콘 수지층(14)과 유리 기판(16) 사이의 기포의 유무를 관찰한다. 또한, 관찰 대상은, 측정용 유리 적층체의 전체면(세로 50㎜×가로 50㎜)이다. 기포가 관찰되지 않는 경우에는, 기포 없음으로 판단하여, 측정 대상의 유리 적층체는 본 발명의 요건을 충족시킨다. 또한, 기포가 관찰되는 경우는 기포의 직경을 측정한다. 기포가 관찰되는 경우에 있어서, 관찰된 기포의 직경이 각각 1㎜ 미만이면 측정 대상의 유리 적층체는 본 발명의 요건을 충족시킨다.

또한, 육안으로의 관찰 한계로서는, 통상적으로 직경 0.1㎜ 정도이다.

또한, 기포가 진원 형상이 아닌 경우에는 원 상당 직경을 상기 직경으로 한다. 원 상당 직경이란, 관찰된 기포의 면적과 동등한 면적을 갖는 원의 직경이다.

본 발명의 유리 적층체(10)의 적합 형태로서는, 상기 가열 처리 전에 있어서, 실리콘 수지층(14)과 유리 기판(16) 사이에 기포가 없거나, 또는 기포가 있는 경우에는 기포의 직경이 1㎜ 미만인 것이 바람직하다.

기포의 측정 방법은, 상기와 마찬가지이다.

또한, 상기와 같은 특성을 갖는 유리 적층체를 얻는 방법으로서는, 예를 들어 후단에서 상세하게 설명한 바와 같이, 소정의 실리콘 수지층을 사용하는 방법을 들 수 있지만, 그 방법은 한정되지 않는다.

이하에서, 먼저, 유리 적층체(10)를 구성하는 각 층(지지 기재(12), 유리 기판(16), 실리콘 수지층(14))에 대하여 상세하게 설명하고, 그 후, 유리 적층체의 제조 방법에 대하여 상세하게 설명한다.

[지지 기재]

지지 기재(12)는 유리 기판(16)을 지지하고, 후술하는 부재 형성 공정(전자 디바이스용 부재를 제조하는 공정)에 있어서 전자 디바이스용 부재의 제조 시에 유리 기판(16)의 변형, 흠집 발생, 파손 등을 방지한다.

지지 기재(12)로서는, 예를 들어 유리판, 플라스틱판, SUS판 등의 금속판 등이 사용된다. 통상적으로 부재 형성 공정이 열 처리를 수반하기 때문에, 지지 기재(12)는 유리 기판(16)과의 선팽창 계수의 차가 작은 재료로 형성되는 것이 바람직하고, 유리 기판(16)과 동일 재료로 형성되는 것이 보다 바람직하다. 즉, 지지 기재(12)는 유리판인 것이 바람직하다. 특히, 지지 기재(12)는 유리 기판(16)과 동일한 유리 재료를 포함하는 유리판인 것이 바람직하다.

또한, 후술하는 바와 같이 지지 기재(12)는 2종 이상의 층으로 이루어지는 적층체여도 된다.

지지 기재(12)의 재질로서 유리를 채용하는 경우, 예를 들어 알칼리 금속 산화물을 함유하는 유리(소다석회 유리), 무알칼리 유리 등의 다양한 조성의 유리를 사용할 수 있다. 그 중에서도, 열 수축률이 작은 점에서 무알칼리 유리인 것이 바람직하다.

지지 기재(12)의 두께는, 유리 기판(16)보다도 두꺼워도 되고, 얇아도 된다. 바람직하게는, 유리 기판(16)의 두께, 실리콘 수지층(14)의 두께 및 유리 적층체(10)의 두께에 기초하여, 지지 기재(12)의 두께가 선택된다. 예를 들어, 현행의 부재 형성 공정이 두께 0.5㎜의 기판을 처리하도록 설계된 것으로서, 유리 기판(16)의 두께와 실리콘 수지층(14)의 두께의 합이 0.1㎜인 경우, 지지 기재(12)의 두께를 0.4㎜로 한다. 지지 기재(12)의 두께는, 통상의 경우 0.2 내지 5.0㎜인 것이 바람직하다.

지지 기재(12)이 유리판인 경우, 유리판의 두께는, 취급하기 쉽고, 깨지기 어려운 등의 이유로 0.08㎜ 이상인 것이 바람직하다. 또한, 유리판의 두께는, 전자 디바이스용 부재 형성 후에 박리할 때에, 깨지지 않고 적절하게 휘는 강성이 요망되는 이유로, 1.0㎜ 이하인 것이 바람직하다.

지지 기재(12)와 유리 기판(16)의 선팽창 계수의 차는, 바람직하게는 150×10^-7/℃ 이하이고, 보다 바람직하게는 100×10^-7/℃ 이하이고, 더욱 바람직하게는 50×10^-7/℃ 이하이다. 선팽창 계수의 차가 지나치게 크면, 부재 형성 공정에 있어서의 가열 냉각 시에, 유리 적층체(10)가 심하게 휘거나, 지지 기재(12)와 유리 기판(16)이 박리되거나 할 가능성이 있다. 지지 기재(12)의 재료가 유리 기판(16)의 재료와 동일한 경우, 이러한 문제가 발생하는 것을 억제할 수 있다.

[유리 기판]

유리 기판(16)은 제1 주면(16a)이 실리콘 수지층(14)과 접하여, 실리콘 수지층(14)측과는 반대측의 제2 주면(16b)에 전자 디바이스용 부재가 설치된다.

유리 기판(16)의 종류는, 일반적인 것이어도 되며, 예를 들어 LCD, OLED와 같은 표시 장치용 유리 기판 등을 들 수 있다. 유리 기판(16)은 내약품성, 내투습성이 우수하면서, 또한 열 수축률이 낮다. 열 수축률의 지표로서는, JIS R 3102(1995년 개정)에 규정되어 있는 선팽창 계수가 사용된다.

유리 기판(16)의 선팽창 계수는, 바람직하게는 150×10^-7/℃ 이하이고, 보다 바람직하게는 100×10^-7/℃ 이하이고, 더욱 바람직하게는 50×10^-7/℃ 이하이다.

유리 기판(16)의 선팽창 계수가 상기 범위 내이면, 유리 기판(16) 위에 TFT를 형성하는 경우, 가열 하에서 TFT가 형성된 유리 기판(16)을 냉각할 때에 유리 기판(16)의 열 수축에 의한 TFT의 위치 어긋남 발생을 억제할 수 있다.

유리 기판(16)은 유리 원료를 용융하고, 용융 유리를 판상으로 성형하여 얻어진다. 이러한 성형 방법은, 일반적인 것이어도 되며, 예를 들어 플로트법, 퓨전법, 슬롯 다운드로우법, 푸르콜법, 러버스법 등이 사용된다. 또한, 특히 두께가 얇은 유리 기판(16)은, 일단 판상으로 성형한 유리를 성형 가능 온도로 가열하고, 연신 등의 수단으로 잡아늘여 얇게 하는 방법(리드로우법)으로 성형하여 얻어진다.

유리 기판(16)의 유리의 종류는 특별히 한정되지 않지만, 무알칼리붕규산 유리, 붕규산 유리, 소다석회 유리, 고실리카 유리, 그 밖의 산화규소를 주된 성분으로 하는 산화물계 유리가 바람직하다. 산화물계 유리로서는, 산화물 환산에 의한 산화규소의 함유량이 40 내지 90질량％인 유리가 바람직하다.

유리 기판(16)의 유리로서는, 전자 디바이스용 부재의 종류나 그 제조 공정에 적합한 유리가 채용된다. 예를 들어, 액정 패널용 유리 기판은, 알칼리 금속 성분의 용출이 액정에 영향을 주기 쉬운 점에서, 알칼리 금속 성분을 실질적으로 포함하지 않는 유리(무알칼리 유리)를 포함한다(단, 통상적으로 알칼리 토금속 성분은 포함됨). 이와 같이, 유리 기판(16)의 유리는 적용되는 디바이스의 종류 및 그의 제조 공정에 기초하여 적절히 선택된다.

유리 기판(16)의 두께는, 유리 기판(16)의 박형화 및/또는 경량화의 관점에서, 0.3㎜ 이하인 것이 바람직하고, 보다 바람직하게는 0.15㎜ 이하이다. 0.3㎜ 이하인 경우, 유리 기판(16)에 양호한 가요성을 부여하는 것이 가능하다. 0.15㎜ 이하인 경우, 유리 기판(16)을 롤 형상으로 권취하는 것이 가능하다.

또한, 유리 기판(16)의 두께는 유리 기판(16)의 제조가 용이한 것, 유리 기판(16)의 취급이 용이한 것 등의 이유로, 0.03㎜ 이상인 것이 바람직하다.

또한, 유리 기판(16)은 2층 이상으로 이루어져 있어도 되며, 이 경우, 각각의 층을 형성하는 재료는 동종 재료여도 되고, 이종 재료여도 된다. 또한, 이 경우, 「유리 기판(16)의 두께」는 모든 층의 합계의 두께를 의미하는 것으로 한다.

[실리콘 수지층]

실리콘 수지층(14)은 유리 기판(16)과 지지 기재(12)를 분리하는 조작이 행하여질 때까지 유리 기판(16)의 위치 어긋남을 방지함과 함께, 유리 기판(16) 등이 분리 조작에 의해 파손되는 것을 방지한다. 실리콘 수지층(14)의 유리 기판(16)과 접하는 표면(14a)은 유리 기판(16)의 제1 주면(16a)에 밀착된다. 실리콘 수지층(14)은 유리 기판(16)의 제1 주면(16a)에 약한 결합력으로 결합되어 있고, 그 계면의 박리 강도(y)는 실리콘 수지층(14)과 지지 기재(12) 사이의 계면의 박리 강도(x)보다도 낮다.

실리콘 수지층(14)과 유리 기판(16)은, 약한 접착력이나 반데발스력에 기인하는 결합력으로 결합되어 있다고 생각되어진다.

또한, 실리콘 수지층(14)은, 접착력이나 점착력 등의 강한 결합력으로 지지 기재(12) 표면에 결합되어 있어, 양자의 밀착성을 높이는 방법으로서는, 공지의 방법을 채용할 수 있다. 실리콘 수지층(14)은 소정의 오르가노실록시 단위를 포함하는 실리콘 수지를 포함한다. 예를 들어, 후술하는 바와 같이 실리콘 수지층(14)을 지지 기재(12) 표면 위에서 형성함으로써(보다 구체적으로는, 소정의 실리콘 수지를 형성할 수 있는 경화성 실리콘(오르가노폴리실록산)을 지지 기재(12) 위에서 가교 경화시킴으로써), 실리콘 수지층(14) 중의 실리콘 수지를 지지 기재(12) 표면에 접착시켜, 높은 결합력을 얻을 수 있다. 또한, 지지 기재(12) 표면과 실리콘 수지층(14) 사이에 강한 결합력을 발생시키는 처리(예를 들어, 커플링제를 사용한 처리)를 실시하여 지지 기재(12) 표면과 실리콘 수지층(14) 사이의 결합력을 높일 수 있다.

실리콘 수지층(14)의 두께는 특별히 한정되지 않지만, 상한은 100㎛(즉, 100㎛ 이하)인 것이 바람직하고, 50㎛인 것이 보다 바람직하고, 10㎛인 것이 더욱 바람직하다. 실리콘 수지층(14)의 두께의 하한은, 박리 가능한 두께이면 특별히 한정하지 않지만, 0.001㎛ 이상인 경우가 많다. 실리콘 수지층(14)의 두께가 이러한 범위이면, 실리콘 수지층(14)에 크랙이 발생하기 어려워, 실리콘 수지층(14)과 유리 기판(16) 사이에 기포나 이물이 개재하는 경우가 있어도, 유리 기판(16)의 왜곡 결함의 발생을 억제할 수 있다.

상기 두께는 평균 두께를 의도하고, 5점 이상의 임의의 위치에 있어서의 실리콘 수지층(14)의 두께를 접촉식 막 두께 측정 장치로 측정하여, 그들을 산술 평균한 것이다.

실리콘 수지층(14)의 유리 기판(16)측의 표면의 표면 조도 Ra는 특별히 제한되지 않지만, 유리 기판(16)의 적층성 및 박리성이 보다 우수한 점에서, 0.1 내지 20㎚가 바람직하고, 0.1 내지 10㎚가 보다 바람직하다.

또한, 표면 조도 Ra의 측정은, JIS B 0601-2001에 준하여 행하여져, 임의의 5개소 이상의 점에 있어서 측정된 Ra를 산술 평균한 값이, 상기 표면 조도 Ra에 해당한다.

또한, 실리콘 수지층(14)은 2층 이상으로 이루어져 있어도 된다. 이 경우 「실리콘 수지층(14)의 두께」는 모든 실리콘 수지층의 합계 두께를 의미하는 것으로 한다.

(실리콘 수지)

실리콘 수지층(14)은, 상술한 바와 같이 유리 적층체가 소정의 성질을 나타내는, 소정의 오르가노실록시 단위를 포함하는 실리콘 수지를 포함한다. 또한, 실리콘 수지는, 통상적으로 경화 처리에 의해 해당 실리콘 수지가 될 수 있는 경화성 실리콘을 가교 경화하여 얻어진다. 즉, 실리콘 수지는, 통상적으로 경화성 실리콘의 경화물에 해당한다.

또한, 본 발명에 있어서의 경화성 실리콘은, 단량체인 가수분해성 오르가노실란 화합물의 혼합물(단량체 혼합물)이거나 또는 단량체 혼합물을 부분 가수분해 축합 반응시켜 얻어지는 부분 가수분해 축합물(오르가노폴리실록산)인 것이 바람직하다. 또한, 부분 가수분해 축합물과 단량체의 혼합물이어도 된다. 본 발명에 있어서의 경화성 실리콘으로서는, 단량체 혼합물의 부분 가수분해 축합물이 바람직하다.

경화성 실리콘을 가교 경화시키기 위해서는, 통상적으로 가열에 의해 가교 반응을 진행시켜 경화시킨다(즉, 열 경화시킨다). 그리고, 경화성 실리콘을 열 경화시킴으로써, 실리콘 수지가 얻어진다. 단, 경화에 반드시 가열을 필요로 하지 않는 경우도 있어, 실온 경화시킬 수도 있다.

오르가노실록시 단위에는, M 단위라고 불리는 1관능 오르가노실록시 단위, D 단위라고 불리는 2관능 오르가노실록시 단위, T 단위라고 불리는 3관능 오르가노실록시 단위 및 Q 단위라고 불리는 4관능 오르가노실록시 단위가 있다. 또한, Q 단위는 규소 원자에 결합한 유기기(규소 원자에 결합한 탄소 원자를 갖는 유기기)를 갖지 않는 단위이지만, 본 발명에 있어서는 오르가노실록시 단위(규소 함유 결합 단위)로 간주한다. 또한, M 단위, D 단위, T 단위, Q 단위를 형성하는 단량체를, 각각 M 단량체, D 단량체, T 단량체, Q 단량체라고도 한다.

또한, 전체 오르가노실록시 단위란, M 단위, D 단위, T 단위 및 Q 단위의 합계를 의도한다. M 단위, D 단위, T 단위 및 Q 단위의 수(몰량)의 비율은, ²⁹Si-NMR에 의한 피크 면적비의 값으로부터 계산할 수 있다.

오르가노실록시 단위에 있어서, 실록산 결합은 2개의 규소 원자가 1개의 산소 원자를 개재하여 결합한 결합임으로써, 실록산 결합에 있어서의 규소 원자 1개당 산소 원자는 1/2개로 간주하고, 식 중 O_1/2로 표현된다. 보다 구체적으로는, 예를 들어 1개의 D 단위에 있어서는, 그 1개의 규소 원자는 2개의 산소 원자와 결합되고, 각각의 산소 원자는 다른 단위의 규소 원자와 결합되어 있음으로써, 그 식은 -O_1/2-(R)₂Si-O_1/2-(R은, 수소 원자 또는 유기기를 나타냄)이 된다. O_{1 / 2}이 2개 존재하는 것보다, D 단위는 (R)₂SiO_{2 /2}(바꾸어 말하면, (R)₂SiO)로 표현되는 것이 통상적이다.

또한, 이하의 설명에 있어서, 다른 규소 원자에 결합한 산소 원자 O^*는, 2개의 규소 원자 사이를 결합하는 산소 원자이며, Si-O-Si로 표현되는 결합 중의 산소 원자를 의도한다. 따라서, O^*는 2개의 오르가노실록시 단위의 규소 원자 사이에 1개 존재한다.

M 단위란, (R)₃SiO_{1 /2}로 표현되는 오르가노실록시 단위를 의도한다. 여기서, R은 수소 원자 또는 유기기를 나타낸다. (R)뒤에 기재된 숫자(여기서는, 3)는 수소 원자 또는 유기기가 3개 접속하는 것을 의미한다. 즉, M 단위는 1개의 규소 원자와, 3개의 수소 원자 또는 유기기와, 1개의 산소 원자 O^*을 갖는다. 보다 구체적으로는 M 단위는 1개의 규소 원자에 결합한 3개의 수소 원자 또는 유기기와, 1개의 규소 원자에 결합한 산소 원자 O^*을 갖는다.

D 단위란, (R)₂SiO_{2 /2}(R은, 수소 원자 또는 유기기를 나타냄)로 표현되는 오르가노실록시 단위를 의도한다. 즉, D 단위는, 1개의 규소 원자를 갖고, 그 규소 원자에 결합한 2개의 수소 원자 또는 유기기와, 다른 규소 원자에 결합한 산소 원자 O^*을 2개 갖는 단위이다.

T 단위란, (R)SiO_{3 /2}(R은, 수소 원자 또는 유기기를 나타냄)로 표현되는 오르가노실록시 단위를 의도한다. 즉, T 단위는, 1개의 규소 원자를 갖고, 그 규소 원자에 결합한 1개의 수소 원자 또는 유기기와, 다른 규소 원자에 결합한 산소 원자 O^*을 3개 갖는 단위이다.

Q 단위란, SiO₂로 표현되는 오르가노실록시 단위를 의도한다. 즉, Q 단위는, 1개의 규소 원자를 갖고, 다른 규소 원자에 결합한 산소 원자 O^*을 4개 갖는 단위이다.

또한, 각 오르가노실록시 단위 사이 및 단위 내의 복수의 R은, 각각 동일해도 되고 상이해도 된다.

또한, 유기기로서는, 예를 들어 메틸기, 에틸기, 프로필기, 부틸기, 펜틸기, 헥실기, 시클로헥실기, 헵틸기 등의 알킬기; 페닐기, 톨릴기, 크실릴기, 나프틸기 등의 아릴기; 벤질기, 페네틸기 등의 아르알킬기; 클로로메틸기, 3-클로로프로필기, 3,3,3-트리플루오로프로필기 등의 할로겐화알킬기 등 할로겐 치환의 1가 탄화수소기를 들 수 있다. 또한, 유기기로서는, 탄소수 1 내지 12(바람직하게는 탄소수 1 내지 10 정도)의, 비치환 또는 할로겐 치환의 1가의 탄화수소기를 바람직하게 들 수 있다.

실리콘 수지층(14)을 구성하는 실리콘 수지는, 유리 적층체가 소정의 특성을 나타내면, 그 구조는 특별히 한정되지 않지만, (R)SiO_{3 /2}로 표현되는 오르가노실록시 단위(T 단위) 및 SiO₂로 표현되는 오르가노실록시 단위(Q 단위)를 적어도 포함하는 것이 바람직하다.

실리콘 수지의 제1 적합 형태로서는, T 단위 및 Q 단위를 포함하고, T 단위의 비율이, 실리콘 수지의 전체 오르가노실록시 단위에 대하여 91 내지 99몰％이며, Q 단위의 비율이, 실리콘 수지의 전체 오르가노실록시 단위에 대하여 1 내지 9몰％인 형태를 들 수 있다.

본 적합 형태에 있어서, T 단위의 비율은, 실리콘 수지의 전체 오르가노실록시 단위에 대하여 92 내지 98몰％가 바람직하고, 93 내지 97몰％가 보다 바람직하다.

본 적합 형태에 있어서, Q 단위의 비율은, 실리콘 수지의 전체 오르가노실록시 단위에 대하여 2 내지 8몰％가 바람직하고, 3 내지 7몰％가 보다 바람직하다.

T 단위 및 Q 단위가 상기 범위 내이면, 실리콘 수지가 고밀도의 가교 구조를 취하고, 고온 가열 처리에 있어서, 유리 기판과 실리콘 수지층 사이에 기포의 발생 또는 확대가 억제된다.

또한, T 단위 및 Q 단위의 수(몰량)의 비율은 ²⁹Si-NMR에 의한 피크 면적비의 값으로부터 계산할 수 있다.

실리콘 수지의 제2 적합 형태로서는, D 단위, T 단위 및 Q 단위를 포함하고, D 단위의 비율이, 실리콘 수지의 전체 오르가노실록시 단위에 대하여 1 내지 40몰％(바람직하게는 1 내지 35몰％, 보다 바람직하게는 1 내지 15몰％)이며, T 단위의 비율이, 실리콘 수지의 전체 오르가노실록시 단위에 대하여 30 내지 98몰％이며, Q 단위의 비율이, 실리콘 수지의 전체 오르가노실록시 단위에 대하여 1 내지 30몰％인 형태를 들 수 있다.

본 적합 형태에 있어서, D 단위의 비율은, 실리콘 수지의 전체 오르가노실록시 단위에 대하여 5 내지 40몰％가 바람직하고, 5 내지 35몰％가 보다 바람직하고, 5 내지 15몰％가 더욱 바람직하다.

본 적합 형태에 있어서, T 단위의 비율은, 실리콘 수지의 전체 오르가노실록시 단위에 대하여 40 내지 90몰％가 바람직하고, 60 내지 90몰％가 보다 바람직하고, 75 내지 90몰％가 더욱 바람직하다.

본 적합 형태에 있어서, Q 단위의 비율은, 실리콘 수지의 전체 오르가노실록시 단위에 대하여 5 내지 20몰％가 바람직하고, 5 내지 15몰％가 보다 바람직하다.

D 단위, T 단위 및 Q 단위가 상기 범위 내이면, 실리콘 수지가 고밀도의 가교 구조를 취하고, 고온 가열 처리에 있어서, 유리 기판과 실리콘 수지층 사이에 기포의 발생 또는 확대가 억제된다.

D 단위, T 단위, Q 단위의 수(몰량)의 비율은 ²⁹Si-NMR에 의한 피크 면적비의 값으로부터 계산할 수 있다.

D 단위((R)₂SiO_{2 /2}) 및 T 단위((R)SiO_{3 /2}) 중의 R의 규정은, 상술한 바와 같이 수소 원자 또는 유기기이지만, 본 발명의 효과가 보다 우수한 점에서, R로서는 1가의 탄화수소기가 바람직하고, 알킬기(바람직하게는, 메틸기) 또는 아릴기(바람직하게는 페닐기)가 보다 바람직하다.

또한, D 단위((R)₂SiO_{2 /2}) 및 T 단위((R)SiO_{3 / 2})에는 알킬기(바람직하게는, 메틸기) 또는 아릴기(바람직하게는, 페닐기) 중 어느 한쪽 혹은 양쪽이 포함되어 있어도 된다.

상기 실리콘 수지는, 공지의 재료를 사용하여 제조할 수 있다.

예를 들어, 경화 처리에 의해 상기 실리콘 수지가 될 수 있는 경화성 실리콘으로서는, 단량체인 가수분해성 오르가노실란 화합물의 혼합물(단량체 혼합물) 및/또는 단량체 혼합물을 부분 가수분해 축합 반응시켜 얻어지는 부분 가수분해 축합물(오르가노폴리실록산)이 사용된다.

사용되는 단량체의 종류는, 상술한 소정의 오르가노실록시 단위를 갖는 실리콘 수지가 얻어질 수 있으면 특별히 제한되지 않는다.

또한, 단량체(가수분해성 오르가노실란 화합물)는, 통상적으로 (R'-)_aSi(-Z)_{4 -a}로 표현된다. 단, a는 0 내지 3의 정수, R'은 수소 원자 또는 유기기, Z는 수산기 또는 가수분해성기를 나타낸다. 이 화학식에 있어서, a=3의 화합물이 M 단량체, a=2의 화합물이 D 단량체, a=1의 화합물이 T 단량체, a=0의 화합물이 Q 단량체이다. 단량체에 있어서, 통상적으로 Z기는 가수분해성기이다. 또한, R'이 2 또는 3개 존재하는 경우(a가 2 또는 3인 경우), 복수의 R'은 상이해도 된다.

부분 가수분해 축합물인 경화성 실리콘은, 단량체의 Z기의 일부를 산소 원자 O^*로 변환하는 반응에 의해 얻어진다. 단량체의 Z기가 가수분해성기인 경우, Z기는 가수분해 반응에 의해 수산기로 변환되고, 계속하여 따로 따로인 규소 원자에 결합한 2개의 수산기의 사이에 있어서의 탈수 축합 반응에 의해 2개의 규소 원자가 산소 원자 O^*을 개재하여 결합한다. 경화성 실리콘 중에는 수산기(또는 가수분해하지 않은 Z기)가 잔존하여, 경화성 실리콘의 경화 시에 이들 수산기나 Z기가 상기와 마찬가지로 반응하여 경화된다. 경화성 실리콘의 경화물은, 통상적으로 3차원적으로 가교한 중합체(실리콘 수지)가 된다.

단량체의 Z기가 가수분해성기인 경우, 그 Z기로서는, 알콕시기, 염소 원자, 아실옥시기, 이소시아네이트기 등을 들 수 있다. 많은 경우, 단량체로서는 Z기가 알콕시기인 단량체가 사용된다. 이러한 단량체는 알콕시실란이라고도 칭해진다.

알콕시기는 염소 원자 등과 비교하면 반응성이 비교적 낮은 가수분해성기이며, Z기가 알콕시기인 단량체(알콕시실란)를 사용하여 얻어지는 경화성 실리콘 중에는 Z기로서 수산기와 함께 미반응의 알콕시기가 존재하는 경우가 많다.

상기 실리콘 수지가 될 수 있는 경화성 실리콘으로서는, 반응의 제어나 취급 등의 관점에서, 가수분해성 오르가노실란 화합물의 혼합물로부터 얻어지는 부분 가수분해 축합물(오르가노폴리실록산)이 바람직하다. 부분 가수분해 축합물은, 가수분해성 오르가노실란 화합물을 상기 각 오르가노실록시 단위의 비율이 되도록 혼합한 단량체 혼합물을 부분적으로 가수분해 축합시켜 얻어진다. 부분적으로 가수분해 축합시키는 방법은, 특별히 한정되지 않는다. 통상은, 가수분해성 오르가노실란 화합물의 혼합물을 용매 중, 촉매 존재 하에서 반응시켜 제조된다. 촉매로서는, 산 촉매나 알칼리 촉매를 사용할 수 있다. 또한, 가수분해 반응에는 통상적으로 물을 사용하는 것이 바람직하다. 본 발명에 사용하는 부분 가수분해 축합물은, 용매 중에서, 가수분해성 오르가노실란 화합물의 혼합물을 산 또는 알칼리 수용액의 존재 하에서 반응시켜 제조된 것이 바람직하다.

사용되는 가수분해성 오르가노실란 화합물의 적합 형태로서는, 알콕시실란을 들 수 있다. 즉, 경화성 실리콘의 적합 형태의 하나로서는, 알콕시실란의 가수분해 반응 및 축합 반응에 의해 얻어진 경화성 실리콘을 들 수 있다.

알콕시실란이란, 가수분해성기가 알콕시기인 가수분해성 오르가노실란 화합물이다. 알콕시실란을 사용한 경우, 부분 가수분해 축합물의 중합도가 커지기 쉬워, 본 발명의 효과가 보다 우수하다.

상기 경화성 실리콘의 중량 평균 분자량(Mw)은 특별히 제한되지 않지만, 본 발명의 효과가 보다 우수한 점에서, 5000 내지 60000이 바람직하고, 5000 내지 30000이 보다 바람직하다. Mw가 5000 이상이면 도포성의 관점에서 우수하고, Mw가 60000 이하이면 용매에의 용해성, 도포성의 관점에서 좋다.

상술한 실리콘 수지층(14)의 제조 방법은 특별히 제한되지 않고, 공지의 방법을 채용할 수 있다. 실리콘 수지층(14)의 제조 방법으로서는, 후술하는 바와 같이, 지지 기재(12) 위에 상기 실리콘 수지가 되는 경화성 실리콘을 도포하고, 그 경화성 실리콘을 가교 경화시켜 실리콘 수지층(14)으로 하는 것이 바람직하다. 지지 기재(12) 위에 경화성 실리콘의 층을 형성하기 위해서는, 경화성 실리콘을 포함하는 경화성 조성물을 사용하고, 이 경화성 조성물을 지지 기재(12) 위에 도포하고, 필요에 따라 용매를 제거하여, 경화성 실리콘의 층으로 하는 것이 바람직하다.

경화성 조성물에는 용매가 포함되어 있어도 되고, 그 경우, 용매의 농도의 조정 등에 의해 경화성 실리콘의 층 두께를 제어할 수 있다. 그 중에서도, 취급성이 우수하고, 실리콘 수지층(14)의 막 두께의 제어가 보다 용이한 점에서, 경화성 실리콘을 포함하는 경화성 조성물 중에 있어서의 경화성 실리콘의 함유량은, 조성물 전체 질량에 대하여 1 내지 100질량％가 바람직하고, 1 내지 50 질량％가 보다 바람직하다.

용매로서는, 작업 환경 하에서 경화성 실리콘을 용이하게 용해할 수 있으면서, 또한 용이하게 휘발 제거할 수 있는 용매이면, 특별히 한정되지 않는다. 구체적으로는, 예를 들어 아세트산부틸, 2-헵타논, 1-메톡시-2-프로판올아세테이트 등을 예시할 수 있다.

또한, 경화성 실리콘의 경화성을 촉진하기 위해서는, 필요에 따라 경화 촉매가 경화성 조성물에 포함되어 있어도 된다.

경화 촉매는, 경화성 실리콘의 가수분해 반응 및/또는 축합 반응을 촉진시키는 촉매이다. 경화 촉매로서는, 유기 금속계 경화 촉매가 바람직하고, 예를 들어 디아세틸주석디아세테이트, 디부틸주석디라우레이트, 디부틸주석디아세테이트, 디옥틸주석디라우레이트, 디아세틸주석디옥토에이트, 옥틸산주석 등의 유기 주석 화합물; 알루미늄트리메톡시드, 알루미늄트리스(아세틸아세토네이트), 알루미늄트리-n-부톡시드, 알루미늄트리스(아세토아세테이트에틸), 알루미늄디이소프로폭시(아세토아세테이트에틸), 알루미늄아세틸아세토네이트 등의 유기 알루미늄 화합물; 티타늄테트라(모노메틸에톡시드), 티타늄테트라(모노에틸에톡시드), 티타늄테트라(모노부틸에톡시드) 등의 유기 티타늄 화합물; 지르코늄테트라(모노메틸에톡시드), 지르코늄테트라(모노에틸에톡시드), 지르코늄테트라(모노부틸에톡시드), 지르코늄노르말프로필레이트 등의 유기 지르코늄 화합물 등; 을 들 수 있고, 이들은 단독으로 또는 2종 이상 병용하여 사용할 수 있다.

경화 촉매의 사용량은 특별히 제한되지 않지만, 본 발명의 효과가 보다 우수한 점에서, 경화성 실리콘 100질량부에 대하여 0.01 내지 20질량부가 바람직하고, 0.05 내지 10질량부가 보다 바람직하다.

또한, 경화성 조성물에는, 다양한 첨가제가 포함되어 있어도 된다. 예를 들어, 레벨링제가 포함되어 있어도 된다. 레벨링제로서는, 메가팩 F558, 메가팩 F560, 메가팩 F561(모두 DIC사제) 등의 불소계의 레벨링제를 들 수 있다. 그 중에서도, 0.1％ PGME 용액의 표면 장력(mN/m)이, 19(mN/m) 내지 27(mN/m)인 레벨링제가 바람직하고, 상기 표면 장력의 범위는, 20(mN/m) 내지 25(mN/m)이 보다 바람직하고, 22(mN/m) 내지 24(mN/m)이 더욱 바람직하다.

또한, 경화성 실리콘을 사용하여 실리콘 수지층을 형성하는 수순에 관해서는, 후단에 있어서 상세하게 설명한다.

[유리 적층체 및 그의 제조 방법]

본 발명의 유리 적층체(10)는, 상술한 바와 같이 지지 기재(12)와 유리 기판(16)과 그들 사이에 존재하는 실리콘 수지층(14)을 구비하는 적층체이다.

본 발명의 유리 적층체(10)의 제조 방법은 특별히 제한되지 않지만, 박리 강도(x)가 박리 강도(y)보다도 높은 적층체를 얻기 위하여, 지지 기재(12) 표면 위에서 실리콘 수지층(14)을 형성하는 방법이 바람직하다. 그 중에서도, 경화성 실리콘을 지지 기재(12)의 표면에 도포하고, 경화 처리를 실시하여, 지지 기재(12) 표면 위에서 실리콘 수지층(14)을 형성하고, 계속해서, 실리콘 수지층(14)의 실리콘 수지면에 유리 기판(16)을 적층하여, 유리 적층체(10)를 제조하는 방법이 바람직하다.

경화성 실리콘을 지지 기재(12) 표면에서 경화시키면, 경화 반응 시의 지지 기재(12) 표면과의 상호 작용에 의해 접착하여, 실리콘 수지와 지지 기재(12) 표면의 박리 강도는 높아진다고 생각된다. 따라서, 유리 기판(16)과 지지 기재(12)가 동일한 재질을 포함하는 것이라도, 실리콘 수지층(14)과 양자간의 박리 강도에 차를 설정할 수 있다.

이하, 경화성 실리콘의 층을 지지 기재(12)의 표면에 형성하고, 지지 기재(12) 표면 위에서 실리콘 수지층(14)을 형성하는 공정을 수지층 형성 공정, 실리콘 수지층(14)의 실리콘 수지면에 유리 기판(16)을 적층하여 유리 적층체(10)로 하는 공정을 적층 공정이라고 하며, 각 공정의 수순에 대하여 상세하게 설명한다.

(수지층 형성 공정)

수지층 형성 공정에서는, 경화성 실리콘의 층을 지지 기재(12)의 표면에 형성하고, 지지 기재(12) 표면 위에서 실리콘 수지층(14)을 형성한다.

지지 기재(12) 위에 경화성 실리콘의 층을 형성하기 위해서는, 경화성 실리콘을 용매에 용해시킨 코팅용 조성물(경화성 조성물에 해당)을 사용하여, 이 조성물을 지지 기재(12) 위에 도포하여 용액의 층을 형성하고, 계속하여 경화 처리를 실시하여 실리콘 수지층(14)으로 하는 것이 바람직하다.

지지 기재(12) 표면 위에 경화성 조성물을 도포하는 방법은 특별히 한정되지 않고 공지의 방법을 사용할 수 있다. 예를 들어, 스프레이 코팅법, 다이 코팅법, 스핀 코팅법, 딥 코팅법, 롤 코팅법, 바 코팅법, 스크린 인쇄법, 그라비아 코팅법 등을 들 수 있다.

계속해서, 지지 기재(12) 위의 경화성 실리콘을 경화시켜, 실리콘 수지층(14)을 형성한다. 보다 구체적으로는, 도 2의 (A)에 도시한 바와 같이 해당 공정에서는 지지 기재(12)의 적어도 편면의 표면 위에 실리콘 수지층(14)이 형성된다.

경화의 방법은 특별히 제한되지 않지만, 통상적으로 열 경화 처리에 의해 행하여진다.

열 경화시키는 온도 조건은 150 내지 550℃가 바람직하고, 200 내지 450℃가 보다 바람직하다. 또한, 가열 시간은, 통상적으로 10 내지 300분이 바람직하고, 20 내지 120분이 보다 바람직하다. 또한, 가열 조건은 온도 조건을 바꾸어 단계적으로 실시해도 된다.

또한, 열 경화 처리에 있어서는, 프리큐어(예비 경화)를 행한 후 경화(본 경화)를 행하여 경화시키는 것이 바람직하다. 프리큐어를 행함으로써 내열성이 우수한 실리콘 수지층(14)을 얻을 수 있다. 프리큐어는 용매의 제거에 이어서 행하는 것이 바람직하고, 그 경우, 층으로부터 용매를 제거하여 가교물의 층을 형성하는 공정과 프리큐어를 행하는 공정은 특별히 구별되지 않는다. 용매의 제거는 100℃ 이상으로 가열하여 행하는 것이 바람직하고, 150℃ 이상으로 가열함으로써 계속하여 프리큐어를 행할 수 있다. 용매의 제거와 프리큐어를 행하는 온도 및 가열 시간은, 100 내지 420℃, 5 내지 60분이 바람직하고, 150 내지 300℃, 10 내지 30분이 보다 바람직하다. 420℃ 이하이면 박리 용이한 실리콘 수지층이 얻어진다.

(적층 공정)

적층 공정은, 상기한 수지층 형성 공정에서 얻어진 실리콘 수지층(14)의 실리콘 수지면 위에 유리 기판(16)을 적층하고, 지지 기재(12)의 층과 실리콘 수지층(14)과 유리 기판(16)의 층을 이 순으로 구비하는 유리 적층체(10)를 얻는 공정이다. 보다 구체적으로는, 도 2의 (B)에 도시한 바와 같이, 실리콘 수지층(14)의 지지 기재(12)측과는 반대측의 표면(14a)과, 제1 주면(16a) 및 제2 주면(16b)을 갖는 유리 기판(16)의 제1 주면(16a)을 적층면으로 하여, 실리콘 수지층(14)과 유리 기판(16)을 적층하여, 유리 적층체(10)를 얻는다.

유리 기판(16)을 실리콘 수지층(14) 위에 적층하는 방법은 특별히 제한되지 않고, 공지의 방법을 채용할 수 있다.

예를 들어, 상압 환경 하에서 실리콘 수지층(14)의 표면 위에 유리 기판(16)을 포개는 방법을 들 수 있다. 또한, 필요에 따라 실리콘 수지층(14)의 표면 위에 유리 기판(16)을 포갠 후, 롤이나 프레스를 사용하여 실리콘 수지층(14)에 유리 기판(16)을 압착시켜도 된다. 롤 또는 프레스에 의한 압착에 의해 실리콘 수지층(14)과 유리 기판(16) 사이에 혼입되어 있는 기포가 비교적 용이하게 제거되므로 바람직하다.

진공 라미네이트법이나 진공 프레스법에 의해 압착하면, 기포의 혼입의 억제나 양호한 밀착의 확보가 행하여지므로 보다 바람직하다. 진공 하에서 압착함으로써, 미소한 기포가 잔존한 경우에도 가열에 의해 기포가 성장하지 않아, 유리 기판(16)의 왜곡 결함으로 이어지기 어렵다는 이점도 있다.

유리 기판(16)을 적층할 때에는, 실리콘 수지층(14)에 접촉하는 유리 기판(16)의 표면을 충분히 세정하여, 클린도가 높은 환경에서 적층하는 것이 바람직하다. 클린도가 높을수록, 유리 기판(16)의 평탄성은 양호해지므로 바람직하다.

또한, 유리 기판(16)을 적층한 후, 필요에 따라 프리어닐 처리(가열 처리)를 행해도 된다. 해당 프리어닐 처리를 행함으로써, 적층된 유리 기판(16)의 실리콘 수지층(14)에 대한 밀착성이 향상되고, 적절한 박리 강도(y)로 할 수 있고, 후술하는 부재 형성 공정 시에 전자 디바이스용 부재의 위치 어긋남 등이 발생하기 어려워져, 전자 디바이스의 생산성이 향상된다.

프리어닐 처리의 조건으로서는 사용되는 실리콘 수지층(14)의 종류에 따라 적절히 최적의 조건이 선택되지만, 유리 기판(16)과 실리콘 수지층(14) 사이의 박리 강도(y)를 보다 적절한 것으로 하는 점에서, 300℃ 이상(바람직하게는, 300 내지 400℃)에서 5분간 이상(바람직하게는, 5 내지 30분간) 가열 처리를 행하는 것이 바람직하다.

또한, 유리 기판(16)의 제1 주면에 대한 박리 강도와 지지 기재(12)의 제1 주면에 대한 박리 강도에 차를 설정한 실리콘 수지층(14)의 형성은, 상기 방법에 한정되는 것은 아니다.

예를 들어, 실리콘 수지층(14) 표면에 대한 밀착성이 유리 기판(16)보다도 높은 재질의 지지 기재(12)를 사용하는 경우에는, 상기 경화성 실리콘을 어떠한 박리성 표면 위에서 경화되어 실리콘 수지의 필름을 제조하여, 이 필름을 유리 기판(16)과 지지 기재(12) 사이에 개재시켜 동시에 적층할 수 있다.

또한, 경화성 실리콘의 경화에 의한 접착성이 유리 기판(16)에 대하여 충분히 낮으면서 또한 그 접착성이 지지 기재(12)에 대하여 충분히 높은 경우는, 유리 기판(16)과 지지 기재(12) 사이에서 가교물을 경화시켜 실리콘 수지층(14)을 형성할 수 있다.

또한, 지지 기재(12)가 유리 기판(16)과 마찬가지의 유리 재료를 포함하는 경우에도 지지 기재(12) 표면의 접착성을 높이는 처리를 실시하여 실리콘 수지층(14)에 대한 박리 강도를 높일 수도 있다. 예를 들어, 실란 커플링제와 같은 화학적으로 고정력을 향상시키는 화학적 방법(프라이머 처리)이나, 프레임(화염) 처리와 같이 표면 활성기를 증가시키는 물리적 방법, 샌드블라스트 처리와 같이 표면의 조도를 증가시킴으로써 걸림을 증가시키는 기계적 처리 방법 등이 예시된다.

(유리 적층체)

본 발명의 유리 적층체(10)는 다양한 용도로 사용할 수 있으며, 예를 들어 후술하는 표시 장치용 패널, PV, 박막 2차 전지, 표면에 회로가 형성된 반도체 웨이퍼 등의 전자 부품을 제조하는 용도 등을 들 수 있다. 또한, 해당 용도에서는, 유리 적층체(10)가 고온 조건(예를 들어, 550℃ 이상)에서 노출되는(예를 들어, 1시간 이상) 경우가 많다.

여기서, 표시 장치용 패널이란, LCD, OLED, 전자 페이퍼, 플라즈마 디스플레이 패널, 필드 에미션 패널, 양자 도트 LED 패널, MEMS(Micro Electro Mechanical Systems) 셔터 패널 등이 포함된다.

[부재를 구비한 유리 기판 및 그의 제조 방법]

본 발명에 있어서는, 상술한 유리 적층체를 사용하여, 전자 디바이스를 제조할 수 있다.

이하에서는, 상술한 유리 적층체(10)를 사용한 형태에 대하여 상세하게 설명한다.

유리 적층체(10)를 사용함으로써, 유리 기판과 전자 디바이스용 부재를 포함하는 부재를 구비한 유리 기판(전자 디바이스용 부재를 구비한 유리 기판)이 제조된다.

해당 부재를 구비한 유리 기판의 제조 방법은 특별히 한정되지 않지만, 전자 디바이스의 생산성이 우수한 점에서, 상기 유리 적층체 중의 유리 기판 위에 전자 디바이스용 부재를 형성하여 전자 디바이스용 부재를 구비한 적층체를 제조하고, 얻어진 전자 디바이스용 부재를 구비한 적층체로부터 실리콘 수지층의 유리 기판측 계면 또는 실리콘 수지층 내부를 박리면으로 하여, 부재를 구비한 유리 기판과 수지층을 구비한 지지 기재로 분리하는 방법이 바람직하다. 또한, 필요에 따라, 계속해서, 부재를 구비한 유리 기판의 박리면을 청정화하는 것이 보다 바람직하다.

이하, 상기 유리 적층체 중의 유리 기판 위에 전자 디바이스용 부재를 형성하여 전자 디바이스용 부재를 구비한 적층체를 제조하는 공정을 부재 형성 공정, 전자 디바이스용 부재를 구비한 적층체로부터 실리콘 수지층의 유리 기판측 계면을 박리면으로 하여, 부재를 구비한 유리 기판과 수지층을 구비한 지지 기재로 분리하는 공정을 분리 공정, 부재를 구비한 유리 기판의 박리면을 청정화하는 공정을 청정화 처리 공정이라고 한다. 또한, 상술한 바와 같이, 청정화 처리 공정은, 필요에 따라 실시되는 임의의 공정이다.

이하에, 각 공정에서 사용되는 재료 및 수순에 대하여 상세하게 설명한다.

(부재 형성 공정)

부재 형성 공정은, 상기 적층 공정에 있어서 얻어진 유리 적층체(10) 중의 유리 기판(16) 위에 전자 디바이스용 부재를 형성하는 공정이다. 보다 구체적으로는, 도 2의 (C)에 도시한 바와 같이, 유리 기판(16)의 제2 주면(16b)(노출 표면) 위에 전자 디바이스용 부재(22)를 형성하여, 전자 디바이스용 부재를 구비한 적층체(24)를 얻는다.

먼저, 본 공정에서 사용되는 전자 디바이스용 부재(22)에 대하여 상세하게 설명하고, 그 후속 공정의 수순에 대하여 상세하게 설명한다.

(전자 디바이스용 부재(기능성 소자))

전자 디바이스용 부재(22)는 유리 적층체(10) 중의 유리 기판(16) 위에 형성되고 전자 디바이스의 적어도 일부를 구성하는 부재이다. 보다 구체적으로는, 전자 디바이스용 부재(22)로서는, 표시 장치용 패널, 태양 전지, 박막 2차 전지 또는 표면에 회로가 형성된 반도체 웨이퍼 등의 전자 부품 등에 사용되는 부재(예를 들어, 표시 장치용 부재, 태양 전지용 부재, 박막 2차 전지용 부재, 전자 부품용 회로)를 들 수 있다.

예를 들어, 태양 전지용 부재로서는, 실리콘형에서는, 정극의 산화주석 등 투명 전극, p층/i층/n층으로 표현되는 실리콘층 및 부극의 금속 등을 들 수 있고, 그 밖에 화합물형, 색소 증감형, 양자 도트형 등에 대응하는 각종 부재 등을 들 수 있다.

또한, 박막 2차 전지용 부재로서는, 리튬 이온형에서는, 정극 및 부극의 금속 또는 금속 산화물 등의 투명 전극, 전해질층의 리튬 화합물, 집전층의 금속, 밀봉층으로서의 수지 등을 들 수 있고, 그밖에 니켈수소형, 중합체형, 세라믹스 전해질형 등에 대응하는 각종 부재 등을 들 수 있다.

또한, 전자 부품용 회로로서는, CCD나 CMOS에서는, 도전부의 금속, 절연부의 산화규소나 질화규소 등을 들 수 있고, 그밖에 압력 센서·가속도 센서 등 각종 센서나 리지드 프린트 기판, 플렉시블 프린트 기판, 리지드 플렉시블 프린트 기판 등에 대응하는 각종 부재 등을 들 수 있다.

(공정의 수순)

상술한 전자 디바이스용 부재를 구비한 적층체(24)의 제조 방법은 특별히 한정되지 않고 전자 디바이스용 부재의 구성 부재의 종류에 따라 종래 공지의 방법에 의해, 유리 적층체(10)의 유리 기판(16)의 제2 주면(16b) 표면 위에 전자 디바이스용 부재(22)를 형성한다.

또한, 전자 디바이스용 부재(22)는 유리 기판(16)의 제2 주면(16b)에 최종적으로 형성되는 부재의 전부(이하, 「전체 부재」라고 함)가 아니라, 전체 부재의 일부(이하, 「부분 부재」라고 함)여도 된다. 실리콘 수지층(14)으로부터 박리된 부분 부재를 구비한 유리 기판을, 그 후의 공정에서 전체 부재를 구비한 유리 기판(후술하는 전자 디바이스에 상당)으로 할 수도 있다.

또한, 실리콘 수지층(14)으로부터 박리된, 전체 부재를 구비한 유리 기판에는, 그 박리면(제1 주면(16a))에 다른 전자 디바이스용 부재가 형성되어도 된다. 또한, 전체 부재를 구비한 적층체를 조립하고, 그 후, 전체 부재를 구비한 적층체로부터 수지층을 구비한 지지 기재(18)를 박리하여, 전자 디바이스를 제조할 수도 있다. 또한, 전체 부재를 구비한 적층체를 2매 사용하여 조립하고, 그 후, 전체 부재를 구비한 적층체로부터 2매의 수지층을 구비한 지지 기재(18)를 박리하여, 2매의 유리 기판을 갖는 부재를 구비한 유리 기판을 제조할 수도 있다.

예를 들어, OLED를 제조하는 경우를 예로 들면, 유리 적층체(10)의 유리 기판(16)의 실리콘 수지층(14)측과는 반대측의 표면 위(유리 기판(16)의 제2 주면(16b)에 해당)에 유기 EL 구조체를 형성하기 위하여, 투명 전극을 형성하고, 또한 투명 전극을 형성한 면 위에 홀 주입층·홀 수송층·발광층·전자 수송층 등을 증착하고, 이면 전극을 형성하고, 밀봉판을 사용하여 밀봉하는 등의 각종 층 형성이나 처리가 행하여진다. 이들 층 형성이나 처리로서, 구체적으로는, 예를 들어 성막 처리, 증착 처리, 밀봉판의 접착 처리 등을 들 수 있다.

또한, 예를 들어 TFT-LCD를 제조하는 경우는, 유리 적층체(10)의 유리 기판(16)의 제2 주면(16b) 위에 레지스트액을 사용하여, CVD법 및 스퍼터법 등, 일반적인 성막법에 의해 형성되는 금속막 및 금속 산화막 등에 패턴 형성하여 박막 트랜지스터(TFT)를 형성하는 TFT 형성 공정과, 다른 유리 적층체(10)의 유리 기판(16)의 제2 주면(16b) 위에 레지스트액을 패턴 형성에 사용하여 컬러 필터(CF)를 형성하는 CF 형성 공정과, TFT 형성 공정에서 얻어진 TFT를 구비한 적층체와 CF 형성 공정에서 얻어진 CF를 구비한 적층체를 적층하는 접합 공정 등의 각종 공정을 갖는다.

TFT 형성 공정이나 CF 형성 공정에서는, 주지의 포토리소그래피 기술이나 에칭 기술 등을 사용하여, 유리 기판(16)의 제2 주면(16b)에 TFT나 CF를 형성한다. 이때, 패턴 형성용 코팅액으로서 레지스트액이 사용된다.

또한, TFT나 CF를 형성하기 전에, 필요에 따라 유리 기판(16)의 제2 주면(16b)을 세정해도 된다. 세정 방법으로서는, 주지의 드라이 세정이나 웨트 세정을 사용할 수 있다.

접합 공정에서는, TFT를 구비한 적층체의 박막 트랜지스터 형성면과, CF를 구비한 적층체의 컬러 필터 형성면을 대향시켜, 밀봉제(예를 들어, 셀 형성용 자외선 경화형 밀봉제)를 사용하여 접합한다. 그 후, TFT를 구비한 적층체와 CF를 구비한 적층체로 형성된 셀 내에 액정재를 주입한다. 액정재를 주입하는 방법으로서는, 예를 들어 감압 주입법, 적하 주입법이 있다.

(분리 공정)

분리 공정은, 상기 부재 형성 공정에서 얻어진 전자 디바이스용 부재를 구비한 적층체(24)로부터, 실리콘 수지층(14)과 유리 기판(16)의 계면을 박리면으로 하여, 전자 디바이스용 부재(22)가 적층한 유리 기판(16)(부재를 구비한 유리 기판(26))과, 실리콘 수지층(14) 및 지지 기재(12)(수지층을 구비한 지지 기재(18))로 분리하여, 전자 디바이스용 부재(22) 및 유리 기판(16)을 포함하는 부재를 구비한 유리 기판(26)을 얻는 공정이다.

박리 시의 유리 기판(16) 위의 전자 디바이스용 부재(22)가 필요한 전체 구성 부재의 형성의 일부인 경우에는, 분리 후, 나머지의 구성 부재를 유리 기판(16) 위에 형성할 수도 있다.

부재를 구비한 유리 기판(26)과 수지층을 구비한 지지 기재(18)를 박리하는 방법은, 특별히 한정되지 않는다. 구체적으로는, 예를 들어 유리 기판(16)과 실리콘 수지층(14)의 계면에 예리한 칼날 형상의 것을 삽입하여, 박리의 계기를 부여한 후, 물과 압축 공기의 혼합 유체를 분사하거나 하여 박리할 수 있다. 바람직하게는, 전자 디바이스용 부재를 구비한 적층체(24)의 지지 기재(12)가 상측, 전자 디바이스용 부재(22)측이 하측이 되도록 정반 위에 설치하고, 전자 디바이스용 부재(22)측을 정반 위에 진공 흡착하여(양면에 지지 기재가 적층되어 있는 경우는 순차 행함), 이 상태에서 먼저 유리 기판(16)-실리콘 수지층(14) 계면에 칼날을 침입시킨다. 그리고, 그 후에 지지 기재(12)측을 복수의 진공 흡착 패드로 흡착하여, 칼날을 삽입한 개소 부근부터 순서대로 진공 흡착 패드를 상승시킨다. 그렇게 하면 실리콘 수지층(14)과 유리 기판(16)의 계면에 공기층이 형성되고, 그 공기층이 계면 전체면에 퍼져, 수지층을 구비한 지지 기재(18)를 용이하게 박리할 수 있다.

또한, 수지층을 구비한 지지 기재(18)는 새로운 유리 기판과 적층하여, 본 발명의 유리 적층체(10)를 제조할 수 있다.

또한, 전자 디바이스용 부재를 구비한 적층체(24)로부터 부재를 구비한 유리 기판(26)을 분리할 때에 있어서는, 이오나이저에 의한 분사나 습도를 제어함으로써, 실리콘 수지층(14)의 조각이 부재를 구비한 유리 기판(26)에 정전 흡착하는 것을 보다 억제할 수 있다.

[청정화 처리 공정]

청정화 처리 공정은, 상기 분리 공정에서 얻어진 부재를 구비한 유리 기판(26) 중의 유리 기판(16)의 박리면(제1 주면(16a))에 청정화 처리를 실시하는 공정이다. 해당 공정을 실시함으로써, 박리면에 부착된 실리콘 수지나 실리콘 수지층, 박리면에 부착된 상기 부재 형성 공정에서 발생하는 금속편이나 먼지 등의 불순물을 제거할 수 있어, 박리면의 청정성을 유지할 수 있다. 결과적으로, 유리 기판(16)의 박리면에 부착되는 위상차 필름이나 편광 필름 등의 점착성이 향상된다.

청정화 처리의 방법은, 박리면에 부착된 수지나 먼지 등을 제거할 수 있으면, 특별히 제한되지 않는다. 예를 들어, 부착물을 열적으로 분해하는 방법이나, 플라즈마 조사 또는 광 조사(예를 들어, UV 조사 처리)에 의해 박리면 상의 불순물을 제거하는 방법이나, 용매를 사용하여 세정 처리하는 방법 등을 들 수 있다.

상술한 부재를 구비한 유리 기판(26)의 제조 방법은, 휴대 전화나 PDA와 같은 모바일 단말기에 사용되는 소형의 표시 장치의 제조에 적합하다. 표시 장치는 주로 LCD 또는 OLED이며, LCD로서는, TN형, STN형, FE형, TFT형, MIM형, IPS형, VA형 등을 포함한다. 기본적으로 패시브 구동형, 액티브 구동형의 어느 표시 장치의 경우에도 적용할 수 있다.

상기 방법으로 제조된 부재를 구비한 유리 기판(26)으로서는, 유리 기판과 표시 장치용 부재를 갖는 표시 장치용 패널, 유리 기판과 태양 전지용 부재를 갖는 태양 전지, 유리 기판과 박막 2차 전지용 부재를 갖는 박막 2차 전지, 유리 기판과 전자 디바이스용 부재를 갖는 전자 부품 등을 들 수 있다. 표시 장치용 패널로서는, 액정 패널, 유기 EL 패널, 플라즈마 디스플레이 패널, 필드 에미션 패널 등을 포함한다.

<실시예>

이하에, 실시예 등에 의해 본 발명을 구체적으로 설명하지만, 본 발명은 이들의 예에 의하여 한정되는 것은 아니다. 또한, 본 제조예에 있어서는, 경화성 실리콘의 평가를 이하에 나타내는 항목 및 방법에 의해 행했다.

(1) 중량 평균 분자량 Mw의 평가

겔 투과 크로마토그래피(GPC, 도소사제의 HLC8220, RI 검출, 칼럼: TSK-GEL SuperHZ, 용리액: 테트라히드로푸란)에 의해 폴리스티렌 환산 분자량을 구했다.

이하의 실시예 1 내지 37 및 비교예 1 내지 6에서는, 유리 기판으로서, 무알칼리붕규산 유리를 포함하는 유리판(세로 274㎜, 가로 274㎜, 판 두께 0.2㎜, 선팽창 계수 38×10^-7/℃, 아사히 가라스사제, 상품명 「AN100」)을 사용했다. 또한, 지지 기재로서는, 동일하게 무알칼리붕규산 유리를 포함하는 유리판(세로 274㎜, 가로 274㎜, 판 두께 0.4㎜, 선팽창 계수 38×10^-7/℃, 아사히 가라스사제, 상품명 「AN100」)을 사용했다.

<제조예 1: 경화성 실리콘 S1의 제조>

질소 분위기 중, 1L 유리 반응기에 메틸트리에톡시실란(108g), 테트라에톡시실란(6.5g)을 투입하고, 0℃로 냉각했다. 냉각 후, 농질산(2g)을 증류수(17g)로 희석한 용액을 반응기에 적하했다. 반응 용액 온도를 0℃로 유지하며 3시간 교반시켰다. 계속해서, 반응기에 테트라히드로푸란(75g), 농질산(4g)을 증류수(33g)로 희석한 용액을 첨가하고, 실온에서 1시간 교반 후, 반응 용액 온도 40℃에서 4시간 교반했다. 교반 종료 후, 반응 용액을 실온까지 자연 냉각하고, 증류수(300g), 아세트산에틸(300g)을 첨가했다. 아세트산에틸상을 분리, 회수했다. 아세트산에틸 상을 무수황산마그네슘으로 탈수, 여과를 행했다. 진공 건조함으로써, 백색 고체 상태의 경화성 실리콘 S1을 얻었다(수율 85％).

얻어진 경화성 실리콘 S1은, GPC(겔 투과 크로마토그래피)에 의해 구한 중량 평균 분자량(폴리스티렌 환산)이 6.0×10⁴이었다. ²⁹Si NMR 측정에 의해, 경화성 실리콘 S1의 공중합체 조성은 T/Q=95/5(몰비)로 얻어졌다.

<제조예 2 내지 43: 경화성 실리콘 S2 내지 S43의 제조>

사용되는 단량체 및 그의 사용량을 표 1에 나타낸 바와 같이 변경한 것 이외는, 상기 제조예 1과 마찬가지의 수순에 따라, 경화성 실리콘 S2 내지 S43을 제조했다.

또한, 경화성 실리콘 S42 내지 S43으로서는, 특허문헌 1의 실시예란에 기재된 경화성 실리콘(S1) 및 (S6)을 사용했다.

<실시예 1>

얻어진 경화성 실리콘(S1)(100질량부), 레벨링제 메가팩 F561(DIC사제, 0.2질량부) 및 경화 촉매(Wacker(등록 상표) Catalyst F)(아사히가세이 바커사제, 3질량부)을 시클로헥사논에 용해시켜 경화성 실리콘(S1)을 포함하는 액상물(고형분 농도: 40질량％)을 제작했다.

지지 기재를 순수 세정한 후, 재차 UV 세정하여 청정화했다.

이어서, 지지 기재의 제1 주면 위에 세로 274㎜ 및 가로 274㎜의 크기로, 경화성 실리콘(S1)을 포함하는 액상물을, 스핀 코터로 도포 시공했다.

이어서, 이것을 250℃에서 30분간 대기 중에서 가열 경화하고, 지지 기재의 제1 주면에 두께 4㎛의 실리콘 수지층을 형성하여, 지지체 A(수지층을 구비한 지지 기재)를 얻었다.

이어서, 지지체 A의 실리콘 수지층의 박리성 표면과, 해당 실리콘 수지층과 동일한 사이즈로 두께 0.2㎜의 유리 기판(「AN100」. 아사히 가라스 가부시키가이샤제)의 제1 주면을 대향시켜, 실온 하에서, 대기압 하, 적층 장치로 양쪽 기판의 무게 중심이 겹쳐지도록 양쪽 기판을 중첩하여, 유리 적층체 S1을 얻었다.

또한, 얻어진 유리 적층체 S1은 상술한 도 1의 유리 적층체(10)에 해당하고, 유리 적층체 S1에 있어서는, 지지 기재와 실리콘 수지층의 계면의 박리 강도(x)가, 실리콘 수지층과 유리 기판의 계면의 박리 강도(y)보다도 높았다.

또한, 실리콘 수지층과 유리 기판 사이에는 기포는 존재하지 않았다.

이어서, 얻어진 유리 적층체 S1을 사용하여, 이하의 측정을 실시했다. 이하의 평가 결과는, 후술하는 표 1에 정리하여 나타낸다.

[박리성 평가]

유리 적층체 S1로부터 한 변이 50㎜인 사각형(세로: 50㎜×가로: 50㎜)의 샘플을 잘라내어, 이 샘플을 550℃(질소 분위기 하)로 가열한 열풍 오븐 내에 적재하고, 10분의 방치 후, 취출했다. 계속해서, 유리 적층체 S1의 유리 기판의 제2 주면을 정반에 진공 흡착시킨 다음, 유리 적층체 S1의 1개의 코너부의 유리 기판과 실리콘 수지층 사이에 두께 0.1㎜의 스테인리스제 칼날을 삽입하여, 상기 유리 기판의 제1 주면과 상기 실리콘 수지층 사이에 박리의 계기를 부여했다. 그리고, 유리 적층체 S1의 지지 기재의 제2 주면을 90㎜ 피치로 복수의 진공 흡착 패드로 흡착한 후, 상기 코너부에 가까운 흡착 패드부터 순서대로 상승시킴으로써, 유리 기판의 제1 주면과 실리콘 수지층을 박리했다.

상기 결과로부터, 고온 가열 처리 후도 유리 기판을 박리할 수 있음이 확인되었다.

또한, 실리콘 수지층의 주요부는 지지 기재와 함께 유리 기판으로부터 분리되어, 해당 결과로부터, 지지 기재와 실리콘 수지층 사이의 박리 강도(x)가, 실리콘 수지층과 유리 기판 사이의 박리 강도(y)보다도 높음이 확인되었다.

[발포 평가]

유리 적층체의 유리 기판 위에 전자 디바이스용 부재를 형성할 때에, 고온 조건 하에서의 처리가 행하여지고 있다. 이 처리 후에, 실리콘 수지층과 유리 기판 사이에 직경 1㎜ 이상의 기포가 존재하면, 전자 디바이스용 부재의 위치 어긋남 등이 발생하여, 공정 수율을 저하시키는 경우가 있다. 그로 인해, 가열 처리 후에 있어서, 실리콘 수지층과 유리 기판 사이에 있어서, 기포가 존재하지 않거나 또는 기포의 크기가 소정값 미만이도록 하는 것이 중요하다. 따라서, 이하의 발포 평가를 행했다.

지지 기재와 실리콘 수지층과 유리 기판이 적층된 상태의 유리 적층체 S1로부터 한변이 50㎜인 사각형(세로: 50㎜×가로: 50㎜)의 유리 적층체(측정용 샘플)를 잘라내고, 잘라낸 유리 적층체를 질소 분위기 하에서 550℃로 가열한 열풍 오븐 내에 적재하고, 10분 방치 후에 취출하고, 육안으로, 잘라낸 유리 적층체 중의 실리콘 수지층과 유리 기판 사이의 기포의 유무를 관찰하여, 이하의 기준에 따라 평가했다.

「◎」: 가열 후에 기포가 없거나, 또는 직경 0.5㎜ 이하의 기포가 존재함

「○」: 가열 후에 직경 0.5㎜ 초과 1㎜ 미만의 기포가 존재함

「×」: 가열 후에 직경 1㎜ 이상의 기포가 존재함

「××」: 가열 후에 제품 기판이 전체 박리됨

<실시예 2 내지 37, 비교예 1 내지 6>

경화성 실리콘(S1)을 포함하는 액상물 대신에 하기 표 1에 나타내는 경화성 실리콘(S2) 내지 (S43)을 포함하는 액상물을 각각 사용한 것 이외는, 실시예 1과 마찬가지의 수순에 따라, 유리 적층체 S2 내지 S43을 제조했다.

또한, 여기에서는, 경화성 실리콘(SN)(N은 2 내지 43의 정수)을 사용하여 제조된 유리 적층체를, 유리 적층체 SN이라고 칭한다. 예를 들어, 경화성 실리콘(S3)를 사용하여 제조된 유리 적층체는 유리 적층체 S3에 해당한다.

또한, 얻어진 유리 적층체 S2 내지 S43은 상술한 도 1의 유리 적층체(10)에 해당하고, 유리 적층체 S2 내지 S43에 있어서는, 지지 기재와 실리콘 수지층의 계면의 박리 강도(x)가 실리콘 수지층과 유리 기판의 계면의 박리 강도(y)보다도 높았다.

또한, 얻어진 유리 적층체 S2 내지 S43을 사용하여, 상기 [박리성 평가] 및 [발포 평가]를 실시했다. 결과를 표 1에 정리하여 나타낸다.

또한, 실시예 1 내지 37에 있어서, 실리콘 수지층의 유리 기판측의 표면 조도 Ra는 0.1 내지 20㎚의 범위였다.

또한, 실시예 1 내지 37에 있어서, 실리콘 수지층의 두께는 4㎛였다.

또한, 이하의 표 1 중 「Me기」는, Me(메틸)기를 포함하는 오르가노실록시 단위의 전체 오르가노실록시 단위에 대한 함유량(몰％)이다. 또한, 「Ph기」는, Ph(페닐)기를 포함하는 오르가노실록시 단위의 전체 오르가노실록시 단위에 대한 함유량(몰％)이다.

또한, 이하의 표 1 중 「D 단위」란, 「T 단위」란 및 「Q 단위」란은, 각각 실리콘 수지층 중의 실리콘 수지에 포함되는 D 단위, T 단위 및 Q 단위의 전체 오르가노실록시 단위에 대한 함유량(몰％)이다.

또한, 상기 각 단위의 함유량은, ²⁹Si-NMR에 의해 산출했다.

또한, 표 1 중 「박리성 평가」란에 있어서, 유리 기판이 박리된 경우를 「○」, 유리 기판을 박리할 수 없거나 또는 유리 기판이 파손되는 경우를 「×」로서 나타낸다.

또한, 본 제조예 및 비교예에 있어서는, 실리콘 수지층의 해석을 이하에 나타내는 항목 및 방법에 의해 행했다.

(1) 실리콘 수지층의 규소 원자의 결합 상태의 해석

핵자기 공명 분석 장치(고체²⁹Si-NMR: JEOL RESONANCE 가부시키가이샤제, ECP600)를 사용하여 각 오르가노실록시 단위의 함유량(몰％)을 구했다.

(2) 실리콘 수지층의 메틸기를 갖는 오르가노실록시 단위 및 페닐기를 갖는 오르가노실록시 단위의 해석

핵자기 공명 분석 장치(고체¹H-NMR: JEOL RESONANCE 가부시키가이샤제, ECP600)를 사용하여 Ph기 및 Me기에서 유래하는 피크 면적비로부터 구했다. 실리콘 수지층은, 유리 기재 위에 각 실시예 및 비교예에서 사용하는 경화성 실리콘을 포함하는 액상물을, 스핀 코터로 도포 시공하고, 각 실시예 및 비교예의 가열 조건에서 가열 경화하여, 유리 기재에 실리콘 수지층을 형성 후, 해당 실리콘 수지층을 면도날로 깎아낸 고체 샘플을 사용했다. 측정법으로는 Depth2를 사용하고, 측정 조건은 펄스폭 2.3μsec, 펄스 반복의 대기 시간 15sec, 적산 횟수 16scan, MAS 회전 속도 22KHz로 했다. 화학 변이의 기준은 아다만탄 유래의 피크를 1.7ppm으로 했다. 또한, 각 구조에서 유래하는 고체¹H-NMR의 화학 변이는, 이하와 같다.

Ph기: 18 내지 4ppm

Me기: 4 내지 -10ppm

(3) 실리콘 수지층의 막 두께

실리콘 수지층의 막 두께는 접촉식 막 두께 장치인 표면 조도·윤곽 형상 측정기(도쿄 세이미츠사제 서프콤 1400G-12)를 사용하여 측정했다.

상기 표 1에 나타낸 바와 같이, 본 발명의 유리 적층체에 있어서는, 소정의 크기 이상의 기포의 발생은 억제되고, 유리 기판의 박리성(분리성)도 우수했다.

한편, 비교예 1 내지 6에 나타낸 바와 같이, 소정의 실리콘 수지층을 사용하지 않은 경우, 원하는 효과를 얻지 못했다.

<실시예 38>

본 예에서는, 실시예 1에서 얻은 유리 적층체 S1을 사용하여 OLED를 제조한다.

먼저, 유리 적층체 S1에 있어서의 유리 기판의 제2 주면 위에, 플라즈마 CVD법에 의해 질화 실리콘, 산화 실리콘, 아몰퍼스 실리콘의 순서대로 성막한다. 이어서, 이온 도핑 장치에 의해 저농도의 붕소를 아몰퍼스 실리콘층에 주입하고, 가열 처리하여 탈수소 처리를 행한다. 이어서, 레이저 어닐 장치에 의해 아몰퍼스 실리콘층의 결정화 처리를 행한다. 이어서, 포토리소그래피법을 사용한 에칭 및 이온 도핑 장치로부터, 저농도의 인을 아몰퍼스 실리콘층에 주입하여, N형 및 P형의 TFT 에리어를 형성한다. 이어서, 유리 기판의 제2 주면측에, 플라즈마 CVD법에 의해 산화 실리콘막을 성막하여 게이트 절연막을 형성한 후에, 스퍼터링법에 의해 몰리브덴을 성막하여, 포토리소그래피법을 사용한 에칭에 의해 게이트 전극을 형성한다. 이어서, 포토리소그래피법과 이온 도핑 장치에 의해, 고농도의 붕소와 인을 N형, P형 각각의 원하는 에리어에 주입하여, 소스 에리어 및 드레인 에리어를 형성한다. 이어서, 유리 기판의 제2 주면측에, 플라즈마 CVD법에 의한 산화 실리콘의 성막으로 층간 절연막을, 스퍼터링법에 의해 알루미늄의 성막 및 포토리소그래피법을 사용한 에칭에 의해 TFT 전극을 형성한다. 이어서, 수소 분위기 하에서, 가열 처리하여 수소화 처리를 행한 후에, 플라즈마 CVD법에 의한 질소 실리콘의 성막으로, 패시베이션층을 형성한다. 이어서, 유리 기판의 제2 주면측에, 자외선 경화성 수지를 도포하여, 포토리소그래피법에 의해 평탄화층 및 콘택트 홀을 형성한다. 이어서, 스퍼터링법에 의해 산화인듐주석을 성막하여, 포토리소그래피법을 사용한 에칭에 의해 화소 전극을 형성한다.

계속해서, 증착법에 의해, 유리 기판의 제2 주면측에, 정공 주입층으로서 4,4',4"-트리스(3-메틸페닐페닐아미노)트리페닐아민, 정공 수송층으로서 비스[(N-나프틸)-N-페닐]벤지딘, 발광층으로서 8-퀴놀리놀알루미늄 착체(Alq₃)에 2,6-비스[4-[N-(4-메톡시페닐)-N-페닐]아미노스티릴]나프탈렌-1,5-디카르보니트릴(BSN-BCN)을 40체적％ 혼합한 것, 전자 수송층으로서 Alq₃을 이 순서대로 성막한다. 이어서, 스퍼터링법에 의해 알루미늄을 성막하여, 포토리소그래피법을 사용한 에칭에 의해 대향 전극을 형성한다. 이어서, 유리 기판의 제2 주면측에, 자외선 경화형의 접착층을 개재하여 1매 더 유리 기판을 접합하여 밀봉한다. 상기 수순에 의해, 유리 기판 위에 유기 EL 구조체를 형성한다. 유리 기판 위에 유기 EL 구조체를 갖는 유리 적층체 S1(이하, 패널 A라고 함)이, 본 발명의 전자 디바이스용 부재를 구비한 적층체이다.

계속해서, 패널 A의 밀봉체측을 정반에 진공 흡착시킨 다음, 패널 A의 코너부의 유리 기판과 실리콘 수지층의 계면에, 두께 0.1㎜의 스테인리스제 칼날을 삽입하여, 유리 기판과 실리콘 수지층의 계면에 박리의 계기를 부여한다. 그리고, 패널 A의 지지 기재 표면을 진공 흡착 패드로 흡착한 후, 흡착 패드를 상승시킨다. 여기서 칼날의 삽입은, 이오나이저(키엔스사제)로부터 제전성 유체를 당해 계면에 분사하면서 행한다. 이어서, 형성한 공극을 향하여 이오나이저로부터는 계속하여 제전성 유체를 분사하면서, 또한, 물을 박리 전선에 쏘면서 진공 흡착 패드를 인상한다. 그 결과, 정반 위에 유기 EL 구조체가 형성된 유리 기판만을 남기고, 수지층을 구비한 지지 기재를 박리할 수 있다.

계속해서, 분리된 유리 기판을 레이저 커터 또는 스크라이브-브레이크법을 사용하여 절단하여, 복수의 셀로 분단한 후, 유기 EL 구조체가 형성된 유리 기판과 대향 기판을 조립하고, 모듈 형성 공정을 실시하여 OLED를 제작한다. 이와 같이 하여 얻어지는 OLED는, 특성상 문제는 발생하지 않는다.

<실시예 39>

본 예에서는, 실시예 1에서 얻은 유리 적층체 S1을 사용하여 LCD를 제조한다.

먼저, 2매의 유리 적층체 S1-1 및 S1-2를 준비한다. 한쪽 유리 적층체 S1-1에 있어서의 유리 기판의 제2 주면 위에, 플라즈마 CVD법에 의해 질화 실리콘, 산화 실리콘, 아몰퍼스 실리콘의 순서대로 성막한다. 이어서, 이온 도핑 장치에 의해 저농도의 붕소를 아몰퍼스 실리콘층에 주입하고, 질소 분위기 하에서, 가열 처리하여 탈수소 처리를 행한다. 이어서, 레이저 어닐 장치에 의해 아몰퍼스 실리콘층의 결정화 처리를 행한다. 이어서, 포토리소그래피법을 사용한 에칭 및 이온 도핑 장치로부터, 저농도의 인을 아몰퍼스 실리콘층에 주입하고, N형 및 P형의 TFT 에리어를 형성한다. 이어서, 유리 기판의 제2 주면측에, 플라즈마 CVD법에 의해 산화 실리콘막을 성막하여 게이트 절연막을 형성한 후에, 스퍼터링법에 의해 몰리브덴을 성막하여, 포토리소그래피법을 사용한 에칭에 의해 게이트 전극을 형성한다. 이어서, 포토리소그래피법과 이온 도핑 장치에 의해, 고농도의 붕소와 인을 N형, P형 각각의 원하는 에리어에 주입하여, 소스 에리어 및 드레인 에리어를 형성한다. 이어서, 유리 기판의 제2 주면측에, 플라즈마 CVD법에 의한 산화 실리콘의 성막으로 층간 절연막을, 스퍼터링법에 의해 알루미늄의 성막 및 포토리소그래피법을 사용한 에칭에 의해 TFT 전극을 형성한다. 이어서, 수소 분위기 하에서, 가열 처리하여 수소화 처리를 행한 후에, 플라즈마 CVD법에 의한 질소 실리콘의 성막으로, 패시베이션층을 형성한다. 이어서, 유리 기판의 제2 주면측에, 자외선 경화성 수지를 도포하여, 포토리소그래피법에 의해 평탄화층 및 콘택트 홀을 형성한다. 이어서, 스퍼터링법에 의해 산화인듐주석을 성막하여, 포토리소그래피법을 사용한 에칭에 의해 화소 전극을 형성한다.

이어서, 다른 한쪽 유리 적층체 S1-2를 대기 분위기 하에서, 가열 처리한다. 이어서, 유리 적층체 S1-2에 있어서의 유리 기판의 제2 주면 위에, 스퍼터링법에 의해 크롬을 성막하여, 포토리소그래피법을 사용한 에칭에 의해 차광층을 형성한다. 이어서, 유리 기판의 제2 주면측에, 다이 코팅법에 의해 컬러 레지스트를 도포하여, 포토리소그래피법 및 열 경화에 의해 컬러 필터층을 형성한다. 이어서, 스퍼터링법에 의해 산화인듐주석을 성막하여, 대향 전극을 형성한다. 이어서, 유리 기판의 제2 주면측에, 다이 코팅법에 의해 자외선 경화 수지액을 도포하여, 포토리소그래피법 및 열 경화에 의해 기둥 형상 스페이서를 형성한다. 이어서, 롤 코팅법에 의해 폴리이미드 수지액을 도포하여, 열 경화에 의해 배향층을 형성하고, 러빙을 행한다.

이어서, 디스펜서법에 의해 시일용 수지액을 프레임 형상으로 묘화하고, 프레임 내에 디스펜서법에 의해 액정을 적하한 후에, 상기에서 화소 전극이 형성된 유리 적층체 S1-1을 사용하여, 2매의 유리 적층체 S1의 유리 기판의 제2 주면측끼리를 접합하여, 자외선 경화 및 열 경화에 의해 LCD 패널을 얻는다.

계속해서, 유리 적층체 S1-1의 지지 기재의 제2 주면을 정반에 진공 흡착시켜, 유리 적층체 S1-2의 코너부의 유리 기판과 실리콘 수지층의 계면에, 두께 0.1㎜의 스테인리스제 칼날을 삽입하여, 유리 기판의 제1 주면과 실리콘 수지층의 박리성 표면의 박리의 계기를 부여한다. 여기서 칼날의 삽입은, 이오나이저(키엔스사제)로부터 제전성 유체를 당해 계면에 분사하면서 행한다. 이어서, 형성된 공극을 향하여 이오나이저로부터는 계속하여 제전성 유체를 분사하면서, 물을 박리 전선에 쏘면서 진공 흡착 패드를 인상한다. 그리고, 유리 적층체 S1-2의 지지 기재의 제2 주면을 진공 흡착 패드로 흡착한 후, 흡착 패드를 상승시킨다. 그 결과, 정반 위에 유리 적층체 S1-1의 지지 기재가 부착된 LCD의 빈 셀만을 남기고, 수지층을 구비한 지지 기재를 박리할 수 있다.

이어서, 제2 주면에 컬러 필터가 형성된 유리 기판의 제1 주면을 정반에 진공 흡착시켜, 유리 적층체 S1-1의 코너부의 유리 기판과 실리콘 수지층의 계면에, 두께 0.1㎜의 스테인리스제 칼날을 삽입하여, 유리 기판의 제1 주면과 실리콘 수지층의 박리성 표면의 박리의 계기를 부여한다. 그리고, 유리 적층체 S1-1의 지지 기재의 제2 주면을 진공 흡착 패드로 흡착한 후, 유리 기판과 실리콘 수지층 사이에 물을 분사하면서, 흡착 패드를 상승시킨다. 그 결과, 정반 위에 LCD 셀만을 남기고, 실리콘 수지층이 고정된 지지 기재를 박리할 수 있다. 이렇게 하여, 두께 0.1㎜의 유리 기판으로 구성되는 복수의 LCD의 셀이 얻어진다.

계속해서, 절단하는 공정에 의해, 복수의 LCD의 셀로 분단한다. 완성된 각각의 LCD 셀에 편광판을 부착하는 공정을 실시하고, 계속하여 모듈 형성 공정을 실시하여 LCD를 얻는다. 이렇게 하여 얻어지는 LCD는, 특성상 문제는 발생하지 않는다.

<실시예 40>

본 예에서는, 실시예 1에서 얻은 유리 적층체 S1을 사용하여 OLED를 제조한다.

먼저, 유리 적층체 S1에 있어서의 유리 기판의 제2 주면 위에, 스퍼터링법에 의해 몰리브덴을 성막하여, 포토리소그래피법을 사용한 에칭에 의해 게이트 전극을 형성한다. 이어서, 스퍼터링법에 의해, 유리 기판의 제2 주면측에 산화알루미늄을 성막하여 게이트 절연막을 더 형성하고, 계속하여 스퍼터링법에 의해 산화인듐갈륨아연을 성막하여 포토리소그래피법을 사용한 에칭에 의해 산화물 반도체층을 형성한다. 이어서, 스퍼터링법에 의해, 유리 기판의 제2 주면측에 산화알루미늄을 성막하여 채널 보호층을 더 형성하고, 계속하여 스퍼터링법에 의해 몰리브덴을 성막하여 포토리소그래피법을 사용한 에칭에 의해 소스 전극 및 드레인 전극을 형성한다.

이어서, 대기 중에서 가열 처리를 행한다. 이어서, 유리 기판의 제2 주면측에 다시 스퍼터링법에 의해 산화알루미늄을 성막하여 패시베이션층을 형성하고, 계속하여 스퍼터링법에 의해 산화인듐주석을 성막하여 포토리소그래피법을 사용한 에칭에 의해 화소 전극을 형성한다.

계속해서, 증착법에 의해, 유리 기판의 제2 주면측에, 정공 주입층으로서 4,4',4"-트리스(3-메틸페닐페닐아미노)트리페닐아민, 정공 수송층으로서 비스[(N-나프틸)-N-페닐]벤지딘, 발광층으로서 8-퀴놀리놀알루미늄 착체(Alq₃)에 2,6-비스[4-[N-(4-메톡시페닐)-N-페닐]아미노스티릴]나프탈렌-1,5-디카르보니트릴(BSN-BCN)을 40체적％ 혼합한 것, 전자 수송층으로서 Alq₃을 이 순서대로 성막한다. 이어서, 스퍼터링법에 의해 알루미늄을 성막하여, 포토리소그래피법을 사용한 에칭에 의해 대향 전극을 형성한다. 이어서, 유리 기판의 제2 주면측에, 자외선 경화형의 접착층을 개재하여 또 1장의 유리 기판을 접합하여 밀봉한다. 상기 수순에 의해, 유리 기판 위에 유기 EL 구조체를 형성한다. 유리 기판 위에 유기 EL 구조체를 갖는 유리 적층체 S1(이하, 패널 B라고 함)이, 본 발명의 전자 디바이스용 부재를 구비한 적층체(지지 기재를 구비한 표시 장치용 패널)이다.

계속해서, 패널 B의 밀봉체측을 정반에 진공 흡착시킨 다음, 패널 B의 코너부의 유리 기판과 실리콘 수지층의 계면에, 두께 0.1㎜의 스테인리스제 칼날을 삽입하여, 유리 기판과 실리콘 수지층의 계면에 박리의 계기를 부여한다. 그리고, 패널 B의 지지 기재 표면을 진공 흡착 패드로 흡착한 후, 흡착 패드를 상승시킨다. 여기서 칼날의 삽입은, 이오나이저(키엔스사제)로부터 제전성 유체를 당해 계면에 분사하면서 행한다. 이어서, 형성된 공극을 향하여 이오나이저로부터는 계속하여 제전성 유체를 분사하면서, 또한, 물을 박리 전선에 쏘면서 진공 흡착 패드를 인상한다. 그 결과, 정반 위에 유기 EL 구조체가 형성된 유리 기판만을 남기고, 수지층을 구비한 지지 기재를 박리할 수 있다.

계속해서, 분리된 유리 기판을 레이저 커터 또는 스크라이브-브레이크법을 사용하여 절단하여, 복수의 셀로 분단한 후, 유기 EL 구조체가 형성된 유리 기판과 대향 기판을 조립하고, 모듈 형성 공정을 실시하여 OLED를 제작한다. 이렇게 하여 얻어지는 OLED는, 특성상 문제는 발생하지 않는다.

본 출원은, 2015년 8월 6일 출원의 일본 특허 출원 2015-155753에 기초하는 것이고, 그 내용은 본 명세서에 참조로서 포함된다.

10: 유리 적층체
12: 지지 기재
14: 실리콘 수지층
16: 유리 기판
18: 수지층을 구비한 지지 기재
22: 전자 디바이스용 부재
24: 전자 디바이스용 부재를 구비한 적층체
26: 부재를 구비한 유리 기판

Claims (13)

1. 지지 기재와 실리콘 수지층과 유리 기판을 이 순으로 구비한 유리 적층체이며,
   상기 유리 적층체를 질소 분위기 하에서 550℃에서 10분간 가열한 경우, 상기 실리콘 수지층과 상기 유리 기판 사이에, 기포가 없거나, 또는 기포가 있는 경우에는 상기 기포의 직경이 1㎜ 미만인, 유리 적층체.
2. 제1항에 있어서, 상기 실리콘 수지층 중의 실리콘 수지가, (R)SiO_{3 /2}로 표현되는 오르가노실록시 단위(T 단위)와, SiO₂로 표현되는 오르가노실록시 단위(Q 단위)를 포함하는, 유리 적층체. (여기서, R은 수소 원자 또는 유기기를 나타낸다.)
3. 제2항에 있어서, 상기 T 단위의 비율이, 전체 오르가노실록시 단위에 대하여 91 내지 99몰％이며,
   상기 Q 단위의 비율이, 전체 오르가노실록시 단위에 대하여 1 내지 9몰％인, 유리 적층체.
4. 제2항에 있어서, 상기 실리콘 수지가, (R)₂SiO_{2 /2}로 표현되는 오르가노실록시 단위(D 단위)를 더 갖는 유리 적층체. (여기서, R은 수소 원자 또는 유기기를 나타낸다.)
5. 제4항에 있어서, 상기 D 단위의 비율이, 전체 오르가노실록시 단위에 대하여 1 내지 40몰％이며,
   상기 T 단위의 비율이, 전체 오르가노실록시 단위에 대하여 30 내지 98몰％이며,
   상기 Q 단위의 비율이, 전체 오르가노실록시 단위에 대하여 1 내지 30몰％인, 유리 적층체.
6. 제5항에 있어서, 상기 D 단위의 비율이, 전체 오르가노실록시 단위에 대하여 1 내지 35몰％인, 유리 적층체.
7. 제5항 또는 제6항에 있어서, 상기 D 단위의 비율이, 전체 오르가노실록시 단위에 대하여 1 내지 15몰％인, 유리 적층체.
8. 제1항 내지 제7항 중 어느 한 항에 있어서, 상기 실리콘 수지층 중의 실리콘 수지가, 경화성 실리콘의 경화물이며, 상기 경화성 실리콘의 중량 평균 분자량이 5000 내지 60000인, 유리 적층체.
9. 제1항 내지 제8항 중 어느 한 항에 있어서, 상기 실리콘 수지층의 두께가 0.001 내지 100㎛인, 유리 적층체.
10. 제1항 내지 제9항 중 어느 한 항에 있어서, 상기 유리 기판의 두께가 0.03 내지 0.3㎜인, 유리 적층체.
11. 제1항 내지 제10항 중 어느 한 항에 있어서, 상기 실리콘 수지층의 상기 유리 기판측의 표면 조도 Ra가 0.1 내지 20㎚인, 유리 적층체.
12. 지지 기재 위에, (R)SiO_{3 /2}로 표현되는 오르가노실록시 단위(T 단위)와, SiO₂로 표현되는 오르가노실록시 단위(Q 단위)를 포함하고, 상기 T 단위의 비율이, 전체 오르가노실록시 단위에 대하여 91 내지 99몰％이며, 상기 Q 단위의 비율이, 전체 오르가노실록시 단위에 대하여 1 내지 9몰％인 실리콘 수지를 포함하는 실리콘 수지층을 형성하는 공정과,
    상기 실리콘 수지층 위에 유리 기판을 적층하는 공정을 갖는 유리 적층체의 제조 방법. (여기서, R은 수소 원자 또는 유기기를 나타낸다.)
13. 지지 기재 위에, (R)₂SiO_{2 /2}로 표현되는 오르가노실록시 단위(D 단위)와, (R)SiO_{3 /2}로 표현되는 오르가노실록시 단위(T 단위)와, SiO₂로 표현되는 오르가노실록시 단위(Q 단위)를 포함하고, 상기 D 단위의 비율이, 전체 오르가노실록시 단위에 대하여 1 내지 40몰％이며, 상기 T 단위의 비율이, 전체 오르가노실록시 단위에 대하여 30 내지 98몰％이며, 상기 Q 단위의 비율이, 전체 오르가노실록시 단위에 대하여 1 내지 30몰％인 실리콘 수지를 포함하는 실리콘 수지층을 형성하는 공정과,
    상기 실리콘 수지층 위에 유리 기판을 적층하는 공정을 갖는 유리 적층체의 제조 방법. (여기서, R은 수소 원자 또는 유기기를 나타낸다.)

Images