KR20140079783A

KR20140079783A - 적층체, 적층체의 제조 방법 및 전자 디바이스용 부재가 부착된 유리 기판의 제조 방법

Info

Publication number: KR20140079783A
Application number: KR1020147010179A
Authority: KR
Inventors: 겐이치 에바타; 도시히코 히구치
Original assignee: 아사히 가라스 가부시키가이샤
Priority date: 2011-10-18
Filing date: 2012-10-15
Publication date: 2014-06-27
Also published as: TWI562887B; JPWO2013058217A1; CN103889712B; CN103889712A; WO2013058217A1; TW201318843A; KR101973826B1; JP5924344B2

Abstract

본 발명은, 지지판의 층과 수지층과 유리 기판의 층을 이 순서로 구비하고, 상기 지지판의 층과 상기 수지층의 계면의 박리 강도 (y) 가, 상기 수지층과 상기 유리 기판의 계면의 박리 강도 (x) 또는 상기 수지층의 응집 파괴 강도 (z) 보다 높고, 상기 수지층의 수지가 가교 실리콘 수지이고, 상기 가교 실리콘 수지가, 식 (1) 로 표시되는 오르가노실록시 단위 (A-1) 과, 식 (2) 로 표시되는 오르가노실록시 단위 (B-1) 을 포함하고, 전체 오르가노실록시 단위에 대한 (A-1) + (B-1) 의 비율이 70 ∼ 100 몰% 이고, 또한 (A-1) 과 (B-1) 의 합계에 대한 (A-1) 의 비율이 15 ∼ 50 몰% 인 가교 실리콘 수지인 적층체에 관한 것이다 :

(상기 식 (1) 중, R¹ 은 수소 원자 또는 탄소 원자수 1 ∼ 4 의 알킬기를 나타낸다. 상기 식 (2) 중, R⁶ 및 R⁷ 은, 각각 독립적으로 탄소 원자수 1 ∼ 4 의 알킬기를 나타낸다.)

Description

적층체, 적층체의 제조 방법 및 전자 디바이스용 부재가 부착된 유리 기판의 제조 방법{LAMINATE, METHOD FOR PRODUCING LAMINATE, AND METHOD FOR PRODUCING GLASS SUBSTRATE HAVING MEMBER FOR ELECTRONIC DEVICES ATTACHED THERETO}

본 발명은, 적층체, 적층체의 제조 방법 및 전자 디바이스용 부재가 부착된 유리 기판의 제조 방법에 관한 것이다.

최근, 태양 전지 (PV), 액정 패널 (LCD), 유기 EL 패널 (OLED) 등의 디바이스 (전자 기기) 의 박형화, 경량화가 진행되고 있어, 이들 디바이스에 이용하는 유리 기판의 박판화가 진행되고 있다. 박판화에 의해 유리 기판의 강도가 부족해지면, 디바이스의 제조 공정에 있어서 유리 기판의 취급성이 저하된다.

따라서, 종래부터, 최종 두께보다 두꺼운 유리 기판 상에 디바이스용 부재 (예컨대, 박막 트랜지스터) 를 형성한 후, 유리 기판을 화학 에칭 처리에 의해 박판화하는 방법이 널리 채택되고 있다. 그러나, 이 방법에서는, 예컨대, 1 장의 유리 기판의 두께를 0.7 ㎜ 로부터 0.2 ㎜ 나 0.1 ㎜ 로 박판화하는 경우, 원래의 유리 기판의 재료의 대부분을 에칭액으로 깎아내게 되기 때문에, 생산성이나 원재료의 사용 효율이라는 관점에서는 바람직하지 않다.

또, 상기 화학 에칭에 의한 유리 기판의 박판화 방법에 있어서는, 유리 기판 표면에 미세한 흠집이 존재하는 경우, 에칭 처리에 의해서 흠집을 기점으로 하여 미세한 패임 (에치 피트) 가 형성되어, 광학적인 결함이 되는 경우가 있었다.

최근에는 상기 과제에 대응하기 위해, 박판 유리 기판과 보강판을 적층한 적층체를 준비하여, 적층체의 박판 유리 기판 상에 표시 장치 등의 전자 디바이스용 부재를 형성한 후, 박판 유리 기판으로부터 지지판을 분리하는 방법이 제안되어 있다 (예컨대, 특허문헌 1 참조). 보강판은, 지지판과, 그 지지판 상에 고정된 수지층을 가지며, 수지층과 박판 유리 기판이 박리 가능하게 밀착된다. 적층체의 수지층과 박판 유리 기판의 계면이 박리되어, 박판 유리 기판으로부터 분리된 보강판은, 새로운 박판 유리 기판과 적층되어, 적층체로서 재이용하는 것이 가능하다.

한편, 내열성의 수지층으로서, 특허문헌 2 에 기재된 열경화성 수지를 이용하여 얻어지는 수지층이 알려져 있다.

국제 공개 제07/018028 호 일본 공개특허공보 2009-215343호

특허문헌 1 에 기재된 적층체에 관해, 최근 더욱 높은 내열성이 요구되게 되었다. 적층체의 유리 기판 상에 형성되는 전자 디바이스용 부재의 고기능화나 복잡화에 따라서, 전자 디바이스용 부재를 형성할 때의 온도가 더욱 고온이 됨과 함께, 그 고온에 노출되는 시간도 장시간을 요하는 경우가 적지 않다.

특허문헌 1 에 기재된 적층체는 대기중 300 ℃, 1 시간의 처리에 견딜 수 있다. 그러나, 본 발명자들의 검토에 의하면, 특허문헌 1 에 기재된 적층체에 있어서의 수지층의 실리콘 수지는, 400 ℃ 에 있어서는 단시간내에 분해가 일어나 다량의 아웃가스가 발생한다. 이러한 아웃가스의 발생은, 유리 기판 상에 형성되는 전자 디바이스용 부재를 오염시켜, 결과적으로 전자 디바이스의 생산성을 저하시키는 원인이 된다.

또, 수지층의 분해에 의해 수지층 자체에 크랙 등이 생기고, 그 위에 적층되는 유리 기판과의 밀착성이 저하되어, 고온 처리가 실시되는 전자 디바이스용 부재의 제조시에 유리 기판의 위치 어긋남 등이 생기기 쉬워, 결과적으로 전자 디바이스의 생산성을 저하시킬 우려도 있다.

또한, 적층체로부터 유리 기판을 분리할 때, 열 열화된 수지층의 일부가 제품측인 유리 기판의 박리면에 부착되어 버리는 경우가 있어, 그 제거가 매우 어려웠다.

본 발명자는 특허문헌 1 에 기재된 수지층의 내열성 향상에 관해 검토하였다. 내열성이 높은 실리콘 수지로서, 축합 반응에 의해 가교된 실리콘 수지가 알려져 있다. 또한, 특허문헌 1 에 기재된 실리콘 수지는, 하이드로실릴레이션 반응에 의해 가교된 실리콘 수지이다. 축합 반응에 의해 가교된 실리콘 수지 중, 페닐기 등의 아릴기가 규소 원자에 결합한 단위를 갖는 실리콘 수지가 특히 내열성이 높다. 이러한 실리콘 수지로서 특허문헌 2 등에 기재된 실리콘 수지가 알려져 있다. 그러나, 특허문헌 2 에 기재된 실리콘 수지를 특허문헌 1 에 기재된 수지층의 재료로서 사용한 결과, 수지층의 유리 기판과 적층하는 표면의 면상이 거칠고, 유리 기판의 수지층에 대한 밀착성이 반드시 충분하지 않고, 특허문헌 1 에 기재된 적층체로서 사용할 수 없었다.

본 발명은, 상기 과제를 감안하여 이루어진 것으로, 고온 가열 처리 조건하에서도 사용할 수 있고, 청정화 처리를 실시함으로써 분리된 유리 기판의 박리면의 청정성을 유지할 수 있는 적층체 및 그 적층체의 제조 방법을 제공하는 것을 목적으로 한다.

또, 본 발명은, 그 적층체를 사용한 전자 디바이스용 부재가 부착된 유리 기판의 제조 방법을 제공하는 것도 목적으로 한다.

본 발명자들은, 상기 과제를 해결하기 위해 예의 검토한 결과, 본 발명을 완성하였다.

즉, 본 발명의 제 1 양태는, 지지판의 층과 수지층과 유리 기판의 층을 이 순서로 구비하고, 상기 지지판의 층과 상기 수지층의 계면의 박리 강도 (y) 가, 상기 수지층과 상기 유리 기판의 계면의 박리 강도 (x) 또는 상기 수지층의 응집 파괴 강도 (z) 보다 높고, 상기 수지층의 수지가 가교 실리콘 수지이고, 상기 가교 실리콘 수지가, 후술하는 식 (1) 로 표시되는 오르가노실록시 단위 (A-1) 과, 후술하는 식 (2) 로 표시되는 오르가노실록시 단위 (B-1) 을 포함하고, 전체 오르가노실록시 단위에 대한 (A-1) + (B-1) 의 비율이 70 ∼ 100 몰% 이고, 또한 (A-1) 과 (B-1) 의 합계에 대한 (A-1) 의 비율이 15 ∼ 50 몰% 인 가교 실리콘 수지인 적층체이다.

제 1 양태에 있어서, 가교 실리콘 수지가, 추가로 후술하는 식 (3) 으로 표시되는 오르가노실록시 단위 (A-2) 및 후술하는 식 (4) 로 표시되는 오르가노실록시 단위 (B-2) 중 적어도 어느 한쪽을 포함하고, [(A-1) + (A-2) + (B-1) + (B-2)] 에 대한 [(A-1) + (B-2)] 의 비율이 15 ∼ 50 몰% 인 것이 바람직하다.

또, 식 (1) 및 식 (3) 에 있어서 후술하는 식 (9) 로 표시되는 페닐기 (X) 와, 식 (2) 및 (4) 에 있어서 R⁶ 및/또는 R⁷ 로 표시되는 알킬기 (Y) 의 비가, [(X)]/[(X) + (Y)] = 10 ∼ 40 몰% 인 것이 바람직하다.

또한, 전체 오르가노실록시 단위에 대한 [(A-1) + (A-2) + (B-1) + (B-2)] 의 비율이 95 ∼ 100 몰% 인 것이 바람직하다.

또, 후술하는 식 (1) ∼ (4) 로 표시되는 오르가노실록시 단위는 모두 오르가노알콕시실란 화합물에서 유래하는 단위인 것이 바람직하다.

또한, 제 1 양태에 있어서, 박리 강도 (x) 는 응집 파괴 강도 (z) 보다 높은 것이 바람직하다. 또, 상기 수지층의 두께는 1 ∼ 5 ㎛ 인 것이 바람직하고, 상기 지지판은 유리판인 것이 바람직하다. 또한, 상기 지지판과 상기 유리 기판의 25 ∼ 300 ℃ 에 있어서의 평균 선팽창 계수의 차가 0 ∼ 500 × 10^-7/℃ 인 것이 바람직하다.

본 발명의 제 2 양태는, 본 발명의 제 1 양태의 적층체의 제조 방법으로서, 가교 경화하여 후술하는 가교 실리콘 수지가 되는 경화성 실리콘 수지의 막을 지지판의 표면에 형성하고, 상기 지지판의 표면 상에서 경화성 실리콘 수지를 가교 경화시켜 가교 실리콘 수지의 막을 형성하고, 이어서, 상기 가교 실리콘 수지의 막의 표면에 유리 기판을 적층하는 적층체의 제조 방법이다.

제 2 양태에 있어서, 경화성 실리콘 수지가 오르가노알콕시실란 화합물의 혼합물의 부분 가수분해 축합물로 이루어짐과 함께, 그 경화성 실리콘 수지 및 용매를 포함하는 용액을 지지판의 표면에 도포하여, 용매를 제거함으로써 경화성 실리콘 수지의 막을 형성하는 것이 바람직하다. 또, 상기 부분 가수분해 축합물의 중량 평균 분자량은 1만 ∼ 20만인 것이 바람직하다. 또한, 상기 부분 가수분해 축합물의 중량 평균 분자량은 1만 ∼ 10만인 것이 보다 바람직하다.

본 발명의 제 3 양태는, 본 발명의 제 1 양태의 적층체 중의 유리 기판 상에 전자 디바이스용 부재를 형성하여, 전자 디바이스용 부재가 부착된 적층체를 제조하고, 그 전자 디바이스용 부재가 부착된 적층체로부터, 수지층의 유리 기판측 계면 또는 수지층 내부를 박리면으로 하여, 전자 디바이스용 부재가 부착된 유리 기판과 수지층이 부착된 지지판으로 분리하고, 이어서, 전자 디바이스용 부재가 부착된 유리 기판의 박리면을 청정화하는 전자 디바이스용 부재가 부착된 유리 기판의 제조 방법이다.

또, 상기 청정화는 용매를 이용한 세정인 것이 바람직하고, 세정은, 용해도 파라미터가 7 ∼ 15 인 용매를 사용한 세정인 것이 바람직하다.

또한, 상기 전자 디바이스용 부재가 부착된 유리 기판을 이하 「부재가 부착된 유리 기판」 이라고 한다.

본 발명에 의하면, 고온 가열 처리 조건하에서도 사용할 수 있고, 청정화 처리를 실시함으로써 분리된 유리 기판의 박리면의 청정성을 유지할 수 있는 적층체 및 그 적층체의 제조 방법을 제공할 수 있다.

또, 본 발명에 의하면, 그 적층체를 사용한 부재가 부착된 유리 기판의 제조 방법을 제공할 수도 있다.

도 1 은, 본 발명에 따른 적층체의 일 실시형태의 모식적 단면도이다.
도 2 는, 본 발명에 따른 전자 디바이스의 제조 방법의 일 실시형태를 공정순으로 나타내는 모식적 단면도이다.

이하, 본 발명을 실시하기 위한 형태에 관해 도면을 참조하여 설명하지만, 본 발명은, 이하의 실시형태에 제한되는 것은 아니며, 본 발명의 범위를 일탈하지 않고 이하의 실시형태에 여러가지 변형 및 치환을 부가할 수 있다.

본 발명의 적층체는, 지지판의 층과 수지층과 유리 기판의 층을 이 순서로 구비한다. 즉, 지지판의 층과 유리 기판의 층 사이에 수지층을 가지며, 따라서, 수지층은 일방 측이 지지판의 층에 접하고, 타방 측이 유리 기판의 층에 접하고 있다.

수지층과 유리 기판의 계면은 박리 강도 (x) 를 가지며, 수지층과 유리 기판의 계면에 박리 강도 (x) 를 초과하는 박리 방향의 응력이 가해지면, 수지층과 유리 기판의 계면이 박리된다. 수지층과 지지판의 계면은 박리 강도 (y) 를 가지며, 수지층과 지지판의 계면에 박리 강도 (y) 를 초과하는 박리 방향의 응력이 가해지면, 수지층과 지지판의 계면이 박리된다. 한편, 수지층의 수지는 그 자체의 파괴에 대항하는 강도를 가지며, 수지층에 유리 기판과 지지판을 박리하는 방향의 응력이 가해지면 어느 정도의 응력까지는 파괴되지 않고 그 응력에 견딘다. 그러나, 수지 자체의 강도를 초과하는 응력이 가해지면 수지층이 파괴되며, 이 수지층이 견디는 한도의 강도를 응집 파괴 강도 (z) 라고 한다.

본 발명의 적층체 (후술하는 전자 디바이스용 부재가 부착된 적층체도 의미함) 에 있어서는, 상기 박리 강도 (y) 는, 상기 박리 강도 (x) 또는 상기 응집 파괴 강도 (z) 보다 높다. 따라서, 본 발명의 적층체에 유리 기판과 지지판을 박리하는 방향의 응력이 가해지면, 본 발명의 적층체는, 수지층과 유리 기판의 계면에서 박리되어 유리 기판과 수지층이 부착된 지지판으로 분리되거나, 또는 수지층의 응집 파괴에 의해 수지가 부착된 유리 기판과 수지가 부착된 지지판으로 분리된다. 두 양태 중 어느 쪽이 될지는 박리 강도 (x) 와 응집 파괴 강도 (z) 의 크기에 따르며, 박리 강도 (x) 가 응집 파괴 강도 (z) 보다 높은 경우에는 수지층의 응집 파괴가 일어나고, 박리 강도 (x) 가 응집 파괴 강도 (z) 보다 낮은 경우에는 계면 박리가 일어난다고 생각된다.

상기와 같이, 본 발명의 적층체에 있어서의 박리 강도 (x) 가 응집 파괴 강도 (z) 보다 높은 경우, 적층체의 유리 기판과 지지판을 박리하면, 수지가 부착된 유리 기판과 수지가 부착된 지지판이 생긴다. 후술하는 바와 같이, 적층체 중의 유리 기판 상에 전자 디바이스용 부재를 형성한 후의 적층체에서는, 분리된 유리 기판은 부재가 부착된 유리 기판이다. 부재가 부착된 유리 기판의 박리면 (유리 기판의 전자 디바이스용 부재가 형성되지 않은 면) 에 수지가 부착되어 있는 것은 바람직하지 않기 때문에, 박리면에 부착된 수지를 제거하는 것이 바람직하다.

또한, 부착된 수지를 제거한다 하더라도, 그 양이 적을수록 제거가 용이하다는 점에서, 분리한 직후의 박리면에 부착된 수지는 적은 편이 바람직하다. 박리 강도 (x) 가 응집 파괴 강도 (z) 에 가까울수록 부분적으로 계면 박리가 생길 가능성이 높아지고, 유리 기판의 박리면에 부착된 수지의 양은 지지판에 부착된 수지량과 비교하여 적어진다고 생각된다.

또한, 하기와 같이 박리 강도 (x) 와 응집 파괴 강도 (z) 가 거의 동일한 경우는 박리면에 수지가 부착된 유리 기판이 생기기 쉽다고 생각되기 때문에, 본 발명에 있어서는 박리 강도 (x) 가 응집 파괴 강도 (z) 보다 높은 경우에 포함시키는 것으로 한다.

상기와 같이, 본 발명의 적층체에 있어서의 박리 강도 (x) 가 응집 파괴 강도 (z) 보다 낮은 경우, 적층체의 유리 기판과 지지판을 박리하면, 유리 기판과 수지층이 부착된 지지판이 생긴다. 박리 강도 (x) 가 응집 파괴 강도 (z) 에 가까울수록 수지층의 응집 파괴가 생기기 쉬워져, 박리면에 수지가 부착된 유리 기판이 생기기 쉽다. 박리 강도 (x) 와 응집 파괴 강도 (z) 가 근접해 있는 경우, 개개의 적층체마다 수지가 부착된 유리 기판과 수지가 부착되지 않은 유리 기판이 생길 가능성이 있다. 따라서, 가령 수지의 부착이 없다고 생각되는 경우라 하더라도, 분리한 후의 유리 기판의 박리면에 미량의 수지의 부착 가능성을 고려하여, 수지를 제거하는 조작을 행하는 것이 바람직하다.

박리 강도 (y) 는, 박리 강도 (x) 와 응집 파괴 강도 (z) 와 비교하여, 양자보다 충분히 높은 것이 바람직하다. 이에 따라, 분리후에 있어서의 지지판에 부착된 수지량을 유리 기판에 비교하여 상대적으로 많게 할 수 있다. 박리 강도 (y) 를 높이는 것은, 지지판에 대한 수지층의 부착력을 높이고, 또한 가열 처리후에 있어서 유리 기판에 대해서보다 상대적으로 높은 부착력을 유지할 수 있는 것을 의미한다.

지지판에 대한 수지층의 부착력을 높이기 위해서는, 경화성 실리콘 수지를 지지판 상에서 가교 경화시켜 수지층을 형성하는 것이 바람직하다. 가교 경화시의 접착력에 의해, 지지판에 대하여 높은 결합력으로 결합한 수지층을 형성할 수 있다.

한편, 가교 경화후의 가교 실리콘 수지의 유리 기판에 대한 결합력은, 상기 가교 경화시에 생기는 결합력보다 낮은 것이 통례이다. 따라서, 지지판 상에서 경화성 실리콘 수지를 가교 경화시켜 수지층을 형성하고, 그 후 가교 경화한 실리콘 수지로 이루어진 수지층의 면에 유리 기판을 적층하여, 적층체를 제조하는 것이 바람직하다.

축합 반응에 의해 가교된 가교 실리콘 수지의 층표면의 부착성은, 특허문헌 1 에 기재된 하이드로실릴레이션 반응에 의해 가교된 가교 실리콘 수지의 층표면보다 높다. 따라서, 본 발명에 있어서, 지지판 상에서 충분히 가교 경화시킨 실리콘 수지층의 표면에 유리 기판을 적층한 경우, 수지층 표면과 유리 기판 표면의 부착성은 특허문헌 1 에 기재된 적층체에 있어서의 경우보다 높다고 생각된다. 따라서, 본 발명의 적층체의 박리 강도 (x) 는, 특허문헌 1 에 기재된 적층체에 있어서의 수지층과 유리 기판층의 계면의 박리 강도에 비교하여 높아진다고 생각된다.

또한, 축합 반응에 의해 가교 경화하는 경화성 실리콘 수지의 반응성은, 하이드로실릴레이션 반응에 의해 가교 경화하는 경화성 실리콘 수지의 반응성보다 낮다고 생각된다. 따라서, 지지판 상에 형성한 수지층의 수지의 가교 반응을 유리 기판과 적층하기 전에 충분히 종료시켜 두는 것은 용이하지 않다. 미반응의 가교점이 잔존한 가교 실리콘으로 이루어진 수지층에 유리 기판을 적층하면, 적층후에 미반응의 가교점이 가교하여 수지가 유리 기판에 접착되어, 박리 강도 (x) 가 높아지는 것으로 생각된다. 특히, 적층체의 유리 기판 표면 상에 전자 디바이스용 부재를 형성할 때에는 가열 처리가 행해지는 경우가 많기 때문에, 이에 따라 유리 기판과 수지층의 계면의 결합이 진행되어, 전자 디바이스용 부재 형성 후의 적층체 (전자 디바이스용 부재가 부착된 적층체) 에 있어서의 박리 강도 (x) 는 보다 높아지기 쉽다.

따라서, 본 발명에 있어서는, 박리시에 있어서는, 박리 강도 (x) 가 응집 파괴 강도 (z) 보다 높은 경우가 많다고 생각된다.

또, 축합 반응에 의해 가교 경화하는 경화성 실리콘 수지는, 경화 촉매를 사용하지 않고 가열에 의해 가교 반응을 충분히 진행시킬 수 있다. 경화 촉매가 잔존한 가교 실리콘 수지에서는 경화 촉매의 작용에 의해 가교 실리콘 수지의 해(解)중합에 의한 저분자량 실리콘 발생의 우려가 있고, 따라서 경화 촉매를 사용하지 않는 것에 의해 저분자량 실리콘의 생성을 적게 할 수 있다.

저분자량 실리콘이 적은 것에 의해, 적층체의 유리 기판 표면 상에 전자 디바이스용 부재를 형성할 때의 고온 조건하에 있어서 저분자량 실리콘에서 기인하는 가스 발생이 적어, 가스의 발생에 의한 전자 디바이스용 부재의 오염의 우려가 적다는 특징이 발휘된다.

또한, 가스 발생의 허용량 이하의 범위에 있어서, 박리 강도를 조정할 목적으로, 규소 화합물이나 불소 화합물 등을 이용한 적층하고자 하는 계면에 대한 박리 용이 처리를 적층전에 실시해도 된다.

본 발명에 있어서, 유리 기판과 지지판의 분리는 전자 디바이스용 부재 형성후의 적층체 (전자 디바이스용 부재가 부착된 적층체) 에 대하여 행해지는 것이 통례이기 때문에, 분리된 유리 기판 (부재가 부착된 유리 기판) 의 박리면에는 수지가 부착되어 있다고 생각된다. 상기와 같이, 부재가 부착된 유리 기판의 박리면에 수지가 부착되어 있는 것은 바람직하지 않아, 부재가 부착된 유리 기판의 박리면에 부착된 수지는 통상 그 제거를 필요로 한다. 본 발명에 있어서의 수지는 용제 용해성을 가지며, 따라서, 용제를 사용한 제거 조작으로 수지를 제거하는 것이 바람직하다.

도 1 은, 본 발명에 관련된 적층체의 일례의 모식적 단면도이다.

도 1 에 나타낸 바와 같이, 적층체 (10) 는, 지지판 (12) 의 층과 유리 기판 (16) 의 층과 그것들 사이에 수지층 (14) 이 존재하는 적층체이다. 수지층 (14) 은, 그 한쪽 면이 지지판 (12) 의 층에 접함과 함께, 그 다른쪽 면이 유리 기판 (16) 의 제 1 주면 (16a) 에 접하고 있다. 바꾸어 말하면, 수지층 (14) 은 유리 기판 (16) 의 제 1 주면 (16a) 에 접하고 있다.

지지판 (12) 의 층 및 수지층 (14) 으로 이루어진 2 층 부분은, 액정 패널 등의 전자 디바이스용 부재를 제조하는 부재 형성 공정에 있어서, 유리 기판 (16) 을 보강한다. 또한, 적층체 (10) 제조를 위해 미리 제조되는 지지판 (12) 의 층 및 수지층 (14) 으로 이루어진 2 층 부분을 수지층이 부착된 지지판 (18) 이라고 한다.

이 적층체 (10) 는 부재 형성 공정까지 사용된다. 즉, 이 적층체 (10) 는, 그 유리 기판 (16) 의 제 2 주면 (16b) 표면 상에 액정 표시 장치 등의 전자 디바이스용 부재가 형성될 때까지 사용된다. 그 후, 전자 디바이스용 부재가 형성된 적층체는, 지지판 (12) 과 부재가 부착된 유리 기판으로 분리되고, 부재가 부착된 유리 기판의 박리면에 수지가 부착되어 있는 경우에는 그 부착된 수지가 제거된다. 수지가 부착된 지지판 (12) (또는 수지층 (14) 을 갖는 지지판 (12)) 은 전자 디바이스를 구성하는 부분은 되지 않는다. 분리된 지지판 (12) 은, 필요에 따라 부착된 수지나 수지층 (14) 을 제거한 후 새로운 유리 기판 (16) 과 적층되어, 적층체 (10) 로서 재이용할 수 있다.

이하에, 우선, 적층체를 구성하는 각 층 (유리 기판, 지지판, 수지층) 및 수지 재료에 관해서 상세하게 서술하고, 그 후 적층체 및 전자 디바이스의 제조 방법에 관해서 상세하게 서술한다.

(유리 기판)

유리 기판 (16) 은, 제 1 주면 (16a) 이 수지층 (14) 과 접하고, 수지층 (14) 측과는 반대측의 제 2 주면 (16b) 에 전자 디바이스용 부재가 설치된다.

유리 기판 (16) 의 종류는, 일반적인 것이면 되며, 예컨대, LCD, OLED 와 같은 표시 장치용의 유리 기판 등을 들 수 있다. 유리 기판 (16) 은 내약품성, 내투습성이 우수하고, 또한 열수축률이 낮다. 열수축률의 지표로는, JIS R 3102 (1995 년 개정) 에 규정되어 있는 선팽창 계수가 이용된다.

유리 기판 (16) 의 선팽창 계수가 크면, 부재 형성 공정은 가열 처리를 수반하는 경우가 많기 때문에, 여러가지 문제점이 생기기 쉽다. 예컨대, 유리 기판 (16) 상에 TFT 를 형성하는 경우, 가열하에서 TFT 가 형성된 유리 기판 (16) 을 냉각시키면, 유리 기판 (16) 의 열수축에 의해 TFT 의 위치 어긋남이 지나치게 커질 우려가 있다.

유리 기판 (16) 은, 유리 원료를 용융하고, 용융 유리를 판상으로 성형하여 얻어진다. 이러한 성형 방법은, 일반적인 것이면 되며, 예컨대, 플로트법, 퓨전법, 슬롯 다운 드로우법, 풀콜법, 라버스법 등이 이용된다. 또한, 특히 두께가 얇은 유리 기판 (16) 은, 일단 판상으로 성형한 유리를 성형 가능 온도로 가열하고, 연신 등의 수단으로 잡아 늘려 얇게 하는 방법 (리드로우법) 으로 성형하여 얻어진다.

유리 기판 (16) 의 유리는, 특별히 한정되지 않지만, 무알칼리붕규산 유리, 붕규산 유리, 소다라임 유리, 고실리카 유리, 그 밖의 산화규소를 주요 성분으로 하는 산화물계 유리가 바람직하다. 산화물계 유리로는, 산화물 환산에 의한 산화규소의 함유량이 40 ∼ 90 질량% 인 유리가 바람직하다.

유리 기판 (16) 의 유리로는, 전자 디바이스용 부재의 종류나 그 제조 공정에 적합한 유리가 채택된다. 예컨대, 액정 패널용의 유리 기판은, 알칼리 금속 성분의 용출이 액정에 영향을 미치기 쉽다는 점에서, 알칼리 금속 성분을 실질적으로 포함하지 않는 유리 (무알칼리 유리) 로 이루어진다 (단, 통상 알칼리 토금속 성분은 포함됨). 이와 같이, 유리 기판 (16) 의 유리는, 적용되는 디바이스의 종류 및 그 제조 공정에 기초하여 적절하게 선택된다.

유리 기판 (16) 의 두께는, 유리 기판 (16) 의 박형화 및/또는 경량화의 관점에서, 0.3 ㎜ 이하인 것이 바람직하고, 보다 바람직하게는 0.15 ㎜ 이하이다. 0.3 ㎜ 이하인 경우, 유리 기판 (16) 에 양호한 플렉시블성을 부여하는 것이 가능하다. 0.15 ㎜ 이하인 경우, 유리 기판 (16) 을 롤형으로 권취하는 것이 가능하다.

또, 유리 기판 (16) 의 두께는, 유리 기판 (16) 의 제조가 용이한 것, 유리 기판 (16) 의 취급이 용이한 것 등의 이유에서 0.03 ㎜ 이상인 것이 바람직하다.

또한, 유리 기판 (16) 은 2 층 이상으로 이루어져 있어도 되고, 이 경우, 각각의 층을 형성하는 재료는 동종 재료여도 되고, 이종 재료여도 된다. 또, 이 경우, 「유리 기판 (16) 의 두께」는 모든 층의 합계의 두께를 의미하는 것으로 한다.

[지지판]

지지판 (12) 은, 유리 기판 (16) 을 지지하여 보강하며, 후술하는 부재 형성 공정 (전자 디바이스용 부재를 제조하는 공정) 에 있어서 전자 디바이스용 부재의 제조시에 유리 기판의 변형, 흠집 발생, 파손 등을 방지한다.

지지판 (12) 으로는, 예컨대, 유리판, 플라스틱판, SUS 판 등의 금속판 등이 이용된다. 통상, 부재 형성 공정이 열처리를 수반하기 때문에, 지지판 (12) 은 유리 기판 (16) 과의 선팽창 계수의 차가 작은 재료로 형성되는 것이 바람직하고, 유리 기판 (16) 과 동일 재료로 형성되는 것이 보다 바람직하고, 지지판 (12) 은 유리판인 것이 바람직하다. 특히, 지지판 (12) 은, 유리 기판 (16) 과 동일한 유리 재료로 이루어진 유리판인 것이 바람직하다.

지지판 (12) 의 두께는, 유리 기판 (16) 보다 두꺼워도 되고 얇아도 된다. 바람직하게는, 유리 기판 (16) 의 두께, 수지층 (14) 의 두께 및 적층체 (10) 의 두께에 기초하여, 지지판 (12) 의 두께가 선택된다. 예컨대, 현행의 부재 형성 공정이 두께 0.5 ㎜ 의 기판을 처리하도록 설계된 것이며, 유리 기판 (16) 의 두께와 수지층 (14) 의 두께의 합이 0.1 ㎜ 인 경우, 지지판 (12) 의 두께를 0.4 ㎜ 로 한다. 지지판 (12) 의 두께는, 통상의 경우 0.2 ∼ 5.0 ㎜ 인 것이 바람직하다.

지지판 (12) 이 유리판인 경우, 유리판의 두께는, 취급이 쉽고 깨어지기 어려운 등의 이유에서, 0.08 ㎜ 이상인 것이 바람직하다. 또, 유리판의 두께는, 전자 디바이스용 부재 형성후에 박리할 때, 깨어지지 않고 적당히 휘어지는 강성이 요구되는 이유에서, 1.0 ㎜ 이하인 것이 바람직하다.

지지판 (12) 과 유리 기판 (16) 의 25 ∼ 300 ℃ 에 있어서의 평균 선팽창 계수 (이하, 간단히 「평균 선팽창 계수」 라고 함) 의 차는, 바람직하게는 500 × 10^-7/℃ 이하이고, 보다 바람직하게는 300 × 10^-7/℃ 이하이고, 더욱 바람직하게는 200 × 10^-7/℃ 이하이다. 차가 지나치게 크면, 부재 형성 공정에서의 가열 냉각시에, 적층체 (10) 가 심하게 휘어지거나, 지지판 (12) 과 유리 기판 (16) 이 박리되거나 할 가능성이 있다. 지지판 (12) 의 재료가 유리 기판 (16) 의 재료와 동일한 경우, 이러한 문제가 생기는 것을 억제할 수 있다.

[수지층]

수지층 (14) 은, 유리 기판 (16) 과 지지판 (12) 을 분리하는 조작이 행해질 때까지 유리 기판 (16) 의 위치 어긋남을 방지함과 함께, 유리 기판 (16) 등이 분리 조작에 의해 파손되는 것을 방지한다. 수지층 (14) 의 유리 기판 (16) 과 접하는 표면 (14a) 은, 유리 기판 (16) 의 제 1 주면 (16a) 에 밀착된다. 수지층 (14) 은 유리 기판 (16) 의 제 1 주면 (16a) 에 약한 결합력으로 결합되어 있고, 그 계면의 박리 강도 (x) 는, 수지층 (14) 과 지지판 (12) 사이의 계면의 박리 강도 (y) 보다 낮은 경우가 많다. 수지층 (14) 과 유리 기판 (16) 의 계면의 결합력은, 적층체 (10) 의 유리 기판 (16) 의 면 (제 2 주면 (16b)) 상에 전자 디바이스용 부재를 형성하는 전후에 변화해도 된다 (즉, 박리 강도 (x) 가 변화해도 된다). 그러나, 전자 디바이스용 부재를 형성한 후에도, 박리 강도 (x) 는 박리 강도 (y) 보다 낮은 것이 바람직하다.

수지층 (14) 과 유리 기판 (16) 의 층은 약한 접착력이나 반데르발스력에서 기인하는 결합력으로 결합되어 있다고 생각된다. 수지층 (14) 을 형성한 후 그 표면에 유리 기판 (16) 을 적층하는 경우, 수지층 (14) 의 가교 실리콘 수지가 접착력을 나타내지 않을 정도로 충분히 가교되어 있는 경우에는 반데르발스력에서 기인하는 결합력으로 결합되어 있다고 생각된다. 그러나, 상기와 같이, 수지층 (14) 의 가교 실리콘 수지는, 어느 정도의 약한 접착력을 갖는 경우가 적지 않다. 가령 접착성이 매우 낮은 경우라 하더라도, 적층체 제조 후 그 적층체 상에 전자 디바이스용 부재를 형성할 때에는, 가열 조작 등에 의해 수지층 (14) 의 가교 실리콘 수지는 유리 기판면에 접착하고, 수지층 (14) 과 유리 기판 (16) 의 층 사이의 결합력은 상승한다고 생각된다.

경우에 따라서, 적층전의 수지층 (14) 의 표면이나 적층전의 유리 기판 (16) 의 제 1 주면 (16a) 에 양자간의 결합력을 약하게 하는 처리를 행하여 적층할 수도 있다. 적층하는 면에 비접착성 처리 등을 행하고, 그 후 적층함으로써, 수지층 (14) 과 유리 기판 (16) 의 층의 계면의 결합력을 약하게 하여, 박리 강도 (x) 를 낮게 할 수 있다.

수지층 (14) 은, 접착력이나 점착력 등의 강한 결합력으로 지지판 (12) 표면에 결합되어 있다. 예를 들면, 후술하는 경화성 실리콘 수지를 지지판 (12) 표면에서 가교 경화시킴으로써, 가교한 수지를 지지판 (12) 표면에 접착하여 높은 결합력을 얻을 수 있다. 또, 지지판 (12) 표면과 수지층 (14) 사이에 강한 결합력을 발생시키는 처리 (예컨대, 커플링제를 사용한 처리) 를 실시하여 지지판 (12) 표면과 수지층 (14) 사이의 결합력을 높일 수 있다.

수지층 (14) 과 지지판 (12) 의 층이 높은 결합력으로 결합되어 있는 것은, 양자의 계면의 박리 강도 (y) 가 높은 것을 의미한다.

수지층 (14) 의 두께는 특별히 한정되지 않지만, 1 ∼ 5 ㎛ 인 것이 바람직하고, 1 ∼ 4 ㎛ 인 것이 보다 바람직하고, 1 ∼ 3 ㎛ 인 것이 더욱 바람직하다. 수지층 (14) 의 두께가 이와 같은 범위이면, 수지층 (14) 과 유리 기판 (16) 사이에 기포나 이물질이 개재하는 경우가 있더라도, 유리 기판 (16) 의 변형 결함의 발생을 억제할 수 있다. 또, 수지층 (14) 의 두께가 지나치게 두꺼우면, 형성하는 데 시간 및 재료를 필요로 하기 때문에 경제적이지 않다.

또한, 수지층 (14) 은 2 층 이상으로 이루어져 있어도 된다. 이 경우 「수지층 (14) 의 두께」는 모든 층의 합계의 두께를 의미하는 것으로 한다.

또, 수지층 (14) 이 2 층 이상으로 이루어진 경우는, 각각의 층을 형성하는 수지가 상이한 가교 실리콘 수지로 이루어져도 된다.

수지층 (14) 의 수지는, 그 재료의 특성으로서 그 자체의 강도를 가지며, 응집 파괴 강도 (z) 이상의 응력을 받으면 수지가 파괴된다. 따라서, 수지층 (14) 에 그 두께 방향이며 또한 잡아 늘리는 방향의 응력을 받아, 그 응력이 응집 파괴 강도 (z) 이상이 되면 수지층 (14) 이 층의 내부에서 파괴된다. 그 결과, 파괴면으로부터 유리 기판측의 수지층은 유리 기판 표면에 부착되고, 파괴면으로부터 지지판 (12) 측의 수지층 (14) 은 지지판 (12) 표면에 부착된다. 따라서, 전자 디바이스용 부재가 부착된 적층체에 있어서 수지층 (14) 의 수지가 응집 파괴되면, 한쪽은 제 1 주면 (16a) 에 수지가 부착된 부재가 부착된 유리 기판이 되고, 다른쪽은 표면에 수지가 부착된 지지판 (12) 이 된다.

가교 실리콘 수지의 응집 파괴 강도 (z) 는, 그 재료로서의 특성으로서, 수지층 (14) 과 지지판 (12) 의 층 사이의 결합력을 특별히 낮게 하지 않는 한, 상기 박리 강도 (y) 보다 높아지는 경우는 적다. 한편, 상기 박리 강도 (x) 와 비교하면, 응집 파괴 강도 (z) 는, 박리 강도 (x) 보다 낮아지는 경우도 있고 높아지는 경우도 있다. 상기와 같이, 박리 강도 (x) 는 조정할 수 있으며, 또 변화하는 경우도 있다. 특히, 유리 기판 (16) 의 제 2 주면 (16b) 상에 전자 디바이스용 부재를 형성할 때에 박리 강도 (x) 가 상승하기 쉽고, 이에 따라, 응집 파괴 강도 (z) 는 박리 강도 (x) 보다 낮아지기 쉽다.

수지층 (14) 이 응집 파괴된 경우, 유리 기판 (16) 의 제 1 주면 (16a) 의 전체면에 수지가 꼭 부착된다고는 할 수 없다. 응집 파괴 강도 (z) 와 박리 강도 (x) 의 차가 작은 경우, 수지층 (14) 과 유리 기판 (16) 의 층이 부분적으로 계면 박리되고, 유리 기판 표면의 제 1 주면 (16a) 의 일부에 수지가 부착되지 않은 면이 생기는 경우도 있다.

[가교 실리콘 수지]

수지층 (14) 은 가교 실리콘 수지로 이루어진다. 가교 실리콘 수지는, 경화성 실리콘 수지를 가교 경화하여 얻어진다. 본 발명에 있어서의 경화성 실리콘 수지는, 모노머인 가수분해성 오르가노실란 화합물의 혼합물 (모노머 혼합물) 이거나, 또는 모노머 혼합물을 부분 가수분해 축합 반응시켜 얻어지는 부분 가수분해 축합물이다. 또, 부분 가수분해 축합물과 모노머의 혼합물이어도 된다. 본 발명에 있어서의 경화성 실리콘 수지로는 모노머 혼합물의 부분 가수분해 축합물이 바람직하다.

경화성 실리콘 수지를 가교 경화시키기 위해서는, 통상 가열에 의해 가교 반응을 진행시켜 경화시킨다 (즉, 열경화시킨다). 경화성 실리콘 수지를 열경화시킴으로써 가교 실리콘 수지가 얻어진다. 단, 경화에 반드시 가열을 필요로 하지 않는 경우도 있어, 실온 경화시킬 수도 있다.

통상, 가교 실리콘 수지는, T 단위라고 불리는 3 관능 오르가노실록시 단위와 D 단위라고 불리는 2 관능 오르가노실록시 단위로 이루어진다. 경우에 따라서, M 단위라고 불리는 1 관능 오르가노실록시 단위나 Q 단위라고 불리는 4 관능 오르가노실록시 단위를 포함하는 경우도 있다. 또한, Q 단위는 규소 원자에 결합한 유기기 (규소 원자에 결합한 탄소 원자를 갖는 유기기) 를 갖지 않는 단위이지만, 본 발명에 있어서는 오르가노실록시 단위로 간주한다. 본 발명에 있어서의 후술하는 오르가노실록시 단위 (A-1) 이나 후술하는 오르가노실록시 단위 (B-2) 는 T 단위이며, 후술하는 오르가노실록시 단위 (B-1) 이나 후술하는 오르가노실록시 단위 (A-2) 는 D 단위이다. 또한, 이하, 오르가노실록시 단위 (A-1) 을 간단히 (A-1) 단위, 오르가노실록시 단위 (B-1) 을 간단히 (B-1) 단위라고도 한다. 다른 오르가노실록시 단위에 관해서도 마찬가지이다.

통상, 가교 실리콘 수지에 있어서의 M 단위는 가교 실리콘 수지나 경화성 실리콘 수지의 분자량을 조절하기 위해 사용되며, Q 단위는 가교점을 증대시키기 위해 사용된다. 본 발명에 있어서의 가교 실리콘 수지는 M 단위도 Q 단위도 필요로 하지 않으며, M 단위도 Q 단위도 포함하지 않는 것이 바람직하고, 포함하는 경우가 있다 하더라도 그 수는 적은 것이 바람직하다.

본 발명에 있어서의 가교 실리콘 수지의 전체 오르가노실록시 단위에 대한 T 단위와 D 단위의 합계의 비율은, 본 발명의 효과가 보다 우수하다는 점에서, 90 ∼ 100 몰% 가 바람직하고, 95 ∼ 100 몰% 가 보다 바람직하다. 본 발명에 있어서의 가교 실리콘 수지가 M 단위 및/또는 Q 단위를 포함하는 경우, M 단위와 Q 단위의 비율은 각각 10 몰% 미만 (단, 양자의 합계는 10 몰% 미만) 이 바람직하고, 각각 5 몰% 미만 (단, 양자의 합계는 5 몰% 미만) 이 바람직하다. 본 발명에 있어서의 가교 실리콘 수지는 M 단위와 Q 단위 모두 포함하지 않는 것이 특히 바람직하다.

가교 실리콘 수지가 M 단위를 많이 포함하는 경우에는 수지의 내열성이 저하되기 쉽고, Q 단위를 많이 포함하는 경우에는 수지의 취성이 커지기 쉬워, 모두 본 발명에 있어서의 수지층의 재료로서 적합하지 않을 우려가 생긴다.

본 발명에 있어서의 가교 실리콘 수지는, 후술하는 식 (1) 로 표시되는 오르가노실록시 단위 (A-1) 과, 후술하는 식 (2) 로 표시되는 오르가노실록시 단위 (B-1) 을 포함한다. 전체 오르가노실록시 단위에 대한 (A-1) 단위와 (B-1) 단위의 합계량 ((A-1) + (B-1) 으로 나타냄) 의 비율은 70 ∼ 100 몰% 이고, 30 몰% 미만은 (A-1) 단위 이외의 T 단위, (B-1) 단위 이외의 D 단위, M 단위 및 Q 단위의 합계량이다. M 단위와 Q 단위는 포함하지 않는 것이 바람직하고, 그 경우 30 몰% 미만은 (A-1) 단위 이외의 T 단위와 (B-1) 단위 이외의 D 단위의 합계량이다. 전체 오르가노실록시 단위에 대한 (A-1) + (B-1) 의 비율은 85 ∼ 100 몰% 인 것이 바람직하고, 90 ∼ 100 몰% 인 것이 보다 바람직하다. 나머지 단위는 (A-1) 단위 이외의 T 단위 (특히 후술하는 오르가노실록시 단위 (B-2) 가 바람직함) 및/또는 (B-1) 단위 이외의 D 단위 (특히 후술하는 오르가노실록시 단위 (A-2) 가 바람직함) 인 것이 바람직하다.

본 발명에 있어서의 가교 실리콘 수지에 있어서, (A-1) 단위와 (B-1) 단위의 합계에 대한 (A-1) 단위의 비율, 즉 (A-1)/[(A-1) + (B-1)] 은 15 ∼ 50 몰% 이다. 보다 바람직한 이 비율은 20 ∼ 40 몰% 이다.

(A-1) 단위가 15 몰% 미만인 경우, 가교 실리콘 수지의 내열성이 떨어지고 수지층에 보이드 등이 생기기 쉽고, 한편, (A-1) 단위가 50 몰% 초과인 경우, 수지의 취성이 커져 수지층에 크랙 등이 생기기 쉽고, 모두 수지층 형성시에 표면의 평탄성이 저하되기 쉬워 그 수지층 표면에 유리 기판을 적층하는 것이 어려워지기 쉽다.

가교 실리콘 수지가 (A-1) 단위 이외의 T 단위나 (B-1) 단위 이외의 D 단위를 포함하는 경우, (A-1) 단위를 포함한 전체 T 단위와 (B-1) 단위를 포함한 전체 D 단위의 합계량에 대한 전체 T 단위의 비율, 즉 T/[T + D] 는 15 ∼ 50 몰% 인 것이 바람직하고, 20 ∼ 40 몰% 인 것이 보다 바람직하다. T 단위의 비율이 15 몰% 미만이 되면 가교 실리콘 수지의 내열성이 저하되기 쉽고, T 단위의 비율이 50 몰% 초과가 되면 가교 실리콘 수지의 취성이 커지기 쉽다.

본 발명에 있어서의 오르가노실록시 단위 (A-1) 은 하기 식 (1) 로 표시되는 단위이며, 오르가노실록시 단위 (B-1) 은 하기 식 (2) 로 표시되는 단위이다. 단, 하기 식 (1) 및 식 (2) 에 있어서, R¹ 은 수소 원자 또는 탄소 원자수 1 ∼ 4 의 알킬기를 나타낸다. R⁶, R⁷ 은, 각각 독립적으로 탄소 원자수 1 ∼ 4 의 알킬기를 나타낸다.

[화학식 1]

식 (1) 로 나타낸 바와 같이, (A-1) 단위는 페닐기를 갖는 T 단위이며, 그 페닐기는 탄소 원자수 1 ∼ 4 의 알킬기를 갖고 있어도 된다. R¹ 은 수소 원자 또는 탄소 원자수 1 또는 2 의 알킬기가 바람직하고, 특히 수소 원자가 바람직하다. 식 (2) 로 나타낸 바와 같이, (B-1) 단위는 2 개의 알킬기를 갖는 D 단위이다. 2 개의 알킬기는 각각 메틸기 또는 에틸기인 것이 바람직하고, 모두 메틸기인 것이 보다 바람직하다.

방향 고리가 규소 원자에 결합한 오르가노실록시 단위를 갖는 가교 실리콘 수지는, 알킬기가 규소 원자에 결합한 오르가노실록시 단위를 갖는 가교 실리콘 수지와 비교하여 내열성이 높다. T 단위의 비율이 큰 가교 실리콘 수지는 내열성이 양호하더라도 취성이 커지기 쉽지만, 본 발명에 있어서의 가교 실리콘 수지는 방향 고리를 갖는 T 단위를 가짐으로써, T 단위의 비율이 어느 정도 적은 것이라 하더라도, 내열성이 높고 취성이 낮은 가교 실리콘 수지가 된다.

(A-1) 단위 이외의 방향 고리가 규소 원자에 결합한 오르가노실록시 단위로는 하기 식 (3) 으로 표시되는 오르가노실록시 단위 (A-2) 가 바람직하고, 오르가노실록시 단위 (B-1) 이외의 알킬기가 규소 원자에 결합한 오르가노실록시 단위로는 하기 식 (4) 로 표시되는 오르가노실록시 단위 (B-2) 가 바람직하다. (A-2) 단위는 D 단위이며, (B-2) 단위는 T 단위이다. 하기 식 (3) 및 식 (4) 에 있어서, R¹ 은 수소 원자 또는 탄소 원자수 1 ∼ 4 의 알킬기를 나타내고, R² 는 탄소 원자수 1 ∼ 4 의 알킬기를 나타낸다. R⁶ 은 탄소 원자수 1 ∼ 4 의 알킬기를 나타낸다.

[화학식 2]

(A-1) 단위나 (A-2) 단위 이외의 방향 고리가 규소 원자에 결합한 오르가노실록시 단위로는, 2 개의 방향 고리를 갖는 D 단위가 있다. 또, (B-1) 단위나 (B-2) 단위 이외의 알킬기가 규소 원자에 결합한 오르가노실록시 단위로는, 탄소수가 5 이상인 알킬기를 갖는 D 단위나 T 단위가 있다. 그러나 이들 단위를 갖는 가교 실리콘 수지는 기계적 물성 등의 특성이 불충분해질 우려가 있어, 본 발명에 있어서의 가교 실리콘 수지로는 이와 같은 오르가노실록시 단위를 포함하지 않는 것이 바람직하다.

본 발명에 있어서의 가교 실리콘 수지는, (A-2) 단위 및 (B-2) 단위 중 적어도 어느 한쪽을 포함하고 있어도 된다. 본 발명에 있어서의 가교 실리콘 수지가 (A-1) 단위, (B-1) 단위, 및 (A-2) 단위와 (B-2) 단위 중 적어도 어느 한쪽으로 이루어진 경우, 상기 T 단위와 D 단위의 합계에 대한 T 단위의 비율은 [(A-1) + (A-2) + (B-1) + (B-2)] 에 대한 [(A-1) + (B-2)] 의 비율이며, 15 ∼ 50 몰% 가 바람직하고, 20 ∼ 40 몰% 인 것이 보다 바람직하다.

또, 전체 오르가노실록시 단위에 대한 방향 고리를 갖는 오르가노실록시 단위의 비율, 즉 [(A-1) + (A-2) + (B-1) + (B-2)] 에 대한 [(A-1) + (A-2)] 의 비율은 20 ∼ 40 몰% 가 바람직하다. 보다 바람직한 이 비율은 20 ∼ 30 몰% 이다.

또한, 상기와 같이 전체 오르가노실록시 단위에 대한 (A-1) 단위와 (B-1) 단위의 합계의 비율, 즉 [(A-1) + (A-2) + (B-1) + (B-2)] 에 대한 [(A-1) + (B-1)] 의 비율은 70 ∼ 100 몰% 이고, 85 ∼ 100 몰% 인 것이 바람직하고, 95 ∼ 100 몰% 인 것이 보다 바람직하다.

본 발명에 있어서의 가교 실리콘 수지는, 상기 식 (1) 및 식 (3) 에 있어서 하기 식 (9) 로 표시되는 페닐기 (X) 와, 상기 식 (2) 및 (4) 에 있어서의 R⁶ 및/또는 R⁷ 로 표시되는 알킬기 (Y) 의 비가 [(X)]/[(X) + (Y)] = 10 ∼ 40 (몰%) 인 것이 바람직하고, 10 ∼ 20 (몰%) 인 것이 보다 바람직하다. 10 (몰%) 이상이면 내열성이 양호하고, 형성한 수지층의 평활성이 유지되기 때문에 양호하게 적층할 수 있다. 40 (몰%) 이하이면 양호하게 적층할 수 있을 정도의 점착성을 갖는다.

[화학식 3]

식 (9) 중, R¹ 은 수소 원자 또는 탄소 원자수 1 ∼ 4 의 알킬기를 나타낸다.

[경화성 실리콘 수지]

본 발명에 있어서의 가교 실리콘 수지에 있어서의 각 오르가노실록시 단위는 모노머인 가수분해성 오르가노실란 화합물로부터 생긴다. 가수분해성 오르가노실란 화합물에 있어서의 가수분해성기는, 알콕시기가 바람직하지만 이것에 한정되지 않고, 염소 원자 등의 할로겐 원자, 아실기, 아미노기, 알콕시알콕시기 등이어도 된다.

가교 실리콘 수지가 되는 경화성 실리콘 수지로는, 모노머인 가수분해성 오르가노실란 화합물의 혼합물이어도 되지만, 가수분해성 오르가노실란 화합물의 혼합물로부터 얻어지는 부분 가수분해 축합물이 바람직하다. 부분 가수분해 축합물은 실라놀기를 가지며, 실라놀기끼리의 탈수 축합에 의해 가교하여 가교 실리콘 수지가 된다. 부분 가수분해 축합물은 가수분해성기를 포함하는 경우도 있고, 가수분해성기와 실라놀기의 축합 반응이나 가수분해성기끼리의 축합 반응에 의해 가교 경화하는 경우도 있다.

모노머인 가수분해성 오르가노실란 화합물로는, 가수분해성기로서 알콕시기를 갖는 알콕시실란 화합물이 바람직하다. (A-1) 단위가 되는 알콕시실란 화합물로는 하기 식 (5) 로 표시되는 화합물이 바람직하고, (B-1) 단위가 되는 알콕시실란 화합물로는 하기 식 (6) 으로 표시되는 화합물이 바람직하다.

[화학식 4]

상기 식 (5), 식 (6) 에 있어서, R¹, R⁶, R⁷ 은 각각 상기 식 (1), 식 (2) 에 있어서의 R¹, R⁶, R⁷ 과 동일하다. R³, R⁴, R⁵, R⁸ 및 R⁹ 는 각각 독립적으로 탄소 원자수 1 ∼ 4 의 알킬기를 나타낸다.

R³, R⁴, R⁵, R⁸, R⁹ 는, 각각 독립적으로 메틸기 또는 에틸기인 것이 바람직하고, 특히 R³, R⁴, R⁵ 는 모두 메틸기인 것이 바람직하고, R⁸, R⁹ 는 모두 에틸기인 것이 바람직하다.

(A-2) 단위가 되는 알콕시실란 화합물로는 하기 식 (7) 로 표시되는 화합물이 바람직하고, (B-2) 단위가 되는 알콕시실란 화합물로는 하기 식 (8) 로 표시되는 화합물이 바람직하다.

[화학식 5]

상기 식 (7), 식 (8) 에 있어서, R¹, R², R⁶ 은 각각 상기 식 (3), 식 (4) 에 있어서의 R¹, R², R⁶ 과 동일하다. R³, R⁴, R⁸, R⁹, R¹⁰ 은 각각 독립적으로 탄소 원자수 1 ∼ 4 의 알킬기를 나타낸다.

R³, R⁴, R⁸, R⁹, R¹⁰ 은, 각각 독립적으로 메틸기 또는 에틸기인 것이 바람직하고, 특히 R³, R⁴ 는 모두 메틸기인 것이 바람직하고, R⁸, R⁹, R¹⁰ 은 모두 에틸기인 것이 바람직하다.

상기 식 (5) ∼ (8) 과 상기 식 (1) ∼ (4) 가 나타낸 바와 같이, 각 가수분해성 오르가노실란 화합물 1 분자와 각 오르가노실록시 단위 1 개는 1 대 1 로 대응한다. 즉, 가교 실리콘 수지에 있어서의 상기 각 오르가노실록시 단위의 비율은, 상기 각 가수분해성 오르가노실란 화합물 (모노머) 의 비율에 대응한다. 따라서, 상기 각 오르가노실록시 단위의 비율과 동일한 비율로 혼합한 모노머 혼합물이나 그 모노머 혼합물로부터 얻어지는 부분 가수분해 축합물을 경화성 실리콘 수지로서 사용함으로써, 상기 비율의 오르가노실록시 단위를 갖는 가교 실리콘 수지가 얻어진다.

또한, M 단위가 되는 가수분해성 오르가노실란 화합물로는 트리메틸에톡시실란 등의 트리알킬알콕시실란 화합물이 바람직하고, Q 단위가 되는 가수분해성 실란 화합물 (단, 본 명세서에서는 가수분해성 오르가노실란 화합물로 간주함) 로는 테트라에톡시실란 등의 테트라알콕시실란 화합물이 바람직하다.

경화성 실리콘 수지로는, 상기 가수분해성 오르가노실란 화합물을 상기 각 오르가노실록시 단위의 비율이 되도록 혼합한 모노머 혼합물이어도 된다. 그러나, 반응의 제어나 취급 등의 면에서, 부분 가수분해 축합물인 것이 바람직하다. 이하, 부분 가수분해 축합물을 경화성 올리고머라고도 한다.

부분 가수분해 축합물은, 가수분해성 오르가노실란 화합물을 상기 각 오르가노실록시 단위의 비율이 되도록 혼합한 모노머 혼합물을 부분적으로 가수분해 축합시켜 얻어진다. 부분적으로 가수분해 축합시키는 방법은 특별히 한정되지 않는다. 통상은 가수분해성 오르가노실란 화합물의 혼합물을 용매 중, 촉매 존재하에서 반응시켜 제조된다. 촉매로는, 산 촉매나 알칼리 촉매를 사용할 수 있지만, 반응을 제어하여 적절한 분자량의 부분 가수분해 축합물을 얻기 위해서는 알칼리 촉매의 사용이 바람직하다. 또, 가수분해 반응에는 통상 물을 사용하는 것이 바람직하다. 본 발명에 사용하는 부분 가수분해 축합물은, 용매 중에서 가수분해성 오르가노실란 화합물의 혼합물을 알칼리 수용액의 존재하에서 반응시켜 제조된 것이 바람직하다. 구체적인 부분 가수분해 축합물의 제조 방법으로는, 상기 특허문헌 2 에 기재된 방법 (특히 그 실시예에 기재된 방법) 이 바람직하다.

본 발명에 있어서의 경화성 실리콘 수지가 상기 경화성 올리고머 (즉, 부분 가수분해 축합물) 인 경우, 그 GPC (겔퍼미에이션 크로마토그래피) 측정에 의한, 폴리스티렌 환산의 중량 평균 분자량은 5 천 이상인 것이 바람직하다. 보다 바람직한 그 중량 평균 분자량은 1만 이상이다. 이 분자량이 지나치게 낮으면 가교 반응에 있어서 부생되는 물이나 알칸올의 양이 많아져, 가교 실리콘 수지 중에 보이드가 생길 우려가 커진다. 또, 중량 평균 분자량이 지나치게 높아지면 점도가 지나치게 높아지거나 용매 용해성이 저하되는 등의 문제점을 초래할 우려가 있기 때문에, 경화성 올리고머의 중량 평균 분자량은 20만 이하가 바람직하고, 10만 이하가 보다 바람직하다.

경화성 올리고머의 분자량의 조절은, 반응 조건을 제어함으로써 행할 수 있다. 예컨대, 경화성 올리고머를 제조할 때의 용매량을 조절하여, 가수분해성 오르가노실란 화합물의 농도를 높게 하면 고분자량물이 얻어지고, 농도를 낮게 하면 저분자량물이 얻어진다.

상기와 같이 경화성 올리고머는 반응성기로서 주로 실라놀기를 가지며, 실라놀기끼리의 반응에 의해 가교하여 가교 실리콘 수지가 된다. 이 가교 반응을 행하기 위해서는, 경화성 실리콘 수지를 가열하는 것이 바람직하다. 실라놀기의 가교 반응은 탈수 축합 반응이며 물이 부생되지만, 본 발명의 적층체의 수지층이 얇다는 것에 의해, 예를 들면 지지판 상에서 경화성 올리고머의 막을 경화시킬 때에 부생되는 물을 충분히 제거할 수 있다.

가교를 위한 온도 조건은 가교 실리콘 수지의 내열성이나 지지판과의 접착성을 유지하는 범위내에서 특별히 제한되지 않지만, 300 ∼ 475 ℃ 가 바람직하고, 350 ∼ 450 ℃ 가 보다 바람직하다. 또, 가열 시간은 통상 30 ∼ 300 분이 바람직하고, 60 ∼ 120 분이 보다 바람직하다. 온도가 지나치게 낮으면, 가교가 충분하지 않은 수지가 되어 수지의 내열성이 저하되거나 수지층의 평탄성이 저하되기 쉬워지고, 한편, 온도가 지나치게 높으면 수지층의 지지판과의 접착력이 저하되기 쉽다.

상기 경화성 올리고머 이외의 경화성 실리콘 수지의 가교 경화에 있어서는, 가교 반응에 의해 물 이외에 알칸올 등도 부생되는 경우가 있지만, 물과 마찬가지로 수지 중으로부터 용이하게 제거가 가능하다. 이에 따라, 적층체의 수지층에 있어서의 물 등의 휘발 성분의 양을 매우 소량으로 할 수 있고, 적층체의 유리 기판 표면 상에 전자 디바이스용 부재를 형성할 때의 고온 조건하에 있어서 물 등의 저분자 화합물에서 기인하는 가스 발생을 적게 할 수 있다.

지지판 (12) 상에 수지층 (14) 을 형성하기 위해, 지지판 (12) 상에 경화성 실리콘 수지의 층을 형성하고, 그 경화성 실리콘 수지를 가교 경화시켜 수지층 (14) 으로 하는 것이 바람직하다. 지지판 (12) 상에 경화성 실리콘 수지의 층을 형성하기 위해서는, 경화성 실리콘 수지를 용매에 용해시킨 용액을 사용하고, 이 용액을 지지판 (12) 상에 도포하여 용액의 층을 형성하고, 이어서 용매를 제거하여 경화성 실리콘 수지의 층으로 하는 것이 바람직하다. 용액의 농도를 조정하거나 함으로써 경화성 실리콘 수지의 층의 두께를 제어할 수 있다.

용매로는, 작업 환경하에서 경화성 실리콘 수지를 용이하게 용해할 수 있고, 또한, 용이하게 휘발 제거시킬 수 있는 용매라면, 특별히 한정되는 것은 아니다. 구체적으로는, 예컨대, 아세트산부틸, 2-헵타논, 1-메톡시-2-프로판올아세테이트 등을 예시할 수 있다. 가교 반응에 의해 얻어지는 수지층이 평탄해지기 쉽다는 점에서, 1-메톡시-2-프로판올아세테이트가 바람직하다.

경화성 실리콘 수지와 경화성 올리고머를 포함하는 용액의 고형분 농도로는, 30 ∼ 70 질량% 가 바람직하고, 40 ∼ 60 질량% 가 보다 바람직하다.

[적층체 및 그 제조 방법]

본 발명의 적층체 (10) 는, 전술한 바와 같이, 지지판 (12) 과 유리 기판 (16) 과 이들의 사이에 수지층 (14) 이 존재하는 적층체이다.

본 발명의 적층체 (10) 의 제조 방법은 특별히 제한되지 않지만, 박리 강도 (y) 가 박리 강도 (x) 또는 응집 파괴 강도 (z) 보다 높은 적층체를 얻기 위해, 지지판 표면 상에서 경화성 실리콘 수지를 가교 경화시켜 수지층을 형성하는 방법이 바람직하다. 즉, 경화성 실리콘 수지의 막을 지지판의 표면에 형성하고, 지지판 표면 상에서 경화성 실리콘 수지를 가교 경화시켜 가교 실리콘 수지의 막을 형성하고, 이어서, 가교 실리콘 수지의 막의 표면에 유리 기판을 적층하여 적층체를 제조하는 방법이다.

이하, 경화성 실리콘 수지의 막을 지지판의 표면에 형성하고, 지지판 표면 상에서 경화성 실리콘 수지를 가교 경화시켜 가교 실리콘 수지의 막을 형성하는 공정을 수지층 형성 공정, 가교 실리콘 수지의 막의 표면에 유리 기판을 적층하여 적층체로 하는 공정을 적층 공정이라고 하며, 각 공정의 순서에 관해 상세하게 서술한다.

(수지층 형성 공정)

수지층 형성 공정에서는, 전술한 경화성 실리콘 수지 및 용매를 포함하는 용액을 지지판 (12) 의 표면 상에 도포하고, 용매를 제거하여 지지판 (12) 의 표면 상에 경화성 실리콘 수지의 막을 형성한다. 이어서, 지지판 (12) 상의 경화성 실리콘 수지의 막을 열경화시켜 수지층 (14) 을 형성한다. 보다 구체적으로는, 도 2(A) 에 나타낸 바와 같이, 상기 공정에서는 지지판 (12) 의 적어도 편면의 표면 상에 수지층 (14) 이 형성된다.

지지판 (12) 표면 상에 경화성 실리콘 수지의 용액을 도포하는 방법은 특별히 한정되지 않고, 공지의 방법을 사용할 수 있다. 예컨대, 스프레이코트법, 다이코트법, 스핀코트법, 딥코트법, 롤코트법, 바코트법, 스크린인쇄법, 그라비아코트법 등을 들 수 있다.

경화성 실리콘 수지는 프리 큐어 (예비 경화) 를 행한 후 경화 (본 경화) 를 행하여 경화시키는 것이 바람직하다. 프리 큐어를 행함으로써 내열성이 우수한 수지층을 얻을 수 있다. 프리 큐어는 용매의 제거에 이어서 행하는 것이 바람직하고, 그 경우, 용액의 막으로부터 용매를 제거하여 경화성 실리콘 수지의 막을 형성하는 공정과 프리 큐어를 행하는 공정은 특별히 구별되지 않는다. 용매의 제거는 100 ℃ 이상으로 가열하여 행하는 것이 바람직하고, 150 ℃ 이상으로 가열함으로써 이어서 프리 큐어를 행할 수 있다. 용매의 제거와 프리 큐어를 행하는 온도 및 가열 시간은 100 ∼ 300 ℃, 5 ∼ 60 분이 바람직하고, 150 ∼ 250 ℃, 10 ∼ 30 분이 보다 바람직하다.

경화성 실리콘 수지를 열경화시키는 온도 조건은, 수지층의 내열성을 향상시키고, 유리 기판과 적층후의 박리 강도 (x) 를 상기와 같이 제어할 수 있는 범위내에서 특별히 제한되지 않지만, 300 ∼ 475 ℃ 가 바람직하고, 350 ∼ 450 ℃ 가 보다 바람직하다. 또, 가열 시간은, 통상 30 ∼ 300 분이 바람직하고, 60 ∼ 120 분이 보다 바람직하다. 열경화의 온도가 지나치게 낮으면, 내열성이나 수지층의 평탄성이 저하되고, 한편, 온도가 지나치게 높으면 박리 강도 (x) 가 지나치게 낮아져, 모두 유리 기판의 적층이 어려워지는 경우가 있다.

(적층 공정)

적층 공정은, 상기 수지층 형성 공정에서 얻어진 수지층 (14) 의 층 상에 유리 기판 (16) 을 적층하여, 지지판 (12) 의 층과 수지층 (14) 과 유리 기판 (16) 의 층을 이 순서로 구비하는 적층체를 얻는 공정이다. 보다 구체적으로는, 도 2(B) 에 나타낸 바와 같이, 수지층 (14) 의 지지판 (12) 측과는 반대측의 표면 (14a) 과, 제 1 주면 (16a) 및 제 2 주면 (16b) 을 갖는 유리 기판 (16) 의 제 1 주면 (16a) 을 적층면으로 하고, 수지층 (14) 과 유리 기판 (16) 을 적층하여 적층체 (10) 를 얻는다.

유리 기판 (16) 을 수지층 (14) 상에 적층하는 방법은 특별히 제한되지 않고, 공지의 방법을 채택할 수 있다.

예컨대, 상압 환경하에서 수지층 (14) 의 표면 상에 유리 기판 (16) 을 겹치는 방법을 들 수 있다. 또한, 필요에 따라서, 수지층 (14) 의 표면 상에 유리 기판 (16) 을 겹친 후, 롤이나 프레스를 이용하여 수지층 (14) 에 유리 기판 (16) 을 압착시켜도 된다. 롤 또는 프레스에 의한 압착에 의해, 수지층 (14) 과 유리 기판 (16) 의 층 사이에 혼입되어 있는 기포가 비교적 용이하게 제거되기 때문에 바람직하다.

진공 라미네이트법이나 진공 프레스법에 의해 압착하면, 기포의 혼입의 억제나 양호한 밀착의 확보가 행해지기 때문에 보다 바람직하다. 진공하에서 압착함으로써, 미소한 기포가 잔존한 경우라도, 가열에 의해 기포가 성장하지 않아, 유리 기판 (16) 의 변형 결함으로 이어지기 어렵다는 이점도 있다.

유리 기판 (16) 을 적층할 때에는, 수지층 (14) 에 접촉하는 유리 기판 (16) 의 표면을 충분히 세정하여, 클린도가 높은 환경에서 적층하는 것이 바람직하다. 클린도가 높을수록 유리 기판 (16) 의 평탄성은 양호해지기 때문에 바람직하다.

또한, 유리 기판 (16) 을 적층한 후, 필요에 따라서 프리 어닐링 처리 (가열 처리) 를 행해도 된다. 상기 프리 어닐링 처리를 행함으로써, 적층된 유리 기판 (16) 의 수지층 (14) 에 대한 접착성이 향상되고, 적절한 박리 강도 (x) 로 할 수 있어, 후술하는 부재 형성 공정시에 전자 디바이스용 부재의 위치 어긋남 등이 생기기 어려워져, 전자 디바이스의 생산성이 향상된다.

프리 어닐링 처리의 조건은 사용되는 수지층의 종류에 따라서 적절하게 최적의 조건이 선택되지만, 유리 기판 (16) 과 수지층 (14) 사이의 박리 강도 (x) 를 보다 적절한 것으로 하는 점에서, 300 ℃ 이상 (바람직하게는 300 ∼ 400 ℃) 에서 5 분간 이상 (바람직하게 5 ∼ 30 분간) 가열 처리를 행하는 것이 바람직하다.

(적층체)

본 발명의 적층체 (10) 는 여러가지 용도로 사용할 수 있으며, 예컨대, 후술하는 표시 장치용 패널, PV, 박막 2 차 전지, 표면에 회로가 형성된 반도체 웨이퍼 등의 전자 부품을 제조하는 용도 등을 들 수 있다. 또한, 상기 용도에서는, 적층체 (10) 가 고온 조건 (예컨대 400 ℃ 이상) 에서 노출되는 (예컨대 1 시간 이상) 경우가 많다.

여기서, 표시 장치용 패널이란, LCD, OLED, 전자 페이퍼, 플라즈마 디스플레이 패널, 필드 에미션 패널, 양자 도트 LED 패널, MEMS (MICRO ELECTRO MECHANICAL SYSTEMS) 셔터 패널 등이 포함된다.

[부재가 부착된 유리 기판 및 그 제조 방법]

본 발명에 있어서는, 상기 서술한 적층체를 이용하여, 유리 기판과 전자 디바이스용 부재를 포함하는 전자 디바이스용 부재가 부착된 유리 기판 (부재가 부착된 유리 기판) 이 제조된다.

상기 부재가 부착된 유리 기판의 제조 방법은 특별히 한정되지 않지만, 전자 디바이스의 생산성이 우수하다는 점에서, 상기 적층체 중의 유리 기판 상에 전자 디바이스용 부재를 형성하여 전자 디바이스용 부재가 부착된 적층체를 제조하고, 얻어진 전자 디바이스용 부재가 부착된 적층체로부터 수지층의 유리 기판측 계면 또는 수지층 내부를 박리면으로 하여 부재가 부착된 유리 기판과 수지층이 부착된 지지판으로 분리하고, 이어서, 부재가 부착된 유리 기판의 박리면을 청정화하는 방법이 바람직하다.

이하, 상기 적층체 중의 유리 기판 상에 전자 디바이스용 부재를 형성하여 전자 디바이스용 부재가 부착된 적층체를 제조하는 공정을 부재 형성 공정, 전자 디바이스용 부재가 부착된 적층체로부터 수지층의 유리 기판측 계면 또는 수지층 내부를 박리면으로 하여 부재가 부착된 유리 기판과 수지층이 부착된 지지판으로 분리하는 공정을 분리 공정, 부재가 부착된 유리 기판의 박리면을 청정화하는 공정을 청정화 처리 공정이라고 한다.

이하에, 각 공정에서 사용되는 재료 및 순서에 관해 상세하게 서술한다.

(부재 형성 공정)

부재 형성 공정은, 상기 적층 공정에 있어서 얻어진 적층체 (10) 중의 유리 기판 (16) 상에 전자 디바이스용 부재를 형성하는 공정이다. 보다 구체적으로는, 도 2(C) 에 나타낸 바와 같이, 유리 기판 (16) 의 제 2 주면 (16b) (노출 표면) 상에 전자 디바이스용 부재 (20) 를 형성하여, 전자 디바이스용 부재가 부착된 적층체 (22) 를 얻는다.

우선, 본 공정에서 사용되는 전자 디바이스용 부재 (20) 에 관해 상세하게 서술하고, 그 후 공정의 순서에 관해 상세하게 서술한다.

(전자 디바이스용 부재 (기능성 소자))

전자 디바이스용 부재 (20) 는, 적층체 (10) 중의 유리 기판 (16) 상에 형성되어 전자 디바이스의 적어도 일부를 구성하는 부재이다. 보다 구체적으로는, 전자 디바이스용 부재 (20) 로는, 표시 장치용 패널, 태양 전지, 박막 2 차 전지, 또는 표면에 회로가 형성된 반도체 웨이퍼 등의 전자 부품 등에 이용되는 부재 (예컨대, 표시 장치용 부재, 태양 전지용 부재, 박막 2 차 전지용 부재, 전자 부품용 회로) 를 들 수 있다.

예컨대, 태양 전지용 부재로는, 실리콘형에서는, 정극의 산화주석 등 투명 전극, p 층/i 층/n 층으로 표시되는 실리콘층, 및 부극의 금속 등을 들 수 있고, 그 밖에, 화합물형, 색소 증감형, 양자 도트형 등에 대응하는 각종 부재 등을 들 수 있다.

또, 박막 2 차 전지용 부재로는, 리튬 이온형에서는, 정극 및 부극의 금속 또는 금속 산화물 등의 투명 전극, 전해질층의 리튬 화합물, 집전층의 금속, 밀봉층으로서의 수지 등을 들 수 있고, 그 밖에, 니켈수소형, 폴리머형, 세라믹스 전해질형 등에 대응하는 각종 부재 등을 들 수 있다.

또, 전자 부품용 회로로는, CCD 나 CMOS 에서는, 도전부의 금속, 절연부의 산화규소나 질화규소 등을 들 수 있고, 그 밖에 압력 센서ㆍ가속도 센서 등 각종 센서나 리지드 프린트 기판, 플렉시블 프린트 기판, 리지드 플렉시블 프린트 기판 등에 대응하는 각종 부재 등을 들 수 있다.

(공정의 순서)

상기 서술한 전자 디바이스용 부재가 부착된 적층체 (22) 의 제조 방법은 특별히 한정되지 않고, 전자 디바이스용 부재의 구성 부재의 종류에 따라서 종래 공지의 방법으로, 적층체 (10) 의 유리 기판 (16) 의 제 2 주면 (16b) 표면 상에 전자 디바이스용 부재 (20) 를 형성한다.

또한, 전자 디바이스용 부재 (20) 는, 유리 기판 (16) 의 제 2 주면 (16b) 에 최종적으로 형성되는 부재의 전부 (이하, 「전체 부재」 라고 함) 가 아니라, 전체 부재의 일부 (이하, 「부분 부재」 라고 함) 여도 된다. 수지층 (14) 으로부터 박리된 부분 부재가 부착된 유리 기판을, 그 후의 공정에서 전체 부재가 부착된 유리 기판 (후술하는 전자 디바이스에 상당) 으로 할 수도 있다.

또, 수지층 (14) 으로부터 박리된, 전체 부재가 부착된 유리 기판에는, 그 박리면 (제 1 주면 (16a)) 에 다른 전자 디바이스용 부재가 형성되어도 된다. 또, 전체 부재가 부착된 적층체를 조립하고, 그 후, 전체 부재가 부착된 적층체로부터 지지판 (12) 을 박리하여 전자 디바이스를 제조할 수도 있다. 또한, 전체 부재가 부착된 적층체를 2 장 이용하여 조립하고, 그 후, 전체 부재가 부착된 적층체로부터 2 장의 지지판 (12) 을 박리하여, 2 장의 유리 기판을 갖는 부재가 부착된 유리 기판을 제조할 수도 있다.

예컨대, OLED 를 제조하는 경우를 예를 들면, 적층체 (10) 의 유리 기판 (16) 의 수지층 (14) 측과는 반대측의 표면 상 (유리 기판 (16) 의 제 2 주면 (16b) 에 해당) 에 유기 EL 구조체를 형성하기 위해, 투명 전극을 형성하고, 또한 투명 전극을 형성한 면 상에 홀 주입층ㆍ홀 수송층ㆍ발광층ㆍ전자 수송층 등을 증착하고, 이면 전극을 형성하고, 밀봉판을 이용하여 밀봉하는, 등의 각종 층형성이나 처리가 행해진다. 이들 층형성이나 처리로서, 구체적으로는, 예컨대 성막 처리, 증착 처리, 밀봉판의 접착 처리 등을 들 수 있다.

또, 예컨대, TFT-LCD 를 제조하는 경우는, 적층체 (10) 의 유리 기판 (16) 의 제 2 주면 (16b) 상에, 레지스트액을 이용하여, CVD 법 및 스퍼터법 등 일반적인 성막법에 의해 형성되는 금속막 및 금속 산화막 등에 패턴 형성하여 박막 트랜지스터 (TFT) 를 형성하는 TFT 형성 공정과, 별도의 적층체 (10) 의 유리 기판 (16) 의 제 2 주면 (16b) 상에, 레지스트액을 패턴 형성에 이용하여 컬러 필터 (CF) 를 형성하는 CF 형성 공정과, TFT 형성 공정에서 얻어진 TFT 가 부착된 적층체와 CF 형성 공정에서 얻어진 CF 가 부착된 적층체를 적층하는 첩합 (貼合) 공정 등의 각종 공정을 갖는다.

TFT 형성 공정이나 CF 형성 공정에서는, 주지된 포토리소그래피 기술이나 에칭 기술 등을 이용하여, 유리 기판 (16) 의 제 2 주면 (16b) 에 TFT 나 CF 를 형성한다. 이 때, 패턴 형성용의 코팅액으로서 레지스트액이 이용된다.

또한, TFT 나 CF 를 형성하기 전에, 필요에 따라서, 유리 기판 (16) 의 제 2 주면 (16b) 을 세정해도 된다. 세정 방법으로는, 주지된 드라이 세정이나 웨트 세정을 이용할 수 있다.

첩합 공정에서는, TFT 가 부착된 적층체의 박막 트랜지스터 형성면과, CF 가 부착된 적층체의 컬러 필터 형성면을 대향시켜, 시일제 (예컨대, 셀 형성용 자외선 경화형 시일제) 를 이용하여 첩합시킨다. 그 후, TFT 가 부착된 적층체와 CF 가 부착된 적층체로 형성된 셀 내에 액정재를 주입한다. 액정재를 주입하는 방법으로는, 예컨대 감압 주입법, 적하 주입법이 있다.

[분리 공정]

분리 공정은, 상기 부재 형성 공정에서 얻어진 전자 디바이스용 부재가 부착된 적층체 (22) 로부터, 수지층 (14) 과 유리 기판 (16) 의 계면 또는 수지층 (14) 을 박리면으로 하여, 전자 디바이스용 부재 (20) 가 적층된 유리 기판 (16) (부재가 부착된 유리 기판) 과 지지판 (12) 으로 분리하여, 전자 디바이스용 부재 (20) 및 유리 기판 (16) 을 포함하는 부재가 부착된 유리 기판 (24) 을 얻는 공정이다.

박리시의 유리 기판 (16) 상의 전자 디바이스용 부재 (20) 가 필요한 전체 구성 부재의 형성의 일부인 경우에는, 분리후 나머지 구성 부재를 유리 기판 (16) 상에 형성할 수도 있다.

분리된 부재가 부착된 유리 기판 (24) 의 제 1 주면 (16a) 에는, 수지가 부착되어 있는 경우도, 부착되지 않는 경우도 있다. 상기와 같이, 박리면이 유리 기판 (16) 의 제 1 주면 (16a) 과 수지층 (14) 의 계면인 경우에는, 부재가 부착된 유리 기판 (24) 의 제 1 주면 (16a) 에는 수지가 부착되지 않는다. 박리면이 수지층 (14) 의 내부인 경우 (즉, 수지층의 응집 파괴에 의해 박리가 생긴 경우), 부재가 부착된 유리 기판 (24) 의 제 1 주면 (16a) 에는 수지가 부착되어 있다. 부분적으로 계면 박리와 응집 파괴 박리가 생긴 경우에는, 부재가 부착된 유리 기판 (24) 의 제 1 주면 (16a) 에 수지가 부착되어 있는 부분과 수지가 부착되지 않은 부분이 생긴다.

분리된 지지판 (12) 의 수지층 (14) 이 존재했던 표면에는 수지가 부착되어 있다. 박리면이 유리 기판 (16) 의 제 1 주면 (16a) 과 수지층 (14) 의 계면인 경우에는, 상기 수지층이 부착된 지지판 (18) 과 거의 동일한 구성의 수지가 부착된 지지판 (12) 이 된다. 수지층 (14) 의 응집 파괴에 의해 생긴 수지 부착 지지판의 경우에는, 수지층 (14) 과 접해 있던 표면의 거의 전체면에 수지가 부착된 지지판이 되고, 수지가 부착되지 않은 면은 적다.

또한, 도 2(D) 는 수지층 (14) 이 응집 파괴된 경우를 나타내며, 유리 기판 (16) 의 수지층 (14) 과 접한 표면에는 수지층 (14) 의 일부의 수지가 부착되어 있다.

유리 기판 (16) 과 지지판 (12) 을 박리하는 방법은, 특별히 한정되지 않는다. 구체적으로는, 예컨대 유리 기판 (16) 과 수지층 (14) 의 계면에 예리한 날붙이형의 것을 삽입하여 박리의 계기를 부여한 다음, 물과 압축 공기의 혼합 유체를 분무하거나 하여 박리할 수 있다. 바람직하게는, 전자 디바이스용 부재가 부착된 적층체 (22) 의 지지판 (12) 이 상측, 전자 디바이스용 부재 (20) 측이 하측이 되도록 정반 상에 설치하고, 전자 디바이스용 부재 (20) 측을 정반 상에 진공 흡착하여 (양면에 지지판이 적층되어 있는 경우는 순차적으로 행함), 이 상태로 우선 날붙이를 유리 기판 (16)-수지층 (14) 계면에 날붙이를 침입시킨다. 그리고, 그 후에 지지판 (12) 측을 복수의 진공 흡착 패드로 흡착하고, 날붙이를 삽입한 지점 부근으로부터 순서로 진공 흡착 패드를 상승시킨다. 그렇게 하면 수지층 (14) 과 유리 기판 (16) 의 계면이나 수지층 (14) 의 응집 파괴면에 공기층이 형성되고, 그 공기층이 계면이나 응집 파괴면의 전체면으로 퍼져, 지지판 (12) 을 용이하게 박리할 수 있다.

또, 지지판 (12) 은, 새로운 유리 기판과 적층하여 본 발명의 적층체 (10) 를 제조할 수 있다. 분리된 지지판 (12) 의 표면에 수지층 (14) 이 파괴되지 않고 부착되어 있는 경우에는, 이 수지층이 부착되어 있는 지지판 (12) 을 상기 수지층이 부착된 지지판 (18) 으로서 사용하여, 새롭게 적층체 (10) 를 상기와 동일하게 제조할 수 있다. 또, 수지층의 응집 파괴에 의해 분리된 지지판 (12) 의 경우에는, 부착된 수지를 제거하여 수지가 부착되지 않은 지지판 (12) 으로 하고, 이 수지가 부착되지 않은 지지판 (12) 을 사용하여 상기와 동일하게 새롭게 적층체 (10) 를 제조할 수 있다. 이 새로운 적층체 (10) 의 제조 방법으로는, 전술한 본 발명의 제조 방법이 바람직하다.

또한, 적층체로부터 부재가 부착된 유리 기판을 분리할 때에 있어서는, 이오나이저에 의한 분무나 습도를 제어함으로써, 수지층의 결편 (缺片) 이 부재가 부착된 유리 기판에 정전 흡착하는 것을 더욱 억제할 수 있다.

[청정화 처리 공정]

청정화 처리 공정은, 상기 분리 공정에서 얻어진 부재가 부착된 유리 기판 (24) 중의 유리 기판 (16) 의 박리면 (제 1 주면 (16a)) 에 청정화 처리를 실시하는 공정이다. 그 공정을 실시함으로써, 박리면에 부착된 수지나 수지층, 박리면에 부착된 상기 부재 형성 공정에서 발생하는 금속편이나 먼지 등의 불순물을 제거할 수 있어, 박리면의 청정성을 유지할 수 있다. 결과적으로, 유리 기판 (16) 의 박리면에 첩부되는 위상차 필름이나 편광 필름 등의 점착성이 향상된다.

보다 구체적으로는, 본 공정을 실시함으로써, 도 2(E) 에 나타낸 바와 같이, 도 2(D) 에서 유리 기판 (16) 의 표면 상에 부착되어 있던 수지층의 일부가 제거된다.

청정화 처리의 방법은, 박리면에 부착된 수지나 먼지 등을 제거할 수 있으면, 특별히 그 방법은 제한되지 않는다. 예컨대, 부착물을 열적으로 분해하는 방법이나, 플라즈마 조사 또는 광조사 (예컨대 UV 조사 처리) 에 의해서 박리면 상의 불순물을 제거하는 방법이나, 용매를 이용하여 세정 처리하는 방법 등을 들 수 있다. 특히, 불순물의 제거성이 보다 우수하다는 점에서, 용매를 이용한 세정 처리 방법이 바람직하다.

용매를 이용한 세정 처리 방법에 있어서 사용되는 용매의 종류는, 사용되는 수지층을 구성하는 수지의 종류에 따라 적절하게 최적의 용매가 선택된다.

예컨대, sp 값, 즉 용해도 파라미터가 7 ∼ 15 (단위 : cal^1/2cm^-3/2) 인 용제를 포함하는 약액을 이용하여 세정 처리를 행하는 것이 바람직하다. 보다 구체적으로는, 메탄올, 에탄올, 프로판올, 아세톤, 자일렌, 헥산, 이소파라핀 등을 포함하는 약액을 이용하는 것이 바람직하다. 또한, 환경 부하의 관점에서 알코올계 세정액 (예컨대, 메탄올, 에탄올, 프로판올) 을 함유하는 세정액을 이용하는 것이 바람직하다. 이들 용매는 단독으로 또는 조합하여 이용된다.

또한, 필요에 따라서, 전자 디바이스용 부재 (20) 가 용매와 접촉하지 않도록, 실링이나 마스킹 처리를 실시해도 된다. 또, 에어 블로우 또는 가열 건조 등 용제 제거 처리를 함께 실시하는 것이 바람직하다.

상기 서술한 부재가 부착된 유리 기판 (24) 의 제조 방법은, 휴대 전화나 PDA 와 같은 모바일 단말에 사용되는 소형 표시 장치의 제조에 바람직하다. 표시 장치는 주로 LCD 또는 OLED 이며, LCD 로는, TN 형, STN 형, FE 형, TFT 형, MIM 형, IPS 형, VA 형 등을 포함한다. 기본적으로 패시브 구동형, 액티브 구동형의 어느 표시 장치의 경우라도 적용할 수 있다.

상기 방법으로 제조된 부재가 부착된 유리 기판 (24) 으로는, 유리 기판과 표시 장치용 부재를 갖는 표시 장치용 패널, 유리 기판과 태양 전지용 부재를 갖는 태양 전지, 유리 기판과 박막 2 차 전지용 부재를 갖는 박막 2 차 전지, 유리 기판과 전자 디바이스용 부재를 갖는 전자 부품 등을 들 수 있다. 표시 장치용 패널로는, 액정 패널, 유기 EL 패널, 플라즈마 디스플레이 패널, 필드 에미션 패널 등을 포함한다.

실시예

이하에, 실시예 등에 의해 본 발명을 구체적으로 설명하지만, 본 발명은 이들 예에 의해 한정되는 것은 아니다.

이하의 실시예 1 ∼ 6, 비교예 1 ∼ 3 에서는, 유리 기판으로서, 무알칼리붕규산 유리로 이루어진 유리판 (세로 200 ㎜, 가로 200 ㎜, 판두께 0.3 ㎜, 선팽창 계수 38 × 10^-7/℃, 아사히 가라스사 제조 상품명 「AN100」) 을 사용하였다. 또, 지지판으로는, 마찬가지로 무알칼리붕규산 유리로 이루어진 유리판 (세로 240 ㎜, 가로 240 ㎜, 판두께 0.4 ㎜, 선팽창 계수 38 × 10^-7/℃, 아사히 가라스사 제조 상품명 「AN100」) 을 사용하였다.

<제조예 1> 경화성 실리콘 수지 (S1) 을 포함하는 액상물의 제조

오르가노실록시 단위 (A-1) 을 구성하는 화합물로서 페닐트리메톡시실란 100 질량부와, 오르가노실록시 단위 (B-1) 을 구성하는 화합물로서 디메틸디에톡시실란 225 질량부에 대하여, 톨루엔 230 질량부를 첨가하였다. 이어서 10 ℃ 이하로 유지하면서, 이 혼합물 중에 0.5 질량% 의 수산화나트륨 수용액 140 질량부를 적하하여 첨가하고, 10 ℃ 에서 3 시간, 50 ℃ 에서 3 시간 교반하였다. 그 후 70 ℃ 에서 2 시간 유지하여 알코올을 제거한 후, 75 ℃ 에서 10 시간 교반하였다.

얻어진 반응액에 톨루엔 150 질량부를 첨가하여 희석한 결과, 2 층으로 분리되었다. 하층인 수산화나트륨 수용액층을 분액 깔때기로 제거하였다. 상층인 톨루엔층의 pH 가 7 이하가 될 때까지 수세한 후, 구멍 직경 0.5 마이크로미터의 멤브레인 필터로 여과하였다. 얻어진 액을 70 ℃ 에서 가열 감압에 의해 유기 용매를 제거하여, 경화성 실리콘 수지 (S1) 을 얻었다.

얻어진 경화성 실리콘 수지 (S1) 은, GPC (겔퍼미에이션 크로마토그래피) 에 의한 중량 평균 분자량 (폴리스티렌 환산) 이 55000 이었다. 또 FT-IR (적외 분광 광도계) 에 의해, Si-OH 기 유래의 3200 ∼ 3600 cm^-1 의 흡수가 확인되었다.

다음으로, 경화성 실리콘 수지 (S1) 100 질량부를 1-메톡시-2-프로판올아세테이트 200 질량부에 용해시켜 경화성 실리콘 수지 (S1) 을 포함하는 액상물을 제조하였다.

<제조예 2 ∼ 5> 경화성 실리콘 수지 (S2) ∼ (S5) 와 각 액상물의 제조

경화성 실리콘 수지 (S2) ∼ (S5) 에 관해, 제조예 1 과 동일하게 하여 표 1 에 나타내는 조성비로 제조하였다. 이어서 얻어진 경화성 실리콘 수지 (S2) ∼ (S5) 를 1-메톡시-2-프로판올아세테이트에 용해시켜 경화성 실리콘 수지 (S2) ∼ (S5) 를 각각 포함하는 액상물을 제조하였다.

또한, 이하의 표 1 중 「실라놀기」 란은, 경화성 실리콘 수지 (S1) ∼ (S5) 중에 실라놀기가 포함되는지의 여부를 의미한다. 또, 표 1 중 (B-2) 단위의 몰% 는 「0」 으로 하여 계산하였다.

<실시예 1>

처음에 판두께 0.4 ㎜ 의 지지판을 순수 세정한 후, 추가로 UV 세정하여 청정화하였다.

다음으로, 지지판의 제 1 주면 상에, 경화성 실리콘 수지 (S1) 을 포함하는 액상물을 스핀코터로 도공하였다 (도공량 30 g/㎡).

다음으로, 이것을 180 ℃ 에서 10 분간 대기 중에서 가열 경화하여, 지지판 상의 조성물의 층 중의 용제를 제거하였다. 그 후, 추가로 450 ℃ 에서 60 분간 대기 중에서 가열 경화하여, 지지판의 제 1 주면에 두께 2 ㎛ 의 수지층을 형성하였다.

그 후, 유리 기판과 지지판의 수지층면을 실온하에서 진공 프레스에 의해 첩합하고, 그 후 350 ℃ 에서 10 분간 가열 처리를 행하고, 지지판의 단부를 유리 기판과 동일한 치수로 절단 제거하여 모따기하여 적층체 A 를 얻었다.

얻어진 적층체 A 에 있어서는, 지지판과 유리 기판은, 수지층과 기포를 발생시키지 않고 밀착되어 있어, 변형상 결점도 없고, 평활성도 양호했다.

다음으로, 적층체 A 를 대기하에서 450 ℃ 60 분간 가열 처리를 행하고 실온까지 냉각시킨 결과, 적층체 A 의 지지판과 유리 기판의 분리나 수지층의 발포나 백화 등 외관상의 변화는 확인되지 않았다.

그리고, 적층체 A 의 4 개 지점 중 1 개 지점의 코너부에 있어서의 유리 기판과 지지판의 수지층의 계면에 두께 0.1 ㎜ 의 스테인리스제 날붙이를 삽입시켜 박리의 절결부를 형성하면서, 유리 기판과 지지판 각각의 박리면이 아닌 면에 진공 흡착 패드를 흡착시켜, 서로 유리 기판과 지지판이 분리되는 방향으로 외력을 가하여, 유리 기판과 지지판을 파손하지 않고 분리하였다. 여기서 날붙이의 삽입은, 이오나이저 (키엔스사 제조) 로부터 제전성 유체를 상기 계면에 분무하면서 행하였다. 구체적으로는, 형성한 공극을 향해서 이오나이저로부터는 계속해서 제전성 유체를 분무하면서 진공 흡착 패드를 끌어 올렸다.

또한, 수지층의 주요부는 지지판과 함께 유리 기판으로부터 분리되고, 그 결과로부터, 지지판의 층과 수지층의 계면의 박리 강도 (y) 가, 수지층과 유리 기판의 계면의 박리 강도 (x) 또는 수지층의 응집 파괴 강도 (z) 보다 높은 것이 확인되었다.

계속해서, 분리된 유리 기판의 박리면을 알코올 용액 (닛폰 알코올 판매사 제조, 네오콜 R7) 에 의한 브러시 세정을 1 분간 행한 후 에어 블로우하여 청정화하였다.

상기 알코올 용액은, 에탄올을 86.6 질량%, 노르말프로필알코올 (NPA) 을 9.5 질량%, 메탄올을 2.6 질량%, 이소프로필알코올 (IPA) 을 1.5 질량% 포함하는 것이다.

청정화후의 유리판의 표면을 현미경으로 관찰한 결과, 산화물이나 수지 등의 이물질 및 흠집은 보이지 않았다.

<실시예 2>

실시예 1 과 동일한 방법으로, 지지판의 제 1 주면 상에, 경화성 실리콘 수지 (S2) 의 가열 경화물로 이루어진 두께 1.5 ㎛ 의 수지층을 형성하였다.

계속해서, 실시예 1 과 동일한 방법으로 적층체 B 를 얻었다.

얻어진 적층체 B 에 있어서는, 지지판과 유리 기판은, 수지층과 기포를 발생시키지 않고 밀착되어 있어, 변형상 결점도 없고, 평활성도 양호했다.

다음으로, 적층체 B 를 실시예 1 과 동일한 가열 처리를 행한 결과, 적층체 B 의 지지판과 유리 기판의 분리나 수지층의 발포나 백화 등 외관상의 변화는 확인되지 않았다.

그리고, 적층체 B 를 실시예 1 과 동일한 방법으로, 유리 기판과 지지판을 파손하지 않고 분리하였다.

계속해서, 실시예 1 과 동일한 방법으로, 분리한 유리 기판의 박리면을 청정화하였다.

<실시예 3>

실시예 1 과 동일한 방법으로, 지지판의 제 1 주면 상에, 경화성 실리콘 수지 (S3) 의 가열 경화물로 이루어진 두께 2 ㎛ 의 수지층을 형성하였다.

계속해서, 실시예 1 과 동일한 방법으로 적층체 C 를 얻었다.

얻어진 적층체 C 에 있어서는, 지지판과 유리 기판은, 수지층과 기포를 발생시키지 않고 밀착되어 있어, 변형상 결점도 없고, 평활성도 양호했다.

다음으로, 적층체 C 를 실시예 1 과 동일한 가열 처리를 행한 결과, 적층체 C 의 지지판과 유리 기판의 분리나 수지층의 발포나 백화 등 외관상의 변화는 확인되지 않았다.

그리고, 적층체 C 를 실시예 1 과 동일한 방법으로, 유리 기판과 지지판을 파손하지 않고 분리하였다.

<실시예 4>

본 예에서는, 실시예 1 에서 얻은 적층체 A 를 이용하여 OLED 를 제조한다.

우선, 적층체 A 에서의 유리 기판의 제 2 주면 상에, 플라즈마 CVD 법에 의해 질화실리콘, 산화실리콘, 아모르퍼스 실리콘의 순서로 성막한다. 다음으로, 이온 도핑 장치에 의해 저농도의 붕소를 아모르퍼스 실리콘층에 주입하고, 질소 분위기하 450 ℃ 60 분간 가열 처리하여 탈수소 처리를 행한다. 다음으로, 레이저 어닐링 장치에 의해 아모르퍼스 실리콘층의 결정화를 행한다. 다음으로, 포토리소그래피법을 이용한 에칭 및 이온 도핑 장치로부터, 저농도의 인을 아모르퍼스 실리콘층에 주입하여, N 형 및 P 형의 TFT 에어리어를 형성한다. 다음으로, 유리 기판의 제 2 주면측에, 플라즈마 CVD 법에 의해 산화실리콘막을 성막하여 게이트 절연막을 형성한 후에, 스퍼터링법에 의해 몰리브덴을 성막하고, 포토리소그래피법을 이용한 에칭에 의해 게이트 전극을 형성한다. 다음으로, 포토리소그래피법과 이온 도핑 장치에 의해, 고농도의 붕소와 인을 N 형, P 형 각각의 원하는 에어리어에 주입하여, 소스 에어리어 및 드레인 에어리어를 형성한다. 다음으로, 유리 기판의 제 2 주면측에, 플라즈마 CVD 법에 의한 산화실리콘의 성막으로 층간 절연막을, 스퍼터링법에 의해 알루미늄의 성막 및 포토리소그래피법을 이용한 에칭에 의해 TFT 전극을 형성한다. 다음으로, 수소 분위기하 450 ℃ 60 분간 가열 처리하여 수소화 처리를 행한 후에, 플라즈마 CVD 법에 의한 질소실리콘의 성막으로 패시베이션층을 형성한다. 다음으로, 유리 기판의 제 2 주면측에 자외선 경화성 수지를 도포하고, 포토리소그래피법에 의해 평탄화층 및 컨택트홀을 형성한다. 다음으로, 스퍼터링법에 의해 산화인듐주석을 성막하고, 포토리소그래피법을 이용한 에칭에 의해 화소 전극을 형성한다.

계속해서, 증착법에 의해, 유리 기판의 제 2 주면측에, 정공 주입층으로서 4,4',4"-트리스(3-메틸페닐페닐아미노)트리페닐아민, 정공 수송층으로서 비스[(N-나프틸)-N-페닐]벤지딘, 발광층으로서 8-퀴놀리놀알루미늄 착물 (Alq₃) 에 2,6-비스[4-[N-(4-메톡시페닐)-N-페닐]아미노스티릴]나프탈렌-1,5-디카르보니트릴 (BSN-BCN) 을 40 체적% 혼합한 것, 전자 수송층으로서 Alq₃ 을 이 순서로 성막한다. 다음으로, 스퍼터링법에 의해 알루미늄을 성막하고, 포토리소그래피법을 이용한 에칭에 의해 대향 전극을 형성한다. 다음으로, 유리 기판의 제 2 주면측에, 자외선 경화형의 접착층을 개재하여 다른 1 장의 유리 기판을 첩합시켜 밀봉한다. 상기 순서에 따라서 유리 기판 상에 유기 EL 구조체를 형성한다. 유리 기판 상에 유기 EL 구조체를 갖는 적층체 A (이하, 패널 A 라고 함) 가, 본 발명의 전자 디바이스용 부재가 부착된 적층체 (지지판이 부착된 표시 장치용 패널) 이다.

계속해서, 패널 A 의 밀봉체측을 정반에 진공 흡착시킨 다음, 패널 A 의 코너부의 유리 기판과 수지층의 계면에 두께 0.1 ㎜ 의 스테인리스제 날붙이를 삽입하여, 유리 기판과 수지층의 계면에 박리의 계기를 부여한다. 그리고, 패널 A 의 지지판 표면을 진공 흡착 패드로 흡착한 다음 흡착 패드를 상승시킨다. 여기서 날붙이의 삽입은, 이오나이저 (키엔스사 제조) 로부터 제전성 유체를 상기 계면에 분무하면서 행한다. 다음으로, 형성한 공극을 향해서 이오나이저로부터는 계속해서 제전성 유체를 분무하면서 진공 흡착 패드를 끌어 올린다. 그 결과, 정반 상에 유기 EL 구조체가 형성된 유리 기판만을 남기고, 수지층이 부착된 지지판을 박리할 수 있다.

계속해서, 실시예 1 과 동일한 방법으로 분리한 유리 기판의 박리면을 청정화하고, 분리된 유리 기판을 레이저 커터 또는 스크라이브-브레이크법을 이용하여 절단하여 복수의 셀로 분단한 후, 유기 EL 구조체가 형성된 유리 기판과 대향 기판을 조립하고, 모듈 형성 공정을 실시하여 OLED 를 제작한다. 이렇게 하여 얻어지는 OLED 는 특성상 문제는 생기지 않는다.

<실시예 5>

본 예에서는, 실시예 1 에서 얻은 적층체 A 를 이용하여 LCD 를 제조한다.

우선, 2 장의 적층체 A 를 준비하여, 한쪽의 적층체 A1 에 있어서의 유리 기판의 제 2 주면 상에, 플라즈마 CVD 법에 의해 질화실리콘, 산화실리콘, 아모르퍼스 실리콘의 순서로 성막한다. 다음으로, 이온 도핑 장치에 의해 저농도의 붕소를 아모르퍼스 실리콘층에 주입하고, 질소 분위기하 450 ℃ 60 분간 가열 처리하여 탈수소 처리를 행한다. 다음으로, 레이저 어닐 장치에 의해 아모르퍼스 실리콘층의 결정화 처리를 행한다. 다음으로, 포토리소그래피법을 이용한 에칭 및 이온 도핑 장치로부터 저농도의 인을 아모르퍼스 실리콘층에 주입하여, N 형 및 P 형의 TFT 에어리어를 형성한다. 다음으로, 유리 기판의 제 2 주면측에, 플라즈마 CVD 법에 의해 산화실리콘막을 성막하여 게이트 절연막을 형성한 후에, 스퍼터링법에 의해 몰리브덴을 성막하고, 포토리소그래피법을 이용한 에칭에 의해 게이트 전극을 형성한다. 다음으로, 포토리소그래피법과 이온 도핑 장치에 의해, 고농도의 붕소와 인을 N 형, P 형 각각의 원하는 에어리어에 주입하여, 소스 에어리어 및 드레인 에어리어를 형성한다. 다음으로, 유리 기판의 제 2 주면측에, 플라즈마 CVD 법에 의한 산화실리콘의 성막으로 층간 절연막을, 스퍼터링법에 의해 알루미늄의 성막 및 포토리소그래피법을 이용한 에칭에 의해 TFT 전극을 형성한다. 다음으로, 수소 분위기하 450 ℃ 60 분간 가열 처리하여 수소화 처리를 행한 후에, 플라즈마 CVD 법에 의한 질소실리콘의 성막으로 패시베이션층을 형성한다. 다음으로, 유리 기판의 제 2 주면측에 자외선 경화성 수지를 도포하고, 포토리소그래피법에 의해 평탄화층 및 컨택트홀을 형성한다. 다음으로, 스퍼터링법에 의해 산화인듐주석을 성막하고, 포토리소그래피법을 이용한 에칭에 의해 화소 전극을 형성한다.

다음으로, 다른 한쪽의 적층체 A2 를 대기 분위기하 450 ℃ 60 분간 가열 처리한다. 다음으로, 적층체 A 에 있어서의 유리 기판의 제 2 주면 상에, 스퍼터링법에 의해 크롬을 성막하고, 포토리소그래피법을 이용한 에칭에 의해 차광층을 형성한다. 다음으로, 유리 기판의 제 2 주면측에, 다이코트법에 의해 컬러 레지스트를 도포하고, 포토리소그래피법 및 열경화에 의해 컬러 필터층을 형성한다. 다음으로, 스퍼터링법에 의해 산화인듐주석을 성막하고, 대향 전극을 형성한다. 다음으로, 유리 기판의 제 2 주면측에, 다이코트법에 의해 자외선 경화 수지액을 도포하고, 포토리소그래피법 및 열경화에 의해 주상 (柱狀) 스페이서를 형성한다. 다음으로, 롤코트법에 의해 폴리이미드 수지액을 도포하고, 열경화에 의해 배향층을 형성하여 러빙을 행한다.

다음으로, 디스펜서법에 의해 시일용 수지액을 프레임상으로 묘화하고, 프레임 내에 디스펜서법에 의해 액정을 적하한 후에, 상기에서 화소 전극이 형성된 적층체 A1 을 이용하여, 2 장의 적층체 A 의 유리 기판의 제 2 주면측끼리를 첩합시켜, 자외선 경화 및 열경화에 의해 LCD 패널을 얻는다.

계속해서, 적층체 A1 의 제 2 주면을 정반에 진공 흡착시키고, 적층체 A2 의 코너부의 유리 기판과 수지층의 계면에 두께 0.1 ㎜ 의 스테인리스제 날붙이를 삽입하여, 유리 기판의 제 1 주면과 수지층의 박리성 표면의 박리의 계기를 부여한다. 여기서 날붙이의 삽입은, 이오나이저 (키엔스사 제조) 로부터 제전성 유체를 상기 계면에 분무하면서 행한다. 다음으로, 형성한 공극을 향해서 이오나이저로부터는 계속해서 제전성 유체를 분무하면서 진공 흡착 패드를 끌어 올린다. 그리고, 적층체 A2 의 지지판의 제 2 주면을 진공 흡착 패드로 흡착한 다음 흡착 패드를 상승시킨다. 그 결과, 정반 상에, 적층체 A1 의 지지판이 부착된 LCD 의 빈 셀만을 남기고, 지지판을 박리할 수 있다.

다음으로, 제 1 주면에 컬러 필터가 형성된 유리 기판의 제 2 주면을 정반에 진공 흡착시키고, 적층체 A1 의 코너부의 유리 기판과 수지층의 계면에 두께 0.1 ㎜ 의 스테인리스제 날붙이를 삽입하여, 유리 기판의 제 1 주면과 수지층의 박리성 표면의 박리의 계기를 부여한다. 그리고, 적층체 A1 의 지지 기판의 제 2 주면을 진공 흡착 패드로 흡착한 다음 흡착 패드를 상승시킨다. 그 결과, 정반 상에 LCD 셀만을 남기고, 수지층이 고정된 지지판을 박리할 수 있다. 계속해서, 실시예 1 과 동일한 방법으로 박리면을 청정화한다. 이렇게 하여, 두께 0.1 ㎜ 의 유리 기판으로 구성되는 복수의 LCD 의 셀이 얻어진다.

계속해서, 절단하는 공정에 의해 복수의 LCD 의 셀로 분단한다. 완성된 각각의 LCD 셀에 편광판을 첩부하는 공정을 실시하고, 계속해서 모듈 형성 공정을 실시하여 LCD 를 얻는다. 이렇게 하여 얻어지는 LCD 는, 특성상 문제는 생기지 않는다.

<실시예 6 >

우선, 적층체 A 에 있어서의 유리 기판의 제 2 주면 상에, 스퍼터링법에 의해 몰리브덴을 성막하고, 포토리소그래피법을 이용한 에칭에 의해 게이트 전극을 형성한다. 다음으로, 플라즈마 CVD 법에 의해, 유리 기판의 제 2 주면측에 추가로 질화규소를 성막하여 게이트 절연막을 형성하고, 계속해서 스퍼터링법에 의해 산화인듐갈륨아연을 성막하여 포토리소그래피법을 이용한 에칭에 의해 산화물 반도체층을 형성한다. 다음으로, 플라즈마 CVD 법에 의해, 유리 기판의 제 2 주면측에 추가로 질화규소를 성막하여 채널 보호층을 형성하고, 계속해서 스퍼터링법에 의해 몰리브덴을 성막하고 포토리소그래피법을 이용한 에칭에 의해 소스 전극 및 드레인 전극을 형성한다. 다음으로, 대기중에서 450 ℃ 에서 60 분간 가열 처리를 행한다. 다음으로, 유리 기판의 제 2 주면측에 추가로 플라즈마 CVD 법에 의해 질화규소를 성막하여 패시베이션층을 형성하고, 계속해서 스퍼터링법에 의해 산화인듐주석을 성막하여 포토리소그래피법을 이용한 에칭에 의해 화소 전극을 형성한다.

계속해서, 패널 A 의 밀봉체측을 정반에 진공 흡착시킨 다음, 패널 A 의 코너부의 유리 기판과 수지층의 계면에 두께 0.1 ㎜ 의 스테인리스제 날붙이를 삽입하여, 유리 기판과 수지층의 계면에 박리의 계기를 부여한다. 그리고, 패널 A 의 지지판 표면을 진공 흡착 패드로 흡착한 다음 흡착 패드를 상승시킨다. 여기서 날붙이의 삽입은, 이오나이저 (키엔스사 제조) 로부터 제전성 유체를 당해 계면에 분무하면서 행한다. 다음으로, 형성한 공극을 향해서 이오나이저로부터는 계속해서 제전성 유체를 분무하면서 진공 흡착 패드를 끌어 올린다. 그 결과, 정반 상에 유기 EL 구조체가 형성된 유리 기판만을 남기고, 수지층이 부착된 지지판을 박리할 수 있다.

<비교예 1>

실시예 1 과 동일한 방법으로, 지지판의 제 1 주면 상에, 경화성 실리콘 수지 (S4) 의 가열 경화물로 이루어진 두께 1 ㎛ 의 수지층을 형성하였다.

계속해서, 실시예 1 과 동일한 방법으로 유리 기판과 지지판의 수지층면을 실온하에서 진공 프레스한 결과, 수지층이 딱딱하여, 유리 기판과 지지판의 수지층면에서 일부 적층되지 않는 부분이 보였다. 그 후, 350 ℃ 에서 10 분간 가열 처리를 행한 결과, 유리 기판과 지지판의 수지층면 전체면에서 분리되어 적층체가 형성되지 않았다.

<비교예 2>

실시예 1 과 동일한 방법으로, 지지판의 제 1 주면 상에, 경화성 실리콘 수지 (S5) 의 가열 경화물로 이루어진 두께 1 ㎛ 의 수지층을 형성하였다. 수지층의 표면은 육안에 의한 관찰로 불균일이 확인되는 정도의 평탄도였다.

계속해서, 실시예 1 과 동일한 방법으로 유리 기판과 지지판의 수지층면을 실온하에서 진공 프레스한 결과, 유리 기판과 지지판의 수지층면 전체면에서 분리되어 적층체가 형성되지 않았다.

<비교예 3>

실시예 1 과 동일한 방법으로, 지지판의 제 1 주면 상에, 경화성 실리콘 수지 (S6) 의 가열 경화물로 이루어진 두께 1 ㎛ 의 수지층을 형성하였다.

계속해서, 실시예 1 과 동일한 방법으로 유리 기판과 지지판의 수지층면을 실온하에서 진공 프레스한 결과, 수지층이 딱딱하여, 유리 기판과 지지판의 수지층면에서 일부 적층되지 않은 부분이 보였다. 그 후, 350 ℃ 에서 10 분간 가열 처리를 행한 결과, 유리 기판과 지지판의 수지층면 전체면에서 분리되어 적층체가 형성되지 않았다.

<비교예 4>

지지판 (세로 200 ㎜, 가로 200 ㎜, 두께 0.4 ㎜) 을 순수 세정, UV 세정 등으로 청정화한 후, 그 지지판 상에, 무용제 부가 반응형 박리지용 실리콘 (신에츠 실리콘 주식회사 제조 KNS-320A) 100 질량부와 백금계 촉매 (신에츠 실리콘 주식회사 제조 CAT-PL-56) 2 질량부의 혼합물을 스핀코터로 도공하고 (도공량 10 g/㎡), 180 ℃ 에서 30 분간 대기중에서 가열 경화하여 막두께 16 ㎛ 의 실리콘 수지층을 얻었다.

유리 기판 (세로 200 ㎜, 가로 200 ㎜, 두께 0.3 ㎜) 의 실리콘 수지층과 접촉시키는 측의 면을 순수 세정, UV 세정 등으로 청정화한 후, 지지판의 실리콘 수지층 형성면과 유리 기판을 실온하 진공 프레스로 첩합시켜, 부가 중합형 실리콘 수지층을 갖는 유리 적층체 (P) 를 얻었다.

우선, 적층체 (P) 에 있어서의 유리 기판의 제 2 주면 상에, 플라즈마 CVD 법에 의해 질화실리콘, 산화실리콘, 아모르퍼스 실리콘의 순서로 성막하였다. 다음으로, 질소 분위기하 450 ℃ 에서 60 분간 가열 처리하여 탈수소 처리를 행하였다. 탈수소 처리후의 적층체 (P) 를 육안으로 관찰하면, 면내의 일부 및 적층체의 단부에 있어서 수지의 휘발에 의한 발포부가 보이고, 실시예 1 과 동일한 방법으로 적층체 A 의 4 개 지점 중 1 개 지점의 코너부에 있어서의 유리 기판과 지지판의 수지층의 계면에 두께 0.1 ㎜ 의 스테인리스제 날붙이를 삽입시켜 박리의 절결부를 형성하면서, 유리 기판과 지지판 각각의 박리면이 아닌 면에 진공 흡착 패드를 흡착시키고, 서로 유리 기판과 지지판이 분리되는 방향으로 외력을 가하여 유리 기판과 지지판을 분리하면, 유리 기판의 박리면, 즉 제 1 주면 상의 일부에 수지의 부착이 확인되었다.

다음으로, 수지가 부착된 유리 기판의 박리면에 대하여, 실시예 1 에서 실시한 알코올 용액 (닛폰 알코올 판매사 제조, 네오콜 R7) 에 의한 브러시 세정을 행했지만, 수지의 부착을 제거할 수는 없었다.

실시예 4 ∼ 6 은, 본 발명의 수지층을 갖는 적층체를 위해, 전자 디바이스를 고온에서 형성하더라도 디바이스 특성에 미치는 영향이 보이지 않는다. 이것은 적층체의 수지층에 있어서의 휘발 성분에 의한 영향이 없었기 때문이라고 추찰된다.

한편, 본 발명의 수지층이 아닌 비교예 4 는 전자 디바이스를 고온에서 형성하면 발포가 보여, 휘발 성분이 발생한 것으로 생각된다. 또, 유리 기판에 부착된 수지를 제거할 수 없다.

본 출원은, 2011 년 10 월 18 일에 출원된 일본 특허 출원 2011-228792 에 기초하는 것이며, 그 내용은 여기에 참조로서 받아들인다.

10 : 적층체
12 : 지지판
14 : 수지층
14a : 수지층의 제 1 주면
16 : 유리 기판
16a : 유리 기판의 제 1 주면
16b : 유리 기판의 제 2 주면
18 : 수지층이 부착된 지지판
20 : 전자 디바이스용 부재
22 : 전자 디바이스용 부재가 부착된 적층체
24 : 부재가 부착된 유리 기판

Claims

지지판의 층과 수지층과 유리 기판의 층을 이 순서로 구비하고,
상기 지지판의 층과 상기 수지층의 계면의 박리 강도 (y) 가, 상기 수지층과 상기 유리 기판의 계면의 박리 강도 (x) 또는 상기 수지층의 응집 파괴 강도 (z) 보다 높고,
상기 수지층의 수지가 가교 실리콘 수지이고,
상기 가교 실리콘 수지가, 식 (1) 로 표시되는 오르가노실록시 단위 (A-1) 과, 식 (2) 로 표시되는 오르가노실록시 단위 (B-1) 을 포함하고,
전체 오르가노실록시 단위에 대한 (A-1) + (B-1) 의 비율이 70 ∼ 100 몰% 이고, 또한 (A-1) 과 (B-1) 의 합계에 대한 (A-1) 의 비율이 15 ∼ 50 몰% 인 가교 실리콘 수지인, 적층체.
[화학식 1]

(상기 식 (1) 중, R¹ 은 수소 원자 또는 탄소 원자수 1 ∼ 4 의 알킬기를 나타낸다. 상기 식 (2) 중, R⁶ 및 R⁷ 은, 각각 독립적으로 탄소 원자수 1 ∼ 4 의 알킬기를 나타낸다.)
제 1 항에 있어서,
상기 가교 실리콘 수지가, 추가로 식 (3) 으로 표시되는 오르가노실록시 단위 (A-2) 및 식 (4) 로 표시되는 오르가노실록시 단위 (B-2) 중 적어도 어느 한쪽을 포함하고, [(A-1) + (A-2) + (B-1) + (B-2)] 에 대한 [(A-1) + (B-2)] 의 비율이 15 ∼ 50 몰% 인, 적층체.
[화학식 2]

(상기 식 (3) 중, R¹ 은 수소 원자 또는 탄소 원자수 1 ∼ 4 의 알킬기를 나타내고, R² 는 탄소 원자수 1 ∼ 4 의 알킬기를 나타낸다. 상기 식 (4) 중, R⁶ 은 탄소 원자수 1 ∼ 4 의 알킬기를 나타낸다.)
제 2 항에 있어서,
상기 식 (1) 및 식 (3) 에 있어서 식 (9) 로 표시되는 페닐기 (X) 와, 상기 식 (2) 및 (4) 에 있어서 R⁶ 및/또는 R⁷ 로 표시되는 알킬기 (Y) 의 비가, [(X)]/[(X) + (Y)] = 10 ∼ 40 몰% 인, 적층체.
[화학식 3]

(상기 식 (9) 중, R¹ 은 수소 원자 또는 탄소 원자수 1 ∼ 4 의 알킬기를 나타낸다.)
제 2 항 또는 제 3 항에 있어서,
전체 오르가노실록시 단위에 대한 [(A-1) + (A-2) + (B-1) + (B-2)] 의 비율이 95 ∼ 100 몰% 인, 적층체.
제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
상기 식 (1) ∼ (4) 로 표시되는 오르가노실록시 단위가 모두 오르가노알콕시실란 화합물에서 유래하는 단위인, 적층체.
제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
상기 수지층의 두께가 1 ∼ 5 ㎛ 인, 적층체.
제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
상기 지지판이 유리판인, 적층체.
제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
상기 지지판과 상기 유리 기판의 25 ∼ 300 ℃ 에 있어서의 평균 선팽창 계수의 차가 0 ∼ 500 × 10^-7/℃ 인, 적층체.
가교 경화하여 가교 실리콘 수지가 되는 경화성 실리콘 수지의 막을 지지판의 표면에 형성하고,
상기 지지판의 표면 상에서 상기 경화성 실리콘 수지를 가교 경화시켜 가교 실리콘 수지의 막을 형성하고, 이어서,
상기 가교 실리콘 수지의 막의 표면에 유리 기판을 적층하여, 지지판의 층과 수지층과 유리 기판의 층을 이 순서로 구비한 적층체를 제조하는, 적층체의 제조 방법.
가교 실리콘 수지 : 식 (1) 로 표시되는 오르가노실록시 단위 (A-1) 과, 식 (2) 로 표시되는 오르가노실록시 단위 (B-1) 을 포함하고, 전체 오르가노실록시 단위에 대한 (A-1) + (B-1) 의 비율이 70 ∼ 100 몰% 이고, 또한 (A-1) 과 (B-1) 의 합계에 대한 (A-1) 의 비율이 15 ∼ 50 몰% 인 가교 실리콘 수지.
[화학식 4]

(상기 식 (1) 중, R¹ 은 수소 원자 또는 탄소 원자수 1 ∼ 4 의 알킬기를 나타낸다. 상기 식 (2) 중, R⁶ 및 R⁷ 은, 각각 독립적으로 탄소 원자수 1 ∼ 4 의 알킬기를 나타낸다.)
제 9 항에 있어서,
상기 경화성 실리콘 수지가 오르가노알콕시실란 화합물의 혼합물의 부분 가수분해 축합물로 이루어지고, 그 경화성 실리콘 수지 및 용매를 포함하는 용액을 상기 지지판의 표면에 도포하여, 상기 용매를 제거함으로써 경화성 실리콘 수지의 막을 형성하는, 적층체의 제조 방법.
제 10 항에 있어서,
상기 부분 가수분해 축합물의 중량 평균 분자량이 1만 ∼ 20만인, 적층체의 제조 방법.
제 10 항에 있어서,
상기 부분 가수분해 축합물의 중량 평균 분자량이 1만 ∼ 10만인, 적층체의 제조 방법.
제 1 항 내지 제 8 항 중 어느 한 항에 기재된 적층체 중의 상기 유리 기판 상에 전자 디바이스용 부재를 형성하여, 전자 디바이스용 부재가 부착된 적층체를 제조하고,
상기 전자 디바이스용 부재가 부착된 적층체로부터, 상기 수지층의 유리 기판측 계면 또는 상기 수지층 내부를 박리면으로 하여, 전자 디바이스용 부재가 부착된 유리 기판과 수지층이 부착된 지지판으로 분리하고, 이어서,
상기 전자 디바이스용 부재가 부착된 유리 기판의 박리면을 청정화하는, 전자 디바이스용 부재가 부착된 유리 기판의 제조 방법.
제 13 항에 있어서,
상기 청정화가 용매를 이용한 세정인, 전자 디바이스용 부재가 부착된 유리 기판의 제조 방법.
제 14 항에 있어서,
상기 세정이, 용해도 파라미터가 7 ∼ 15 인 용매를 사용한 세정인, 전자 디바이스용 부재가 부착된 유리 기판의 제조 방법.