KR20170016268A - 저항 변화형 메모리 - Google Patents

저항 변화형 메모리 Download PDF

Info

Publication number
KR20170016268A
KR20170016268A KR1020160041881A KR20160041881A KR20170016268A KR 20170016268 A KR20170016268 A KR 20170016268A KR 1020160041881 A KR1020160041881 A KR 1020160041881A KR 20160041881 A KR20160041881 A KR 20160041881A KR 20170016268 A KR20170016268 A KR 20170016268A
Authority
KR
South Korea
Prior art keywords
layer
copper
oxide
resistance
sample
Prior art date
Application number
KR1020160041881A
Other languages
English (en)
Other versions
KR101789755B1 (ko
Inventor
청-위안 쳉
?-리 란
šœ-리 란
시앙-유 창
춘-안 린
Original Assignee
윈본드 일렉트로닉스 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윈본드 일렉트로닉스 코포레이션 filed Critical 윈본드 일렉트로닉스 코포레이션
Publication of KR20170016268A publication Critical patent/KR20170016268A/ko
Application granted granted Critical
Publication of KR101789755B1 publication Critical patent/KR101789755B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H01L45/04—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H01L45/14—
    • H01L45/145—
    • H01L45/1608—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8416—Electrodes adapted for supplying ionic species
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

기판과, 도전층과, 저항 스위칭층과, 구리 함유 산화물층과, 전자 공급층을 구비하는 저항 변화형 메모리(ReRAM)를 제공한다. 기판 상에 도전층을 설치한다. 도전층 상에 저항 스위칭층을 설치한다. 저항 스위칭층 상에 구리 함유 산화물층을 설치한다. 구리 함유 산화물층 상에 전자 공급층을 설치한다.

Description

저항 변화형 메모리{Resistive Random Access Memory}
본 발명은 비휘발성 메모리에 관한 것으로, 보다 상세하게는 저항 변화형 메모리에 관한 것이다.
비휘발성 메모리는 전원을 꺼도 데이터를 보유한다는 이점이 있다. 따라서, 전자 광학 제품 대부분은 전원을 켰을 때에 정상 동작을 유지하기 위해 비휘발성 메모리를 필요로 한다. 현재 업계에서 개발이 왕성한 비휘발성 메모리 중 하나로 저항 변화형 메모리(resistive random access memory(ReRAM))가 있다. ReRAM의 이점으로서 기입 전압이 낮은 것, 기입/소거 시간이 짧은 것, 기억 보유 시간이 긴 것, 비파괴적 독출 가능한 것, 멀티 스테이트 메모리인 것, 구조가 단순한 것 및 소요 면적이 작은 것 등을 들 수 있다. 그 결과, ReRAM은 앞으로 PC나 전자 기기 등에 있어서 널리 채용되는 비휘발성 메모리 중 하나가 될 가능성이 있다. 그러나, 저항성 비휘발성 메모리의 데이터 보유 능력을 더욱 향상시키려면 어떻게 하면 좋을지에 대해서는 업계가 현재 적극적으로 주력하고 있는 과제이다.
본 발명은 데이터 보유 능력을 향상시킨 저항 변화형 메모리를 제공한다.
본 발명은 기판, 도전층, 구리 함유 산화물층 및 전자 공급층을 구비하는 저항 변화형 메모리를 제공한다. 기판 상에 도전층을 설치한다. 저항 스위칭층 상에 구리 함유 산화물층을 설치한다. 구리 함유 산화물층 상에 전자 공급층을 설치한다.
이상에 입각하여 본 발명에서 제공하는 저항 변화형 메모리에서는, 저저항 상태에서 전자 공급층이 공급하는 전자에 의해 구리 필라멘트의 확산을 억제하여 저항 변화형 메모리의 데이터 보유 능력을 향상시킬 수 있다. 나아가 저항 변화형 메모리 내의 전자 공급층을 이용하여 산소를 포착함으로써 대기 중에 산소의 방산을 저지하여 저항 변화형 메모리의 내구성을 향상시킬 수도 있다.
도 1은 본 발명의 일 실시형태인 저항 변화형 메모리(ReRAM)의 단면 모식도이다.
도 2는 본 발명의 다른 실시형태인 저항 변화형 메모리(ReRAM)의 단면 모식도이다.
도 3은 구리 필라멘트 형성 과정에서의 샘플 1의 동작 전압과 전류의 관계를 나타내는 그래프이다.
도 4는 구리 필라멘트 형성 과정에서의 샘플 2의 동작 전압과 전류의 관계를 나타내는 그래프이다.
도 5는 샘플 1의 저항 스위칭의 전기적 성질을 나타내는 그래프이다.
도 6은 샘플 2의 저항 스위칭의 전기적 성질을 나타내는 그래프이다.
도 7은 내구 시험에서의 샘플 1의 저항 스위칭의 전류와 횟수의 관계를 나타내는 그래프이다.
도 8은 내구 시험에서의 샘플 2의 저항 스위칭의 전류와 횟수의 관계를 나타내는 그래프이다.
도 9는 85℃의 온도 하에서 데이터 보유 능력 시험에서의 샘플 2의 전류와 시간의 관계를 나타내는 도면이다.
도 10은 200℃의 온도 하에서 데이터 보유 능력 시험에서의 샘플 2의 전류와 시간의 관계를 나타내는 도면이다.
도 11은 저항 변화형 메모리에서의 산소 원소 분포의 관계를 나타내는 도면으로, 도 11 중의 사진은 실온에서 샘플 2의 투과형 전자 현미경(TEM)에 의한 현미경 사진이고, 도 11 중의 그래프는 실온에서 샘플 2를 X선 광전자 분광 장치에 의해 분석하여 얻어진 산소 원소 분포율을 나타낸다.
도 12는 저항 변화형 메모리에서의 산소 원소 분포의 관계를 나타내는 도면으로, 도 12 중의 사진은 가열 시험 후의 샘플 2의 투과형 전자 현미경(TEM)에 의한 현미경 사진이고, 도 12 중의 그래프는 실온에서 샘플 2를 X선 광전자 분광 장치에 의해 분석하여 얻어진 산소 원소 분포율을 나타낸다.
이하, 예시적인 실시형태를 첨부한 도면과 함께 기재하여 본 개시를 더욱 상세하게 설명한다.
첨부한 도면은 본 발명에 대한 이해를 깊게 하기 위해 제공하는 것으로, 본 명세서에서 원용되어 그 일부를 구성하는 것이다. 각 도면은 본 발명의 실시형태를 나타내고, 발명의 상세한 설명과 함께 본 발명의 원리를 설명하는 데에 도움이 되는 것이다.
도 1을 참조하면, 저항 변화형 메모리(100)는 기판(110), 도전층(120), 저항 스위칭층(130), 구리 함유 산화물층(140) 및 전자 공급층(150)을 구비한다. 기판(110)은 예를 들어 실리콘 기판 등의 반도체 기판이다.
기판(110) 상에 도전층(120)을 설치하여 저항 변화형 메모리(100)의 하부 전극으로서 이용할 수 있다. 도전층(120)은 단층 구조 또는 다층 구조로 할 수 있다. 본 실시형태에서는 다층 구조의 도전층(120)을 예시하고 있지만, 본 발명은 이에 한정되지 않는다. 도전층(120)은, 예를 들어 도전층(120a), 도전층(120b) 및 도전층(120c)을 포함할 수 있다. 도전층(120)의 재료로서는, 예를 들어 티타늄, 질소화 티타늄, 백색 금, 알루미늄, 텅스텐, 이리듐, 산화 이리듐, 루테늄, 탄탈륨, 질화 탄탈륨, 니켈, 몰리브덴, 지르코늄, 산화 인듐 주석 또는 도프트(doped) 반도체(예를 들어, 도프트 다결정 실리콘 등)를 들 수 있다. 도전층(120)의 두께는 예를 들어 1나노미터~500나노미터로 한다. 도전층(120)의 형성 방법으로서는, 예를 들어 AC 마그네트론 스퍼터링법, 원자층 퇴적법 또는 전자빔 증착법 등이 있다.
도전층(120) 상에는 저항 스위칭층(130)을 설치한다. 저항 스위칭층(130)의 재료로서는, 예를 들어 산화 하프늄(IV), 산화 알루미늄, 이산화 티타늄, 이산화 지르코늄, 산화 주석, 산화 아연, 질화 알루미늄 또는 질화 규소 등을 들 수 있다. 저항 스위칭층(130)의 두께는 예를 들어 1나노미터~100나노미터로 한다. 저항 스위칭층(130)의 형성 방법으로서는, 예를 들어 플라즈마 촉진 화학 증착법, 원자층 퇴적법, AC 마그네트론 스퍼터링법 또는 전자빔 증착법 등이 있다. 저항 스위칭층(130)의 퇴적(deposition) 온도 범위는, 예를 들어 100℃~500℃이다. 또한, 고온 염관(炎管)을 이용하여 저항 스위칭층(130)을 어닐 처리할 수도 있다. 나아가 저항 스위칭층(130)의 재료로서 조밀한 구조를 가지는 재료, 예를 들어 질화 규소, 산화 하프늄(IV) 또는 산화 알루미늄 등을 선택하면, 저항 스위칭층(130)에서의 구리 필라멘트의 확산을 억제할 수 있고, 따라서 본 발명의 저항 변화형 메모리(100)의 데이터 보유 능력을 향상시킬 수 있다.
저항 스위칭층(130) 상에는 구리 함유 산화물층(140)을 설치한다. 구리 함유 산화물층(140)의 재료로서는, 예를 들어 산화 티타늄 구리, 산화 탄탈륨 구리, 산화 알루미늄 구리, 산화 코발트 구리, 산화 텅스텐 구리, 산화 이리듐 구리, 산화 루테늄 구리, 산화 니켈 구리, 산화 몰리브덴 구리, 산화 지르코늄 구리 또는 산화 인듐 주석 구리 등을 들 수 있다. 구리 함유 산화물층(140)의 두께는 예를 들어 1나노미터~100나노미터로 한다. 구리 함유 산화물층(140)의 형성 방법으로서는, 예를 들어 AC 마그네트론 스퍼터링법 또는 전자빔 증착법 등이 있다. 구리 함유 산화물층(140)은, 저항 스위칭용 구리 이온을 공급할 수 있다.
저항 변화형 메모리(100)의 전자 공급층(150)에 양 바이어스를 인가하면, 구리 함유 산화물층(140) 중의 구리 이온이 저항 스위칭층(130)에서 구리 원자로 환원되어 구리 필라멘트를 형성하고, 저항 변화형 메모리(100)의 저항값이 감소하여 저항 변화형 메모리(100)는 저저항 상태(LRS)가 된다. 저항 변화형 메모리(100)의 전자 공급층(150)에 음 바이어스를 인가하면, 구리 필라멘트 중의 구리 원자가 산화되어 구리 이온이 됨으로써 구리 필라멘트가 파괴되고, 저항 변화형 메모리(100)의 저항값이 증가하여 저항 변화형 메모리(100)는 고저항 상태(HRS)가 된다.
구리 함유 산화물층(140) 상에는 전자 공급층(150)을 설치한다. 전자 공급층(150)의 재료로서는, 예를 들어 티타늄 구리 합금, 질화 티타늄 구리, 알루미늄 구리 합금, 텅스텐 구리 합금, 이리듐 구리 합금, 산화 이리듐 구리, 루테늄 구리 합금, 탄탈륨 구리 합금, 질화 탄탈륨 구리, 니켈 구리 합금, 몰리브덴 구리 합금, 지르코늄 구리 합금 또는 산화 인듐 주석 구리 등을 들 수 있다. 전자 공급층(150)의 두께는 예를 들어 1나노미터~1000나노미터로 한다. 전자 공급층(150)의 형성 방법으로서는, 예를 들어 AC 마그네트론 스퍼터링법, 원자층 퇴적법 또는 전자빔 증착법 등이 있다.
전자 공급층(150)의 주요 기능을 이하에 설명한다. 저항 변화형 메모리(100)가 저저항 상태에 있을 때, 구리 원자가 형성된 구리 필라멘트가 경시적(經時的)으로 외측으로 확산된다. 전자 공급층(150)은 구리 필라멘트에 전자를 공급하여 구리 필라멘트의 확산을 억제하고, 저항 변화형 메모리(100)의 데이터 보유 능력을 향상시킬 수 있다. 나아가 전자 공급층(150)을 이용하여 산소를 포착할 수도 있고, 산화 환원(redox) 반응을 연속적으로 행할 수 있도록 하여 본 발명의 저항 변화형 메모리(100)의 내구성을 향상시킬 수 있다. 나아가 전자 공급층(150)은 저항 변화형 메모리(100)의 상부 전극층으로서도 이용할 수 있다.
또, 저항 변화형 메모리(100)는 유전체층(160)을 더 가질 수 있다. 유전체층(160)은 기판(110)과 도전층(120)의 사이에 설치한다. 유전체층(160)의 재료로서는, 예를 들어 산화 규소, 질화 규소 또는 산질화 규소 등의 유전체 재료를 들 수 있다. 유전체층(160)의 두께는 예를 들어 3나노미터~10나노미터로 한다. 유전체층(160)의 형성 방법으로서 예를 들어 열 산화법 또는 화학 증착법 등이 있다.
상기 각 실시형태로부터 알 수 있는 바와 같이, 저항 변화형 메모리(100)에 있어서, 구리 함유 산화물층(140)이 구리 이온을 공급하여 구리 필라멘트가 형성되고, 저항 변화형 메모리(100)가 저저항 상태가 된다. 저저항 상태에서 전자 공급층(150)이 전자를 공급하여 구리 필라멘트의 확산을 억제할 수 있고, 저항 변화형 메모리(100)의 데이터 보유 능력을 향상시킬 수 있다. 나아가 저항 변화형 메모리(100)에서의 전자 공급층(150)을 이용하여 산소를 포착하여 대기 중에 산소의 방산을 저지할 수 있고, 저항 변화형 메모리(100)의 내구성을 향상시킬 수도 있다.
도 1 및 도 2를 참조하면, 도 2의 저항 변화형 메모리(200)와 도 1의 저항 변화형 메모리(100)의 차이점은 도 2의 저항 변화형 메모리(200)의 도전층(120)이 2층 구조인 점이다. 구체적으로 도 2의 저항 변화형 메모리(200)에 있어서, 도전층(120)은 도전층(120a) 및 도전층(120b)을 포함한다. 나아가 도 2의 저항 변화형 메모리(200)의 기타 부재의 퇴적 방법, 재료, 형성 방법 및 효능은 도 1의 저항 변화형 메모리(100)에서의 것과 동일하기 때문에, 이들 각 부재에는 동일한 참조 부호를 부여하고 설명은 생략한다.
실시예
(실험적 실시예)
이하, 본 실시형태의 저항 변화형 메모리의 특성에 대해 실험적 실시예에 기초하여 보다 상세하게 설명한다. 이하의 각 실험적 실시예에 있어서, 샘플 1은 도 1에 도시된 저항 변화형 메모리(100)의 구성을 가지며, 샘플 2는 도 2에 도시된 저항 변화형 메모리(200)의 구성을 가진다. 우선, 샘플 1 및 샘플 2의 제조 방법 및 적절한 파라미터 조건에 대해 설명하지만, 본 발명의 저항 변화형 메모리의 제조 방법은 이에 한정되지 않는다.
샘플 1:
기판(110)으로서 RCA(미국의 라디오 회사) 세정 단계에서 세정한 실리콘 기판을 준비하였다. 그리고, 고온의 로심관 (爐心管)을 이용하여 기판(110) 상에 200nm 두께의 이산화 규소 박막을 성장시켜 유전체층(160)으로 하였다. 이어서, 유전체층(160) 상에 15nm 두께의 티타늄 박막 및 30nm 두께의 백색 금 박막을 전자빔 증착법에 의해 성장시켜 각각 도전층(120a) 및 도전층(120b)으로서 이용하기로 하였다. 여기서, 도전층(120b)(백색 금 박막)은 도전층(120a)(티타늄 박막)을 통해 유전체층(160)에 고정하여 접착할 수도 있다. 그 후, 테트라키스(디메틸아미노)티타늄(Ti[N(CH3)2]4; TDMAT)을 전구체로서 이용하여 질소 플라즈마와 반응시키고, 퇴적(deposition) 온도 250℃ 및 작동 압력 0.3 torr의 환경 하에서 도전층(120c)으로서 사용하는 10nm 두께의 질화 티타늄 박막을 원자층 퇴적법에 의해 도전층(120b) 상에 성장시켰다. 그리고, 플라즈마 촉진 화학 증착법에 의해 저항 스위칭층(130)으로서 사용하는 질화 규소 박막을 도전층(120c) 상에 증착하였다. 이 증착은, 퇴적(deposition) 온도 300℃ 및 작동 압력 1.3 torr의 환경 하에서 실란(SiH4) 및 암모니아(NH3)를 반응 가스로서 이용하고, 반응 속도를 촉진하는 아르곤(Ar) 플라즈마를 이용하여 행하였다. 이어서, 진공 환경에서 AC 마그네트론 스퍼터링법에 의해 산소 분위기 하에서 구리 박막을 저항 스위칭층(130) 상에 증착하여 구리 함유 산화물층(140)으로서 사용하는 산소 도프트 구리 박막을 형성하였다. 그 후, 산소 분위기를 종료하고 전자 공급층(150)으로서 사용하는 티타늄 구리 합금 박막을 구리 함유 산화물층(140) 상에 성장시켜 샘플 1의 제조를 완료하였다.
샘플 2:
샘플 2와 샘플 1의 차이점은, 샘플 2의 도전층(120)이 2층 구조인 점이다. 구체적으로 샘플 2에서 도전층(120)은 도전층(120a) 및 도전층(120b)을 포함한다. 나아가 샘플 2를 리소그래피 공정 및 에칭 공정을 통해 패터닝하여 면적 2×2μm2의 크로스바 패턴으로 하였다. 나아가 샘플 2의 기타 부재의 증착 방법, 재료 및 형성 방법은 샘플 1에서의 것과 동일하기 때문에 설명은 생략한다.
도 3을 참조하면, 샘플 1에서의 전자 공급층(150)에는 양극성 바이어스가 인가되어 있다. 이 시점에서 도전층(120c)은 도전층(120b)을 통해 접지되어 있다. 전압이 상승하면 전류도 증가한다. 전류가 전류 제한값(20μA)까지 증가하면, 이 시점에서 바이어스 전압 3.4V가 구리 필라멘트의 형성에서의 형성 전압이 된다. 그리고, 이 바이어스를 더욱 증가하여 저항 스위칭을 완료할 필요가 있고, 저항 변화형 메모리의 저항값은 처음의 고저항 상태(HRS)에서 저저항 상태(LRS)로 전환된다.
도 4를 참조하면, 샘플 2에서의 전자 공급층(150)에는 양극성 바이어스가 인가되어 있다. 이 시점에서 도전층(120b)은 접지되어 있다. 전압이 상승하면 전류도 증가한다. 전류가 전류 제한값(10nA)까지 증가하면, 이 시점에서 바이어스 전압 2.2V가 형성 전압이 된다. 그리고, 이 바이어스를 더욱 증가하여 저항 스위칭을 완료할 필요가 있고, 저항 변화형 메모리의 저항값은 초기의 고저항 상태(HRS)에서 저저항 상태(LRS)로 전환된다.
도 3 및 도 4로부터 다음의 것을 알 수 있다. 즉, 면적이 큰 샘플 1에 비해 면적이 작은 샘플 2는 전류 제한값이 낮다.
도 5를 참조하면, 샘플 1에서의 전자 공급층(150)에는 양의 직류 바이어스가 인가되어 있다. 바이어스를 0V에서 1V까지 인가하면 전류값이 상승하기 시작하는데, 이 현상으로부터 양 바이어스의 증가에 따라 샘플 1의 저항값이 감소한 것을 알 수 있다. 양 바이어스를 3V까지 연속적으로 인가한 후 인가 바이어스를 3V에서 0V로 되돌리는데, 0V에서 1V까지의 바이어스의 전압-전류 곡선(I-V 곡선)은 반대 방향의 1V에서 0V까지의 바이어스의 I-V 곡선과는 중복되지 않는 것을 알 수 있다. 이 현상으로부터 저항 스위칭이 발생한 것을 알 수 있다. 즉, 고저항 상태가 저저항 상태로 전환되어 있다. 그리고, 음의 직류 바이어스를 전자 공급층(150)에 인가하고, 인가 바이어스가 0V에서 -1V로 변화하면 전류값이 상승하기 시작하는데, 이 현상으로부터 음 바이어스의 증가에 따라 샘플 1의 저항값이 감소한 것을 알 수 있다. 음 바이어스를 -1V까지 연속적으로 인가하면 샘플 1의 전류값은 비로소 감소하고, 그리고 음 바이어스는 -2V까지 연속적으로 증가하여 전류값은 감소를 계속한다. 그 후, 인가 바이어스를 -2V에서 0V로 증가하는데, 0V에서 -2V까지의 바이어스의 전압-전류 곡선(I-V곡선)은 반대 방향의 -2V에서 0V까지의 바이어스의 I-V 곡선과는 중복되지 않는 것을 알 수 있다. 이 현상으로부터 샘플 1이 저저항값 상태에서 고저항 상태로 전환된 것을 알 수 있다.
도 6을 참조하면, 샘플 2에서의 전자 공급층(150)에는 양의 직류 바이어스가 인가되어 있다. 바이어스를 0V에서 1.6V까지 인가하면 전류값이 상승하기 시작하는데, 이 현상으로부터 양 바이어스의 증가에 따라 샘플 2의 저항값이 감소한 것을 알 수 있다. 양 바이어스를 3V까지 연속적으로 인가한 후 인가 바이어스를 3V에서 0V로 되돌리는데, 0V에서 1.6V까지의 바이어스의 전압-전류 곡선(I-V곡선)은 반대 방향의 1.6V에서 0V까지의 바이어스의 I-V 곡선과는 중복되지 않는 것을 알 수 있다. 이 현상으로부터 저항 스위칭이 발생한 것을 알 수 있다. 즉, 고저항 상태가 저저항 상태로 전환되어 있다. 그리고, 음의 직류 바이어스를 전자 공급층(150)에 인가하는데, 인가 바이어스가 0V에서 -1.8V로 변화하면 전류값이 상승하기 시작하고, 이 현상으로부터 음 바이어스의 증가에 따라 샘플 2의 저항값이 감소한 것을 알 수 있다. 음 바이어스를 -1.8V까지 연속적으로 인가하면 샘플 2의 전류값은 비로소 감소하고, 그 후 음 바이어스는 -2.5V까지 연속하여 감소하고 전류값은 계속해서 감소한다. 그리고, 인가 바이어스를 -2.5V에서 0V까지 증가하는데, 0V에서 -2.5V까지의 바이어스의 전압-전류 곡선(I-V곡선)은 반대 방향의 -2.5V에서 0V까지의 바이어스의 I-V 곡선과는 중복되지 않는 것을 알 수 있다. 이 현상으로부터 샘플 2가 저저항값 상태에서 고저항 상태로 전환된 것을 알 수 있다.
도 7을 참조하면, 샘플 1에서의 전자 공급층(150)에 바이어스가 인가되어 있고, 도전층(120c)은 도전층(120b)을 통해 접지되어 있다. 여기서, 고저항 상태 및 저저항 상태의 전류값은 모두 바이어스 0.3V를 밑돌고 있는 것을 알 수 있다. 1000회를 넘는 연속된 스위칭 동작 하에 고저항 상태와 저저항 상태에서의 저항값 비는 여전히 200보다 크다. 따라서, 샘플 1은 내구성이 우수한 것을 알 수 있다.
도 8을 참조하면, 샘플 2에서의 전자 공급층(150)에 바이어스가 인가되어 있고, 도전층(120b)은 접지되어 있다. 여기서, 고저항 상태 및 저저항 상태의 전류값은 모두 바이어스 0.1V를 밑돌고 있는 것을 알 수 있다. 1000회를 넘는 연속된 스위칭 동작 하에 고저항 상태와 저저항 상태에서의 저항값 비는 여전히 10보다 크다. 따라서, 샘플 2는 내구성이 우수한 것을 알 수 있다.
도 9를 참조하면, 도 6의 실험적 실시예에서의 소거/기입 전압을 통해 샘플 2를 저저항 상태와 고저항 상태로 각각 전환한다. 저저항 상태 하 및 고저항 상태 하에서 각 전류값을 저저항 상태 하 및 고저항 상태 하에서 0.3V의 전압으로 주기적으로 독출한다. 시험 결과로부터, 샘플 2를 온도 85℃로 105초 놓아둔 후도 메모리 특성의 열화는 전혀 발생하지 않고 데이터를 정확하게 독출할 수 있는 것을 알 수 있다. 나아가 고저항 상태와 저저항 상태에서의 저항값 비는 103을 웃돌고 있다.
도 10을 참조하면, 도 6의 실험적 실시예에서의 소거/기입 전압값을 통해 샘플 2를 저저항 상태와 고저항 상태로 각각 전환한다. 그리고, 저저항 상태 하 및 고저항 상태 하에서 각 전류값을 각각 저저항 상태 하 및 고저항 상태 하에서 0.3V의 전압으로 주기적으로 독출한다. 시험 결과로부터, 샘플 2는 온도 200℃의 온도 하에서 메모리 상태를 8×103초 유지할 수 있는 것을 알 수 있다. 나아가 고저항 상태와 저저항 상태에서의 저항값 비는 104를 웃돌고 있다.
도 11은 실온에서의 샘플 2의 투과형 전자 현미경(TEM)에 의한 현미경 사진이고, 도 11 중의 그래프는 실온에서의 샘플 2를 X선 광전자 분광 장치에 의해 분석하여 얻어진 산소 원소 분포율을 나타낸다. 도 12는 샘플 2의 투과형 전자 현미경(TEM)에 의한 현미경 사진이고, 도 12 중의 그래프는 가열 시험 후의 샘플 2를 X선 광전자 분광 장치에 의해 분석하여 얻어진 산소 원자 분포율을 나타낸다.
도 11을 참조하면, 샘플 2의 구리 필라멘트 형성 전에 샘플 2 중의 전자 공급층(150), 구리 함유 산화물층(140) 및 저항 스위칭층(130)의 각 화상을 투과형 전자 현미경으로 취득하고, X선 광전자 분광 장치를 이용하여 샘플 2 중의 전자 공급층(150), 구리 함유 산화물층(140) 및 저항 스위칭층(130)에서의 산소 원소 비율 분석을 행한다. 분석 결과로부터, 전자 공급층(150)과 구리 함유 산화물층(140)의 경계면에서의 산소 원소 비율의 피크값은 10.83%인 것을 알 수 있다.
도 12를 참조하면, 각 온도(최고 온도 200℃)에서 샘플 2의 가속 시험을 행한 후, 샘플 2는 저저항 상태에서 고저항 상태로 자동으로 전환된다. 그리고, 샘플 2 중의 전자 공급층(150), 구리 함유 산화물층(140) 및 저항 스위칭층(130)의 각 화상을 투과형 전자 현미경으로 취득하고, X선 광전자 분광 장치를 이용하여 샘플 2 중의 전자 공급층(150), 구리 함유 산화물층(140) 및 저항 스위칭층(130)에서의 산소 원소 비율 분석을 행한다. 분석 결과로부터, 산소 원자가 분포되어 있는 전자 공급층(150)과 구리 함유 산화물층(140)의 경계면에서의 산소 원소 비율의 피크값은 23.23%인 것을 알 수 있다.
도 11 및 도 12의 결과로부터 알 수 있는 바와 같이, 고온 가속 시험 후의 전자 공급층(150)과 구리 함유 산화물층(140)의 경계면에서의 산소 원자 증가율은 114%이며, 따라서 이는 전자 공급층(150)이 산소를 포착하는 효과를 확실히 가지고 있고, 구리 함유 산화물층(140)에서 산소가 흩어져 없어지는 현상을 억제할 수 있는 것을 간접적으로 실증하고 있다. 그 결과, 저항 변화형 메모리의 내구성을 효과적으로 향상시킬 수 있다.
이상으로부터 상기 각 실시형태의 저항 변화형 메모리는 적어도 이하의 특징을 가진다. 저항 변화형 메모리 중의 전자 공급층에 의해 전자를 공급하여 구리 필라멘트의 확산을 억제할 수 있고, 따라서 저항 변화형 메모리의 데이터 보유 능력을 향상시킬 수 있다. 나아가 저항 변화형 메모리 중의 전자 공급층을 이용하여 산소를 포착하여 대기 중에 산소의 방산을 저지할 수도 있고 저항 변화형 메모리의 내구성을 향상시킬 수도 있다.
이상, 본 발명을 상기 각 실시형태를 참조하여 설명하였지만, 본 발명의 요지를 벗어나지 않는 한 상기 각 실시형태에 각종 변경을 가해도 되는 것은 당업자에게 있어서 명백하다. 따라서, 본 발명의 범위는 상기 발명의 상세한 설명이 아니라 첨부한 청구범위에 의해 정의되는 것이다.
본 발명의 저항 변화형 메모리는 향상된 데이터 보유 능력을 가질 수 있다.
100, 200: 저항 변화형 메모리
110: 기판
120, 120a, 120b, 120c: 도전층
130: 저항 스위칭층
140: 구리 함유 산화물층
150: 전자 공급층
160: 유전체층

Claims (10)

  1. 기판과,
    상기 기판 상에 설치한 도전층과,
    상기 도전층 상에 설치한 저항 스위칭층과,
    상기 저항 스위칭층 상에 설치한 구리 함유 산화물층과,
    상기 구리 함유 산화물층 상에 설치한 전자 공급층을 구비하는 저항 변화형 메모리.
  2. 청구항 1에 있어서,
    상기 도전층은 단층 구조 또는 다층 구조를 포함하는 저항 변화형 메모리.
  3. 청구항 1 또는 청구항 2에 있어서,
    상기 도전층은 두께가 1나노미터~500나노미터인 저항 변화형 메모리.
  4. 청구항 1 내지 청구항 3 중 어느 한 항에 있어서,
    상기 저항 스위칭층은 두께가 1나노미터~100나노미터인 저항 변화형 메모리.
  5. 청구항 1 내지 청구항 4 중 어느 한 항에 있어서,
    상기 저항 스위칭층의 퇴적 온도 범위가 100℃~500℃인 저항 변화형 메모리.
  6. 청구항 1 내지 청구항 5 중 어느 한 항에 있어서,
    상기 구리 함유 산화물층의 재료가 산화 티타늄 구리, 산화 탄탈륨 구리, 산화 알루미늄 구리, 산화 코발트 구리, 산화 텅스텐 구리, 산화 이리듐 구리, 산화 루테늄 구리, 산화 니켈 구리, 산화 몰리브덴 구리, 산화 지르코늄 구리 또는 산화 인듐 주석 구리를 포함하는 저항 변화형 메모리.
  7. 청구항 1 내지 청구항 6 중 어느 한 항에 있어서,
    상기 구리 함유 산화물층은 두께가 1나노미터~100나노미터인 저항 변화형 메모리.
  8. 청구항 1 내지 청구항 7 중 어느 한 항에 있어서,
    상기 전자 공급층의 재료가 티타늄 구리 합금, 질화 티타늄 구리, 알루미늄 구리 합금, 텅스텐 구리 합금, 이리듐 구리 합금, 산화 이리듐 구리, 루테늄 구리 합금, 탄탈륨 구리 합금, 질화 탄탈륨 구리, 니켈 구리 합금, 몰리브덴 구리 합금, 지르코늄 구리 합금 또는 산화 인듐 주석 구리를 포함하는 저항 변화형 메모리.
  9. 청구항 1 내지 청구항 8 중 어느 한 항에 있어서,
    상기 전자 공급층은 두께가 1나노미터~1000나노미터인 저항 변화형 메모리.
  10. 청구항 1 내지 청구항 9 중 어느 한 항에 있어서,
    상기 저항 변화형 메모리는 유전체층을 더 구비하고, 상기 유전체층은 상기 기판과 상기 도전층의 사이에 설치하는 저항 변화형 메모리.
KR1020160041881A 2015-08-03 2016-04-05 저항 변화형 메모리 KR101789755B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201510479381.0A CN106410024A (zh) 2015-08-03 2015-08-03 电阻式随机存取存储器
CN201510479381.0 2015-08-03

Publications (2)

Publication Number Publication Date
KR20170016268A true KR20170016268A (ko) 2017-02-13
KR101789755B1 KR101789755B1 (ko) 2017-10-25

Family

ID=55304875

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160041881A KR101789755B1 (ko) 2015-08-03 2016-04-05 저항 변화형 메모리

Country Status (5)

Country Link
US (1) US20170040532A1 (ko)
EP (1) EP3128567A1 (ko)
JP (1) JP2017034223A (ko)
KR (1) KR101789755B1 (ko)
CN (1) CN106410024A (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170141306A1 (en) * 2015-11-17 2017-05-18 Chang Gung University Memory structure
US10693062B2 (en) * 2015-12-08 2020-06-23 Crossbar, Inc. Regulating interface layer formation for two-terminal memory
CN111969108A (zh) * 2020-08-27 2020-11-20 电子科技大学 一种基于柔性基底的偏铝酸铜忆阻器及制备方法
CN112921299B (zh) * 2021-01-20 2022-03-25 哈尔滨工业大学 一种锆包壳表面复合膜层的制备方法

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006120707A (ja) * 2004-10-19 2006-05-11 Matsushita Electric Ind Co Ltd 可変抵抗素子および半導体装置
US8559209B2 (en) * 2011-06-10 2013-10-15 Unity Semiconductor Corporation Array voltage regulating technique to enable data operations on large cross-point memory arrays with resistive memory elements
US8344347B2 (en) * 2006-12-15 2013-01-01 Macronix International Co., Ltd. Multi-layer electrode structure
US7777215B2 (en) * 2007-07-20 2010-08-17 Macronix International Co., Ltd. Resistive memory structure with buffer layer
JP2009043905A (ja) * 2007-08-08 2009-02-26 Hitachi Ltd 半導体装置
JP2009246085A (ja) * 2008-03-31 2009-10-22 Hitachi Ltd 半導体装置およびその製造方法
KR100983175B1 (ko) * 2008-07-03 2010-09-20 광주과학기술원 산화물막과 고체 전해질막을 구비하는 저항 변화 메모리소자, 및 이의 동작방법
US8362454B2 (en) * 2008-08-12 2013-01-29 Industrial Technology Research Institute Resistive random access memory having metal oxide layer with oxygen vacancies and method for fabricating the same
US8988031B2 (en) * 2008-09-02 2015-03-24 International Business Machines Corporation Dynamic configuration of a calculation function that optimizes dynamic reconfiguration-switching of windings in an electric motor
JP5446238B2 (ja) * 2008-12-15 2014-03-19 日本電気株式会社 抵抗変化素子及びその動作方法
US8405076B2 (en) * 2009-02-04 2013-03-26 Panasonic Corporation Nonvolatile memory element
GB2476819B (en) * 2010-01-11 2014-05-07 Univ Surrey Activated charcoal
US8947908B2 (en) * 2010-11-04 2015-02-03 Crossbar, Inc. Hetero-switching layer in a RRAM device and method
US8369111B2 (en) * 2010-08-02 2013-02-05 Power Integrations, Inc. Ultra low standby consumption in a high power power converter
JP5606390B2 (ja) * 2011-05-16 2014-10-15 株式会社東芝 不揮発性抵抗変化素子
KR101257365B1 (ko) * 2011-07-22 2013-04-23 에스케이하이닉스 주식회사 문턱 스위칭 동작을 가지는 저항 변화 메모리 및 이의 제조방법
US8846443B2 (en) * 2011-08-05 2014-09-30 Intermolecular, Inc. Atomic layer deposition of metal oxides for memory applications
KR101541056B1 (ko) * 2011-09-13 2015-07-31 아데스토 테크놀러지스 코포레이션 합금 전극을 갖는 저항 스위칭 디바이스 및 그 형성 방법
JP5480233B2 (ja) * 2011-12-20 2014-04-23 株式会社東芝 不揮発性記憶装置、及びその製造方法
JP5346144B1 (ja) * 2012-02-20 2013-11-20 パナソニック株式会社 不揮発性記憶装置およびその製造方法
US8791445B2 (en) * 2012-03-01 2014-07-29 Intermolecular, Inc. Interfacial oxide used as switching layer in a nonvolatile resistive memory element
US9847478B2 (en) * 2012-03-09 2017-12-19 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for resistive random access memory (RRAM)
US8934282B2 (en) * 2012-05-31 2015-01-13 Freescale Semiconductor, Inc. Circuitry including resistive random access memory storage cells and methods for forming same
US8877628B2 (en) * 2012-07-12 2014-11-04 Micron Technologies, Inc. Methods of forming nano-scale pores, nano-scale electrical contacts, and memory devices including nano-scale electrical contacts, and related structures and devices
US9059391B2 (en) * 2012-12-10 2015-06-16 Winbond Electronics Corp. Self-rectifying RRAM cell structure and 3D crossbar array architecture thereof
US8995166B2 (en) * 2012-12-20 2015-03-31 Intermolecular, Inc. Multi-level memory array having resistive elements for multi-bit data storage
US8987699B2 (en) * 2013-01-18 2015-03-24 Macronix International Co., Ltd. Conductive bridge resistive memory device and method of manufacturing the same
JP2014179571A (ja) * 2013-03-15 2014-09-25 Toshiba Corp 抵抗変化型記憶装置
JP2014216553A (ja) * 2013-04-26 2014-11-17 株式会社東芝 抵抗変化型記憶装置
JP2015060891A (ja) * 2013-09-17 2015-03-30 株式会社東芝 記憶装置
US9246086B2 (en) * 2013-10-02 2016-01-26 Sony Corporation Conductive bridge memory system and method of manufacture thereof
US9716224B2 (en) * 2014-03-07 2017-07-25 Hewlett Packard Enterprise Development Lp Memristor devices with a thermally-insulating cladding
US20160104840A1 (en) * 2014-10-10 2016-04-14 Beth Cook Resistive memory with a thermally insulating region
KR20170106343A (ko) * 2015-01-23 2017-09-20 휴렛 팩커드 엔터프라이즈 디벨롭먼트 엘피 크로스바 어레이 내의 출력 신호 감지
US10049732B2 (en) * 2015-02-24 2018-08-14 Hewlett Packard Enterprise Development Lp Determining a state of memristors in a crossbar array
US9514815B1 (en) * 2015-05-13 2016-12-06 Macronix International Co., Ltd. Verify scheme for ReRAM

Also Published As

Publication number Publication date
KR101789755B1 (ko) 2017-10-25
EP3128567A1 (en) 2017-02-08
CN106410024A (zh) 2017-02-15
US20170040532A1 (en) 2017-02-09
JP2017034223A (ja) 2017-02-09

Similar Documents

Publication Publication Date Title
Lin et al. Electrode dependence of filament formation in HfO2 resistive-switching memory
Munde et al. Intrinsic resistance switching in amorphous silicon suboxides: the role of columnar microstructure
KR101789755B1 (ko) 저항 변화형 메모리
US8637413B2 (en) Nonvolatile resistive memory element with a passivated switching layer
US10181560B2 (en) Conductive-bridging random access memory and method for fabricating the same
US20200388754A1 (en) Phase transition based resistive random-access memory
US11004506B2 (en) Switching resistor and method of making such a device
KR20060083368A (ko) 산화막의 저항변화를 이용한 비휘발성 기억소자 및 그제조방법
KR101805827B1 (ko) 트랩층을 포함하는 부성 미분 저항 소자 및 그 제조 방법
TW201143081A (en) Memory element and memory device
US9281477B2 (en) Resistance change element and method for producing the same
US8487289B2 (en) Electrically actuated device
Ismail et al. Optimizing the thickness of Ta2O5 interfacial barrier layer to limit the oxidization of Ta ohmic interface and ZrO2 switching layer for multilevel data storage
US10505109B1 (en) Phase transition based resistive random-access memory
TWI568042B (zh) 電阻式隨機存取記憶體
Goul et al. Atomic-scale tuning of ultrathin memristors
Han et al. Al2O3 interfacial layer derived hybrid conductive filament for the reliability enhancement of Ta2O5-based resistive random access memory
US8546781B2 (en) Nitrogen doped aluminum oxide resistive random access memory
US20170012197A1 (en) Variable-Resisance Element and Production Method Therefor
TWI500193B (zh) 記憶體元件與其製程
US20240107904A1 (en) Resistive Switching in a RRAM Device
US11925129B2 (en) Multi-layer selector device and method of fabricating the same
JP6825085B2 (ja) 抵抗変化素子の製造方法及び抵抗変化素子
US20240074332A1 (en) Atomically tuned ultrathin memristors
Cao et al. Resistive switching characteristics in TiO2/LaAlO3 heterostructures sandwiched in Pt electrodes

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant