KR20160142924A - 수직 동기 지연 계산 방법 및 장치 - Google Patents

수직 동기 지연 계산 방법 및 장치 Download PDF

Info

Publication number
KR20160142924A
KR20160142924A KR1020150078501A KR20150078501A KR20160142924A KR 20160142924 A KR20160142924 A KR 20160142924A KR 1020150078501 A KR1020150078501 A KR 1020150078501A KR 20150078501 A KR20150078501 A KR 20150078501A KR 20160142924 A KR20160142924 A KR 20160142924A
Authority
KR
South Korea
Prior art keywords
vertical synchronization
synchronization delay
vertical
display
flag
Prior art date
Application number
KR1020150078501A
Other languages
English (en)
Other versions
KR101687104B1 (ko
Inventor
겐조 수도
알란 턴-쑨 유
김헌숙
마리오 산체스 메나
Original Assignee
어드밴인터내셔널코프
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어드밴인터내셔널코프 filed Critical 어드밴인터내셔널코프
Priority to KR1020150078501A priority Critical patent/KR101687104B1/ko
Priority to PCT/KR2016/005897 priority patent/WO2016195409A1/ko
Publication of KR20160142924A publication Critical patent/KR20160142924A/ko
Application granted granted Critical
Publication of KR101687104B1 publication Critical patent/KR101687104B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • H04N5/06—Generation of synchronising signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • H04N5/08—Separation of synchronising signals from picture signals
    • H04N5/10—Separation of line synchronising signal from frame synchronising signal or vice versa

Abstract

수직 동기 지연 계산 방법이 제공된다. 본 발명의 실시예에 따른 수직 동기 지연 계산 방법은 서로 상이한 주파수를 갖는 입력 신호에 대한 수직 동기 지연을 계산하는 방법에 있어서, 사용자가 레이아웃을 설정하고, 설정 값을 저장하는 단계, 입력 신호의 수직 주파수를 서로 비교하여 수직 동기 지연 플래그를 설정하는 단계, 상기 입력 신호의 캡쳐 영역 정보와 프레임 록킹을 수행할 디스플레이 파이프라인의 입력 신호에 따라 수직 동기 지연을 산출하는 단계, 상기 수직 동기 지연 플래그가 설정되었는지 판단하는 단계, 및 상기 설정된 수직 동기 지연 플래그에 따라 상기 수직 동기 지연을 증가시키는 단계를 포함하는, 수직 동기 지연 계산 방법을 포함한다.

Description

수직 동기 지연 계산 방법 및 장치{Method and apparatus of V-Sync Delay Calculation}
본 발명은 수직 동기 지연 계산 방법 및 장치에 관한 것으로, 특히, PBP 모드에서 프레임 록킹을 구현하는, 수직 동기 지연 계산 방법 및 장치에 관한 것이다.
일반적으로 현재 사용중인 스케일러(Scaler)의 경우, 디스플레이로 출력되는 신호의 수직 동기(V-Sync)와 입력되는 신호의 수직 동기가 일치하지 않으면, 빠른 영상이 디스플레이 될 때 화면의 상하 또는 일정 부분이 겹치는 프레임 티어링(Frame Tearing)이나 영상이 화면 상단에서 하단으로 흐르는 프레임 드롭(Frame Drop) 현상이 발생한다.
이를 보정하기 위해 출력 신호의 수직 동기를 입력 신호의 수직 동기에 맞추는 작업을 프레임 록킹(Frame Locking)이라 한다. 이때, 입력 신호와 출력 신호의 프레임 록킹을 위해 입력 프레임 레이트(input frame rate)가 출력 프레임 레이트(Output frame rate)보다 느린 경우 프레임 티어링을 방지하기 위해 입력 프레임의 일부를 반복 삽입한다(frame repeat).
또, 입력 프레임 레이트(Input frame rate)가 출력 프레임 레이트(Output frame rate)보다 빠른 경우, 입력 프레임의 일부를 생략하여(frame skip, frame drop) 입력 신호 동기와 출력 신호 동기를 동기화함으로써 수직 동기의 불일치에 따른 영상의 문제를 해결한다.
이런 프레임 생략 또는 프레임 반복 삽입을 이용하여 출력 주기(Display Period)를 입력 주기(Capture Period)에 맞추며 출력과 입력은 동일한 이미지 버퍼(Image buffer)를 사용하는데 이 프레임 버퍼 메모리(Frame Buffer Memory)에 데이터 쓰기(Data Writing)를 마치기 전에 출력에서 데이터를 읽어가지 않도록 얼마간의 지연이 필요하다. 이때의 지연을 수직 동기 지연(V-sync Delay)이라고 한다.
한편, 스케일러(scaler)는 PIP(Picture-in-Picture), POP(Picture-On-Picture) 및 PBP(Picture-by-Picture)등의 다양한 멀티 레이아웃(Multi-layout)을 지원하는데, PBP 모드의 경우, 서로 다른 주파수를 가진 신호(일 예로, 하나의 주파수가 50Hz이고, 다른 하나의 주파수가 60Hz인 경우)가 입력되면 기존의 수직 동기 지연 계산 방법을 이용하였을 때, 프레임 록킹 소스가 어느 신호인지에 따라 프레임 티어링이 화면 상단부에 발생하는 문제점이 있다.
KR 2007-0047729 A
상기와 같은 종래 기술의 문제점을 해결하기 위해, 본 발명의 일 실시예는 PBP 모드에서 서로 다른 주파수를 가진 신호가 입력되는 경우에도 프레임 록킹을 용이하게 구현할 수 있는 수직 동기 지연 계산 방법을 제공하고자 한다.
위와 같은 과제를 해결하기 위한 본 발명의 일 측면에 따르면, 서로 상이한 주파수를 갖는 입력 신호에 대한 수직 동기 지연을 계산하는 방법이 제공된다. 상기 수직 동기 지연 계산 방법은 사용자가 레이아웃을 설정하고, 설정 값을 저장하는 단계, 입력 신호의 수직 주파수를 서로 비교하여 수직 동기 지연 플래그를 설정하는 단계, 상기 입력 신호의 캡쳐 영역 정보와 프레임 록킹을 수행할 디스플레이 파이프라인의 입력 신호에 따라 수직 동기 지연을 산출하는 단계, 상기 수직 동기 지연 플래그가 설정되었는지 판단하는 단계, 및 상기 설정된 수직 동기 지연 플래그에 따라 상기 수직 동기 지연을 증가시키는 단계를 포함한다.
일 실시예에서, 상기 수직 동기 지연을 산출하는 단계는, 쓰기 개시 시간과 읽기 개시 시간의 차이와, 쓰기 종료 시간과 읽기 종료 시간의 차이 중 더 큰 값을 상기 수직 동기 지연 값으로 산출할 수 있다.
일 실시예에서, 상기 수직 동기 지연을 증가시키는 단계는, 상기 수직 동기 지연 플래그가 설정된 경우, DisplayEnd = DisplayBottom + DisplayTop에 따라 상기 읽기 종료 시간(DisplayEnd)을 산출하고, 여기서, DisplayBottom은 디스플레이 파이프라인으로 출력될 이미지의 세로 길이(Display Pipeline Image Height)이고, DisplayTop은 디스플레이 파이프라인으로 출력될 이미지의 탑(Display Pipeline Image Top)일 수 있다.
일 실시예에서, 상기 수직 동기 지연 플래그가 설정 해제된 경우, 상기 수직 동기 지연을 증가시키지 않을 수 있다.
본 발명의 일 측면에 따르면, 디스플레이와 연결되어 서로 상이한 주파수를 갖는 입력 신호에 대한 수직 동기 지연을 계산하는 장치가 제공된다. 상기 수직 동기 지연 계산 장치는 상기 디스플레이에 출력하기 위한 신호를 저장하는 버퍼, 사용자가 설정한 레이아웃에 따라 입력 신호의 수직 주파수를 서로 비교하여 수직 동기 지연 플래그를 설정하는 수직 동기 지연 플래그 설정단, 및 상기 입력 신호의 캡쳐 영역 정보와 프레임 록킹을 수행할 디스플레이 파이프라인의 입력 신호에 따라 수직 동기 지연을 산출하고, 상기 설정된 수직 동기 지연 플래그에 따라 상기 수직 동기 지연을 증가시키는 프레임 록킹 연산부를 포함한다.
일 실시예에서, 상기 프레임 록킹 연산부는, 쓰기 개시 시간과 읽기 개시 시간의 차이와, 쓰기 종료 시간과 읽기 종료 시간의 차이 중 더 큰 값을 상기 수직 동기 지연 값으로 산출할 수 있다.
일 실시예에서, 상기 프레임 록킹 연산부는, 상기 수직 동기 지연 플래그가 설정된 경우, DisplayEnd = DisplayBottom + DisplayTop에 따라 상기 읽기 종료 시간(DisplayEnd)을 산출하고, 여기서, DisplayBottom은 디스플레이 파이프라인으로 출력될 이미지의 세로 길이(Display Pipeline Image Height)이고, DisplayTop는 디스플레이 파이프라인으로 출력될 이미지의 탑(Display Pipeline Image Top)인, 수직 동기 지연 플래그를 설정 해제할 수 있다.
일 실시예에서, 상기 프레임 록킹 연산부는, 상기 수직 동기 지연 플래그가 설정 해제된 경우, 상기 수직 동기 지연을 증가시키지 않을 수 있다.
본 발명의 일 실시예에 따른 수직 동기 지연 계산 방법은 PBP 모드에서 서로 다른 주파수를 가지는 신호가 입력되는 경우에도 프레임 록킹을 선택적으로 구현하여 프레임 티어링 현상을 방지할 수 있다.
도 1은 본 발명의 실시예에 따른 수직 동기 지연 계산 방법의 순서도이다.
도 2는 본 발명의 실시예에 따른 수직 동기 지연 계산 방법을 설명하기 위한 이미지 영역을 나타낸 도이다.
도 3은 본 발명의 실시예에 따른 수직 동기 지연 계산 방법을 설명하기 위한 디스플레이 영역을 나타낸 도이다.
도 4는 본 발명의 실시예에 따른 수직 동기 지연 계산 장치의 간략한 블록도이다.
이하, 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조부호를 붙였다.
도 1은 본 발명의 실시예에 따른 수직 동기 지연 계산 방법의 순서도이고, 도 2는 본 발명의 실시예에 따른 수직 동기 지연 계산 방법을 설명하기 위한 이미지 영역을 나타낸 도이며, 도 3은 본 발명의 실시예에 따른 수직 동기 지연 계산 방법을 설명하기 위한 디스플레이 영역을 나타낸 도이다. 이하에서는 도면을 참조하여 본 발명의 일 실시예에 따른 수직 동기 지연 계산 방법을 보다 상세히 설명하도록 한다.
수직 동기 지연 계산 방법(100)은 도 1에 도시된 바와 같이, 사용자가 PBP 화면 레이아웃을 설정하는 단계(S110), 메모리에 현재 사용자 설정을 저장하는 단계(S120), 입력 신호의 주파수를 비교하는 단계(S130), 두 신호의 수직 주파수의 차이를 판단하는 단계(S140), 수직 동기 지연 플래그를 설정하는 단계(S141, S142), 프레임 록킹 값을 계산하는 단계(S150), 수직 동기 지연 플래그 설정 확인 단계(S160) 및 수직 동기 지연을 증가시키는 단계(S161)로 구성된다.
보다 자세히 설명하면 먼저, 사용자가 화면 레이아웃을 PBP로 설정하고(단계 S110), 현재 사용자의 설정을 메모리에 저장한다(단계 S120). 이때, 사용자가 레이아웃을 PBP로 설정하면, 스케일러의 디스플레이 파이프라인(display pipe line 0& 1)이 동시에 사용되며, 메인 윈도우에 캡쳐 사이즈는 가변적이다. 한편, 두 이미지를 동시에 디스플레이 하기 위해 입력 신호 및 디스플레이 파이프라인(display pipe line 0& 1)의 초기 데이터를 설정한다.
다음으로, 두 개의 입력 신호의 수직 주파수를 비교한다(단계 S130).
단계 130의 비교 결과에 따라, 두 입력 신호의 수직 주파수가 일치하는지의 여부를 판단한다 (단계 S140).
단계 S140의 판단 결과, 두 입력 신호의 수직 주파수가 상이하다고 판단한 경우, PBP 모드의 수직 동기 지연 플래그를 설정한다(set) (단계 S141).
단계 S140의 판단 결과, 두 입력 신호의 수직 주파수가 동일하다고 판단한 경우, PBP 모드의 수직 동기 지연 플래그를 설정 해제한다(clear)(단계 S142).
다음으로, 입력 신호의 캡쳐 영역 정보와 프레임 록킹을 수행할 디스플레이 파이프라인의 입력 신호에 따라 프레임 록킹 값으로서 수직 동기 지연을 계산한다(단계 S150).
이때, PBP 모드에서 메인 윈도우의 캡쳐 크기가 가변적이기 때문에, 쓰기 종료 시간의 설정은 디스플레이의 수직 데이터 개시 정보(VDataEnableStart) 만으로는 충분하지 않다. 따라서, 수직 동기 지연 플래그의 설정 여부에 따라 수직 동기 지연 값이 조정된다. 이때, 프레임 록 값을 계산하는 수식을 아래에서 상세히 설명한다.
도 2에 도시된 캡쳐 이미지 영역(Captured Image Region)은 CAPL, CAPT, CAPW 및 CAPH의 값을 가지며, 현재 입력되는 이미지의 입력 캡쳐(input capture)영역을 결정하는데 이용된다. 도 3에 도시된 디스플레이 파이프 라인 영역(Display Pipe Line Region 0&1)은 PIPE0L, PIPE0T, PIPE0W, PIPE0H, PIPE1L, PIPE1T, PIPE1W 및 PIPE1H의 값을 가지며, 수직 동기를 맞추기 위해 프레임 버퍼에서 처리가 끝난 데이터가 디스플레이 파이프 라인을 거쳐 출력될 영역을 결정한다. 이때, CAPL(Image Capture Left Pixel)는 수평 동기(Hsync) 이후 입력되는 이미지의 각 라인을 캡쳐할 수 있도록 기다려야 하는 픽셀 수일 수 있으며, CAPT(Image Capture Top Line)는 수직 동기(Vsync) 이후 입력되는 이미지의 캡쳐를 위해 기다려야 하는 라인 수 일 수 있다.
또한, CAPW(Image Capture Width)는 CAPL 다음에 한 라인당 캡쳐되는 픽셀 수를 나타내고, CAPH(Image Capture Height)는 수직 동기(VSync)로부터 각 이미지 라인의 CAPT 이후 캡쳐 된 전체 라인 수를 나타낸다.
한편, PIPE0&1L(Display Pipeline 0&1 Image Left Edge)은 전체 디스플레이 해상도에서 파이프라인의 좌변(left edge)을 나타내고, PIPE0&1T(Display Pipeline 0&1 Image Top)는 전체 디스플레이 해상도에서 파이프라인의 상변(Top edge)을 나타낸다.
또, PIPE0&1W(Display Pipeline 0&1 Image Width)는 전체 디스플레이 해상도와 관련해서 출력될 이미지의 가로 길이를 나타내고, PIPE0&1H(Display Pipeline 0&1 Image Height)는 전체 디스플레이 해상도와 관련해서 출력될 이미지의 세로 길이를 나타낸다.
프레임 록 값(Frame Lock Value)을 계산하기 위해서는 상기와 같은 캡쳐 영역 정보와 프레임 록킹을 실시할 디스플레이 파이프 라인의 입력 신호 정보가 요구된다.
먼저, 디스플레이 파이프 라인의 입력 신호를 이용하여 프레임 록킹 입력수직동기(InputVFreq)를 산출한다.
다음으로, 산출한 입력 수직 주파수(InputVFreq)에 따라 디스플레이의 출력이 일정 범위 내에 있는지 확인한다. 이때, 디스플레이의 출력 범위는 127.5 내지 148.5MHz일 수 있다.
다음으로, 입력 수직 동기와 디스플레이 클록(DCLK), 디스플레이 파이프라인 수직 토탈(Display Pipe Line VTotal)을 이용하여 하기의 수식 1에 따라 입력 수평 주기(Horizontal Period, InputHPer)를 계산한다.
수식 1
InputHPer = DCLK/(1/InputVFreq*VTotal)
다음으로, 디스플레이 수직 주파수(DisplayVFreq)를 입력 수직 주파수와 동일하게 설정한다. 이후, 디스플레이 클록, 디스플레이의 수직 주기(Vertical Period)와 디스플레이 수직 주파수를 이용하여 하기의 수식 2에 따라 디스플레이 파이프 라인의 수평 주기(DisplayHPer)를 계산한다.
수식 2
DisplayHPer = ((DCLK/PanelVPeriod)*100)/DisplayVFreq
다음으로, 디스플레이 파이프 라인의 수평 주기(DisplayHPer)가 사용하려는 디스플레이의 수평 주기 범위 내에 존재하는지의 여부를 확인하고, 디스플레이 값보다 크거나 적은 경우 디스플레이 수평 주기 범위의 최대 또는 최소값으로 설정한다.
이후, 디스플레이 파이프 라인의 수평 주기(DisplayHPer), 디스플레이 수직 주파수(DisplayVFreq)와 디스플레이 클록(DCLK)을 이용하여 수직 라인(VLine)을 계산하고, 산출된 수직 라인(VLine)을 이용하여 디스플레이 파이프 라인의 수직 주기(DisplayVPer)를 산출한다. 이때, 산출한 수직 라인(VLine)은 사용하는 디스플레이의 수직 주기(PanelVPer) 범위 내에 존재해야 프레임 록킹이 가능하다.
다음으로, 이미지 캡쳐 탑 라인(InputTop), 입력 수평 주기(InputHPer), 디스플레이 수평 주기(DisplayHPer)를 이용하여 하기의 수식 3에 따라 프레임 버퍼 메모리의 쓰기 개시 시간(InputStart)(writing start time)을 결정한다. 이때, 이미지 캡쳐 탑 라인(InputTop)은 디스플레이 될 이미지의 캡쳐 시작 라인을 의미한다.
수식 3
InputStart = (InputTop + InputHPer)/DisplayHPer
또, 이미지 캡쳐 바텀 라인(InputBottom), 입력 수평 주기(InputHPer), 디스플레이 수평 주기(DisplayHPer)를 이용하여 하기의 수식 4에 따라 프레임 버퍼 메모리의 쓰기 종료 시간(InputEnd)(writing end time)을 결정한다. 이때, 이미지 캡쳐 바텀 라인(InputBottom)은 캡쳐된 이미지의 전체 라인 수를 의미한다.
수식 4
InputEnd = (InputBottom + InputHPer)/DisplayHper
또, 입력 수직 주파수(InputVFreq), 디스플레이 수평 주기(DisplayHPer)와 디스플레이 클록(DCLK) 정보를 이용하여 하기의 수식 5에 따라 입력 수직 주기(InputVPer)를 결정한다.
수식 5
InputVPer = DCLK/(1/(InputVFreq*DisplayHPer))
한편, 디스플레이 될 이미지의 메모리 탑 라인(DisplayTop)과 사용하는 디스플레이의 수직 데이터 개시(Vertical Enable Start)를 이용하여 하기의 수식 6에 따라 프레임 버퍼 메모리의 읽기 개시 시간(DisplayStart)(reading start time)을 결정한다.
수식 6
DisplayStart = DisplayTop + Panel VDataEnableStart
또, 디스플레이 될 이미지의 메모리 바텀 라인(DisplayBottom)과 사용하는 디스플레이의 수직 데이터 개시(Vertical Enable Start)를 이용하여 하기의 수식 7에 따라 프레임 버퍼 메모리 읽기 종료 시간(DisplayEnd)(reading end time)을 결정한다.
수식 7
DisplayEnd = DisplayBottom + Panel VDataEnableStart.
이와 같이 산출된 쓰기 개시 시작(InputStart)과 읽기 개시 시작(DisplayStart)의 차이 또는 쓰기 종료 시간(InputEnd)과 읽기 종료 시간(DisplayEnd)의 차이에 의해 하기의 수식 8에 따라 수직 동기 지연(V-Sync Delay)을 산출한다.
수식 8
V-Sync Delay = Max((InputStart - DisplayStart), (InputEnd - DisplayEnd))
여기서, 수직 동기 지연(V-Sync Delay)은 쓰기 개시 시작(InputStart)과 읽기 개시 시작(DisplayStart)의 차이와, 쓰기 종료 시간(InputEnd)과 읽기 종료 시간(DisplayEnd)의 차이 중 더 큰 값으로 결정되고, 이때, 0 이하가 될 수 없으며 또한, 다음 프레임 버퍼 메모리의 읽기 종료 시간이 다음 이미지 시작 라인의 디스플레이 종료 시간을 초과하지 않아야 한다.
다음으로, 수직 동기 지연 플래그의 설정 여부를 판단하여(단계 S160), 수직 동기 지연 플래그가 설정된 경우, 즉, 두 신호의 수직 주파수가 상이한 경우, 수직 동기 지연을 증가 시킨다(단계 S161). 보다 구체적으로는, 수직 동기 지연을 증가시키기 위해 디스플레이 될 이미지의 메모리 탑 라인(DisplayTop)을 이용하여 읽기 종료 시간(DisplayEnd)을 하기의 수식 9와 같이 증가시킨다.
수식 9
DisplayEnd = DisplayBottom + DisplayTop
단계 S160의 판단 결과, 수직 동기 지연이 설정되지 않은 경우, 즉, 두 신호의 수직 주파수가 동일한 경우, 수직 동기 지연을 증가시키지 않고 단계 S150에서 도출된 프레임 록킹 값을 사용한다.
이하, 도 4를 참조하여 본 발명의 실시예에 따른 수직 동기 지연 계산 장치를 상세하게 설명한다. 도 4는 본 발명의 실시예에 따른 수직 동기 지연 계산 장치(이하 스케일러)의 블록도이다. 본 발명의 실시예에 따른 스케일러(500)는 버퍼(510), 프레임 록킹 연산부(520) 및 수직 동기 지연 플래그 설정단(530)을 포함할 수 있다.
버퍼(510)는 스케일러(500) 외부로부터 디스플레이에 출력하기 위한 신호를 저장한다. 이때, 버퍼(510)는 적어도 하나가 사용될 수 있고, 각각의 버퍼(510)는 각각 다른 신호를 수신할 수 있다.
프레임 록킹 연산부(520)는 버퍼(510)에 저장된 신호에 대한 수직 동기 지연 값을 계산한다. 이때, 프레임 록킹 연산부(520)는 수직 동기 지연 플래그 설정단(530)으로부터 플래그 설정 정보를 획득하여 플래그가 설정된 경우, 수직 동기 지연을 증가시킬 수 있다.
수직 동기 지연 플래그 설정단(530)은 버퍼(510)에 저장된 신호에 대한 수직 동기 지연 플래그를 설정한다. 이때, 버퍼(510)에 저장된 신호가 동일한 수직 주파수를 가지는 경우, 수직 동기 지연 플래그 설정을 해제하고(clear), 서로 상이한 수직 주파수를 가지는 경우, 수직 동기 지연 플래그를 설정하여(set) 프레임 록킹 연산부(520)로 정보를 전달할 수 있다.
이상에서 본 발명의 일 실시예에 대하여 설명하였으나, 본 발명의 사상은 본 명세서에 제시되는 실시 예에 제한되지 아니하며, 본 발명의 사상을 이해하는 당업자는 동일한 사상의 범위 내에서, 구성요소의 부가, 변경, 삭제, 추가 등에 의해서 다른 실시 예를 용이하게 제안할 수 있을 것이나, 이 또한 본 발명의 사상범위 내에 든다고 할 것이다.
500 : 수직 동기 지연 계산 장치(스케일러)
510 : 버퍼 520 : 프레임 록킹 연산부
530 : 수직 동기 지연 플래그 설정단

Claims (8)

  1. 서로 상이한 주파수를 갖는 입력 신호에 대한 수직 동기 지연을 계산하는 방법에 있어서,
    사용자가 레이아웃을 설정하고, 설정 값을 저장하는 단계,
    입력 신호의 수직 주파수를 서로 비교하여 수직 동기 지연 플래그를 설정하는 단계,
    상기 입력 신호의 캡쳐 영역 정보와 프레임 록킹을 수행할 디스플레이 파이프라인의 입력 신호에 따라 수직 동기 지연을 산출하는 단계,
    상기 수직 동기 지연 플래그가 설정되었는지 판단하는 단계, 및
    상기 설정된 수직 동기 지연 플래그에 따라 상기 수직 동기 지연을 증가시키는 단계를 포함하는, 수직 동기 지연 계산 방법.
  2. 제 1항에 있어서,
    상기 수직 동기 지연을 산출하는 단계는,
    쓰기 개시 시간과 읽기 개시 시간의 차이와, 쓰기 종료 시간과 읽기 종료 시간의 차이 중 더 큰 값을 상기 수직 동기 지연 값으로 산출하는, 수직 동기 지연 계산 방법.
  3. 제 2항에 있어서,
    상기 수직 동기 지연을 증가시키는 단계는, 상기 수직 동기 지연 플래그가 설정된 경우, DisplayEnd = DisplayBottom + DisplayTop에 따라 상기 읽기 종료 시간(DisplayEnd)을 산출하고, 여기서, DisplayBottom은 디스플레이 파이프라인으로 출력될 이미지의 세로 길이(Display Pipeline Image Height)이고, DisplayTop는 디스플레이 파이프라인으로 출력될 이미지의 탑(Display Pipeline Image Top)인, 수직 동기 계산 방법.
  4. 제 1항에 있어서,
    상기 수직 동기 지연 플래그가 설정 해제된 경우, 상기 수직 동기 지연을 증가시키지 않는, 수직 동기 지연 계산 방법.
  5. 디스플레이와 연결되어 서로 상이한 주파수를 갖는 입력 신호에 대한 수직 동기 지연을 계산하는 장치에 있어서,
    상기 디스플레이에 출력하기 위한 신호를 저장하는 버퍼,
    사용자가 설정한 레이아웃에 따라 입력 신호의 수직 주파수를 서로 비교하여 수직 동기 지연 플래그를 설정하는 수직 동기 지연 플래그 설정단, 및
    상기 입력 신호의 캡쳐 영역 정보와 프레임 록킹을 수행할 디스플레이 파이프라인의 입력 신호에 따라 수직 동기 지연을 산출하고, 상기 설정된 수직 동기 지연 플래그에 따라 상기 수직 동기 지연을 증가시키는 프레임 록킹 연산부를 포함하는, 수직 동기 지연 계산 장치.
  6. 제 5항에 있어서,
    상기 프레임 록킹 연산부는, 쓰기 개시 시간과 읽기 개시 시간의 차이와, 쓰기 종료 시간과 읽기 종료 시간의 차이 중 더 큰 값을 상기 수직 동기 지연 값으로 산출하는, 수직 동기 지연 계산 장치.
  7. 제 6항에 있어서,
    상기 프레임 록킹 연산부는, 상기 수직 동기 지연 플래그가 설정된 경우, DisplayEnd = DisplayBottom + DisplayTop에 따라 상기 읽기 종료 시간(DisplayEnd)을 산출하고, 여기서, DisplayBottom은 디스플레이 파이프라인으로 출력될 이미지의 세로 길이(Display Pipeline Image Height)이고, DisplayTop는 디스플레이 파이프라인으로 출력될 이미지의 탑(Display Pipeline Image Top)인, 수직 동기 지연 플래그를 설정 해제하는, 수직 동기 지연 계산 장치.
  8. 제 5항에 있어서,
    상기 프레임 록킹 연산부는, 상기 수직 동기 지연 플래그가 설정 해제된 경우, 상기 수직 동기 지연을 증가시키지 않는, 수직 동기 지연 계산 장치.
KR1020150078501A 2015-06-03 2015-06-03 수직 동기 지연 계산 방법 및 장치 KR101687104B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150078501A KR101687104B1 (ko) 2015-06-03 2015-06-03 수직 동기 지연 계산 방법 및 장치
PCT/KR2016/005897 WO2016195409A1 (ko) 2015-06-03 2016-06-03 수직 동기 지연 계산 방법 및 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150078501A KR101687104B1 (ko) 2015-06-03 2015-06-03 수직 동기 지연 계산 방법 및 장치

Publications (2)

Publication Number Publication Date
KR20160142924A true KR20160142924A (ko) 2016-12-14
KR101687104B1 KR101687104B1 (ko) 2016-12-16

Family

ID=57440781

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150078501A KR101687104B1 (ko) 2015-06-03 2015-06-03 수직 동기 지연 계산 방법 및 장치

Country Status (2)

Country Link
KR (1) KR101687104B1 (ko)
WO (1) WO2016195409A1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060009597A (ko) * 2004-07-26 2006-02-01 삼성전자주식회사 영상신호 합성방법, 영상신호 합성장치, 디스플레이시스템, 디스플레이장치 및 디스플레이장치의 제어방법
KR20070047729A (ko) 2006-11-27 2007-05-07 엠텍비젼 주식회사 수직 동기 신호 지연 출력 방법 및 그 방법을 수행하는이미지 시그널 프로세서
JP2012169727A (ja) * 2011-02-10 2012-09-06 Panasonic Corp 映像信号処理装置および映像信号処理方法
KR20130070765A (ko) * 2011-12-20 2013-06-28 삼성전자주식회사 티어링과 플리커를 방지하기 위한 동기 신호를 조절하는 장치들과 그 방법
KR20140050840A (ko) * 2012-10-22 2014-04-30 주식회사 오리온 멀티 디스플레이 환경에서의 디스플레이 장치간 신호 지연 완충 장치 및 방법

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0123773B1 (ko) * 1992-06-27 1997-11-26 강진구 Pip 신호의 pop 신호로의 위치변환회로

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060009597A (ko) * 2004-07-26 2006-02-01 삼성전자주식회사 영상신호 합성방법, 영상신호 합성장치, 디스플레이시스템, 디스플레이장치 및 디스플레이장치의 제어방법
KR20070047729A (ko) 2006-11-27 2007-05-07 엠텍비젼 주식회사 수직 동기 신호 지연 출력 방법 및 그 방법을 수행하는이미지 시그널 프로세서
JP2012169727A (ja) * 2011-02-10 2012-09-06 Panasonic Corp 映像信号処理装置および映像信号処理方法
KR20130070765A (ko) * 2011-12-20 2013-06-28 삼성전자주식회사 티어링과 플리커를 방지하기 위한 동기 신호를 조절하는 장치들과 그 방법
KR20140050840A (ko) * 2012-10-22 2014-04-30 주식회사 오리온 멀티 디스플레이 환경에서의 디스플레이 장치간 신호 지연 완충 장치 및 방법

Also Published As

Publication number Publication date
KR101687104B1 (ko) 2016-12-16
WO2016195409A1 (ko) 2016-12-08

Similar Documents

Publication Publication Date Title
US20160180812A1 (en) Display device, display system including the same and display method thereof
TWI534795B (zh) 用以對齊圖框資料之技術
KR101463038B1 (ko) 표시 장치와 그 구동 방법
TWI424430B (zh) 控制畫面輸入與輸出之裝置與方法
TWI503807B (zh) 運用於影像顯示的時序控制器及其控制方法
KR100757735B1 (ko) 디스플레이 장치에서 메모리 최소화를 위한 수평 라인 활성시점 결정 방법 , 이를 이용하는 피아이피 수행방법 및이를 이용한 디스플레이 장치.
JP2017092819A5 (ko)
US20070018999A1 (en) Auto-centering of main image
US20200312278A1 (en) Video Processing Circuit and Method for Handling Multiple Videos Using Single Video Processing Path
KR101687104B1 (ko) 수직 동기 지연 계산 방법 및 장치
JP4951487B2 (ja) 映像処理装置及びそれを用いた映像表示装置
EP1081677A1 (en) Device and method for displaying video
TWI507937B (zh) 觸控偵測方法及其裝置
TWI443643B (zh) 可減少影像縮放次數的顯示控制裝置及方法
JP5540848B2 (ja) 映像信号処理装置、表示装置、表示方法及びプログラム
KR100620519B1 (ko) 비월 방식 비디오 신호 보상 방법 및 장치
TWI765293B (zh) 接收裝置、影像紀錄系統以及降低影像紀錄系統之影像延遲的方法
US11244647B2 (en) Image processing device, image processing method, and image display system
JP2009089137A (ja) 映像信号処理装置および映像信号処理方法
JP6448189B2 (ja) 映像処理装置
US11189254B2 (en) Video processing device, display device, video processing method, and recording medium
JP2005275242A (ja) 映像キャプチャ回路及び映像キャプチャ方法
JP5888899B2 (ja) 映像処理装置、映像処理方法、及びプログラム
EP2485475A1 (en) Image output device and image synthesizing method
JPH10285487A (ja) 映像信号処理回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant