TWI503807B - 運用於影像顯示的時序控制器及其控制方法 - Google Patents

運用於影像顯示的時序控制器及其控制方法 Download PDF

Info

Publication number
TWI503807B
TWI503807B TW102131860A TW102131860A TWI503807B TW I503807 B TWI503807 B TW I503807B TW 102131860 A TW102131860 A TW 102131860A TW 102131860 A TW102131860 A TW 102131860A TW I503807 B TWI503807 B TW I503807B
Authority
TW
Taiwan
Prior art keywords
memory
phase
data
timing controller
image signal
Prior art date
Application number
TW102131860A
Other languages
English (en)
Other versions
TW201510970A (zh
Inventor
Qixin Chang
Jian Kao Chen
Yung Chang
Chen Nan Lin
Chung Ching Chen
Original Assignee
Mstar Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mstar Semiconductor Inc filed Critical Mstar Semiconductor Inc
Priority to TW102131860A priority Critical patent/TWI503807B/zh
Priority to US14/476,819 priority patent/US9460649B2/en
Publication of TW201510970A publication Critical patent/TW201510970A/zh
Application granted granted Critical
Publication of TWI503807B publication Critical patent/TWI503807B/zh

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00—General purpose image data processing
    • G06T1/60—Memory management
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0252—Improving the response speed
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/16—Determination of a pixel data signal depending on the signal applied in the previous frame
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/08—Details of image data interface between the display device controller and the data line driver circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/14—Use of low voltage differential signaling [LVDS] for display data communication

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Description

運用於影像顯示的時序控制器及其控制方法 CONTOLLER FOR IMAGE DISPLAY AND ASSOCIATED CONTROL METHOD
本發明有關於影像顯示的裝置，且特別有關於一種運用於影像顯示的時序控制器(timing controller)及其控制方法。
請參照第1圖，其所繪示為面板顯示系統(panel displaying system)100示意圖。顯示控制器(display controller)110輸出的影像信號112先進入時序控制器(timing controller)120。時序控制器120針對各種規格的顯示面板(display panel)130，將接收的影像信號112轉換為符合特定規格的轉換影像信號122。
轉換影像信號122包括顯示面板130上閘驅動器(gate driver)的閘驅動信號、源驅動器(source driver)的源信號以及各種同步信號。同步信號有水平同步信號(Hsync)以及垂直同步信號(Vsync)。根據水平同步信號(Hsync)的二個脈波區間的資料信號，源驅動器輸出的資料信號可在顯示面板130上顯示一條顯示線(line)的影像。而在垂直同步信號(Vsync)的二個脈波區間，源驅動器輸出的資料信號可在顯示面板130上顯示一個圖框(frame)的影像。換句話說，顯示面板130係根據時序控制器120所產生的轉換影像信號122來顯示畫面。
由於顯示面板130內部液晶的透光率係由液晶的轉動角度來決定。轉換影像信號122中的源信號控制每個像素中液晶的轉動角度。然而，由於液晶轉動的速度緩慢，因此在時序控制器120內部會設計一個過驅電路(overdrive circuit)。過驅電路 的主要目的係比較前後二個圖框之間的影像差異，進而修改轉換影像信號122中的源信號，用以加快像素中液晶的轉動速度，使得顯示畫面更加銳利(sharp)。
由於面板顯示系統100在呈現顯示畫面時，顯示控制器110所產生的影像信號110不斷地輸入時序控制器120。而時序控制器120也必須持續地輸出轉換影像信號122。為了要能夠即時地比較前後二個圖框之間的差異，過驅電路必須連接至一記憶體用以暫存影像信號112中前一個圖框(第一圖框)的資料。當下一個圖框(第二圖框)的資料輸入過驅電路時，過驅電路才可即時進行前後圖框中影像的比較，進而產生轉換影像信號122。
隨著下一個圖框(第二圖框)的資料暫時儲存於記憶體，使得前一個圖框(第一圖框)中的資料將被清除。而當影像信號112中下下一個圖框(第三圖框)的資料進入過驅電路時，相同的動作將會持續重複的進行。
然而，時序控制器120中如果遭遇記憶體與過驅電路之間的訊號飄移，會使過驅電路從記憶體讀取到錯誤的資料。如此，輸出的轉換影像信號122將造成顯示畫面閃線或是畫面崩潰。
而會造成訊號飄移的原因有下面幾種原因：製程飄移、電壓飄移或是溫度變異所造成的，就是一般所稱的製程、電壓、溫度效應(Process Voltage Temperature effect，簡稱PVT效應)。
由於記憶體進行多晶片封裝(multi-chip package，簡稱MCP封裝)時，每家記憶體廠商所做出來的記憶體會有些許的差異，造成記憶體介面訊號不匹配，因此習知技術無法找到最佳的相位來存取記憶體中的圖框資料。
更糟的是，當時序控制器120遭遇靜電放電(ESD)時，時序控制器120中記憶體讀回來的資料可能會產生變異而成為錯誤資料。最嚴重的情況將造成面板顯示系統100當掉。
有鑑於此，本發明的目的在於提出一種運用於面板顯示系統的時序控制器及其控制方法，有效地控制時序控制器中記憶體與過驅電路之間的信號品質，使得時序控制器能夠穩定運作。
本發明提出一種時序控制器，運用於面板顯示系統中，時序控制器可耦接於顯示控制器與顯示面板之間，時序控制器包括：影像信號接收器，接收該顯示控制器輸出的影像信號；過驅電路，接收影像信號，並根據影像信號中連續的第一圖框資料與第二圖框資料來產生轉換影像信號；影像信號傳輸器，接收過驅電路輸出的轉換影像信號並傳遞至顯示面板；記憶體；記憶體介面單元，接收過驅電路輸出的第一圖框資料並暫存於記憶體，其中，當過驅電路接收影像信號中的第二圖框資料時，記憶體介面單元讀取記憶體中的第一圖框資料並傳遞至過驅電路；其中，當過驅電路啟動記憶體校正週期時，記憶體介面單元複數次地調整參考時脈的延遲相位，並據以取樣記憶體產生的讀取信號，而獲得複數個比較結果；以及，根據比較結果產生較佳延遲相位。
本發明更提出一種用於面板顯示系統中時序控制器的控制方法，運用於時序控制器中的記憶體介面單元，控制方法包括下列步驟：於記憶體校正週期時，將測試資料寫入記憶體；將參考時脈延遲複數個延遲相位後成為複數個延遲之參考時脈；於讀取測試資料時，分別利用延遲之參考時脈取樣記憶體輸出的讀取信號以獲得複數個讀取資料；分別比較讀取資料與測試資料以獲得複數個比較結果；以及根據比較結果由延遲相位中決定較佳延遲相位。
為了對本發明之上述及其他方面有更佳的瞭解，下文特舉較佳實施例，並配合所附圖式，作詳細說明如下：
100、200‧‧‧面板顯示系統
110‧‧‧顯示控制器
112‧‧‧影像信號
120、250‧‧‧時序控制器
122、222‧‧‧轉換影像信號
130‧‧‧顯示面板
260‧‧‧記憶體
270‧‧‧記憶體介面單元
272‧‧‧記憶體控制單元
274‧‧‧自動相位校正單元
275‧‧‧介面控制單元
277‧‧‧接收單元
279‧‧‧相位調整單元
280‧‧‧過驅電路
292‧‧‧LVDS接收器
294‧‧‧迷你LVDS傳輸器
410‧‧‧相位切換單元
420‧‧‧測試資料產生器
430‧‧‧相位儲存單元
440‧‧‧相位選擇單元
第1圖所繪示為面板顯示系統示意圖。
第2圖所繪示為根據本發明實施例的面板顯示系統示意圖。
第3圖所繪示為記憶體介面單元示意圖。
第4圖所繪示自動相位校正單元示意圖。
第5圖所繪示為根據本發明實施例運用於面板顯示系統的時序控制器中的相關信號示意圖。
第6圖其所繪示為根據本發明實施例運用於面板顯示系統中時序控制器內的控制方法。
請參照第2圖，其所繪示為根據本發明實施例的面板顯示系統200示意圖。顯示控制器110輸出的影像信號112會輸入時序控制器250。時序控制器250針對各種規格的顯示面板，將接收的影像信號112轉換為符合特定規格的轉換影像信號222。轉換影像信號222包括顯示面板130上的閘驅動器的閘驅動信號、源驅動器的源信號、水平同步信號(Hsync)以及垂直同步信號(Vsync)。
時序控制器250包括：低電壓差分信號接收器(LVDS Rx，以下簡稱LVDS接收器)292、過驅電路280、迷你低電壓差分信號傳輸器(mini LVDS Tx，以下簡稱迷你LVDS傳輸器)294、記憶體介面單元270以及記憶體260。於此實施例中，顯示控制器110輸出至LVDS接收器292的影像信號112為LVDS格式的影像信號，迷你LVDS傳輸器294輸出至顯示面板130的轉換影像信號222為迷你LVDS格式的轉換影像信號。
於此實施例中，過驅電路280持續比較影像信號112中連續的二個圖框資料並產生轉換影像信號。影像信號112中前一個圖框(第一圖框)的資料係暫存於記憶體260，並由記憶體介面單元270讀取並傳遞至過驅電路280。當下一個圖框(第二圖框)輸入過驅電路時，過驅電路即時進行前後二個圖框中影像的比較，進而產生符合特定規格的轉換影像信號222。
當下一個圖框(第二圖框)的資料經由記憶體介面單元270暫時儲存於記憶體260時，前一個圖框(第一圖框)中的資料將被清除。同理，當影像信號112中下下一個圖框(第三圖框)的資料進入過驅電路280時，相同的動作將會持續重複的進行，並產生轉換影像信號222。
習知技術中，在時序控制器280中，過驅電路280極可能遭遇PVT效應、靜電放電(ESD)或者其他事件，將導致無法存取記憶體260中的圖框資料，或者圖框資料產生錯誤。如此，將會使得過區電路280輸出的轉換影像信號222有問題，並且將造成顯示畫面閃線或是畫面崩潰。
為了要能夠讓過驅電路280輸出正確的轉換影像信號222，記憶體介面單元270需要確保由記憶體260讀取的圖框資料之正確性。較佳地，本實施例在時序控制器250內部的記憶體介面單元270中設置一個自動相位校正單元。自動相位校正單元可進行記憶體260讀取信號的取樣時脈(sampling clock)相位調整，以確保讀取資料的正確性。
請參照第3圖，其所繪示為記憶體介面單元示意圖。記憶體介面單元270包括記憶體控制單元272、自動相位校正單元274、介面控制單元275。介面控制單元275包括接收單元277與相位調整單元279。
在記憶體260的正常讀寫週期，記憶體控制單元272將寫入資料(W)經由介面控制單元275暫時儲存於記憶體260，亦即寫入圖框資料。再者，自動相位校正單元274的相位設定信號 (Phase)會控制相位調整單元279，用以將參考時脈(CLKref)延遲一個較佳延遲相位，並形成取樣時脈(CLKsam)。接著，接收單元277即可根據取樣時脈(CLKsam)，取樣記憶體260輸出的讀取信號(R)以獲得讀取資料(D)，亦即讀取圖框資料。而記憶體控制單元272將讀取資料(D)輸出至過驅電路280。
在記憶體260的正常讀寫週期中，自動相位校正單元274輸出的相位設定信號(Phase)不會變化，使得相位調整單元279僅能將參考時脈(CLKref)延遲一個較佳延遲相位，並形成取樣時脈(CLKsam)。再者，自動相位校正單元274不會產生測試資料(T)，而記憶體控制單元272所接收的讀取資料(D)也不會傳遞至自動相位校正單元274。
於此實施例中，當過驅電路280產生觸發信號(Tr)至記憶體介面單元270時，此時記憶體介面單元270啟動一個記憶體260的校正週期。較佳地，時序控制器250可以在一條線的資料輸出至顯示面板130之後到下一條線的資料輸出至顯示面板130之前的時間區間，亦即水平同步信號(Hsync)的水平空白區間(Horizontal blanking interval)，利用觸發信號(Tr)啟動校正週期。或者，時序控制器250可以在一個圖框的資料輸出至顯示面板130之後到下一個圖框的資料輸出至顯示面板130之前的時間區間，亦即垂直同步信號(Vsync)的垂直空白區間(Vertical blanking interval)，利用觸發信號(Tr)啟動校正週期。
在記憶體260的校正週期，自動相位校正單元274產生測試資料(T)至記憶體控制單元272。而記憶體控制單元272先將測試資料(T)暫時寫入記憶體260後再讀出。而在讀取的過程，自動相位校正單元274利用相位設定信號(Phase)控制相位調整單元279產生多個相異的延遲相位來延遲參考時脈(CLKref)。
每一次，相位調整單元279調整參考時脈(CLKref)的延遲相位成為取樣時脈(CLKsam)之後，即利用取樣時脈(CLKsam)來取樣讀取信號(R)以獲得讀取資料(D)。接著，記憶體 控制單元272即輸出讀取資料(D)至自動相位校正單元274。自動相位校正單元274則根據測試資料(T)與讀取資料(D)的比較結果來判斷該延遲相位能否正確取樣讀取信號(R)。
當所有的延遲相位都經過測試而獲得多個測試結果之後，自動相位校正單元274即可選定其中一個延遲相位為較佳延遲相位，以在記憶體260的正常讀寫週期中使用。
請參照第4圖，其所繪示自動相位校正單元示意圖。自動相位校正單元274包括相位切換單元410、測試資料產生器420、相位儲存單元430以及相位選擇單元440。
假設自動相位校正單元274可提供8個延遲相位來進行校正。當自動相位校正單元274接收到觸發信號(Tr)時，測試資料產生器420產生測試資料(T)輸出至記憶體控制單元272。而記憶體控制單元272發出寫入指令經由介面控制單元275暫存於記憶體260中。
相位切換單元410據以控制相位設定信號(Phase)，使得介面控制單元275中的相位調整單元279將參考時脈(CLKref)延遲第一延遲相位後產生取樣時脈(CLKsam)。當記憶體控制單元272發出讀取指令用以讀取先前寫入的測試資料(T)時，接收單元277即利用取樣時脈(CLKsam)來取樣讀取信號(R)後產生讀取資料(D)並傳回自動相位校正單元274。
測試資料產生器420根據測試資料(T)與讀取資料(D)來產生比較結果。當測試資料(T)與讀取資料(D)相同時，為正確的比較結果；反之，當測試資料(T)與讀取資料(D)不相同時，為失敗的比較結果；相位儲存單元430會儲存此次的延遲相位以及對應的比較結果。
當相位切換單元410產生8個延遲相位，並且相位儲存單元430計錄對應的8個比較結果後，相位選擇單元440即由相位儲存單元430中記錄的多個正確的比較結果所對應的延遲相位，擇一成為較佳延遲相位，以供在記憶體260的正常讀寫週 期中使用。
請參照第5圖，其所繪示為根據本發明實施例運用於面板顯示系統的時序控制器中的相關信號示意圖。記憶體260係為單倍資料速率記憶體(簡稱SDR記憶體)，輸出的讀取信號(R)的週期為參考時脈信號週期(T)的一半，讀取信號(R)存在一安全相位區間(Eye)，在安全相位區間才能夠取樣到正確的讀取資料(D)。
由第5圖可知，相位切換單元410可以控制8個延遲相位(1~8)。將參考時脈(CLKref)延遲第一延遲相位(1)時，將獲得失敗的比較結果(x)；將參考時脈(CLKref)延遲第二延遲相位(2)時，將獲得失敗的比較結果(x)；將參考時脈(CLKref)延遲第三遲相位(3)時，將獲得正確的比較結果(o)；將參考時脈(CLKref)延遲第四延遲相位(4)時，將獲得正確的比較結果(o)；將參考時脈(CLKref)延遲第五延遲相位(5)時，將獲得正確的比較結果(o)；將參考時脈(CLKref)延遲第六延遲相位(6)時，將獲得正確的比較結果(o)；將參考時脈(CLKref)延遲第七延遲相位(7)時，將獲得失敗的比較結果(x)；以及將參考時脈(CLKref)延遲第八延遲相位(8)時，將獲得失敗的比較結果(x)。
最後，相位選擇單元440即由相位儲存單元430中記錄的4個正確的比較結果所對應的延遲相位(3~6)中擇一成為較佳延遲相位，舉例而言，選擇第四延遲相位(4)並在記憶體260的正常讀寫週期中使用。
由以上的說明可知，本發明的實施例係以SDR記憶體及其信號來進行說明，然而本發明並不限定於此。在此領域的技術人員當然也可利用DDR記憶體或者其他類型的記憶體來完成本發明。
請參照第6圖，其所繪示為根據本發明實施例運用於面板顯示系統中時序控制器內的控制方法。當自動相位校正單元274收到過驅電路280產生的觸發信號(Tr)時，即開始記憶體 260校正週期(步驟S602)。接著，設定N=1(步驟S604)並且將測試資料(T)寫入記憶體260(步驟S606)。
經由相位切換單元410的控制，使得參考時脈(CLKref)延遲第N延遲相位後成為取樣時脈(CLKsam)(步驟S608)。接著，於讀取測試資料(T)時，利用取樣時脈(CLKsam)取樣記憶體260輸出的讀取信號(R)以獲得讀取資料(D)(步驟S610)。並且，比較讀取資料(D)與測試資料(T)以獲得第N比較結果(步驟S612)。
接著，判斷N=M成立否(步驟S614)。於不成立時，將N遞增更新(N=N+1)並回到步驟S608；於成立時，根據M個比較結果由M個延遲相位中決定一較佳延遲相位(步驟S618)，將此較佳延遲相位在記憶體260的正常讀寫週期中使用。
由以上的說明可知，本發明於時序控制器內的記憶體介面單元中利用硬體設計加入一自動相位校正單元。利用自動校正測試，即可以快速地找出可以用的延遲相位，接著分析出較佳的延遲相位，將此較佳的延遲相位運用於後續的記憶體正常讀寫週期。因此，可提高時序控制器遇到PVT效應、靜電放電(ESD)或者其他事件時，時序控制器繼續正常運作的能力。
綜上所述，雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾。因此，本發明之保護範圍當視後附之申請專利範圍所界定者為準。
110‧‧‧顯示控制器
112‧‧‧影像信號
130‧‧‧顯示面板
200‧‧‧面板顯示系統
250‧‧‧時序控制器
222‧‧‧轉換影像信號
260‧‧‧記憶體
270‧‧‧記憶體介面單元
280‧‧‧過驅電路
292‧‧‧LVDS接收器
294‧‧‧迷你LVDS傳輸器

Claims (17)

  1. 一種時序控制器，運用於一面板顯示系統中，該時序控制器可耦接於一顯示控制器與一顯示面板之間，該時序控制器包括：一影像信號接收器，接收該顯示控制器輸出的一影像信號；一過驅電路，接收該影像信號，並根據該影像信號中連續的一第一圖框資料與一第二圖框資料來產生一轉換影像信號；一影像信號傳輸器，接收該過驅電路輸出的該轉換影像信號並傳遞至該顯示面板；一記憶體；一記憶體介面單元，接收該過驅電路輸出的該第一圖框資料並暫存於該記憶體，其中，當該過驅電路接收該影像信號中的該第二圖框資料時，該記憶體介面單元讀取該記憶體中的該第一圖框資料並傳遞至該過驅電路；其中，當該過驅電路啟動一記憶體校正週期時，該記憶體介面單元複數次地調整一參考時脈的一延遲相位，並據以取樣該記憶體產生的一讀取信號，而獲得複數個比較結果；以及，根據該些比較結果產生一較佳延遲相位。
  2. 如申請專利範圍第1項所述之時序控制器，其中該影像信號接收器係為一低電壓差分信號接收器。
  3. 如申請專利範圍第1項所述之時序控制器，其中該影像信號傳輸器係為一迷你低電壓差分信號傳輸器。
  4. 如申請專利範圍第1項所述之時序控制器，其中該記憶體介面單元包括：一記憶體控制單元，可接收該過驅電路的該第一圖框資料與該第二圖框資料成為一寫入資料；一介面控制單元，接收該寫入資料並暫存於該記憶體中，其中，該介面控制單元將一參考時脈延遲該較佳延遲相位後形成一取樣時脈用以取樣該記憶體產生的一讀取信號，而形成一讀取資料後，經由該記憶體控制單元傳遞至該過驅電路；以及一自動相位校正單元，接收該過驅電路輸出的一觸發信號而進入該記憶體校正週期；其中，於該記憶體校正週期時，自動相位校正單元產生一測試資料經由該記憶體控制單元與該介面控制單元，暫存於該記憶體；於讀取該測試資料時複數次地調整該參考時脈的該延遲相位至並據以取樣該讀取資料；以及，該自動相位校正單元根據該讀取資料與該測試資料獲得該些比較結果並根據該些比較結果產生該較佳延遲相位。
  5. 如申請專利範圍第4項所述之時序控制器，其中，該介面控制單元包括：一相位調整單元，接收該自動相位校正單元的一相位設定信號，將該參考時脈延遲為該取樣時脈；以及一接收單元，利用該取樣時脈來取樣該讀取信號並產生該讀取資料。
  6. 如申請專利範圍第5項所述之時序控制器，其中，該自 動相位校正單元包括：一測試資料產生器，產生該測試資料輸出至該記憶體控制單元，並根據接收的該讀取資料與該測試資料來產生該些比較結果；一相位切換單元，複數次地控制該相位設定信號，使得該相位調整單元將該參考時脈延遲為該取樣時脈；一相位儲存單元，儲存該些比較結果；以及一相位選擇單元，根據該些比較結果中決定該較佳延遲相位。
  7. 如申請專利範圍第6項所述之時序控制器，其中，當該測試資料與讀取資料相同時，為一正確的比較結果；以及，當該測試資料與該讀取資料不相同時，為一失敗的比較結果，且該相位選擇單元係根據該些比較結果中的正確比較結果來決定該較佳延遲相位。
  8. 如申請專利範圍第1項所述之時序控制器，其中，該轉換影像信號包括一水平同步信號與一垂直同步信號，且於該水平同步信號的一水平空白區間，或者該垂直同步信號的一垂直空白區間，該過驅電路啟動該記憶體校正週期。
  9. 一種用於面板顯示系統中一時序控制器的控制方法，運用於該時序控制器中的一記憶體介面單元，該控制方法包括下列步驟：於一記憶體校正週期時，將一測試資料寫入一記憶體；將一參考時脈延遲複數個延遲相位後成為複數個延遲之參 考時脈；於讀取該測試資料時，分別利用該些延遲之參考時脈取樣該記憶體輸出的一讀取信號以獲得複數個讀取資料；分別比較該些讀取資料與該測試資料以獲得複數個比較結果；以及根據該些比較結果由該些延遲相位中決定一較佳延遲相位。
  10. 如申請專利範圍第9項所述之控制方法，其中該時序控制器中一過驅電路決定該記憶體校正週期與一記憶體正常讀寫週期。
  11. 如申請專利範圍第10項所述之控制方法，其中於該記憶體正常讀寫週期時，該時序控制器中的該記憶體介面單元控制該參考時脈延遲該較佳延遲相位後成為以取樣該記憶體輸出的該讀取信號。
  12. 如申請專利範圍第10項所述之控制方法，其中於該記憶體正常讀寫週期時，該過驅電路將一影像信號轉換為一轉換影像信號。
  13. 如申請專利範圍第12項所述之控制方法，其中，該轉換影像信號中包括一水平同步信號與一垂直同步信號，且於該水平同步信號的一水平空白區間，或者該垂直同步信號的一垂直空白區間，該過驅電路決定該記憶體校正週期。
  14. 如申請專利範圍第12項所述之控制方法，其中該影像信號接收器係為一低電壓差分信號接收器。
  15. 如申請專利範圍第12項所述之控制方法，其中該影像信號傳輸器係為一迷你低電壓差分信號傳輸器。
  16. 如申請專利範圍第9項所述之控制方法，其中，當該測試資料與各讀取資料相同時，獲得一正確的比較結果；以及，當該測試資料與各讀取資料不相同時，獲得一失敗的比較結果。
  17. 如申請專利範圍第16項所述之控制方法，其中，根據該些比較結果中的正確的比較結果來由該些延遲相位中決定該較佳延遲相位。
TW102131860A 2013-09-04 2013-09-04 運用於影像顯示的時序控制器及其控制方法 TWI503807B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW102131860A TWI503807B (zh) 2013-09-04 2013-09-04 運用於影像顯示的時序控制器及其控制方法
US14/476,819 US9460649B2 (en) 2013-09-04 2014-09-04 Timing controller for image display and associated control method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW102131860A TWI503807B (zh) 2013-09-04 2013-09-04 運用於影像顯示的時序控制器及其控制方法

Publications (2)

Publication Number Publication Date
TW201510970A TW201510970A (zh) 2015-03-16
TWI503807B true TWI503807B (zh) 2015-10-11

Family

ID=52582562

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102131860A TWI503807B (zh) 2013-09-04 2013-09-04 運用於影像顯示的時序控制器及其控制方法

Country Status (2)

Country Link
US (1) US9460649B2 (zh)
TW (1) TWI503807B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI764459B (zh) * 2019-12-26 2022-05-11 瑞鼎科技股份有限公司 源極驅動電路

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3040843B1 (fr) * 2015-09-07 2018-10-12 Peugeot Citroen Automobiles Sa Dispositif de test d’un reseau video bidirectionnel par perturbation de trames echangees entre organes
CN105575300B (zh) * 2015-12-16 2018-11-09 武汉华星光电技术有限公司 阵列基板的esd检测方法
TWI645719B (zh) * 2017-01-17 2018-12-21 瑞昱半導體股份有限公司 取樣時脈測試電路與取樣時脈測試方法
CN109862281B (zh) * 2019-01-31 2021-01-08 中国科学院长春光学精密机械与物理研究所 全局快门方式下曝光时间可调的Camera Link成像系统
CN113193931B (zh) * 2021-03-04 2022-09-20 中国航空工业集团公司西安航空计算技术研究所 一种arinc818节点时间确定性传输装置及方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200632772A (en) * 2005-03-11 2006-09-16 Himax Tech Inc Integrated video control chipset
TW200802248A (en) * 2006-06-19 2008-01-01 Hannstar Display Corp The liquid crystal display and the over driving method thereof
TW201113856A (en) * 2009-10-13 2011-04-16 Himax Tech Ltd Method for determining an optimum skew of a data driver and the data driver utilizing the same
US20110122163A1 (en) * 2008-09-30 2011-05-26 Sharp Kabushiki Kaisha Display device and display device driving method, and display driving control method

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6538648B1 (en) * 1998-04-28 2003-03-25 Sanyo Electric Co., Ltd. Display device
KR101502834B1 (ko) * 2008-11-04 2015-03-17 삼성디스플레이 주식회사 광원 모듈의 구동 장치, 이 구동 장치를 갖는 광원 장치, 광원 모듈의 구동 방법 및 이 구동 장치를 갖는 표시 장치
KR101264729B1 (ko) * 2009-12-31 2013-05-15 엘지디스플레이 주식회사 위상 동기 루프의 지터 검출 방법 및 장치
TWI444982B (zh) * 2011-06-30 2014-07-11 Innolux Corp 液晶顯示器以及過驅動方法
US9214117B2 (en) * 2011-09-08 2015-12-15 Sharp Kabushiki Kaisha Display control circuit, liquid crystal display apparatus having the same, and display control method

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200632772A (en) * 2005-03-11 2006-09-16 Himax Tech Inc Integrated video control chipset
TW200802248A (en) * 2006-06-19 2008-01-01 Hannstar Display Corp The liquid crystal display and the over driving method thereof
US20110122163A1 (en) * 2008-09-30 2011-05-26 Sharp Kabushiki Kaisha Display device and display device driving method, and display driving control method
TW201113856A (en) * 2009-10-13 2011-04-16 Himax Tech Ltd Method for determining an optimum skew of a data driver and the data driver utilizing the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI764459B (zh) * 2019-12-26 2022-05-11 瑞鼎科技股份有限公司 源極驅動電路

Also Published As

Publication number Publication date
US20150062138A1 (en) 2015-03-05
TW201510970A (zh) 2015-03-16
US9460649B2 (en) 2016-10-04

Similar Documents

Publication Publication Date Title
TWI503807B (zh) 運用於影像顯示的時序控制器及其控制方法
KR101467714B1 (ko) 다중 디스플레이들을 위한 이미지 동기화
US9582850B2 (en) Apparatus and method thereof
US8194090B2 (en) Method of controlling frame memory, memory control circuit, and image processing apparatus including the memory control circuit
TWI408947B (zh) 影像調整裝置及影像調整方法
US11574614B2 (en) Switching method and switching device for display channel, display driving device and display device
US9691316B2 (en) Display device capable of clock synchronization recovery
US20060092100A1 (en) Display controlling device and controlling method
JP2001166766A (ja) 画像表示装置のドットクロック調整方法およびドットクロック調整装置
TWI639994B (zh) 顯示器控制裝置與控制方法
CN104517555B (zh) 运用于影像显示的时序控制器及其控制方法
US20160104414A1 (en) Display device and method of driving the same
JP2009077042A (ja) 映像処理装置および映像処理方法
KR101957970B1 (ko) 표시장치와 그 제어 방법
TW201324480A (zh) 具光學補償功能之顯示裝置及其補償方法
TWI507937B (zh) 觸控偵測方法及其裝置
JP2008276132A (ja) ドットクロック発生回路、半導体装置及びドットクロック発生方法
CN110545411B (zh) 投影机、投影系统以及其传输延迟的侦测方法
US10212316B2 (en) Video processing apparatus
US12002430B2 (en) Display device and display control method
TWI581247B (zh) 顯示裝置及其控制方法
US20240161668A1 (en) Data Processing Device and Control Method Thereof, and Display Device
US20150269909A1 (en) Display drive device, display drive system, integrated circuit device, and display drive method
US20230315377A1 (en) Display control method and display device
KR20070077347A (ko) 신호 처리 장치 및 그것을 포함하는 액정 표시 장치

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees
MM4A Annulment or lapse of patent due to non-payment of fees