KR20160140686A - 이방성 도전 필름 및 그 제조 방법 - Google Patents

이방성 도전 필름 및 그 제조 방법 Download PDF

Info

Publication number
KR20160140686A
KR20160140686A KR1020167027122A KR20167027122A KR20160140686A KR 20160140686 A KR20160140686 A KR 20160140686A KR 1020167027122 A KR1020167027122 A KR 1020167027122A KR 20167027122 A KR20167027122 A KR 20167027122A KR 20160140686 A KR20160140686 A KR 20160140686A
Authority
KR
South Korea
Prior art keywords
conductive particles
conductive
resin layer
layer
insulating resin
Prior art date
Application number
KR1020167027122A
Other languages
English (en)
Other versions
KR102430609B1 (ko
Inventor
야스시 아쿠츠
유타 아라키
Original Assignee
데쿠세리아루즈 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 데쿠세리아루즈 가부시키가이샤 filed Critical 데쿠세리아루즈 가부시키가이샤
Publication of KR20160140686A publication Critical patent/KR20160140686A/ko
Application granted granted Critical
Publication of KR102430609B1 publication Critical patent/KR102430609B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B5/00—Non-insulated conductors or conductive bodies characterised by their form
    • H01B5/14—Non-insulated conductors or conductive bodies characterised by their form comprising conductive layers or films on insulating-supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • H01B1/20—Conductive material dispersed in non-conductive organic material
    • H01B1/22—Conductive material dispersed in non-conductive organic material the conductive material comprising metals or alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B3/00—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties
    • H01B3/18—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties mainly consisting of organic substances
    • H01B3/30—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties mainly consisting of organic substances plastics; resins; waxes
    • H01B3/307—Other macromolecular compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/27003—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring the layer preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/271—Manufacture and pre-treatment of the layer connector preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2733—Manufacturing methods by local deposition of the material of the layer connector in solid form
    • H01L2224/27334—Manufacturing methods by local deposition of the material of the layer connector in solid form using preformed layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2743—Manufacturing methods by blanket deposition of the material of the layer connector in solid form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/275—Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
    • H01L2224/27515—Curing and solidification, e.g. of a photosensitive layer material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29005—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/2908—Plural core members being stacked
    • H01L2224/29082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/2908—Plural core members being stacked
    • H01L2224/29083—Three-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29344—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29347—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29355—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29357—Cobalt [Co] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29363—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/29364—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/2939—Base material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29399—Coating material
    • H01L2224/294—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/325—Material
    • H01L2224/32501—Material at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/81486—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2224/81488—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/819—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector with the bump connector not providing any mechanical bonding
    • H01L2224/81901—Pressing the bump connector against the bonding areas by means of another connector
    • H01L2224/81903—Pressing the bump connector against the bonding areas by means of another connector by means of a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/83486—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2224/83488—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/38—Effects and problems related to the device integration
    • H01L2924/381—Pitch distance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Non-Insulated Conductors (AREA)
  • Manufacturing Of Electrical Connectors (AREA)
  • Adhesive Tapes (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Laminated Bodies (AREA)

Abstract

생산성 높게 제조할 수 있고, 또한 쇼트 발생률을 억제할 수 있는 이방성 도전 필름 (1A) 은, 그 필름 두께 방향 (z) 의 소정의 깊이에 도전 입자 (2a) 가 분산되어 있는 제 1 도전 입자층 (3a) 과, 제 1 도전 입자층 (3a) 과 상이한 깊이에 도전 입자 (2b) 가 분산되어 있는 제 2 도전 입자층 (3b) 을 갖는다. 각 도전 입자층 (3a, 3b) 에 있어서, 이웃하는 도전 입자 (2a, 2b) 의 최근접 거리 (La, Lb) 는, 도전 입자 (2a, 2b) 의 평균 입자 직경의 2 배 이상이다.

Description

이방성 도전 필름 및 그 제조 방법{ANISOTROPIC CONDUCTIVE FILM AND PRODUCTION METHOD THEREFOR}
본 발명은 이방성 도전 필름 및 그 제조 방법에 관한 것이다.
IC 칩 등의 전자 부품의 실장에 이방성 도전 필름은 널리 사용되고 있으며, 최근에는, 고 실장 밀도에의 적용의 관점에서, 도전 입자 포착 효율이나 접속 신뢰성을 향상시키고, 쇼트 발생률을 저하시키기 위해서, 전사형을 사용하여 도전 입자를 단층으로 배열시키는 것이 제안되어 있다 (특허문헌 1).
이 이방성 도전 필름의 제조 방법에서는, 먼저, 다수의 구멍부를 갖는 전사형의 그 구멍부에 도전 입자를 유지시키고, 그 위로부터 전사용의 점착층이 형성된 점착 필름을 꽉 누르고, 점착층에 도전 입자를 1 차 전사시킨다. 다음으로, 점착층에 부착한 도전 입자에 대해, 이방성 도전 필름의 구성 요소가 되는 고분자막을 꽉 누르고, 가열 가압하여 도전 입자를 고분자막 표면에 2 차 전사시킨다. 다음으로, 도전 입자가 2 차 전사된 고분자막의 도전 입자측 표면에, 도전 입자를 덮도록 접착층을 형성한다. 이렇게 하여, 도전 입자의 배치 피치가 9 ㎛ 정도인 이방성 도전 필름을 제조한다.
일본 공개특허공보 2010-33793호
그러나, 특허문헌 1 의 이방성 도전 필름의 제조 방법에 의해서도, 도전 입자의 배치 피치를 더욱 좁히면, 전사형대로 도전 입자를 유지시키는 것이나, 유지시킨 도전 입자를 확실하게 전사시키는 것이 어렵고, 이방성 도전 필름의 생산성이 저하된다. 또, 이방성 도전 필름의 제조 공정이나, 이방성 도전 필름을 전자 부품의 실장에 사용한 경우에, 도전 입자가 3 개 이상 이어지는 경우가 있고, 그에 따라 쇼트가 발생하기 쉬워진다는 문제도 발생하였다.
본 발명의 과제는, 고밀도 실장에 대응하기 위해서, 이방성 도전 필름에 있어서의 도전 입자의 배치 피치를 좁혀도 이방성 도전 필름을 생산성 높게 제조할 수 있고, 이방성 도전 필름을 전자 부품의 실장에 사용했을 경우의 쇼트 발생률을 억제하는 것에 있다.
본 발명자는, 전사형을 사용하여 도전 입자가 절연성 수지층에 분산한 이방성 도전 필름을 제조함에 있어서, 전사형을 사용하여 도전 입자를 분산시킨 제 1 및 제 2 절연성 수지층을 서로 첩합 (貼合) 하면, 도전 입자의 배치 피치가 좁은 이방성 도전 필름을, 높은 생산성으로 제조할 수 있고, 또, 도전 입자의 부주의한 이어짐을 제어할 수 있는 것을 알아내어, 본 발명을 완성시키기에 이르렀다.
즉, 본 발명은, 절연성 수지층에 도전 입자가 분산되어 있는 이방성 도전 필름으로서, 이방성 도전 필름의 필름 두께의 소정의 깊이에 도전 입자가 분산되어 있는 제 1 도전 입자층과, 제 1 도전 입자층과 상이한 깊이에 도전 입자가 분산되어 있는 제 2 도전 입자층을 갖고, 각 도전 입자층에 있어서, 이웃하는 도전 입자의 최근접 거리가, 도전 입자의 평균 입자 직경의 2 배 이상인 이방성 도전 필름을 제공한다.
또, 본 발명은, 상기 서술한 이방성 도전 필름을 제조할 수 있는 방법으로서, 복수의 오목부가 형성된 제 1 전사형의 오목부에 도전 입자를 넣는 공정 A,
제 1 전사형 내의 도전 입자가 절연성 수지층에 전착되어 있는 제 1 절연성 수지층을 형성하는 공정 B,
복수의 오목부가 형성된 제 2 전사형의 오목부에 도전 입자를 넣는 공정 C,
제 2 전사형 내의 도전 입자가 절연성 수지층에 전착되어 있는 제 2 절연성 수지층을 형성하는 공정 D,
제 1 절연성 수지층의 도전 입자의 전착면과, 제 2 절연성 수지층의 도전 입자의 전착면을 대향시키고, 이들을 적층 일체화하는 공정 E
를 갖고,
각 전사형에 있어서, 이웃하는 오목부의 최근접 거리가, 그 전사형에 넣는 도전 입자의 평균 입자 직경의 2 배 이상인 제조 방법을 제공한다.
본 발명의 이방성 도전 필름은, 전사형을 사용하여 도전 입자를 분산시킨 제 1 및 제 2 절연성 수지층을 첩합함으로써 제조할 수 있다. 따라서, 첩합하기 전의 전사형에 의한 도전 입자의 피치를, 이방성 도전 필름에 있어서의 도전 입자의 피치보다 넓게 할 수 있고, 이방성 도전 필름의 생산성을 높일 수 있다.
또, 이방성 도전 필름의 제조시, 또는 이방성 도전 필름을 전자 부품의 실장에 사용했을 때에, 제 1 도전 입자층에 포함되는 제 1 도전 입자와, 제 2 도전 입자층에 포함되는 제 2 도전 입자가 필름면의 방향으로 이어졌다고 해도, 제 1 도전 입자층 및 제 2 도전 입자층의 각각에 있어서, 이웃하는 도전 입자의 최근접 거리가 도전 입자의 평균 입자 직경의 2 배 이상으로 되어 있으므로, 이어져 있는 제 1 도전 입자와 제 2 도전 입자에 더하여, 제 3 도전 입자가 더 이어지는 경우는 거의 없다. 따라서, 쇼트의 발생률을 저감시킬 수 있다.
도 1a 는, 실시예의 이방성 도전 필름 (1A) 의 단면도이다.
도 1b 는, 실시예의 이방성 도전 필름 (1A) 의, 도전 입자의 배치를 나타내는 평면도이다.
도 2a 는, 실시예의 이방성 도전 필름 (1B) 으로서, 제 1 도전 입자층의 도전 입자와 제 2 도전 입자층의 도전 입자가 이어진 양태의 단면도이다.
도 2b 는, 실시예의 이방성 도전 필름의, 제 1 도전 입자층의 도전 입자와 제 2 도전 입자층의 도전 입자가 이어진 양태의 평면도이다.
도 3a 는, 이방성 도전 접속시에 있어서의 실시예의 이방성 도전 필름 (1B) 의 도전 입자 포착성의 설명도이다.
도 3b 는, 이방성 도전 접속시에 있어서의 실시예의 이방성 도전 필름 (1B) 의 도전 입자 포착성의 설명도이다.
도 4 는, 실시예의 이방성 도전 필름 (1C) 의, 도전 입자의 배치를 나타내는 평면도이다.
도 5 는, 실시예의 이방성 도전 필름 (1D) 의, 도전 입자의 배치를 나타내는 평면도이다.
도 6 은, 도전 입자의 배치 피치가 작은 이방성 도전 필름 (1X) 의 단면도이다.
도 7a 는, 이방성 도전 필름의 제조 방법의 공정 설명도이다.
도 7b 는, 이방성 도전 필름의 제조 방법의 공정 설명도이다.
도 7c 는, 이방성 도전 필름의 제조 방법의 공정 설명도이다.
도 7d 는, 이방성 도전 필름의 제조 방법의 공정 설명도이다.
도 7e 는, 이방성 도전 필름의 제조 방법의 공정 설명도이다.
도 7f 는, 이방성 도전 필름의 제조 방법의 공정 설명도이다.
도 7g 는, 이방성 도전 필름의 제조 방법의 공정 설명도이다.
도 8 은, 이방성 도전 필름의 제조 방법의 공정 설명도이다.
도 9a 는, 이방성 도전 필름의 제조 방법의 공정 설명도이다.
도 9b 는, 이방성 도전 필름의 제조 방법의 공정 설명도이다.
도 10a 는, 이방성 도전 필름의 제조 방법의 공정 설명도이다.
도 10b 는, 이방성 도전 필름의 제조 방법의 공정 설명도이다.
도 11 은, 이방성 도전 필름의 단면도이다.
도 12 는, 이방성 도전 필름의 단면도이다.
이하, 본 발명의 이방성 도전 필름의 일례를 도면을 참조하면서 상세하게 설명한다. 또한, 각 도면 중, 동일 부호는, 동일 또는 동등한 구성 요소를 나타내고 있다.
<<이방성 도전 필름의 전체 구성>>
도 1a 는, 본 발명의 일 실시예의 이방성 도전 필름 (1A) 의 단면도이며, 도 1b 는, 그 이방성 도전 필름 (1A) 의, 도전 입자의 배치를 나타내는 평면도이다. 이 이방성 도전 필름 (1A) 은, 절연성 수지층 (4) 에 도전 입자 (2a, 2b) 가 분산되어 있는 것으로서, 이방성 도전 필름 (1A) 의 필름 두께 방향 (z) 의 소정의 깊이에 도전 입자 (2a) (도면 중, 짙은 색으로 나타낸다) 가 분산되어 있는 제 1 도전 입자층 (3a) 과, 제 1 도전 입자층 (3a) 과 상이한 깊이에 도전 입자 (2b) (도면 중, 연한 색으로 나타낸다) 가 분산되어 있는 제 2 도전 입자층 (3b) 을 갖고 있다.
도 1b 에 나타내는 바와 같이, 각 도전 입자층 (3a, 3b) 에 있어서, 도전 입자 (2a, 2b) 는 각각 정방 배열하고 있고, 제 2 도전 입자층 (3b) 의 도전 입자 (2b) 의 배열은, 제 1 도전 입자층 (3a) 의 도전 입자 (2a) 의 배열에 대해, 제 1 도전 입자층 (3a) 의 배열 방향 (x) 으로, 배열 격자의 절반 피치분 어긋난 배치로 되어 있다.
여기서, 제 1 도전 입자층 (3a) 의 도전 입자 (2a) 가 분산되어 있는 필름 두께 방향 (z) 의 깊이와, 제 2 도전 입자층 (3b) 의 도전 입자 (2b) 가 분산되어 있는 필름 두께 방향 (z) 의 깊이가 상이하다는 것은, 필름면에 평행한 도전 입자 (2a) 의 중심선 (Pa) 과, 필름면에 평행한 도전 입자 (2b) 의 중심선 (Pb) 의 거리 (S) 가, 도전 입자 (2a, 2b) 의 평균 입자 직경의 1/5 이상 떨어져 있는 것을 말한다. 이 거리 (S) 는, 바람직하게는 도전 입자 (2a, 2b) 의 평균 입자 직경의 1/2 이상, 보다 바람직하게는 1/2 ∼ 5 배이다. 여기서, 도전 입자 (2a, 2b) 의 평균 입자 직경은, 도전 입자 (2a, 2b) 전체의 평균 입자 직경이다.
이 이방성 도전 필름 (1A) 에 있어서, 제 1 도전 입자층 (3a) 내에서 이웃하는 도전 입자의 최근접 거리 (La) 는, 제 1 도전 입자층 (3a) 에 있어서의 도전 입자 (2a) 의 평균 입자 직경 (Da) 의 2 배 이상, 바람직하게는 2 배 이상 50 배 이하이다. 제 2 도전 입자층 (3b) 내에서 이웃하는 도전 입자의 최근접 거리 (Lb) 도, 제 2 도전 입자 (3b) 에 있어서의 도전 입자 (2b) 의 평균 입자 직경 (Db) 의 2 배 이상, 바람직하게는 2 배 이상 50 배 이하이다. 이와 같이 각 도전 입자층 (3a, 3b) 에 있어서, 이웃하는 도전 입자의 최근접 거리 (La, Lb) 를 도전 입자 (2a, 2b) 의 평균 입자 직경 (Da, Db) 의 2 배 이상으로 함으로써, 이방성 도전 필름의 제조 공정에서, 제 1 도전 입자층 (3a) 과 제 2 도전 입자층 (3b) 의 서로의 배치에 어긋남이 발생하고, 도 2a, 도 2b 에 나타내는 이방성 도전 필름 (1B) 과 같이, 제 1 도전 입자층 (3a) 의 도전 입자 (2a) 와 제 2 도전 입자층 (3b) 의 도전 입자 (2b) 가 2 개 이어지고, 이방성 도전 필름의 평면에서 보았을 때의 최근접 도전 입자간 거리 (Lc) 가 제로가 되었다고 해도, 좁은 피치의 전사형을 사용한 경우와 같이 도전 입자가 3 개 이상 이어지는 경우는 없다. 그 때문에, 이방성 도전 필름 (1B) 을 전자 부품의 이방성 도전 접속에 사용했을 경우의 쇼트의 발생을 억제할 수 있다.
또, 제 1 도전 입자층 (3a) 의 도전 입자 (2a) 와 제 2 도전 입자층 (3b) 의 도전 입자 (2b) 가 2 개 이어진 이방성 도전 필름 (1B) 을 이방성 도전 접속시에 사용하면, 도 3a 에 나타내는 바와 같이, 2 개 이어진 도전 입자 (2a, 2b) 가, 전자 부품 (20) 의 단자 (21) 의 에지와, 전자 부품 (22) 의 단자 (23) 의 에지의 사이에 끼워지는 경우가 있지만, 단자 (21, 23) 의 에지에 위치하는 도전 입자는 1 개의 경우보다 2 개 이어져 있는 경우의 쪽이, 도 3b 에 나타내는 바와 같이, 이방성 도전 접속의 가열 가압 후에 단자 (21, 23) 에 포착되기 쉽다. 따라서, 본 발명의 이방성 도전 필름에 의하면, 이방성 도전 접속에 있어서의 도전 입자 포착성도 향상시킬 수 있다.
한편, 도 6 에 나타내는 이방성 도전 필름 (1X) 과 같이, 2 층의 도전 입자층 (3a, 3b) 을 갖는 것이라도, 각 도전 입자층에 있어서의 도전 입자 (2a, 2b) 의 배치 피치가 작고, 각 도전 입자층 (3a, 3b) 에 있어서 이웃하는 도전 입자 (2a, 2b) 의 최근접 거리 (La, Lb) 가 도전 입자 (2a, 2b) 의 평균 입자 직경 (Da, Db) 의 2 배 미만이면, 이방성 도전 필름을 사용하여 이방성 도전 접속을 했을 경우에 쇼트가 발생하기 쉬워지므로 바람직하지 않다.
본 발명의 이방성 도전 필름에 있어서, 도전 입자 (2a, 2b) 는, 각 도전 입자층 (3a, 3b) 에 있어서의 도전 입자의 최근접 거리가 도전 입자의 평균 입자 직경의 2 배 이상으로 되어 있는 한, 여러 가지 배치를 취할 수 있다. 예를 들어, 도 4 에 나타내는 이방성 도전 필름 (1C) 과 같이, 제 1 도전 입자층 (3a) 의 도전 입자 (2a) 의 배열과, 제 2 도전 입자층 (3b) 의 도전 입자 (2b) 의 배열이 각각 정방 배열이고, 제 2 도전 입자층 (3b) 의 도전 입자 (2b) 의 배열이, 제 1 도전 입자층 (3a) 의 도전 입자 (2a) 의 배열에 대해, 비스듬한 방향으로 배열 격자의 절반 피치분 어긋난 것으로 할 수 있다. 각 도전 입자층에 있어서의 도전 입자 배열은, 정방 배열에 한정되지 않고, 삼방 배열이어도 되고, 랜덤이어도 된다. 랜덤인 것은, 예를 들어 연신 가능한 필름에 배치하고, 그 필름을 연신시켜 도전 입자간에 소정의 거리를 갖게 하도록 제조해도 된다.
또, 제 1 도전 입자층 (3a) 과 제 2 도전 입자층 (3b) 에서 배열 패턴과 그 피치는 동일해도 되고 상이해도 되지만, 배열 패턴과 그 피치가 동일한 경우에는 첩합 후의 도전 입자의 분산 상태의 양부 (良否) 의 판정이 용이해진다는 제조상의 이점이 있다. 예를 들어, 도 5 에 나타내는 이방성 도전 필름 (1D) 은, 제 1 도전 입자층 (3a) 의 도전 입자 (2a) 가 정방 배열이고, 제 2 도전 입자층 (3b) 의 도전 입자 (2b) 가 사방 (斜方) 배열이며, 제 2 도전 입자층 (3b) 의 도전 입자 (2b) 가, 항상 제 1 도전 입자층 (3a) 의 도전 입자 (2a) 와 가로 배열이 되도록 한 것이다. 이 경우, 제 2 도전 입자층 (3b) 의 도전 입자 (2b) 와 제 1 도전 입자층 (3a) 의 도전 입자 (2a) 가 가로 배열로 되어 있지 않은 부분이 있으면, 그 부분에서 도전 입자가 의도한 배열로 되어 있지 않은 것을 용이하게 알 수 있다.
<<도전 입자>>
도전 입자 (2a, 2b) 로는, 종래 공지된 이방S 도전 필름에 이용되고 있는 것의 중에서 적절히 선택하여 사용할 수 있다. 예를 들어 니켈, 코발트, 은, 동, 금, 팔라듐 등의 금속 입자, 금속 피복 수지 입자 등을 들 수 있다. 2 종 이상을 병용할 수도 있다.
도전 입자의 평균 입자 직경으로는, 배선 높이의 편차를 흡수하기 쉽게 하여 저항이 높아지지 않도록 하고, 또, 쇼트의 원인이 되지 않도록 하기 위해서, 바람직하게는 1 ∼ 10 ㎛, 보다 바람직하게는 2 ∼ 6 ㎛ 이다. 제 1 도전 입자층 (3a) 의 도전 입자 (2a) 의 평균 입자 직경과, 제 2 도전 입자층 (3b) 의 도전 입자 (2b) 의 평균 입자 직경은, 동일해도 되고 상이해도 된다.
도전 입자가 금속 피복 수지 입자인 경우, 수지 코어 입자의 입자 경도 (20 ％ K 값；압축 탄성 변형 특성 K20) 는, 양호한 접속 신뢰성을 얻기 위해서, 바람직하게는 100 ∼ 1000 kgf/㎟, 보다 바람직하게는 200 내지 500 kgf/㎟ 이다. 또, 제 1 도전 입자층 (3a) 의 도전 입자 (2a) 의 입자 경도와, 제 2 도전 입자층 (3b) 의 도전 입자 (2b) 의 입자 경도는, 동일해도 되고 상이해도 된다.
그와 같은 수지 코어로는, 압축 변형이 우수한 플라스틱 재료로 이루어지는 입자를 사용하는 것이 바람직하고, 예를 들어 (메트)아크릴레이트계 수지, 폴리스티렌계 수지, 스티렌-(메트)아크릴 공중합 수지, 우레탄계 수지, 에폭시계 수지, 페놀 수지, 아크릴로니트릴·스티렌 (AS) 수지, 벤조구아나민 수지, 디비닐벤젠계 수지, 폴리에스테르 수지 등으로 형성할 수 있다. 여기서, “(메트)아크릴레이트” 는, 아크릴레이트와 메타크릴레이트를 포함한다.
수지 코어는, 상기 서술한 (메트)아크릴레이트계 수지 또는 폴리스티렌계 수지 중 어느 것의 수지 단독으로 형성되고 있어도 되고, 이들 수지의 블렌드 조성물로부터 형성되어 있어도 된다. 또, 후술하는 (메트)아크릴레이트계 모노머와 스티렌계 모노머의 공중합체로부터 형성되어 있어도 된다.
(메트)아크릴레이트계 수지는, (메트)아크릴레이트계 모노머와, 또한 필요에 따라 이것과 공중합 가능한 반응성 이중 결합을 갖는 화합물 (예를 들어, 비닐계 모노머, 불포화 카르복실산 모노머 등) 및 2 관능 혹은 다관능성 모노머와의 공중합체인 것이 바람직하다. 여기서, 모노머에는, 가열이나 자외선 조사 등에 의해 중합하는 것이면, 2 개 이상의 모노머의 중합체인 올리고머도 포함된다.
(메트)아크릴레이트계 모노머로는, 메틸(메트)아크릴레이트, 에틸(메트)아크릴레이트, 프로필(메트)아크릴레이트, 부틸(메트)아크릴레이트, 2-에틸헥실(메트)아크릴레이트, 라우릴(메트)아크릴레이트, 스테아릴(메트)아크릴레이트, 시클로헥실(메트)아크릴레이트, 2-하이드록시에틸(메트)아크릴레이트, 2-프로필(메트)아크릴레이트, 클로로-2-하이드록시에틸(메트)아크릴레이트, 디에틸렌글리콜모노(메트)아크릴레이트, 메톡시에틸(메트)아크릴레이트, 글리시딜(메트)아크릴레이트, 디시클로펜타닐(메트)아크릴레이트, 디시클로펜테닐(메트)아크릴레이트 및 이소보로놀(메트)아크릴레이트 등을 들 수 있다.
한편, 폴리스티렌계 수지는, 스티렌계 모노머와, 또한 필요에 따라 이것과 공중합 가능한 반응성 이중 결합을 갖는 화합물 (예를 들어, 비닐계 모노머, 불포화 카르복실산 모노머 등) 및 2 관능 혹은 다관능성 모노머와의 공중합체인 것이 바람직하다. 여기서, 모노머에는, 가열이나 자외선 조사 등에 의해 중합하는 것이면, 2 개 이상의 모노머의 중합체인 올리고머도 포함된다.
스티렌계 모노머로는, 스티렌, 메틸스티렌, 디메틸스티렌, 트리메틸스티렌, 에틸스티렌, 디에틸스티렌, 트리에틸스티렌, 프로필스티렌, 부틸스티렌, 헥실스티렌, 헵틸스티렌 및 옥틸스티렌 등의 알킬스티렌；플로로스틸렌, 클로로스티렌, 브로모스티렌, 디브로모스틸렌, 요오드스틸렌 및 클로로메틸스티렌 등의 할로겐화스티렌；그리고, 니트로스티렌, 아세틸스티렌 및 메톡시스티렌을 들 수 있다.
수지 코어를 구성하는 바람직한 (메트)아크릴레이트계 수지의 일례로서, 우레탄 화합물과, (메트)아크릴레이트계 모노머의 중합체로 구성되는 경우를 들 수 있다. 우레탄 화합물로는, 다관능 우레탄아크릴레이트를 사용할 수 있고, 예를 들어 2 관능 우레탄아크릴레이트 등을 사용할 수 있다. 여기서, 모노머 100 중량부에 대해, 상기 우레탄 화합물은 5 중량부 이상 함유되는 것이 바람직하고, 25 중량부 이상 함유되는 것이 보다 바람직하다.
또한, 도전 입자 (2a) 및 도전 입자 (2b) 는, 이방성 도전 접속해야 할 2 개의 전자 부품의 대향 전극간 거리가 거의 일정한 경우 (예를 들어, IC 칩의 범프 높이가 균일한 경우) 에는, 실용적으로는 사이즈나 경도나 재질 등의 점에서 동일한 것이 바람직하다. 이에 따라, 이방성 도전 접속시에 접속해야 할 대향 전극간에 존재하는 도전 입자를 균일하게 찌그러지게 할 수 있으므로, 초기 도통 저항값을 저감시키고, 도통 신뢰성을 개선시켜, 쇼트의 발생률을 저감시킬 수 있다.
한편, 이방성 도전 접속해야 할 2 개의 전자 부품의 대향 전극간 거리에 편차가 존재하는 경우 (예를 들어, IC 칩의 범프의 높이의 편차가 있는 경우) 에는, 도전 입자 (2a) 및 도전 입자 (2b) 로서 사이즈나 경도나 재질 등의 점에서 동일한 것을 사용하면 문제가 발생하는 경우가 있다. 예를 들어, 도전 입자로서 비교적 작은 사이즈의 것만을 사용하면, 상대적으로 넓은 전극간 거리의 대향 전극간에서 도전 입자가 충분히 찌그러지지 않기 때문에, 이방성 도전 접속시에 압흔이 불균일해지고 제품 검사시에 불량 판정되거나, 초기 도통 저항이 상승하거나, 도통 신뢰성이 저하되거나 하는 경우가 있을 수 있다. 또, 도전 입자로서 비교적 입자 경도가 높은 것만을 사용하면, 상대적으로 좁은 전극간 거리의 대향 전극간에서 강한 압흔이 출현하는 한편으로 입자 그 자체가 충분히 찌그러지지 않기 때문에, 초기 도통 저항값이 상승하고, 도통 신뢰성이 저하되는 경우가 있을 수 있다. 따라서, 이방성 도전 접속해야 할 2 개의 전자 부품의 대향 전극간 거리에 편차가 존재하는 경우에는, 도전 입자 (2a) 및 도전 입자 (2b) 로서, 그 편차를 캔슬할 수 있도록, 사이즈나 입자 경도 등의 점에서, 서로 상이한 것을 사용하는 것이 바람직하다. 이 경우, 도전 입자의 배열 패턴은, 이방성 도전 접속해야 할 2 개의 전자 부품의 대향 전극간 거리의 편차를 캔슬할 수 있는 패턴으로 하는 것이 바람직하다.
절연성 수지층 (4) 에 있어서의, 제 1 도전 입자층 (3a) 의 도전 입자 (2a) 와 제 2 도전 입자층 (3b) 의 도전 입자 (2b) 의 합계 입자량은, 지나치게 적으면, 도전 입자 포착 수가 저하되어 이방성 도전 접속이 어려워지고, 지나치게 많으면, 쇼트하는 것이 우려되므로, 바람직하게는 1 평방 mm 당 50 ∼ 50000 개, 보다 바람직하게는 200 ∼ 50000 개이다.
<<절연성 수지층>>
절연성 수지층 (4) 으로는, 공지된 이방성 도전성 필름에서 사용되는 절연성 수지층을 적절히 채용할 수 있다. 예를 들어, (메트)아크릴레이트 화합물과 광 라디칼 중합 개시제를 포함하는 광 중합성 수지로부터 형성한 수지층, (메트)아크릴레이트 화합물과 열 라디칼 중합 개시제를 포함하는 열 중합성 수지로부터 형성한 수지층, 에폭시 화합물과 열 카티온 중합 개시제를 포함하는 열 중합성 수지로부터 형성한 수지층, 에폭시 화합물과 열 아니온 중합 개시제를 포함하는 열 중합성 수지로부터 형성한 수지층 등을 사용할 수 있다. 광 라디칼 중합 개시제를 사용하는 경우에, 광 라디칼 중합 개시제에 더하여, 열 라디칼 중합 개시제를 사용해도 된다. 또, 절연성 수지층 (4) 을, 복수의 수지층으로부터 형성해도 된다.
여기서, (메트)아크릴레이트 화합물로는, 종래 공지된 광 중합형 (메트)아크릴레이트 모노머를 사용할 수 있다. 예를 들어, 단관능 (메트)아크릴레이트계 모노머, 2 관능 이상의 다관능 (메트)아크릴레이트계 모노머를 사용할 수 있다. 본 발명에 있어서는, 이방성 도전 접속시에 절연성 수지층을 열 경화할 수 있도록, (메트)아크릴레이트계 모노머의 적어도 일부에 다관능 (메트)아크릴레이트계 모노머를 사용하는 것이 바람직하다.
광 라디칼 중합 개시제로는, 예를 들어, 아세토페논계 광 중합 개시제, 벤질 케탈계 광 중합 개시제, 인계 광 중합 개시제 등의 공지된 중합 개시제를 들 수 있다.
광 라디칼 중합 개시제의 사용량은, 아크릴레이트 화합물 100 질량부에 대해, 지나치게 적으면, 중합이 충분히 진행되지 않고, 지나치게 많으면, 강성 저하의 원인이 되므로, 바람직하게는 0.1 ∼ 25 질량부, 보다 바람직하게는 0.5 ∼ 15 질량부이다.
열 라디칼 중합 개시제로는, 예를 들어, 유기 과산화물, 아조계 화합물 등을 들 수 있다. 특히, 기포의 원인이 되는 질소를 발생하지 않는 유기 과산화물을 바람직하게 사용할 수 있다.
열 라디칼 중합 개시제의 사용량은, 지나치게 적으면, 경화 불량이 되고, 지나치게 많으면, 제품 라이프의 저하가 되므로, 아크릴레이트 화합물 100 질량부에 대해, 바람직하게는 2 ∼ 60 질량부, 보다 바람직하게는 5 ∼ 40 질량부이다.
열 카티온 중합 개시제로는, 에폭시 화합물의 열 카티온 중합 개시제로서 공지된 것을 채용할 수 있으며, 예를 들어, 열에 의해 산을 발생하는 요오드늄염, 술포늄염, 포스포늄염, 페로센류 등을 사용할 수 있으며, 특히, 온도에 대해 양호한 잠재성을 나타내는 방향족 술포늄염을 바람직하게 사용할 수 있다.
열 카티온 중합 개시제의 배합량은, 지나치게 적어도 경화 불량이 되는 경향이 있고, 지나치게 많아도 제품 라이프가 저하되는 경향이 있으므로, 에폭시 화합물 100 질량부에 대해, 바람직하게는 2 ∼ 60 질량부, 보다 바람직하게는 5 ∼ 40 질량부이다.
열 아니온 중합 개시제로는, 에폭시 화합물의 열 아니온 중합 개시제로서 공지된 것을 채용할 수 있으며, 예를 들어, 열에 의해 염기를 발생하는 지방족 아민계 화합물, 방향족 아민계 화합물, 2 급 또는 3 급 아민계 화합물, 이미다졸계 화합물, 폴리메르캅탄계 화합물, 3불화붕소-아민 착물, 디시안디아미드, 유기산 하이드라지드 등을 사용할 수 있고, 특히 온도에 대해 양호한 잠재성을 나타내는 캡슐화 이미다졸계 화합물을 바람직하게 사용할 수 있다.
열 아니온 중합 개시제의 배합량은, 지나치게 적어도 경화 불량이 되는 경향이 있고, 지나치게 많아도 제품 라이프가 저하되는 경향이 있으므로, 에폭시 화합물 100 질량부에 대해, 바람직하게는 2 ∼ 60 질량부, 보다 바람직하게는 5 ∼ 40 질량부이다.
절연성 수지층 (4) 을, 복수의 수지층으로부터 형성하는 양태로는, 제 1 도전 입자층 (3a) 을 유지하는 절연성 수지층과 제 2 도전 입자층 (3b) 을 유지하는 절연성 수지층을 별개의 수지층으로부터 형성할 수 있다. 또, 제 1 도전 입자층 (3a) 을 유지하는 절연성 수지층과 제 2 도전 입자층 (3b) 을 유지하는 절연성 수지층의 사이에, 이들을 접착하기 위해서 중간 수지층을 형성해도 되고, 또, 이 중간 수지층에, 이방성 도전 필름의 권취시, 권출시, 반송시, 이방성 도전 접속 공정의 필름의 인출시 등에 도전 입자에 가해지는 응력을 완화하는 기능을 갖게 해도 된다. 또, 이 절연성 수지층 (4) 의 편면에, 도전 입자를 함유하고 있지 않은 비교적 두꺼운 절연성 바인더층을 형성해도 된다 (도시하지 않음).
중간 수지층에 응력 완화 기능을 갖게 하는 경우, 중간 수지층은, 중합 개시제를 함유하지 않는 수지로부터 형성할 수 있다. 이 경우의 중간 수지층의 형성 수지로는, 예를 들어, 페녹시 수지, 에폭시 수지, 폴리올레핀 수지, 폴리우레탄 수지, 아크릴 수지 등을 들 수 있다.
<<이방성 도전 필름의 제조 방법>>
(i) 개요
도 1a, 도 1b 에 나타낸 이방성 도전 필름 (1A) 은, 대략 다음과 같이 하여 제조할 수 있다.
먼저, 도 7a 에 나타내는 바와 같이, 평면에 복수의 오목부 (11) 가 개구한 제 1 전사형 (10a) 의 그 오목부 (11) 에, 도전 입자 (2a) 를 넣는다 (공정 A). 다음으로, 제 1 전사형 (10a) 내의 도전 입자 (2a) 를 절연성 수지층에 전착시킨 제 1 절연성 수지층 (4a) 을 형성한다 (공정 B) (도 7b ∼ 도 7e).
동일하게 하여, 복수의 오목부가 형성된 제 2 전사형의 오목부에 도전 입자를 넣고 (공정 C), 그 제 2 전사형 내의 도전 입자를 절연성 수지층에 전착시킨 제 2 절연성 수지층을 형성한다 (공정 D).
이 경우, 제 1 전사형, 제 2 전사형에 있어서, 이웃하는 오목부의 최근접 거리를, 그 전사형에 넣는 도전 입자의 평균 입자 직경의 2 배 이상으로 한다.
그리고, 제 1 절연성 수지층 (4a) 의 도전 입자 (2a) 의 전착면과, 제 2 절연성 수지층 (4b) 의 도전 입자 (2b) 의 전착면을 대향시키고, 이들을 적층 일체화한다 (공정 E) (도 7f ∼ 도 7g).
이와 같이 도전 입자를 전착시킨 절연성 수지층끼리의 첩합에 의해 이방성 도전 필름을 제조함으로써, 이방성 도전 필름의 생산 효율을 높일 수 있다. 즉, 첩합하는 개개의 절연성 수지층에서는, 도전 입자의 분산 밀도를 낮게 할 수 있기 때문에, 전사형에 있어서의 도전 입자의 충전량을 줄일 수 있고, 충전 공정에서의 수율을 향상시킬 수 있다. 또, 도전 입자를 전착시킨 절연성 수지층끼리의 첩합을 하지 않는 종래의 이방성 도전 필름의 제조 방법에서는, 전사형에 충전하는 도전 입자의 수가 적기 때문에, 그것에 의해 얻어지는 이방성 도전 필름을 파인 피치의 배선에 사용할 수 없는 경우에도, 본 발명의 제조 방법에 의하면, 그 전사형을 사용하여, 도전 입자가 고밀도로 분산하고, 파인 피치의 단자에 사용할 수 있는 이방성 도전 필름을 제조하는 것이 가능해진다.
(ii) 전사형
제 1 전사형 및 제 2 전사형으로는, 예를 들어, 실리콘, 각종 세라믹스, 유리, 스테인리스스틸 등의 금속 등의 무기 재료나, 각종 수지 등의 유기 재료 등에 대해, 포트리소그래프법 등의 공지된 개구 형성 방법에 의해 개구를 형성한 것을 사용할 수 있다. 또, 전사형은, 판상, 롤상 등의 형상을 취할 수 있다.
제 1 전사형, 제 2 전사형의 오목부의 형상으로는, 원기둥상, 사각기둥 등의 기둥 형상, 원추대, 각추대, 원추형, 사각추형 등의 추체 (錐體) 형상 등을 예시할 수 있다.
오목부의 배열로는, 도전 입자에게 취하게 하는 배열에 따라 격자상, 지그재그상 등으로 할 수 있다.
오목부의 깊이에 대한 도전 입자의 평균 입자 직경의 비 (= 도전 입자의 평균 입자 직경/개구의 깊이) 는, 전사성 향상과 도전 입자 유지성의 밸런스로부터, 바람직하게는 0.4 ∼ 3.0, 보다 바람직하게는 0.5 ∼ 1.5 이다. 또한, 전사형의 오목부의 직경과 깊이는, 레이저 현미경으로 측정할 수 있다.
오목부의 개구 직경의 도전 입자의 평균 입자 직경에 대한 비 (= 오목부의 개구 직경/도전 입자의 평균 입자 직경) 는, 도전 입자의 수용하기 쉬움, 절연성 수지의 밀어넣기 쉬움 등의 밸런스로부터, 바람직하게는 1.1 ∼ 2.0, 보다 바람직하게는 1.3 ∼ 1.8 이다.
또한, 오목부의 개구 직경보다 그 바닥 직경이 작은 경우에는, 바닥 직경은 도전 입자 직경의 1.1 배 이상 2 배 미만으로 하고, 개구 직경을 도전 입자 직경의 1.3 배 이상 3 배 미만으로 하는 것이 바람직하다.
(iii) 공정 A, 공정 C
제 1 전사형, 제 2 전사형의 오목부 내에 도전 입자 (2a, 2b) 를 수용하는 수법으로는, 특별히 한정되는 것은 아니고, 공지된 수법을 채용할 수 있다. 예를 들어, 건조시킨 도전 입자 또는 이것을 용매 중에 분산시킨 분산액을, 전사형의 오목부의 형성면 상에 산포 또는 도포하고, 브러시나 블레이드 등을 사용하여 오목부 (11) 의 형성면을 와이프하면 된다.
(iv) 공정 B, 공정 D
도전 입자 (2a) 를 전착시킨 제 1 절연성 수지층 (4a) 을 형성하는 공정 B, 도전 입자 (2b) 를 전착시킨 제 2 절연성 수지층 (4b) 을 형성하는 공정 D, 그것들을 적층 일체화하는 공정 E 는, 제 1 절연성 수지층 (4a) 이나 제 2 절연성 수지층 (4b) 을 구성하는 절연성 수지의 종류에 따라 여러 가지 양태를 취할 수 있다.
(iv-1) 절연성 수지를 점착성 수지로부터 형성하는 경우
예를 들어, 공정 B, 공정 D 에 있어서, 제 1 절연성 수지층 (4a) 및 제 2 절연성 수지층 (4b) 을 각각 도전 입자에 대해 점착성을 갖는 점착성 수지로부터 형성하는 경우, 전사형에 수용한 도전 입자 (2a, 2b) 에 점착성 수지층을 압압 (押壓) 하고, 그 점착성 수지층을 전사형으로부터 박리하는 것만으로 도전 입자 (2a, 2b) 가 전착한 제 1, 제 2 절연성 수지층 (4a, 4b) 을 얻을 수 있다.
(iv-2) 절연성 수지층을 열 중합성 수지로부터 형성하는 경우
공정 B, 공정 D 에 있어서, 제 1 절연성 수지층 (4a) 및 제 2 절연성 수지층 (4b) 을, 각각 열 중합성 수지를 사용하여 형성하는 경우, 공정 B 에 있어서의 제 1 방법으로서, 제 1 전사형 (10a) 에 수용한 도전 입자 (2a) 에 열 중합성 수지층을 압압함으로써, 열 중합성 수지층에 도전 입자 (2a) 를 부착시키고, 도전 입자 (2a) 가 부착한 열 중합성 수지층을 전사형으로부터 박리하고, 이어서 열 중합성 수지층을 가열 중합하여 열 중합 수지층으로 하고, 도전 입자 (2a) 를 열 중합 수지층에 고정시킨다. 혹은, 제 2 방법으로서, 제 1 전사형 (10a) 에 수용한 도전 입자 (2a) 에 열 중합성 수지층을 압압하고, 제 1 전사형 (10a) 에 도전 입자 (2a) 가 수용되어 있는 상태에서 열 중합성 수지를 가열 중합하고, 제 1 전사형 (10a) 으로부터 박리함으로써 도전 입자 (2a) 를 전착시킨 제 1 절연성 수지층 (4a) 을 얻는다.
동일하게 하여, 공정 D 에 있어서 열 중합성 수지를 사용하고, 제 1 방법 또는 제 2 방법에 의해 도전 입자 (2b) 가 전착한 제 2 절연성 수지층 (4b) 을 얻는다.
후술하는 바와 같이 공정 E 에 있어서 반경화 상태의 제 1 절연성 수지층과 제 2 절연성 수지층을 적층하여 가열 경화시킴으로써 일체화하는 경우, 공정 B 및 공정 D 에 있어서의 가열 중합은, 열 중합성 수지층이 반경화 상태가 되도록 실시하면 된다. 한편, 공정 E 에 있어서 별도 중간 수지층을 개재하여 제 1 절연성 수지층과 제 2 절연성 수지층을 적층 일체화하는 경우, 공정 B 및 공정 D 에 있어서의 가열 중합에서는, 열 중합성 수지층을 완전 경화해도 된다.
(iv-3) 절연성 수지층을 광 중합성 수지로부터 형성하는 경우
제 1 절연성 수지층 (4a) 을 광 중합성 수지를 사용하여 형성하는 경우, 전사형에 수용한 도전 입자를 전착시킨 제 1 절연성 수지층을 용이하게 제조할 수 있기 때문에 바람직하다. 제 1 절연성 수지층 (4a) 을, 광 중합성 수지를 사용하여 형성하는 방법으로도, 예를 들어, 제 1 방법으로서, (a1) 제 1 전사형 (10a) 내의 도전 입자 (2a) 에 광 중합성 수지층을 압압함으로써 광 중합성 수지층에 도전 입자를 부착시키고, (a2) 그 광 중합성 수지층을 전사형으로부터 박리함으로써, 도전 입자가 전착된 광 중합성 수지층을 얻고, (a3) 도전 입자가 전착된 광 중합성 수지층에 자외선을 조사하여 광 중합성 수지를 광 중합 수지로 함으로써 실시하는 방법을 들 수 있다.
보다 구체적으로는, 도 7b 에 나타내는 바와 같이, 박리 필름 (5a) 상에 형성된 광 중합성 수지로 이루어지는 제 1 절연성 수지층 (4a) 을, 제 1 전사형 (10a) 에 수용된 도전 입자 (2a) 에 대향시키고, 도 7c 에 나타내는 바와 같이, 제 1 절연성 수지층 (4a) 에 압력을 가하고, 오목부 (11) 내에 절연성 수지를 밀어넣어 제 1 절연성 수지층 (4a) 에 도전 입자 (2a) 를 매립하고, 도 7d 에 나타내는 바와 같이 도전 입자 (2a) 를 전착시킨 제 1 절연성 수지층 (4a) 을 제 1 전사형 (10a) 으로부터 박리하고, 제 1 절연성 수지층 (4a) 에 UV 조사한다. 이 경우, 도 7e 에 나타내는 바와 같이, 도전 입자 (2a) 측으로부터 자외선 UV 를 조사하는 것이 바람직하다. 이에 따라, 도전 입자 (2a) 를 제 1 절연성 수지층 (4a) 에 고정화시킬 수 있다. 게다가, 도전 입자 (2a) 의 하방의 UV 조사로 그림자가 되는 영역 (X) 의 경화율을, 그 주위의 영역 (Y) 에 비해 낮게 할 수 있기 때문에, 이방성 도전 접속시의 도전 입자 (2a) 의 밀어넣기가 용이해진다.
제 1 절연성 수지층 (4a) 을, 광 중합성 수지를 사용하여 형성하는 경우의 제 2 방법으로서, (b1) 도 7c 와 같이, 제 1 전사형 (10a) 내의 도전 입자에 제 1 광 중합성 수지층 (4a) 을 압압한 후, (b2) 도 8 에 나타내는 바와 같이, 제 1 전사형 (10a) 상의 제 1 광 중합성 수지층 (4a) 에, 제 1 전사형 (10a) 측으로부터 자외선을 조사함으로써 제 1 광 중합성 수지층 (4a) 을 중합하여 도전 입자가 유지된 광 중합 수지층을 형성하고, (b3) 도전 입자가 유지된 광 중합성 수지층을 전사형으로부터 박리함으로써, 도전 입자가 전착되어 있는 광 중합 수지층을 형성해도 된다. 이 경우, 제 1 전사형 (10a) 으로서 자외선 투과성의 것을 사용한다.
동일하게 하여, 공정 D 에 있어서 광 중합성 수지를 사용하여, 제 1 방법 또는 제 2 방법에 의해 도전 입자 (2b) 가 전착한 제 2 절연성 수지층 (4b) 을 얻는다.
제 1 방법에 있어서도, 제 2 방법에 있어서도, 공정 E 에 있어서 제 1 절연성 수지층 (4a) 과 제 2 절연성 수지층 (4b) 을 각각 반경화 상태에서 적층하여 광 중합하여 일체화하는 경우, 공정 B 및 공정 D 에 있어서의 자외선 조사에 의한 광 중합은, 광 중합성 수지층이 반경화 상태가 되도록 실시하면 된다. 한편, 공정 E 에 있어서 별도 중간 수지층을 개재하여 제 1 절연성 수지층과 제 2 절연성 수지층을 적층 일체화하는 경우, 공정 B 및 공정 D 에 있어서의 광 중합에서는 광 중합성 수지층을 완전 경화해도 된다.
(iv-4) 절연성 수지층을 열 중합성 및 광 중합성을 갖는 수지로부터 형성하는 경우
제 1 절연성 수지층 (4a) 및 제 2 절연성 수지층 (4b) 을, 열에 의해서도 광에 의해서도 중합하는 열 중합성 및 광 중합성의 수지를 사용하여 형성하는 경우도, 상기 서술한 열 중합성 수지 또는 광 중합성 수지를 사용하는 경우에 준하여 도전 입자를 전착시킨 절연성 수지층을 얻을 수 있다.
(v) 공정 E
(v-1) 반경화 상태의 절연성 수지층의 적층 일체화
공정 B 또는 공정 D 에 있어서, 광 중합성을 갖는 수지를 사용하여, 제 1 절연성 수지층 (4a) 및 제 2 절연성 수지층 (4b) 을 반경화 상태로 형성한 경우, 공정 E 에서는, 제 1 절연성 수지층 (4a) 의 도전 입자 (2a) 의 전착면과, 제 2 절연성 수지층 (4b) 의 도전 입자 (2b) 의 전착면을 대향시키고 (도 7f), 이들을 적층하고, 자외선 조사함으로써 적층 일체화한다 (도 7g). 이렇게 하여 얻어진 적층체로부터 박리 필름 (5a, 5b) 을 박리함으로써, 도 1a 에 나타낸 이방성 도전 필름 (1A) 을 얻을 수 있다.
공정 B 또는 공정 D 에 있어서, 열 중합성을 갖는 수지를 사용하여 제 1 절연성 수지층 (4a) 및 제 2 절연성 수지층 (4b) 을 반경화 상태로 형성한 경우도 마찬가지로, 이들을 적층하고, 가열 중합함으로써 일체화한다.
(v-2) 완전 경화 상태의 절연성 수지층의 적층 일체화
공정 B 또는 공정 D 에 있어서, 광 중합성을 갖는 수지를 사용하여, 제 1 절연성 수지층 (4a) 및 제 2 절연성 수지층 (4b) 을 완전 경화 상태로 형성한 경우, 공정 E 에서는, 도 9a 에 나타내는 바와 같이, 제 1 절연성 수지층 (4a) 과 제 2 절연성 수지층 (4b) 의 사이에, 중간 수지층으로서 절연성 접착제층 (6) 을 사이에 끼움으로써 이들을 일체화하고, 이방성 도전 필름을 얻어도 된다. 이 경우, 절연성 접착제층 (6) 은, 액상 접착성 수지의 도포, 필름상 접착성 수지의 첩착 (貼着) 등에 의해 형성할 수 있다.
또, 절연성 접착제층 (6) 은, 제 1 절연성 수지층 (4a) 또는 제 2 절연성 수지층 (4b) 과 동종의 수지로부터 형성해도 된다. 이에 따라, 도 9b 에 나타내는 바와 같이, 단층의 절연성 수지층 중에 제 1 도전 입자층 (4a) 과 제 2 도전 입자층 (4b) 을 형성하고, 그 제 1 도전 입자층 (4a) 의 필름면 방향의 도전 입자 (2a) 의 중심선 (Pa) 과 제 2 도전 입자층 (4b) 의 필름면 방향의 도전 입자 (2b) 의 중심선 (Pb) 의 거리 (S) 를 넓힐 수 있다. 또한, 과도하게 거리 (S) 를 넓히면, 이방성 도전 접속시의 절연성 수지의 유동에 의해 도전 입자가 흐르기 쉬워지기 때문에, 거리 (S) 는, 도전 입자 (2a, 2b) 의 평균 입자 직경의 바람직하게는 5 배 이내, 보다 바람직하게는 3 배 이내이다.
또, 공정 E 에 있어서, 도 10a 에 나타내는 바와 같이, 중간 수지층으로서, 중합 개시제를 함유하지 않는 수지로 이루어지는 응력 완화층 (7) 을 형성하고, 도 10b 에 나타내는 바와 같이 적층 일체화해도 된다.
또한, 절연성 수지층 (4) 을, 제 1 도전 입자층 (3a) 을 유지하는 제 1 절연성 수지층 (4a), 제 2 도전 입자층 (3b) 을 유지하는 제 2 절연성 수지층 (4b) 및 이들에 끼워진 중간 수지층 (8) (절연성 접착제층, 응력 완화층 등) 의 다층 구성으로 하는 경우에, 전사형의 오목 깊이, 제 1 절연성 수지층 (4a) 의 층두께, 제 2 절연성 수지층 (4b) 의 층두께 등을 적절히 조정함으로써, 도 11 에 나타내는 바와 같이, 제 1 도전 입자층 (4a) 을 형성하는 도전 입자 (2a) 를, 제 1 절연성 수지층 (4a) 으로부터 돌출시켜도 되고, 마찬가지로, 제 2 도전 입자층 (3b) 을 형성하는 도전 입자 (2b) 를, 제 2 절연성 수지층 (4b) 으로부터 돌출시켜도 된다. 또한, 제 1 절연성 수지층 (4a) 으로부터 돌출하는 제 1 도전 입자층 (3a) 의 돌출량이나, 제 2 절연성 수지층 (4b) 으로부터 돌출하는 제 2 도전 입자층 (3b) 의 돌출량을 적절히 조정함으로써, 도 12 에 나타내는 바와 같이, 제 1 도전 입자층 (4a) 의 도전 입자 (2a) 와, 제 2 도전 입자층 (4b) 의 도전 입자 (2b) 가 대략 동일면에 있는 이방성 도전 필름을 형성해도 된다.
<<접속 구조체>>
본 발명의 이방성 도전 필름은, IC 칩, IC 모듈, FPC 등의 제 1 전자 부품과, FPC, 유리 기판, 리지드 기판, 세라믹 기판 등의 제 2 전자 부품을 이방성 도전 접속할 때에 바람직하게 적용할 수 있다. 이와 같이 하여 얻어지는 접속 구조체도 본 발명의 일부이다.
이방성 도전 필름을 사용한 전자 부품의 접속 방법으로는, 예를 들어, 각종 기판 등의 제 2 전자 부품에 대해, 이방성 도전 필름을 임시 부착하고 (절연성 바인더층이 형성되어 있는 경우에는 절연성 바인더층측으로부터 임시 부착하고), 임시 부착된 이방성 도전 필름에 대해, IC 칩 등의 제 1 전자 부품을 탑재하고, 제 1 전자 부품측으로부터 열 압착하는 것이, 접속 신뢰성을 높이는 점에서 바람직하다. 또, 광 경화를 이용하여 접속할 수도 있다.
실시예
이하, 본 발명을 실시예에 의해 구체적으로 설명한다.
실시예 1 ∼ 7, 비교예 1 ∼ 4
페녹시 수지 (신닛테츠 주금 화학 (주), YP-50) 60 질량부, 에폭시 수지 (미츠비시 화학 (주), jER828) 40 질량부, 열 카티온 중합 개시제 (잠재성 경화제) (산신 화학 공업 (주), SI-60L) 2 질량부를 함유하는 열 중합성의 절연성 수지를 조제하고, 이것을 필름 두께 50 ㎛ 의 PET 필름 상에 도포하고, 80 ℃ 의 오븐으로 5 분간 건조시키고, PET 필름 상에 두께 20 ㎛ 의 점착성의 절연성 수지층을 형성하였다.
한편, 표 1 에 나타내는 배열 패턴에 대응한 볼록부의 배열 패턴을 갖는 금형을 제조하고, 그 금형에, 공지된 투명성 수지의 펠릿을 용융시킨 것을 흘려 넣고, 식혀서 굳힘으로써, 오목부가 표 1 에 나타내는 배열 패턴의 수지제 전사형을 제조하였다. 이 전사형의 오목부에 도전 입자 (세키스이 화학 공업 (주), AUL704, 입자 직경 4 ㎛) 를 충전하고, 그 위에 상기 서술한 절연성 수지층을 덮고, 열 경화시켰다. 그리고, 전사형으로부터 절연성 수지층을 박리하고, 도전 입자를 전착한 제 1 절연성 수지층을 제조하였다. 또, 동일하게 하여 도전 입자를 전착한 제 2 절연성 수지층을 제조하였다.
제 1 절연성 수지층의 도전 입자의 전착면과 제 2 절연성 수지층의 도전 입자의 전착면을 대향시키고, 이들을 가열 압착함으로써 이방성 도전 필름을 제조하였다. 이 경우, 실시예 3 에서는, 제 1 절연성 수지층과 제 2 절연성 수지층의 사이에, 이방성 도전 접속시의 응력 완화 작용을 갖는 중간 수지층으로서, 두께 6 ㎛ 의 절연성 수지 필름 (페녹시 수지 60 질량 ％, 에폭시 수지 40 질량 ％) 을 개재시켰다. 또, 실시예 4 에서는, 실시예 1 의 전사형의 오목부를 얕게 한 것 (전사형의 깊이가 입자 직경의 0.4 배) 을 사용한 것 이외에는 실시예 1 과 동일하게 하여 이방성 도전 필름을 제조하였다.
＜평가＞
실시예 1 ∼ 7 및 비교예 1 ∼ 4 의 이방성 도전 필름에 대해, (a) 초기 도통 저항, (b) 도통 신뢰성, (c) 쇼트 발생률을 각각 다음과 같이 평가하였다. 결과를 표 1 에 나타낸다.
(a) 초기 도통 저항
각 실시예 및 비교예의 이방성 도전 필름을, 초기 도통 및 도통 신뢰성의 평가용 IC 와 유리 기판의 사이에 끼우고, 가열 가압 (180 ℃, 80 ㎫, 5 초) 하여 각 평가용 접속물을 얻고, 이 평가용 접속물의 도통 저항을 측정하였다. 여기서, 평가용 IC 와 유리 기판은, 그들의 단자 패턴이 대응하고 있고, 사이즈는 다음과 같다.
초기 도통 및 도통 신뢰성의 평가용 IC
외경 0.7 × 20 mm
두께 0.2 mm
Bump 사양 금 도금, 높이 12 ㎛, 사이즈 15 × 100 ㎛, 범프간 갭 15 ㎛
유리 기판
유리 재질 코닝사 제조
외경 30 × 50 mm
두께 0.5 mm
전극 ITO 배선
(b) 도통 신뢰성
(a) 의 평가용 IC 와 각 실시예 및 비교예의 이방성 도전 필름의 평가용 접속물을 온도 85 ℃, 습도 85 ％RH 의 항온조에 500 시간 둔 후의 도통 저항을, (a) 와 동일하게 측정하였다. 또한, 이 도통 저항이 5 Ω 이상이면, 접속한 전자 부품의 실용적인 도통 안정성의 점에서 바람직하지 않다.
(c) 쇼트 발생률
쇼트 발생률의 평가용 IC 로서 다음의 IC (7.5 ㎛ 스페이스의 빗살 TEG (test element group)) 를 준비하였다.
외경 1.5 × 13 mm
두께 0.5 mm
Bump 사양 금 도금, 높이 15 ㎛, 사이즈 25 × 140 ㎛, Bump 간 Gap 7.5 ㎛
각 실시예 및 비교예의 이방성 도전 필름을, 쇼트 발생률의 평가용 IC 와, 그 평가용 IC 에 대응한 패턴의 유리 기판의 사이에 끼우고, (a) 와 동일한 접속 조건으로 가열 가압하여 접속물을 얻고, 그 접속물의 쇼트 발생률을 구하였다. 쇼트 발생률은, 「쇼트의 발생수/7.5 ㎛ 스페이스 총수」 로 산출된다. 쇼트 발생률은, 실용상, 100 ppm 이하인 것이 바람직하다.
Figure pct00001
표 1 로부터 알 수 있는 바와 같이, 실시예 1 ∼ 7 의 이방성 도전 필름은, 초기 도통 저항, 도통 신뢰성, 쇼트 발생률의 모든 평가 항목에 대해 실용상 바람직한 결과를 나타내었다. 특히, 실시예 3 은, 이방성 도전 접속시의 응력 완화 작용을 갖는 중간 수지층을 형성하고 있으므로, 제 1 도전 입자층의 중심선과 제 2 도전 입자층의 중심선의 두께 방향의 거리가 다른 실시예나 비교예에 비해 떨어져 있지만, 초기 도통 저항, 도통 신뢰성, 쇼트 발생률 모두 바람직한 결과였다. 또 실시예 4 로부터, 제 1 도전 입자층의 중심선과 제 2 도전 입자층의 중심선의 두께 방향의 거리 (S) 가 도전 입자 직경의 1/5 이고, 이 거리 (S) 가, 다른 실시예나 비교예에 비해 작은 것이라도 초기 도통 저항, 도통 신뢰성, 쇼트 발생률 모두 바람직한 결과가 얻어지고, 실용상 문제 없는 것을 알 수 있었다.
한편, 비교예 1, 2 는, 단층의 도전 입자층으로부터 형성되어 있고, 초기 도통 저항, 도통 신뢰성, 쇼트 발생률 모두 실용상 바람직한 결과를 나타내고 있다. 그러나, 비교예 1, 2 에서는, 제조시에 도전 입자를 전사형으로부터 절연성 수지층에 전사할 때에, 오목부가 조밀하게 배치된 전사형을 사용하는 것이 필요해지고, 소기의 배열에 결함없이 도전 입자를 배치하는 것이 어렵다. 따라서, 본 발명의 실시예에 의하면, 비교예 1, 2 와 도전 입자가 동등하게 배치되어 있는 이방성 도전 필름을, 오목부가 성기게 배치된 전사형을 사용하여 간편하게 제조할 수 있는 것을 확인할 수 있었다.
또, 비교예 3, 4 는, 제 1 도전 입자층, 제 2 도전 입자층의 각각에 있어서, 도전 입자간 거리가 좁고, 도전 입자가 조밀하게 지나치게 가득 찬 상태이기 때문에, 쇼트 발생률이 높아져 있다.
또한, 실시예 1 ∼ 7 에 있어서, 열 중합성의 절연성 수지 대신에, 페녹시 수지, 아크릴레이트 수지 및 광 라디칼 중합 개시제를 포함하는 광 중합성의 절연성 수지를 사용한 경우에도, 열 중합성의 절연성 수지를 사용한 경우와 마찬가지로, 초기 도통 저항, 도통 신뢰성, 쇼트 발생률 모두 실용상 바람직한 결과가 되었다.
실시예 8 ∼ 13, 비교예 5 ∼ 9
페녹시 수지 (신닛테츠 주금 화학 (주), YP-50) 60 질량부, 에폭시 수지 (미츠비시 화학 (주), jER828) 40 질량부, 및 열 카티온 중합 개시제 (잠재성 경화제) (산신 화학 공업 (주), SI-60L) 2 질량부를 함유하는 열 중합성의 절연성 수지를 조제하고, 이것을 필름 두께 50 ㎛ 의 PET 필름 상에 도포하고, 80 ℃ 의 오븐에서 5 분간 건조시키고, PET 필름 상에 두께 20 ㎛ 의 점착성의 절연성 수지층을 형성하였다.
한편, 2 차원의 면심 격자 배열 패턴에 대응한 볼록부의 배열 패턴을 갖는 금형을 제조하고, 그 금형에, 공지된 투명성 수지의 펠릿을 용융시킨 것을 흘려 넣고, 식혀서 굳힘으로써, 오목부가 2 차원의 면심 격자 배열 패턴의 수지제 전사형을 제조하였다. 이 전사형의 오목부에, 표 2 에 나타내는 평균 입자 직경과 입자 경도를 갖는 금 도금 도전 입자를 충전하고, 그 위에 상기 서술한 절연성 수지층을 덮고, 열 경화시켰다. 그리고, 전사형으로부터 절연성 수지층을 박리하고, 도전 입자를 전착한 제 1 절연성 수지층을 제조하였다. 또, 동일하게 하여 도전 입자를 전착한 제 2 절연성 수지층을 제조하였다.
제 1 절연성 수지층의 도전 입자의 전착면과 제 2 절연성 수지층의 도전 입자의 전착면을 대향시키고, 이들을 가열 압착함으로써 이방성 도전 필름을 제조하였다.
단, 비교예 5 ∼ 8 에 대해서는, 제 1 도전 입자층의 도전 입자를 단분산 (랜덤) 또는 면심 격자 배열로 하고, 제 2 도전 입자층에 상당하는 층에는, 도전 입자를 함유시키지 않고, 절연성 접착층으로 하였다. 비교예 9 에 대해서는, 제 1 및 제 2 도전 입자층에 있어서의 도전 입자를 단분산으로 하였다.
또한, 표 2 에 있어서 평균 입자 직경과 입자 경도로 특정되어 있는 금 도금 도전 입자는 이하와 같이 제조하여 얻은 것을 사용하였다.
또한, 표 2 에 있어서 평균 입자 직경과 입자 경도로 특정되어 있는 도전 입자로는, 이하에 나타내는 바와 같이 제조한 수지 코어를 사용하여 제조하여 얻은 것을 사용하였다.
＜수지 코어의 제조＞
디비닐벤젠, 스티렌, 부틸메타크릴레이트의 혼합비를 조정한 용액에, 중합 개시제로서 벤조일퍼옥사이드를 투입하여 고속으로 균일 교반하면서 가열을 실시하고, 중합 반응을 실시함으로써 미립자 분산액을 얻었다. 상기 미립자 분산액을 여과하고 감압 건조시킴으로써 미립자의 응집체인 블록체를 얻었다. 또한, 상기 블록체를 분쇄·분급함으로써, 수지 코어로서 평균 입자 직경 3, 4 또는 5 ㎛ 의 디비닐벤젠계 수지 입자를 얻었다. 입자의 경도는 디비닐벤젠, 스티렌, 부틸메타크릴레이트의 혼합비를 조정하여 실시하었다.
＜도전 입자의 제조＞
다음으로, 얻어진 디비닐벤젠계 수지 입자 (5 g) 에, 팔라듐 촉매를 침지법에 의해 담지시켰다. 이어서, 이 수지 입자에 대해, 황산니켈 6수화물, 차아인산나트륨, 시트르산나트륨, 트리에탄올아민 및 질산탈륨으로부터 조제된 무전해 니켈 도금액 (pH 12, 도금 액온 50 ℃) 을 사용하여 무전해 니켈 도금을 실시하고, 표면 금속층으로서 니켈 도금층을 갖는 니켈 피복 수지 입자를 제조하였다.
계속해서, 이 니켈 피복 수지 입자 (12 g) 를, 염화금산나트륨 10 g 을 이온 교환수 1000 ㎖ 에 용해시킨 용액에 혼합하여 수성 현탁액을 조정하였다. 얻어진 수성 현탁액에, 티오황산암모늄 15 g, 아황산암모늄 80 g, 및 인산수소암모늄 40 g 을 투입함으로써 금 도금욕을 조정하였다. 얻어진 금 도금욕에 하이드록실아민 4 g 을 투입 후, 암모니아를 사용하여 금 도금욕의 pH 를 9 로 조정하고, 그리고 욕 온도를 60 ℃ 로 15 ∼ 20 분 정도 유지함으로써, 이하와 같이 니켈 도금층의 표면에 금 도금층이 형성된 도전 입자를 제조하였다.
(가) 평균 입자 직경 3 ㎛, 입자 경도 200 kgf/㎟
(나) 평균 입자 직경 3 ㎛, 입자 경도 400 kgf/㎟
(다) 평균 입자 직경 3 ㎛, 입자 경도 500 kgf/㎟
(라) 평균 입자 직경 4 ㎛, 입자 경도 200 kgf/㎟
(마) 평균 입자 직경 5 ㎛, 입자 경도 50 kgf/㎟
(바) 평균 입자 직경 5 ㎛, 입자 경도 200 kgf/㎟
(사) 평균 입자 직경 5 ㎛, 입자 경도 300 kgf/㎟
＜평가＞
실시예 8 ∼ 13 및 비교예 5 ∼ 9 의 이방성 도전 필름에 대해, (a) 초기 도통 저항, (b) 도통 신뢰성, (c) 쇼트 발생률을 각각 다음과 같이 평가하였다. 추가적으로 (d) 범프의 압흔 상태를 관찰하고 평가하였다. 결과를 표 2 에 나타낸다.
(a) 초기 도통 저항
각 실시예 또는 비교예의 이방성 도전 필름을, 초기 도통 및 도통 신뢰성의 평가용 IC 와 유리 기판의 사이에 끼우고, 가열 가압 (170 ℃, 60 ㎫, 10 초) 하여 각 평가용 접속물을 얻고, 이 평가용 접속물의 도통 저항을 측정하였다. 도통 저항이 5 Ω 미만인 경우를 매우 양호 「A」 라고 평가하고, 5 Ω 이상 10 Ω 미만인 경우를 양호 「B」 라고 평가하고, 10 Ω 이상인 경우를 불량 「C」 라고 평가하였다. 또한, 평가용 IC 와 유리 기판은, 그들의 단자 패턴이 대응하고 있고, 사이즈는 다음과 같다.
초기 도통 및 도통 신뢰성의 평가용 IC
외경：1.8 × 20 mm
두께：0.5 mm
Bump 사양：금 도금, 높이 14 또는 15 ㎛, 사이즈 30 × 85 ㎛
(또한, 범프 높이의 「14 또는 15 ㎛」 는, 1 개의 범프 중에서 1 ㎛ 의 고저차가 있는 것을 나타내고 있다. 높이 14 ㎛ 부분을 범프 오목부로 하고, 높이 15 ㎛ 부분을 범프 볼록부로 하였다.)
유리 기판
유리 재질 코닝사 제조
외경 30 × 50 mm
두께 0.5 mm
전극 ITO 배선
(b) 도통 신뢰성
(a) 의 평가용 IC 와 각 실시예 또는 비교예의 이방성 도전 필름의 평가용 접속물을 온도 85 ℃, 습도 85 ％RH 의 항온조에 500 시간 둔 후의 도통 저항을, (a) 와 동일하게 측정하였다. 도통 저항이 10 Ω 미만인 경우, 도통 신뢰성이 매우 양호 「A」 라고 평가하고, 10 Ω 이상 20 Ω 미만인 경우를 양호 「B」 라고 평가하고, 20 Ω 이상인 경우를 불량 「C」 라고 평가하였다.
(c) 쇼트 발생률
쇼트 발생률의 평가용 IC 로서 다음의 IC (7.5 ㎛ 스페이스의 빗살 TEG (test element group)) 를 준비하였다.
외경：1.5 × 13 mm
두께：0.5 mm
Bump 사양：금 도금, 높이 15 ㎛, 사이즈 25 × 140 ㎛, Bump 스페이스 10 ㎛, Bump 간 Gap 7.5 ㎛, 갭 수 16 세트 (1 세트당 10 개 지점)
유리 기판
외경 30 × 50 mm
두께 0.5 mm
전극 ITO 배선
각 실시예 및 비교예의 이방성 도전 필름을, 쇼트 발생률의 평가용 IC 와, 그 평가용 IC 에 대응한 패턴의 유리 기판의 사이에 끼우고, 가열 가압 (170 ℃, 60 ㎫, 10 초) 하여 각 평가용 접속물을 얻고, 이 평가용 접속물의 쇼트 발생률을 구하였다. 쇼트 발생률은, 「쇼트의 발생수/7.5 ㎛ 스페이스 총수」 로 산출된다. 쇼트 발생률이 50 ppm 미만인 경우를 매우 양호 「A」 라고 평가하고, 50 ppm 이상 250 ppm 미만인 경우를 양호 「B」 라고 평가하고, 250 ppm 이상인 경우를 불량 「C」 라고 평가하였다.
(d) 범프의 압흔 상태
초기 도통 저항 평가에서 사용한 평가용 접속물에 대해, 유리 기판측으로부터 범프의 압흔을 배율 20 배의 광학 현미경으로 10 개의 범프를 관찰하고, 관찰된 압흔의 수가 10 개 지점 이상인 경우를 매우 양호 「A」 라고 평가하고, 8 또는 9 개의 압흔이 관찰된 경우를 양호 「B」 라고 평가하고, 관찰된 압흔이 7 개 이하인 경우를 불량 「C」 라고 평가하였다. 범프 볼록부와 오목부 중 어느 것이 A 또는 B 평가이면, 실용상 문제는 없는 것으로 평가할 수 있다.
Figure pct00002
실시예 8 ∼ 13, 비교예 5 ∼ 9 는, 도전 입자의 입자 직경과 입자 경도와, 평가 결과의 관계에 대해 검토한 것이다.
표 2 로부터 알 수 있는 바와 같이, 실시예 8 ∼ 13 의 이방성 도전 필름은, 입자간 거리가 평균 입자 직경의 2 배 이상이고, 게다가 도전 입자의 입자 직경과 입자 경도의 밸런스가 좋기 때문에, 초기 도통 저항, 도통 신뢰성, 쇼트 발생률, 범프의 압흔 상태의 모든 평가 항목에 대해 실용상 양호한 결과를 나타냈다. 또한, 실시예 11 ∼ 13 에서는, 범프 오목부의 압흔 상태는 C 평가였지만, 범프 볼록부의 압흔 상태가 B 평가였기 때문에, 실용상 문제 없었다.
그에 반해, 비교예 5 ∼ 8 의 이방성 도전 필름의 경우, 실시예와 달리, 제 2 도전 입자층에 상당하는 층은, 도전 입자를 함유하고 있지 않은 절연성 수지층으로 되어 있었다.
또, 비교예 5 의 이방성 도전 필름의 경우, 도전 입자의 평균 입자 직경이 5 ㎛ 로 비교적 크고, 입자 개수 밀도가 60000 개/㎟ 로 비교적 높고, 게다가 랜덤하게 분산시키고 있었으므로, 쇼트의 발생률이 C 평가가 되었다. 반대로 비교예 7 의 이방성 도전 필름의 경우, 입자 개수 밀도가 60000 개/㎟ 로 비교적 높고, 또한, 랜덤하게 분산되어 있었지만, 평균 입자 직경이 3 ㎛ 로 비교적 소직경이었기 때문에, 범프의 요철을 캔슬할 수 없고, 도통 신뢰성이 C 평가가 되었다.
비교예 6 의 이방성 도전 필름의 경우, 도전 입자를 면심 격자 배열시켰지만, 입자간 거리 평균 입자 직경이 5 ㎛ 로 비교적 크고, 게다가 입자 경도가 50 kgf/㎟ 로 비교적 지나치게 부드럽기 때문에, 압흔 상태가 범프 볼록부·오목부 모두 C 평가가 되고, 요철이 있는 범프에 충분히 대응되어 있지 않았다. 반대로 비교예 8 의 이방성 도전 필름의 경우, 도전 입자의 평균 입자 알갱이가 3 ㎛ 로 비교적 소직경이고, 게다가 입자 경도가 500 kgf/㎟ 로 비교적 단단했기 때문에, 범프 볼록부에서의 압흔 상태가 A 평가였지만, 도통 신뢰성이 C 평가가 되었다. 이것은 입자 직경이 지나치게 작기 때문에, 특히 범프의 오목부에서의 접속이 유지되지 않게 되어, 저항값이 상승한 것으로 생각된다.
비교예 9 의 이방성 도전 필름의 경우, 제 1 도전 입자층과 제 2 도전 입자층이 적층되어 있기는 했지만, 어느 층도 랜덤 배치이며, 도전 입자의 입자 개수 밀도가 각각 30000 개/㎟ 였기 때문에, 쇼트 발생률이 C 평가가 되었다. 이것은, 도전 입자끼리의 접촉이 발생하기 쉬운 상황이 되었기 때문으로 생각된다.
또한, 실시예 8 ∼ 13 에 있어서, 열 중합성의 절연성 수지 대신에, 페녹시 수지, 아크릴레이트 수지 및 광 라디칼 중합 개시제를 포함하는 광 중합성의 절연성 수지를 사용한 경우에도, 열 중합성의 절연성 수지를 사용한 경우와 마찬가지로, 초기 도통 저항, 도통 신뢰성, 쇼트 발생률, 범프의 압흔 상태의 모든 평가 항목에 대해 모두 실용상 문제가 없는 결과가 되었다.
산업상 이용가능성
본 발명의 이방성 도전 필름은, IC 칩 등의 전자 부품의 배선 기판에 대한 이방성 도전 접속에 유용하다. 전자 부품의 배선은 협소화가 진행되고 있고, 본 발명은, 협소화한 전자 부품을 이방성 도전 접속하는 경우에 특히 유용해진다.
1A, 1B, 1C, 1D, 1X : 이방성 도전 필름
2a, 2b : 도전 입자
3a : 제 1 도전 입자층
3b : 제 2 도전 입자층
4 : 절연성 수지층
4a : 제 1 절연성 수지층
4b : 제 2 절연성 수지층
5a : 박리 필름
6 : 절연성 접착제층
7 : 응력 완화층
8 : 중간 수지층
10a : 전사형
11 : 오목부
20 : 전자 부품
21 : 단자
22 : 전자 부품
23 : 단자
Da : 제 1 도전 입자층에 있어서의 도전 입자의 평균 입자 직경
Db : 제 2 도전 입자층에 있어서의 도전 입자의 평균 입자 직경
La : 제 1 도전 입자층에 있어서의 도전 입자의 최근접 거리
Lb : 제 2 도전 입자층에 있어서의 도전 입자의 최근접 거리
Lc : 이방성 도전 필름의 평면에서 보았을 때의 도전 입자의 최근접 거리
Pa : 제 1 도전 입자층에 있어서의 도전 입자의 중심선
Pb : 제 2 도전 입자층에 있어서의 도전 입자의 중심선
S : 제 1 도전 입자층의 도전 입자의 중심선과 제 2 도전 입자층의 도전 입자의 중심선의 거리
z : 필름 두께 방향

Claims (16)

  1. 절연성 수지층에 도전 입자가 분산되어 있는 이방성 도전 필름으로서,
    이방성 도전 필름의 필름 두께의 소정의 깊이에 도전 입자가 분산되어 있는 제 1 도전 입자층과, 제 1 도전 입자층과 상이한 깊이에 도전 입자가 분산되어 있는 제 2 도전 입자층을 갖고,
    각 도전 입자층에 있어서, 이웃하는 도전 입자의 최근접 거리가, 도전 입자의 평균 입자 직경의 2 배 이상인, 이방성 도전 필름.
  2. 제 1 항에 있어서,
    각 도전 입자층에 있어서, 도전 입자의 최근접 입자간 거리가, 도전 입자의 평균 입자 직경의 2 배 이상 50 배 이하인, 이방성 도전 필름.
  3. 제 1 항 또는 제 2 항에 있어서,
    제 1 도전 입자층의 도전 입자와 제 2 도전 입자층의 도전 입자가, 이방성 도전 접속해야 할 대향 전극간 거리의 편차를 캔슬하도록 서로 상이한, 이방성 도전 필름.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    제 1 도전 입자층의 도전 입자와 제 2 도전 입자층의 도전 입자가, 평균 입자 직경 및/또는 입자 경도의 점에서 서로 상이한, 이방성 도전 필름.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    이방성 도전 필름을 평면에서 보았을 경우에 제 1 도전 입자층의 도전 입자와 제 2 도전 입자층의 도전 입자의 위치가 어긋나 있는, 이방성 도전 필름.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    이방성 도전 필름의 필름 두께의 방향에 대해, 제 1 도전 입자층의 중심과 제 2 도전 입자층의 중심의 거리가 도전 입자의 평균 입자 직경의 1/5 이상인, 이방성 도전 필름.
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    각 도전 입자층에 있어서, 도전 입자가 격자상으로 배열되어 있는, 이방성 도전 필름.
  8. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
    제 1 도전 입자층과 제 2 도전 입자층의 도전 입자의 배열이 동일한, 이방성 도전 필름.
  9. 제 1 항 내지 제 8 항 중 어느 한 항에 있어서,
    절연성 수지층이, 광 중합 수지로 형성되어 있는, 이방성 도전 필름.
  10. 제 1 항 내지 제 8 항 중 어느 한 항에 있어서,
    절연성 수지층이, 중합성 수지로 형성된 제 1 절연성 수지층과, 중합 개시제를 함유하지 않는 중간 수지층과, 중합성 수지로 형성된 제 2 절연성 수지층의 적층 구조를 갖고,
    제 1 도전 입자층의 각 도전 입자는, 적어도 일부가 제 1 절연성 수지층에 매입 (埋入) 하고,
    제 2 도전 입자층의 각 도전 입자는, 적어도 일부가 제 2 절연성 수지층에 매입하고,
    제 1 도전 입자층의 도전 입자와 제 2 도전 입자층의 도전 입자의 사이에 중간 수지층이 존재하는, 이방성 도전 필름.
  11. 복수의 오목부가 형성된 제 1 전사형의 오목부에 도전 입자를 넣는 공정 A,
    제 1 전사형 내의 도전 입자가 절연성 수지층에 전착되어 있는 제 1 절연성 수지층을 형성하는 공정 B,
    복수의 오목부가 형성된 제 2 전사형의 오목부에 도전 입자를 넣는 공정 C,
    제 2 전사형 내의 도전 입자가 절연성 수지층에 전착되어 있는 제 2 절연성 수지층을 형성하는 공정 D,
    제 1 절연성 수지층의 도전 입자의 전착면과, 제 2 절연성 수지층의 도전 입자의 전착면을 대향시키고, 이들을 적층 일체화하는 공정 E
    를 갖는 이방성 도전 필름의 제조 방법으로서,
    각 전사형에 있어서, 이웃하는 오목부의 최근접 거리가, 그 전사형에 넣는 도전 입자의 평균 입자 직경의 2 배 이상인, 이방성 도전 필름의 제조 방법.
  12. 제 11 항에 있어서,
    공정 B 및 공정 D 의 각각에 있어서,
    (a1) 전사형 내의 도전 입자에 광 중합성 수지층을 압압 (押壓) 함으로써 광 중합성 수지층에 도전 입자를 부착시키고,
    (a2) 그 광 중합성 수지층을 전사형으로부터 박리함으로써, 도전 입자가 전착된 광 중합성 수지층을 얻고,
    (a3) 도전 입자가 전착된 광 중합성 수지층을 광 중합함으로써, 도전 입자가 전착되어 있는 중합 수지층을 형성하는, 이방성 도전 필름의 제조 방법.
  13. 제 9 항에 있어서,
    공정 B 및 공정 D 의 각각에 있어서,
    (b1) 전사형 내의 도전 입자에 광 중합성 수지층을 압압하고,
    (b2) 그 광 중합성 수지층을 중합하여 도전 입자가 유지된 광 중합 수지층을 형성하고,
    (b3) 도전 입자가 유지된 광 중합성 수지층을 전사형으로부터 박리함으로써, 도전 입자가 전착되어 있는 광 중합 수지층을 형성하는, 이방성 도전 필름의 제조 방법.
  14. 제 11 항 내지 제 13 항 중 어느 한 항에 있어서,
    공정 B 및 공정 D 에 있어서, 절연성 수지층을 반경화 상태로 형성하고, 공정 E 에 있어서, 제 1 절연성 수지층과 제 2 절연성 수지층을 적층 후, 이들을 경화시켜 일체화하는, 이방성 도전 필름의 제조 방법.
  15. 제 11 항 내지 제 14 항 중 어느 한 항에 있어서,
    공정 E 에 있어서, 제 1 절연성 수지층의 도전 입자의 전착면과, 제 2 절연성 수지층의 도전 입자의 전착면을, 중간 수지층을 개재하여 적층하여 일체화하는, 이방성 도전 필름의 제조 방법.
  16. 제 1 항 내지 제 10 항 중 어느 한 항에 기재된 이방성 도전 필름으로 제 1 전자 부품을 제 2 전자 부품에 이방성 도전 접속한, 접속 구조체.
KR1020167027122A 2014-03-31 2015-03-20 이방성 도전 필름 및 그 제조 방법 KR102430609B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2014-072390 2014-03-31
JP2014072390 2014-03-31
PCT/JP2015/058530 WO2015151874A1 (ja) 2014-03-31 2015-03-20 異方性導電フィルム及びその製造方法

Publications (2)

Publication Number Publication Date
KR20160140686A true KR20160140686A (ko) 2016-12-07
KR102430609B1 KR102430609B1 (ko) 2022-08-08

Family

ID=54240204

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020167027122A KR102430609B1 (ko) 2014-03-31 2015-03-20 이방성 도전 필름 및 그 제조 방법

Country Status (6)

Country Link
US (1) US10461054B2 (ko)
JP (3) JP6661888B2 (ko)
KR (1) KR102430609B1 (ko)
CN (1) CN106415938B (ko)
TW (1) TWI664783B (ko)
WO (1) WO2015151874A1 (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102326117B1 (ko) * 2014-10-28 2021-11-15 데쿠세리아루즈 가부시키가이샤 이방성 도전 필름, 그 제조 방법, 및 접속 구조체
JP6476747B2 (ja) * 2014-10-28 2019-03-06 デクセリアルズ株式会社 異方性導電フィルム及び接続構造体
JP6945276B2 (ja) * 2016-03-31 2021-10-06 デクセリアルズ株式会社 異方性導電接続構造体
JP6889020B2 (ja) * 2016-05-02 2021-06-18 デクセリアルズ株式会社 異方性導電フィルムの製造方法、及び異方性導電フィルム
JP7274811B2 (ja) 2016-05-05 2023-05-17 デクセリアルズ株式会社 異方性導電フィルム
WO2017191781A1 (ja) * 2016-05-05 2017-11-09 デクセリアルズ株式会社 異方性導電フィルム
KR102549530B1 (ko) * 2016-06-21 2023-06-30 삼성디스플레이 주식회사 전자 장치의 제조 방법 및 전자 장치
JP6935702B2 (ja) 2016-10-24 2021-09-15 デクセリアルズ株式会社 異方性導電フィルム
WO2018079365A1 (ja) * 2016-10-24 2018-05-03 デクセリアルズ株式会社 異方性導電フィルム
JP7035370B2 (ja) 2016-10-31 2022-03-15 デクセリアルズ株式会社 フィラー含有フィルム
CN109843992B (zh) * 2016-10-31 2022-04-26 迪睿合株式会社 含填料膜
JP7256351B2 (ja) * 2016-11-30 2023-04-12 デクセリアルズ株式会社 導電粒子配置フィルム、その製造方法、検査プローブユニット、導通検査方法
CN109964371B (zh) * 2016-12-01 2021-03-12 迪睿合株式会社 各向异性导电膜
JP7039883B2 (ja) * 2016-12-01 2022-03-23 デクセリアルズ株式会社 異方性導電フィルム
TWI624918B (zh) * 2017-07-11 2018-05-21 異向性導電薄膜的製作方法
US20190355277A1 (en) 2018-05-18 2019-11-21 Aidmics Biotechnology (Hk) Co., Limited Hand-made circuit board

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10200243A (ja) * 1997-01-13 1998-07-31 Toshiba Chem Corp 異方性導電ペーストによる電気接続方法
JP2010033793A (ja) 2008-07-28 2010-02-12 Tokai Rubber Ind Ltd 粒子転写膜の製造方法
JP4661985B2 (ja) * 2008-06-26 2011-03-30 日立化成工業株式会社 樹脂フィルムシート及び電子部品
JP4684087B2 (ja) * 2005-11-21 2011-05-18 旭化成イーマテリアルズ株式会社 連結構造体
JP4832059B2 (ja) * 2005-11-21 2011-12-07 旭化成イーマテリアルズ株式会社 粒子連結構造体
WO2014030753A1 (ja) * 2012-08-24 2014-02-27 デクセリアルズ株式会社 異方性導電フィルムの製造方法及び異方性導電フィルム

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3622792B2 (ja) * 1994-11-25 2005-02-23 日立化成工業株式会社 接続部材及び該接続部材を用いた電極の接続構造・接続方法
JP2005300279A (ja) * 2004-04-08 2005-10-27 Jsr Corp 異方導電性コネクター装置およびその製造方法並びに回路装置の検査装置
JP2006233203A (ja) * 2005-01-31 2006-09-07 Asahi Kasei Electronics Co Ltd 異方導電性接着剤フィルム
JP2007225534A (ja) 2006-02-27 2007-09-06 Jsr Corp 複合導電性シート、異方導電性コネクターおよびアダプター装置並びに回路装置の電気的検査装置
US8247701B2 (en) * 2006-04-27 2012-08-21 Asahi Kasei Emd Corporation Electroconductive particle placement sheet and anisotropic electroconductive film
CN101652803B (zh) * 2007-04-03 2015-02-04 迪睿合电子材料有限公司 图像显示装置的制造方法
JP2009186957A (ja) * 2007-04-09 2009-08-20 Sony Chemical & Information Device Corp 樹脂組成物及び表示装置
JP5010990B2 (ja) * 2007-06-06 2012-08-29 ソニーケミカル＆インフォメーションデバイス株式会社 接続方法
KR20110019392A (ko) * 2008-07-01 2011-02-25 히다치 가세고교 가부시끼가이샤 회로 접속 재료 및 회로 접속 구조체
JP5430093B2 (ja) * 2008-07-24 2014-02-26 デクセリアルズ株式会社 導電性粒子、異方性導電フィルム、及び接合体、並びに、接続方法
JP5398455B2 (ja) * 2009-09-30 2014-01-29 デクセリアルズ株式会社 異方性導電フィルム及びその製造方法
JP5685473B2 (ja) * 2011-04-06 2015-03-18 デクセリアルズ株式会社 異方性導電フィルム、接合体の製造方法、及び接合体
JP2014149918A (ja) * 2011-06-06 2014-08-21 Hitachi Chemical Co Ltd フィルム状回路接続材料及び回路接続構造体
WO2013024544A1 (ja) * 2011-08-18 2013-02-21 日立化成工業株式会社 接着材リール
JP2013149466A (ja) * 2012-01-19 2013-08-01 Sekisui Chem Co Ltd 異方性導電材料、接続構造体及び接続構造体の製造方法
JP6079425B2 (ja) 2012-05-16 2017-02-15 日立化成株式会社 導電粒子、異方性導電接着剤フィルム及び接続構造体

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10200243A (ja) * 1997-01-13 1998-07-31 Toshiba Chem Corp 異方性導電ペーストによる電気接続方法
JP4684087B2 (ja) * 2005-11-21 2011-05-18 旭化成イーマテリアルズ株式会社 連結構造体
JP4832059B2 (ja) * 2005-11-21 2011-12-07 旭化成イーマテリアルズ株式会社 粒子連結構造体
JP4661985B2 (ja) * 2008-06-26 2011-03-30 日立化成工業株式会社 樹脂フィルムシート及び電子部品
JP2010033793A (ja) 2008-07-28 2010-02-12 Tokai Rubber Ind Ltd 粒子転写膜の製造方法
WO2014030753A1 (ja) * 2012-08-24 2014-02-27 デクセリアルズ株式会社 異方性導電フィルムの製造方法及び異方性導電フィルム

Also Published As

Publication number Publication date
JP2022068165A (ja) 2022-05-09
JP2020053403A (ja) 2020-04-02
WO2015151874A1 (ja) 2015-10-08
CN106415938A (zh) 2017-02-15
TW201611446A (zh) 2016-03-16
CN106415938B (zh) 2019-09-06
US10461054B2 (en) 2019-10-29
JP7368765B2 (ja) 2023-10-25
JP6661888B2 (ja) 2020-03-11
US20170103959A1 (en) 2017-04-13
JP7017158B2 (ja) 2022-02-08
JP2015201435A (ja) 2015-11-12
TWI664783B (zh) 2019-07-01
KR102430609B1 (ko) 2022-08-08

Similar Documents

Publication Publication Date Title
KR20160140686A (ko) 이방성 도전 필름 및 그 제조 방법
WO2015141830A1 (ja) 異方性導電フィルム及びその製造方法
TWI675382B (zh) 異向性導電膜之製造方法、異向性導電膜、及連接結構體
CN108475558B (zh) 各向异性导电膜、其制造方法和连接结构体
JP6750197B2 (ja) 異方性導電フィルム及び接続構造体
US11685137B2 (en) Anisotropic conductive film and connection structure
CN107112253B (zh) 凸点形成用膜、半导体装置及其制造方法以及连接构造体
JP6435627B2 (ja) 異方性導電フィルム及びその製造方法
TW201947614A (zh) 異向性導電膜、連接結構體、及連接結構體之製造方法
US20190096843A1 (en) Anisotropic conductive film
KR20160119086A (ko) 이방성 도전 필름 및 그의 제조 방법
JP2018093194A (ja) 接続構造体
KR102370245B1 (ko) 이방성 도전 필름 및 그의 제조 방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant