KR20160092090A - 표시장치 - Google Patents

표시장치 Download PDF

Info

Publication number
KR20160092090A
KR20160092090A KR1020150011968A KR20150011968A KR20160092090A KR 20160092090 A KR20160092090 A KR 20160092090A KR 1020150011968 A KR1020150011968 A KR 1020150011968A KR 20150011968 A KR20150011968 A KR 20150011968A KR 20160092090 A KR20160092090 A KR 20160092090A
Authority
KR
South Korea
Prior art keywords
clock
data
source drive
timing controller
drive ics
Prior art date
Application number
KR1020150011968A
Other languages
English (en)
Other versions
KR102293371B1 (ko
Inventor
이철원
노주영
양준혁
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020150011968A priority Critical patent/KR102293371B1/ko
Publication of KR20160092090A publication Critical patent/KR20160092090A/ko
Application granted granted Critical
Publication of KR102293371B1 publication Critical patent/KR102293371B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명에 따른 표시장치는 타이밍 콘트롤러와 다수의 소스 드라이브 IC들을 연결하는 제1 배선쌍과, 상기 타이밍 콘트롤러와 상기 소스 드라이브 IC들을 연결하는 제2 배선쌍과, 상기 타이밍 콘트롤러와 상기 소스 드라이브 IC들을 연결하는 제3 배선쌍을 포함하고, 상기 타이밍 콘트롤러는 제1 클럭이 내장된 데이터를 상기 제1 배선쌍을 통해 상기 소스 드라이브 IC들로 전송하고, 상기 소스 드라이브 IC들은 아날로그-디지털 변환기의 출력 데이터를 상기 제2 배선쌍을 통해 상기 타이밍 콘트롤러로 전송하며, 상기 소스 드라이브 IC들은 아날로그-디지털 변환기의 클럭을 상기 제3 배선쌍을 통해 상기 타이밍 콘트롤러로 전송한다.

Description

표시장치{DISPLAY DEVICE}
본 발명은 표시장치에 관한 것으로, 특히 EPI 인터페이스 프로토콜에 따라 동작하는 표시장치에 관한 것이다.
평판 표시장치는 액정표시장치(Liquid Crystal Display Device, LCD), 유기 발광 다이오드 표시장치(Organic Light Emitting Diode Display, 이하 "OLED 표시장치"라 함), 플라즈마 디스플레이 패널(Plasma Display Panel, PDP), 전계 방출 표시장치(Field Emission Display, FED) 등이 있다.
액티브 매트릭스(Active Matrix) 구동 방식의 평판 표시장치는 스위칭 소자로서 박막트랜지스터(Thin Film Transistor : 이하 "TFT"라 함)를 이용하여 동영상을 표시하고 있다. 표시장치는 표시패널의 데이터 라인들에 데이터 전압을 공급하기 위한 다수의 소스 드라이브 IC들, 표시패널의 게이트 라인들에 게이트 펄스(또는 스캔 펄스)를 순차적으로 공급하기 위한 다수의 게이트 드라이브 IC, 및 드라이브 IC들을 제어하기 위한 타이밍 콘트롤러 등을 구비한다.
타이밍 콘트롤러는 mini LVDS(Low Voltage Differential Signaling)와 같은 인터페이스를 통해 디지털 비디오 데이터와, 디지털 비디오 데이터의 샘플링을 위한 클럭, 소스 드라이브 IC들의 동작을 제어하기 위한 제어신호 등을 소스 드라이브 IC들에 공급한다. 소스 드라이브 IC들은 타이밍 콘트롤러로부터 입력되는 디지털 비디오 데이터를 아날로그 데이터 전압으로 변환하여 데이터 라인들에 공급한다.
mini LVDS(Low Voltage Differential Signaling) 인터페이스를 통해 타이밍 콘트롤러와 소스 드라이브 IC들을 멀티 드롭(Multi Drop) 방식으로 연결하는 경우에, 타이밍 콘트롤러와 소스 드라이브 IC들 사이에 R 데이터 전송 배선, G 데이터 전송배선, B 데이터 전송배선, 소스 드라이브 IC들의 출력 및 극성변환 동작의 동작 타이밍 등을 제어하기 위한 제어배선들, 클럭 전송배선들을 포함한 많은 배선들이 필요하다. mini-LVDS 인터페이스 방식에서 RGB 데이터 전송의 예를 들면, RGB 디지털 비디오 데이터와 클럭 각각을 차신호(differential signal) 쌍으로 전송하므로 기수 데이터와 우수 데이터를 동시에 전송하는 경우에 타이밍 콘트롤러와 소스 드라이브 IC들 사이에는 RGB 데이터 전송을 위하여 최소 14 개의 배선들이 필요하다. RGB 데이터가 10비트 데이터이면 18 개의 배선들이 필요하다. 따라서, 타이밍 콘트롤러와 소스 드라이브 IC들 사이에 실장된 소스 인쇄회로보드(Printed Circuit Board, 이하 "PCB"라 함)에는 많은 배선들이 형성되어야 하므로 그 폭을 줄이기가 어렵다.
본원 출원인은 타이밍 콘트롤러와 소스 드라이브 IC들을 점 대 점(point to point) 방식으로 연결하여 타이밍 콘트롤러와 소스 드라이브 IC들 사이의 배선 수를 최소화하고 신호전송을 안정화하기 위한 새로운 신호 전송 프로토콜(이하 "EPI 인터페이스 프로토콜"라 함)을 대한민국 특허출원 10-2008-0127458(2008-12-15), 미국 출원 12/543,996(2009-08-19), 대한민국 특허출원 10-2008-0127456(2008-12-15), 미국 출원 12/461,652(2009-08-19), 대한민국 특허출원 10-2008-0132466(2008-12-23), 미국 출원 12/537,341(2009-08-07) 등에서 제안한 바 있다.
EPI 인터페이스 프로토콜은 아래의 (1) 내지 (3)의 인터페이스 규정을 만족한다.
(1) 데이터 배선쌍을 경유하여 타이밍 콘트롤러의 송신단과 소스 드라이브 IC들의 수신단을 점 대 점 방식으로 연결한다.
(2) 타이밍 콘트롤러와 소스 드라이브 IC들 사이에 별도의 클럭 배선쌍을 연결하지 않는다. 타이밍 콘트롤러는 데이터 배선쌍을 통해 클럭신호와 함께 비디오 데이터 및 콘트롤 데이터를 소스 드라이브 IC들로 전송한다.
(3) 소스 드라이브 IC들 각각에 CDR(Clok and Data Recovery)을 위한 클럭 복원회로가 내장되어 있다. 타이밍 콘트롤러는 클럭 복원회로의 출력 위상과 주파수가 고정(lock)될 수 있도록 클럭 트레이닝 패턴(clock training pattern 또는 preamble) 신호를 소스 드라이브 IC들에 전송한다. 소스 드라이브 IC들에 내장된 클럭 복원회로는 데이터 배선쌍을 통해 입력되는 클럭 트레이닝 패턴 신호와 클럭신호가 입력되면 내부 클럭을 발생한다.
EPI 인터페이스 프로토콜에서, 전술한 바와 같이 타이밍 콘트롤러는 콘트롤 데이터와 입력 영상의 비디오 데이터를 전송하기 전에 프리엠블 신호를 소스 드라이브 IC들로 전송한다. 소스 드라이브 IC의 클럭 복원회로는 프리엠블 신호에 따라 클럭 트레이닝(Clock training, CT) 동작을 수행하여 내부 클럭의 위상과 주파수를 안정하게 고정한다. 내부 클럭의 위상과 주파수가 안정되게 고정될 때 소스 드라이브 IC와 타이밍 콘트롤러 사이에서 입력 영상의 데이터가 전송되는 데이터 링크가 확립된다. 타이밍 콘트롤러는 마지막 소스 드라이브 IC로부터 수신된 락 신호가 수신된 후에 콘트롤 데이터와 비디오 데이터를 소스 드라이브 IC들로 전송하기 시작한다.
소스 드라이브 IC들 중 어느 하나라도 내장된 클럭 복원회로의 출력 위상과 주파수가 언락(Unlock)되면, 락 신호를 로우 로직 레벨(Low logic level)로 반전시키고 마지막 소스 드라이브 IC는 반전된 락 신호를 타이밍 콘트롤러에 전송한다. 타이밍 콘트롤러는 락 신호가 로우 로직 레벨로 반전되면 프리엠블 신호를 소스 드라이브 IC들로 전송하여 소스 드라이브 IC들의 클럭 트레이닝을 재개한다.
유기 발광 다이오드(이하, OLED) 표시장치의 픽셀들은 입력 영상의 데이터에 따라 OLED에 흐르는 구동전류를 조절하는 구동 TFT(Thin Film Transistor)를 포함한다. OLED의 문턱전압, 구동 TFT의 문턱 전압, 구동 TFT의 이동도 등의 소자 특성은 공정 편차나 구동 시간, 구동 환경 등에 따라 변할 수 있다. 이러한 픽셀들의 소자 특성 변화는 유기 발광 다이오드 표시장치의 화질을 떨어뜨리고 수명을 단축시킨다. 따라서, OLED 표시장치에는 픽셀의 소자 특성 변화를 센싱(sensing)하고, 센싱 결과에 따라 입력 데이터를 적절히 변경하여 픽셀들의 소자 특성 변화를 보상하는 기술이 적용되고 있다.
픽셀의 소자 특성 변화는 아날로그-디지털 변환기(Analog-to-Digital Converter, 이하 "ADC"라 함)를 통해 디지털 데이터로 변환되어 데이터 보상 회로로 전송된다. ADC는 소스 드라이브 IC들 각각에 내장될 수 있고, 데이터 보상 회로는 타이밍 콘트롤러에 내장될 수 있다. 따라서, 이러한 소자 특성 변화를 보상하기 위해서, 타이밍 콘트롤러와 소스 드라이브 IC들 간에는 ADC 데이터를 전송하기 위한 배선들이 더 구비될 수 있다.
종래 표시장치에서 소스 드라이브 IC(SIC)는 도 1과 같이 EPI 배선쌍(DL)을 통해 타이밍 콘트롤러(TCON)로부터 데이터를 수신하고, ADC 데이터 배선쌍(SL)을 통해 ADC 데이터를 타이밍 콘트롤러(TCON)로 전송한다. 이를 위하여, 타이밍 콘트롤러(TCON)와 소스 드라이브 IC(SIC)는 EPI 배선쌍(DL)을 통해 연결되고 또한, ADC 데이터 배선쌍(SL)을 통해 연결된다.
타이밍 콘트롤러(TCON)의 PLL(Phase locked loop, 이하 "PLL")은 LVDS(Low Voltage Differential Signaling) 클럭을 체배하여 EPI 인터페이스 전송 주파수의 클럭(Clock A)을 생성하고, PLL의 출력 클럭(Clock A)이 내장(embedded)된 EPI 데이터를 EPI 인터페이스 프로토콜에서 정의된 차동 신호 쌍(differential signal pair)으로 변환한 후, 송신기(Tx)를 거쳐 EPI 배선쌍(DL)에 공급한다. 소스 드라이브 IC(SIC)의 샘플링 & 복원부는 수신기(Rx)로부터 수신된 데이터에서 클럭을 추출하여 클럭을 복원함으로써 내부 클럭(Clock B)을 생성한다. 소스 드라이브 IC(SIC)의 ADC부는 샘플링 & 복원부로부터의 내부 클럭(Clock B)에 따라 픽셀로부터 입력된 소자 특성 변화에 관한 센싱 데이터를 샘플링하고, 샘플링된 ADC 데이터를 송신기(Tx)를 거쳐 ADC 배선쌍(SL)에 공급한다. 타이밍 콘트롤러(TCON)의 병렬 변환부는 PLL의 출력 클럭(Clock A) 타이밍에 맞추어 수신기(Rx)로부터의 ADC 데이터를 샘플링 및 래치한 다음, 병렬 데이터 체계로 변환하여 데이터 보상부에 공급한다.
전송 구간 내의 딜레이에는, 타이밍 콘트롤러(TCON)에서 소스 드라이브 IC(SIC)까지의 EPI 데이터 딜레이(이하, "딜레이1"이라 함)와, 소스 드라이브 IC(SIC)에서 타이밍 콘트롤러(TCON)까지의 ADC 데이터 딜레이(이하, "딜레이2"라 함)가 존재한다. 타이밍 콘트롤러(TCON)과의 전송 구간이 서로 다른 소스 드라이브 IC들(SIC) 간에는 딜레이 편차가 존재한다. 딜레이1,2는 EPI 배선쌍(DL)과 ADC 배선쌍(SL)이 형성되는 PCB(Printed Circuit Board)의 길이 및 라우팅(routing) 형태 등에 영향을 받기 때문에, 표시패널이 대면적화, 고해상도화될수록 딜레이1,2는 커진다.
종래 표시장치에서, 타이밍 콘트롤러(TCON)는 소스 드라이브 IC(SIC)로부터 ADC 데이터만을 전송받고, PLL의 출력 클럭(Clock A)을 이용하여 ADC 데이터를 샘플링 및 래치하기 때문에, 전송 구간의 딜레이1,2로 인해 ADC 데이터와 PLL의 출력 클럭(Clock A) 간 타이밍 스큐(timing skew)가 발생하게 된다. 스큐(skew)가 커지면 표시장치의 특정 소스 드라이브 IC(SIC)에서 ADC 데이터 타이밍 마진이 부족해지는 정도가 심해지기 때문에, ADC 데이터의 셋업(Set up)/홀드(Hold) 타임이 부족하게 되고, 그에 따라 ADC 데이터에 대한 인식 오류가 커진다. ADC 데이터에 대한 인식 오류를 줄이기 위해서는 ADC 데이터의 출력 타이밍을 조정해야 하는데, 소스 드라이브 IC(SIC)마다 타이밍 콘트롤러(TCON)까지의 전송 구간이 다르므로 소스 드라이브 IC(SIC)별로 일일이 ADC 데이터의 출력 타이밍을 조정해주어야 하는 번거로움이 있다.
따라서, 본 발명의 목적은 ADC 데이터의 출력 타이밍을 소스 드라이브 IC마다 개별적으로 조정해야 하는 번거로움 없이 ADC 데이터에 대한 인식 오류를 개선할 수 있도록 한 표시장치를 제공하는 데 있다.
상기 목적을 달성하기 위하여, 본 발명의 실시예에 따른 표시장치는 타이밍 콘트롤러와 다수의 소스 드라이브 IC들을 연결하는 제1 배선쌍과, 상기 타이밍 콘트롤러와 상기 소스 드라이브 IC들을 연결하는 제2 배선쌍과, 상기 타이밍 콘트롤러와 상기 소스 드라이브 IC들을 연결하는 제3 배선쌍을 포함하고, 상기 타이밍 콘트롤러는 제1 클럭이 내장된 데이터를 상기 제1 배선쌍을 통해 상기 소스 드라이브 IC들로 전송하고, 상기 소스 드라이브 IC들은 아날로그-디지털 변환기의 출력 데이터를 상기 제2 배선쌍을 통해 상기 타이밍 콘트롤러로 전송하며, 상기 소스 드라이브 IC들은 아날로그-디지털 변환기의 클럭을 상기 제3 배선쌍을 통해 상기 타이밍 콘트롤러로 전송한다.
상기 소스 드라이브 IC들은 상기 제1 배선쌍을 통해 수신된 데이터에서 상기 제1 클럭을 복원하고 상기 제1 클럭을 분주하여 상기 아날로그-디지털 변환기의 클럭을 생성한다.
상기 타이밍 콘트롤러는, 상기 제2 배선쌍 및 상기 제3 배선쌍으로부터 각각 상기 아날로그-디지털 변환기의 출력 데이터 및 상기 아날로그-디지털 변환기의 클럭을 동 타이밍에 전송받고, 상기 아날로그-디지털 변환기의 클럭을 기반으로 상기 아날로그-디지털 변환기의 출력 데이터를 샘플링 및 래치한다.
상기 소스 드라이브 IC 각각은 상기 제1 배선쌍을 통해 수신된 상기 제1 클럭을 복원하는 클럭 복원부와, 상기 클럭 복원부로부터의 상기 제1 클럭을 분주하여 상기 아날로그-디지털 변환기의 시프트 클럭과 데이터 전송 클럭을 발생하는 분주기와, 상기 시프트 클럭에 따라 표시패널의 픽셀로부터 입력된 소자 특성 변화에 대한 센싱 데이터를 샘플링하여 상기 아날로그-디지털 변환기로 공급하는 샘플 & 홀더를 더 포함한다.
상기 데이터 전송 클럭은 상기 아날로그-디지털 변환기의 클럭으로서 상기 제3 배선쌍을 통해 상기 타이밍 콘트롤러로 전송되고, 상기 아날로그-디지털 변환기의 출력 데이터는 상기 데이터 전송 클럭에 따라 상기 제2 배선쌍을 통해 상기 타이밍 콘트롤러로 전송된다.
상기 제1 배선쌍이 상기 타이밍 콘트롤러와 상기 소스 드라이브 IC들 간에 1:1로 연결되고, 상기 제2 배선쌍이 상기 타이밍 콘트롤러와 상기 다수의 소스 드라이브 IC들 사이에 병렬 연결되며, 상기 제3 배선쌍이 상기 타이밍 콘트롤러와 상기 다수의 소스 드라이브 IC들 사이에 병렬 연결된다.
본 발명은 소스 드라이브 IC에서 타이밍 콘트롤러로 ADC 데이터와 함께 ADC 클럭을 동일 타이밍에 전송하고, 타이밍 콘트롤러에서 ADC 클럭을 이용하여 ADC 데이터를 샘플링 및 래치한다. 따라서, 본 발명에 따르면, 전송 경로에 따른 지연 시간 편차에도 불구하고 ADC 데이터와 그를 샘플링 및 래치하는 클럭 간의 스큐(skew)는 발생하지 않는다. 그 결과, 본 발명은 ADC 데이터의 출력 타이밍을 소스 드라이브 IC마다 개별적으로 조정해야 하는 번거로움 없이 ADC 데이터에 대한 인식 오류를 효과적으로 개선할 수 있다.
도 1은 종래 표시장치의 타이밍 콘트롤러와 소스 드라이브 IC의 내부 구성을 개략적으로 보여주는 도면.
도 2는 본 발명의 실시예에 따른 표시장치에서 타이밍 콘트롤러와 소스 드라이브 IC들 간의 토폴로지(topology)를 개략적으로 보여 주는 도면.
도 3은 본 발명에 따라 소스 드라이브 IC에서 타이밍 콘트롤러로 ADC 데이터와 ADC 클럭이 동시에 전송되는 것을 보여주는 도면.
도 4는 본 발명의 실시예에 따른 타이밍 콘트롤러와 소스 드라이브 IC의 회로 구성을 보여 주는 도면.
도 5는 타이밍 콘트롤러와 소스 드라이브 IC들 간의 데이터 전송 지연 시간을 보여 주는 도면.
도 6은 EPI 클럭을 분주하는 방법으로 ADC 클럭을 생성하는 방법의 일 예를 보여 주는 도면.
이하 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예들을 상세히 설명한다. 이하의 설명에서, 본 발명과 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다.
도 2는 본 발명의 실시예에 따른 표시장치에서 타이밍 콘트롤러와 소스 드라이브 IC들 간의 토폴로지(topology)를 개략적으로 보여 준다. 그리고, 도 3은 본 발명에 따라 소스 드라이브 IC에서 타이밍 콘트롤러로 ADC 데이터와 ADC 클럭이 동시에 전송되는 것을 보여준다.
도 2 및 도 3을 참조하면, 본 발명의 표시장치는 액정표시장치(Liquid Crystal Display, LCD), 전계방출 표시장치(Field Emission Display : FED), 플라즈마 디스플레이 패널(Plasma Display Panel, PDP), 유기발광 표시장치(Organic Light Emitting Display, OLED) 등의 평판 표시장치로 구현될 수 있다.
본 발명의 실시예에 따른 표시장치는 표시패널(PNL), 타이밍 콘트롤러(TCON), 소스 드라이브 IC들(SIC1~SIC8), 및 게이트 드라이브 IC들(GIC1~GIC4)을 구비한다.
표시패널(PNL)는 입력 영상이 표시되는 픽셀 어레이를 포함한다. 픽셀 어레이는 데이터 라인들과 게이트 라인들의 교차 구조에 의해 매트릭스 형태로 배치된 픽셀들을 포함한다. 픽셀들 각각은 컬러 구현을 위하여 R(Red) 서브 픽셀, G(Green) 서브 픽셀, 및 B(Blue) 서브 픽셀을 포함하고, W(White) 서브 픽셀을 포함할 수 있다.
픽셀 어레이는 터치 UI(User Interface)를 구현하기 위하여 터치 센서들을 포함할 수 있다. 터치 센서들은 터치 전후에 용량(capacitance)의 변화를 바탕으로 터치 입력을 센싱하는 정전 용량 방식의 터치 센서들로 구현될 수 있다. 정전 용량 방식의 터치 센서들은 상호(Mutual) 정전 용량 방식의 터치 센서와, 자기(Self) 정전 용량 방식의 터치 센서로 나뉘어질 수 있다. 상호 정전 용량은 직교하는 두 도체 배선들 사이에 형성되고, 자기 정전 용량은 한 방향으로 형성된 단층의 도체 배선을 따라 형성될 수 있다. 터치 센서 구동 기간에서 획득된 터치 센싱 데이터는 리드 아웃 IC 또는 리드 아웃 IC가 내장된 소스 드라이버 IC로부터 타이밍 콘트롤러에 전송되며, 타이밍 콘트롤러는 전송받은 터치 센싱 데이터를 분석하여 터치 좌표를 추출한다. 터치 센서 내장형 표시장치에 대해서는 본원 출원인에 의해 기출원된 대한민국 특허공개공보 제10-2014-0077719호, 대한민국 특허공개공보 제10-2014-0081470호 등에 상세히 기술되어 있다.
OLED 표시장치의 경우에, 픽셀들은 구동 TFT의 특성 변화를 센싱하기 위한 센싱 회로를 포함할 수 있다. 소사 특성 변화는 ADC를 통해 디지털 데이터로 변환되어 타이밍 콘트롤러로 전송되고, 타이밍 콘트롤러는 소자 특성 변화 데이터를 기초로 입력 영상의 데이터를 변조함으로써 픽셀들의 소자 특성 변화를 보상한다. ADC는 소스 드라이브 IC들에 내장되고, 데이터 보상 회로는 타이밍 콘트롤러에 내장될 수 있다. 이러한 보상 방법은 본원 출원인에 의해 기출원된 출원번호 제10-2013-0134256호(2013/11/06), 출원번호 제10-2013-0141334호(2013/11/20), 출원번호 제10-2013-0166678호(2013/12/30), 출원번호 제10-2013-0149395호(2013/12/03), 출원번호 제10-2014-0079255호(2014/06/26), 출원번호 제10-2014-0079587호(2014/06/27), 출원번호 제10-2014-0086901호(2014/07/10), 출원번호 제10-2014-0119357호(2014/09/05) 등에서 상세히 설명되어 있다.
타이밍 콘트롤러(TCON)는 수직/수평 동기신호(Vsync, Hsync), 외부 데이터 인에이블 신호(Data Enable, DE), 메인 클럭(CLK) 등의 외부 타이밍신호를 외부의 호스트 시스템으로부터 입력받아 소스 드라이브 IC들(SIC1~SIC8)과 게이트 드라이브 IC들(GIC1~GIC4)의 동작 타이밍을 제어하기 위한 타이밍 제어신호들을 생성한다. 타이밍 제어신호들은 게이트 드라이브 IC들(GIC1~GIC4)의 동작 타이밍을 제어하기 위한 게이트 타이밍 제어신호와, 소스 드라이브 IC들(SIC1~SIC8)의 동작 타이밍을 제어하기 위한 소스 타이밍 제어신호를 포함한다.
게이트 타이밍 제어신호는 게이트 스타트 펄스(Gate Start Pulse, GSP), 게이트 쉬프트 클럭(Gate Shift Clock, GSC), 게이트 출력 인에이블신호(Gate Output Enable, GOE) 등을 포함한다. 게이트 스타트 펄스(GSP)는 제1 게이트 드라이브 IC(GDIC#1)로부터 첫 번째 게이트펄스가 발생되도록 스캔이 시작되는 시작 타이밍을 지시한다. 게이트 쉬프트 클럭(GSC)은 게이트 스타트 펄스(GSP)를 쉬프트시키기 위한 클럭신호이다. 게이트 드라이브 IC들(GIC1~GIC4)의 쉬프트 레지스터는 게이트 쉬프트 클럭(GSC)의 라이징 에지에서 게이트 스타트 펄스(GSP)를 쉬프트시킨다. 게이트 드라이브 IC들(GIC1~GIC4)은 앞단 게이트 드라이브 IC의 캐리신호를 게이트 스타트 펄스로 입력받아 동작하기 시작한다. 게이트 출력 인에이블신호(GOE)는 게이트 드라이브 IC들(GIC1~GIC4)의 출력 타이밍을 제어한다. 이러한 게이트 타이밍 제어신호는 콘트롤 데이터 패킷에 인코딩되어 소스 드라이브 IC들(SIC1~SIC8)에 전송될 수 있다. 소스 드라이브 IC들(SIC1~SIC8)은 콘트롤 데이터 패킷에서 게이트 타이밍 제어신호를 복원하여 게이트 드라이브 IC들(GIC1~GIC4)에 전송할 수 있다. 타이밍 콘트롤러(TCON)에서 생성된 게이트 타이밍 제어신호가 게이트 드라이브 IC들(GIC1~GIC4)에 직접 전송되는 경우에, 콘트롤 데이터 패킷에는 게이트 타이밍 제어정보들이 생략될 수 있다.
게이트 드라이브 IC들(GIC1~GIC4)은 게이트 타이밍 제어신호들에 응답하여 데이터전압에 동기되는 게이트펄스를 게이트라인들에 순차적으로 공급한다.
소스 타이밍 제어신호는 소스 드라이브 IC들(SIC1~SIC8)의 동작을 제어하는 제어 정보들을 포함한다. 예를 들어 소스 타이밍 제어신호는 극성 제어 정보와 소스 출력 타이밍 정보 등을 포함한다. 소스 드라이브 IC들(SIC1~SIC8)은 극성 제어 정보를 복원하여 내부 극성제어신호(POL)를 발생하여 극성제어신호의 로직(logic) 값에 따라 데이터전압의 극성을 반전시킨다. 소스 드라이브 IC들(SIC1~SIC8)은 소스 출력 타이밍 정보를 복원하여 내부 소스 출력 인에이블신호(SOE)를 생성한다. 소스 드라이브 IC들(SIC1~SIC8)로부터 출력되는 데이터전압의 출력 타이밍은 내부 소스 출력 인에이블신호(SOE)의 로직 값에 따라 제어된다. 이러한 소스 타이밍 제어신호(SOE)는 콘트롤 데이터 패킷에 인코딩되어 소스 드라이브 IC들(SIC1~SIC8)에 전송될 수 있다.
소스 드라이브 IC들(SIC1~SIC8)에는 정극성/부극성 감마보상전압을 발생하는 회로가 내장될 수 있다. 이 경우에, 콘트롤 데이터 패킷을 통해 소스 드라이브 IC들(SIC1~SIC8)에 전송되는 소스 타이밍 제어신호에는 감마보상전압을 제어하는 감마 보상 제어정보들이 포함될 수 있다. 소스 드라이브 IC들(SIC1~SIC8)은 콘트롤 데이터 패킷에서 게이트 타이밍 제어신호를 복원하여 게이트 드라이브 IC들(GIC1~GIC4)에 전송할 수 있다.
소스 드라이브 IC들(SIC1~SIC8)은 EPI 인터페이스를 통해 타이밍 콘트롤러(TCON)로부터 데이터를 수신하고, 별도의 배선쌍을 통해 ADC 데이터와 ADC 클럭을 타이밍 콘트롤러(TCON)로 전송한다. 이를 위하여, 타이밍 콘트롤러(TCON)와 소스 드라이브 IC들(SIC1~SIC8)은 EPI 배선쌍(DL)을 통해 연결되고 또한, ADC 데이터 배선쌍(SDL), 및 ADC 클럭 배선쌍(SCL)을 통해 연결된다. EPI 배선쌍(DL)은 타이밍 콘트롤러(TCON)와 소스 드라이브 IC들(SIC1~SIC8)을 1:1로 연결하여 점 대 점 형태로 연결된다. 소스 드라이브 IC들(SIC1~SIC8)은 EPI 배선쌍(DL)을 통해 타이밍 콘트롤러(TCON)로부터 클럭 트레이닝 패턴(clock training pattern 또는 preamble) 신호, 콘트롤 데이터 패킷, 비디오 데이터 패킷을 전송받는다. 콘트롤 데이터 패킷에는 소스 타이밍 제어신호의 제어 정보들과 게이트 타이밍 제어신호의 제어 정보들이 포함될 수 있다. 비디오 데이터는 소자 특성 변화를 보상하기 위하여 미리 설정된 보상 알고리즘에 따라 변조된 데이터일 수 있다.
ADC 데이터 배선쌍(SDL)은 타이밍 콘트롤러(TCON)를 다수의 소스 드라이브 IC들(SIC1~SIC8)에 병렬 연결한다. 예를 들어, 제1 PCB(PCB1)에 연결된 소스 드라이브 IC들(SIC1~SIC4)은 제1 ADC 데이터 배선쌍(SDL)을 통해 타이밍 콘트롤러(TCON)에 연결된다. 제2 PCB(PCB2)에 연결된 소스 드라이브 IC들(SIC5~SIC8)은 제2 ADC 데이터 배선쌍(SDL)을 통해 타이밍 콘트롤러(TCON)에 연결된다. 소스 드라이브 IC들(SIC1~SIC8)는 ADC 데이터 배선쌍(SDL)을 통해 터치 센싱 데이터 또는, 픽셀들의 소자 특성 변화에 관련된 센싱 데이터를 타이밍 콘트롤러(TCON)로 전송한다.
ADC 클럭 배선쌍(SCL)은 타이밍 콘트롤러(TCON)를 다수의 소스 드라이브 IC들(SIC1~SIC8)에 병렬 연결한다. 예를 들어, 제1 PCB(PCB1)에 연결된 소스 드라이브 IC들(SIC1~SIC4)은 제1 ADC 클럭 배선쌍(SCL)을 통해 타이밍 콘트롤러(TCON)에 연결된다. 제2 PCB(PCB2)에 연결된 소스 드라이브 IC들(SIC5~SIC8)은 제2 ADC 클럭 배선쌍(SCL)을 통해 타이밍 콘트롤러(TCON)에 연결된다. 소스 드라이브 IC들(SIC1~SIC8)는 ADC 클럭 배선쌍(SCL)을 통해 ADC 클럭을 타이밍 콘트롤러(TCON)로 전송한다.
ADC 데이터와 ADC 클럭은 도 3과 같이 소스 드라이브 IC(SIC)로부터 타이밍 콘트롤러(TCON)까지 동일한 길이의 전송 경로를 통해 함께 전송된다. 타이밍 콘트롤러(TCON)는 ADC 클럭 배선쌍(SCL) 및 ADC 데이터 배선쌍(SDL)으로부터 각각 ADC 클럭과 ADC 데이터를 동 타이밍에 전송받고, ADC 클럭을 기반으로 ADC 데이터를 샘플링 및 래치한다. 따라서, 소스 드라이브 IC(SIC)마다 일일이 ADC 데이터의 출력 타이밍을 조절할 필요 없이 ADC 클럭에 맞춰 ADC 데이터를 전송하게 되면 자동으로 ADC 데이터 인식 오류를 방지할 수 있게 된다.
도 4는 본 발명의 실시예에 따른 타이밍 콘트롤러와 소스 드라이브 IC의 회로 구성을 보여 준다. 도 5는 타이밍 콘트롤러와 소스 드라이브 IC들 간의 데이터 전송 지연 시간을 보여 준다. 그리고, 도 6은 EPI 클럭을 분주하는 방법으로 ADC 클럭을 생성하는 방법의 일 예를 보여 준다.
도 4를 참조하면, 타이밍 콘트롤러(TCON)는 직렬 변환부(serializer, 11), 위상 고정 루프(Phase locked loop, 이하 "PLL"이라 함)(12), 송신기(13), 제1 및 제2 수신기(14,15), 병렬 변환부(De-serializer, 16), 보상부(17) 등을 포함한다.
직렬 변환부(11)는 LVDS 인터페이스를 통해 호스트 시스템으로부터 수신된 입력 영상의 데이터를 PLL(12)의 출력 클럭에 따라 샘플링(sampling)하고 래치(latch)한 다음, 직렬 데이터로 변환한다. PLL(12)은 호스트 시스템으로부터 수신된 LVDS 클럭을 체배하여 EPI 인터페이스 전송 주파수의 클럭을 생성한다. 직렬 변환부(11)로부터 출력된 데이터에는 데이터 패킷 단위로 PLL(12)의 출력 클럭이 내장(embedded)된다. 송신기(13)는 클럭이 내장된 EPI 데이터를 EPI 인터페이스 프로토콜에서 정의된 차동 신호 쌍(differential signal pair)으로 변환하여 EPI 배선쌍(DL)을 통해 소스 드라이브 IC들(SIC1~SIC8)로 전송한다.
제1 수신기(14)는 ADC 데이터 배선쌍(SDL)을 통해 소스 드라이브 IC들(SIC1~SIC8)로부터 ADC 데이터를 수신하여 병렬 변환부(16)에 공급한다. 제2 수신기(15)는 ADC 클럭 배선쌍(SCL)을 통해 소스 드라이브 IC들(SIC1~SIC8)로부터 ADC 클럭을 수신하여 병렬 변환부(16)에 공급한다. 병렬 변환부(16)는 ADC 클럭 타이밍에 맞추어 ADC 데이터를 샘플링하고 래치한 다음, 병렬 데이터 체계로 변환하여 보상부(17)에 공급한다. 보상부(17)는 수신된 ADC 데이터를 바탕으로 픽셀들의 소자 특성 변화를 추정하여 그 소자 특성 변화를 보상하기 위하여 입력 영상의 데이터를 변조한다. 소자 특성의 변화를 보상하기 위한 데이터 변조 방법은 공지된 어떠한 것도 가능하다.
한편, 병렬 변환부(16)는 ADC 클럭 타이밍에 맞추어 ADC 데이터를 샘플링하고 래치한 다음, 병렬 데이터 체계로 변환하여 터치 데이터 처리부(미도시)에 공급할 수도 있다. 터치 데이터 처리부는 ADC 데이터를 미리 설정된 터치 인식 알고리즘으로 분석하여 소정의 문턱 전압 이상의 터치 로 데이터를 터치 입력 데이터로 판정하여 터치 입력 위치의 좌표값을 산출할 수 있다.
도 4를 참조하면, 소스 드라이브 IC들(SIC1~SIC8)은 수신기(21), 병렬 변환부(22), 클럭 복원부(23), 분주기(24), 샘플 & 홀더(saple and holder, S/H)(25), ADC(26), 직렬 변환부(27), 제1 및 제2 송신기(28,29) 등을 포함한다.
병렬 변환부(22)는 수신기(21)를 통해 수신된 EPI 데이터를 클럭 복원부(23)에 의해 복원된 내부 클럭 타이밍에 맞추어 샘플링하여 병렬 데이터 체계로 변환한다. 클럭 복원부(23)는 수신기(21)로부터 수신된 EPI 데이터에서 클럭을 추출하여 클럭을 복원함으로써 내부 클럭을 생성한다. 분주기(26)는 클럭 복원부(23)로부터의 내부 클럭을 분주하여 ADC 샘플링 클럭(CLKS)과, ADC 데이터 전송 클럭(CLKT)를 생성한다. 도 6과 같이 ADC 샘플링 클럭(CLKS)은 내부 클럭을 3 분주하여 생성될 수 있고, ADC 데이터 전송 클럭(CLKT)은 내부 클럭을 1 분주하여 생성될 수 있으나, 이에 한정되지 않는다.
샘플 & 홀더(25)는 ADC 샘플링 클럭(CLK)에 따라 픽셀로부터 입력된 소자 특성 변화에 대한 센싱 데이터(또는, 터치 센싱 데이터)를 샘플링하여 ADC(26)로 공급한다. ADC(26)는 ADC 데이터 전송 클럭(CLKT)에 따라 샘플링된 ADC 데이터를 직렬 변환부(27)로 공급한다. 직렬 변환부(27)는 ADC 데이터를 직렬 데이터 체계로 변환하여 제1 송신기(28)에 공급한다. 제1 송신기(28)는 ADC 데이터를 차동 신호쌍으로 변환하여 ADC 데이터 배선쌍(SDL)를 통해 타이밍 콘트롤러(TCON)로 전송한다. 제2 송신기(29)는 ADC 클럭, 즉 ADC 데이터 전송 클럭(CLKT)을 차동 신호쌍으로 변환하여 ADC 클럭 배선쌍(SCL)를 통해 타이밍 콘트롤러(TCON)로 전송한다.
도 5와 같이 타이밍 콘트롤러(TCON)와 소스 드라이브 IC들(SIC1~SIC8) 사이의 배선 길이 차이로 인하여 IC 별로 스큐가 달라진다. 타이밍 콘트롤러(TCON)와 소스 드라이브 IC들(SIC1~SIC8)들 간에 EPI 데이터 전송 지연 시간(Td1)이 IC별로 다르고, ADC 데이터 전송 지연 시간(Td2)도 IC별로 다르다. 종래에는 IC별 최적 스큐 조정 시간을 지연 시간(Td1, Td2)에 맞게 조정하였다. 하지만, 본 발명에서는 타이밍 콘트롤러(TCON)에서 ADC 데이터 전송 클럭(CLKT)을 이용하여 ADC 데이터를 샘플링 및 래치하기 때문에, 지연 시간(Td1, Td2)에도 불구하고 스큐 조정하는 과정을 마련할 필요가 없다.
즉, 타이밍 콘트롤러(TCON)는 소스 드라이브 IC(SIC)로부터 ADC 데이터와 함께 ADC 데이터 전송 클럭(CLKT)을 동일 타이밍에 전송받고, ADC 데이터 전송 클럭(CLKT)을 이용하여 ADC 데이터를 샘플링 및 래치한다. 따라서, 지연 시간(Td1, Td2)에도 불구하고 ADC 데이터와 그를 샘플링 및 래치하는 클럭 간의 스큐(skew)는 발생하지 않는다. 그 결과, 본 발명에 의하는 경우, 종래 스큐로 인해 발생되는 ADC 데이터 인식 오류 현상은 효과적으로 방지될 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.
TCON : 타이밍 콘트롤러 SIC1~SIC8 : 소스 드라이브 IC
11, 27 : 직렬 변환부 12 : 위상 고정 루프
13, 28,29 : 송신기 14,15,21 : 수신기
16, 22 : 병렬 변환부 17 : 보상부
23 : 클럭 복원부 24 : 분주기
25 : 샘플 & 홀더 26 : 아날로그-디지털 변환기

Claims (6)

  1. 타이밍 콘트롤러와 다수의 소스 드라이브 IC들을 연결하는 제1 배선쌍;
    상기 타이밍 콘트롤러와 상기 소스 드라이브 IC들을 연결하는 제2 배선쌍; 및
    상기 타이밍 콘트롤러와 상기 소스 드라이브 IC들을 연결하는 제3 배선쌍을 포함하고,
    상기 타이밍 콘트롤러는 제1 클럭이 내장된 데이터를 상기 제1 배선쌍을 통해 상기 소스 드라이브 IC들로 전송하고, 상기 소스 드라이브 IC들은 아날로그-디지털 변환기의 출력 데이터를 상기 제2 배선쌍을 통해 상기 타이밍 콘트롤러로 전송하며, 상기 소스 드라이브 IC들은 아날로그-디지털 변환기의 클럭을 상기 제3 배선쌍을 통해 상기 타이밍 콘트롤러로 전송하는 표시장치.
  2. 제 1 항에 있어서,
    상기 소스 드라이브 IC들은, 상기 제1 배선쌍을 통해 수신된 데이터에서 상기 제1 클럭을 복원하고 상기 제1 클럭을 분주하여 상기 아날로그-디지털 변환기의 클럭을 생성하는 표시장치.
  3. 제 1 항에 있어서,
    상기 타이밍 콘트롤러는, 상기 제2 배선쌍 및 상기 제3 배선쌍으로부터 각각 상기 아날로그-디지털 변환기의 출력 데이터 및 상기 아날로그-디지털 변환기의 클럭을 동 타이밍에 전송받고, 상기 아날로그-디지털 변환기의 클럭을 기반으로 상기 아날로그-디지털 변환기의 출력 데이터를 샘플링 및 래치하는 표시장치.
  4. 제 1 항에 있어서,
    상기 소스 드라이브 IC 각각은,
    상기 제1 배선쌍을 통해 수신된 상기 제1 클럭을 복원하는 클럭 복원부;
    상기 클럭 복원부로부터의 상기 제1 클럭을 분주하여 상기 아날로그-디지털 변환기의 시프트 클럭과 데이터 전송 클럭을 발생하는 분주기; 및
    상기 시프트 클럭에 따라 표시패널의 픽셀로부터 입력된 소자 특성 변화에 대한 센싱 데이터를 샘플링하여 상기 아날로그-디지털 변환기로 공급하는 샘플 & 홀더를 더 포함하는 표시장치.
  5. 제 4 항에 있어서,
    상기 데이터 전송 클럭은 상기 아날로그-디지털 변환기의 클럭으로서 상기 제3 배선쌍을 통해 상기 타이밍 콘트롤러로 전송되고, 상기 아날로그-디지털 변환기의 출력 데이터는 상기 데이터 전송 클럭에 따라 상기 제2 배선쌍을 통해 상기 타이밍 콘트롤러로 전송되는 표시장치.
  6. 제 1 항에 있어서,
    상기 제1 배선쌍이 상기 타이밍 콘트롤러와 상기 소스 드라이브 IC들 간에 1:1로 연결되고,
    상기 제2 배선쌍이 상기 타이밍 콘트롤러와 상기 다수의 소스 드라이브 IC들 사이에 병렬 연결되며,
    상기 제3 배선쌍이 상기 타이밍 콘트롤러와 상기 다수의 소스 드라이브 IC들 사이에 병렬 연결된 표시장치.
KR1020150011968A 2015-01-26 2015-01-26 표시장치 KR102293371B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150011968A KR102293371B1 (ko) 2015-01-26 2015-01-26 표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150011968A KR102293371B1 (ko) 2015-01-26 2015-01-26 표시장치

Publications (2)

Publication Number Publication Date
KR20160092090A true KR20160092090A (ko) 2016-08-04
KR102293371B1 KR102293371B1 (ko) 2021-08-26

Family

ID=56709203

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150011968A KR102293371B1 (ko) 2015-01-26 2015-01-26 표시장치

Country Status (1)

Country Link
KR (1) KR102293371B1 (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109817142A (zh) * 2017-11-21 2019-05-28 硅工厂股份有限公司 显示设备
WO2020062459A1 (zh) * 2018-09-30 2020-04-02 惠科股份有限公司 显示装置的驱动电路、显示装置和显示面板
US20210191591A1 (en) * 2019-12-24 2021-06-24 Silicon Works Co., Ltd. Integrated circuit and timing controller for driving panel
US11074879B2 (en) 2018-09-30 2021-07-27 HKC Corporation Limited Drive circuit of display device, display device and display panel
CN114283725A (zh) * 2021-12-28 2022-04-05 海宁奕斯伟集成电路设计有限公司 信号处理方法、显示装置、时序控制器和源极驱动器

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100077431A (ko) * 2008-12-29 2010-07-08 엘지디스플레이 주식회사 유기발광다이오드 표시장치
KR20110064131A (ko) * 2009-12-07 2011-06-15 엘지디스플레이 주식회사 액정표시장치
KR20110094839A (ko) * 2010-02-18 2011-08-24 엘지디스플레이 주식회사 데이터 신호와 클럭 신호 간의 스큐 보정 장치와 이를 이용한 표시장치
KR20130051182A (ko) * 2011-11-09 2013-05-20 삼성전자주식회사 디스플레이 데이터 전송 방법
KR20140056615A (ko) * 2012-10-30 2014-05-12 엘지디스플레이 주식회사 표시장치 및 이의 구동방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100077431A (ko) * 2008-12-29 2010-07-08 엘지디스플레이 주식회사 유기발광다이오드 표시장치
KR20110064131A (ko) * 2009-12-07 2011-06-15 엘지디스플레이 주식회사 액정표시장치
KR20110094839A (ko) * 2010-02-18 2011-08-24 엘지디스플레이 주식회사 데이터 신호와 클럭 신호 간의 스큐 보정 장치와 이를 이용한 표시장치
KR20130051182A (ko) * 2011-11-09 2013-05-20 삼성전자주식회사 디스플레이 데이터 전송 방법
KR20140056615A (ko) * 2012-10-30 2014-05-12 엘지디스플레이 주식회사 표시장치 및 이의 구동방법

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109817142A (zh) * 2017-11-21 2019-05-28 硅工厂股份有限公司 显示设备
KR20190058080A (ko) * 2017-11-21 2019-05-29 주식회사 실리콘웍스 디스플레이 장치
CN109817142B (zh) * 2017-11-21 2023-08-11 硅工厂股份有限公司 显示设备
WO2020062459A1 (zh) * 2018-09-30 2020-04-02 惠科股份有限公司 显示装置的驱动电路、显示装置和显示面板
US11074879B2 (en) 2018-09-30 2021-07-27 HKC Corporation Limited Drive circuit of display device, display device and display panel
US20210191591A1 (en) * 2019-12-24 2021-06-24 Silicon Works Co., Ltd. Integrated circuit and timing controller for driving panel
US11586318B2 (en) * 2019-12-24 2023-02-21 Silicon Works Co., Ltd. Integrated circuit and timing controller for driving panel
CN114283725A (zh) * 2021-12-28 2022-04-05 海宁奕斯伟集成电路设计有限公司 信号处理方法、显示装置、时序控制器和源极驱动器
CN114283725B (zh) * 2021-12-28 2023-09-08 海宁奕斯伟集成电路设计有限公司 信号处理方法、显示装置、时序控制器和源极驱动器

Also Published As

Publication number Publication date
KR102293371B1 (ko) 2021-08-26

Similar Documents

Publication Publication Date Title
KR102112089B1 (ko) 표시장치와 그 구동 방법
KR102522805B1 (ko) 표시 장치
CN110928439B (zh) 信号传输装置以及使用其的显示器
KR102151949B1 (ko) 표시장치와 그 구동 방법
KR101615813B1 (ko) 시분할 구동방식의 터치 센싱 장치
KR102270600B1 (ko) 표시장치
KR102645150B1 (ko) 디스플레이 인터페이스 장치 및 그의 데이터 전송 방법
KR102293371B1 (ko) 표시장치
KR20150125145A (ko) 표시장치
KR102126545B1 (ko) 표시 장치의 인터페이스 장치 및 방법
KR20110094839A (ko) 데이터 신호와 클럭 신호 간의 스큐 보정 장치와 이를 이용한 표시장치
CN109584814B (zh) 面板驱动集成电路、显示装置及集成电路
KR101607155B1 (ko) 표시 장치 및 이의 구동 방법
KR20150001164A (ko) 표시 장치 및 이의 구동 방법
KR102576968B1 (ko) 표시장치
KR20220064032A (ko) 디스플레이 장치, 구동 회로 및 구동 방법
KR20160078614A (ko) 표시장치
KR20160116262A (ko) 데이터 구동회로, 그것을 포함하는 표시 장치 및 그것의 동작 방법
KR20150080085A (ko) 영상 표시장치 및 그 구동방법
US11367374B2 (en) Display device and microcontroller included therein
KR20200051226A (ko) 영상 표시장치 및 그 구동방법
US11694652B2 (en) Data interface device and method of display apparatus
KR102223496B1 (ko) 표시장치
KR102555098B1 (ko) 영상 표시장치 및 그 구동방법
KR102460112B1 (ko) 표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant