KR20160089498A - 산화물 소결체 및 반도체 디바이스 - Google Patents

산화물 소결체 및 반도체 디바이스 Download PDF

Info

Publication number
KR20160089498A
KR20160089498A KR1020167016975A KR20167016975A KR20160089498A KR 20160089498 A KR20160089498 A KR 20160089498A KR 1020167016975 A KR1020167016975 A KR 1020167016975A KR 20167016975 A KR20167016975 A KR 20167016975A KR 20160089498 A KR20160089498 A KR 20160089498A
Authority
KR
South Korea
Prior art keywords
oxide
phase
sintered body
powder
crystal phase
Prior art date
Application number
KR1020167016975A
Other languages
English (en)
Other versions
KR101816468B1 (ko
Inventor
미키 미야나가
겐이치 와타타니
고이치 소가베
히데아키 아와타
겐이치 구리스
Original Assignee
스미토모덴키고교가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2014215468A external-priority patent/JP6137111B2/ja
Application filed by 스미토모덴키고교가부시키가이샤 filed Critical 스미토모덴키고교가부시키가이샤
Publication of KR20160089498A publication Critical patent/KR20160089498A/ko
Application granted granted Critical
Publication of KR101816468B1 publication Critical patent/KR101816468B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/01—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics
    • C04B35/495—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics based on vanadium, niobium, tantalum, molybdenum or tungsten oxides or solid solutions thereof with other oxides, e.g. vanadates, niobates, tantalates, molybdates or tungstates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3407—Cathode assembly for sputtering apparatus, e.g. Target
    • C23C14/3414—Metallurgical or chemical aspects of target preparation, e.g. casting, powder metallurgy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • H01B1/06—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors mainly consisting of other non-metallic substances
    • H01B1/08—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors mainly consisting of other non-metallic substances oxides
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/01—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics
    • C04B35/453—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics based on zinc, tin, or bismuth oxides or solid solutions thereof with other oxides, e.g. zincates, stannates or bismuthates
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/01—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics
    • C04B35/453—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics based on zinc, tin, or bismuth oxides or solid solutions thereof with other oxides, e.g. zincates, stannates or bismuthates
    • C04B35/457—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics based on zinc, tin, or bismuth oxides or solid solutions thereof with other oxides, e.g. zincates, stannates or bismuthates based on tin oxides or stannates
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/622—Forming processes; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/62218—Forming processes; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products obtaining ceramic films, e.g. by using temporary supports
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C23C14/083—Oxides of refractory metals or yttrium
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C23C14/086—Oxides of zinc, germanium, cadmium, indium, tin, thallium or bismuth
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/34—Gas-filled discharge tubes operating with cathodic sputtering
    • H01J37/3411—Constructional aspects of the reactor
    • H01J37/3414—Targets
    • H01J37/3426—Material
    • H01J37/3429—Plural materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/02—Composition of constituents of the starting material or of secondary phases of the final product
    • C04B2235/30—Constituents and secondary phases not being of a fibrous nature
    • C04B2235/32—Metal oxides, mixed metal oxides, or oxide-forming salts thereof, e.g. carbonates, nitrates, (oxy)hydroxides, chlorides
    • C04B2235/3231—Refractory metal oxides, their mixed metal oxides, or oxide-forming salts thereof
    • C04B2235/3258—Tungsten oxides, tungstates, or oxide-forming salts thereof
    • C04B2235/326—Tungstates, e.g. scheelite
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/02—Composition of constituents of the starting material or of secondary phases of the final product
    • C04B2235/30—Constituents and secondary phases not being of a fibrous nature
    • C04B2235/32—Metal oxides, mixed metal oxides, or oxide-forming salts thereof, e.g. carbonates, nitrates, (oxy)hydroxides, chlorides
    • C04B2235/3284—Zinc oxides, zincates, cadmium oxides, cadmiates, mercury oxides, mercurates or oxide forming salts thereof
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/02—Composition of constituents of the starting material or of secondary phases of the final product
    • C04B2235/30—Constituents and secondary phases not being of a fibrous nature
    • C04B2235/32—Metal oxides, mixed metal oxides, or oxide-forming salts thereof, e.g. carbonates, nitrates, (oxy)hydroxides, chlorides
    • C04B2235/3286—Gallium oxides, gallates, indium oxides, indates, thallium oxides, thallates or oxide forming salts thereof, e.g. zinc gallate
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/02—Composition of constituents of the starting material or of secondary phases of the final product
    • C04B2235/30—Constituents and secondary phases not being of a fibrous nature
    • C04B2235/32—Metal oxides, mixed metal oxides, or oxide-forming salts thereof, e.g. carbonates, nitrates, (oxy)hydroxides, chlorides
    • C04B2235/3293—Tin oxides, stannates or oxide forming salts thereof, e.g. indium tin oxide [ITO]

Abstract

인듐과, 텅스텐과, 아연 및 주석 중 적어도 하나를 포함하는 산화물 소결체이며, 결정상으로서 텅스텐과, 아연 및 주석 중 적어도 하나를 포함하는 복산화물 결정상을 포함하는 산화물 소결체, 그리고 이 산화물 소결체를 타겟으로서 이용하여 스퍼터법에 의해 형성한 산화물 반도체막(14)을 포함하는 반도체 디바이스(10)가 제공된다.

Description

산화물 소결체 및 반도체 디바이스{SINTERED OXIDE AND SEMICONDUCTOR DEVICE}
본 발명은, 산화물 반도체막을 스퍼터법으로 형성하기 위한 타겟으로서 적합하게 이용되는 산화물 소결체 및 그 산화물 소결체를 이용하여 형성한 산화물 반도체막을 포함하는 반도체 디바이스에 관한 것이다.
액정 표시 장치, 박막 EL(electroluminescence) 표시 장치, 유기 EL 표시 장치 등에 있어서, 반도체 디바이스인 TFT(박막 트랜지스터)의 채널층으로서 기능하는 반도체막으로서, 종래에는 주로 비정질 실리콘막이 사용되어 왔다.
그러나 최근에는, 그와 같은 반도체막으로서, In-Ga-Zn계 복합 산화물(이하, IGZO라고도 한다)을 주성분으로 하는 산화물 반도체막이, 비정질 실리콘막에 비해서 캐리어의 이동도가 크다고 하는 이점 때문에 주목을 받고 있다.
예컨대, 일본 특허공개 2008-199005호 공보(특허문헌 1)는, 이러한 IGZO를 주성분으로 하는 산화물 반도체막이 타겟을 사용하는 스퍼터법에 의해서 형성되는 것을 개시한다.
또 일본 특허공개 2004-091265호 공보(특허문헌 2)는, 산화물 반도체막을 스퍼터법 등에 의해 형성할 때에 적합하게 이용되는 재료로서, 주로 인듐으로 이루어지며 텅스텐을 포함하는 산화물 소결체를 개시한다.
특허문헌 1 : 일본 특허공개 2008-199005호공보 특허문헌 2 : 일본 특허공개 2004-091265호 공보
일본 특허공개 2008-199005호 공보(특허문헌 1)에 개시하는 IGZO를 주성분으로 하는 산화물 반도체막을 채널층으로서 포함하는 반도체 디바이스인 TFT(박막 트랜지스터)에는, 시장 가격이 높은 금속 갈륨을 원료로 하는 산화갈륨을 원료로서 이용하고 있기 때문에, 제조 비용이 높다고 하는 문제점이 있었다.
또 일본 특허공개 2004-091265호 공보(특허문헌 2)에 개시하는 주로 인듐으로 이루어지며 텅스텐을 포함하는 산화물 소결체를 이용하여 제작한 산화물 반도체막을 채널층으로서 포함하는 반도체 디바이스인 TFT에는, OFF 전류가 1×10-11 A 정도로 높고, 구동 전압을 70 V 정도로 높게 하지 않으면 OFF 전류에 대한 ON 전류의 비를 충분히 크게 할 수 없다고 하는 문제점이 있었다.
본 발명은, 상기 문제점을 해결하여, 특성이 높은 반도체 디바이스의 산화물 반도체막을 형성하는 데 적합한 산화물 소결체, 이러한 산화물 소결체를 이용하여 형성된 산화물 반도체막을 포함하는 반도체 디바이스를 제공하는 것을 목적으로 한다.
본 발명은, 어떤 국면에 따르면, 인듐과, 텅스텐과, 아연 및 주석 중 적어도 하나를 포함하는 산화물 소결체이며, 결정상으로서, 텅스텐과, 아연 및 주석 중 적어도 하나를 포함하는 복산화물 결정상을 포함하는 산화물 소결체이다.
또 본 발명은, 다른 국면에 따르면, 상기한 국면에 따른 산화물 소결체를 타겟으로서 이용하여 스퍼터법에 의해 형성한 산화물 반도체막을 포함하는 반도체 디바이스이다.
상기한 바에 따르면, 특성이 높은 반도체 디바이스의 산화물 반도체막을 형성하는 데 적합한 산화물 소결체, 이러한 산화물 소결체를 이용하여 형성된 산화물 반도체막을 포함하는 반도체 디바이스를 제공할 수 있다.
도 1은 본 발명에 따른 반도체 디바이스의 일례를 도시한 개략도로, (A)는 개략 평면도를 도시하고, (B)는 (A)에 도시되는 IB-IB선에 있어서의 개략 단면도를 도시한다.
도 2는 본 발명에 따른 반도체 디바이스의 제조 방법의 일례를 도시하는 개략 단면도이다.
<본 발명 실시형태의 설명>
본 발명의 어느 실시형태인 산화물 소결체는, 인듐과, 텅스텐과, 아연 및 주석 중 적어도 하나를 포함하는 산화물 소결체이며, 결정상으로서, 텅스텐과, 아연 및 주석 중 적어도 하나를 포함하는 복산화물 결정상을 포함한다. 본 실시형태의 산화물 소결체는, 결정상으로서 텅스텐과 아연 및 주석 중 적어도 하나를 포함하는 복산화물 결정상을 포함하기 때문에, 이러한 산화물 소결체를 이용하여 형성된 산화물 반도체막을 채널층으로서 포함하는 반도체 디바이스인 TFT(박막 트랜지스터)에 있어서, 그 OFF 전류를 저하시킬 수 있음과 더불어, 낮은 구동 전압으로 OFF 전류에 대한 ON 전류의 비를 높게 할 수 있다. 또한 산화물 소결체의 열전도율을 높게 할 수 있다.
본 실시형태의 산화물 소결체는, 결정상으로서 또한 빅스바이트형 상을 포함할 수 있다. 이에 따라, 이러한 산화물 소결체를 이용하여 형성된 산화물 반도체막을 채널층으로서 포함하는 반도체 디바이스인 TFT에 있어서, 그 OFF 전류를 저하시킬 수 있음과 더불어, 낮은 구동 전압으로 OFF 전류에 대한 ON 전류의 비를 높게 할 수 있다. 또한 산화물 소결체의 열전도율을 높게 할 수 있다.
본 실시형태의 산화물 소결체가 결정상으로서 텅스텐과 아연 및 주석 중 적어도 하나를 포함하는 복산화물 결정상 및 빅스바이트형 상을 포함하는 경우에 있어서, 산화물 소결체의 어느 단면에 있어서의 그 단면의 면적에 대한 복산화물 결정상 및 빅스바이트형 상의 합계 면적의 점유율인 더블상 점유율을, 95% 이상 100% 이하로 할 수 있다. 이에 따라, 이러한 산화물 소결체를 이용하여 형성된 산화물 반도체막을 채널층으로서 포함하는 반도체 디바이스인 TFT에 있어서, 그 OFF 전류를 저하시키고, 낮은 구동 전압으로 OFF 전류에 대한 ON 전류의 비를 높게 할 수 있음과 더불어, 그 특성의 주면 내의 변동을 저감할 수 있다. 또한 산화물 소결체의 열전도율을 높게 할 수 있다.
본 실시형태의 산화물 소결체에 있어서, 산화물 소결체의 어느 단면에 있어서의 그 단면의 면적에 대한 텅스텐과 아연 및 주석 중 적어도 하나를 포함하는 복산화물 결정상의 면적의 점유율인 복산화물 결정상 점유율을, 0%보다 크고 50% 이하로 할 수 있다. 이에 따라, 이러한 산화물 소결체를 이용하여 형성된 산화물 반도체막을 채널층으로서 포함하는 반도체 디바이스인 TFT에 있어서, 그 OFF 전류를 저하시키고, 낮은 구동 전압으로 OFF 전류에 대한 ON 전류의 비를 높게 할 수 있음과 더불어, 그 특성의 주면 내의 변동을 저감할 수 있다. 또한 산화물 소결체의 열전도율을 높게 할 수 있다.
본 실시형태의 산화물 소결체에 있어서, 복산화물 결정상은, ZnWO4형 상, Zn2W3O8형 상, WSnO4형 상, WSn2O5형 상 및 WSn3O6형 상으로 이루어지는 군으로부터 선택되는 적어도 1종의 결정상을 포함할 수 있다. 이에 따라, 이러한 산화물 소결체를 이용하여 형성된 산화물 반도체막을 채널층으로서 포함하는 반도체 디바이스인 TFT에 있어서, 그 OFF 전류를 저하시킬 수 있음과 더불어, 낮은 구동 전압으로 OFF 전류에 대한 ON 전류의 비를 높게 할 수 있다. 또한 산화물 소결체의 열전도율을 높게 할 수 있다.
본 실시형태의 산화물 소결체에 있어서, 산화물 소결체에 포함되는 모든 금속 원소 및 실리콘에 대한 텅스텐의 함유율을, 0.5 원자% 이상 20 원자% 이하로 할 수 있다. 이에 따라, 이러한 산화물 소결체를 이용하여 형성된 산화물 반도체막을 채널층으로서 포함하는 반도체 디바이스인 TFT에 있어서, 낮은 구동 전압으로 OFF 전류에 대한 ON 전류의 비를 높게 할 수 있다. 또한 산화물 반도체막의 성막 속도를 크게 할 수 있다.
본 실시형태의 산화물 소결체에 있어서, 산화물 소결체에 포함되는 모든 금속 원소 및 실리콘에 대한, 알루미늄, 티탄, 크롬, 갈륨, 하프늄, 지르코늄, 실리콘, 몰리브덴, 바나듐, 니오븀, 탄탈 및 비스무트로 이루어지는 군으로부터 선택되는 적어도 1종의 원소 함유율을 0.1 원자% 이상 10 원자% 이하로 할 수 있다. 이에 따라, 이러한 산화물 소결체를 이용하여 형성된 산화물 반도체막을 채널층으로서 포함하는 반도체 디바이스인 TFT에 있어서, 그 OFF 전류를 저하시킬 수 있음과 더불어, 낮은 구동 전압으로 OFF 전류에 대한 ON 전류의 비를 높게 할 수 있다.
본 발명의 다른 실시형태인 반도체 디바이스는, 상기 실시형태의 산화물 소결체를 타겟으로서 이용하여 스퍼터법에 의해 형성한 산화물 반도체막을 포함하는 반도체 디바이스이다. 본 실시형태의 반도체 디바이스는, 상기 실시형태의 산화물 소결체를 타겟으로서 이용하여 스퍼터법에 의해 형성한 산화물 반도체막을 포함하기 때문에 높은 특성을 갖는다.
<본 발명의 실시형태의 상세>
[실시형태 1 : 산화물 소결체]
본 발명의 어느 실시형태인 산화물 소결체는, 인듐과, 텅스텐과, 아연 및 주석 중 적어도 하나를 포함하는 산화물 소결체이며, 결정상으로서, 텅스텐과, 아연 및 주석 중 적어도 하나를 포함하는 복산화물 결정상을 포함한다. 본 실시형태의 산화물 소결체는, 결정상으로서 텅스텐과 아연 및 주석 중 적어도 하나를 포함하는 복산화물 결정상을 포함하기 때문에, 이러한 산화물 소결체를 이용하여 형성된 산화물 반도체막을 채널층으로서 포함하는 반도체 디바이스인 TFT(박막 트랜지스터)에 있어서, 그 OFF 전류를 저하시킬 수 있음과 더불어, 낮은 구동 전압으로 OFF 전류에 대한 ON 전류의 비를 높게 할 수 있다. 또한 산화물 소결체의 열전도율을 높게 할 수 있다.
(In과, W와, Zn 및 Sn 중 적어도 하나의 함유)
본 실시형태의 산화물 소결체는, 그것을 이용하여 형성된 산화물 반도체막을 채널층으로서 포함하는 반도체 디바이스인 TFT(박막 트랜지스터)에 있어서, 그 OFF 전류를 저하시키고, 낮은 구동 전압으로 OFF 전류에 대한 ON 전류의 비를 높게 함과 더불어, 산화물 소결체의 열전도율을 높게 한다는 관점에서, In(인듐)과, W(텅스텐)과, Zn(아연) 및 Sn(주석) 중 적어도 하나를 포함하고, In을 주성분으로 하는 것이 바람직하다. 여기서, 주성분이란, 본 실시형태의 산화물 소결체에 포함되는 금속 원소 및 Si(실리콘)에 대하여 In의 함유율이 50 원자% 이상인 것을 말한다.
(복산화물 결정상)
본 실시형태의 산화물 소결체는, 그것을 이용하여 형성된 산화물 반도체막을 채널층으로서 포함하는 반도체 디바이스인 TFT(박막 트랜지스터)에 있어서, 그 OFF 전류를 저하시키고, 낮은 구동 전압으로 OFF 전류에 대한 ON 전류의 비를 높게 함과 더불어, 산화물 소결체의 열전도율을 높게 한다는 관점에서, 결정상으로서 W와, Zn 및 Sn 중 적어도 하나를 포함하는 복산화물 결정상을 포함한다.
복산화물 결정상은, 그것을 포함하는 산화물 소결체를 이용하여 형성된 산화물 반도체막을 채널층으로서 포함하는 반도체 디바이스인 TFT(박막 트랜지스터)에 있어서, 그 OFF 전류를 저하시키고, 낮은 구동 전압으로 OFF 전류에 대한 ON 전류의 비를 높게 함과 더불어, 산화물 소결체의 열전도율을 높게 한다는 관점에서, ZnWO4형 상, Zn2W3O8형 상, WSnO4형 상, WSn2O5형 상 및 WSn3O6형 상으로 이루어지는 군으로부터 선택되는 적어도 1종의 결정상을 포함하는 것이 바람직하다. 이러한 복산화물 결정상은 X선 회절 측정에 의해 동정된다.
ZnWO4형 상은, ZnWO4상, ZnWO4상의 일부에 In, W 및 Zn 이외의 금속 원소 및 Si 중 적어도 하나가 포함되는 상, 및 이들 상에 있어서 산소가 일부 결손되어 있거나 혹은 과잉인 상이며, ZnWO4 상과 동일한 결정 구조를 갖는 상의 총칭을 말한다. Zn2W3O8형 상은, Zn2W3O8 상, Zn2W3O8 상의 일부에 In, W 및 Zn 이외의 금속 원소 및 Si 중 적어도 하나가 포함되는 상, 및 이들 상에 있어서 산소가 일부 결손되어 있거나 혹은 과잉인 상이며, Zn2W3O8 상과 동일한 결정 구조를 갖는 상의 총칭을 말한다. WSnO4형 상은, WSnO4 상, WSnO4 상의 일부에 In, W 및 Sn 이외의 금속 원소 및 Si 중 적어도 하나가 포함되는 상, 및 이들 상에 있어서 산소가 일부 결손되어 있거나 혹은 과잉인 상이며, WSnO4 상과 동일한 결정 구조를 갖는 상의 총칭을 말한다. WSn2O5형 상은, WSn2O5 상, WSn2O5 상의 일부에 In, W 및 Sn 이외의 금속 원소 및 Si 중 적어도 하나가 포함되는 상, 및 이들 상에 있어서 산소가 일부 결손되어 있거나 혹은 과잉인 상이며, WSn2O5 상과 동일한 결정 구조를 갖는 상의 총칭을 말한다. WSn3O6형 상은, WSn3O6 상, WSn3O6 상의 일부에 In, W 및 Sn 이외의 금속 원소 및 Si 중 적어도 하나가 포함되는 상, 및 이들 상에 있어서 산소가 일부 결손되어 있거나 혹은 과잉인 상이며, WSn3O6 상과 동일한 결정 구조를 갖는 상의 총칭을 말한다. 이들 복산화물 결정상은 하나 존재하고 있어도 복수 존재하고 있어도 좋다.
여기서, ZnWO4 상은, 공간군 P12/c1(13)으로써 나타내어지는 결정 구조를 가지고, JCPDS 카드의 01-088-0251에 규정되는 결정 구조를 갖는 텅스텐산아연 화합물 결정상이다. Zn2W3O8 상은, 공간군 P63mc(186)으로써 나타내어지는 결정 구조를 가지고, C. R. Seances Acad. Sci. (Ser. C), 1970, pp 271-136에 개시되어 있는 텅스텐산아연 화합물 결정상이다. WSnO4 결정상은, 공간군 Pnna(52)으로써 나타내어지는 결정 구조를 가지고, JCPDS 카드의 01-070-1049에 규정되는 결정 구조를 갖는 텅스텐산주석 화합물 결정상이다. WSn2O5 상은, 공간군 P121/c1(14)으로써 나타내어지는 결정 구조를 가지고, Inorg. Chem., (2007), 46, pp 7005-7011에 개시되어 있는 텅스텐산주석 화합물 결정상이다. WSn3O6 상은, 공간군 C12/c1(15)으로써 나타내어지는 결정 구조를 가지고, Inorg. Chem., (2007), 46, pp 7005-7011에 개시되어 있는 텅스텐산주석 화합물 결정상이다.
또, ZnWO4 상, Zn2W3O8 상, WSnO4 상, WSn2O5 상 및 WSn3O6 상 중 어느 한 상의 일부에 이들 복산화물 결정상을 구성하는 것 이외의 금속 원소 및 Si 중 적어도 하나가 포함되는 상이란, ZnWO4 상, Zn2W3O8 상, WSnO4 상, WSn2O5 상 및 WSn3O6 상 중 어느 한 상의 일부에 이들 복산화물 결정상을 구성하는 것 이외의 금속 원소 및 Si 중 적어도 하나가 고용(固溶)된 결정 구조라도 좋고, 예컨대, 상기 복산화물 결정상을 구성하는 것 이외의 금속 원소 및 Si 중 적어도 하나가, ZnWO4 상, Zn2W3O8 상, WSnO4 상, WSn2O5 상 및 WSn3O6 상 중 어느 한 상의 W 사이트 및/또는 Zn 사이트 혹은 Sn 사이트의 일부에 고용 치환되어 있어도 좋고, ZnWO4 상, Zn2W3O8 상, WSnO4 상, WSn2O5 상 및 WSn3O6 상 중 어느 한 상의 결정 격자 사이에 침입하고 있어도 좋다.
(빅스바이트형 상)
본 실시형태의 산화물 소결체에 있어서는, 그것을 이용하여 형성된 산화물 반도체막을 채널층으로서 포함하는 반도체 디바이스인 TFT에 있어서, 그 OFF 전류를 저하시키고, 낮은 구동 전압으로 OFF 전류에 대한 ON 전류의 비를 높게 함과 더불어, 산화물 소결체의 열전도율을 높게 한다는 관점에서, 결정상으로서 또한 빅스바이트형 상을 포함하는 것이 바람직하다.
빅스바이트형 상은, 빅스바이트 상 및 빅스바이트 상의 일부에 In 및 W 이외의 금속 원소 및 Si 중 적어도 하나가 포함되는 상이며, 빅스바이트 상과 동일한 결정 구조를 갖는 것의 총칭을 말한다. 빅스바이트형 상은 X선 회절 측정에 의해 동정된다. 여기서, 빅스바이트 상은 산화인듐(In2O3)의 결정상의 하나이며, JCPDS 카드의 6-0416에 규정되는 결정 구조를 말하고, 희토류 산화물 C 형상(또는 C-희토 구조상)이라고도 불린다. 또한, 빅스바이트 상의 일부에 In 및 W 이외의 금속 원소 및 Si 중 적어도 하나가 포함되는 상은, 빅스바이트 상의 일부에 In 및 W 이외의 금속 원소 및 Si 중 적어도 하나가 고용된 결정 구조라도 좋다.
(복산화물 결정상 점유율)
본 실시형태의 산화물 소결체에 있어서, 그것을 이용하여 형성된 산화물 반도체막을 채널층으로서 포함하는 반도체 디바이스인 TFT(박막 트랜지스터)에 있어서, 그 OFF 전류를 저하시키고, 낮은 구동 전압으로 OFF 전류에 대한 ON 전류의 비를 높게 함과 더불어, 산화물 소결체의 열전도율을 높게 한다는 관점에서, 산화물 소결체의 어느 단면에 있어서의 그 단면의 면적에 대한 텅스텐과 아연 및 주석 중 적어도 하나를 포함하는 복산화물 결정상 면적의 점유율인 복산화물 결정상 점유율은, 0%보다 크고 50% 이하가 바람직하며, 0.5% 이상 30% 이하가 보다 바람직하고, 0.5% 이상 15% 이하가 더욱 바람직하다.
복산화물 결정상 점유율은 다음과 같이 하여 산출한다. 우선, 에너지 분산형 형광 X선 분석계가 딸린 주사형 이차 전자현미경(SEM-EDX)을 이용하여, 경면 마무리 가공을 한 산화물 소결체의 단면을 SEM으로 관찰하고, 각 상의 조성을 EDX으로 분석한다. 각 상의 결정 구조를 X선 회절 측정의 θ-2θ법에 의해 동정한다. X선 회절 측정에 의해 동정된 각 상은 금속 원소의 조성 비율이 다르다. 산화물 소결체의 상 사이의 금속 원소의 조성 비율의 다름은, 상기 EDX으로 분석된 상 사이의 조성의 비율의 다름과 경향이 일치한다. 예컨대, X선 회절 측정에 있어서, In2O3 상과 WSn2O5 상과 WSn3O6 상이 동정된 경우, EDX에 의한 분석에 있어서는, In2O3 상에서는 In 비율(예컨대 In/(In+W+Sn))이 높아지고, WSn2O5 상 및 WSn3O6 상에서는, W 비율(예컨대 W/(In+W+Sn)) 및/또는 Sn의 비율(예컨대 Sn/(In+W+Sn))이 높아진다. SEM-EDX으로 각 소결 분말의 금속 비율을 구하여, In 비율이 높은 영역을 In2O3 상이라고 판단하고, W 비율 및/또는 Sn 비율이 높아지는 영역을 WSn2O5 상 및 WSn3O6 상이라고 판단할 수 있다.
(복산화물 결정상 및 빅스바이트형 상의 더블상 점유율)
본 실시형태의 산화물 소결체가 결정상으로서 복산화물 결정상 및 빅스바이트형 상을 포함하는 경우, 산화물 소결체를 이용하여 형성된 산화물 반도체막을 채널층으로서 포함하는 반도체 디바이스인 TFT에 있어서, 그 OFF 전류를 저하시키고, 낮은 구동 전압으로 OFF 전류에 대한 ON 전류의 비를 높게 하고, 그 특성의 주면 내의 변동을 저감함과 더불어, 산화물 소결체의 열전도율을 높게 한다는 관점에서, 산화물 소결체의 어느 단면에 있어서의 그 단면의 면적에 대한 복산화물 결정상 및 빅스바이트형 상의 합계 면적의 점유율인 더블상 점유율은, 95% 이상 100% 이하가 바람직하고, 98% 이상 100% 이하가 보다 바람직하다.
여기서, 산화물 소결체의 빅스바이트형 상의 면적의 점유율은, 산화물 소결체 단면의 면적에 대한 복산화물 결정상 면적의 점유율인 복산화물 결정상 점유율과 같은 방법으로 산출되므로, 단면의 면적에 대한 복산화물 결정상 및 빅스바이트형 상의 합계 면적의 점유율인 더블상 점유율은, 산화물 소결체 단면의 면적에 대한 복산화물 결정상 면적의 점유율인 복산화물 결정상 점유율과 같은 방법으로 산출된다.
(텅스텐 함유율)
본 실시형태의 산화물 소결체에 있어서, 그것을 이용하여 형성된 산화물 반도체막을 채널층으로서 포함하는 반도체 디바이스인 TFT에 있어서, 낮은 구동 전압으로 OFF 전류에 대한 ON 전류의 비를 높게 함과 더불어, 산화물 반도체막의 성막 속도를 크게 한다는 관점에서, 산화물 소결체에 포함되는 모든 금속 원소 및 Si에 대한 텅스텐의 함유율은, 0.5 원자% 이상 20 원자% 이하가 바람직하고, 0.5 원자% 이상 10 원자% 이하가 보다 바람직하고, 7 원자% 이상 10 원자% 이하가 더욱 바람직하다.
여기서, 산화물 소결체 내의 W 등의 금속 원소 또는 Si의 함유량은 ICP(유도 결합 플라즈마) 질량 분석에 의해 측정된다. 텅스텐 함유율은, 산화물 소결체 내의 모든 금속 원소 및 Si의 합계 함유량에 대한 W의 함유량의 백분율이다.
(금속 원소 및 Si의 함유율)
본 실시형태의 산화물 소결체를 이용하여 형성된 산화물 반도체막을 채널층으로서 포함하는 반도체 디바이스인 TFT에 있어서, 그 OFF 전류를 저하시킴과 더불어, 낮은 구동 전압으로 OFF 전류에 대한 ON 전류의 비를 높게 한다는 관점에서, 산화물 소결체에 포함되는 모든 금속 원소 및 Si(실리콘)에 대한, Al(알루미늄), Ti(티탄), Cr(크롬), Ga(갈륨), Hf(하프늄), Zr(지르코늄), Si(실리콘), Mo(몰리브덴), V(바나듐), Nb(니오븀), Ta(탄탈) 및 Bi(비스무트)로 이루어지는 군으로부터 선택되는 적어도 1종의 원소 함유율은, 0.1 원자% 이상 10 원자% 이하가 바람직하고, 0.1 원자% 이상 5 원자% 이하가 보다 바람직하고, 0.1 원자% 이상 1 원자% 이하가 더욱 바람직하다.
여기서, Al, Ti, Cr, Ga, Hf, Si, V 및 Nb의 적어도 1 종류의 원소 함유율이 0.1 원자% 이상일 때, 그 산화물 소결체를 이용하여 얻어지는 산화물 반도체를 포함하는 반도체 디바이스의 OFF 전류가 낮아지는 효과가 있지만, 이러한 원소 함유율이 10 원자%보다 커지면, 반도체 디바이스의 ON 전류가 낮아지는 경향이 있다.
또, Zr, Mo, Ta 및 Bi의 적어도 1종의 원소 함유율이 0.1 원자% 이상일 때, 그 산화물 소결체를 이용하여 얻어지는 산화물 반도체를 포함하는 반도체 디바이스의 ON 전류가 높아지는 효과가 있지만, 이러한 원소 함유율이 10 원자%보다 커지면, 반도체 디바이스의 OFF 전류가 높아지는 경향이 있다.
본 실시형태에 따른 산화물 소결체를 이용하여 형성되는 산화물 반도체막은 반도체 디바이스의 반도체층으로서 이용되기 때문에, 투명 도전막으로서 요구되는 것보다도 전기 저항율이 높은 것이 바람직하다. 구체적으로는, 본 실시형태에 따른 산화물 소결체를 이용하여 형성되는 산화물 반도체막은, 전기 저항율이 1×10-4 Ωcm 이상인 것이 바람직하다. 이 때문에, 산화물 소결체에 포함될 수 있는 Si의 함유율은, Si/In 원자수비로 0.007보다 작은 것이 바람직하고, 또 산화물 소결체에 포함될 수 있는 Ti의 함유율은, Ti/In 원자수비로 0.004보다 작은 것이 바람직하다.
산화물 반도체막의 전기 저항율은 4단자법에 의해서 측정된다. 전극재로서 Mo 전극을 스퍼터링법에 의해 형성하고, 외측의 전극끼리 -40 V에서 +40 V까지의 전압을 소인하고, 전류를 흘리면서 내측의 전극 사이의 전압을 측정하여, 전기 저항치를 산출한다.
(산화물 소결체의 제조 방법)
본 실시형태의 산화물 소결체의 제조 방법은 특별히 제한은 없지만, 효율적으로 제조한다는 관점에서, 원료 분말의 혼합물을 조제하는 공정과, 혼합물을 하소하는 공정과, 하소 분말을 성형하는 공정과, 성형체를 소결하는 공정을 포함한다.
1. 원료 분말을 준비하는 공정
산화물 소결체의 원료 분말로서, 산화인듐 분말(예컨대 In2O3 분말), 산화텅스텐 분말(예컨대 WO3 분말), 산화아연 분말(예컨대 ZnO 분말), 산화주석 분말(예컨대 SnO2 분말) 등, 산화물 소결체를 구성하는 금속 원소 및 Si의 산화물 분말을 준비한다. 또한, 산화텅스텐 분말로서는 WO2.72 분말, WO2.0 분말로 나타내는 것과 같은, WO3 분말에 비해서 산소가 결손된 화학 조성을 갖는 분말을 원료로서 이용하는 것이, 높은 열전도율을 얻는 데에 있어서 보다 바람직하다. 원료 분말의 순도는, 산화물 소결체에의 의도하지 않는 금속 원소 및 Si의 혼입을 방지하여 안정된 물성을 얻는다는 관점에서, 99.9 질량% 이상의 고순도인 것이 바람직하다.
2. 원료 분말의 일차 혼합물을 조제하는 공정
우선, 상기 원료 분말 중, WO2.72 분말 또는 WO2.0 분말, ZnO 분말, SnO2 분말 등의 산화물 분말인 원료 분말을 분쇄 혼합한다. 이 때, 산화물 소결체의 결정상으로서, ZnWO4형 상을 얻고 싶은 경우는 원료 분말로서 WO2.72 분말 또는 WO2.0 분말과 ZnO 분말을 몰비로 1:1의 비율로, Zn2W3O8형 상을 얻고 싶은 경우는 원료 분말로서 WO2.72 분말 또는 WO2.0 분말과 ZnO 분말을 몰비로 3:2의 비율로, WSnO4형 상을 얻고 싶은 경우는 원료 분말로서 WO2.72 분말 또는 WO2.0 분말과 SnO2 분말을 몰비로 1:1의 비율로, WSn2O5형 상을 얻고 싶은 경우는 원료 분말로서 WO2.72 분말 또는 WO2.0 분말과 SnO2 분말을 몰비로 1:2의 비율로, WSn3O6형 상을 얻고 싶은 경우는 원료 분말로서 WO2.72 분말 또는 WO2.0 분말과 SnO2 분말을 몰비로 1:3의 비율로 혼합한다. 원료 분말을 분쇄 혼합하는 방법에는 특별히 제한은 없으며, 건식 및 습식의 어느 방식이라도 좋고, 구체적으로는 볼밀, 유성볼밀, 비드밀 등을 이용하여 분쇄 혼합된다. 이와 같이 하여 원료 분말의 일차 혼합물을 얻을 수 있다. 여기서, 습식의 분쇄 혼합 방식을 이용하여 얻어진 혼합물의 건조에는, 자연 건조나 스프레이 드라이어 등의 건조 방법이 바람직하게 이용될 수 있다.
3. 일차 혼합물을 하소하는 공정
이어서, 얻어진 일차 혼합물을 하소한다. 일차 혼합물의 하소 온도는 특별히 제한은 없지만, 하소물의 입경이 지나치게 커져 소결 밀도가 저하하는 일이 없도록 1200℃ 미만인 것이 바람직하고, 하소물로서 결정상인 ZnWO4형 상, Zn2W3O8형 상, WSnO4형 상, WSn2O5형 상 및/또는 WSn3O6형 상을 얻기 위해서는 500℃ 이상인 것이 바람직하다. 이 때문에, 500℃ 이상 1000℃ 미만인 것이 바람직하고, 550℃ 이상 900℃ 이하가 보다 바람직하다. 이와 같이 하여, 결정상인 ZnWO4형 상, Zn2W3O8형 상, WSnO4형 상, WSn2O5형 상 및/또는 WSn3O6형 상을 포함하는 하소물을 얻을 수 있다. 하소 분위기는, 대기 분위기 혹은 산소를 25 체적% 이상 포함하는 산소-질소 혼합 분위기가 적합하다.
4. 원료 분말의 이차 혼합물을 조제하는 공정
이어서, 얻어진 하소물과, 상기 원료 분말 중의 In2O3 분말을, 상기와 같은 분쇄 혼합하는 방법에 의해 분쇄 혼합한다. 이와 같이 하여, 원료 분말의 이차 혼합물을 얻을 수 있다.
5. 이차 혼합물을 성형하는 공정
이어서, 얻어진 이차 혼합물을 성형한다. 이차 혼합물을 성형하는 방법은 특별히 제한은 없지만, 소결 밀도를 높게 한다는 점에서, 일축 프레스법, CIP(냉간 정수압 처리)법, 캐스팅법 등이 바람직하다. 이와 같이 하여 성형체를 얻을 수 있다.
6. 성형체를 소결하는 공정
이어서, 얻어진 성형체를 소결한다. 성형체의 소결 온도는 특별히 제한은 없지만, 소결 밀도(이론 밀도에 대한 실제의 소결 밀도의 백분율을 말한다.)를 90% 이상으로 하여 열전도율을 높게 한다는 점에서, 1000℃ 이상 1500℃ 이하가 바람직하고, 1050℃ 이상 1200℃ 이하가 보다 바람직하다. 또 소결 분위기는 특별히 제한은 없지만, 산화물 소결체의 구성 결정의 입경이 커지는 것을 막아 크랙의 발생을 방지한다는 점 및 열전도율이 높아진다는 점에서, 대기압-대기 분위기, 산소 분위기, 질소-산소 혼합 분위기 등이 바람직하고, 대기압-대기 분위기가 특히 바람직하다. 이와 같이 하여 본 실시형태의 산화물 소결체를 얻을 수 있다.
[실시형태 2: 반도체 디바이스]
도 1을 참조하면, 본 발명의 다른 실시형태인 반도체 디바이스(10)는, 실시형태 1의 산화물 소결체를 타겟으로서 이용하여 스퍼터법에 의해 형성한 산화물 반도체막(14)을 포함한다. 본 실시형태의 반도체 디바이스는, 상기 실시형태의 산화물 소결체를 타겟으로서 이용하여 스퍼터법에 의해 형성한 산화물 반도체막을 포함하기 때문에, 높은 특성을 갖는다.
본 실시형태의 반도체 디바이스(10)는, 특별히 한정되지는 않지만, 예컨대, 실시형태 1의 산화물 소결체를 타겟으로서 이용하여 스퍼터법에 의해 형성한 산화물 반도체막(14)을 채널층으로서 포함하는 반도체 디바이스인 TFT(박막 트랜지스터)이다. 본 실시형태의 반도체 디바이스(10)의 일례인 TFT는, 상기 실시형태의 산화물 소결체를 타겟으로서 이용하여 스퍼터법에 의해 형성한 산화물 반도체막(14)을 채널층으로서 포함하기 때문에, 그 OFF 전류가 낮아짐과 더불어, 낮은 구동 전압으로 OFF 전류에 대한 ON 전류의 비가 높아진다.
본 실시형태의 반도체 디바이스(10)인 TFT는, 보다 구체적으로는, 도 1에 도시하는 것과 같이, 기판(11)과, 기판(11) 상에 배치된 게이트 전극(12)과, 게이트 전극(12) 상에 절연층으로서 배치된 게이트 절연막(13)과, 게이트 절연막(13) 상에 채널층으로서 배치된 산화물 반도체막(14)과, 산화물 반도체막(14) 상에 상호 접촉하지 않도록 배치된 소스 전극(15) 및 드레인 전극(16)을 포함한다.
(반도체 디바이스의 제조 방법)
도 2를 참조하면, 본 실시형태의 반도체 디바이스(10)의 제조 방법은, 특별히 제한은 없지만, 효율적으로 높은 특성의 반도체 디바이스를 제조한다는 관점에서, 기판(11) 상에 게이트 전극(12)을 형성하는 공정(도 2(A)), 게이트 전극(12) 상에 절연층으로서 게이트 절연막(13)을 형성하는 공정(도 2(B))과, 게이트 절연막(13) 상에 채널층으로서 산화물 반도체막(14)을 형성하는 공정(도 2(C))과, 산화물 반도체막(14) 상에 소스 전극(15) 및 드레인 전극(16)을 상호 접촉하지 않게 형성하는 공정(도 2(D))을 포함하는 것이 바람직하다.
1. 게이트 전극을 형성하는 공정
도 2(A)를 참조하면, 기판(11) 상에 게이트 전극(12)을 형성한다. 기판(11)은, 특별히 제한은 없지만, 투명성, 가격 안정성 및 표면 평활성을 높게 한다는 점에서, 석영 유리 기판, 무알칼리 유리 기판, 알칼리 유리 기판 등이 바람직하다. 게이트 전극(12)은, 특별히 제한은 없지만, 내산화성이 높고 또 전기 저항이 낮다는 점에서, Mo 전극, Ti 전극, W 전극, Al 전극, Cu 전극 등이 바람직하다. 게이트 전극(12)의 형성 방법은, 특별히 제한은 없지만, 기판의 주면 상에 대면적으로 균일하게 형성할 수 있다는 점에서, 진공증착법, 스퍼터법 등이 바람직하다.
2. 게이트 절연막을 형성하는 공정
도 2(B)를 참조하면, 게이트 전극(12) 상에 절연층으로서 게이트 절연막(13)을 형성한다. 게이트 절연막(13)은, 특별히 제한은 없지만, 절연성이 높다는 점에서, SiOx막, SiNx막 등이 바람직하다. 게이트 절연막(13)의 형성 방법은, 특별히 제한은 없지만, 게이트 전극이 형성된 기판의 주면 상에 대면적으로 균일하게 형성할 수 있다는 점 및 절연성을 확보한다는 점에서, 플라즈마 CVD(화학 기상 퇴적)법 등이 바람직하다.
3. 산화물 반도체막을 형성하는 공정
도 2(C)를 참조하면, 게이트 절연막(13) 상에 채널층으로서 산화물 반도체막(14)을 형성한다. 산화물 반도체막(14)은, 특성이 높은 반도체 디바이스(10)를 제조한다는 관점에서, 실시형태 1의 산화물 소결체를 타겟으로서 이용하여 스퍼터법에 의해 형성한다. 여기서, 스퍼터법이란, 성막실 내에, 타겟과 기판을 대향시켜 배치하고, 타겟에 전압을 인가하여, 희가스 이온으로 타겟의 표면을 스퍼터링함으로써, 타겟으로부터 타겟을 구성하는 원자를 방출시켜 기판(상기한 게이트 전극 및 게이트 절연막이 형성된 기판도 포함한다.) 상에 퇴적시킴으로써 타겟을 구성하는 원자로 구성되는 막을 형성하는 방법을 말한다.
4. 소스 전극 및 드레인 전극을 형성하는 공정
도 2(D)를 참조하면, 산화물 반도체막(14) 상에 소스 전극(15) 및 드레인 전극(16)을 상호 접촉하지 않게 형성한다. 소스 전극(15) 및 드레인 전극(16)은, 특별히 제한은 없지만, 내산화성이 높고, 전기 저항이 낮으며 또한 산화물 반도체막과의 접촉 전기 저항이 낮다는 점에서, Mo 전극, Ti 전극, W 전극, Al 전극, Cu 전극 등이 바람직하다. 소스 전극(15) 및 드레인 전극(16)을 형성하는 방법은, 특별히 제한은 없지만, 산화물 반도체막이 형성된 기판의 주면 상에 대면적으로 균일하게 형성할 수 있다는 점에서, 진공증착법, 스퍼터법 등이 바람직하다. 소스 전극(15) 및 드레인 전극(16)을 상호 접촉하지 않게 형성하는 방법은, 특별히 제한은 없지만, 산화물 반도체막이 형성된 기판의 주면 상에 대면적으로 균일한 소스 전극과 드레인 전극의 패턴을 형성할 수 있다는 점에서, 포토레지스트를 사용한 에칭법에 의한 형성이 바람직하다.
실시예
(실시예 1~실시예 5)
1. 분말 원료의 준비
입도가 0.5 ㎛~1.2 ㎛이고 순도가 99.9 질량%인 WO2.72 분말과, 평균 입경이 1.0 ㎛이고 순도가 99.99 질량%인 ZnO 분말과, 평균 입경이 1.0 ㎛이고 순도가 99.99 질량%인 In2O3 분말을 준비했다.
2. 원료 분말의 일차 혼합물의 조제
우선, 볼밀에, 준비한 원료 분말 중, WO2.72 분말과 ZnO 분말을 넣어, 18시간 분쇄 혼합함으로써 원료 분말의 일차 혼합물을 조제했다. WO2.72 분말과 ZnO 분말의 몰 혼합비를 WO2.7:ZnO=1:1로 했다. 상기한 분쇄 혼합시의 분산매로서 에탄올을 이용했다. 얻어진 원료 분말의 일차 혼합물은 대기 속에서 건조시켰다.
3. 일차 혼합물의 하소
이어서, 얻어진 원료 분말의 일차 혼합물을, 알루미나제 도가니에 넣어, 대기 분위기 속에서 800℃의 온도에서 8시간 하소했다. 하소 온도는 결정상이 형성되는 온도라면 하소 가루의 입경을 되도록이면 작게 할 수 있다는 점에서 낮은 쪽이 바람직하다. 이와 같이 하여, 결정상으로서 ZnWO4형 상을 포함하는 하소물을 얻을 수 있었다.
4. 원료 분말의 이차 혼합물의 조제
이어서, 얻어진 하소물을, 준비한 원료 분말인 In2O3 분말과 함께 포트에 투입하고, 또한 12시간 분쇄 혼합 볼밀에 넣어 12시간 분쇄 혼합함으로써 원료 분말의 이차 혼합물을 조제했다. 하소물과 In2O3 분말과의 혼합 비율은, WO2.72 분말과 ZnO 분말과 In2O3 분말의 몰 혼합비가 표 1의 실시예 1~실시예 5에 나타내는 것과 같은 비가 되도록 했다. 상기한 분쇄 혼합시의 분산매로서 에탄올을 이용했다. 얻어진 혼합 분말은 스프레이 드라이로 건조시켰다.
5. 이차 혼합물의 성형
이어서, 얻어진 이차 혼합물을 프레스에 의해 성형하고, 추가로 CIP에 의해 실온(5℃~30℃)의 정수(靜水) 속에서 190 MPa의 압력으로 가압 성형하여, 직경 100 mm이고 두께 약 9 mm인 원판형의 성형체를 얻었다.
6. 성형체의 소결
이어서, 얻어진 성형체를 대기 분위기 속에서 표 1의 실시예 1~실시예 5에 나타내는 소결 온도로 8시간 소결하고, 이로써 산화물 소결체를 얻을 수 있었다.
7. 산화물 소결체의 물성 평가
얻어진 산화물 소결체의 결정상은, 산화물 소결체의 일부에서 샘플을 채취하여, 분말 X-선 회절법에 의한 결정 해석에 의해 동정했다. X선으로서는 Cu의 Κα선을 이용하여 결정상을 동정했다. 산화물 소결체에 존재하는 결정상을 표 1에 정리했다.
얻어진 산화물 소결체의 상기 단면에 있어서의 복산화물 결정상 및 빅스바이트형 상인 In2O3형 상은 다음과 같이 하여 동정했다.
산화물 소결체의 일부에서 샘플을 채취하고, 샘플의 표면을 연마하여 평활하게 했다. 이어서, SEM-EDX를 이용하여, 샘플의 표면을 SEM으로 관찰하고, 각 결정 입자의 금속 원소의 조성비를 EDX로 분석했다. 결정 입자를 이들 결정 입자의 금속 원소 조성비의 경향으로 그룹을 나눈 바, Zn 함유율 및 W 함유율이 높은 결정 입자 그룹과 Zn 함유율 및 W 함유율이 매우 낮고 In 함유율이 높은 결정 입자 그룹으로 나눌 수 있었다. Zn 함유율 및 W 함유율이 높은 결정 입자 그룹은 복산화물 결정상인 ZnWO4형 상이며, Zn 함유율 및 W 함유율이 매우 낮고 In 함유율이 높은 결정 입자 그룹은 빅스바이트형 상인 In2O3형 상이라고 결론지었다.
산화물 소결체의 상기 단면에 있어서의 그 단면의 면적에 대한 복산화물 결정상 면적의 점유율인 복산화물 결정상 점유율, 그리고 산화물 소결체의 상기 단면에 있어서의 그 단면의 면적에 대한 복산화물 결정상 및 빅스바이트형 상인 In2O3형 상의 합계 면적의 점유율인 더블상 점유율(이하, 복산화물 결정상 및 빅스바이트형 상인 In2O3형 상의 더블상 점유율이라고 한다.)을 표 1에 정리했다.
얻어진 산화물 소결체 내의 금속 원소 및 Si의 함유량은 ICP 질량 분석법에 의해 측정했다. 이들 함유량에 기초하여 산화물 소결체에 포함되는 금속 원소 및 Si에 대한 W의 함유율을 산출했다. 결과를 표 1에 정리했다. 또한, 표 1에서 「첨가 원소」는, Al(알루미늄), Ti(티탄), Cr(크롬), Ga(갈륨), Hf(하프늄), Zr(지르코늄), Si(실리콘), Mo(몰리브덴), V(바나듐), Nb(니오븀), Ta(탄탈) 및 Bi(비스무트)에서 선택되는 원소 M를 의미하지만, 실시예 1~실시예 5에서 첨가 원소는 사용하지 않았다.
얻어진 산화물 소결체의 열전도율은 레이저 플래시법에 의해 측정했다. 산화물 소결체 일부에서 샘플을 채취하여, 직경 20 mm×두께 1 mm의 원판형으로 가공했다. 열의 흡수 및 복사율을 좋게 하기 위해서, 샘플 표면에 카본 스프레이를 도포한 후, 샘플 표면에 펄스 레이저광을 조사했다. 레이저광은 파장이 1.06 ㎛이고, 펄스 폭이 0.4 ms였다. 실시예 1의 열전도율을 1로 했을 때의 각 실시예의 상대 열전도율을 표 1에 정리했다.
8. 타겟의 제작
얻어진 산화물 소결체를, 직경 3 인치(76.2 mm)이며 두께 5.0 mm인 타겟으로 가공했다.
9. 반도체 디바이스의 제작
(1) 게이트 전극의 형성
도 2(A)를 참조하면, 우선, 기판(11)으로서 50 mm×50 mm×두께 0.6 mm의 합성 석영 유리 기판을 준비하고, 그 기판(11) 상에 스퍼터법에 의해 게이트 전극(12)으로서 두께 100 nm의 Mo 전극을 형성했다.
(2) 게이트 절연막의 형성
도 2(B)를 참조하면, 이어서 게이트 전극(12) 상에 플라즈마 CVD법에 의해 게이트 절연막(13)으로서 두께 200 nm의 비정질의 SiOx막을 형성했다.
(3) 산화물 반도체막의 형성
도 2(C)를 참조하면, 이어서, 게이트 절연막(13) 상에, 실시예 1~실시예 5의 각각의 산화물 소결체로 가공된 타겟을 이용한 RF(교류) 마그네트론 스퍼터법에 의해, 두께 35 nm의 산화물 반도체막(14)을 형성했다. 여기서, 타겟의 직경 3 인치(76.2 mm)의 평면이 스퍼터면이었다.
구체적으로는, 스퍼터링 장치(도시하지 않음)의 성막실 내의 수냉되어 있는 기판 홀더 상에, 상기 게이트 전극(12) 및 게이트 절연막(13)이 형성된 기판(11)을 게이트 절연막(13)이 노출되도록 배치했다. 상기 타겟을 게이트 절연막(13)에 대향하도록 90 mm의 거리로 배치했다. 성막실 내부를 6×10-5 Pa 정도의 진공도로 하여, 타겟을 다음과 같이 스퍼터링했다.
우선, 게이트 절연막(13)과 타겟 사이에 셔터를 넣은 상태에서, 성막실 내에 Ar(아르곤) 가스와 O2(산소) 가스의 혼합 가스를 0.5 Pa의 압력까지 도입했다. 혼합 가스 중의 O2 가스 함유율은 1 체적%였다. 타겟에 120 W의 RF 전력을 인가하여 스퍼터링 방전을 일으키고, 이로써 타겟 표면의 클리닝(pre-sputtering)을 10분간 행했다.
이어서, 동일한 타겟에 120 W의 스퍼터 RF 전력을 인가하여, 성막실 내부의 분위기를 그대로 유지한 상태에서, 상기 셔터를 벗겨냄으로써, 게이트 절연막(13) 상에 산화물 반도체막(14)을 성막했다. 또한, 기판 홀더에 대해서는, 특별히 바이어스 전압은 인가되지 않고, 수냉이 되어 있을 뿐이었다. 이 때, 산화물 반도체막(14)의 두께가 35 nm가 되도록 성막 시간을 설정했다. 이와 같이 하여, 산화물 소결체로 가공된 타겟을 이용한 RF(교류) 마그네트론 스퍼터법에 의해 산화물 반도체막(14)이 형성되었다. 이러한 산화물 반도체막(14)은, 반도체 디바이스(10)인 TFT(박막 트랜지스터)에 있어서 채널층으로서 기능하게 되었다. 각 실시예에 있어서의 산화물 반도체막(14)의 성막 속도를 표 2에 정리했다. 표 2로부터, W의 함유율이 지나치게 높아지면 성막 속도가 저하하는 것을 알 수 있었다.
이어서, 형성된 산화물 반도체막(14)의 일부를 에칭함으로써, 소스 전극 형성용부(14s), 드레인 전극 형성용부(14d) 및 채널부(14c)를 형성했다. 여기서, 소스 전극 형성용부(14s) 및 드레인 전극 형성용부(14d)의 주면의 크기를 100 ㎛×100 ㎛, 채널 길이 CL(도 1의 (A) 및 (B) 그리고 도 2를 참조하면, 채널 길이 CL란, 소스 전극(15)과 드레인 전극(16) 사이의 채널부(14c)의 거리를 말한다.)가 40 ㎛, 채널 폭 CW(도 1의 (A) 및 (B) 그리고 도 2를 참조하면, 채널 폭 CW이란, 채널부(14c)의 폭을 말한다.)이 50 ㎛로 했다. 이 때, 반도체 디바이스인 박막 트랜지스터(TFT)가 75 mm×75 mm의 기판 주면 내에 3 mm 간격으로 세로 25개×가로 25개 배치되도록, 도 1 및 도 2에 기재된 채널부가 75 mm×75 mm의 기판 주면 내에 3 mm 간격으로 세로 25개×가로 25개 배치되었다.
상기한 산화물 반도체막(14)의 일부는, 구체적으로는, 체적비로 옥살산:물=1:10인 에칭 수용액을 조제하여, 게이트 전극(12), 게이트 절연막(13) 및 산화물 반도체막(14)이 이 순서로 형성된 기판(11)을 그 에칭 수용액에 침지함으로써 에칭했다. 이 때, 에칭 수용액은 핫 버스 내에서 40℃로 승온되어 있었다.
(4) 소스 전극 및 드레인 전극의 형성
도 2(D)를 참조하면, 이어서, 산화물 반도체막(14) 상에 소스 전극(15) 및 드레인 전극(16)을 상호 분리하여 형성했다.
구체적으로는, 산화물 반도체막(14)의 소스 전극 형성용부(14s) 및 드레인 전극 형성용부(14d)의 주면만이 노출되도록, 산화물 반도체막(14) 상에 레지스트(도시하지 않음)을 도포, 노광 및 현상했다. 산화물 반도체막(14)의 소스 전극 형성용부(14s) 및 드레인 전극 형성용부(14d)의 각각의 주면 상에, 스퍼터법에 의해, 소스 전극(15)인 두께가 100 nm인 Mo 전극과 드레인 전극(16)인 두께가 100 nm인 Mo 전극을 상호 분리하여 형성했다. 그 후, 산화물 반도체막(14) 상의 레지스트를 박리했다. 이러한 소스 전극, 드레인 전극으로서의 Mo 전극은, 반도체 디바이스인 박막 트랜지스터(TFT)가 75 mm×75 mm의 기판 주면 내에 3 mm 간격으로 세로 25개×가로 25개 배치되도록, 하나의 채널부에 대하여 소스 전극, 드레인 전극을 각 하나씩 배치했다. 이에 따라, 반도체 디바이스(10)로서, 산화물 반도체막(14)을 채널층으로서 구비하는 TFT를 제조했다.
이어서, 얻어진 반도체 디바이스(10)인 TFT를 질소 분위기 속에서 300℃에서 1시간 열처리했다.
10. 반도체 디바이스의 특성 평가
반도체 디바이스인 TFT의 특성을 다음과 같이 평가했다. 우선, 게이트 전극, 소스 전극 및 드레인 전극에 측정 바늘을 접촉했다. 소스 전극과 드레인 전극 사이에 7 V의 소스-드레인 사이 전압 Vds을 인가하고, 소스 전극과 게이트 전극 사이에 인가하는 소스-게이트 사이 전압 Vgs을 -10 V에서 15 V로 변화시켜, 그 때의 소스-드레인 사이 전류 Ids를 측정했다. 소스-게이트 사이 전압 Vgs이 -5 V일 때의 소스-드레인 사이 전류 Ids를 OFF 전류라고 정의했다. 각 실시예에 있어서의 OFF 전류의 값을 표 2에 정리했다. 소스-게이트 사이 전압 Vgs이 15 V일 때의 소스-드레인 사이 전류 Ids를 ON 전류라고 정의하고, OFF 전류의 값에 대한 ON 전류의 값의 비를 표 2에 정리했다.
이어서, 75 mm×75 mm의 기판 주면 내에 3 mm 간격으로 세로 25개×가로 25개가 배치된 반도체 디바이스인 TFT 전부에 관해서 소스-드레인 사이 전류 Ids가 1×10-5 A일 때의 소스-게이트 사이 전압 Vgs을 구하고, 소스-게이트 사이 전압 Vgs의 변동을 ΔVgs로 하여 표 2에 정리했다. 여기서, 변동 ΔVgs이 작으면, 주면 내의 반도체 디바이스인 TFT 특성의 변동이 작아지는 것을 의미한다.
Figure pct00001
Figure pct00002
(실시예 6~실시예 8)
1. 분말 원료의 준비
입도가 0.5 ㎛~1.2 ㎛이고 순도가 99.9 질량%인 WO2.72 분말로 바꾸고, 입도가 0.5 ㎛~1.2 ㎛이고 순도가 99.9 질량%인 WO2.0 분말을 준비한 것 이외에는, 실시예 1~실시예 5의 경우와 같은 식으로, WO2.0 분말, ZnO 분말 및 In2O3 분말을 준비했다.
2. 원료 분말의 일차 혼합물의 조제
우선, 볼밀에, 준비한 원료 분말 중, WO2.0 분말과 ZnO 분말을 넣어, 18시간 분쇄 혼합함으로써 원료 분말의 일차 혼합물을 조제했다. WO2.0 분말과 ZnO 분말의 몰 혼합비를 WO2.0:ZnO=3:2로 했다. 상기한 분쇄 혼합시의 분산매로서 에탄올을 이용했다. 얻어진 원료 분말의 일차 혼합물은 대기 속에서 건조시켰다.
3. 일차 혼합물의 하소
이어서, 얻어진 원료 분말의 일차 혼합물을, 알루미나제 도가니에 넣어, 대기 분위기 속에서 950℃의 온도에서 5시간 하소했다. 하소 온도는 결정상이 형성되는 온도라면 하소 가루의 입경을 되도록이면 작게 할 수 있다는 점에서 낮은 쪽이 바람직하다. 이와 같이 하여, 결정상으로서 Zn2W3O8형 상을 포함하는 하소물을 얻을 수 있었다.
4. 원료 분말의 이차 혼합물의 조제
이어서, 얻어진 하소물을, 준비한 원료 분말인 In2O3 분말과 함께 포트에 투입하고, 또한 12시간 분쇄 혼합 볼밀에 넣어, 12시간 분쇄 혼합함으로써 원료 분말의 이차 혼합물을 조제했다. 하소물과 In2O3 분말의 혼합 비율은, WO2.0 분말과 ZnO 분말과 In2O3 분말의 몰 혼합비가 표 1의 실시예 6~실시예 8에 나타내는 것과 같은 비가 되도록 했다. 상기한 분쇄 혼합시의 분산매로서 에탄올을 이용했다. 얻어진 혼합 분말은 스프레이 드라이로 건조시켰다.
5. 이차 혼합물의 성형
이어서, 얻어진 이차 혼합물을 이용한 것 이외에는 실시예 1~실시예 5의 경우와 같은 식으로 직경 100 mm이고 두께 약 9 mm인 원판형의 성형체를 얻었다.
6. 성형체의 소결
이어서, 얻어진 성형체를 대기 분위기 속에서 표 1의 실시예 6~실시예 8에 나타내는 소결 온도에서 8시간 소결하고, 이로써 산화물 소결체를 얻을 수 있었다.
7. 산화물 소결체의 물성 평가
분말 X-선 회절법에 의한 결정 해석에 의해 평가했다. X선으로서는 Cu의 Κα선을 이용하여 결정상을 동정하여, 빅스바이트형 상인 In2O3형 상과 복산화물 결정상인 Zn2W3O8형 상의 존재를 확인했다. 이어서, SEM-EDX를 이용하여 그룹이 나뉜 Zn 함유율 및 W 함유율이 높은 결정 입자 그룹을 복산화물 결정상인 Zn2W3O8형 상이라고 결론지은 것 이외에는, 실시예 1~실시예 5의 경우와 같은 식으로, 복산화물 결정상 점유율의 산출, 복산화물 결정상 및 빅스바이트형 상인 In2O3형 상의 더블상 점유율의 산출, W 함유율의 산출 및 상대 열전도율의 산출을 행했다. 결과를 표 1에 정리했다. 또한, 실시예 6~실시예 8에 있어서 첨가 원소는 사용하지 않았다.
8. 타겟의 제작
얻어진 산화물 소결체를, 실시예 1~실시예 5의 경우와 같이, 직경 3 인치(76.2 mm)이고 두께 5.0 mm인 타겟으로 가공했다.
9. 반도체 디바이스의 제작
실시예 1~실시예 5의 경우와 같은 식으로 반도체 디바이스인 TFT을 제작했다. 각 실시예에 있어서의 산화물 반도체막(14)의 성막 속도를 표 2에 정리했다.
10. 반도체 디바이스의 특성 평가
실시예 1~실시예 5의 경우와 같은 식으로, 반도체 디바이스인 TFT의 특성으로서, 소스-게이트 사이 전압 Vgs이 -5 V일 때의 소스-드레인 사이 전류 Ids를 OFF 전류의 값, 그 OFF 전류의 값에 대한 소스-게이트 사이 전압 Vgs이 15 V일 때의 소스-드레인 사이 전류 Ids를 ON 전류의 값의 비, 소스-게이트 사이 전압 Vgs의 변동 ΔVgs을 측정했다. 결과를 표 2에 정리했다.
(실시예 9~실시예 13)
1. 분말 원료의 준비
평균 입경이 1.0 ㎛이고 순도가 99.99 질량%인 ZnO 분말로 바꾸고, 평균 입경이 1.0 ㎛이고 순도가 99.99 질량%인 SnO2 분말을 준비한 것 이외에는, 실시예 1~실시예 5의 경우와 같은 식으로, WO2.72 분말, SnO2 분말 및 In2O3 분말을 준비했다.
2. 원료 분말의 일차 혼합물의 조제
우선, 볼밀에, 준비한 원료 분말 중, WO2.72 분말과 SnO2 분말을 넣어, 18시간 분쇄 혼합함으로써 원료 분말의 일차 혼합물을 조제했다. WO2.72 분말과 SnO2 분말의 몰 혼합비를 WO2.72:SnO2=1:1로 했다. 상기한 분쇄 혼합시의 분산매로서 에탄올을 이용했다. 얻어진 원료 분말의 일차 혼합물은 대기 속에서 건조시켰다.
3. 일차 혼합물의 하소
이어서, 얻어진 원료 분말의 일차 혼합물을 알루미나제 도가니에 넣어, 대기 분위기 속에서 650℃의 온도에서 5시간 하소했다. 하소 온도는 결정상이 형성되는 온도라면 하소 가루의 입경을 되도록이면 작게 할 수 있다는 점에서 낮은 쪽이 바람직하다. 이와 같이 하여, 결정상으로서 WSnO4형 상을 포함하는 하소물을 얻을 수 있었다.
4. 원료 분말의 이차 혼합물의 조제
이어서, 얻어진 하소물을, 준비한 원료 분말인 In2O3 분말과 함께 포트에 투입하고, 또한 12시간 분쇄 혼합 볼밀에 넣어, 12시간 분쇄 혼합함으로써 원료 분말의 이차 혼합물을 조제했다. 하소물과 In2O3 분말의 혼합 비율은, WO2.72 분말과 SnO2 분말과 In2O3 분말의 몰 혼합비가 표 1의 실시예 9~실시예 13에 나타내는 것과 같은 비가 되도록 했다. 상기한 분쇄 혼합시의 분산매로서 에탄올을 이용했다. 얻어진 혼합 분말은 스프레이 드라이로 건조시켰다.
5. 이차 혼합물의 성형
이어서, 얻어진 이차 혼합물을 이용한 것 이외에는 실시예 1~실시예 5의 경우와 같은 식으로, 직경 100 mm이고 두께 약 9 mm인 원판형의 성형체를 얻었다.
6. 성형체의 소결
이어서, 얻어진 성형체를 대기 분위기 속에서 표 1의 실시예 9~실시예 13에 도시하는 소결 온도에서 8시간 소결하고, 이로써 산화물 소결체를 얻을 수 있었다.
7. 산화물 소결체의 물성 평가
분말 X-선 회절법에 의한 결정 해석에 의해 평가했다. X선으로서는 Cu의 Κα선을 이용하여 결정상을 동정하여, 빅스바이트형 상인 In2O3형 상과 복산화물 결정상인 WSnO4형 상의 존재를 확인했다. 이어서, SEM-EDX를 이용하여, Sn 함유율 및 W 함유율이 높은 결정 입자 그룹과 Sn 함유율 및 W 함유율이 매우 낮고 In 함유율이 높은 결정 입자 그룹으로 나눠, Sn 함유율 및 W 함유율이 높은 결정 입자 그룹은 복산화물 결정상인 WSnO4형 상이고, Sn 함유율 및 W 함유율이 매우 낮고 In 함유율이 높은 결정 입자의 그룹은 빅스바이트형 상인 In2O3형 상이라고 결론지은 것 이외에는, 실시예 1~실시예 5의 경우와 같은 식으로, 복산화물 결정상 점유율의 산출, 복산화물 결정상 및 빅스바이트형 상인 In2O3형 상의 더블상 점유율의 산출, W 함유율의 산출 및 상대 열전도율의 산출을 행했다. 결과를 표 1에 정리했다. 또한, 실시예 9~실시예 13에 있어서 첨가 원소는 사용하지 않았다.
8. 타겟의 제작
얻어진 산화물 소결체를, 실시예 1~실시예 5의 경우와 같이, 직경 3 인치(76.2 mm)이고 두께 5.0 mm인 타겟으로 가공했다.
9. 반도체 디바이스의 제작
실시예 1~실시예 5의 경우와 같은 식으로 반도체 디바이스인 TFT을 제작했다. 각 실시예에 있어서의 산화물 반도체막(14)의 성막 속도를 표 2에 정리했다.
10. 반도체 디바이스의 특성 평가
실시예 1~실시예 5의 경우와 같은 식으로, 반도체 디바이스인 TFT의 특성으로서, 소스-게이트 사이 전압 Vgs이 -5 V일 때의 소스-드레인 사이 전류 Ids를 OFF 전류의 값, 그 OFF 전류의 값에 대한 소스-게이트 사이 전압 Vgs이 15 V일 때의 소스-드레인 사이 전류 Ids를 ON 전류의 값의 비, 소스-게이트 사이 전압 Vgs의 변동 ΔVgs을 측정했다. 결과를 표 2에 정리했다.
(실시예 14~실시예 16)
1. 분말 원료의 준비
실시예 9~실시예 13의 경우와 마찬가지로, WO2.72 분말, SnO2 분말 및 In2O3 분말을 준비했다.
2. 원료 분말의 일차 혼합물의 조제
우선, 볼밀에, 준비한 원료 분말 중, WO2.72 분말과 SnO2 분말을 넣어, 18시간 분쇄 혼합함으로써 원료 분말의 일차 혼합물을 조제했다. WO2.72 분말과 SnO2 분말의 몰 혼합비를 WO2.72:SnO2=1:2로 했다. 상기한 분쇄 혼합시의 분산매로서 에탄올을 이용했다. 얻어진 원료 분말의 일차 혼합물은 대기 속에서 건조시켰다.
3. 일차 혼합물의 하소
이어서, 얻어진 원료 분말의 일차 혼합물을 알루미나제 도가니에 넣어, 대기 분위기 속에서 800℃의 온도에서 5시간 하소했다. 하소 온도는 결정상이 형성되는 온도라면 하소 가루의 입경을 되도록이면 작게 할 수 있다는 점에서 낮은 쪽이 바람직하다. 이와 같이 하여, 결정상으로서 WSn2O5형 상을 포함하는 하소물을 얻을 수 있었다.
4. 원료 분말의 이차 혼합물의 조제
이어서, 얻어진 하소물을, 준비한 원료 분말인 In2O3 분말과 함께 포트에 투입하고, 또한 12시간 분쇄 혼합 볼밀에 넣어, 12시간 분쇄 혼합함으로써 원료 분말의 이차 혼합물을 조제했다. 하소물과 In2O3 분말의 혼합 비율은, WO2.72 분말과 SnO2 분말과 In2O3 분말의 몰 혼합비가 표 1의 실시예 14~실시예 16에 나타내는 것과 같은 비가 되도록 했다. 상기한 분쇄 혼합시의 분산매로서 에탄올을 이용했다. 얻어진 혼합 분말은 스프레이 드라이로 건조시켰다.
5. 이차 혼합물의 성형
이어서, 얻어진 이차 혼합물을 이용한 것 이외에는 실시예 1~실시예 5의 경우와 같은 식으로, 직경 100 mm이고 두께 약 9 mm인 원판형의 성형체를 얻었다.
6. 성형체의 소결
이어서, 얻어진 성형체를 대기 분위기 속에서 표 1의 실시예 14~실시예 16에 나타내는 소결 온도에서 8시간 소결하고, 이로써 산화물 소결체를 얻을 수 있었다.
7. 산화물 소결체의 물성 평가
분말 X-선 회절법에 의한 결정 해석에 의해 평가했다. X선으로서는 Cu의 Κα선을 이용하여 결정상을 동정하고, 빅스바이트형 상인 In2O3형 상과 복산화물 결정상인 WSn2O5형 상의 존재를 확인했다. 이어서, SEM-EDX를 이용하여 그룹이 나뉜 Sn 함유율 및 W 함유율이 높은 결정 입자 그룹을 복산화물 결정상인 WSn2O5형 상이라고 결론지은 것 이외에는, 실시예 9~실시예 13의 경우와 같은 식으로, 복산화물 결정상 점유율의 산출, 복산화물 결정상 및 빅스바이트형 상인 In2O3형 상의 더블상 점유율의 산출, W 함유율의 산출 및 상대 열전도율의 산출을 행했다. 결과를 표 1에 정리했다. 또한, 실시예 14~실시예 16에 있어서 첨가 원소는 사용하지 않았다.
8. 타겟의 제작
얻어진 산화물 소결체를, 실시예 1~실시예 5의 경우와 같이, 직경 3 인치(76.2 mm)이고 두께 5.0 mm인 타겟으로 가공했다.
9. 반도체 디바이스의 제작
실시예 1~실시예 5의 경우와 같은 식으로 반도체 디바이스인 TFT를 제작했다. 각 실시예에 있어서의 산화물 반도체막(14)의 성막 속도를 표 2에 정리했다.
10. 반도체 디바이스의 특성 평가
실시예 1~실시예 5의 경우와 같은 식으로, 반도체 디바이스인 TFT의 특성으로서, 소스-게이트 사이 전압 Vgs이 -5 V일 때의 소스-드레인 사이 전류 Ids를 OFF 전류의 값, 그 OFF 전류의 값에 대한 소스-게이트 사이 전압 Vgs이 15 V일 때의 소스-드레인 사이 전류 Ids를 ON 전류의 값의 비, 소스-게이트 사이 전압 Vgs의 변동 ΔVgs을 측정했다. 결과를 표 2에 정리했다.
(실시예 17~실시예 19)
1. 분말 원료의 준비
입도가 0.5 ㎛~1.2 ㎛이고 순도가 99.9 질량%인 WO2.72 분말로 바꾸고, 입도가 0.5 ㎛~1.2 ㎛이고 순도가 99.9 질량%인 WO2.0 분말을 준비한 것 이외에는, 실시예 9~실시예 13의 경우와 같은 식으로, WO2.0 분말, SnO2 분말 및 In2O3 분말을 준비했다.
2. 원료 분말의 일차 혼합물의 조제
우선, 볼밀에, 준비한 원료 분말 중, WO2.0 분말과 SnO2 분말을 넣어, 18시간 분쇄 혼합함으로써 원료 분말의 일차 혼합물을 조제했다. WO2.0 분말과 SnO2 분말의 몰 혼합비를 WO2.0:SnO2=1:3로 했다. 상기한 분쇄 혼합시의 분산매로서 에탄올을 이용했다. 얻어진 원료 분말의 일차 혼합물은 대기 속에서 건조시켰다.
3. 일차 혼합물의 하소
이어서, 얻어진 원료 분말의 일차 혼합물을, 알루미나제 도가니에 넣어, 대기 분위기 속에서 950℃의 온도에서 5시간 하소했다. 하소 온도는 결정상이 형성되는 온도라면 하소 가루의 입경을 되도록이면 작게 할 수 있다는 점에서 낮은 쪽이 바람직하다. 이와 같이 하여, 결정상으로서 WSn3O6형 상을 포함하는 하소물을 얻을 수 있었다.
4. 원료 분말의 이차 혼합물의 조제
이어서, 얻어진 하소물을, 준비한 원료 분말인 In2O3 분말과 함께 포트에 투입하고, 또한 12시간 분쇄 혼합 볼밀에 넣어, 12시간 분쇄 혼합함으로써 원료 분말의 이차 혼합물을 조제했다. 하소물과 In2O3 분말의 혼합 비율은, WO2.0 분말과 SnO2 분말과 In2O3 분말의 몰 혼합비가 표 1의 실시예 17~실시예 19에 나타내는 것과 같은 비가 되도록 했다. 상기한 분쇄 혼합시의 분산매로서 에탄올을 이용했다. 얻어진 혼합 분말은 스프레이 드라이로 건조시켰다.
5. 이차 혼합물의 성형
이어서, 얻어진 이차 혼합물을 이용한 것 이외에는 실시예 1~실시예 5의 경우와 같은 식으로, 직경 100 mm이고 두께 약 9 mm인 원판형의 성형체를 얻었다.
6. 성형체의 소결
이어서, 얻어진 성형체를 대기 분위기 속에서 표 1의 실시예 17~실시예 19에 나타내는 소결 온도에서 8시간 소결하고, 이로써 산화물 소결체를 얻을 수 있었다.
7. 산화물 소결체의 물성 평가
분말 X-선 회절법에 의한 결정 해석에 의해 평가했다. X선으로서는 Cu의 Κα선을 이용하여 결정상을 동정하여, 빅스바이트형 상인 In2O3형 상과 복산화물 결정상인 WSn3O6형 상의 존재를 확인했다. 이어서, SEM-EDX를 이용하여 그룹이 나뉜 Sn 함유율 및 W 함유율이 높은 결정 입자 그룹을 복산화물 결정상인 WSn3O6형 상으로 결론지은 것 이외에는, 실시예 9~실시예 13의 경우와 같은 식으로, 복산화물 결정상 점유율의 산출, 복산화물 결정상 및 빅스바이트형 상인 In2O3형 상의 더블상 점유율의 산출, W 함유율의 산출 및 상대 열전도율의 산출을 행했다. 결과를 표 1에 정리했다. 또한, 실시예 17~실시예 19에 있어서 첨가 원소는 사용하지 않았다.
8. 타겟의 제작
얻어진 산화물 소결체를, 실시예 1~실시예 5의 경우와 같이, 직경 3 인치(76.2 mm)이고 두께 5.0 mm인 타겟으로 가공했다.
9. 반도체 디바이스의 제작
실시예 1~실시예 5의 경우와 같은 식으로 반도체 디바이스인 TFT를 제작했다. 각 실시예에 있어서의 산화물 반도체막(14)의 성막 속도를 표 2에 정리했다.
10. 반도체 디바이스의 특성 평가
실시예 1~실시예 5의 경우와 같은 식으로, 반도체 디바이스인 TFT의 특성으로서, 소스-게이트 사이 전압 Vgs이 -5 V일 때의 소스-드레인 사이 전류 Ids를 OFF 전류의 값, 그 OFF 전류의 값에 대한 소스-게이트 사이 전압 Vgs이 15 V일 때의 소스-드레인 사이 전류 Ids를 ON 전류의 값의 비, 소스-게이트 사이 전압 Vgs의 변동 ΔVgs을 측정했다. 결과를 표 2에 정리했다.
(실시예 20~실시예 36)
원료 분말의 이차 혼합물의 조제시에, 원료 분말로서, 하소물 및 In2O3 분말 외에, 표 3의 실시예 20~실시예 36에 나타내는 것과 같이, 첨가 원소를 포함하는 산화물 분말(Al2O3, TiO2, Cr2O3, Ga2O3, HfO2, SiO2, V2O5, Nb2O3, ZrO2, MoO2, Ta2O3, Bi2O3)을 첨가한 것 이외에는, 실시예 1~실시예 19의 경우와 같은 식으로, 산화물 소결체를 제작했다. 첨가 원소를 포함하는 산화물 분말의 몰 혼합 비율을 표 3에 나타냈다. 얻어진 산화물 소결체를 타겟으로 가공하여, 이러한 타겟을 이용한 RF 마그네트론 스퍼터법에 의해 형성된 산화물 반도체막을 포함하는 반도체 디바이스인 TFT을 제작했다.
얻어진 산화물 소결체의 물성을 표 3에 정리하고, 얻어진 반도체 디바이스인 TFT의 특성을 표 4에 정리했다. 물성 및 특성의 측정 방법은 실시예 1~실시예 19와마찬가지다.
Figure pct00003
Figure pct00004
(비교예 1~비교예 2)
산화물 소결체의 제작시에, 원료 분말의 혼합물을 조제한 후, 하소를 하지 않고, 원료 분말의 혼합물을 성형하여 소결한 것 이외에는, 실시예 1~실시예 8 또는 실시예 9~실시예 19의 경우와 같은 식으로 산화물 소결체를 제작하여 타겟으로 가공하고, 이러한 타겟을 이용한 RF 마그네트론 스퍼터법에 의해 형성된 산화물 반도체막을 포함하는 반도체 디바이스인 TFT를 제작했다. 하소를 하지 않고서 원료 분말의 혼합물을 성형하여 소결함으로써, 복산화물 결정상의 생성이 없음을 확인했다. 비교예 1~비교예 2 사이에서는, WO2.72 분말 혹은 WO2.0 분말, ZnO 분말 혹은 SnO2 분말, 및 In2O3 분말의 몰 혼합 비율이 다르다. 산화물 소결체의 물성을 표 3에 정리하고, 반도체 디바이스인 TFT의 특성을 표 4에 정리했다. 물성 및 특성의 측정 방법은 실시예와 마찬가지다.
표 1~표 4를 참조하면, 인듐과, 텅스텐과, 아연 및 주석 중 적어도 하나를 포함하고, 결정상으로서 텅스텐과, 아연 및 주석 중 적어도 하나를 포함하는 복산화물 결정상을 포함하는 산화물 소결체를 이용하여 형성된 산화물 반도체막을 채널층으로서 포함하는 반도체 디바이스인 TFT(박막 트랜지스터)는, 그 OFF 전류를 1×10-11 A 미만으로 저하시킴과 더불어, 낮은 구동 전압으로 OFF 전류에 대한 ON 전류의 비를 8 자릿수(8 자릿수란, 1×108 이상 1×109 미만을 의미한다. 이하 동일하다)로 높게 할 수 있었다. 또 산화물 소결체의 열전도율을 높게 할 수 있었다. 또한, 표 2 및 표 4에 있어서의 OFF 전류에 대한 ON 전류의 비의 란에서, 9 자릿수란 1×109 이상 1×1010미만을 의미하고, 5 자릿수란 1×105 이상 1×106 미만을 의미한다.
이번에 개시된 실시형태 및 실시예는 모든 점에서 예시이며 제한적인 것이 아니라고 생각되어야 한다. 본 발명의 범위는 상기한 설명이 아니라 청구범위에 의해서 나타내어지며, 청구범위와 균등한 의미 및 범위 내의 모든 변경이 포함되는 것이 의도된다.
10 : 반도체 디바이스 11 : 기판
12 : 게이트 전극 13 : 게이트 절연막
14 : 산화물 반도체막 14c : 채널부
14d : 드레인 전극 형성용부 14s : 소스 전극 형성용부
15 : 소스 전극 16 : 드레인 전극

Claims (8)

  1. 인듐과, 텅스텐과, 아연 및 주석 중 적어도 하나를 포함하는 산화물 소결체에 있어서,
    결정상으로서, 텅스텐과, 아연 및 주석 중 적어도 하나를 포함하는 복산화물 결정상을 포함하는 산화물 소결체.
  2. 제1항에 있어서, 결정상으로서, 빅스바이트형 상(相)을 더 포함하는 산화물 소결체.
  3. 제2항에 있어서, 산화물 소결체의 어느 단면에 있어서의 상기 단면의 면적에 대한 상기 복산화물 결정상 및 상기 빅스바이트형 상의 합계 면적의 점유율인 더블상 점유율은, 95% 이상 100% 이하인 것인 산화물 소결체.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 산화물 소결체의 어느 단면에 있어서의 상기 단면의 면적에 대한 상기 복산화물 결정상 면적의 점유율인 복산화물 결정상 점유율은, 0%보다 크고 50% 이하인 것인 산화물 소결체.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 복산화물 결정상은, ZnWO4형 상, Zn2W3O8형 상, WSnO4형 상, WSn2O5형 상 및 WSn3O6형 상으로 이루어지는 군으로부터 선택되는 적어도 1종의 결정상을 포함하는 것인 산화물 소결체.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서, 산화물 소결체에 포함되는 모든 금속 원소 및 실리콘에 대한 텅스텐의 함유율은, 0.5 원자% 이상 20 원자% 이하인 것인 산화물 소결체.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서, 산화물 소결체에 포함되는 모든 금속 원소 및 실리콘에 대한, 알루미늄, 티탄, 크롬, 갈륨, 하프늄, 지르코늄, 실리콘, 몰리브덴, 바나듐, 니오븀, 탄탈 및 비스무트로 이루어지는 군으로부터 선택되는 적어도 1종의 원소의 함유율은, 0.1 원자% 이상 10 원자% 이하인 것인 산화물 소결체.
  8. 제1항에 기재된 산화물 소결체를 타겟으로서 이용하여 스퍼터법에 의해 형성한 산화물 반도체막을 포함하는 반도체 디바이스.
KR1020167016975A 2014-10-22 2015-04-08 산화물 소결체 및 반도체 디바이스 KR101816468B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014215468A JP6137111B2 (ja) 2013-10-23 2014-10-22 酸化物焼結体および半導体デバイスの製造方法
JPJP-P-2014-215468 2014-10-22
PCT/JP2015/060969 WO2016063557A1 (ja) 2014-10-22 2015-04-08 酸化物焼結体および半導体デバイス

Publications (2)

Publication Number Publication Date
KR20160089498A true KR20160089498A (ko) 2016-07-27
KR101816468B1 KR101816468B1 (ko) 2018-01-08

Family

ID=55789327

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020167016975A KR101816468B1 (ko) 2014-10-22 2015-04-08 산화물 소결체 및 반도체 디바이스

Country Status (5)

Country Link
US (1) US10087517B2 (ko)
EP (1) EP3061735A4 (ko)
KR (1) KR101816468B1 (ko)
CN (1) CN105899472B (ko)
WO (1) WO2016063557A1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6119773B2 (ja) * 2014-03-25 2017-04-26 住友電気工業株式会社 酸化物焼結体およびその製造方法、スパッタターゲット、ならびに半導体デバイス
EP3061735A4 (en) 2014-10-22 2016-12-14 Sumitomo Electric Industries SINTERED OXID AND SEMICONDUCTOR ELEMENT
WO2016129146A1 (ja) 2015-02-13 2016-08-18 住友電気工業株式会社 酸化物焼結体およびその製造方法、スパッタターゲット、ならびに半導体デバイス
JP6308191B2 (ja) * 2015-09-16 2018-04-11 住友電気工業株式会社 酸化物焼結体およびその製造方法、スパッタターゲット、ならびに半導体デバイスの製造方法
US10321235B2 (en) * 2016-09-23 2019-06-11 Apple Inc. Transducer having a conductive suspension member
KR102406137B1 (ko) * 2016-11-04 2022-06-10 스미토모덴키고교가부시키가이샤 산화물 소결체 및 그 제조 방법, 스퍼터 타겟, 그리고 반도체 디바이스의 제조 방법
JP7024774B2 (ja) * 2017-02-20 2022-02-24 住友電気工業株式会社 酸化物焼結体およびその製造方法、スパッタターゲット、ならびに半導体デバイスの製造方法
WO2018150621A1 (ja) * 2017-02-20 2018-08-23 住友電気工業株式会社 酸化物焼結体およびその製造方法、スパッタターゲット、ならびに半導体デバイスの製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004091265A (ja) 2002-08-30 2004-03-25 Sumitomo Metal Mining Co Ltd 酸化物焼結体
JP2008199005A (ja) 2007-02-09 2008-08-28 Samsung Electronics Co Ltd 薄膜トランジスタ及びその製造方法

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002275623A (ja) * 2001-03-19 2002-09-25 Sumitomo Metal Mining Co Ltd 透明導電性薄膜形成用焼結体ターゲット、その製造方法、及びそれより得られる透明導電性薄膜
CN1918672B (zh) * 2004-03-09 2012-10-03 出光兴产株式会社 薄膜晶体管、薄膜晶体管基板、液晶显示装置、溅射靶、透明导电膜、透明电极及它们的制造方法
JP4826066B2 (ja) 2004-04-27 2011-11-30 住友金属鉱山株式会社 非晶質の透明導電性薄膜およびその製造方法、並びに、該非晶質の透明導電性薄膜を得るためのスパッタリングターゲットおよびその製造方法
JP2006022373A (ja) * 2004-07-07 2006-01-26 Sumitomo Metal Mining Co Ltd 透明導電性薄膜作製用スパッタリングターゲットの製造方法
JP2006160535A (ja) 2004-12-02 2006-06-22 Sumitomo Metal Mining Co Ltd 酸化物焼結体、スパッタリングターゲットおよび透明導電性薄膜
JP2006188392A (ja) 2005-01-06 2006-07-20 Sumitomo Metal Mining Co Ltd 酸化物焼結体、透明導電性薄膜およびその実装素子
JP2006193363A (ja) 2005-01-12 2006-07-27 Sumitomo Metal Mining Co Ltd 酸化物焼結体、スパッタリングターゲットおよび透明導電性薄膜
JP4760154B2 (ja) 2005-06-15 2011-08-31 住友金属鉱山株式会社 酸化物焼結体、酸化物透明導電膜、およびこれらの製造方法
JP2007153702A (ja) * 2005-12-07 2007-06-21 Canon Inc 亜鉛とタングステンからなる三斜晶系構造の複合酸化物および発光体
JP4662075B2 (ja) 2007-02-02 2011-03-30 株式会社ブリヂストン 薄膜トランジスタ及びその製造方法
KR101516034B1 (ko) 2007-12-25 2015-05-04 이데미쓰 고산 가부시키가이샤 산화물 반도체 전계효과형 트랜지스터 및 그의 제조 방법
KR20130080063A (ko) 2008-06-06 2013-07-11 이데미쓰 고산 가부시키가이샤 산화물 박막용 스퍼터링 타겟 및 그의 제조 방법
JPWO2010070832A1 (ja) * 2008-12-15 2012-05-24 出光興産株式会社 複合酸化物焼結体及びそれからなるスパッタリングターゲット
EP2421048A4 (en) * 2009-04-17 2012-08-29 Bridgestone Corp THIN FILM TRANSISTOR AND METHOD FOR MANUFACTURING THE SAME
JP2010251604A (ja) 2009-04-17 2010-11-04 Bridgestone Corp 薄膜トランジスタの製造方法
JP2013001590A (ja) * 2011-06-15 2013-01-07 Sumitomo Electric Ind Ltd 導電性酸化物およびその製造方法、ならびに酸化物半導体膜
JP2013173658A (ja) * 2012-02-27 2013-09-05 Sumitomo Chemical Co Ltd 酸化錫系焼結体およびその製造方法
JP5772667B2 (ja) * 2012-03-06 2015-09-02 住友金属鉱山株式会社 蒸着用タブレットとその製造方法
JP5966840B2 (ja) 2012-10-11 2016-08-10 住友金属鉱山株式会社 酸化物半導体薄膜および薄膜トランジスタ
JP6137111B2 (ja) * 2013-10-23 2017-05-31 住友電気工業株式会社 酸化物焼結体および半導体デバイスの製造方法
KR20150105527A (ko) * 2014-03-06 2015-09-17 삼성디스플레이 주식회사 산화물 스퍼터링 타겟 및 이를 이용한 박막 트랜지스터
JP6119773B2 (ja) 2014-03-25 2017-04-26 住友電気工業株式会社 酸化物焼結体およびその製造方法、スパッタターゲット、ならびに半導体デバイス
JP6428780B2 (ja) 2014-08-12 2018-11-28 住友電気工業株式会社 酸化物焼結体およびその製造方法、スパッタターゲット、ならびに半導体デバイス
EP3061735A4 (en) 2014-10-22 2016-12-14 Sumitomo Electric Industries SINTERED OXID AND SEMICONDUCTOR ELEMENT
US10192994B2 (en) 2015-01-26 2019-01-29 Sumitomo Electric Industries, Ltd. Oxide semiconductor film including indium, tungsten and zinc and thin film transistor device
WO2016129146A1 (ja) * 2015-02-13 2016-08-18 住友電気工業株式会社 酸化物焼結体およびその製造方法、スパッタターゲット、ならびに半導体デバイス
WO2017037564A1 (en) 2015-08-28 2017-03-09 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor, transistor, and semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004091265A (ja) 2002-08-30 2004-03-25 Sumitomo Metal Mining Co Ltd 酸化物焼結体
JP2008199005A (ja) 2007-02-09 2008-08-28 Samsung Electronics Co Ltd 薄膜トランジスタ及びその製造方法

Also Published As

Publication number Publication date
EP3061735A4 (en) 2016-12-14
WO2016063557A1 (ja) 2016-04-28
EP3061735A1 (en) 2016-08-31
KR101816468B1 (ko) 2018-01-08
CN105899472A (zh) 2016-08-24
US20170029933A1 (en) 2017-02-02
CN105899472B (zh) 2018-01-23
US10087517B2 (en) 2018-10-02

Similar Documents

Publication Publication Date Title
KR101816468B1 (ko) 산화물 소결체 및 반도체 디바이스
JP6137111B2 (ja) 酸化物焼結体および半導体デバイスの製造方法
US10480060B2 (en) Oxide sintered body and method for manufacturing the same, sputtering target, and semiconductor device
KR101863467B1 (ko) 산화물 소결체 및 그 제조 방법, 스퍼터 타겟, 및 반도체 디바이스
KR101853575B1 (ko) 산화물 소결체와 그 제조 방법, 스퍼터 타겟, 및 반도체 디바이스
KR102003077B1 (ko) 도전성 산화물 및 그 제조 방법과 산화물 반도체막
TW201808810A (zh) 氧化物燒結體及其製造方法、濺鍍靶、以及半導體裝置之製造方法
JP6493501B2 (ja) 酸化物焼結体の製造方法
JP6233447B2 (ja) 酸化物焼結体およびその製造方法、スパッタターゲット、ならびに半導体デバイス
JP6255813B2 (ja) 酸化物焼結体および半導体デバイス

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant